JP3825386B2

JP3825386B2 - Power factor converter

Info

Publication number: JP3825386B2
Application number: JP2002294679A
Authority: JP
Inventors: 武上松; 克明田中
Original assignee: TDK Corp
Current assignee: TDK Corp
Priority date: 2002-10-08
Filing date: 2002-10-08
Publication date: 2006-09-27
Anticipated expiration: 2022-10-08
Also published as: JP2004135372A

Description

【０００１】
【発明の属する技術分野】
本発明は、力率改善コンバータに関するものである。
【０００２】
【従来の技術】
従来の力率改善コンバータの一例として、下記の非特許文献１に開示された力率改善コンバータがある。図９は、この力率改善コンバータの基本的な構成を示す回路図である。
【０００３】
図９において、２０は交流入力電源、Ｄ２１〜Ｄ２４は交流入力電源２０からの交流入力を全波整流する全波整流回路を構成するダイオード、Ｃ２１は高周波成分を除去するコンデンサ、Ｓ２１，Ｓ２２はスイッチ、Ｄ２５，Ｄ２６はダイオード、Ｌ２１はリアクタンス、Ｃ２２は平滑コンデンサである。
【０００４】
この力率改善コンバータでは、前記全波整流回路の出力電圧（コンデンサＣ２１の両端間の電圧）が直流出力電圧Ｅｏの目標値より小さい期間において、昇圧モードで作動させ、前記全波整流回路の出力電圧が直流出力電圧Ｅｏの目標値より大きい期間において、降圧モードで作動させ、前記全波整流回路の出力電圧の大小に応じて両モードを切り換えることで、電圧Ｅｏを所定電圧にするとともに力率を高めている。昇圧モードでは、スイッチＳ２１を常にオンに保ちつつ、スイッチＳ２２を繰り返してオンオフさせ、スイッチＳ２２をＰＷＭ駆動する。一方、降圧モードでは、スイッチＳ２２を常にオフに保ちつつ、スイッチＳ２１を繰り返してオンオフさせ、スイッチＳ２１をＰＷＭ駆動する。
【０００５】
この力率改善コンバータによれば、昇圧動作及び降圧動作を行うので、昇圧動作のみを行う昇圧型力率改善コンバータに比べて、交流入力電圧が高くてもスイッチＳ２１，Ｓ２２等にかかる電圧を抑えることができ、これにより比較的安価で高性能の部品を使用することができる。
【０００６】
【非特許文献１】
ケーワランス（K Wallance），外１名，「DSP CONTROLLED BUCK/BOOST POWER FACTOR CORRECTION FOR TELEPHONY RECTIFIERS」，INTELEC(International Telecommunications Energy Conference), Oct. 2001, Proceedings
【０００７】
【発明が解決しようとする課題】
しかしながら、前記従来の力率改善コンバータでは、前記非特許文献１に記述されているように、昇圧モードと降圧モードとの切換時に、交流入力電流にスパイクが発生してしまう。交流入力電流にスパイクが生ずると、当該交流入力電源やこれに接続されている他の負荷装置に悪影響を及ぼし、例えば、当該負荷装置の誤動作を引き起こす場合がある。
【０００８】
本発明は、このような事情に鑑みてなされたもので、交流入力電流にスパイクを発生させることなく、昇降圧動作を実現することができる力率改善コンバータを提供することを目的とする。
【０００９】
【課題を解決するための手段】
前記課題を解決するため、本発明の第１の態様による力率改善コンバータは、交流入力を全波整流する全波整流回路と、前記全波整流回路の直流出力端間に直列に接続された第１及び第２のスイッチング素子と、当該力率改善コンバータの出力端間に直列に接続された第３及び第４のスイッチング素子と、前記第１及び第２のスイッチング素子の節点と前記第３及び第４のスイッチング素子の節点との間に接続されたリアクトルと、当該力率改善コンバータの前記出力端間に接続された平滑コンデンサと、前記第１乃至第４のスイッチング素子を制御する制御回路と、を備えたものである。
【００１０】
この第１の態様によれば、このような構成を採用されているので、第１乃至第４のスイッチング素子を適切に駆動することによって、当該力率改善コンバータの出力電圧を第１及び第２のスイッチング素子により降圧、第３及び第４のスイッチング素子により昇圧させることができ、総合的に昇降圧動作ができる。これは、前記従来の力率改善コンバータのように昇圧動作と降圧動作とを特別に切り換えることなく、昇降圧動作が実現できることを意味している。したがって、前記第１の態様によれば、交流入力電流にスパイクを発生させることなく、昇降圧動作を実現することができる。
【００１１】
本発明の第２の態様による力率改善コンバータは、前記第１の態様において、前記制御回路は、前記第１及び第２のスイッチング素子を交互に繰り返してオンオフさせつつ、前記第３及び第４のスイッチング素子を交互に繰り返してオンオフさせるものである。
【００１２】
本発明の第３の態様による力率改善コンバータは、前記第２の態様において、前記制御回路は、前記第１及び第２のスイッチング素子をそれぞれ一定の時比率で駆動する一方、前記第３及び第４のスイッチング素子をそれぞれ正弦波変調によりＰＷＭ駆動するものである。
【００１３】
本発明の第４の態様による力率改善コンバータは、前記第３の態様において、前記制御回路は、当該力率改善コンバータの前記交流入力の電流が前記交流入力の電圧と略同一の位相及び周波数を持つ正弦波となるように、前記第３及び第４のスイッチング素子の時比率を変化させるものである。
【００１４】
本発明の第５の態様による力率改善コンバータは、前記第２乃至第４のいずれかの態様において、前記第１乃至第４のスイッチング素子のスイッチング周期が実質的に同一であるものである。
【００１５】
本発明の第６の態様による力率改善コンバータは、前記第１乃至第５のいずれかの態様において、前記制御回路は、当該力率改善コンバータの出力電圧とその目標電圧との差に応じた出力を得る第１の減算器と、該第１の減算器の出力に応じた信号と前記交流入力の電圧に応じた信号とを乗算する乗算器と、該乗算器の出力に応じた信号と前記交流入力の電流に応じた信号との差に応じた出力を得る第２の減算器と、該第２の減算器の出力に応じた信号と搬送波信号とに基づいて、前記３及び第４のスイッチング素子をＰＷＭ駆動するためのＰＷＭ信号を生成するＰＷＭ信号生成部と、を有するものである。
【００１６】
【発明の実施の形態】
以下、本発明による力率改善コンバータについて、図面を参照して説明する。
【００１７】
図１は、本発明の一実施の形態による力率改善コンバータを示す回路図である。
【００１８】
本実施の形態による力率改善コンバータは、図１に示すように、入力端子１，２及び出力端子３，４を有し、入力端子１，２間に接続される交流入力電源５からの交流入力を受け、これを所定の直流電圧Ｅｏに変換して、出力端子３，４間に接続される負荷６に供給する。以下の説明では、交流入力電源５からの交流入力の電圧及び電流をそれぞれＶｉ’及びＩｉ’とする。
【００１９】
また、本実施の形態による力率改善コンバータは、交流入力電源５からの交流入力を全波整流する全波整流回路７と、全波整流回路７の直流出力端間に直列に接続された第１及び第２のスイッチング素子Ｑ１，Ｑ２と、全波整流回路７の直流出力端間に直列に接続された第３及び第４のスイッチング素子Ｑ３，Ｑ４と、第１及び第２のスイッチング素子Ｑ１，Ｑ２の節点と第３及び第４のスイッチング素子Ｑ３，Ｑ４の節点との間に接続されたリアクトルＬ１と、出力端子３，４間に接続された平滑コンデンサＣ１２と、第１乃至第４のスイッチング素子Ｑ１〜Ｑ４を制御する制御回路８と、を備えている。
【００２０】
全波整流回路７としては、例えば、ダイオードによるフルブリッジ回路を用いることができる。全波整流回路７の直流出力端間には、高周波成分を除去するコンデンサＣ１１が接続されている。もっとも、このコンデンサＣ１１は必ずしも必要なものではない。また、コンデンサＣ１１に代えて、入力端子１，２と全波整流回路７の交流入力端との間に、例えば、１つ以上のリアクトル及び１つ以上のコンデンサからなる交流フィルタを設けて、高周波成分を除去してもよい。全波整流回路７の出力電圧Ｖｉは、交流入力電圧Ｖｉ’を全波整流したものとなっており、全波整流回路７の出力電流Ｉｉは交流入力電流Ｉｉ’を全波整流したものとなっている。
【００２１】
本実施の形態では、スイッチング素子Ｑ１〜Ｑ４として、ＭＯＳＦＥＴやＩＧＢＴなどのトランジスタが用いられている。図１に示すように、スイッチング素子Ｑ１〜Ｑ４、ダイオードＤ１１〜Ｄ１４及びリアクトルＬ１からなる回路９が、Ｈ型をなして入力側と出力側とを接続しているので、説明の便宜上、この回路９をＨブリッジ回路と呼ぶ。
【００２２】
さらに、本実施の形態による力率改善コンバータは、全波整流回路７の出力電流Ｉｉを検出する電流検出器１０と、全波整流回路７の出力電圧Ｖｉを検出する電圧検出器１１と、出力端子３，４間の出力電圧Ｅｏを検出する電圧検出器１２とを備えている。なお、電圧検出器１１は、αを適当な定数として、Ｖｉ／αを出力するようになっている。本実施の形態では、制御回路８は、検出器１０〜１２からのＩｉ，Ｖｉ／α，Ｅｏをそれぞれ示す検出信号に基づいて、スイッチング素子Ｑ１〜Ｑ４をそれぞれ駆動する駆動信号（ゲート信号）Ｃ１〜Ｃ４を出力する。本実施の形態では、スイッチング素子Ｑ１〜Ｑ４は、対応する駆動信号Ｃ１〜Ｃ４がハイレベルである場合にそれぞれオンし、対応する駆動信号Ｃ１〜Ｃ４がローレベルである場合にオフするようになっている。
【００２３】
本実施の形態では、制御回路８は、第１及び第２のスイッチング素子Ｑ１，Ｑ２を交互に繰り返してオンオフさせつつ、第３及び第４のスイッチング素子Ｑ３，Ｑ４を交互に繰り返してオンオフさせる。また、本実施の形態では、制御回路８は、第１及び第２のスイッチング素子Ｑ１，Ｑ２をそれぞれ一定の時比率で駆動する一方、第３及び第４のスイッチング素子Ｑ３，Ｑ４をそれぞれ正弦波変調によりＰＷＭ駆動する。さらに、本実施の形態では、制御回路８は、出力電圧Ｅｏが所定の目標電圧Ｅｒｅｆとなるとともに交流入力電流Ｉｉ’が交流入力電圧Ｖｉ’と略同一の位相及び周波数の正弦波となるように、第３及び第４のスイッチング素子Ｑ３，Ｑ４の時比率の変化の振幅を調整する。さらにまた、本実施の形態では、第１乃至第４のスイッチング素子Ｑ１〜Ｑ４のスイッチング周期は同一とされ、その周波数は交流入力の周波数に比べて高周波数（例えば、１６ｋＨｚ）とされている。
【００２４】
制御回路８のこのような制御は、例えば、図２及び図３に示すように、三角波の搬送波信号Ｓ２と信号Ｓ１とを比較することで、第１及び第２のスイッチング素子Ｑ１，Ｑ２の駆動信号Ｃ１，Ｃ２を生成し、搬送波信号Ｓ２と信号Ｓ３とを比較することで、第３及び第４のスイッチング素子Ｑ３，Ｑ４の駆動信号Ｃ３，Ｃ４を生成することによって実現することができる。図２は、信号Ｓ３のレベルが信号Ｓ１のレベルより低い状態における信号Ｓ１〜Ｓ３及び駆動信号Ｃ１〜Ｃ４の関係を示すタイミング図である。図３は、信号Ｓ３のレベルが信号Ｓ１のレベルより高い状態における信号Ｓ１〜Ｓ３及び駆動信号Ｃ１〜Ｃ４の関係を示すタイミング図である。
【００２５】
図２及び図３に示す例では、信号Ｓ１が搬送波信号Ｓ２よりも高い期間においては駆動信号Ｃ１がハイレベルとされ、逆に、信号Ｓ１が搬送波信号Ｓ２よりも低い期間においては駆動信号Ｃ２がハイレベルとされている。また、信号Ｓ３が搬送波信号Ｓ２よりも高い期間においては駆動信号Ｃ３がハイレベルとされ、逆に、信号Ｓ３が搬送波信号Ｓ２よりも低い期間においては駆動信号Ｃ４がハイレベルとされている。これにより、駆動信号Ｃ１とＣ２とは互いに逆相信号となり、駆動信号Ｃ３とＣ４とは互いに逆相信号となっている。ただし、実際には、第１のスイッチング素子Ｑ１と第２のスイッチング素子Ｑ２とが同時にオンしたり、第３のスイッチング素子Ｑ３と第４のスイッチング素子Ｑ４とが同時にオンしたりすることがないように、駆動信号Ｃ１とＣ２との間及び駆動信号Ｃ３とＣ４との間にはデッドタイムが挿入される。なお、搬送波信号Ｓ２は、三角波に代えて、例えば鋸波としてもよい。搬送波信号Ｓ２の周波数が、第１乃至第４のスイッチング素子Ｑ１〜Ｑ４のスイッチング周波数となる。
【００２６】
信号Ｓ１は常に一定のレベルとされている。これにより、第１及び第２のスイッチング素子Ｑ１，Ｑ２はそれぞれ一定の時比率で駆動される。第１のスイッチング素子Ｑ１の時比率をＤ１とすると、Ｄ１＝ｄ１と表すことができる。ｄ１は定数である。一方、信号Ｓ３は正弦波信号とされ、これにより、第３及び第４のスイッチング素子Ｑ３，Ｑ４は、それぞれ正弦波変調によりＰＷＭ駆動される。なお、図２及び図３は、非常に短い期間を拡大して示していることから、実質的に正弦波である信号Ｓ３のレベルは直線的に示されている。
【００２７】
図２に示すように、信号Ｓ３のレベルが信号Ｓ１のレベルより低い場合には、第１乃至第４のスイッチング素子Ｑ１〜Ｑ４の導通状態としては、第１及び第３のスイッチング素子Ｑ１，Ｑ３がオンし第２及び第４のスイッチング素子Ｑ２，Ｑ４がオフしている状態（状態１）、第１及び第４のスイッチング素子Ｑ１，Ｑ４がオンし第２及び第３のスイッチング素子Ｑ２，Ｑ３がオフしている状態（状態３）、及び、第２及び第４のスイッチング素子Ｑ２，Ｑ４がオンし第１及び第３のスイッチング素子Ｑ１，Ｑ３がオフしている状態（状態４）を繰り返すことになる。
【００２８】
一方、図３に示すように、信号Ｓ３のレベルが信号Ｓ１のレベルより高い場合には、第１乃至第４のスイッチング素子Ｑ１〜Ｑ４の導通状態としては、第１及び第３のスイッチング素子Ｑ１，Ｑ３がオンし第２及び第４のスイッチング素子Ｑ２，Ｑ４がオフしている状態（状態１）、第２及び第３のスイッチング素子Ｑ２，Ｑ３がオンし第１及び第４のスイッチング素子Ｑ１，Ｑ４がオフしている状態（状態２）、及び、第２及び第４のスイッチング素子Ｑ２，Ｑ４がオンし第１及び第３のスイッチング素子Ｑ１，Ｑ３がオフしている状態（状態４）を繰り返すことになる。
【００２９】
図４（ａ）〜（ｄ）は、それぞれ状態１〜４における図１に示す力率改善コンバータの等価回路図である。
【００３０】
図４に示す等価回路に基づいて動作解析すると、前述したように第１のスイッチング素子Ｑ１の時比率をＤ１とし、更に第３のスイッチング素子Ｑ１の時比率をＤ２とすれば、図２及び図３に示すいずれの場合においても、出力電圧Ｅｏは、下記の数１で示す通りとなる。
【００３１】
【数１】
Ｅｏ＝（Ｄ１／Ｄ３）・Ｖｉ
【００３２】
数１から、出力電圧Ｅｏを第１及び第２のスイッチング素子Ｑ１，Ｑ２により降圧、第３及び第４のスイッチング素子Ｑ３，Ｑ４により昇圧させることができ、総合的に昇降圧動作ができることがわかる。これは、前記従来の力率改善コンバータのように昇圧動作と降圧動作とを特別に切り換えることなく、昇降圧動作が実現できることを意味している。したがって、本実施の形態によれば、交流入力電流Ｉｉ’にスパイクを発生させることなく、昇降圧動作を実現することができる。
【００３３】
ここで、力率改善動作を実現するために制御回路８が行うべき具体的な制御の例について検討する。
【００３４】
今、入力交流電圧Ｖｉ’をＥｉ・sinωｔ（Ｅｉは振幅）とし、リアクトルＬ１を流れる電流をｉ_Ｌとする。また、前述したように第１のスイッチング素子Ｑ１の時比率Ｄ１をｄ１とする。さらに、前述したように、第３及び第４のスイッチング素子Ｑ３，Ｑ４が正弦波変調によりＰＷＭ駆動されることから、第３のスイッチング素子Ｑ３の時比率Ｄ３をｄ３・sin（ωｔ＋φ）とする。ｄ３は時比率Ｄ３の変化の振幅、φは位相差である。
【００３５】
このとき、リアクトルＬ１の付近の等価回路は、図５で示すようになる。ただし、電圧Ｖｉは交流入力電圧Ｖｉ’を全波整流したものであるので、本来sinの項については絶対値を取るべきであるが、簡略化することとしその絶対値は取っていない。したがって、次の数２の関係が成り立つ。なお、数２において、ｄｉ_Ｌ／ｄｔは電流ｉ_Ｌの時間微分、ＬはリアクトルＬ１のインダクタンスである。
【００３６】
【数２】
Ｌ・ｄｉ_Ｌ／ｄｔ＝ｄ１・Ｅｉ・sinωｔ−ｄ３・Ｅｏ・sin（ωｔ＋φ）
【００３７】
理想的な力率改善回路動作をさせるためには、次の数３を満たすべきであると考えることができる。数３において、Ｉ_Ｌは電流ｉ_Ｌの振幅である。数２に数３を代入すると、下記の数４が得られる。
【００３８】
【数３】
ｉ_Ｌ＝Ｉ_Ｌ・sinωｔ
【００３９】
【数４】
ω・Ｌ・Ｉ_Ｌ・cosωｔ＝ｄ１・Ｅｉ・sinωｔ−ｄ３・Ｅｏ・（sinωｔ・cosφ＋sinφ・cosωｔ）＝（ｄ１・Ｅｉ−ｄ３・Ｅｏ・cosφ）・sinωｔ−ｄ３・Ｅｏ・sinφ・cosωｔ
【００４０】
数４から、次の数５及び数６を満たすように制御すれば、理想的な力率改善回路動作を実現することができることがわかる。
【００４１】
【数５】
ｄ１＝ｄ３・（Ｅｏ／Ｅｉ）・cosφ
【００４２】
【数６】
sinφ＝ω・Ｌ・Ｉ_Ｌ／（Ｅｏ・ｄ３）
【００４３】
また、負荷６に流れる電流をｉｏとし、第３のスイッチング素子Ｑ３からの出力電流をｉ_Ｂとし、平滑コンデンサＣ１２の容量をＣとすると、出力電圧Ｅｏに関して、次の数７の関係が成立する。
【００４４】
【数７】
ｉ_Ｂ−ｉｏ＝Ｃ・ｄＥｏ／ｄｔ
【００４５】
電流ｉ_Ｂは、近似的に下記の数８で表される。
【００４６】
【数８】
ｉ_Ｂ＝Ｉ_Ｌ・sinωｔ×ｄ３・sin（ωｔ＋φ）＝ｄ３・Ｉ_Ｌ・（cosφ・sin^２ωｔ＋sinφ・sinωｔ・cosωｔ）＝ｄ３・Ｉ_Ｌ・｛（cosφ）／２−cosφ・（cos２ωｔ）／２＋sinφ・（sin２ωｔ）／２｝
【００４７】
平滑コンデンサＣ１２の容量Ｃが十分に大きいとき（例えば、５０００μＦのとき）、数８から下記の数９が成り立つものと考えることができる。
【００４８】
【数９】
ｉ_Ｂ＝ｄ３・cosφ・Ｉ_Ｌ／２
【００４９】
数９を数７に代入すると、下記の数１０が得られる。
【００５０】
【数１０】
Ｃ・ｄＥｏ／ｄｔ＝ｄ３・cosφ・Ｉ_Ｌ／２−ｉｏ
【００５１】
ところで、リアクトルＬ１のインダクタンスＬは、例えば数百μＨ程度であり、φはほぼ０であると考えることができる。よって、数５及び数１０はそれぞれ下記の数１１及び数１２に示す通りに近似することができる。
【００５２】
【数１１】
ｄ１≒ｄ３・（Ｅｏ／Ｅｉ）
【００５３】
【数１２】
Ｃ・ｄＥｏ／ｄｔ≒ｄ３・Ｉ_Ｌ／２−ｉｏ
【００５４】
以上の検討から、制御回路８は、例えば、第１のスイッチング素子Ｑ１の時比率Ｄ１＝ｄ１を一定に保ち、第３のスイッチング素子Ｑ３の時比率Ｄ３の変化の振幅ｄ３を調整することにより、出力電圧Ｅｏを制御するように、構成することが望ましい。
【００５５】
これに従って構成した制御回路８の一具体例を、図６に示す。図６は、図１に示す力率改善コンバータにおいて用いられている制御回路８の具体例を示す概略ブロック図である。
【００５６】
図６に示す例では、制御回路８は、目標電圧設定器３１と、減算器３２と、補償器３３と、乗算器３４と、減算器３５と、補償器３６と、搬送波生成器３７と、基準信号設定器３８と、ＰＷＭ信号生成回路３９と、駆動回路４０とを備えている。
【００５７】
目標電圧設定器３１は、出力電圧Ｅｏの目標値である目標電圧Ｅrefを示す信号を出力する。減算器３２は、目標電圧設定器３１からの目標電圧Ｅrefを示す信号から、電圧検出器１２からの出力電圧Ｅｏの検出信号を減算することで、目標電圧Ｅrefと出力電圧Ｅｏとの差を示す信号を得る。補償器３３は、減算器３２の出力信号を補償し、減算器３２の出力信号に応じた信号を得る。補償器３３は、制御性能の改善と安定化を図るための回路であり、例えば、所定のフィルタ特性を有する増幅器を用いることができる。この点は補償器３６についても同様である。
【００５８】
乗算器３４は、補償器３３の出力値と電圧検出器１１からの値Ｖｉ／αとを乗算する。乗算器３４の出力が、交流入力電流Ｉｉ’に応じた電流である全波整流回路７の出力電流Ｉｉの、目標値となる。
【００５９】
減算器３５は、乗算器３４の出力値と電流検出器１０からの全波整流回路７の出力電流Ｉｉの検出値との差を示す信号を出力する。補償器３５は、減算器３５の出力信号を補償し、減算器３５の出力信号に応じた信号を得る。補償器３５の出力信号が、図２及び図３に関連して説明した信号Ｓ３として用いられ、ＰＷＭ信号生成回路３９に供給される。
【００６０】
搬送波生成器３７は、図２及び図３に関連して説明した搬送波信号Ｓ２を、ＰＷＭ信号生成回路３９に供給する。また、基準信号設定器３８は、図２及び図３に関連して説明した信号Ｓ２をＰＷＭ信号生成回路３９に供給する。
【００６１】
ＰＷＭ信号生成回路３９は、供給された信号Ｓ１〜Ｓ３に基づいて、図２及び図３に関連して説明した駆動信号Ｃ１〜Ｃ４にそれぞれ対応する信号ｃ１〜ｃ４を生成する。信号ｃ３，ｃ４は、第３及び第４のスイッチング素子Ｑ３，Ｑ４をそれぞれ駆動するためのＰＷＭ信号である。駆動回路４０は、第１乃至第４のスイッチング素子Ｑ１〜Ｑ４にそれぞれ対応する例えばバッファ回路等を有し、信号ｃ１〜ｃ４を受けて、第１乃至第４のスイッチング素子Ｑ１〜Ｑ４のゲートにそれぞれ駆動信号Ｃ１〜Ｃ４を供給する。
【００６２】
本実施の形態による力率改善コンバータにおいて制御回路８として図６に示すような構成を持つ制御回路を採用した力率改善コンバータについて、ＰＳＩＭ（Powersim Technologies Inc.提供の電気回路シミュレータ）を用いたシミュレーションを行い、所定の交流入力電圧Ｖｉ’に対して得られる出力電圧Ｅｏ及び交流入力電流Ｉｉ’を求めた。そのシミュレーション条件は、交流入力電圧Ｖｉ’を周波数５０ＨｚのＡＣ１００Ｖ、目標電圧Ｅrefを２００Ｖ、コンデンサＣ１１の容量を５μＦ、リアクトルＬ１のインダクタンスＬを１００μＨ、平滑コンデンサＣ１２の容量Ｃを５６００μＦ、負荷６を１ｋＷとした。そのシュミレーション結果を、図７に示す。図８は、図７中の交流入力電流Ｉｉ’のみを縦軸を拡大して示したものである。
【００６３】
図７及び図８からわかるように、出力電圧Ｅｏが目標電圧Ｅrefに実質的に一定に制御されている。また、交流入力電流Ｉｉ’が交流入力電圧Ｖｉ’と実質的に同質の周波数及び位相を持つ正弦波となっており、極めて高い力率で作動している。さらに、交流入力電流Ｉｉ’には、前述した従来の力率改善コンバータで問題となっているスパイクは、生じていない。
【００６４】
以上、本発明の実施の形態について説明したが、本発明はこの実施の形態に限定されるものではない。
【００６５】
【発明の効果】
以上説明したように、本発明によれば、交流入力電流にスパイクを発生させることなく、昇降圧動作を実現することができる力率改善コンバータを提供することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態による力率改善コンバータを示す回路図である。
【図２】信号Ｓ３のレベルが信号Ｓ１のレベルより低い状態における信号Ｓ１〜Ｓ３及び駆動信号Ｃ１〜Ｃ４の関係を示すタイミング図である。
【図３】信号Ｓ３のレベルが信号Ｓ１のレベルより高い状態における信号Ｓ１〜Ｓ３及び駆動信号Ｃ１〜Ｃ４の関係を示すタイミング図である。
【図４】各状態１〜４における図１に示す力率改善コンバータの等価回路図である。
【図５】図１に示す力率改善コンバータにおけるリアクトルの付近の等価回路図である。
【図６】図１に示す力率改善コンバータにおいて用いられている制御回路の具体例を示す概略ブロック図である。
【図７】図１に示す力率改善コンバータのシミュレーション結果を示す図である。
【図８】図７中の交流入力電流Ｉｉ’のみを、縦軸を拡大して示す図である。
【図９】従来の力率改善コンバータの基本的な構成を示す回路図である。
【符号の説明】
１，２入力端子
３，４出力端子
５交流入力電源
６負荷
７全波整流回路
８制御回路
９Ｈブリッジ回路
１０電流検出器
１１，１２電圧検出器
Ｑ１〜Ｑ４スイッチング素子
Ｃ１２平滑コンデンサ
３１目標電圧設定器
３２，３５減算器
３３，３６補償器
３４乗算器
３７搬送波生成器
３８基準信号設定器
３９ＰＷＭ信号生成回路
４０駆動回路[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a power factor correction converter.
[0002]
[Prior art]
As an example of a conventional power factor correction converter, there is a power factor correction converter disclosed in Non-Patent Document 1 below. FIG. 9 is a circuit diagram showing a basic configuration of the power factor correction converter.
[0003]
In FIG. 9, 20 is an AC input power source, D21 to D24 are diodes constituting a full wave rectifier circuit for full wave rectification of AC input from the AC input power source 20, C21 is a capacitor for removing high frequency components, and S21 and S22 are switches. , D25 and D26 are diodes, L21 is a reactance, and C22 is a smoothing capacitor.
[0004]
In this power factor improving converter, the output voltage of the full-wave rectifier circuit is operated in the boost mode during a period in which the output voltage of the full-wave rectifier circuit (the voltage across the capacitor C21) is smaller than the target value of the DC output voltage Eo. In a period when the voltage is larger than the target value of the DC output voltage Eo, the voltage Eo is set to a predetermined voltage and the power factor by operating in the step-down mode and switching both modes according to the magnitude of the output voltage of the full-wave rectifier circuit. Is increasing. In the step-up mode, the switch S22 is repeatedly turned on and off while keeping the switch S21 always on, and the switch S22 is PWM-driven. On the other hand, in the step-down mode, the switch S21 is repeatedly turned on and off while keeping the switch S22 off, and the switch S21 is PWM-driven.
[0005]
According to this power factor correction converter, since the boosting operation and the step-down operation are performed, the voltage applied to the switches S21, S22 and the like is suppressed even when the AC input voltage is high, compared to the boosting power factor correction converter that performs only the boosting operation. This allows relatively inexpensive and high performance components to be used.
[0006]
[Non-Patent Document 1]
K Wallance, 1 other, "DSP CONTROLLED BUCK / BOOST POWER FACTOR CORRECTION FOR TELEPHONY RECTIFIERS", INTELEC (International Telecommunications Energy Conference), Oct. 2001, Proceedings
[0007]
[Problems to be solved by the invention]
However, in the conventional power factor correction converter, as described in Non-Patent Document 1, when switching between the step-up mode and the step-down mode, a spike occurs in the AC input current. When a spike occurs in the AC input current, the AC input power supply and other load devices connected to the AC input power source are adversely affected. For example, the load device may malfunction.
[0008]
The present invention has been made in view of such circumstances, and an object thereof is to provide a power factor correction converter capable of realizing a step-up / step-down operation without causing a spike in an AC input current.
[0009]
[Means for Solving the Problems]
In order to solve the above problem, a power factor correction converter according to a first aspect of the present invention is connected in series between a full-wave rectifier circuit that full-wave rectifies an AC input and a DC output terminal of the full-wave rectifier circuit. The first and second switching elements, the third and fourth switching elements connected in series between the output terminals of the power factor correction converter, the nodes of the first and second switching elements, and the third And a reactor connected between the nodes of the fourth switching element, a smoothing capacitor connected between the output terminals of the power factor correction converter, and a control circuit for controlling the first to fourth switching elements And.
[0010]
According to the first aspect, since such a configuration is adopted, by appropriately driving the first to fourth switching elements, the output voltage of the power factor correction converter is changed to the first and second. The switching element can be stepped down and the third and fourth switching elements can be stepped up, so that a step-up / step-down operation can be performed comprehensively. This means that the step-up / step-down operation can be realized without special switching between the step-up operation and the step-down operation as in the conventional power factor correction converter. Therefore, according to the first aspect, the step-up / step-down operation can be realized without causing a spike in the AC input current.
[0011]
The power factor correction converter according to a second aspect of the present invention is the power factor correction converter according to the first aspect, wherein the control circuit alternately and repeatedly turns on and off the first and second switching elements. These switching elements are alternately turned on and off.
[0012]
A power factor correction converter according to a third aspect of the present invention is the power factor correction converter according to the second aspect, wherein the control circuit drives the first and second switching elements at a certain time ratio, respectively, Each of the fourth switching elements is PWM driven by sinusoidal modulation.
[0013]
The power factor correction converter according to a fourth aspect of the present invention is the power factor improvement converter according to the third aspect, wherein the control circuit is configured such that the current of the AC input of the power factor correction converter has substantially the same phase and frequency as the voltage of the AC input. The time ratio of the third and fourth switching elements is changed so as to be a sine wave having
[0014]
The power factor correction converter according to the fifth aspect of the present invention is the converter according to any one of the second to fourth aspects, wherein the switching periods of the first to fourth switching elements are substantially the same.
[0015]
The power factor correction converter according to a sixth aspect of the present invention is the power factor correction converter according to any one of the first to fifth aspects, wherein the control circuit responds to a difference between an output voltage of the power factor correction converter and a target voltage thereof. A first subtractor for obtaining an output; a multiplier for multiplying a signal corresponding to the output of the first subtractor by a signal corresponding to the voltage of the AC input; a signal corresponding to the output of the multiplier; Based on a second subtractor that obtains an output corresponding to a difference from a signal corresponding to the current of the AC input, a signal corresponding to the output of the second subtractor, and a carrier signal, the third and fourth And a PWM signal generation unit for generating a PWM signal for PWM driving the switching element.
[0016]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, a power factor correction converter according to the present invention will be described with reference to the drawings.
[0017]
FIG. 1 is a circuit diagram showing a power factor correction converter according to an embodiment of the present invention.
[0018]
As shown in FIG. 1, the power factor correction converter according to the present embodiment has input terminals 1 and 2 and output terminals 3 and 4, and an alternating current from an AC input power supply 5 connected between the input terminals 1 and 2. The input is received, converted into a predetermined DC voltage Eo, and supplied to the load 6 connected between the output terminals 3 and 4. In the following description, the voltage and current of the AC input from the AC input power supply 5 are Vi ′ and Ii ′, respectively.
[0019]
In addition, the power factor correction converter according to the present embodiment includes a full-wave rectifier circuit 7 that full-wave rectifies the AC input from the AC input power supply 5 and a first connected in series between the DC output terminals of the full-wave rectifier circuit 7. The first and second switching elements Q1, Q2, the third and fourth switching elements Q3, Q4 connected in series between the DC output terminals of the full-wave rectifier circuit 7, and the first and second switching elements Q1. , Q2 and the nodes of the third and fourth switching elements Q3 and Q4, a smoothing capacitor C12 connected between the output terminals 3 and 4, and the first to fourth And a control circuit 8 for controlling the switching elements Q1 to Q4.
[0020]
As the full-wave rectifier circuit 7, for example, a full bridge circuit using a diode can be used. A capacitor C11 for removing high frequency components is connected between the DC output terminals of the full-wave rectifier circuit 7. However, the capacitor C11 is not always necessary. Further, instead of the capacitor C11, an AC filter including, for example, one or more reactors and one or more capacitors is provided between the input terminals 1 and 2 and the AC input terminal of the full-wave rectifier circuit 7 to provide a high frequency Components may be removed. The output voltage Vi of the full-wave rectifier circuit 7 is a full-wave rectified AC input voltage Vi ′, and the output current Ii of the full-wave rectifier circuit 7 is a full-wave rectified AC input current Ii ′. ing.
[0021]
In the present embodiment, transistors such as MOSFETs and IGBTs are used as the switching elements Q1 to Q4. As shown in FIG. 1, a circuit 9 including switching elements Q1 to Q4, diodes D11 to D14, and a reactor L1 forms an H type and connects the input side and the output side. 9 is called an H-bridge circuit.
[0022]
Furthermore, the power factor correction converter according to the present embodiment includes a current detector 10 that detects an output current Ii of the full-wave rectifier circuit 7, a voltage detector 11 that detects an output voltage Vi of the full-wave rectifier circuit 7, and an output. And a voltage detector 12 for detecting an output voltage Eo between the terminals 3 and 4. The voltage detector 11 outputs Vi / α with α as an appropriate constant. In the present embodiment, the control circuit 8 drives each of the switching elements Q1 to Q4 based on detection signals indicating Ii, Vi / α, and Eo from the detectors 10 to 12, respectively. ~ C4 is output. In the present embodiment, the switching elements Q1 to Q4 are turned on when the corresponding drive signals C1 to C4 are at a high level, respectively, and are turned off when the corresponding drive signals C1 to C4 are at a low level. ing.
[0023]
In the present embodiment, the control circuit 8 alternately turns on and off the third and fourth switching elements Q3 and Q4 while alternately turning on and off the first and second switching elements Q1 and Q2. In the present embodiment, the control circuit 8 drives the first and second switching elements Q1, Q2 at a constant time ratio, respectively, while the third and fourth switching elements Q3, Q4 are respectively sine waves. PWM drive is performed by modulation. Further, in the present embodiment, the control circuit 8 causes the output voltage Eo to be a predetermined target voltage Eref and the AC input current Ii ′ to be a sine wave having substantially the same phase and frequency as the AC input voltage Vi ′. The amplitude of the change in the time ratio of the third and fourth switching elements Q3, Q4 is adjusted. Furthermore, in the present embodiment, the switching cycles of the first to fourth switching elements Q1 to Q4 are the same, and the frequency is higher than the frequency of the AC input (for example, 16 kHz).
[0024]
For example, as shown in FIGS. 2 and 3, the control circuit 8 controls the driving of the first and second switching elements Q1 and Q2 by comparing the triangular wave carrier signal S2 and the signal S1. This can be realized by generating the signals C1 and C2 and comparing the carrier signal S2 and the signal S3 to generate the drive signals C3 and C4 of the third and fourth switching elements Q3 and Q4. FIG. 2 is a timing chart showing the relationship between the signals S1 to S3 and the drive signals C1 to C4 when the level of the signal S3 is lower than the level of the signal S1. FIG. 3 is a timing chart showing the relationship between the signals S1 to S3 and the drive signals C1 to C4 when the level of the signal S3 is higher than the level of the signal S1.
[0025]
In the example shown in FIGS. 2 and 3, the drive signal C1 is at a high level when the signal S1 is higher than the carrier signal S2, and conversely, when the signal S1 is lower than the carrier signal S2, the drive signal C2 is High level. Further, the drive signal C3 is at a high level during a period when the signal S3 is higher than the carrier signal S2, and conversely, the drive signal C4 is at a high level when the signal S3 is lower than the carrier signal S2. Thus, the drive signals C1 and C2 are opposite phase signals, and the drive signals C3 and C4 are opposite phase signals. However, in practice, the first switching element Q1 and the second switching element Q2 are not turned on at the same time, and the third switching element Q3 and the fourth switching element Q4 are not turned on at the same time. In addition, a dead time is inserted between the drive signals C1 and C2 and between the drive signals C3 and C4. The carrier wave signal S2 may be a sawtooth wave, for example, instead of the triangular wave. The frequency of the carrier signal S2 is the switching frequency of the first to fourth switching elements Q1 to Q4.
[0026]
The signal S1 is always at a constant level. As a result, the first and second switching elements Q1, Q2 are each driven at a constant time ratio. When the duty ratio of the first switching element Q1 is D1, it can be expressed as D1 = d1. d1 is a constant. On the other hand, the signal S3 is a sine wave signal, whereby the third and fourth switching elements Q3 and Q4 are respectively PWM driven by sine wave modulation. 2 and 3 show a very short period in an enlarged manner, and therefore the level of the signal S3 that is substantially a sine wave is shown linearly.
[0027]
As shown in FIG. 2, when the level of the signal S3 is lower than the level of the signal S1, the conduction states of the first to fourth switching elements Q1 to Q4 are the first and third switching elements Q1 and Q3. Is turned on and the second and fourth switching elements Q2 and Q4 are turned off (state 1), the first and fourth switching elements Q1 and Q4 are turned on and the second and third switching elements Q2 and Q3 are turned on. Is turned off (state 3), and the second and fourth switching elements Q2, Q4 are turned on and the first and third switching elements Q1, Q3 are turned off (state 4) are repeated. It will be.
[0028]
On the other hand, as shown in FIG. 3, when the level of the signal S3 is higher than the level of the signal S1, the first to fourth switching elements Q1 are set as the conduction states of the first to fourth switching elements Q1 to Q4. , Q3 are turned on and the second and fourth switching elements Q2, Q4 are turned off (state 1), the second and third switching elements Q2, Q3 are turned on, and the first and fourth switching elements Q1 are turned on. , Q4 are turned off (state 2), and the second and fourth switching elements Q2, Q4 are turned on and the first and third switching elements Q1, Q3 are turned off (state 4). Will be repeated.
[0029]
4A to 4D are equivalent circuit diagrams of the power factor correction converter shown in FIG. 1 in states 1 to 4, respectively.
[0030]
When the operation is analyzed based on the equivalent circuit shown in FIG. 4, if the time ratio of the first switching element Q1 is D1 and the time ratio of the third switching element Q1 is D2, as described above, FIG. In any of the cases shown in FIG. 3, the output voltage Eo is as shown by the following equation (1).
[0031]
[Expression 1]
Eo = (D1 / D3) · Vi
[0032]
From Equation 1, it can be seen that the output voltage Eo can be stepped down by the first and second switching elements Q1 and Q2, and stepped up by the third and fourth switching elements Q3 and Q4, so that a step-up / step-down operation can be performed comprehensively. . This means that the step-up / step-down operation can be realized without special switching between the step-up operation and the step-down operation as in the conventional power factor correction converter. Therefore, according to the present embodiment, the step-up / step-down operation can be realized without causing a spike in the AC input current Ii ′.
[0033]
Here, a specific example of control to be performed by the control circuit 8 in order to realize the power factor correction operation will be considered.
[0034]
Now, the input AC voltage Vi 'of Ei · sinωt (Ei amplitude), and the current flowing through the reactor L1 and _{i L.} Further, as described above, the duty ratio D1 of the first switching element Q1 is d1. Further, as described above, since the third and fourth switching elements Q3 and Q4 are PWM-driven by sinusoidal modulation, the time ratio D3 of the third switching element Q3 is set to d3 · sin (ωt + φ). d3 is the amplitude of change of the duty ratio D3, and φ is the phase difference.
[0035]
At this time, an equivalent circuit in the vicinity of the reactor L1 is as shown in FIG. However, since the voltage Vi is obtained by full-wave rectification of the AC input voltage Vi ′, an absolute value should be originally taken for the term of sin, but the absolute value is not taken for simplification. Therefore, the following relationship 2 holds. In Equation 2, di _L / dt is the time derivative of the current i _L , and L is the inductance of the reactor L1.
[0036]
[Expression 2]
L · di _L / dt = d1 · Ei · sinωt−d3 · Eo · sin (ωt + φ)
[0037]
In order to perform an ideal power factor correction circuit operation, it can be considered that the following Equation 3 should be satisfied. In Equation 3, _{I L} is the amplitude of the current _{i L.} Substituting equation 3 into equation 2, the following equation 4 is obtained.
[0038]
[Equation 3]
i _L = I _L · sinωt
[0039]
[Expression 4]
ω · L · I _L · cosωt = d1 · Ei · sinωt−d3 · Eo · (sinωt · cosφ + sinφ · cosωt) = (d1 · Ei-d3 · Eo · cosφ) · sinωt−d3 · Eo · sinφ · cosωt
[0040]
From Equation 4, it can be seen that an ideal power factor correction circuit operation can be realized by controlling to satisfy the following Equations 5 and 6.
[0041]
[Equation 5]
d1 = d3 · (Eo / Ei) · cosφ
[0042]
[Formula 6]
sinφ = ω · L · I _L / (Eo · d3)
[0043]
Further, the current flowing through the load 6 and io, the output current from the third switching element Q3 and i _B, when the capacitance of the smoothing capacitor C12 is C, with respect to the output voltage Eo, the relationship of the following Equation 7 is established .
[0044]
[Expression 7]
i _B −io = C · dEo / dt
[0045]
The current i _B is approximately expressed by the following formula 8.
[0046]
[Equation 8]
_{_{i B = I L · sinωt ×}} d3 · sin (ωt + φ) = d3 · I L · (cosφ · sin 2 ωt + sinφ · sinωt · cosωt) = d3 · I L · {(cosφ) / 2-cosφ · (cos2ωt) / 2 + sinφ · (sin2ωt) / 2}
[0047]
When the capacitance C of the smoothing capacitor C12 is sufficiently large (for example, 5000 μF), it can be considered that the following Expression 9 is established from Expression 8.
[0048]
[Equation 9]
i _B = d3 · cosφ · I _L / 2
[0049]
Substituting Equation 9 into Equation 7, the following Equation 10 is obtained.
[0050]
[Expression 10]
C · dEo / dt = d3 · cosφ · I _L / 2-io
[0051]
By the way, the inductance L of the reactor L1 is, for example, about several hundred μH, and φ can be considered to be almost zero. Therefore, Equations 5 and 10 can be approximated as shown in Equations 11 and 12 below, respectively.
[0052]
[Expression 11]
d1≈d3 · (Eo / Ei)
[0053]
[Expression 12]
C · dEo / dt≈d3 · I _L / 2-io
[0054]
From the above examination, the control circuit 8 keeps the time ratio D1 = d1 of the first switching element Q1 constant and adjusts the amplitude d3 of the change of the time ratio D3 of the third switching element Q3, for example. It is desirable to configure to control the output voltage Eo.
[0055]
A specific example of the control circuit 8 configured according to this is shown in FIG. FIG. 6 is a schematic block diagram showing a specific example of the control circuit 8 used in the power factor correction converter shown in FIG.
[0056]
In the example shown in FIG. 6, the control circuit 8 includes a target voltage setter 31, a subtractor 32, a compensator 33, a multiplier 34, a subtractor 35, a compensator 36, a carrier wave generator 37, A reference signal setting unit 38, a PWM signal generation circuit 39, and a drive circuit 40 are provided.
[0057]
The target voltage setting unit 31 outputs a signal indicating a target voltage Eref that is a target value of the output voltage Eo. The subtractor 32 subtracts the detection signal of the output voltage Eo from the voltage detector 12 from the signal indicating the target voltage Eref from the target voltage setter 31 to indicate the difference between the target voltage Eref and the output voltage Eo. Get a signal. The compensator 33 compensates the output signal of the subtracter 32 and obtains a signal corresponding to the output signal of the subtractor 32. The compensator 33 is a circuit for improving and stabilizing the control performance. For example, an amplifier having a predetermined filter characteristic can be used. The same applies to the compensator 36.
[0058]
The multiplier 34 multiplies the output value of the compensator 33 by the value Vi / α from the voltage detector 11. The output of the multiplier 34 becomes a target value of the output current Ii of the full-wave rectifier circuit 7 that is a current corresponding to the AC input current Ii ′.
[0059]
The subtractor 35 outputs a signal indicating the difference between the output value of the multiplier 34 and the detected value of the output current Ii of the full-wave rectifier circuit 7 from the current detector 10. The compensator 35 compensates the output signal of the subtracter 35 and obtains a signal corresponding to the output signal of the subtractor 35. The output signal of the compensator 35 is used as the signal S3 described with reference to FIGS. 2 and 3 and supplied to the PWM signal generation circuit 39.
[0060]
The carrier wave generator 37 supplies the PWM signal generation circuit 39 with the carrier wave signal S2 described with reference to FIGS. Further, the reference signal setting unit 38 supplies the signal S2 described in relation to FIGS. 2 and 3 to the PWM signal generation circuit 39.
[0061]
The PWM signal generation circuit 39 generates signals c1 to c4 respectively corresponding to the drive signals C1 to C4 described with reference to FIGS. 2 and 3 based on the supplied signals S1 to S3. Signals c3 and c4 are PWM signals for driving the third and fourth switching elements Q3 and Q4, respectively. The drive circuit 40 includes, for example, buffer circuits corresponding to the first to fourth switching elements Q1 to Q4, respectively, receives the signals c1 to c4, and serves as the gates of the first to fourth switching elements Q1 to Q4. Drive signals C1 to C4 are supplied respectively.
[0062]
In the power factor correction converter according to this embodiment, a power factor improvement converter employing a control circuit having the configuration shown in FIG. 6 as the control circuit 8 is simulated using a PSIM (electric circuit simulator provided by Powersim Technologies Inc.). The output voltage Eo and AC input current Ii ′ obtained with respect to a predetermined AC input voltage Vi ′ were obtained. The simulation conditions are as follows: AC input voltage Vi ′ is AC100V with a frequency of 50 Hz, target voltage Eref is 200V, the capacity of the capacitor C11 is 5 μF, the inductance L of the reactor L1 is 100 μH, the capacity C of the smoothing capacitor C12 is 5600 μF, and the load 6 is 1 kW. It was. The simulation result is shown in FIG. FIG. 8 shows only the AC input current Ii ′ in FIG. 7 with the vertical axis enlarged.
[0063]
As can be seen from FIGS. 7 and 8, the output voltage Eo is controlled to be substantially constant to the target voltage Eref. The AC input current Ii ′ is a sine wave having substantially the same frequency and phase as the AC input voltage Vi ′, and operates at a very high power factor. Furthermore, the AC input current Ii ′ does not have a spike that is a problem in the above-described conventional power factor correction converter.
[0064]
As mentioned above, although embodiment of this invention was described, this invention is not limited to this embodiment.
[0065]
【The invention's effect】
As described above, according to the present invention, it is possible to provide a power factor correction converter capable of realizing a step-up / step-down operation without causing a spike in an AC input current.
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing a power factor correction converter according to an embodiment of the present invention.
FIG. 2 is a timing chart showing the relationship between signals S1 to S3 and drive signals C1 to C4 in a state where the level of signal S3 is lower than the level of signal S1.
FIG. 3 is a timing chart showing the relationship between signals S1 to S3 and drive signals C1 to C4 in a state where the level of signal S3 is higher than the level of signal S1.
4 is an equivalent circuit diagram of the power factor correction converter shown in FIG. 1 in each of states 1 to 4. FIG.
FIG. 5 is an equivalent circuit diagram in the vicinity of the reactor in the power factor correction converter shown in FIG. 1;
6 is a schematic block diagram showing a specific example of a control circuit used in the power factor correction converter shown in FIG. 1; FIG.
7 is a diagram showing a simulation result of the power factor correction converter shown in FIG. 1. FIG.
FIG. 8 is a diagram showing only the AC input current Ii ′ in FIG. 7 with the vertical axis enlarged.
FIG. 9 is a circuit diagram showing a basic configuration of a conventional power factor correction converter.
[Explanation of symbols]
1, 2 Input terminals 3, 4 Output terminals 5 AC input power supply 6 Load 7 Full-wave rectifier circuit 8 Control circuit 9 H bridge circuit 10 Current detectors 11 and 12 Voltage detectors Q1 to Q4 Switching element C12 Smoothing capacitor 31 Target voltage setting Units 32 and 35 Subtractors 33 and 36 Compensator 34 Multiplier 37 Carrier wave generator 38 Reference signal setting unit 39 PWM signal generation circuit 40 Drive circuit

Claims

A power factor converter,
A full-wave rectification circuit that full-wave rectifies the AC input;
First and second switching elements connected in series between DC output terminals of the full-wave rectifier circuit;
Third and fourth switching elements connected in series between output terminals of the power factor correction converter;
A reactor connected between a node of the first and second switching elements and a node of the third and fourth switching elements;
A smoothing capacitor connected between the output terminals of the power factor correction converter;
A control circuit for controlling the first to fourth switching elements;
With
The control circuit alternately turns on and off the third and fourth switching elements while alternately turning on and off the first and second switching elements ,
The control circuit drives the first and second switching elements at a constant time ratio, respectively, while PWM driving the third and fourth switching elements by sinusoidal modulation, respectively. Improved converter.

The control circuit sets the time ratio of the third and fourth switching elements so that the current of the AC input of the power factor correction converter is a sine wave having substantially the same phase and frequency as the voltage of the AC input. 2. The power factor correction converter according to claim 1, wherein the converter is varied.

3. The power factor correction converter according to claim 1, wherein switching periods of the first to fourth switching elements are substantially the same.

The control circuit includes a first subtractor for obtaining an output corresponding to a difference between an output voltage of the power factor correction converter and a target voltage, a signal corresponding to the output of the first subtractor, and the AC input. A multiplier for multiplying a signal in accordance with the voltage; a second subtractor for obtaining an output in accordance with a difference between the signal in accordance with the output of the multiplier and the signal in accordance with the current of the AC input; And a PWM signal generation unit that generates a PWM signal for PWM driving the third and fourth switching elements based on a signal corresponding to the output of the subtracter 2 and a carrier wave signal. The power factor correction converter according to any one of claims 1 to 3 .

A power factor converter,
A full-wave rectification circuit that full-wave rectifies the AC input;
First and second switching elements connected in series between DC output terminals of the full-wave rectifier circuit;
Third and fourth switching elements connected in series between output terminals of the power factor correction converter;
A reactor connected between a node of the first and second switching elements and a node of the third and fourth switching elements;
A smoothing capacitor connected between the output terminals of the power factor correction converter;
A control circuit for controlling the first to fourth switching elements;
With
The control circuit alternately turns on and off the third and fourth switching elements while alternately turning on and off the first and second switching elements,
The control circuit includes a first subtractor for obtaining an output corresponding to a difference between an output voltage of the power factor correction converter and a target voltage, a signal corresponding to the output of the first subtractor, and the AC input. A multiplier for multiplying a signal in accordance with the voltage; a second subtractor for obtaining an output in accordance with a difference between the signal in accordance with the output of the multiplier and the signal in accordance with the current of the AC input; And a PWM signal generation unit that generates a PWM signal for PWM driving the third and fourth switching elements based on a signal corresponding to the output of the subtracter 2 and a carrier wave signal. Power factor correction converter.