JP3823882B2 - Method for manufacturing thin film magnetic head having magnetoresistive effect element - Google Patents

Method for manufacturing thin film magnetic head having magnetoresistive effect element Download PDF

Info

Publication number
JP3823882B2
JP3823882B2 JP2002164504A JP2002164504A JP3823882B2 JP 3823882 B2 JP3823882 B2 JP 3823882B2 JP 2002164504 A JP2002164504 A JP 2002164504A JP 2002164504 A JP2002164504 A JP 2002164504A JP 3823882 B2 JP3823882 B2 JP 3823882B2
Authority
JP
Japan
Prior art keywords
film
multilayer
magnetoresistive
insulating film
laminated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002164504A
Other languages
Japanese (ja)
Other versions
JP2003203313A (en
Inventor
健朗 加々美
尚城 太田
哲哉 桑島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2002164504A priority Critical patent/JP3823882B2/en
Priority to US10/279,125 priority patent/US6669983B2/en
Publication of JP2003203313A publication Critical patent/JP2003203313A/en
Application granted granted Critical
Publication of JP3823882B2 publication Critical patent/JP3823882B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Magnetic Heads (AREA)
  • Hall/Mr Elements (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、磁気記録媒体等の磁界強度を信号として読み出しを行う磁気抵抗効果(MR)素子を有する薄膜磁気ヘッドの製造方法に関する。
【0002】
【従来の技術】
ハードディスクドライブ(HDD)の大容量小型化に伴い、高感度かつ高出力の薄膜磁気ヘッドが要求されている。この要求に答えるべく、現行製品である巨大磁気抵抗効果(GMR)素子を有するGMRヘッドの懸命な特性改善が進んでおり、一方では、GMRヘッドの2倍以上の抵抗変化率が期待できるトンネル磁気抵抗効果(TMR)素子を有するTMRヘッドの開発も精力的に行われている。
【0003】
TMRヘッドと一般的なGMRヘッドとでは、センス電流が流れる方向の違いからヘッド構造が互いに異なっている。一般的なGMRヘッドのように、積層面(膜面)に対して平行にセンス電流を流すヘッド構造をCIP(CurrentIn Plane)構造と、TMRヘッドのように膜面に対して垂直にセンス電流を流すヘッド構造をCPP(Current Perpendicular to Plane)構造とそれぞれ呼んでいる。
【0004】
近年、CIP構造ではなく、CPP構造を有するGMRヘッドが開発されている。例えば、特開平5−275769号公報には、このようなCPP構造のGMRヘッドが記載されている。また、特開平4−360009号公報、特開平5−90026号公報、特開平9−129445号公報には、非磁性層(Cu、Ag、Au等)を介して積層された複数の磁性層による反強磁性結合型磁性多層膜を有するCPP構造のGMRヘッドが記載されている。
【0005】
最近のCPP構造のGMRヘッドとしては、CIP構造のGMRヘッドの場合と同様のスピンバルブ磁性多層膜(スペキュラー型磁性多層膜、デュアルスピンバルブ型磁性多層膜を含む)を有するものも検討されている。
【0006】
このようなCPP構造のGMRヘッドやTMRヘッドを形成する場合、従来はリフトオフ法やコンタクトホール法等が用いられていた。
【0007】
図1は、リフトオフ法によってCPP構造のGMRヘッドを形成する一部工程を示す断面図である。
【0008】
同図(A)に示すように、まず、図示しない基板上に形成された絶縁膜10上に、下部電極膜11及びMR多層膜12´を順次積層する。
【0009】
次いで、同図(B)に示すように、その上に2層のフォトレジストパターン13を形成し、同図(C)に示すように、イオンミリングによってMR多層膜12´をパターニングしてMR多層体12を得る。
【0010】
次いで、同図(D)に示すように絶縁膜14´を成膜し、同図(E)に示すようにフォトレジストパターン13を剥離して、即ち、リフトオフによって絶縁膜14を得る。
【0011】
その後、同図(F)に示すように、その上に上部電極膜15を成膜する。
【0012】
図2は、コンタクトホール法によってCPP構造のGMRヘッドを形成する一部工程を示す断面図である。
【0013】
同図(A)に示すように、まず、図示しない基板上に形成された絶縁膜20上に、下部電極膜21及びMR多層膜22´を順次積層する。
【0014】
次いで、同図(B)に示すように、その上にフォトレジストパターン23を形成し、同図(C)に示すように、イオンミリングによってMR多層膜22´をパターニングしてMR多層体22を得る。
【0015】
次いで、同図(D)に示すように、フォトレジストパターン23を剥離した後、絶縁膜24´を成膜する。
【0016】
次いで、同図(E)に示すように、コンタクトホールに対応する開口26aを有するフォトレジストパターン26を絶縁膜24´上に形成する。
【0017】
次いで、同図(F)に示すように、絶縁膜24´のイオンミリングを行ってMR多層体22上にコンタクトホール24aを有する絶縁膜24を得た後、このフォトレジストパターン26を剥離する。
【0018】
その後、同図(G)に示すように、その上に上部電極膜25を成膜する。
【0019】
【発明が解決しようとする課題】
図1に示すリフトオフ法においては、2層のフォトレジストパターン13の段差部分の側壁に絶縁膜14´が付着し、その段差部分をまたいで絶縁膜14´がつながらないようにする必要がある。このため、通常は、2層のフォトレジストパターンを用いてひさし状のアンダーカットを形成するなどによりリフトオフ性を向上させている。
【0020】
しかしながら、フォトレジストパターン13のアンダーカット量が少ないと、2層のフォトレジストパターン13の基部13aの側壁に絶縁膜が堆積し、リフトオフ後のフォトレジストパターン13が存在した位置周辺部に不要な堆積物であるバリが発生する。アンダーカット量を増やすことで、このようなバリの発生は抑えられるが、アンダーカット部分である基部13aのレジスト幅が著しく細くなり、パターン崩れ等の発生する恐れがある。
【0021】
また、図1(E)に示すように、アンダーカット部分に回りこんだ絶縁膜14がMR多層体12の上面にオーバーラップし、トラック幅が不明確になることから、トラック幅の微細化に限度が生ずる。リフトオフ法でのオーバーラップはおよそ100nmであるため、最近のTMR素子、GMR素子のように、トラック幅が200nm以下、例えば100nmのレベルになってくると、もはやGMR素子、TMR素子としての機能は全く期待できない。
【0022】
図2に示すコンタクトホール法においては、レジストパターンに関する2回のフォトプロセスが行われるため、これによって生ずるアライメントずれから発生するオーバーラップがおおよそ30nm程度となる。これは、リフトオフ法の場合と同様に、到底無視できる程度の大きさではない。
【0023】
一般に、TMR素子、GMR素子のMR多層体においては、フリー層はそのMR多層体の中ほどに位置し、その幅がトラック幅を規定している。そのため、MR多層体を従来のフォトレジストをマスクとして、イオンミリングで形成した場合、そのMR多層体のすそが広がってしまい、実効トラック幅の増大を招く。理想的には、MR多層体の側壁は、基板面に対して垂直であることが望ましく、これを実現する方法としてはハードマスクを用いたイオンミリングや、反応性イオンエッチング(RIE)法等が存在する。しかしながら、これらはいずれも、原理的にリフトオフ法には利用することができない。
【0024】
以上述べたように、従来技術によると、トラック幅が200nm以下のCPP構造のGMRヘッドやTMRヘッドを実現することは極めて困難であり、これらを回避しうる新規手法を確立することが求められている。
【0025】
従って、本発明の目的は、トラック幅が200nm以下であり積層面に垂直方向に電流が流れるMR素子を容易に製造することができる、MR素子を有する薄膜磁気ヘッドの製造方法を提供することにある。
【0026】
【課題を解決するための手段】
本発明によれば、下部電極膜上に、積層面に垂直方向に電流が流れるMR積層体を形成し、形成したMR積層体及び下部電極膜上に絶縁膜を積層し、積層した絶縁膜をMR積層体の少なくとも上表面が露出する手前までガスクラスタイオンビーム(GCIB)を用いて平坦化し平坦化した絶縁膜をMR積層体の少なくとも上表面が露出するまで2nm/min以下の低エッチングレートの低レートイオンビームエッチング(低レートIBE)によって平坦化し、平坦化した絶縁膜及MR積層体上に上部電極膜を形成するMR素子を有する薄膜磁気ヘッドの製造方法が提供される。
【0027】
リフトオフ法ではなく、MR積層体及び下部電極膜上に絶縁膜を積層し、MR積層体の少なくとも上表面が露出するまで積層した絶縁膜をGCIBを用いた処理と、低エッチングレートの低レートIBEとによって平坦化することにより、MR積層体及びその回りの絶縁膜を形成している。
【0028】
この手法を用いると、逆テーパを有しない通常のストレートなレジストパターンを用いることが可能なため、リフトオフ法を用いて形成した場合より微細なMR積層体を形成することが可能となる。
【0029】
また、MR積層体をミリングする時にすそ引きが発生するのを低減できるRIEやハードマスク等が活用できるため、MR積層体の形状の改善にも大きく寄与することができる。
【0030】
さらに、絶縁膜のバリやオーバーラップ等の発生は起こり得ず、より厳密なトラック幅の定義が可能となるので、トラック幅が200nm以下であり積層面に垂直方向に電流が流れるMR素子を容易に製造することができる。
【0031】
下部電極膜上にMR多層膜を積層し、積層したMR多層膜上にマスクを形成してこのMR多層膜をパターニングした後、このマスクを除去することによって、MR積層体を形成することが好ましい。
【0032】
下部電極膜上にMR多層膜を積層し、積層したMR多層膜上にマスクを形成してこのMR多層膜をパターニングした後、このマスクをMR積層体のキャップ層として使用して、MR積層体を形成することも好ましい。
【0033】
平坦化を、さらに、積層面に対し低角度でビームが入射する低角度イオンビームエッチング(低角度IBE)によって行うことが好ましい。
【0036】
低角度IBEにおける入射ビームと積層面とのなす角度が、0〜40度であることが好ましい。
【0039】
平坦化を、平坦化処理時間を管理して終了すること及び/又は終点検出することにより終了することが好ましい。この終点検出を、2次イオン質量分析器(SIMS)を用いて行うことがより好ましい。
【0040】
MR積層体が、TMR積層体であるか、CPP構造のGMR積層体であるか、又はフリー層に対する磁化方向を規定するバイアス層を含んだTMR積層体若しくはCPP構造のGMR積層体であることが好ましい。
【0041】
【発明の実施の形態】
図3aは、本発明の一実施形態としてTMRヘッド又はCPP構造を有するGMRヘッドを形成する一部工程を示す断面図である。
【0042】
まず、同図(A)に示すように、図示しない基板上に形成された絶縁膜30上に、磁気シールド膜を兼用する下部電極膜31及びMR多層膜32´を順次積層する。
【0043】
次いで、同図(B)に示すように、その上にストレート形状の側壁を有するフォトレジストパターン33を形成する。
【0044】
次いで、同図(C)に示すように、このフォトレジストパターン33をマスクとして用いたIBE、RIE、反応性イオンビームエッチング(RIBE)又はスパッタリングにより、35〜55nm程度の膜厚のMR多層膜32´をパターニングし、その上表面がジャンクションとなるMR多層体32を得る。
【0045】
このMR多層体32は、TMR多層体、CPP構造のGMR多層体、フリー層に対する磁化方向を規定するバイアス層を含んだTMR積層体若しくはCPP構造のGMR積層体、反強磁性結合型磁性多層膜を有するCPP構造のGMR多層体、スペキュラー型スピンバルブ磁性多層膜を有するCPP構造のGMR多層体、又はデュアルスピンバルブ型磁性多層膜を有するCPP構造のGMR多層体等で例えば構成されている。
【0046】
次いで、同図(D)に示すように、マスクであるフォトレジストパターン33を除去した後、ジャンクション部が凸状となった50〜100nm程度の膜厚の例えばAl又はSiO等の絶縁膜34´を全面に成膜する。この絶縁膜34´の膜厚は、確実な絶縁を行うため、MR多層体32の膜厚と同等かそれより厚くすることが望ましい。
【0047】
その後、同図(E)に示すように、積層面に対し低角度でビームが入射する低角度IBEを行ってMR多層体32の少なくとも上表面(ジャンクション)が露出するまで絶縁膜34´を平坦化し、即ちMR多層体32の頭出しを行い、絶縁膜34を得る。
【0048】
この場合の低角度IBEとは、入射イオンビームと積層面とのなす角度が、0〜40度であることが好ましい。40度より大きい角度となると平坦化が困難となる。また、入射イオンビームと積層面とのなす角度は、0〜30度であることがより好ましく、0〜20度であることが最も好ましい。平坦化の終了は、平坦化処理時間を管理することによって制御しても良いし、例えばSIMSを用いて終点検出を行って制御しても良い。なお、SIMSを用いて終点検出を行う場合、MR多層体32の面積が非常に小さいため、終点検出用膜をあらかじめ積層しておくと検出が容易となる。即ち、絶縁膜34´を成膜する際にMR多層体32と同じかやや低い高さまで成膜し、その上に非常に薄い、例えばCo、Mn、Ti、Ta、Cr等からなる終点検出用膜を設けた後、再び絶縁膜34´を成膜するようにすれば、SIMSによる検出が容易となる。
【0049】
低角度IBEの一実施例として、そのエッチング条件は以下の通りである、
ビームの入射角度: 20度
加速電圧: 300V
ビーム電流: 0.35mA/cm
Arガス圧: 2.4×10−4Torr
基板温度: 30℃
エッチング時間: 約15分。
【0050】
その後、同図(F)に示すように、この平坦化された絶縁膜34及びMR多層体32上に磁気シールド膜を兼用する上部電極膜35を成膜する。
【0051】
フォトレジストパターン33の代わりにハードマスクを用いても良い。導電性のハードマスクを用いた場合、そのハードマスクを除去することなく残しておき、MR積層体32のキャップ層として使用しても良い。
【0052】
図3bは図3aの実施形態における実際の平坦化工程をより詳しく示す断面図である。
【0053】
同図(A)〜(C)に示すように、本実施形態においては、絶縁膜34を平坦化した際に、実際にはMR多層体32のキャップ層32fの上部がエッチングされ、その部分に、MR多層体32の幅(ジャンクション幅)の数%の高さを有するキャップ層による山形の凸部32f´が形成される。従って、MR多層体32のキャップ層32fとしては、この凸部32f´の高さより厚い層を積層しておくことが望ましい。
【0054】
図4aはこのようにして形成されたTMRヘッドの層構造の一例を概略的に示す断面図である。
【0055】
同図に示すように、絶縁膜30上に磁気シールド膜を兼用する下部電極膜31が約2000nmの膜厚に積層され、その上に、0〜約20nmの膜厚の下地層32aと、約10〜20nmの膜厚のピン層32bと、約5〜6nmの膜厚のピンド層32cと、約1nmの膜厚のトンネルバリア層32dと、約4〜6nmの膜厚のフリー層32eと、約5〜10nmの膜厚のキャップ層32fとが順次積層されてなるMR積層体32が形成され、その上に磁気シールド膜を兼用する上部電極膜35が約2000nmの膜厚に積層される。絶縁膜34は、MR積層体32の周囲を取り囲むように形成される。なお、0nmの膜厚の下地層32aとは、この下地層が無い場合に相当している。
【0056】
CPP構造を有するGMRヘッドの場合は、トンネルバリア層32dの部分に約2〜5nmの膜厚の非磁性金属層が形成されることを除いて、他の構成はTMRヘッドの場合と同様である。
【0057】
キャップ層32fは、タンタル、ロジウム、ルテニウム、オスミウム、タングステン、パラジウム、白金及び金のうちの一種又はその一種を含む合金からなることが好ましい。
【0058】
図4bは、TMRヘッドの層構造の他の例を概略的に示す断面図である。
【0059】
この例は、TMR積層体がフリー層に対する磁化方向を規定するバイアス層を含む場合である。同図に示すように、絶縁膜30上に磁気シールド膜を兼用する下部電極膜31が約2000nmの膜厚に積層され、その上に、0〜約20nmの膜厚の下地層32aと、約10〜20nmの膜厚のピン層32bと、約5〜6nmの膜厚のピンド層32cと、約1nmの膜厚のトンネルバリア層32dと、約4〜6nmの膜厚のフリー層32eと、約0.1〜3nmの膜厚の非磁性金属層32gと、約10nmの膜厚の反強磁性層32hと、約5〜10nmの膜厚のキャップ層32fとが順次積層されてなるMR積層体32が形成され、その上に磁気シールド膜を兼用する上部電極膜35が約2000nmの膜厚に積層される。絶縁膜34は、MR積層体32の周囲を取り囲むように形成される。なお、0nmの膜厚の下地層32aとは、この下地層が無い場合に相当している。
【0060】
CPP構造を有するGMRヘッドの場合は、トンネルバリア層32dの部分に約2〜5nmの膜厚の非磁性金属層が形成されることを除いて、他の構成はTMRヘッドの場合と同様である。
【0061】
このように本実施形態によれば、MR積層体32及び下部電極膜31上に絶縁膜34´を積層し、低角度IBEによってMR積層体32の少なくとも上表面が露出するまでこの絶縁膜34´を平坦化することにより、MR積層体32及びその回りの絶縁膜34を形成している。
【0062】
この手法を用いると、逆テーパを有しない通常のストレートなレジストパターン又はハードマスクを用いることが可能なため、リフトオフ法を用いて形成した場合より微細なMR積層体を形成することが可能となる。また、MR積層体32をミリングする時にすそ引きが発生するのを低減できるRIEやハードマスク等が活用できるため、MR積層体32の形状の改善にも大きく寄与することができる。さらに、絶縁膜34のバリやオーバーラップ等の発生は起こり得ず、より厳密なトラック幅の定義が可能となるので、トラック幅が200nm以下のMR素子を容易に製造することができる。実際、トラック幅が100nmの良好な出力特性を有するTMR素子を製造することができた。
【0063】
図5は、本発明の他の実施形態としてTMRヘッド又はCPP構造を有するGMRヘッドを形成する一部工程を示す断面図である。
【0064】
まず、同図(A)に示すように、図示しない基板上に形成された絶縁膜50上に、磁気シールド膜を兼用する下部電極膜51及びMR多層膜52´を順次積層する。
【0065】
次いで、同図(B)に示すように、その上にストレート形状の側壁を有するフォトレジストパターン53を形成する。
【0066】
次いで、同図(C)に示すように、このフォトレジストパターン53をマスクとして用いたIBE、RIE、RIBE又はスパッタリングにより、MR多層膜52´をパターニングし、その上表面がジャンクションとなるMR多層体52を得る。
【0067】
このMR多層体52は、TMR多層体、CPP構造のGMR多層体、フリー層に対する磁化方向を規定するバイアス層を含んだTMR積層体若しくはCPP構造のGMR積層体、反強磁性結合型磁性多層膜を有するCPP構造のGMR多層体、スペキュラー型スピンバルブ磁性多層膜を有するCPP構造のGMR多層体、又はデュアルスピンバルブ型磁性多層膜を有するCPP構造のGMR多層体等で例えば構成されている。
【0068】
次いで、同図(D)に示すように、マスクであるフォトレジストパターン53を除去した後、ジャンクション部が凸状となった絶縁膜54´´を全面に成膜する。この絶縁膜54´´の膜厚は、確実な絶縁を行うため、MR多層体52の膜厚と同等かそれより厚くすることが望ましい。
【0069】
その後、同図(E)に示すように、積層面に対し低角度でビームが入射する低角度IBEを行ってMR多層体52の少なくとも上表面(ジャンクション)が露出する手前まで絶縁膜54´´を平坦化し、絶縁膜54´を得る。
【0070】
この場合の低角度IBEとは、入射イオンビームと積層面とのなす角度が、0〜40度であることが好ましい。40度より大きい角度となると平坦化が困難となる。また、入射イオンビームと積層面とのなす角度は、0〜30度であることがより好ましく、0〜20度であることが最も好ましい。平坦化の終了は、平坦化処理時間を管理することによって制御する。
【0071】
低角度IBEの一実施例として、そのエッチング条件は以下の通りである、
ビームの入射角度: 20度
加速電圧: 300V
ビーム電流: 0.35mA/cm
Arガス圧: 2.4×10−4Torr
基板温度: 30℃
エッチング時間: 約12分。
【0072】
次いで、同図(F)に示すように、低エッチングレート(SiOをエッチングする際のエッチングレートが2nm/min以下)の低レートIBEを行ってMR多層体52の少なくとも上表面(ジャンクション)が露出するまで絶縁膜54´を平坦化し、即ちMR多層体52の頭出しを行い、絶縁膜54を得る。平坦化の終了は、平坦化処理時間を管理することによって制御しても良いが、例えばSIMSを用いて容易に終点検出を行うことが望ましい。なお、SIMSを用いて終点検出を行う場合、MR多層体52の面積が非常に小さいため、終点検出用膜をあらかじめ積層しておくと検出が容易となる。即ち、絶縁膜54´´を成膜する際にMR多層体52と同じかやや低い高さまで成膜し、その上に非常に薄い終点検出用膜を設けた後、再び絶縁膜54´´を成膜するようにすれば、SIMSによる検出が容易となる。
【0073】
低レートIBEの一実施例として、そのエッチング条件は以下の通りである、
ビームの入射角度: 90度
加速電圧: 250V
ビーム電流: 0.1mA/cm
Arガス圧: 2×10−4Torr
基板温度: 50℃
エッチング時間: 約10分。
【0074】
その後、同図(G)に示すように、この平坦化された絶縁膜54及びMR多層体52上に磁気シールド膜を兼用する上部電極膜55を成膜する。
【0075】
フォトレジストパターン53の代わりにハードマスクを用いても良い。導電性のハードマスクを用いた場合、そのハードマスクを除去することなく残しておき、MR積層体52のキャップ層として使用しても良い。
【0076】
本実施形態における各膜、各層の膜厚、構成材料等は図3aの実施形態の場合と同様である。また、MR積層体52の構造も図3aの実施形態の場合と同様である。
【0077】
本実施形態によれば、MR積層体52及び下部電極膜51上に絶縁膜54´´を積層し、低角度IBEによって絶縁膜54´´をある程度の深さまで平坦化し、その後、SIMSによる終点検出を用いた低レートIBEによってMR積層体52の少なくとも上表面が露出するまで絶縁膜54´を平坦化することにより、MR積層体52及びその回りの絶縁膜54を形成している。
【0078】
この手法を用いると、逆テーパを有しない通常のストレートなレジストパターン又はハードマスクを用いることが可能なため、リフトオフ法を用いて形成した場合より微細なMR積層体を形成することが可能となる。また、MR積層体52をミリングする時にすそ引きが発生するのを低減できるRIEやハードマスク等が活用できるため、MR積層体52の形状の改善にも大きく寄与することができる。さらに、絶縁膜54のバリやオーバーラップ等の発生は起こり得ず、より厳密なトラック幅の定義が可能となるので、トラック幅が200nm以下のMR素子を容易に製造することができる。実際、トラック幅が100nmの良好な出力特性を有するTMR素子を製造することができた。
【0079】
加えて、本実施形態によれば、低レートIBEとSIMSによる終点検出を行うことによってMR多層体52の頭出しを行っているため、平坦化処理の終了時点を非常に容易にかつ正確に制御することができる。
【0080】
図6は、本発明のさらに他の実施形態としてTMRヘッド又はCPP構造を有するGMRヘッドを形成する一部工程を示す断面図である。
【0081】
まず、同図(A)に示すように、図示しない基板上に形成された絶縁膜60上に、磁気シールド膜を兼用する下部電極膜61及びMR多層膜62´を順次積層する。
【0082】
次いで、同図(B)に示すように、その上にストレート形状の側壁を有するフォトレジストパターン63を形成する。
【0083】
次いで、同図(C)に示すように、このフォトレジストパターン63をマスクとして用いたIBE、RIE、RIBE又はスパッタリングにより、MR多層膜62´をパターニングし、その上表面がジャンクションとなるMR多層体62を得る。
【0084】
このMR多層体62は、TMR多層体、CPP構造のGMR多層体、フリー層に対する磁化方向を規定するバイアス層を含んだTMR積層体若しくはCPP構造のGMR積層体、反強磁性結合型磁性多層膜を有するCPP構造のGMR多層体、スペキュラー型スピンバルブ磁性多層膜を有するCPP構造のGMR多層体、又はデュアルスピンバルブ型磁性多層膜を有するCPP構造のGMR多層体等で例えば構成されている。
【0085】
次いで、同図(D)に示すように、マスクであるフォトレジストパターン63を除去した後、ジャンクション部が凸状となった絶縁膜64´´を全面に成膜する。この絶縁膜64´´の膜厚は、確実な絶縁を行うため、MR多層体62の膜厚と同等かそれより厚くすることが望ましい。
【0086】
その後、同図(E)に示すように、GCIBを用いた平坦化処理を行ってMR多層体62の少なくとも上表面(ジャンクション)が露出する手前まで絶縁膜64´´を平坦化し、絶縁膜64´を得る。
【0087】
この場合のGCIBを用いた平坦化処理とは、例えばAr等のガスを高真空中に射出して急速に冷却することによってそのガスのクラスタを作成し、このクラスタ状態のガスを対象物表面にぶつけてその表面の平坦化を行うものである。平坦化の終了は、平坦化処理時間を管理することによって制御する。
【0088】
GCIBを用いた平坦化の一実施例として、その条件は以下の通りである、
加速電圧: 15kV
ドーズ量: 1×1016ions/cm
【0089】
次いで、同図(F)に示すように、低エッチングレート(SiOをエッチングする際のエッチングレートが2nm/min以下)の低レートIBEを行ってMR多層体62の少なくとも上表面(ジャンクション)が露出するまで絶縁膜64´を平坦化し、即ちMR多層体62の頭出しを行い、絶縁膜64を得る。平坦化の終了は、平坦化処理時間を管理することによって制御しても良いが、例えばSIMSを用いて容易に終点検出を行うことが望ましい。なお、SIMSを用いて終点検出を行う場合、MR多層体62の面積が非常に小さいため、終点検出用膜をあらかじめ積層しておくと検出が容易となる。即ち、絶縁膜64´´を成膜する際にMR多層体62と同じかやや低い高さまで成膜し、その上に非常に薄い終点検出用膜を設けた後、再び絶縁膜64´´を成膜するようにすれば、SIMSによる検出が容易となる。
【0090】
低レートIBEの一実施例として、そのエッチング条件は以下の通りである、
ビームの入射角度: 90度
加速電圧: 250V
ビーム電流: 0.1mA/cm
Arガス圧: 2×10−4Torr
基板温度: 50℃
エッチング時間: 約15分。
【0091】
その後、同図(G)に示すように、この平坦化された絶縁膜64及びMR多層体62上に磁気シールド膜を兼用する上部電極膜65を成膜する。
【0092】
フォトレジストパターン63の代わりにハードマスクを用いても良い。導電性のハードマスクを用いた場合、そのハードマスクを除去することなく残しておき、MR積層体62のキャップ層として使用しても良い。
【0093】
本実施形態における各膜、各層の膜厚、構成材料等は図3aの実施形態の場合と同様である。また、MR積層体62の構造も図3aの実施形態の場合と同様である。
【0094】
本実施形態によれば、MR積層体62及び下部電極膜61上に絶縁膜64´´を積層し、GCIBを用いた平坦化によって絶縁膜64´´をある程度の深さまで平坦化し、その後、SIMSによる終点検出を用いた低レートIBEによってMR積層体62の少なくとも上表面が露出するまで絶縁膜64´を平坦化することにより、MR積層体62及びその回りの絶縁膜64を形成している。
【0095】
この手法を用いると、逆テーパを有しない通常のストレートなレジストパターン又はハードマスクを用いることが可能なため、リフトオフ法を用いて形成した場合より微細なMR積層体を形成することが可能となる。また、MR積層体62をミリングする時にすそ引きが発生するのを低減できるRIEやハードマスク等が活用できるため、MR積層体62の形状の改善にも大きく寄与することができる。さらに、絶縁膜64のバリやオーバーラップ等の発生は起こり得ず、より厳密なトラック幅の定義が可能となるので、トラック幅が200nm以下のMR素子を容易に製造することができる。実際、トラック幅が100nmの良好な出力特性を有するTMR素子を製造することができた。
【0096】
加えて、本実施形態によれば、低レートIBEとSIMSによる終点検出を行うことによってMR多層体62の頭出しを行っているため、平坦化処理の終了時点を非常に容易にかつ正確に制御することができる。なお、GCIBのエッチングレートは非常に遅いため、GCIBのみで平坦化及び頭出しを行うことは現実的ではない。
【0097】
図7は、本発明のまたさらに他の実施形態としてTMRヘッド又はCPP構造を有するGMRヘッドを形成する一部工程を示す断面図である。
【0098】
まず、同図(A)に示すように、図示しない基板上に形成された絶縁膜70上に、磁気シールド膜を兼用する下部電極膜71及びMR多層膜72´を順次積層する。
【0099】
次いで、同図(B)に示すように、その上にストレート形状の側壁を有するフォトレジストパターン73を形成する。
【0100】
次いで、同図(C)に示すように、このフォトレジストパターン73をマスクとして用いたIBE、RIE、RIBE又はスパッタリングにより、MR多層膜72´をパターニングし、その上表面がジャンクションとなるMR多層体72を得る。
【0101】
このMR多層体72は、TMR多層体、CPP構造のGMR多層体、フリー層に対する磁化方向を規定するバイアス層を含んだTMR積層体若しくはCPP構造のGMR積層体、反強磁性結合型磁性多層膜を有するCPP構造のGMR多層体、スペキュラー型スピンバルブ磁性多層膜を有するCPP構造のGMR多層体、又はデュアルスピンバルブ型磁性多層膜を有するCPP構造のGMR多層体等で例えば構成されている。
【0102】
次いで、同図(D)に示すように、マスクであるフォトレジストパターン73を除去した後、ジャンクション部が凸状となった絶縁膜74´´´を全面に成膜する。この絶縁膜74´´´の膜厚は、確実な絶縁を行うため、MR多層体72の膜厚と同等かそれより厚くすることが望ましい。
【0103】
その後、同図(E)に示すように、積層面に対し低角度でビームが入射する低角度IBEを行ってある程度絶縁膜74´´´を平坦化し、絶縁膜74´´を得る。
【0104】
この場合の低角度IBEとは、入射イオンビームと積層面とのなす角度が、0〜40度であることが好ましい。40度より大きい角度となると平坦化が困難となる。また、入射イオンビームと積層面とのなす角度は、0〜30度であることがより好ましく、0〜20度であることが最も好ましい。平坦化の終了は、平坦化処理時間を管理することによって制御する。
【0105】
低角度IBEの一実施例として、そのエッチング条件は以下の通りである、
ビームの入射角度: 20度
加速電圧: 300V
ビーム電流: 0.35mA/cm
Arガス圧: 2.4×10−4Torr
基板温度: 30℃
エッチング時間: 約12分。
【0106】
その後、同図(F)に示すように、GCIBを用いた平坦化処理を行ってMR多層体72の少なくとも上表面(ジャンクション)が露出する手前まで絶縁膜74´´を平坦化し、絶縁膜74´を得る。
【0107】
この場合のGCIBを用いた平坦化処理とは、例えばAr等のガスを高真空中に射出して急速に冷却することによってそのガスのクラスタを作成し、このクラスタ状態のガスを対象物表面にぶつけてその表面の平坦化を行うものである。平坦化の終了は、平坦化処理時間を管理することによって制御する。
【0108】
GCIBを用いた平坦化の一実施例として、その条件は以下の通りである、
加速電圧: 15kV
ドーズ量: 1×1016ions/cm
【0109】
次いで、同図(G)に示すように、低エッチングレート(SiOをエッチングする際のエッチングレートが2nm/min以下)の低レートIBEを行ってMR多層体72の少なくとも上表面(ジャンクション)が露出するまで絶縁膜74´を平坦化し、即ちMR多層体72の頭出しを行い、絶縁膜74を得る。平坦化の終了は、平坦化処理時間を管理することによって制御しても良いが、例えばSIMSを用いて容易に終点検出を行うことが望ましい。なお、SIMSを用いて終点検出を行う場合、MR多層体72の面積が非常に小さいため、終点検出用膜をあらかじめ積層しておくと検出が容易となる。即ち、絶縁膜74´´´を成膜する際にMR多層体72と同じかやや低い高さまで成膜し、その上に非常に薄い終点検出用膜を設けた後、再び絶縁膜74´´´を成膜するようにすれば、SIMSによる検出が容易となる。
【0110】
低レートIBEの一実施例として、そのエッチング条件は以下の通りである、
ビームの入射角度: 90度
加速電圧: 250V
ビーム電流: 0.1mA/cm
Arガス圧: 2×10−4Torr
基板温度: 50℃
エッチング時間: 約15分。
【0111】
その後、同図(H)に示すように、この平坦化された絶縁膜74及びMR多層体72上に磁気シールド膜を兼用する上部電極膜75を成膜する。
【0112】
フォトレジストパターン73の代わりにハードマスクを用いても良い。導電性のハードマスクを用いた場合、そのハードマスクを除去することなく残しておき、MR積層体72のキャップ層として使用しても良い。
【0113】
本実施形態における各膜、各層の膜厚、構成材料等は図3aの実施形態の場合と同様である。また、MR積層体72の構造も図3aの実施形態の場合と同様である。
【0114】
本実施形態によれば、MR積層体72及び下部電極膜71上に絶縁膜74´´´を積層し、低角度IBE及びGCIBを用いた平坦化によって絶縁膜74´´´をある程度の深さまで平坦化し、その後、SIMSによる終点検出を用いた低レートIBEによってMR積層体72の少なくとも上表面が露出するまで絶縁膜74´を平坦化することにより、MR積層体72及びその回りの絶縁膜74を形成している。
【0115】
この手法を用いると、逆テーパを有しない通常のストレートなレジストパターン又はハードマスクを用いることが可能なため、リフトオフ法を用いて形成した場合より微細なMR積層体を形成することが可能となる。また、MR積層体72をミリングする時にすそ引きが発生するのを低減できるRIEやハードマスク等が活用できるため、MR積層体72の形状の改善にも大きく寄与することができる。さらに、絶縁膜74のバリやオーバーラップ等の発生は起こり得ず、より厳密なトラック幅の定義が可能となるので、トラック幅が200nm以下のMR素子を容易に製造することができる。実際、トラック幅が100nmの良好な出力特性を有するTMR素子を製造することができた。
【0116】
加えて、本実施形態によれば、低レートIBEとSIMSによる終点検出を行うことによってMR多層体72の頭出しを行っているため、平坦化処理の終了時点を非常に容易にかつ正確に制御することができる。なお、GCIBのエッチングレートは非常に遅いため、GCIBのみで平坦化及び頭出しを行うことは現実的ではない。
【0117】
図8は、本発明のさらに他の実施形態としてTMRヘッド又はCPP構造を有するGMRヘッドを形成する一部工程を示す断面図である。
【0118】
まず、同図(A)に示すように、図示しない基板上に形成された絶縁膜80上に、磁気シールド膜を兼用する下部電極膜81及びMR多層膜82´を順次積層する。
【0119】
次いで、同図(B)に示すように、その上にストレート形状の側壁を有するフォトレジストパターン83を形成する。
【0120】
次いで、同図(C)に示すように、このフォトレジストパターン83をマスクとして用いたIBE、RIE、RIBE又はスパッタリングにより、MR多層膜82´をパターニングし、その上表面がジャンクションとなるMR多層体82を得る。
【0121】
このMR多層体82は、TMR多層体、CPP構造のGMR多層体、フリー層に対する磁化方向を規定するバイアス層を含んだTMR積層体若しくはCPP構造のGMR積層体、反強磁性結合型磁性多層膜を有するCPP構造のGMR多層体、スペキュラー型スピンバルブ磁性多層膜を有するCPP構造のGMR多層体、又はデュアルスピンバルブ型磁性多層膜を有するCPP構造のGMR多層体等で例えば構成されている。
【0122】
次いで、同図(D)に示すように、マスクであるフォトレジストパターン83を除去した後、ジャンクション部が凸状となった絶縁膜84´を全面に成膜する。この絶縁膜84´の膜厚は、確実な絶縁を行うため、MR多層体82の膜厚と同等かそれより厚くすることが望ましい。
【0123】
その後、同図(E)に示すように、精密CMPを行ってMR多層体82の少なくとも上表面(ジャンクション)が露出するまで絶縁膜84´を平坦化し、即ちMR多層体82の頭出しを行い、絶縁膜84を得る。
【0124】
この場合の精密CMPとは、通常のCMP処理よりも極めて精密に制御された精密CMP処理である。精密CMP処理は、精度の良い制御を可能にするために研磨レートが50nm/min以下、好ましくは20nm/min以下、より好ましくは10nm/min以下の低研磨レートでありかつ低残段差のドライ又はウェットのCMPである。研磨レートが50nm/minを超えると高精度の制御が困難となる。
【0125】
そのためには、コロイダルシリカ、酸化セリウム、コランダム、窒化ボロン、ダイアモンド、酸化クロム、酸化鉄、フュームドシリカ、アルミナ及びゼオライトのうちの一種又はその一種を含む混合物からなる、平均粒径が100nm以下、好ましくは50nm以下、より好ましくは10nm以下のスラリーを使用する。スラリーの平均粒径が100nmを超えると高精度の制御が困難となる。定板の回転速度は、1rpm〜10000rpmである。この回転速度が1rpm未満の場合は、研磨速度が遅くなりすぎて生産性が悪くなる。また、回転速度が10000rpmを超えると高精度の制御が困難となる。
【0126】
この平坦化の終了は、平坦化処理時間を管理することによって行う。
【0127】
その後、同図(F)に示すように、この平坦化された絶縁膜84及びMR多層体82上に磁気シールド膜を兼用する上部電極膜85を成膜する。
【0128】
フォトレジストパターン83の代わりにハードマスクを用いても良い。導電性のハードマスクを用いた場合、そのハードマスクを除去することなく残しておき、MR積層体82のキャップ層として使用しても良い。
【0129】
本実施形態における各膜、各層の膜厚、構成材料等は図3aの実施形態の場合と同様である。また、MR積層体82の構造も図3aの実施形態の場合と同様である。
【0130】
本実施形態によれば、MR積層体82及び下部電極膜81上に絶縁膜84´を積層し、精密CMPによる平坦化によってMR積層体82の少なくとも上表面が露出するまで絶縁膜84´を平坦化することにより、MR積層体82及びその回りの絶縁膜84を形成している。
【0131】
この手法を用いると、逆テーパを有しない通常のストレートなレジストパターン又はハードマスクを用いることが可能なため、リフトオフ法を用いて形成した場合より微細なMR積層体を形成することが可能となる。また、MR積層体82をミリングする時にすそ引きが発生するのを低減できるRIEやハードマスク等が活用できるため、MR積層体82の形状の改善にも大きく寄与することができる。さらに、絶縁膜84のバリやオーバーラップ等の発生は起こり得ず、より厳密なトラック幅の定義が可能となるので、トラック幅が200nm以下のMR素子を容易に製造することができる。実際、トラック幅が100nmの良好な出力特性を有するTMR素子を製造することができた。
【0132】
さらに、絶縁膜84´を成膜後、MR積層体82周辺に凹みが生じ、ここに入り込んだ上部電極膜を通る磁界がMR積層体82に侵入し、MR特性を悪化させる一因となるが、本実施形態によれば、CMPを用いることでその凹部が解消されるのでMR特性の向上も期待できる。
【0133】
図9は、本発明のさらに他の実施形態としてTMRヘッド又はCPP構造を有するGMRヘッドを形成する一部工程を示す断面図である。
【0134】
まず、同図(A)に示すように、図示しない基板上に形成された絶縁膜90上に、磁気シールド膜を兼用する下部電極膜91及びMR多層膜92´を順次積層する。
【0135】
次いで、同図(B)に示すように、その上にストレート形状の側壁を有するフォトレジストパターン93を形成する。
【0136】
次いで、同図(C)に示すように、このフォトレジストパターン93をマスクとして用いたIBE、RIE、RIBE又はスパッタリングにより、MR多層膜92´をパターニングし、その上表面がジャンクションとなるMR多層体92を得る。
【0137】
このMR多層体92は、TMR多層体、CPP構造のGMR多層体、フリー層に対する磁化方向を規定するバイアス層を含んだTMR積層体若しくはCPP構造のGMR積層体、反強磁性結合型磁性多層膜を有するCPP構造のGMR多層体、スペキュラー型スピンバルブ磁性多層膜を有するCPP構造のGMR多層体、又はデュアルスピンバルブ型磁性多層膜を有するCPP構造のGMR多層体等で例えば構成されている。
【0138】
次いで、同図(D)に示すように、マスクであるフォトレジストパターン93を除去した後、ジャンクション部が凸状となった絶縁膜94´´を全面に成膜する。この絶縁膜94´´の膜厚は、確実な絶縁を行うため、MR多層体92の膜厚と同等かそれより厚くすることが望ましい。
【0139】
次いで、同図(E)に示すように、コンタクトホールに対応する開口96aを有するフォトレジストパターン96を絶縁膜94´´上に形成する。
【0140】
次いで、同図(F)に示すように、このフォトレジストパターン96をマスクとして用いて絶縁膜94´´のイオンミリングを行い、MR多層体92上にコンタクトホール94a´を有するの絶縁膜94´を得た後、このフォトレジストパターン96を剥離する。
【0141】
その後、同図(G)に示すように、精密CMPを行ってMR多層体92の少なくとも上表面(ジャンクション)が露出するまで絶縁膜94´を平坦化し、即ちMR多層体92の頭出しを行い、絶縁膜94を得る。
【0142】
この場合の精密CMPとは、通常のCMP処理よりも極めて精密に制御された精密CMP処理である。精密CMP処理は、精度の良い制御を可能にするために研磨レートが50nm/min以下、好ましくは20nm/min以下、より好ましくは10nm/min以下の低研磨レートでありかつ低残段差のドライ又はウェットのCMPである。研磨レートが50nm/minを超えると高精度の制御が困難となる。
【0143】
そのためには、コロイダルシリカ、酸化セリウム、コランダム、窒化ボロン、ダイアモンド、酸化クロム、酸化鉄、フュームドシリカ、アルミナ及びゼオライトのうちの一種又はその一種を含む混合物からなる、平均粒径が100nm以下、好ましくは50nm以下、より好ましくは10nm以下のスラリーを使用する。スラリーの平均粒径が100nmを超えると高精度の制御が困難となる。定板の回転速度は、1rpm〜10000rpmである。この回転速度が1rpm未満の場合は、研磨速度が遅くなりすぎて生産性が悪くなる。また、回転速度が10000rpmを超えると高精度の制御が困難となる。
【0144】
この平坦化の終了は、平坦化処理時間を管理することによって行う。
【0145】
その後、同図(H)に示すように、この平坦化された絶縁膜94及びMR多層体92上に磁気シールド膜を兼用する上部電極膜95を成膜する。
【0146】
フォトレジストパターン93の代わりにハードマスクを用いても良い。導電性のハードマスクを用いた場合、そのハードマスクを除去することなく残しておき、MR積層体92のキャップ層として使用しても良い。
【0147】
本実施形態における各膜、各層の膜厚、構成材料等は図3aの実施形態の場合と同様である。また、MR積層体92の構造も図3aの実施形態の場合と同様である。
【0148】
本実施形態によれば、MR積層体92及び下部電極膜91上に絶縁膜94´´積層し、この絶縁膜94´´上にコンタクトホールを形成した後、精密CMPによる平坦化によってMR積層体82の少なくとも上表面が露出するまで絶縁膜94´を平坦化することにより、MR積層体92及びその回りの絶縁膜94を形成している。
【0149】
この手法を用いると、逆テーパを有しない通常のストレートなレジストパターン又はハードマスクを用いることが可能なため、リフトオフ法を用いて形成した場合より微細なMR積層体を形成することが可能となる。また、MR積層体92をミリングする時にすそ引きが発生するのを低減できるRIEやハードマスク等が活用できるため、MR積層体92の形状の改善にも大きく寄与することができる。さらに、絶縁膜94のバリやオーバーラップ等の発生は起こり得ず、より厳密なトラック幅の定義が可能となるので、トラック幅が200nm以下のMR素子を容易に製造することができる。実際、トラック幅が100nmの良好な出力特性を有するTMR素子を製造することができた。
【0150】
さらに、絶縁膜94´を成膜後、MR積層体92周辺に凹みが生じ、ここに入り込んだ上部電極膜を通る磁界がMR積層体92に侵入し、MR特性を悪化させる一因となるが、本実施形態によれば、CMPを用いることでその凹部が解消されるのでMR特性の向上も期待できる。
【0151】
一般に、CMPによって研磨される絶縁膜の凸部が互いに異なるサイズからなる場合、研磨条件がよりシビアなものとなり、凹部に入っている絶縁膜がフラットとならず凹状となるディッシングや絶縁膜が薄くなるシニングの発生原因となる。これを防ぐため、異なる径のコンタクトホールによって凸部中央を異なる大きさに抜ききる形でフォトミリングを行う。その結果、ミリング後の凸部サイズが規格化されるため、CMP研磨条件のマージンを稼ぐことが可能となる。
【0152】
本実施形態は、いわゆるコンタクトホール方式と一部同様のプロセスを経るが、その後、CMPで研磨することにより、MR多層体92の上表面にオーバーラヅプする絶縁膜を完全除去するところに大きな違いがある。
【0153】
以上述べた実施形態は全て本発明を例示的に示すものであって限定的に示すものではなく、本発明は他の種々の変形態様及び変更態様で実施することができる。従って本発明の範囲は特許請求の範囲及びその均等範囲によってのみ規定されるものである。
【0154】
【発明の効果】
以上詳細に説明したように本発明によれば、リフトオフ法ではなく、MR積層体及び下部電極膜上に絶縁膜を積層し、MR積層体の少なくとも上表面が露出するまで積層した絶縁膜をGCIBを用いた処理と、低エッチングレートの低レートIBEとによって平坦化することにより、MR積層体及びその回りの絶縁膜を形成している。
【0155】
この手法を用いると、逆テーパを有しない通常のストレートなレジストパターンを用いることが可能なため、リフトオフ法を用いて形成した場合より微細なMR積層体を形成することが可能となる。また、MR積層体をミリングする時にすそ引きが発生するのを低減できるRIEやハードマスク等が活用できるため、MR積層体の形状の改善にも大きく寄与することができる。さらに、絶縁膜のバリやオーバーラップ等の発生は起こり得ず、より厳密なトラック幅の定義が可能となるので、トラック幅が200nm以下であり積層面に垂直方向に電流が流れるMR素子を容易に製造することができる。
【図面の簡単な説明】
【図1】リフトオフ法によってCPP構造のGMRヘッドを形成する一部工程を示す断面図である。
【図2】コンタクトホール法によってCPP構造のGMRヘッドを形成する一部工程を示す断面図である。
【図3a】本発明の一実施形態としてTMRヘッド又はCPP構造を有するGMRヘッドを形成する一部工程を示す断面図である。
【図3b】図3aの実施形態における実際の平坦化工程をより詳しく示す断面図である。
【図4a】図3aの実施形態によって形成されたTMRヘッドの層構造の一例を概略的に示す断面図である。
【図4b】図3aの実施形態によって形成されたTMRヘッドの層構造の他の例を概略的に示す断面図である。
【図5】本発明の他の実施形態としてTMRヘッド又はCPP構造を有するGMRヘッドを形成する一部工程を示す断面図である。
【図6】本発明のさらに他の実施形態としてTMRヘッド又はCPP構造を有するGMRヘッドを形成する一部工程を示す断面図である。
【図7】本発明のまたさらに他の実施形態としてTMRヘッド又はCPP構造を有するGMRヘッドを形成する一部工程を示す断面図である。
【図8】本発明のさらに他の実施形態としてTMRヘッド又はCPP構造を有するGMRヘッドを形成する一部工程を示す断面図である。
【図9】本発明のさらに他の実施形態としてTMRヘッド又はCPP構造を有するGMRヘッドを形成する一部工程を示す断面図である。
【符号の説明】
10、14、14´、20、24、24´、30、34、34´、50、54、54´、54´´、60、64、64´、64´´、70、74、74´、74´´、80、84、84´、90、94、94´、94´´ 絶縁膜
11、21、31、51、61、71、81、91 下部電極膜
12、22、32、52、62、72、82、92 MR多層体
12´、22´、32´、52´、62´、72´、82´、92´ MR多層膜
13、23、26、33、53、63、73、83、93、96 フォトレジストパターン
13a 基部
15、25、35、55、65、75、85、95 上部電極膜
24a、94a コンタクトホール
26a、96a 開口
32a 下地層
32b ピン層
32c ピンド層
32d トンネルバリア層
32e フリー層
32f キャップ層
32g 非磁性金属層
32h 反強磁性層
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method of manufacturing a thin film magnetic head having a magnetoresistive effect (MR) element that reads a magnetic field intensity of a magnetic recording medium or the like as a signal.
[0002]
[Prior art]
As the capacity of a hard disk drive (HDD) is reduced, a thin film magnetic head with high sensitivity and high output is required. In order to meet this demand, the hard characteristics of the GMR head having the giant magnetoresistive effect (GMR) element, which is the current product, have been improved. On the other hand, the tunnel magnetism can be expected to have a resistance change rate more than twice that of the GMR head. Development of a TMR head having a resistance effect (TMR) element has been energetically performed.
[0003]
The TMR head and the general GMR head have different head structures due to the difference in the direction in which the sense current flows. A CIP (Current In Plane) structure has a head structure that allows a sense current to flow parallel to the laminated surface (film surface), as in a general GMR head, and a sense current that is perpendicular to the film surface, such as a TMR head. The flowing head structure is called a CPP (Current Perpendicular to Plane) structure.
[0004]
In recent years, GMR heads having a CPP structure instead of a CIP structure have been developed. For example, Japanese Patent Application Laid-Open No. 5-275769 describes a GMR head having such a CPP structure. JP-A-4-360009, JP-A-5-90026, and JP-A-9-129445 include a plurality of magnetic layers stacked via nonmagnetic layers (Cu, Ag, Au, etc.). A CPP structure GMR head having an antiferromagnetically coupled magnetic multilayer film is described.
[0005]
As a recent GMR head having a CPP structure, a GMR head having a spin valve magnetic multilayer film (including a specular type magnetic multilayer film and a dual spin valve type magnetic multilayer film) similar to the case of a CIP structure GMR head is also being studied. .
[0006]
In the case of forming a GMR head or a TMR head having such a CPP structure, conventionally, a lift-off method, a contact hole method, or the like has been used.
[0007]
FIG. 1 is a cross-sectional view showing a partial process of forming a GMR head having a CPP structure by a lift-off method.
[0008]
As shown in FIG. 2A, first, a lower electrode film 11 and an MR multilayer film 12 ′ are sequentially laminated on an insulating film 10 formed on a substrate (not shown).
[0009]
Next, as shown in FIG. 2B, a two-layer photoresist pattern 13 is formed thereon, and as shown in FIG. 2C, the MR multilayer film 12 'is patterned by ion milling to form an MR multilayer. A body 12 is obtained.
[0010]
Next, an insulating film 14 'is formed as shown in FIG. 4D, and the photoresist pattern 13 is peeled off as shown in FIG. 5E, that is, the insulating film 14 is obtained by lift-off.
[0011]
Thereafter, as shown in FIG. 5F, the upper electrode film 15 is formed thereon.
[0012]
FIG. 2 is a sectional view showing a partial process of forming a GMR head having a CPP structure by a contact hole method.
[0013]
As shown in FIG. 2A, first, a lower electrode film 21 and an MR multilayer film 22 ′ are sequentially laminated on an insulating film 20 formed on a substrate (not shown).
[0014]
Next, as shown in FIG. 6B, a photoresist pattern 23 is formed thereon, and as shown in FIG. 6C, the MR multilayer film 22 ′ is patterned by ion milling to form the MR multilayer body 22. obtain.
[0015]
Next, as shown in FIG. 4D, after the photoresist pattern 23 is peeled off, an insulating film 24 ′ is formed.
[0016]
Next, as shown in FIG. 5E, a photoresist pattern 26 having an opening 26a corresponding to the contact hole is formed on the insulating film 24 '.
[0017]
Next, as shown in FIG. 5F, ion milling of the insulating film 24 'is performed to obtain the insulating film 24 having the contact hole 24a on the MR multilayer 22, and then the photoresist pattern 26 is peeled off.
[0018]
Thereafter, an upper electrode film 25 is formed thereon as shown in FIG.
[0019]
[Problems to be solved by the invention]
In the lift-off method shown in FIG. 1, it is necessary that the insulating film 14 ′ adheres to the side wall of the step portion of the two-layer photoresist pattern 13 and the insulating film 14 ′ is not connected across the step portion. For this reason, the lift-off property is usually improved by forming an eaves-like undercut using a two-layer photoresist pattern.
[0020]
However, when the undercut amount of the photoresist pattern 13 is small, an insulating film is deposited on the side wall of the base portion 13a of the two-layer photoresist pattern 13, and unnecessary deposition is performed around the position where the photoresist pattern 13 exists after lift-off. Burr that is a thing occurs. Increasing the undercut amount suppresses the occurrence of such burrs, but the resist width of the base portion 13a, which is the undercut portion, becomes extremely narrow, and pattern collapse or the like may occur.
[0021]
In addition, as shown in FIG. 1E, the insulating film 14 that wraps around the undercut portion overlaps the upper surface of the MR multilayer 12 and the track width becomes unclear. Limits arise. Since the overlap in the lift-off method is about 100 nm, when the track width reaches a level of 200 nm or less, for example, 100 nm, as in recent TMR elements and GMR elements, the functions as GMR elements and TMR elements are no longer available. I can't expect anything.
[0022]
In the contact hole method shown in FIG. 2, two photo processes relating to the resist pattern are performed. Therefore, the overlap generated by the misalignment caused by this is about 30 nm. As with the lift-off method, this is not so large that it can be ignored.
[0023]
In general, in the MR multilayer of TMR elements and GMR elements, the free layer is located in the middle of the MR multilayer, and the width defines the track width. Therefore, when the MR multilayer body is formed by ion milling using a conventional photoresist as a mask, the skirt of the MR multilayer body spreads and the effective track width is increased. Ideally, it is desirable that the side wall of the MR multilayer is perpendicular to the substrate surface. As a method for realizing this, ion milling using a hard mask, reactive ion etching (RIE) method, or the like is used. Exists. However, none of these can be used for the lift-off method in principle.
[0024]
As described above, according to the prior art, it is extremely difficult to realize a GMR head or a TMR head having a CPP structure with a track width of 200 nm or less, and it is required to establish a new method that can avoid these. Yes.
[0025]
Accordingly, an object of the present invention is to provide a method of manufacturing a thin film magnetic head having an MR element, which can easily manufacture an MR element having a track width of 200 nm or less and a current flowing in a direction perpendicular to the laminated surface. is there.
[0026]
[Means for Solving the Problems]
  According to the present invention, an MR multilayer is formed on the lower electrode film, and a current flows in a direction perpendicular to the lamination surface, and an insulating film is laminated on the formed MR multilayer and the lower electrode film.Laminated insulation filmAt least the upper surface of the MR laminate is exposedTo the frontUsing gas cluster ion beam (GCIB)Flatten,The planarized insulating film is 2 nm / min or less until at least the upper surface of the MR laminate is exposed.Low rate ion beam etching with low etching rate (low rate IBE)Accordingly, there is provided a method for manufacturing a thin film magnetic head having an MR element which is flattened and forms an upper electrode film on the flattened insulating film and MR laminated body.
[0027]
  Instead of the lift-off method, an insulating film is stacked on the MR multilayer and the lower electrode film, and the insulating film is stacked until at least the upper surface of the MR multilayer is exposed.By processing with GCIB and low rate IBE with low etching rateBy planarizing, the MR laminated body and the insulating film around it are formed.
[0028]
When this method is used, it is possible to use a normal straight resist pattern having no reverse taper, so that it is possible to form a finer MR laminate than when formed using the lift-off method.
[0029]
In addition, since RIE, a hard mask, and the like that can reduce the occurrence of skirting when milling the MR laminate can be utilized, it is possible to greatly contribute to the improvement of the shape of the MR laminate.
[0030]
Furthermore, the occurrence of burrs and overlaps in the insulating film cannot occur, and the stricter definition of the track width is possible. Therefore, an MR element in which the track width is 200 nm or less and a current flows in a direction perpendicular to the laminated surface can be easily obtained. Can be manufactured.
[0031]
It is preferable to form an MR multilayer by laminating an MR multilayer on the lower electrode film, forming a mask on the laminated MR multilayer, patterning the MR multilayer, and then removing the mask. .
[0032]
An MR multilayer film is laminated on the lower electrode film, a mask is formed on the laminated MR multilayer film, the MR multilayer film is patterned, and then this mask is used as a cap layer of the MR multilayer body. It is also preferable to form
[0033]
  Flattening,further,Low-angle ion beam etching (low-angle ion beam etching)Low angleIBE)WhenIt is preferable to carry out by.
[0036]
The angle formed between the incident beam and the laminated surface in the low angle IBE is preferably 0 to 40 degrees.
[0039]
The planarization is preferably terminated by managing the planarization processing time and / or detecting the end point. More preferably, this end point detection is performed using a secondary ion mass spectrometer (SIMS).
[0040]
The MR laminate is a TMR laminate, a CPP-structured GMR laminate, or a TMR laminate or a CPP-structured GMR laminate including a bias layer that defines a magnetization direction with respect to the free layer. preferable.
[0041]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 3A is a cross-sectional view showing a partial process of forming a GMR head having a TMR head or a CPP structure as an embodiment of the present invention.
[0042]
First, as shown in FIG. 2A, a lower electrode film 31 that also serves as a magnetic shield film and an MR multilayer film 32 'are sequentially stacked on an insulating film 30 formed on a substrate (not shown).
[0043]
Next, as shown in FIG. 2B, a photoresist pattern 33 having straight sidewalls is formed thereon.
[0044]
Next, as shown in FIG. 3C, the MR multilayer 32 having a thickness of about 35 to 55 nm is formed by IBE, RIE, reactive ion beam etching (RIBE) or sputtering using the photoresist pattern 33 as a mask. ′ Is patterned to obtain an MR multilayer 32 whose upper surface is a junction.
[0045]
The MR multilayer 32 includes a TMR multilayer, a CPP-structured GMR multilayer, a TMR multilayer including a bias layer that defines the magnetization direction for the free layer, or a CPP-structured GMR multilayer, and an antiferromagnetically coupled magnetic multilayer film. For example, a CPP structure GMR multilayer having a specular spin valve magnetic multilayer film, or a CPP structure GMR multilayer having a dual spin valve magnetic multilayer film.
[0046]
Next, as shown in FIG. 4D, after removing the photoresist pattern 33 as a mask, the junction portion becomes convex, for example, Al having a film thickness of about 50 to 100 nm.2O3Or SiO2An insulating film 34 'such as is formed on the entire surface. The film thickness of the insulating film 34 ′ is preferably equal to or larger than the film thickness of the MR multilayer 32 in order to perform reliable insulation.
[0047]
Thereafter, as shown in FIG. 5E, the insulating film 34 ′ is flattened until at least the upper surface (junction) of the MR multilayer 32 is exposed by performing low-angle IBE in which a beam is incident on the laminated surface at a low angle. In other words, the MR multilayer 32 is cueed, and the insulating film 34 is obtained.
[0048]
In this case, the low angle IBE is preferably such that the angle formed between the incident ion beam and the laminated surface is 0 to 40 degrees. If the angle is larger than 40 degrees, flattening becomes difficult. The angle formed between the incident ion beam and the laminated surface is more preferably 0 to 30 degrees, and most preferably 0 to 20 degrees. The end of the flattening may be controlled by managing the flattening processing time, or may be controlled by performing end point detection using SIMS, for example. When endpoint detection is performed using SIMS, since the area of the MR multilayer 32 is very small, detection is facilitated by previously stacking an endpoint detection film. That is, when the insulating film 34 'is formed, the film is formed to the same or slightly lower height as the MR multilayer 32, and an extremely thin layer, for example, Co, Mn, Ti, Ta, Cr, etc. is used for end point detection. If the insulating film 34 ′ is formed again after providing the film, detection by SIMS becomes easy.
[0049]
As an example of the low angle IBE, the etching conditions are as follows:
Beam incident angle: 20 degrees
Acceleration voltage: 300V
Beam current: 0.35 mA / cm2
Ar gas pressure: 2.4 × 10-4Torr
Substrate temperature: 30 ° C
Etching time: about 15 minutes.
[0050]
Thereafter, as shown in FIG. 4F, an upper electrode film 35 that also serves as a magnetic shield film is formed on the planarized insulating film 34 and MR multilayer 32.
[0051]
A hard mask may be used instead of the photoresist pattern 33. When a conductive hard mask is used, the hard mask may be left without being removed and used as a cap layer of the MR multilayer 32.
[0052]
FIG. 3b is a cross-sectional view showing in more detail the actual planarization process in the embodiment of FIG. 3a.
[0053]
As shown in FIGS. 4A to 4C, in this embodiment, when the insulating film 34 is flattened, the upper portion of the cap layer 32f of the MR multilayer 32 is actually etched, and this portion is not etched. A mountain-shaped protrusion 32f ′ is formed by a cap layer having a height of several percent of the width (junction width) of the MR multilayer 32. Therefore, as the cap layer 32f of the MR multilayer 32, it is desirable to stack a layer thicker than the height of the convex portion 32f ′.
[0054]
FIG. 4 a is a cross-sectional view schematically showing an example of the layer structure of the TMR head formed as described above.
[0055]
As shown in the figure, a lower electrode film 31 that also serves as a magnetic shield film is laminated on an insulating film 30 to a film thickness of about 2000 nm, on which an underlayer 32a having a film thickness of 0 to about 20 nm, A pinned layer 32b having a thickness of 10 to 20 nm, a pinned layer 32c having a thickness of about 5 to 6 nm, a tunnel barrier layer 32d having a thickness of about 1 nm, and a free layer 32e having a thickness of about 4 to 6 nm; An MR multilayer 32 is formed by sequentially laminating a cap layer 32f having a film thickness of about 5 to 10 nm, and an upper electrode film 35 that also serves as a magnetic shield film is laminated thereon to a film thickness of about 2000 nm. The insulating film 34 is formed so as to surround the periphery of the MR multilayer 32. The underlayer 32a having a thickness of 0 nm corresponds to the case where there is no underlayer.
[0056]
In the case of the GMR head having the CPP structure, the other configuration is the same as that of the TMR head except that a nonmagnetic metal layer having a thickness of about 2 to 5 nm is formed in the tunnel barrier layer 32d. .
[0057]
The cap layer 32f is preferably made of one or more of tantalum, rhodium, ruthenium, osmium, tungsten, palladium, platinum, and gold.
[0058]
FIG. 4B is a cross-sectional view schematically showing another example of the layer structure of the TMR head.
[0059]
An example of this is when the TMR stack includes a bias layer that defines the magnetization direction for the free layer. As shown in the figure, a lower electrode film 31 that also serves as a magnetic shield film is laminated on an insulating film 30 to a film thickness of about 2000 nm, on which an underlayer 32a having a film thickness of 0 to about 20 nm, A pinned layer 32b having a thickness of 10 to 20 nm, a pinned layer 32c having a thickness of about 5 to 6 nm, a tunnel barrier layer 32d having a thickness of about 1 nm, and a free layer 32e having a thickness of about 4 to 6 nm; An MR stack in which a nonmagnetic metal layer 32g having a thickness of about 0.1 to 3 nm, an antiferromagnetic layer 32h having a thickness of about 10 nm, and a cap layer 32f having a thickness of about 5 to 10 nm are sequentially stacked. A body 32 is formed, and an upper electrode film 35 that also serves as a magnetic shield film is laminated thereon to a thickness of about 2000 nm. The insulating film 34 is formed so as to surround the periphery of the MR multilayer 32. The underlayer 32a having a thickness of 0 nm corresponds to the case where there is no underlayer.
[0060]
In the case of the GMR head having the CPP structure, the other configuration is the same as that of the TMR head except that a nonmagnetic metal layer having a thickness of about 2 to 5 nm is formed in the tunnel barrier layer 32d. .
[0061]
As described above, according to the present embodiment, the insulating film 34 ′ is stacked on the MR multilayer 32 and the lower electrode film 31, and this insulating film 34 ′ is exposed until at least the upper surface of the MR multilayer 32 is exposed by the low-angle IBE. Is planarized to form the MR stack 32 and the insulating film 34 around it.
[0062]
When this method is used, it is possible to use a normal straight resist pattern or hard mask having no reverse taper, so that it is possible to form a finer MR laminate than when formed using the lift-off method. . In addition, since RIE, a hard mask, or the like that can reduce the occurrence of skirting when the MR laminate 32 is milled can be utilized, it can greatly contribute to the improvement of the shape of the MR laminate 32. Furthermore, the occurrence of burrs, overlaps, etc. in the insulating film 34 cannot occur, and a stricter track width can be defined. Therefore, an MR element having a track width of 200 nm or less can be easily manufactured. Actually, a TMR element having good output characteristics with a track width of 100 nm could be manufactured.
[0063]
FIG. 5 is a cross-sectional view showing a partial process of forming a GMR head having a TMR head or a CPP structure as another embodiment of the present invention.
[0064]
First, as shown in FIG. 2A, a lower electrode film 51 that also serves as a magnetic shield film and an MR multilayer film 52 ′ are sequentially stacked on an insulating film 50 formed on a substrate (not shown).
[0065]
Next, as shown in FIG. 2B, a photoresist pattern 53 having straight side walls is formed thereon.
[0066]
Next, as shown in FIG. 4C, the MR multilayer film 52 'is patterned by IBE, RIE, RIBE or sputtering using the photoresist pattern 53 as a mask, and the upper surface of the MR multilayer body becomes a junction. 52 is obtained.
[0067]
The MR multilayer 52 includes a TMR multilayer, a CPP-structured GMR multilayer, a TMR multilayer including a bias layer that defines the magnetization direction for the free layer, or a CPP-structured GMR multilayer, and an antiferromagnetically coupled magnetic multilayer film. For example, a CPP structure GMR multilayer having a specular spin-valve magnetic multilayer film, or a CPP structure GMR multilayer having a dual spin-valve magnetic multilayer film.
[0068]
Next, as shown in FIG. 3D, after removing the photoresist pattern 53 as a mask, an insulating film 54 ″ having a convex junction is formed on the entire surface. The film thickness of the insulating film 54 ″ is preferably equal to or larger than the film thickness of the MR multilayer 52 in order to perform reliable insulation.
[0069]
Thereafter, as shown in FIG. 5E, the insulating film 54 ″ is formed until at least the upper surface (junction) of the MR multilayer 52 is exposed by performing low-angle IBE in which a beam enters the laminated surface at a low angle. To obtain an insulating film 54 '.
[0070]
In this case, the low angle IBE is preferably such that the angle formed between the incident ion beam and the laminated surface is 0 to 40 degrees. If the angle is larger than 40 degrees, flattening becomes difficult. The angle formed between the incident ion beam and the laminated surface is more preferably 0 to 30 degrees, and most preferably 0 to 20 degrees. The end of planarization is controlled by managing the planarization processing time.
[0071]
As an example of the low angle IBE, the etching conditions are as follows:
Beam incident angle: 20 degrees
Acceleration voltage: 300V
Beam current: 0.35 mA / cm2
Ar gas pressure: 2.4 × 10-4Torr
Substrate temperature: 30 ° C
Etching time: about 12 minutes.
[0072]
Next, as shown in FIG.2The insulating film 54 ′ is flattened until at least the upper surface (junction) of the MR multilayer body 52 is exposed by performing low rate IBE with an etching rate of 2 nm / min or less). The insulating film 54 is obtained. The end of planarization may be controlled by managing the planarization processing time, but it is desirable to easily detect the end point using, for example, SIMS. Note that when endpoint detection is performed using SIMS, since the area of the MR multilayer 52 is very small, detection is facilitated by previously stacking an endpoint detection film. That is, when forming the insulating film 54 ″, the film is formed to the same or slightly lower height as the MR multilayer 52, and a very thin end point detection film is provided thereon, and then the insulating film 54 ″ is formed again. If film formation is performed, detection by SIMS becomes easy.
[0073]
As an example of low-rate IBE, the etching conditions are as follows:
Beam incident angle: 90 degrees
Acceleration voltage: 250V
Beam current: 0.1 mA / cm2
Ar gas pressure: 2 × 10-4Torr
Substrate temperature: 50 ° C
Etching time: about 10 minutes.
[0074]
Thereafter, as shown in FIG. 5G, an upper electrode film 55 that also serves as a magnetic shield film is formed on the planarized insulating film 54 and MR multilayer 52.
[0075]
A hard mask may be used in place of the photoresist pattern 53. When a conductive hard mask is used, the hard mask may be left without being removed and used as a cap layer of the MR multilayer 52.
[0076]
Each film, the film thickness of each layer, the constituent materials, and the like in this embodiment are the same as those in the embodiment of FIG. 3a. The structure of the MR stack 52 is the same as that of the embodiment of FIG. 3a.
[0077]
According to the present embodiment, the insulating film 54 ″ is stacked on the MR multilayer 52 and the lower electrode film 51, the insulating film 54 ″ is flattened to a certain depth by the low-angle IBE, and then the end point is detected by SIMS. By flattening the insulating film 54 'until at least the upper surface of the MR laminated body 52 is exposed by low-rate IBE using, the MR laminated body 52 and the insulating film 54 around it are formed.
[0078]
When this method is used, it is possible to use a normal straight resist pattern or hard mask having no reverse taper, so that it is possible to form a finer MR laminate than when formed using the lift-off method. . In addition, since RIE, a hard mask, or the like that can reduce the occurrence of skirting when the MR laminate 52 is milled can be utilized, it can greatly contribute to the improvement of the shape of the MR laminate 52. Furthermore, the occurrence of burrs or overlaps in the insulating film 54 cannot occur, and a more strict definition of the track width is possible. Therefore, an MR element having a track width of 200 nm or less can be easily manufactured. Actually, a TMR element having good output characteristics with a track width of 100 nm could be manufactured.
[0079]
In addition, according to the present embodiment, since the end point of the MR multilayer body 52 is detected by detecting the end point by the low rate IBE and SIMS, the end point of the flattening process can be controlled very easily and accurately. can do.
[0080]
FIG. 6 is a cross-sectional view showing a partial process of forming a TMR head or a GMR head having a CPP structure as still another embodiment of the present invention.
[0081]
First, as shown in FIG. 2A, a lower electrode film 61 that also serves as a magnetic shield film and an MR multilayer film 62 ′ are sequentially stacked on an insulating film 60 formed on a substrate (not shown).
[0082]
Next, as shown in FIG. 2B, a photoresist pattern 63 having straight side walls is formed thereon.
[0083]
Next, as shown in FIG. 3C, the MR multilayer film 62 'is patterned by IBE, RIE, RIBE or sputtering using the photoresist pattern 63 as a mask, and the upper surface of the MR multilayer body becomes a junction. 62 is obtained.
[0084]
The MR multilayer 62 includes a TMR multilayer, a CPP-structured GMR multilayer, a TMR multilayer including a bias layer for defining the magnetization direction with respect to the free layer, or a CPP-structured GMR multilayer, and an antiferromagnetically coupled magnetic multilayer film. For example, a CPP structure GMR multilayer having a specular spin-valve magnetic multilayer film, or a CPP structure GMR multilayer having a dual spin-valve magnetic multilayer film.
[0085]
Next, as shown in FIG. 4D, after removing the photoresist pattern 63 as a mask, an insulating film 64 ″ having a convex junction is formed on the entire surface. The film thickness of the insulating film 64 ″ is preferably equal to or larger than the film thickness of the MR multilayer 62 in order to perform reliable insulation.
[0086]
Thereafter, as shown in FIG. 5E, a planarization process using GCIB is performed to planarize the insulating film 64 ″ until at least the upper surface (junction) of the MR multilayer 62 is exposed. Get ´.
[0087]
The planarization process using GCIB in this case is, for example, that a gas cluster is created by injecting a gas such as Ar into a high vacuum and rapidly cooling, and the clustered gas is applied to the surface of the object. The surface is flattened by bumping. The end of planarization is controlled by managing the planarization processing time.
[0088]
As an example of planarization using GCIB, the conditions are as follows.
Acceleration voltage: 15 kV
Dose amount: 1 × 1016ions / cm2.
[0089]
Next, as shown in FIG.2The insulating film 64 ′ is flattened until at least the upper surface (junction) of the MR multilayer body 62 is exposed by performing a low rate IBE with an etching rate of 2 nm / min or less). The insulating film 64 is obtained. The end of planarization may be controlled by managing the planarization processing time, but it is desirable to easily detect the end point using, for example, SIMS. Note that when endpoint detection is performed using SIMS, since the area of the MR multilayer 62 is very small, detection is facilitated by previously stacking an endpoint detection film. That is, when the insulating film 64 ″ is formed, the film is formed to the same or slightly lower height as the MR multilayer 62, and a very thin end point detection film is provided thereon, and then the insulating film 64 ″ is again formed. If film formation is performed, detection by SIMS becomes easy.
[0090]
As an example of low-rate IBE, the etching conditions are as follows:
Beam incident angle: 90 degrees
Acceleration voltage: 250V
Beam current: 0.1 mA / cm2
Ar gas pressure: 2 × 10-4Torr
Substrate temperature: 50 ° C
Etching time: about 15 minutes.
[0091]
Thereafter, as shown in FIG. 4G, an upper electrode film 65 that also serves as a magnetic shield film is formed on the planarized insulating film 64 and MR multilayer 62.
[0092]
A hard mask may be used instead of the photoresist pattern 63. When a conductive hard mask is used, the hard mask may be left without being removed and used as a cap layer of the MR multilayer 62.
[0093]
Each film, the film thickness of each layer, the constituent materials, and the like in this embodiment are the same as those in the embodiment of FIG. 3a. The structure of the MR stack 62 is the same as that in the embodiment of FIG. 3a.
[0094]
According to this embodiment, the insulating film 64 ″ is stacked on the MR multilayer 62 and the lower electrode film 61, and the insulating film 64 ″ is planarized to a certain depth by planarization using GCIB, and thereafter, SIMS. By flattening the insulating film 64 ′ until at least the upper surface of the MR stacked body 62 is exposed by low-rate IBE using end point detection according to the above, the MR stacked body 62 and the surrounding insulating film 64 are formed.
[0095]
When this method is used, it is possible to use a normal straight resist pattern or hard mask having no reverse taper, so that it is possible to form a finer MR laminate than when formed using the lift-off method. . In addition, since RIE, a hard mask, or the like that can reduce the occurrence of skirting when milling the MR multilayer 62 can be utilized, it can greatly contribute to the improvement of the shape of the MR multilayer 62. Furthermore, the occurrence of burrs and overlaps in the insulating film 64 cannot occur, and a more strict definition of the track width is possible, so that an MR element having a track width of 200 nm or less can be easily manufactured. Actually, a TMR element having good output characteristics with a track width of 100 nm could be manufactured.
[0096]
In addition, according to the present embodiment, since the end point of the MR multilayer 62 is detected by detecting the end point by low rate IBE and SIMS, the end point of the flattening process can be controlled very easily and accurately. can do. Since the etching rate of GCIB is very slow, it is not realistic to perform planarization and cueing only with GCIB.
[0097]
FIG. 7 is a sectional view showing a partial process of forming a GMR head having a TMR head or a CPP structure as still another embodiment of the present invention.
[0098]
First, as shown in FIG. 2A, a lower electrode film 71 that also serves as a magnetic shield film and an MR multilayer film 72 ′ are sequentially stacked on an insulating film 70 formed on a substrate (not shown).
[0099]
Next, as shown in FIG. 3B, a photoresist pattern 73 having straight side walls is formed thereon.
[0100]
Next, as shown in FIG. 3C, the MR multilayer 72 ′ is patterned by IBE, RIE, RIBE or sputtering using the photoresist pattern 73 as a mask, and the upper surface of the MR multilayer is a junction. 72 is obtained.
[0101]
The MR multilayer 72 includes a TMR multilayer, a CPP-structured GMR multilayer, a TMR multilayer including a bias layer for defining the magnetization direction with respect to the free layer, or a CPP-structured GMR multilayer, and an antiferromagnetically coupled magnetic multilayer film. For example, a CPP structure GMR multilayer having a specular spin-valve magnetic multilayer film, or a CPP structure GMR multilayer having a dual spin-valve magnetic multilayer film.
[0102]
Next, as shown in FIG. 4D, after removing the photoresist pattern 73 as a mask, an insulating film 74 ″ ″ having a convex junction is formed on the entire surface. The film thickness of the insulating film 74 ″ ″ is preferably equal to or larger than the film thickness of the MR multilayer 72 in order to perform reliable insulation.
[0103]
Thereafter, as shown in FIG. 5E, the insulating film 74 ″ is flattened to some extent by performing low-angle IBE in which a beam is incident on the laminated surface at a low angle, thereby obtaining the insulating film 74 ″.
[0104]
In this case, the low angle IBE is preferably such that the angle formed between the incident ion beam and the laminated surface is 0 to 40 degrees. If the angle is larger than 40 degrees, flattening becomes difficult. The angle formed between the incident ion beam and the laminated surface is more preferably 0 to 30 degrees, and most preferably 0 to 20 degrees. The end of planarization is controlled by managing the planarization processing time.
[0105]
As an example of the low angle IBE, the etching conditions are as follows:
Beam incident angle: 20 degrees
Acceleration voltage: 300V
Beam current: 0.35 mA / cm2
Ar gas pressure: 2.4 × 10-4Torr
Substrate temperature: 30 ° C
Etching time: about 12 minutes.
[0106]
Thereafter, as shown in FIG. 5F, a planarization process using GCIB is performed to planarize the insulating film 74 ″ until at least the upper surface (junction) of the MR multilayer 72 is exposed. Get ´.
[0107]
The planarization process using GCIB in this case is, for example, that a gas cluster is created by injecting a gas such as Ar into a high vacuum and rapidly cooling, and the clustered gas is applied to the surface of the object. The surface is flattened by bumping. The end of planarization is controlled by managing the planarization processing time.
[0108]
As an example of planarization using GCIB, the conditions are as follows.
Acceleration voltage: 15 kV
Dose amount: 1 × 1016ions / cm2.
[0109]
Next, as shown in FIG.2The insulating film 74 ′ is flattened until at least the upper surface (junction) of the MR multilayer body 72 is exposed by performing a low rate IBE with an etching rate of 2 nm / min or less). The insulating film 74 is obtained. The end of planarization may be controlled by managing the planarization processing time, but it is desirable to easily detect the end point using, for example, SIMS. When endpoint detection is performed using SIMS, since the area of the MR multilayer 72 is very small, detection is facilitated by previously stacking an endpoint detection film. That is, when forming the insulating film 74 ″ ″, the film is formed to the same or slightly lower height as the MR multilayer 72, and a very thin end point detection film is provided thereon, and then the insulating film 74 ″ is again formed. If 'is deposited, detection by SIMS becomes easy.
[0110]
As an example of low-rate IBE, the etching conditions are as follows:
Beam incident angle: 90 degrees
Acceleration voltage: 250V
Beam current: 0.1 mA / cm2
Ar gas pressure: 2 × 10-4Torr
Substrate temperature: 50 ° C
Etching time: about 15 minutes.
[0111]
Thereafter, as shown in FIG. 6H, an upper electrode film 75 that also serves as a magnetic shield film is formed on the planarized insulating film 74 and MR multilayer 72.
[0112]
A hard mask may be used instead of the photoresist pattern 73. When a conductive hard mask is used, the hard mask may be left without being removed and used as a cap layer of the MR multilayer 72.
[0113]
Each film, the film thickness of each layer, the constituent materials, and the like in this embodiment are the same as those in the embodiment of FIG. 3a. Also, the structure of the MR stack 72 is the same as in the embodiment of FIG. 3a.
[0114]
According to the present embodiment, the insulating film 74 ″ ″ is stacked on the MR multilayer 72 and the lower electrode film 71, and the insulating film 74 ″ is made to a certain depth by flattening using low angle IBE and GCIB. The insulating film 74 ′ is flattened until the at least upper surface of the MR stacked body 72 is exposed by low-rate IBE using end point detection by SIMS, so that the MR stacked body 72 and the insulating film 74 around it are formed. Is forming.
[0115]
When this method is used, it is possible to use a normal straight resist pattern or hard mask having no reverse taper, so that it is possible to form a finer MR laminate than when formed using the lift-off method. . In addition, since RIE, a hard mask, or the like that can reduce the occurrence of skirting when the MR laminate 72 is milled can be utilized, it can greatly contribute to the improvement of the shape of the MR laminate 72. Furthermore, the occurrence of burrs, overlaps, etc. in the insulating film 74 cannot occur, and a stricter track width can be defined. Therefore, an MR element having a track width of 200 nm or less can be easily manufactured. Actually, a TMR element having good output characteristics with a track width of 100 nm could be manufactured.
[0116]
In addition, according to this embodiment, the end point of the MR multilayer body 72 is detected by performing end point detection by low-rate IBE and SIMS, so that the end point of the flattening process can be controlled very easily and accurately. can do. Since the etching rate of GCIB is very slow, it is not realistic to perform planarization and cueing only with GCIB.
[0117]
FIG. 8 is a cross-sectional view showing a partial process of forming a TMR head or a GMR head having a CPP structure as still another embodiment of the present invention.
[0118]
First, as shown in FIG. 2A, a lower electrode film 81 that also serves as a magnetic shield film and an MR multilayer film 82 'are sequentially stacked on an insulating film 80 formed on a substrate (not shown).
[0119]
Next, as shown in FIG. 2B, a photoresist pattern 83 having straight side walls is formed thereon.
[0120]
Next, as shown in FIG. 3C, the MR multilayer film 82 'is patterned by IBE, RIE, RIBE or sputtering using the photoresist pattern 83 as a mask, and the MR multilayer body whose upper surface becomes a junction. Get 82.
[0121]
The MR multilayer 82 includes a TMR multilayer, a CPP-structured GMR multilayer, a TMR multilayer including a bias layer for defining the magnetization direction with respect to the free layer, or a CPP-structured GMR multilayer, and an antiferromagnetically coupled magnetic multilayer film. For example, a CPP structure GMR multilayer having a specular spin valve magnetic multilayer film, or a CPP structure GMR multilayer having a dual spin valve magnetic multilayer film.
[0122]
Next, as shown in FIG. 4D, after removing the photoresist pattern 83 which is a mask, an insulating film 84 ′ having a convex junction is formed on the entire surface. The film thickness of the insulating film 84 ′ is desirably equal to or greater than the film thickness of the MR multilayer 82 in order to perform reliable insulation.
[0123]
Thereafter, as shown in FIG. 5E, the precision CMP is performed to flatten the insulating film 84 ′ until at least the upper surface (junction) of the MR multilayer 82 is exposed, that is, the MR multilayer 82 is cued. Then, an insulating film 84 is obtained.
[0124]
The precise CMP in this case is a precise CMP process that is controlled more precisely than a normal CMP process. In the precision CMP process, the polishing rate is low at a polishing rate of 50 nm / min or less, preferably 20 nm / min or less, more preferably 10 nm / min or less and low residual level dry or low in order to enable precise control. Wet CMP. When the polishing rate exceeds 50 nm / min, high-precision control becomes difficult.
[0125]
Therefore, colloidal silica, cerium oxide, corundum, boron nitride, diamond, chromium oxide, iron oxide, fumed silica, alumina, and a mixture containing one kind of zeolite, an average particle diameter of 100 nm or less, Preferably, a slurry of 50 nm or less, more preferably 10 nm or less is used. When the average particle size of the slurry exceeds 100 nm, it becomes difficult to control with high accuracy. The rotation speed of the plate is 1 rpm to 10000 rpm. When this rotational speed is less than 1 rpm, the polishing speed becomes too slow and the productivity is deteriorated. In addition, when the rotational speed exceeds 10,000 rpm, high-precision control becomes difficult.
[0126]
The planarization is completed by managing the planarization processing time.
[0127]
Thereafter, as shown in FIG. 5F, an upper electrode film 85 that also serves as a magnetic shield film is formed on the planarized insulating film 84 and MR multilayer 82.
[0128]
A hard mask may be used instead of the photoresist pattern 83. When a conductive hard mask is used, the hard mask may be left without being removed and used as a cap layer of the MR multilayer 82.
[0129]
Each film, the film thickness of each layer, the constituent materials, and the like in this embodiment are the same as those in the embodiment of FIG. 3a. Also, the structure of the MR stack 82 is the same as in the embodiment of FIG. 3a.
[0130]
According to the present embodiment, the insulating film 84 ′ is stacked on the MR multilayer 82 and the lower electrode film 81, and the insulating film 84 ′ is flattened until at least the upper surface of the MR multilayer 82 is exposed by planarization by precision CMP. Thus, the MR laminated body 82 and the insulating film 84 around it are formed.
[0131]
When this method is used, it is possible to use a normal straight resist pattern or hard mask having no reverse taper, so that it is possible to form a finer MR laminate than when formed using the lift-off method. . In addition, since RIE, a hard mask, or the like that can reduce the occurrence of skirting when the MR laminate 82 is milled can be utilized, it can greatly contribute to the improvement of the shape of the MR laminate 82. Furthermore, the occurrence of burrs, overlaps, etc. in the insulating film 84 cannot occur, and the stricter track width can be defined, so that an MR element having a track width of 200 nm or less can be easily manufactured. Actually, a TMR element having good output characteristics with a track width of 100 nm could be manufactured.
[0132]
Further, after forming the insulating film 84 ', a recess is formed around the MR multilayer 82, and the magnetic field passing through the upper electrode film entering the MR multilayer 82 enters the MR multilayer 82, which is a cause of deteriorating MR characteristics. According to this embodiment, since the recess is eliminated by using CMP, an improvement in MR characteristics can be expected.
[0133]
FIG. 9 is a sectional view showing a partial process of forming a TMR head or a GMR head having a CPP structure as still another embodiment of the present invention.
[0134]
First, as shown in FIG. 2A, a lower electrode film 91 that also serves as a magnetic shield film and an MR multilayer film 92 ′ are sequentially stacked on an insulating film 90 formed on a substrate (not shown).
[0135]
Next, as shown in FIG. 2B, a photoresist pattern 93 having straight sidewalls is formed thereon.
[0136]
Next, as shown in FIG. 3C, the MR multilayer 92 ′ is patterned by IBE, RIE, RIBE or sputtering using the photoresist pattern 93 as a mask, and the upper surface of the MR multilayer is a junction. 92 is obtained.
[0137]
The MR multilayer 92 includes a TMR multilayer, a CPP-structured GMR multilayer, a TMR multilayer including a bias layer for defining the magnetization direction with respect to the free layer, or a CPP-structured GMR multilayer, and an antiferromagnetically coupled magnetic multilayer film. For example, a CPP structure GMR multilayer having a specular spin valve magnetic multilayer film, or a CPP structure GMR multilayer having a dual spin valve magnetic multilayer film.
[0138]
Next, as shown in FIG. 4D, after removing the photoresist pattern 93 as a mask, an insulating film 94 ″ having a convex junction is formed on the entire surface. The film thickness of the insulating film 94 ″ is desirably equal to or larger than the film thickness of the MR multilayer body 92 in order to perform reliable insulation.
[0139]
Next, as shown in FIG. 5E, a photoresist pattern 96 having an opening 96a corresponding to the contact hole is formed on the insulating film 94 ″.
[0140]
Next, as shown in FIG. 6F, ion milling of the insulating film 94 ″ is performed using the photoresist pattern 96 as a mask, and the insulating film 94 ′ having a contact hole 94a ′ on the MR multilayer 92 is formed. Then, the photoresist pattern 96 is peeled off.
[0141]
Thereafter, as shown in FIG. 5G, the precision CMP is performed to flatten the insulating film 94 'until at least the upper surface (junction) of the MR multilayer body 92 is exposed, that is, to cue the MR multilayer body 92. An insulating film 94 is obtained.
[0142]
The precise CMP in this case is a precise CMP process that is controlled more precisely than a normal CMP process. In the precision CMP process, the polishing rate is low at a polishing rate of 50 nm / min or less, preferably 20 nm / min or less, more preferably 10 nm / min or less and low residual level dry or low in order to enable precise control. Wet CMP. When the polishing rate exceeds 50 nm / min, high-precision control becomes difficult.
[0143]
Therefore, colloidal silica, cerium oxide, corundum, boron nitride, diamond, chromium oxide, iron oxide, fumed silica, alumina, and a mixture containing one kind of zeolite, an average particle diameter of 100 nm or less, Preferably, a slurry of 50 nm or less, more preferably 10 nm or less is used. When the average particle size of the slurry exceeds 100 nm, it becomes difficult to control with high accuracy. The rotation speed of the plate is 1 rpm to 10000 rpm. When this rotational speed is less than 1 rpm, the polishing speed becomes too slow and the productivity is deteriorated. In addition, when the rotational speed exceeds 10,000 rpm, high-precision control becomes difficult.
[0144]
The planarization is completed by managing the planarization processing time.
[0145]
Thereafter, as shown in FIG. 5H, an upper electrode film 95 that also serves as a magnetic shield film is formed on the planarized insulating film 94 and MR multilayer body 92.
[0146]
A hard mask may be used in place of the photoresist pattern 93. When a conductive hard mask is used, the hard mask may be left without being removed and used as a cap layer of the MR multilayer 92.
[0147]
Each film, the film thickness of each layer, the constituent materials, and the like in this embodiment are the same as those in the embodiment of FIG. 3a. The structure of the MR stack 92 is the same as that in the embodiment of FIG. 3a.
[0148]
According to the present embodiment, the insulating film 94 ″ is stacked on the MR stacked body 92 and the lower electrode film 91, contact holes are formed on the insulating film 94 ″, and then the MR stacked body is planarized by precision CMP. By planarizing the insulating film 94 ′ until at least the upper surface of 82 is exposed, the MR stack 92 and the insulating film 94 around it are formed.
[0149]
When this method is used, it is possible to use a normal straight resist pattern or hard mask having no reverse taper, so that it is possible to form a finer MR laminate than when formed using the lift-off method. . In addition, since RIE, a hard mask, or the like that can reduce the occurrence of skirting when milling the MR multilayer 92 can be used, it can greatly contribute to the improvement of the shape of the MR multilayer 92. Furthermore, the occurrence of burrs and overlaps in the insulating film 94 cannot occur, and a more strict definition of the track width is possible, so that an MR element having a track width of 200 nm or less can be easily manufactured. Actually, a TMR element having good output characteristics with a track width of 100 nm could be manufactured.
[0150]
Further, after forming the insulating film 94 ', a recess is formed around the MR multilayer 92, and a magnetic field passing through the upper electrode film entering the MR multilayer 92 enters the MR multilayer 92, which is a cause of deteriorating MR characteristics. According to this embodiment, since the recess is eliminated by using CMP, an improvement in MR characteristics can be expected.
[0151]
In general, when the convex portions of the insulating film polished by CMP are of different sizes, the polishing conditions become more severe, and the dishing or insulating film in which the insulating film in the concave portion becomes concave rather than flat is thin. Cause the occurrence of thinning. In order to prevent this, photo milling is performed in such a manner that the center of the convex portion is extracted in different sizes by contact holes of different diameters. As a result, since the size of the convex portion after milling is standardized, it is possible to earn a margin for CMP polishing conditions.
[0152]
This embodiment undergoes a process similar to that of the so-called contact hole method, but there is a great difference in that the insulating film overlapping the upper surface of the MR multilayer 92 is completely removed by polishing with CMP. .
[0153]
All the embodiments described above are illustrative of the present invention and are not intended to be limiting, and the present invention can be implemented in other various modifications and changes. Therefore, the scope of the present invention is defined only by the claims and their equivalents.
[0154]
【The invention's effect】
  As described above in detail, according to the present invention, an insulating film is laminated on the MR laminated body and the lower electrode film instead of the lift-off method, and the insulating film laminated until at least the upper surface of the MR laminated body is exposed.By processing with GCIB and low rate IBE with low etching rateBy planarizing, the MR laminated body and the insulating film around it are formed.
[0155]
When this method is used, it is possible to use a normal straight resist pattern having no reverse taper, so that it is possible to form a finer MR laminate than when formed using the lift-off method. In addition, since RIE, a hard mask, and the like that can reduce the occurrence of skirting when milling the MR laminate can be utilized, it is possible to greatly contribute to the improvement of the shape of the MR laminate. Furthermore, the occurrence of burrs and overlaps in the insulating film cannot occur, and the stricter definition of the track width is possible. Therefore, an MR element in which the track width is 200 nm or less and a current flows in a direction perpendicular to the laminated surface can be easily obtained. Can be manufactured.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view showing a partial process for forming a GMR head having a CPP structure by a lift-off method.
FIG. 2 is a sectional view showing a partial process of forming a GMR head having a CPP structure by a contact hole method.
FIG. 3a is a cross-sectional view showing a partial process of forming a TMR head or a GMR head having a CPP structure as an embodiment of the present invention.
3b is a cross-sectional view showing in more detail the actual planarization process in the embodiment of FIG. 3a.
4a is a cross-sectional view schematically illustrating an example of a layer structure of a TMR head formed according to the embodiment of FIG. 3a.
4b is a cross-sectional view schematically illustrating another example of a layer structure of a TMR head formed according to the embodiment of FIG. 3a.
FIG. 5 is a cross-sectional view showing a partial process of forming a TMR head or a GMR head having a CPP structure as another embodiment of the present invention.
FIG. 6 is a cross-sectional view showing a partial process of forming a TMR head or a GMR head having a CPP structure as still another embodiment of the present invention.
FIG. 7 is a cross-sectional view showing a partial process of forming a GMR head having a TMR head or a CPP structure as still another embodiment of the present invention.
FIG. 8 is a cross-sectional view showing a partial process of forming a GMR head having a TMR head or a CPP structure as still another embodiment of the present invention.
FIG. 9 is a cross-sectional view showing a partial process of forming a TMR head or a GMR head having a CPP structure as still another embodiment of the present invention.
[Explanation of symbols]
10, 14, 14 ′, 20, 24, 24 ′, 30, 34, 34 ′, 50, 54, 54 ′, 54 ″, 60, 64, 64 ′, 64 ″, 70, 74, 74 ′, 74 ″, 80, 84, 84 ′, 90, 94, 94 ′, 94 ″ insulating film
11, 21, 31, 51, 61, 71, 81, 91 Lower electrode film
12, 22, 32, 52, 62, 72, 82, 92 MR multilayer
12 ', 22', 32 ', 52', 62 ', 72', 82 ', 92' MR multilayer film
13, 23, 26, 33, 53, 63, 73, 83, 93, 96 Photoresist pattern
13a base
15, 25, 35, 55, 65, 75, 85, 95 Upper electrode film
24a, 94a Contact hole
26a, 96a opening
32a Underlayer
32b pinned layer
32c pinned layer
32d tunnel barrier layer
32e free layer
32f cap layer
32g nonmagnetic metal layer
32h antiferromagnetic layer

Claims (12)

下部電極膜上に、積層面に垂直な方向に電流が流れる磁気抵抗効果積層体を形成し、該形成した磁気抵抗効果積層体及び前記下部電極膜上に絶縁膜を積層し、前記積層した絶縁膜を前記磁気抵抗効果積層体の少なくとも上表面が露出する手前までガスクラスタイオンビームを用いて平坦化し該平坦化した絶縁膜を前記磁気抵抗効果積層体の少なくとも上表面が露出するまで2nm/min以下の低エッチングレートの低レートイオンビームエッチングによって平坦化し、該平坦化した絶縁膜及び該磁気抵抗効果積層体上に上部電極膜を形成することを特徴とする磁気抵抗効果素子を有する薄膜磁気ヘッドの製造方法。On the lower electrode film, a magnetoresistive effect layered body in which a current flows in a direction perpendicular to the laminated surface is formed, an insulating film is laminated on the formed magnetoresistive effected layered body and the lower electrode film, and the laminated insulation The film is planarized using a gas cluster ion beam until at least the upper surface of the magnetoresistive stack is exposed, and the planarized insulating film is 2 nm / until at least the upper surface of the magnetoresistive stack is exposed. min following were thus flattened low rate ion beam etch in g of low etching rate, having a magnetoresistive element and forming an upper electrode film on the planarized insulating layer and the magnetoresistive stack on Manufacturing method of thin film magnetic head. 前記下部電極膜上に磁気抵抗効果多層膜を積層し、該積層した磁気抵抗効果多層膜上にマスクを形成して該磁気抵抗効果多層膜をパターニングした後、前記マスクを除去することによって、前記磁気抵抗効果積層体を形成することを特徴とする請求項1に記載の製造方法。  By laminating a magnetoresistive multilayer film on the lower electrode film, forming a mask on the laminated magnetoresistive multilayer film, patterning the magnetoresistive multilayer film, and removing the mask The manufacturing method according to claim 1, wherein a magnetoresistive laminate is formed. 前記下部電極膜上に磁気抵抗効果多層膜を積層し、該積層した磁気抵抗効果多層膜上にマスクを形成して該磁気抵抗効果多層膜をパターニングした後、前記マスクを該磁気抵抗効果積層体のキャップ層として使用することによって、前記磁気抵抗効果積層体を形成することを特徴とする請求項1に記載の製造方法。  A magnetoresistive multilayer film is laminated on the lower electrode film, a mask is formed on the laminated magnetoresistive multilayer film, and the magnetoresistive multilayer film is patterned. The manufacturing method according to claim 1, wherein the magnetoresistive laminate is formed by using as a cap layer. 前記平坦化を、さらに、積層面に対し低角度でビームが入射する低角度イオンビームエッチングとによって行うことを特徴とする請求項1から3のいずれか1項に記載の製造方法。The flattening further method according to any one of claims 1 to 3 in which the beam at low angles with respect to the laminated surface and performing by the a low-angle ion beam etching incident. 前記低角度イオンビームエッチングにおける入射ビームと積層面とのなす角度が、0〜40度であることを特徴とする請求項4に記載の製造方法。The manufacturing method according to claim 4, wherein an angle formed between the incident beam and the laminated surface in the low-angle ion beam etching is 0 to 40 degrees. 前記平坦化を、平坦化処理時間を管理して終了することを特徴とする請求項1からのいずれか1項に記載の製造方法。The method according to claim 1, any one of 5, characterized in that said flattening, and exit managing a flattening process time. 前記平坦化を、終点検出することにより終了することを特徴とする請求項1からのいずれか1項に記載の製造方法。The method according to any one of claims 1 to 5, characterized in that ends by the flattening, for endpoint detection. 前記終点検出を、2次イオン質量分析器を用いて行うことを特徴とする請求項に記載の製造方法。The manufacturing method according to claim 7 , wherein the end point detection is performed using a secondary ion mass spectrometer. 前記磁気抵抗効果積層体が、トンネル磁気抵抗効果積層体であることを特徴とする請求項1からのいずれか1項に記載の製造方法。The magnetoresistive stack, The method according to any one of claims 1 8, characterized in that a tunneling magnetoresistive stack. 前記磁気抵抗効果積層体が、垂直方向電流通過型巨大磁気抵抗効果積層体であることを特徴とする請求項1からのいずれか1項に記載の製造方法。The magnetoresistive stack, The method according to any one of claims 1 8, characterized in that the vertical current passing through giant magnetoresistive stack. 前記磁気抵抗効果積層体が、フリー層に対する磁化方向を規定するバイアス層を含んだトンネル磁気抵抗効果積層体であることを特徴とする請求項1からのいずれか1項に記載の製造方法。The magnetoresistive stack method according to any one of claims 1 to 8, characterized in that a tunneling magnetoresistive stack including a bias layer for defining the magnetization direction with respect to the free layer. 前記磁気抵抗効果積層体が、フリー層に対する磁化方向を規定するバイアス層を含んだ垂直方向電流通過型巨大磁気抵抗効果積層体であることを特徴とする請求項1からのいずれか1項に記載の製造方法。The magnetoresistive stack, to any one of claims 1 to 8, characterized in that the vertical current passing through giant magnetoresistive stack including a bias layer for defining the magnetization direction with respect to the free layer The manufacturing method as described.
JP2002164504A 2001-10-25 2002-06-05 Method for manufacturing thin film magnetic head having magnetoresistive effect element Expired - Fee Related JP3823882B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002164504A JP3823882B2 (en) 2001-11-01 2002-06-05 Method for manufacturing thin film magnetic head having magnetoresistive effect element
US10/279,125 US6669983B2 (en) 2001-10-25 2002-10-24 Manufacturing method of thin-film magnetic head with magnetoresistive effect element

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001-336396 2001-11-01
JP2001336396 2001-11-01
JP2002164504A JP3823882B2 (en) 2001-11-01 2002-06-05 Method for manufacturing thin film magnetic head having magnetoresistive effect element

Publications (2)

Publication Number Publication Date
JP2003203313A JP2003203313A (en) 2003-07-18
JP3823882B2 true JP3823882B2 (en) 2006-09-20

Family

ID=27666791

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002164504A Expired - Fee Related JP3823882B2 (en) 2001-10-25 2002-06-05 Method for manufacturing thin film magnetic head having magnetoresistive effect element

Country Status (1)

Country Link
JP (1) JP3823882B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006041120A (en) 2004-07-26 2006-02-09 Tdk Corp Magnetoresistive effect device, its manufacturing method, thin film magnetic head, head jimbal assembly, head arm assembly and magnetic disk device
TWI413117B (en) 2005-09-13 2013-10-21 Canon Anelva Corp Method and apparatus for manufacturing of magneto-resistance effect element
CN101517768B (en) 2006-09-13 2010-12-22 佳能安内华股份有限公司 Magnetoresistive element manufacturing method, and multi-chamber apparatus for manufacturing the magnetoresistive element
US7715155B2 (en) 2007-04-11 2010-05-11 Tdk Corporation Thin-film magnetic head and manufacturing method thereof

Also Published As

Publication number Publication date
JP2003203313A (en) 2003-07-18

Similar Documents

Publication Publication Date Title
US6669983B2 (en) Manufacturing method of thin-film magnetic head with magnetoresistive effect element
US6858909B2 (en) CMP assisted liftoff micropatterning
JPH11353616A (en) Thin-film magnetic head and its production
US9336802B2 (en) Zig-zag MIMO head reducing space between three sensors
US6353995B1 (en) Thin film mangetic head and method of manufacturing same
JP3856591B2 (en) Thin film magnetic head and manufacturing method thereof
US6419845B1 (en) Method of etching magnetic layer, of forming magnetic pole of thin film magnetic head and of manufacturing thin film magnetic head
US6296776B1 (en) Method of manufacturing a combination type thin film magnetic head
JP2001060307A (en) Thin-film magnetic head and its production
JP3523092B2 (en) Thin film magnetic head and method of manufacturing the same
JP3856587B2 (en) Thin film magnetic head and manufacturing method thereof
JP2009238261A (en) Reproduction magnetic head and manufacturing method thereof
JP3823882B2 (en) Method for manufacturing thin film magnetic head having magnetoresistive effect element
JP2000173017A (en) Thin film magnetic head and manufacture of the same
JP3812816B2 (en) Method for manufacturing thin film magnetic head having magnetoresistive effect element
JP3784182B2 (en) Manufacturing method of thin film magnetic head
JP3522593B2 (en) Thin film magnetic head and method of manufacturing the same
JP2001052311A (en) Thin-film magnetic head and its manufacture
US9373344B2 (en) Two side by side MIMO read sensors fabricated by self-aligned processing
JP2001006119A (en) Thin film magnetic head, method of manufacturing the same and thin film coil element and method of manufacturing the same
JP3830070B2 (en) Thin film magnetic head and manufacturing method thereof
JP3792396B2 (en) Method for forming magnetic pole of thin film magnetic head and method for manufacturing thin film magnetic head
JP2004206822A (en) Manufacturing method of thin film magnetic head having magnetoresistve effect element
JP3464379B2 (en) Thin film magnetic head and method of manufacturing the same
JP3490643B2 (en) Method for manufacturing thin-film magnetic head

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060410

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060606

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060619

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees