JP3822114B2 - Modulation signal generation device and reverse rotation signal generation device - Google Patents

Modulation signal generation device and reverse rotation signal generation device Download PDF

Info

Publication number
JP3822114B2
JP3822114B2 JP2002046181A JP2002046181A JP3822114B2 JP 3822114 B2 JP3822114 B2 JP 3822114B2 JP 2002046181 A JP2002046181 A JP 2002046181A JP 2002046181 A JP2002046181 A JP 2002046181A JP 3822114 B2 JP3822114 B2 JP 3822114B2
Authority
JP
Japan
Prior art keywords
address
reverse rotation
symbol
generated
modulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2002046181A
Other languages
Japanese (ja)
Other versions
JP2003249970A (en
Inventor
佳子 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2002046181A priority Critical patent/JP3822114B2/en
Publication of JP2003249970A publication Critical patent/JP2003249970A/en
Application granted granted Critical
Publication of JP3822114B2 publication Critical patent/JP3822114B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、ＥＤＧＥ（Enhanced Data rates for Global Evolution）の規格として採用されている３π／８回転８ＰＳＫ（Phase Shift Keying）の変調信号生成装置および逆回転信号生成装置に関する。
【０００２】
【従来の技術】
ＰＳＫは、搬送波の位相を送信信号に対応させて変化させる変調方式であり、ＰＳＫの１つである８ＰＳＫを３π／８回転させる変調方式（３π／８回転８ＰＳＫ）は、ＥＤＧＥの規格として採用され、次世代ＧＳＭ方式携帯電話に使用される予定である。
【０００３】
３π／８回転８ＰＳＫの変調信号の全パターン数は、図１９に示すシンボルパラメータ生成表に基づいて送信シンボル（３ビット単位の送信データ）のシンボルパターンが８パターンと、図２０に示す３π／８の位相回転によるシンボルマッピング位置が１６パターンと、同相成分および直交成分の２通りとから算出され、８×１６×２＝２５６パターンである。従って、１変調信号を１ワードで記憶する場合、変調信号の全パターンを記憶するためには２５６ワードのメモリが必要になる。
【０００４】
次に、３π／８回転８ＰＳＫの変調信号を復調する場合は、受信した信号に対して変調時にかけた位相回転の逆回転信号をかける必要がある。逆回転信号の全パターン数は、図２０に示す３π／８の位相逆回転によるシンボルマッピング位置が１６パターンと、余弦成分および正弦成分の２通りとから算出され、１６×２＝３２パターンである。従って、１逆回転信号を１ワードで記憶する場合、逆回転信号の全パターンを記憶するために３２ワードのメモリが必要となる。
【０００５】
従って、従来の変調信号生成装置において、変調信号を生成するためには２５６ワードのメモリが必要になる。また、従来の逆回転信号生成装置において、逆回転信号を生成するためには３２ワードのメモリが必要になる。
【０００６】
【発明が解決しようとする課題】
しかしながら、従来の変調信号生成装置および逆回転信号生成装置は、変調信号および逆回転信号を生成するに際して演算に必要な全パターンの信号を記憶するためメモリ量が多くなり、装置の小型化を阻害するという問題が生じる。
【０００７】
本発明は、かかる点に鑑みてなされたものであり、必要なメモリ量を削減することができる変調信号生成装置および逆回転信号生成装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明の変調信号生成装置は、送信シンボルに対する全パターンの変調信号から所定の規則性に基づいて選択された変調パターンを記憶する記憶手段と、送信シンボルのビットパターンからシンボルパラメータを生成するシンボルパラメータ生成手段と、送信シンボルをカウントしてシンボル番号を生成するシンボル番号生成手段と、前記シンボルパラメータ生成手段によって生成されたシンボルパラメータおよび前記シンボル番号生成手段によって生成されたシンボル番号に基づいて、前記記憶手段に記憶された変調パターンのアドレスを生成するアドレス生成手段と、前記シンボルパラメータ生成手段によって生成されたシンボルパラメータおよび前記シンボル番号生成手段によって生成されたシンボル番号に基づいて、前記記憶手段に記憶された変調パターンの正負反転の有無を判定する判定手段と、前記記憶手段から前記アドレス生成手段によって生成されたアドレスに対応づけて読み出された変調パターンおよび前記判定手段の判定結果に基づいて、送信シンボルの変調信号を生成する変調信号生成手段と、を具備する構成を採る。
【０００９】
この構成によれば、送信シンボルに対する全パターンの変調信号から所定の規則性に基づいて選択された変調パターンのみを記憶しておき、シンボルパラメータとシンボル番号を用いてアドレスを生成し、生成したアドレスに対応づけて読み出した変調パターンに対してシンボルパラメータとシンボル番号に応じた正負反転を行って変調信号を生成するため、必要なメモリ量を削減することができる。また、ハードウェアで実現する場合は、アドレス計算のみのハードウェア構成になるため、符号なしの少ないビット数の論理演算だけで実現することができ、回路規模を小さくすることができる。
【００１０】
本発明の変調信号生成装置は、上記構成において、前記記憶手段は、送信シンボルに対する全パターンの変調信号から所定の規則性に基づいて選択された同相成分用の変調パターンを記憶する第１記憶手段と、送信シンボルに対する全パターンの変調信号から所定の規則性に基づいて選択された直交成分用の変調パターンを記憶する第２記憶手段とを有し、前記アドレス生成手段は、前記シンボルパラメータ生成手段によって生成されたシンボルパラメータおよび前記シンボル番号生成手段によって生成されたシンボル番号に基づいて、前記第１記憶手段に記憶された同相成分用の変調パターンのアドレスを生成する第１アドレス生成手段と、前記シンボルパラメータ生成手段によって生成されたシンボルパラメータおよび前記シンボル番号生成手段によって生成されたシンボル番号に基づいて、前記第２記憶手段に記憶された直交成分用の変調パターンのアドレスを生成する第２アドレス生成手段とを有し、前記判定手段は、前記シンボルパラメータ生成手段によって生成されたシンボルパラメータおよび前記シンボル番号生成手段によって生成されたシンボル番号に基づいて、前記第１記憶手段に記憶された同相成分用の変調パターンおよび前記第２記憶手段に記憶された直交成分用の変調パターンの正負反転の有無を判定し、前記変調信号生成手段は、前記第１記憶手段から前記第１アドレス生成手段によって生成されたアドレスに対応づけて読み出された同相成分用の変調パターン、前記第２記憶手段から前記第２アドレス生成手段によって生成されたアドレスに対応づけて読み出された直交成分用の変調パターン、および前記判定手段の判定結果に基づいて、送信シンボルの変調信号を生成する、構成を採る。
【００１１】
この構成によれば、送信シンボルに対する全パターンの変調信号から所定の規則性に基づいて選択された同相成分および直交成分用の変調パターンを成分ごとに記憶しておき、シンボルパラメータとシンボル番号を用いて同相成分および直交成分用の変調パターンのアドレスをそれぞれ生成し、生成したアドレスに対応づけて読み出した同相成分および直交成分用の変調パターンに対してシンボルパラメータとシンボル番号に応じた正負反転を行って変調信号を生成するため、必要なメモリ量を削減することができる。また、ハードウェアで実現する場合は、アドレス計算のみのハードウェア構成になるため、符号なしの少ないビット数の論理演算だけで実現することができ、回路規模を小さくすることができる。
【００１２】
本発明の変調信号生成装置は、上記構成において、前記アドレス生成手段は、前記シンボルパラメータ生成手段によって生成されたシンボルパラメータおよび前記シンボル番号生成手段によって生成されたシンボル番号に基づいて、前記記憶手段に記憶された変調パターンのうち同相成分用にする変調パターンのアドレスを生成する第１アドレス生成手段と、前記シンボルパラメータ生成手段によって生成されたシンボルパラメータおよび前記シンボル番号生成手段によって生成されたシンボル番号に基づいて、前記記憶手段に記憶された変調パターンのうち直交成分用にする変調パターンのアドレスを生成する第２アドレス生成手段とを有し、前記判定手段は、前記シンボルパラメータ生成手段によって生成されたシンボルパラメータおよび前記シンボル番号生成手段によって生成されたシンボル番号に基づいて、前記記憶手段に記憶された、同相成分および直交成分用にする変調パターンの正負反転の有無を判定し、前記変調信号生成手段は、前記記憶手段から前記第１アドレス生成手段によって生成されたアドレスに対応づけて読み出された同相成分用にする変調パターン、前記記憶手段から第２アドレス生成手段によって生成されたアドレスに対応づけて読み出された直交成分用にする変調パターン、および前記判定手段の判定結果に基づいて、送信シンボルの変調信号を生成する、構成を採る。
【００１３】
この構成によれば、送信シンボルに対する全パターンの変調信号から所定の規則性に基づいて選択された変調パターンを記憶しておき、シンボルパラメータとシンボル番号を用いて同相成分および直交成分用にする変調パターンのアドレスをそれぞれ生成し、生成したアドレスに対応づけて読み出した同相成分および直交成分用にする変調パターンに対してシンボルパラメータとシンボル番号に応じた正負反転を行って変調信号を生成するため、必要なメモリ量を削減することができる。また、ハードウェアで実現する場合は、アドレス計算のみのハードウェア構成になるため、符号なしの少ないビット数の論理演算だけで実現することができ、回路規模を小さくすることができる。
【００１４】
本発明の変調信号生成装置は、上記構成において、前記記憶手段に記憶された各変調パターンは、全パターンの変調信号から所定の規則性に基づいて選択された同相成分用および直交成分用の変調パターンを組み合わせて構成されている構成を採る。
【００１５】
この構成によれば、記憶された各変調パターンが、全パターンの変調信号から所定の規則性に基づいて選択された同相成分用および直交成分用の変調パターンを組み合わせて構成されているため、必要なメモリ量をさらに削減することができる。
【００１６】
本発明の移動局装置は、上記いずれかに記載の変調信号生成装置を有する構成を採る。
【００１７】
この構成によれば、上記と同様の作用効果を有する移動局装置を提供することができる。
【００１８】
本発明の基地局装置は、上記いずれかに記載の変調信号生成装置を有する構成を採る。
【００１９】
この構成によれば、上記と同様の作用効果を有する基地局装置を提供することができる。
【００２０】
本発明の変調信号生成方法は、送信シンボルのビットパターンからシンボルパラメータを生成するシンボルパラメータ生成ステップと、送信シンボルをカウントしてシンボル番号を生成するシンボル番号生成ステップと、前記シンボルパラメータ生成ステップで生成したシンボルパラメータおよび前記シンボル番号生成ステップで生成したシンボル番号に基づいて、送信シンボルに対する全パターンの変調信号から所定の規則性に基づいて選択された変調パターンを記憶する記憶手段に記憶された変調パターンのアドレスを生成するアドレス生成ステップと、前記シンボルパラメータ生成ステップで生成したシンボルパラメータおよび前記シンボル番号生成ステップで生成したシンボル番号に基づいて、前記記憶手段に記憶された変調パターンの正負反転の有無を判定する判定ステップと、前記記憶手段から前記アドレス生成ステップで生成したアドレスに対応づけて読み出した変調パターンおよび前記判定ステップでの判定結果に基づいて、送信シンボルの変調信号を生成する変調信号生成ステップと、を具備するようにした。
【００２１】
この方法によれば、送信シンボルに対する全パターンの変調信号から所定の規則性に基づいて選択された変調パターンのみを記憶しておき、シンボルパラメータとシンボル番号を用いてアドレスを生成し、生成したアドレスに対応づけて読み出した変調パターンに対してシンボルパラメータとシンボル番号に応じた正負反転を行って変調信号を生成するため、必要なメモリ量を削減することができる。また、ハードウェアで実現する場合は、アドレス計算のみのハードウェア構成になるため、符号なしの少ないビット数の論理演算だけで実現することができ、回路規模を小さくすることができる。
【００２２】
本発明の逆回転信号生成装置は、受信シンボルに対する全パターンの逆回転信号から所定の規則性に基づいて選択された逆回転パターンを記憶する記憶手段と、受信シンボルをカウントしてシンボル番号を生成するシンボル番号生成手段と、前記シンボル番号生成手段によって生成されたシンボル番号に基づいて、前記記憶手段に記憶された逆回転パターンのアドレスを生成するアドレス生成手段と、前記シンボル番号生成手段によって生成されたシンボル番号に基づいて、前記記憶手段に記憶された逆回転パターンの正負反転の有無を判定する判定手段と、前記記憶手段から前記アドレス生成手段によって生成されたアドレスに対応づけて読み出された逆回転パターンおよび前記判定手段の判定結果に基づいて、受信シンボルの逆回転信号を生成する逆回転信号生成手段と、を具備する構成を採る。
【００２３】
この構成によれば、受信シンボルに対する全パターンの逆回転信号から所定の規則性に基づいて選択された逆回転パターンのみを記憶しておき、シンボル番号を用いてアドレスを生成し、生成したアドレスに対応づけて読み出した逆回転パターンに対してシンボル番号に応じた正負反転を行って逆回転信号を生成するため、必要なメモリ量を削減することができる。また、ハードウェアで実現する場合は、アドレス計算のみのハードウェア構成になるため、符号なしの少ないビット数の論理演算だけで実現することができ、回路規模を小さくすることができる。
【００２４】
本発明の逆回転信号生成装置は、上記構成において、前記記憶手段は、受信シンボルに対する全パターンの逆回転信号から所定の規則性に基づいて選択された余弦成分用の逆回転パターンを記憶する第１記憶手段と、受信シンボルに対する全パターンの逆回転信号から所定の規則性に基づいて選択された正弦成分用の逆回転パターンを記憶する第２記憶手段とを有し、前記アドレス生成手段は、前記シンボル番号生成手段によって生成されたシンボル番号に基づいて、前記第１記憶手段に記憶された余弦成分用の逆回転パターンのアドレスを生成する第１アドレス生成手段と、前記シンボル番号生成手段によって生成されたシンボル番号に基づいて、前記第２記憶手段に記憶された正弦成分用の逆回転パターンのアドレスを生成する第２アドレス生成手段とを有し、前記判定手段は、前記シンボル番号生成手段によって生成されたシンボル番号に基づいて、前記第１記憶手段に記憶された余弦成分用の逆回転パターンおよび前記第２記憶手段に記憶された正弦成分用の逆回転パターンの正負反転の有無を判定し、前記逆回転信号生成手段は、前記第１記憶手段から前記第１アドレス生成手段によって生成されたアドレスに対応づけて読み出された余弦成分用の逆回転パターン、前記第２記憶手段から前記第２アドレス生成手段によって生成されたアドレスに対応づけて読み出された正弦成分用の逆回転パターン、および前記判定手段の判定結果に基づいて、受信シンボルの逆回転信号を生成する、構成を採る。
【００２５】
この構成によれば、受信シンボルに対する全パターンの逆回転信号から所定の規則性に基づいて選択された余弦成分および正弦成分用の逆回転パターンを成分ごとに記憶しておき、シンボル番号を用いて余弦成分および正弦成分用の逆回転パターンのアドレスをそれぞれ生成し、生成したアドレスに対応づけて読み出した余弦成分および正弦成分用の逆回転パターンに対してシンボル番号に応じた正負反転を行って逆回転信号を生成するため、必要なメモリ量を削減することができる。また、ハードウェアで実現する場合は、アドレス計算のみのハードウェア構成になるため、符号なしの少ないビット数の論理演算だけで実現することができ、回路規模を小さくすることができる。
【００２６】
本発明の逆回転信号生成装置は、上記構成において、前記アドレス生成手段は、前記シンボル番号生成手段によって生成されたシンボル番号に基づいて、前記記憶手段に記憶された逆回転パターンのうち余弦成分用にする逆回転パターンのアドレスを生成する第１アドレス生成手段と、前記シンボル番号生成手段によって生成されたシンボル番号に基づいて、前記記憶手段に記憶された変調パターンのうち正弦成分用にする逆回転パターンのアドレスを生成する第２アドレス生成手段とを有し、前記判定手段は、前記シンボル番号生成手段によって生成されたシンボル番号に基づいて、前記記憶手段に記憶された、余弦成分および正弦成分用にする逆回転パターンの正負反転の有無を判定し、前記逆回転信号生成手段は、前記記憶手段から前記第１アドレス生成手段によって生成されたアドレスに対応づけて読み出された余弦成分用にする逆回転パターン、前記記憶手段から第２アドレス生成手段によって生成されたアドレスに対応づけて読み出された正弦成分用にする逆回転パターン、および前記判定手段の判定結果に基づいて、受信シンボルの逆回転信号を生成する、構成を採る。
【００２７】
この構成によれば、受信シンボルに対する全パターンの逆回転信号から所定の規則性に基づいて選択された逆回転パターンを記憶しておき、シンボル番号を用いて余弦成分および正弦成分用にする逆回転パターンのアドレスをそれぞれ生成し、生成したアドレスに対応づけて読み出した余弦成分および正弦成分用にする逆回転パターンに対してシンボル番号に応じた正負反転を行って逆回転信号を生成するため、必要なメモリ量を削減することができる。また、ハードウェアで実現する場合は、アドレス計算のみのハードウェア構成になるため、符号なしの少ないビット数の論理演算だけで実現することができ、回路規模を小さくすることができる。
【００２８】
本発明の逆回転信号生成装置は、上記構成において、前記記憶手段に記憶された各逆回転パターンは、全パターンの逆回転信号から所定の規則性に基づいて選択された余弦成分用および正弦成分用の逆回転パターンを組み合わせて構成されている構成を採る。
【００２９】
この構成によれば、記憶された各逆回転パターンが、全パターンの逆回転信号から所定の規則性に基づいて選択された余弦成分用および正弦成分用の逆回転パターンを組み合わせて構成されているため、必要なメモリ量をさらに削減することができる。
【００３０】
本発明の移動局装置は、上記いずれかに記載の逆回転信号生成装置を有する構成を採る。
【００３１】
この構成によれば、上記と同様の作用効果を有する移動局装置を提供することができる。
【００３２】
本発明の基地局装置は、上記いずれかに記載の逆回転信号生成装置を有する構成を採る。
【００３３】
この構成によれば、上記と同様の作用効果を有する基地局装置を提供することができる。
【００３４】
本発明の逆回転信号生成方法は、受信シンボルをカウントしてシンボル番号を生成するシンボル番号生成ステップと、前記シンボル番号生成ステップで生成したシンボル番号に基づいて、受信シンボルに対する全パターンの逆回転信号から所定の規則性に基づいて選択された逆回転パターンを記憶する記憶手段に記憶された逆回転パターンのアドレスを生成するアドレス生成ステップと、前記シンボル番号生成ステップで生成したシンボル番号に基づいて、前記記憶手段に記憶された逆回転パターンの正負反転の有無を判定する判定ステップと、前記記憶手段から前記アドレス生成ステップで生成したアドレスに対応づけて読み出した逆回転パターンおよび前記判定ステップでの判定結果に基づいて、受信シンボルの逆回転信号を生成する逆回転信号生成ステップと、を具備するようにした。
【００３５】
この方法によれば、受信シンボルに対する全パターンの逆回転信号から所定の規則性に基づいて選択された逆回転パターンのみを記憶しておき、シンボル番号を用いてアドレスを生成し、生成したアドレスに対応づけて読み出した逆回転パターンに対してシンボル番号に応じた正負反転を行って逆回転信号を生成するため、必要なメモリ量を削減することができる。また、ハードウェアで実現する場合は、アドレス計算のみのハードウェア構成になるため、符号なしの少ないビット数の論理演算だけで実現することができ、回路規模を小さくすることができる。
【００３６】
【発明の実施の形態】
本発明の第１の骨子は、送信シンボルに対する全パターンの変調信号から所定の規則性に基づいて選択された変調パターンのみを記憶しておき、シンボルパラメータとシンボル番号を用いてアドレスを生成し、生成したアドレスに対応づけて読み出した変調パターンに対してシンボルパラメータとシンボル番号に応じた正負反転を行って変調信号を生成することにより、必要なメモリ量を削減することである。
【００３７】
本発明の第２の骨子は、受信シンボルに対する全パターンの逆回転信号から所定の規則性に基づいて選択された逆回転パターンのみを記憶しておき、シンボル番号を用いてアドレスを生成し、生成したアドレスに対応づけて読み出した逆回転パターンに対してシンボル番号に応じた正負反転を行って逆回転信号を生成することにより、必要なメモリ量を削減することである。
【００３８】
以下、本発明の実施の形態について、図面を参照して説明する。
【００３９】
（実施の形態１）
図１は、本発明の実施の形態１に係る変調信号生成装置の構成を示すブロック図である。
【００４０】
図１に示す変調信号生成装置１００は、入力端子１０１と、シンボルパラメータ生成部１０２と、シンボル番号生成部１０３と、同相成分用アドレス生成部１０４と、直交成分用アドレス生成部１０５と、正負反転判定部１０８と、同相成分用変調パターン記憶部１０６と、直交成分用変調パターン記憶部１０７と、変調信号生成部１０９と、出力端子１１０、１１１とを備えている。
【００４１】
シンボルパラメータ生成部１０２は、入力端子１０１を介して入力された送信データから送信シンボルを抽出し、図１９に示すシンボルパラメータ生成表に従い、送信シンボルのビット列に対応するシンボルパラメータを同相成分用アドレス生成部１０４と、直交成分用アドレス生成部１０５と、正負反転判定部１０８とにそれぞれ出力する。
【００４２】
シンボル番号生成部１０３は、入力端子１０１を介して入力された送信データから送信シンボルを抽出し、送信シンボルをカウントして得られるシンボル番号を同相成分用アドレス生成部１０４と、直交成分用アドレス生成部１０５と、正負反転判定部１０８とにそれぞれ出力する。
【００４３】
同相成分用アドレス生成部１０４は、入力されたシンボルパラメータとシンボル番号とに基づいてアドレスを生成し、生成したアドレスを同相成分用変調パターン記憶部１０６に出力する。
【００４４】
直交成分用アドレス生成部１０５は、入力されたシンボルパラメータとシンボル番号とに基づいてアドレスを生成し、生成したアドレスを直交成分用変調パターン記憶部１０７に出力する。
【００４５】
同相成分用変調パターン記憶部１０６は、シンボルパラメータとシンボル番号とに基づいて生成されるアドレスに対応して同相成分用の変調パターンを記憶しており、同相成分用アドレス生成部１０４からアドレスが入力された場合に、当該アドレスに記憶された同相成分用の変調パターンを変調信号生成部１０９に出力する。
【００４６】
直交成分用変調パターン記憶部１０７は、シンボルパラメータとシンボル番号とに基づいて生成されるアドレスに対応して直交成分用の変調パターンを記憶しており、直交成分用アドレス生成部１０５からアドレスが入力された場合に、当該アドレスに記憶された直交成分用の変調パターンを変調信号生成部１０９に出力する。
【００４７】
図２（Ａ）および図２（Ｂ）は、それぞれ、同相成分用変調パターン記憶部１０６および直交成分用変調パターン記憶部１０７におけるメモリ内容の一例を示している。同相成分および直交成分用の変調パターンを各記憶部１０６、１０７に記憶するに際しては、変調信号の規則性に着目して、シンボルパラメータとシンボル番号から生成される各アドレスと、正負反転有無の判定結果とから全パターンの変調信号（同相成分と直交成分）を生成できるように、同相成分および直交成分用の変調パターンが選択されている。このように同相成分および直交成分用の変調パターンを各記憶部１０６、１０７に記憶することにより、たとえば、２５６ワード必要なメモリ量を、同相成分用９ワードと直交成分用９ワードの合わせて１８ワードのメモリ量に削減することができる。
【００４８】
正負反転判定部１０８は、シンボルパラメータとシンボル番号とに基づいて、同相成分用変調パターン記憶部１０６および直交成分用変調パターン記憶部１０７に記憶された変調パターンを変調信号に変換するために必要な正負反転の有無を判定し、この判定結果を変調信号生成部１０９に出力する。
【００４９】
変調信号生成部１０９は、正負反転判定部１０８の判定結果に基づいて、同相成分および直交成分用の変調パターンの正負反転を行い、同相成分および直交成分の変調信号を生成し、生成した同相成分および直交成分の変調信号を出力端子１１０、１１１からそれぞれ出力する。
【００５０】
次いで、上記構成を有する変調信号生成装置１００の動作について、図３のフローチャートを参照して説明する。
【００５１】
まず、ＳＴ１０００では、入力端子１０１から送信シンボルのビット列を入力し、シンボルパラメータ生成部１０２と、シンボル番号生成部１０３とにそれぞれ出力する。
【００５２】
そして、ＳＴ１１００では、シンボルパラメータ生成部１０２で、図１９に示すシンボルパラメータ生成表に従い、ＳＴ１０００で入力したビット列に対応するシンボルパラメータを同相成分用アドレス生成部１０４と、直交成分用アドレス生成部１０５と、正負反転判定部１０８とにそれぞれ出力する。また、シンボル番号生成部１０３で、同じくＳＴ１０００で入力したビット列のシンボル番号をカウントして、同相成分用アドレス生成部１０４と、直交成分用アドレス生成部１０５と、正負反転判定部１０８とにそれぞれ出力する。
【００５３】
そして、ＳＴ１２００では、同相成分用アドレス生成部１０４で、ＳＴ１１００でそれぞれ生成したシンボルパラメータとシンボル番号とに基づいて同相成分用のアドレスを生成し、生成したアドレスを同相成分用変調パターン記憶部１０６に出力する。また、直交成分用アドレス生成部１０５で、同じくＳＴ１１００でそれぞれ生成したシンボルパラメータとシンボル番号とに基づいて直交成分用のアドレスを生成し、生成したアドレスを直交成分用変調パターン記憶部１０７に出力する。また、正負反転判定部１０８で、同じくＳＴ１１００でそれぞれ生成したシンボルパラメータとシンボル番号とに基づいて変調パターンの正負反転の有無を判定し、判定結果を変調信号生成部１０９に出力する。
【００５４】
そして、ＳＴ１３００では、同相成分用変調パターン記憶部１０６から、ＳＴ１２００で生成した同相成分用アドレスに対応する同相成分用の変調パターンを読み出し、読み出した同相成分用の変調パターンを変調信号生成部１０９に出力する。また、直交成分用変調パターン記憶部１０７から、同じくＳＴ１２００で生成した直交成分アドレスに対応する直交成分用の変調パターンを読み出し、読み出した直交成分用の変調パターンを変調信号生成部１０９に出力する。
【００５５】
そして、ＳＴ１４００では、変調信号生成部１０９で、ＳＴ１３００で読み出した同相成分および直交成分用の各変調パターンに対して、ＳＴ１２００における正負反転判定部１０８での判定結果を基に、正負反転の有無を判断する。この判断の結果として正負反転が有る場合は、ＳＴ１５００に進み、正負反転が無い場合は、ただちにＳＴ１６００に進む。
【００５６】
ＳＴ１５００では、変調信号生成部１０９で、正負反転が有ると判定された変調パターンについて、その正負を反転した後、ＳＴ１６００に進む。なお、正負反転が無いと判定された変調パターンについては、正負の反転を行わない。
【００５７】
ＳＴ１６００では、変調信号生成部１０９で、ＳＴ１３００で読み出した同相成分および直交成分用の各変調パターンに対してＳＴ１２００での判定結果に基づく正負反転処理（ＳＴ１４００、ＳＴ１５００）を施した結果を、それぞれ同相成分および直交成分の変調信号として、出力端子１１０、１１１からそれぞれ出力する。
【００５８】
このように、本実施の形態によれば、送信シンボルに対する全パターンの変調信号から所定の規則性に基づいて選択された同相成分および直交成分用の変調パターンを成分ごとに記憶しておき、シンボルパラメータとシンボル番号を用いて同相成分および直交成分用の変調パターンのアドレスをそれぞれ生成し、生成したアドレスに対応づけて読み出した同相成分および直交成分用の変調パターンに対してシンボルパラメータとシンボル番号に応じた正負反転を行って変調信号を生成するため、必要なメモリ量を削減することができる。たとえば、前述のように、２５６ワード必要なメモリ量を、同相成分用９ワードと直交成分用９ワードの合わせて１８ワードのメモリ量に削減することができる（図２参照）。
【００５９】
また、上記の構成をハードウェアで実現する場合は、アドレス計算のみのハードウェア構成になるため、符号なしの少ないビット数の論理演算だけで実現することができ、回路規模を小さくすることができる。
【００６０】
また、本実施の形態の変調信号生成装置１００は、もちろん、移動局装置や基地局装置に搭載することができる。よって、この場合、同様の作用効果を有する移動局装置や基地局装置を提供することができる。
【００６１】
（実施の形態２）
図４は、本発明の実施の形態２に係る変調信号生成装置の構成を示すブロック図である。なお、この変調信号生成装置２００は、図１に示す変調信号生成装置１００と同様の基本的構成を有しており、同一の構成要素には同一の符号を付し、その説明を省略する。
【００６２】
本実施の形態の特徴は、図４に示すように、図１に示す同相成分用変調パターン記憶部１０６および直交成分用変調パターン記憶部１０７に代えて、１つの変調パターン記憶部２０１を備えることである。そのため、変調パターン記憶部２０１には、同相成分と直交成分に共通の変調パターンが記憶されており、たとえば、同相成分用アドレス生成部１０４ａで生成されたアドレスにオフセットを付けたものが直交成分用のアドレスになるようにした上で、同相成分用アドレス生成部１０４ａで生成されるアドレスに対応して所定の変調パターンが記憶されている。
【００６３】
なお、変調パターン記憶部２０１には、直交成分用アドレス生成部１０５ａで生成されるアドレスに対応して変調パターンを記憶するようにしても良い。この場合は、直交成分用アドレス生成部１０５ａで生成されたアドレスにオフセットを付けたものが同相成分用のアドレスとなる。
【００６４】
図５は、変調パターン記憶部２０１におけるメモリ内容の一例を示している。変調パターンをこの記憶部２０１に記憶するに際しては、変調信号に一定の規則性があること、および、生成された一方のアドレスにオフセットを付けるともう一方のアドレスにすることができることに着目して、シンボルパラメータとシンボル番号から生成されるアドレスと、正負反転有無の判定結果とから全パターンの変調信号（同相成分と直交成分）を生成できるように、所定の変調パターンが選択されている。このように同相成分と直交成分に共通の変調パターンを１つの記憶部２０１に記憶することにより、たとえば、２５６ワード必要なメモリ量を、１２ワードのメモリ量に削減することができる。
【００６５】
次いで、上記構成を有する変調信号生成装置２００の動作について、図６のフローチャートを参照して説明する。なお、ここでは、変調パターン記憶部２０１に、同相成分用アドレス生成部１０４ａで生成されるアドレスに対応して変調パターンが記憶されている場合について説明するが、直交成分用アドレス生成部１０５ａで生成されるアドレスに対応して変調パターンが記憶されている場合についてもほぼ同様な動作となる。
【００６６】
本実施の形態では、図６に示すように、ＳＴ１３１０を図３に示すフローチャートに挿入し、ＳＴ１３００を削除している。
【００６７】
ＳＴ１０００〜ＳＴ１２００は、図３に示すフローチャートの各ステップと同様であるため、その説明を省略する。ただし、本実施の形態では、ＳＴ１２００で、直交成分用アドレス生成部１０５ａで生成されるアドレスは、同相成分用アドレス生成部１０４ａで生成されるアドレスにオフセットを付けたものになっている。また、同じくＳＴ１２００で、同相成分用アドレス生成部１０４ａで生成されたアドレスおよび直交成分用アドレス生成部１０５ａで生成されたアドレスは、それぞれ、変調パターン記憶部２０１に出力される。
【００６８】
そして、ＳＴ１３１０では、変調パターン記憶部２０１から、ＳＴ１２００で生成した同相成分用アドレスに対応する、同相成分用にする変調パターンを読み出し、読み出した変調パターンを同相成分用の変調パターンとして変調信号生成部１０９に出力する。また、同じ変調パターン記憶部２０１から、同じくＳＴ１２００で生成した直交成分アドレスに対応する、直交成分用にする変調パターンを読み出し、読み出した変調パターンを直交成分用の変調パターンとして変調信号生成部１０９に出力する。
【００６９】
ＳＴ１４００〜ＳＴ１６００は、図３に示すフローチャートの各ステップと同様であるため、その説明を省略する。
【００７０】
このように、本実施の形態によれば、送信シンボルに対する全パターンの変調信号から所定の規則性に基づいて選択された変調パターンを記憶しておき、シンボルパラメータとシンボル番号を用いて同相成分および直交成分用にする変調パターンのアドレスをそれぞれ生成し、生成したアドレスに対応づけて読み出した同相成分および直交成分用にする変調パターンに対してシンボルパラメータとシンボル番号に応じた正負反転を行って変調信号を生成するため、必要なメモリ量を削減することができる。たとえば、前述のように、２５６ワード必要なメモリ量を、１２ワードのメモリ量に削減することができ（図５参照）、実施の形態１の場合よりもさらに６ワードのメモリ量を削減することができる。
【００７１】
また、上記の構成をハードウェアで実現する場合は、アドレス計算のみのハードウェア構成になるため、符号なしの少ないビット数の論理演算だけで実現することができ、回路規模を小さくすることができる。
【００７２】
また、本実施の形態の変調信号生成装置２００は、もちろん、移動局装置や基地局装置に搭載することができる。よって、この場合、同様の作用効果を有する移動局装置や基地局装置を提供することができる。
【００７３】
（実施の形態３）
図７は、本発明の実施の形態３に係る変調信号生成装置の構成を示すブロック図である。なお、この変調信号生成装置３００は、図１に示す変調信号生成装置１００と同様の基本的構成を有しており、同一の構成要素には同一の符号を付し、その説明を省略する。
【００７４】
本実施の形態の特徴は、図７に示すように、図１に示す同相成分用アドレス生成部１０４、直交成分用アドレス生成部１０５、同相成分用変調パターン記憶部１０６、および直交成分用変調パターン記憶部１０７に代えて、１つのアドレス生成部３０１と、１つの変調パターン記憶部３０２を備えることである。
【００７５】
ここで、アドレス生成部３０１は、入力されたシンボルパラメータとシンボル番号とに基づいて、同相成分と直交成分に共通の１つのアドレスを生成し、変調パターン記憶部３０２に出力する。また、変調パターン記憶部３０２は、アドレス生成部３０１で生成された、同相成分と直交成分に共通のアドレスに対応して同相成分および直交成分用の変調パターンを記憶している。たとえば、変調パターン記憶部３０２に記憶させる変調パターンのビット幅を全部で１６ビットとした場合、上位８ビットに同相成分用の変調パターンが、下位８ビットに直交成分用の変調パターンがそれぞれ記憶されている。なお、ビットの割当ては、上位と下位が逆でも良い。
【００７６】
図８は、変調パターン記憶部３０２におけるメモリ内容の一例を示している。同相成分および直交成分用の変調パターンをこの記憶部３０２に記憶するに際しては、変調信号に一定の規則性があること、および、共通のアドレスの下、各成分用の変調パターンを組み合わせて上位ビットと下位ビットに割り当てることができることに着目して、シンボルパラメータとシンボル番号から生成される１つの共通アドレスと、正負反転有無の判定結果とから全パターンの変調信号（同相成分と直交成分）を生成できるように、同相成分および直交成分用の変調パターンの組み合わせが選択されている。このように同相成分および直交成分用の変調パターンを組み合わせて１つのアドレスの下に記憶させることにより、たとえば、２５６ワード必要なメモリ量を、９ワードのメモリ量に削減することができる。
【００７７】
次いで、上記構成を有する変調信号生成装置３００の動作について、図９のフローチャートを参照して説明する。
【００７８】
本実施の形態では、図９に示すように、ＳＴ１２１０およびＳＴ１３２０を図３に示すフローチャートに挿入し、ＳＴ１２００およびＳＴ１３００を削除している。本実施の形態では、図９のＳＴ１２１０において、同相成分用と直交成分用とを分けることなく所定の処理を行う。
【００７９】
ＳＴ１０００およびＳＴ１１００は、図３に示すフローチャートの各ステップと同様であるため、その説明を省略する。ただし、本実施の形態では、シンボルパラメータ生成部１０２で生成されたシンボルパラメータおよびシンボル番号生成部１０３で生成されたシンボル番号は、それぞれ、アドレス生成部３０１と正負反転判定部１０８の両方に出力される。
【００８０】
そして、ＳＴ１２１０では、アドレス生成部３０１で、ＳＴ１１００でそれぞれ生成したシンボルパラメータとシンボル番号とに基づいて同相成分と直交成分に共通の１つのアドレスを生成し、生成したアドレスを変調パターン記憶部３０２に出力する。また、正負反転判定部１０８で、同じくＳＴ１１００でそれぞれ生成したシンボルパラメータとシンボル番号とに基づいて変調パターンの正負反転の有無を判定し、判定結果を変調信号生成部１０９に出力する。
【００８１】
そして、ＳＴ１３２０では、変調パターン記憶部３０２から、ＳＴ１２１０で生成した１つのアドレスに対応する、同相成分および直交成分用の変調パターンの組み合わせを読み出し、読み出した組み合わせにおける同相成分および直交成分用の変調パターンを変調信号生成部１０９にそれぞれ出力する。
【００８２】
ＳＴ１４００〜ＳＴ１６００は、図３に示すフローチャートの各ステップと同様であるため、その説明を省略する。
【００８３】
このように、本実施の形態によれば、変調パターン記憶部３０２に記憶された各変調パターンが、全パターンの変調信号から所定の規則性に基づいて選択された同相成分および直交成分用の変調パターンを組み合わせて構成されているため、実施の形態１の場合よりも演算精度が劣るものの、必要なメモリ量をさらに削減することができる。たとえば、前述のように、同相成分および直交成分用の変調パターンを１つのアドレスで記憶することができるため、さらに９ワードのメモリ量を削減することができる。また、同相成分および直交成分で共通のアドレスを１つ生成するため、演算処理量を抑えることができる。
【００８４】
また、本実施の形態の変調信号生成装置３００は、もちろん、移動局装置や基地局装置に搭載することができる。よって、この場合、同様の作用効果を有する移動局装置や基地局装置を提供することができる。
【００８５】
（実施の形態４）
図１０は、本発明の実施の形態４に係る逆回転信号発生装置の構成を示すブロック図である。
【００８６】
図１に示す逆回転信号生成装置４００は、入力端子４０１と、シンボル番号生成部４０２と、余弦成分用アドレス生成部４０３と、正弦成分用アドレス生成部４０４と、余弦成分用逆回転パターン記憶部４０５と、正弦成分用逆回転パターン記憶部４０６と、正負反転判定部４０７と、逆回転信号生成部４０８と、出力端子４０９、４１０とを備えている。
【００８７】
シンボル番号生成部４０２は、入力端子４０１を介して入力された受信データから受信シンボルを抽出し、受信シンボルをカウントして得られるシンボル番号を余弦成分用アドレス生成部４０３と、正弦成分用アドレス生成部４０４と、正負反転判定部４０７とにそれぞれ出力する。
【００８８】
余弦成分用アドレス生成部４０３は、入力されたシンボル番号に基づいてアドレスを生成し、生成したアドレスを余弦成分用逆回転パターン記憶部４０５に出力する。
【００８９】
正弦成分用アドレス生成部４０４は、入力されたシンボル番号に基づいてアドレスを生成し、生成したアドレスを正弦成分用逆回転パターン記憶部４０６に出力する。
【００９０】
余弦成分用逆回転パターン記憶部４０５は、シンボル番号に基づいて生成されるアドレスに対応して余弦成分用の逆回転パターンを記憶しており、余弦成分用アドレス生成部４０３からアドレスが入力された場合に、当該アドレスに記憶された余弦成分用の逆回転パターンを逆回転信号生成部４０８に出力する。
【００９１】
正弦成分用逆回転パターン記憶部４０６は、シンボル番号に基づいて生成されるアドレスに対応して正弦成分用の逆回転パターンをメモリに記憶しており、正弦成分用アドレス生成部４０４からアドレスが入力された場合に、当該アドレスに記憶された正弦成分用の逆回転パターンを逆回転信号生成部４０８に出力する。
【００９２】
図１１（Ａ）および図１１（Ｂ）は、それぞれ、余弦成分用逆回転パターン記憶部４０５および正弦成分用逆回転パターン記憶部４０６におけるメモリ内容の一例を示している。余弦成分および正弦成分用の逆回転パターンを各記憶部４０５、４０６に記憶するに際しては、逆回転信号の規則性に着目して、シンボル番号から生成される各アドレスと、正負反転有無の判定結果とから全パターンの逆回転信号（余弦成分と正弦成分）を生成できるように、余弦成分および正弦成分用の逆回転パターンが選択されている。このように余弦成分および正弦成分用の逆回転パターンを各記憶部４０５、４０６に記憶することにより、たとえば、３２ワード必要なメモリ量を、余弦成分用５ワードと、正弦成分用５ワードの合わせて１０ワードのメモリ量に削減することができる。
【００９３】
正負反転判定部４０７は、シンボル番号に基づいて余弦成分用逆回転パターン記憶部４０５および正弦成分用逆回転パターン記憶部４０６に記憶された逆回転パターンを逆回転信号に変換するために必要な正負反転の有無を判定し、この判定結果を逆回転信号生成部４０８に出力する。
【００９４】
逆回転信号生成部４０８は、正負反転判定部４０７の判定結果に基づいて、余弦成分および正弦成分用の逆回転信号パターンの正負反転を行い、余弦成分および正弦成分の逆回転信号を生成し、生成した余弦成分および正弦成分の逆回転信号を出力端子４０９、４１０からそれぞれ出力する。
【００９５】
次いで、上記構成を有する逆回転信号生成装置４００の動作について、図１２のフローチャートを参照して説明する。
【００９６】
まず、ＳＴ２０００では、入力端子４０１から受信シンボルのビット列を入力し、シンボル番号生成部４０２に出力する。
【００９７】
そして、ＳＴ２１００では、シンボル番号生成部４０２で、ＳＴ２０００で入力されたビット列のシンボル番号をカウントして、余弦成分用アドレス生成部４０３と、正弦成分用アドレス生成部４０４と、正負反転判定部４０７とにそれぞれ出力する。
【００９８】
そして、ＳＴ２２００では、余弦成分用アドレス生成部４０３で、ＳＴ２１００で生成されたシンボル番号に基づいて余弦成分用のアドレスを生成し、生成したアドレスを余弦成分用逆回転パターン記憶部４０５に出力する。また、正弦成分用アドレス生成部４０４で、同じくＳＴ２１００で生成されたシンボル番号に基づいて正弦成分用のアドレスを生成し、生成したアドレスを正弦成分用逆回転パターン記憶部４０６に出力する。また、正負反転判定部４０７で、同じくＳＴ２１００で生成されたシンボル番号に基づいて逆回転パターンの正負反転の有無を判定し、判定結果を逆回転信号生成部４０８に出力する。
【００９９】
そして、ＳＴ２３００では、余弦成分用逆回転パターン記憶部４０５から、ＳＴ２２００で生成した余弦成分用アドレスに対応する余弦成分用の逆回転パターンを読み出し、読み出した余弦成分用の逆回転パターンを逆回転信号生成部４０８に出力する。また、正弦成分用逆回転パターン記憶部４０６から、同じくＳＴ２２００で生成した正弦成分用アドレスに対応する正弦成分用の逆回転パターンを読み出し、読み出した正弦成分用の逆回転パターンを逆回転信号生成部４０８に出力する。
【０１００】
そして、ＳＴ２４００では、逆回転信号生成部４０８で、ＳＴ２３００で読み出した余弦成分および正弦成分用の各逆回転パターンに対して、ＳＴ２２００における正負反転判定部４０７での判定結果を基に、正負反転の有無を判断する。この判断の結果として正負反転が有る場合は、ＳＴ２５００に進み、正負反転が無い場合は、ただちにＳＴ２６００に進む。
【０１０１】
ＳＴ２５００では、逆回転信号生成部４０８で、正負反転が有ると判定された逆回転パターンについて、その正負を反転した後、ＳＴ２６００に進む。なお、正負反転が無いと判定された逆回転パターンについては、正負の反転を行わない。
【０１０２】
ＳＴ２６００では、逆回転信号生成部４０８で、ＳＴ２３００で読み出した余弦成分および正弦成分用の各逆回転パターンに対してＳＴ２２００での判定結果に基づく正負反転処理（ＳＴ２４００、ＳＴ２５００）を施した結果を、それぞれ余弦成分および正弦成分の逆回転信号として、出力端子４０９、４１０からそれぞれ出力する。
【０１０３】
このように、本発明の実施の形態によれば、受信シンボルに対する全パターンの逆回転信号から所定の規則性に基づいて選択された逆回転パターンのみを記憶しておき、シンボル番号を用いてアドレスを生成し、生成したアドレスに対応づけて読み出した逆回転パターンに対してシンボル番号に応じた正負反転を行って逆回転信号を生成するため、必要なメモリ量を削減することができる。たとえば、前述のように、３２ワード必要なメモリ量を、余弦成分用５ワードと、正弦成分用５ワードの合わせて１０ワードのメモリ量に削減することができる（図１１参照）。
【０１０４】
また、上記の構成をハードウェアで実現する場合は、アドレス計算のみのハードウェア構成になるため、符号なしの少ないビット数の論理演算だけで実現することができ、回路規模を小さくすることができる。
【０１０５】
また、本実施の形態の逆回転信号生成装置４００は、もちろん、移動局装置や基地局装置に搭載することができる。よって、この場合、同様の作用効果を有する移動局装置や基地局装置を提供することができる。
【０１０６】
（実施の形態５）
図１３は、本発明の実施の形態５に係る逆回転信号生成装置の構成を示すブロック図である。なお、この逆回転信号生成装置５００は、図１０に示す逆回転信号生成装置４００と同様の基本的構成を有しており、同一の構成要素には同一の符号を付し、その説明を省略する。
【０１０７】
本実施の形態の特徴は、図１３に示すように、図１０で示した余弦成分用逆回転パターン記憶部４０５および正弦成分用逆回転パターン記憶部４０６に代えて、１つの逆回転パターン記憶部５０１を備えることである。そのため、逆回転パターン記憶部５０１には、余弦成分と正弦成分に共通の変調パターンが記憶されており、たとえば、余弦成分用アドレス生成部４０３ａで生成されたアドレスにオフセットを付けたものが正弦成分用のアドレスになるようにした上で、余弦成分用アドレス生成部４０３ａで生成されるアドレスに対応して所定の逆回転パターンが記憶されている。
【０１０８】
なお、逆回転パターン記憶部５０１には、正弦成分用アドレス生成部４０４ａで生成されるアドレスに対応して逆回転パターンを記憶するようにしても良い。この場合は、正弦成分用アドレス生成部４０４ａで生成されたアドレスにオフセットを付けたものが余弦成分用のアドレスとなる。
【０１０９】
図１４は、逆回転パターン記憶部５０１におけるメモリ内容の一例を示している。逆回転パターンをこの記憶部５０１に記憶するに際しては、逆回転信号に一定の規則性があること、および、生成された一方のアドレスにオフを付けるともう一方のアドレスにすることができることに着目して、シンボル番号から生成されるアドレスと、正負反転有無の判定結果とから全パターンの逆回転信号（余弦成分と正弦成分）を生成できるように、所定の逆回転パターンが選択されている。このように余弦成分と正弦成分に共通の逆回転パターンを１つの記憶部５０１に記憶することにより、たとえば、３２ワード必要なメモリ量を、５ワードのメモリ量に削減することができる。
【０１１０】
次いで、上記構成を有する逆回転信号生成装置５００の動作について、図１５のフローチャートを参照して説明する。なお、ここでは、逆回転パターン記憶部５０１が余弦成分用アドレス生成部４０３ａで生成されるアドレスに対応して逆回転パターンが記憶されている場合について説明するが、正弦成分用アドレス生成部４０４ａで生成されるアドレスに対応して逆回転パターンが記憶されている場合についてもほぼ同様な動作となる。
【０１１１】
本実施の形態では、図１５に示すように、ＳＴ２３１０を図１２に示すフローチャートに挿入し、ＳＴ２３００を削除している。
【０１１２】
ＳＴ２０００〜ＳＴ２２００は、図１２に示すフローチャートの各ステップと同様であるため、その説明を省略する。ただし、本実施の形態では、ＳＴ２２００で、正弦成分用アドレス生成部４０４ａで生成されるアドレスは、余弦成分用アドレス生成部４０３ａで生成されるアドレスにオフセットを付けたものになっている。また、同じくＳＴ１２００で、余弦成分用アドレス生成部４０３ａで生成されたアドレスおよび正弦成分用アドレス生成部４０４ａで生成されたアドレスは、それぞれ、逆回転パターン記憶部５０１に出力される。
【０１１３】
そして、ＳＴ２３１０では、逆回転パターン記憶部５０１から、ＳＴ２２００で生成した余弦成分用アドレスに対応する、余弦成分用にする逆回転パターンを読み出し、読み出した逆回転パターンを余弦成分用の逆回転パターンとして逆回転信号生成部４０８に出力する。また、同じ逆回転パターン記憶部５０１から、同じくＳＴ２２００で生成した正弦成分用アドレスに対応する、正弦成分用にする逆回転パターンを読み出し、読み出した逆回転パターンを正弦成分用の逆回転パターンとして逆回転信号生成部４０８に出力する。
【０１１４】
ＳＴ２４００〜ＳＴ２６００は、図１２に示すフローチャートの各ステップと同様であるため、その説明を省略する。
【０１１５】
このように、本実施の形態によれば、受信シンボルに対する全パターンの逆回転信号から所定の規則性に基づいて選択された逆回転パターンを記憶しておき、シンボル番号を用いて余弦成分および正弦成分用にする逆回転パターンのアドレスをそれぞれ生成し、生成したアドレスに対応づけて読み出した余弦成分および正弦成分用にする逆回転パターンに対してシンボル番号に応じた正負反転を行って逆回転信号を生成するため、必要なメモリ量を削減することができる。たとえば、前述のように、３２ワード必要なメモリ量を、５ワードのメモリ量に削減することができ（図１４参照）、実施の形態４の場合よりもさらに５ワードのメモリ量を削減することができる。
【０１１６】
また、上記の構成をハードウェアで実現する場合は、アドレス計算のみのハードウェア構成になるため、符号なしの少ないビット数の論理演算だけで実現することができ、回路規模を小さくすることができる。
【０１１７】
また、本実施の形態の逆回転信号生成装置５００は、もちろん、移動局装置や基地局装置に搭載することができる。よって、この場合、同様の作用効果を有する移動局装置や基地局装置を提供することができる。
【０１１８】
（実施の形態６）
図１６は、本発明の実施の形態６に係る逆回転信号生成装置の構成を示すブロック図である。なお、この逆回転信号生成装置６００は、図１０に示す逆回転信号生成装置４００と同様の基本的構成を有しており、同一の構成要素には同一の符号を付し、その説明を省略する。
【０１１９】
本実施の形態の特徴は、図１６に示すように、図１０に示す余弦成分用アドレス生成部４０３、正弦成分用アドレス生成部４０４、余弦成分用逆回転パターン記憶部４０５、および正弦成分用逆回転パターン記憶部４０６に代えて、アドレス生成部６０１と、１つの逆回転パターン記憶部６０２を備えることである。
【０１２０】
ここで、アドレス生成部６０１は、入力されたシンボル番号に基づいて、余弦成分と正弦成分に共通の１つのアドレスを生成し、逆回転パターン記憶部６０２は、アドレス生成部６０１で生成された、余弦成分と正弦成分に共通のアドレスに対応して余弦成分および正弦成分用の逆回転パターンを記憶している。たとえば、逆回転パターン記憶部６０２に記憶させる逆回転パターンのビット幅を全部で１６ビットとした場合、上位８ビットに余弦成分用の逆回転パターンが、下位８ビットに正弦成分用の逆回転パターンがそれぞれ記憶されている。なお、ビットの割当ては、上位と下位が逆でも良い。
【０１２１】
図１７は、逆回転パターン記憶部６０２におけるメモリ内容の一例を示している。余弦成分および正弦成分用の逆回転パターンをこの記憶部６０２に記憶するに際しては、逆回転信号に一定の規則性があること、および、共通のアドレスの下、各成分用の逆回転パターンを組み合わせて上位ビットと下位ビットに割り当てることができることに着目して、シンボル番号から生成される１つの共通アドレスと、正負反転有無の判定結果とから全パターンの逆回転信号（余弦成分と正弦成分）を生成できるように、余弦成分および正弦成分用の逆回転パターンの組み合わせが選択されている。このように余弦成分および正弦成分用の逆回転パターンを組み合わせて１つのアドレスの下に記憶させることにより、たとえば、３２ワード必要なメモリ量を、５ワードのメモリ量に削減することができる。
【０１２２】
次いで、上記構成を有する逆回転信号生成装置６００の動作について、図１８のフローチャートを参照して説明する。
【０１２３】
本実施の形態では、図１８に示すように、ＳＴ２２１０およびＳＴ２３２０を図１２に示すフローチャートに挿入し、ＳＴ２２００およびＳＴ２３００を削除している。本実施の形態では、図１８のＳＴ２２１０において、余弦成分用と正弦成分用とを分けることなく所定の処理を行う。
【０１２４】
ＳＴ２０００およびＳＴ２１００は、図１２に示すフローチャートの各ステップと同様であるため、その説明を省略する。ただし、本実施の形態では、シンボル番号生成部４０２で生成されたシンボル番号は、アドレス生成部６０１と正負反転判定部４０７の両方に出力される。
【０１２５】
そして、ＳＴ２２１０では、アドレス生成部６０１で、ＳＴ２１００で生成したシンボル番号に基づいて余弦成分と正弦成分に共通の１つのアドレスを生成し、生成したアドレスを逆回転パターン記憶部６０２に出力する。また、正負反転判定部４０７で、入同じくＳＴ２１００で生成したシンボル番号に基づいて逆回転パターンの正負反転の有無を判定し、判定結果を逆回転信号生成部４０８に出力する。
【０１２６】
そして、ＳＴ２３２０では、逆回転パターン記憶部６０２から、ＳＴ２２１０で生成した１つのアドレスに対応する、余弦成分および正弦成分用の逆回転パターンの組み合わせを読み出し、読み出した組み合わせにおける余弦成分および正弦成分用の逆回転パターンを逆回転信号生成部４０８にそれぞれ出力する。
【０１２７】
ＳＴ２４００〜ＳＴ２６００は、図１２に示すフローチャートの各ステップと同様であるため、その説明を省略する。
【０１２８】
このように、本実施の形態によれば、逆回転パターン記憶部６０２に記憶された各逆回転パターンが、全パターンの逆回転信号から所定の規則性に基づいて選択された余弦成分および正弦成分用の逆回転パターンを組み合わせて構成されているため、実施の形態４の場合よりも演算精度が劣るものの、必要なメモリ量を削減することができる。たとえば、前述のように、余弦成分および正弦成分用の逆回転パターンを１つのアドレスで記憶することができるため、さらに５ワードのメモリ量を削減することができる。また、余弦成分および正弦成分で共通のアドレスを１つ生成するため、演算処理量を抑えることができる。
【０１２９】
また、本実施の形態の逆回転信号生成装置６００は、もちろん、移動局装置や基地局装置に搭載することができる。よって、この場合、同様の作用効果を有する移動局装置や基地局装置を提供することができる。
【０１３０】
【発明の効果】
以上説明したように、本発明によれば、必要なメモリ量を削減することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１に係る変調信号生成装置の構成を示すブロック図
【図２】本発明の実施の形態１に係る同相成分の変調パターンおよび直交成分の変調パターンを記憶したメモリ内容の一例を示す図
【図３】本発明の実施の形態１に係る変調信号生成装置の動作を示すフローチャート
【図４】本発明の実施の形態２に係る変調信号生成装置の構成を示すブロック図
【図５】本発明の実施の形態２に係る変調パターンを記憶したメモリ内容の一例を示す図
【図６】本発明の実施の形態２に係る変調信号生成装置の動作を示すフローチャート
【図７】本発明の実施の形態３に係る変調信号生成装置の構成を示すブロック図
【図８】本発明の実施の形態３に係る同相成分および直交成分の変調パターンを記憶したメモリ内容の一例を示す図
【図９】本発明の実施の形態３に係る変調信号生成装置の動作を示すフローチャート
【図１０】本発明の実施の形態４に係る逆回転信号生成装置の構成を示すブロック図
【図１１】本発明の実施の形態４に係る余弦成分の逆回転パターンおよび正弦成分の逆回転パターンを記憶したメモリ内容の一例を示す図
【図１２】本発明の実施の形態４に係る逆回転信号生成装置の動作を示すフローチャート
【図１３】本発明の実施の形態５に係る逆回転信号生成装置の構成を示すブロック図
【図１４】本発明の実施の形態５に係る逆回転パターンを記憶したメモリ内容の一例を示す図
【図１５】本発明の実施の形態５に係る逆回転信号生成装置の動作を示すフローチャート
【図１６】本発明の実施の形態６に係る逆回転信号生成装置の構成を示すブロック図
【図１７】本発明の実施の形態６に係る余弦成分および正弦成分の逆回転パターンを記憶したメモリ内容の一例を示す図
【図１８】本発明の実施の形態６に係る逆回転信号生成装置の動作を示すフローチャート
【図１９】シンボルパラメータ生成表の一例を示す図
【図２０】マッピング位置の一例を示す図
【符号の説明】
１０１、４０１ 入力端子
１０２ シンボルパラメータ生成部
１０３、４０２ シンボル番号生成部
１０４、１０４ａ 同相成分用アドレス生成部
１０５、１０５ａ 直交成分用アドレス生成部
１０６ 同相成分用変調パターン記憶部
１０７ 直交成分用変調パターン記憶部
１０８、４０７ 正負反転判定部
１０９ 変調信号生成部
１１０、１１１、４０９、４１０ 出力端子
２０１、３０２ 変調パターン記憶部
３０１、６０１ アドレス生成部
４０３、４０３ａ 余弦成分用アドレス生成部
４０４、４０４ａ 正弦成分用アドレス生成部
４０５ 余弦成分用逆回転パターン記憶部
４０６ 正弦成分用逆回転パターン記憶部
４０８ 逆回転信号生成部
５０１、６０２ 逆回転パターン記憶部[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a 3π / 8-rotation 8PSK (Phase Shift Keying) modulation signal generation device and a reverse rotation signal generation device that are employed as an EDGE (Enhanced Data rates for Global Evolution) standard.
[0002]
[Prior art]
PSK is a modulation method that changes the phase of a carrier wave corresponding to a transmission signal, and a modulation method (3π / 8 rotation 8PSK) that rotates 8PSK, which is one of PSK, by 3π / 8 is adopted as an EDGE standard. It is scheduled to be used for next-generation GSM mobile phones.
[0003]
The total number of 3π / 8-rotation 8PSK modulation signals is based on the symbol parameter generation table shown in FIG. 19, and there are 8 symbol patterns of transmission symbols (3-bit unit transmission data), and 3π / 8 shown in FIG. The symbol mapping position by the phase rotation is calculated from 16 patterns and two patterns of the in-phase component and the quadrature component, and is 8 × 16 × 2 = 256 patterns. Therefore, when one modulation signal is stored in one word, a 256 word memory is required to store all patterns of the modulation signal.
[0004]
Next, when demodulating a modulated signal of 3π / 8 rotation 8PSK, it is necessary to apply a reverse rotation signal of phase rotation applied at the time of modulation to the received signal. The total number of patterns of the reverse rotation signal is calculated from 16 patterns of symbol mapping positions by 3π / 8 phase reverse rotation shown in FIG. 20 and two patterns of cosine component and sine component, and is 16 × 2 = 32 patterns. . Therefore, when one reverse rotation signal is stored in one word, a 32-word memory is required to store all the reverse rotation signal patterns.
[0005]
Therefore, in the conventional modulation signal generator, a 256-word memory is required to generate the modulation signal. Further, in the conventional reverse rotation signal generator, a 32-word memory is required to generate the reverse rotation signal.
[0006]
[Problems to be solved by the invention]
However, the conventional modulation signal generation device and reverse rotation signal generation device store all patterns of signals necessary for calculation when generating the modulation signal and reverse rotation signal, which increases the amount of memory and hinders downsizing of the device. Problem arises.
[0007]
The present invention has been made in view of such a point, and an object thereof is to provide a modulation signal generation device and a reverse rotation signal generation device capable of reducing a necessary memory amount.
[0008]
[Means for Solving the Problems]
The modulation signal generating apparatus of the present invention stores storage means for storing modulation patterns selected based on predetermined regularity from modulation signals of all patterns for transmission symbols, and symbol parameters for generating symbol parameters from the bit patterns of transmission symbols. Generating means, symbol number generating means for counting transmission symbols to generate symbol numbers, symbol parameters generated by the symbol parameter generating means and symbol numbers generated by the symbol number generating means based on the memory An address generating means for generating an address of a modulation pattern stored in the means, a symbol parameter generated by the symbol parameter generating means, and a symbol number generated by the symbol number generating means. Based on determination means for determining the presence / absence of positive / negative inversion of the stored modulation pattern, the modulation pattern read from the storage means in association with the address generated by the address generation means, and the determination result of the determination means And a modulation signal generating means for generating a modulation signal of a transmission symbol.
[0009]
According to this configuration, only modulation patterns selected based on predetermined regularity from modulation signals of all patterns for transmission symbols are stored, addresses are generated using symbol parameters and symbol numbers, and the generated addresses are stored. Since the modulation pattern read in association with the symbol pattern and the symbol number is subjected to positive / negative inversion according to the symbol parameter and the modulation signal is generated, the required memory amount can be reduced. In addition, when implemented with hardware, the hardware configuration includes only address calculation, so that it can be implemented with only a small number of unsigned logical operations, and the circuit scale can be reduced.
[0010]
The modulation signal generation apparatus according to the present invention has the above-described configuration, wherein the storage means stores a modulation pattern for in-phase components selected based on a predetermined regularity from modulation signals of all patterns for transmission symbols. And second storage means for storing a modulation pattern for orthogonal components selected based on a predetermined regularity from modulation signals of all patterns for transmission symbols, wherein the address generation means comprises the symbol parameter generation means First address generating means for generating an address of the modulation pattern for the in-phase component stored in the first storage means based on the symbol parameter generated by the symbol number and the symbol number generated by the symbol number generating means; Symbol parameter generated by the symbol parameter generating means and the symbol number Second address generation means for generating an address of a modulation pattern for orthogonal components stored in the second storage means based on the symbol number generated by the generation means, and the determination means includes the symbol parameter Based on the symbol parameter generated by the generation unit and the symbol number generated by the symbol number generation unit, the modulation pattern for the in-phase component stored in the first storage unit and the orthogonal pattern stored in the second storage unit Whether the modulation pattern for the component is positive or negative is determined, and the modulation signal generation means is for the in-phase component read out from the first storage means in association with the address generated by the first address generation means. Corresponding to the modulation pattern, the address generated by the second address generation means from the second storage means Modulation pattern for read quadrature components, and based on the determination result of said determining means, for generating a modulated signal of the transmission symbol, a configuration.
[0011]
According to this configuration, the modulation pattern for the in-phase component and the quadrature component selected based on the predetermined regularity from the modulation signal of all patterns for the transmission symbol is stored for each component, and the symbol parameter and the symbol number are used. Then, in-phase component and quadrature component modulation pattern addresses are generated respectively, and the in-phase component and quadrature component modulation patterns read in association with the generated addresses are inverted according to symbol parameters and symbol numbers. As a result, the amount of memory required can be reduced. In addition, when implemented with hardware, the hardware configuration includes only address calculation, so that it can be implemented with only a small number of unsigned logical operations, and the circuit scale can be reduced.
[0012]
The modulation signal generation apparatus according to the present invention has the configuration described above, wherein the address generation unit stores the address in the storage unit based on the symbol parameter generated by the symbol parameter generation unit and the symbol number generated by the symbol number generation unit. First address generation means for generating an address of a modulation pattern for the in-phase component among the stored modulation patterns, symbol parameters generated by the symbol parameter generation means, and symbol numbers generated by the symbol number generation means Based on the modulation pattern stored in the storage means, the second address generation means for generating the address of the modulation pattern for the orthogonal component, the determination means is generated by the symbol parameter generation means Symbol parameters and Based on the symbol number generated by the symbol number generation means, the presence or absence of positive / negative inversion of the modulation pattern for the in-phase component and quadrature component stored in the storage means is determined, and the modulation signal generation means A modulation pattern for the in-phase component read out from the storage means in association with the address generated by the first address generation means, and read out from the storage means in association with the address generated by the second address generation means A configuration is adopted in which a modulation signal of a transmission symbol is generated based on the modulation pattern used for the orthogonal component and the determination result of the determination means.
[0013]
According to this configuration, modulation patterns selected based on predetermined regularity from modulation signals of all patterns for transmission symbols are stored, and modulation is performed for in-phase components and quadrature components using symbol parameters and symbol numbers. In order to generate the modulation signal by generating the address of the pattern and performing the positive / negative inversion according to the symbol parameter and the symbol number for the modulation pattern for the in-phase component and the quadrature component read in association with the generated address, The amount of memory required can be reduced. In addition, when implemented with hardware, the hardware configuration includes only address calculation, so that it can be implemented with only a small number of unsigned logical operations, and the circuit scale can be reduced.
[0014]
In the modulation signal generating apparatus according to the present invention, in the configuration described above, each modulation pattern stored in the storage unit is modulated for in-phase components and quadrature components selected based on predetermined regularity from the modulation signals of all patterns. A configuration configured by combining patterns is adopted.
[0015]
According to this configuration, each stored modulation pattern is configured by combining modulation patterns for in-phase components and quadrature components selected based on predetermined regularity from the modulation signals of all patterns. It is possible to further reduce the amount of memory.
[0016]
The mobile station apparatus of the present invention employs a configuration having any one of the modulation signal generation apparatuses described above.
[0017]
According to this configuration, it is possible to provide a mobile station apparatus having the same operational effects as described above.
[0018]
The base station apparatus of the present invention employs a configuration having any of the modulation signal generation apparatuses described above.
[0019]
According to this configuration, it is possible to provide a base station apparatus having the same function and effect as described above.
[0020]
The modulation signal generation method of the present invention includes a symbol parameter generation step for generating a symbol parameter from a bit pattern of a transmission symbol, a symbol number generation step for generating a symbol number by counting transmission symbols, and generation by the symbol parameter generation step. The modulation pattern stored in the storage means for storing the modulation pattern selected based on the predetermined regularity from the modulation signal of all patterns for the transmission symbol based on the symbol parameter generated and the symbol number generated in the symbol number generation step A modulation pattern stored in the storage means based on the symbol generation generated in the symbol parameter generation step and the symbol parameter generated in the symbol parameter generation step The modulation signal of the transmission symbol is determined based on the determination step for determining the presence or absence of positive / negative inversion, the modulation pattern read out from the storage means in association with the address generated in the address generation step, and the determination result in the determination step. And a modulation signal generation step to be generated.
[0021]
According to this method, only modulation patterns selected based on predetermined regularity from modulation signals of all patterns for transmission symbols are stored, addresses are generated using symbol parameters and symbol numbers, and the generated addresses are stored. Since the modulation pattern read in association with the symbol pattern and the symbol number is subjected to positive / negative inversion according to the symbol parameter and the modulation signal is generated, the required memory amount can be reduced. In addition, when implemented with hardware, the hardware configuration includes only address calculation, so that it can be implemented with only a small number of unsigned logical operations, and the circuit scale can be reduced.
[0022]
The reverse rotation signal generating apparatus of the present invention stores a reverse rotation pattern selected based on a predetermined regularity from reverse rotation signals of all patterns for a received symbol, and generates a symbol number by counting the received symbols. Generated by the symbol number generation means, an address generation means for generating an address of the reverse rotation pattern stored in the storage means based on the symbol number generated by the symbol number generation means, and the symbol number generation means Based on the determined symbol number, the determination means for determining the presence or absence of positive / negative reversal of the reverse rotation pattern stored in the storage means, and read from the storage means in association with the address generated by the address generation means Based on the reverse rotation pattern and the determination result of the determination means, the reverse rotation signal of the received symbol A configuration that includes a reverse rotation signal generating means for generating, a.
[0023]
According to this configuration, only the reverse rotation pattern selected based on the predetermined regularity from the reverse rotation signals of all patterns for the received symbol is stored, the address is generated using the symbol number, and the generated address is Since a reverse rotation signal is generated by performing positive / negative inversion according to the symbol number with respect to the reverse rotation pattern read in association with each other, a necessary memory amount can be reduced. In addition, when implemented with hardware, the hardware configuration includes only address calculation, so that it can be implemented with only a small number of unsigned logical operations, and the circuit scale can be reduced.
[0024]
The reverse rotation signal generation apparatus according to the present invention has the above configuration, wherein the storage means stores a reverse rotation pattern for a cosine component selected based on a predetermined regularity from reverse rotation signals of all patterns for a received symbol. 1 storage means and second storage means for storing a reverse rotation pattern for a sine component selected based on a predetermined regularity from the reverse rotation signals of all patterns for the received symbol, and the address generation means comprises: Based on the symbol number generated by the symbol number generating means, a first address generating means for generating the address of the reverse rotation pattern for the cosine component stored in the first storage means, and the symbol number generating means A second address for generating an address of the reverse rotation pattern for the sine component stored in the second storage means on the basis of the symbol number thus set. Generating means, the determining means based on the symbol number generated by the symbol number generating means, and the cosine component reverse rotation pattern stored in the first storage means and the second storage means Whether the reverse rotation pattern for the sine component stored in the positive / negative is reversed or not is determined, and the reverse rotation signal generation means reads the first storage means in association with the address generated by the first address generation means. The reverse rotation pattern for the cosine component that has been output, the reverse rotation pattern for the sine component read out from the second storage means in association with the address generated by the second address generation means, and the determination by the determination means Based on the result, a configuration for generating a reverse rotation signal of the received symbol is adopted.
[0025]
According to this configuration, the reverse rotation pattern for the cosine component and the sine component selected based on the predetermined regularity from the reverse rotation signals of all patterns for the received symbol is stored for each component, and the symbol number is used. Reverse rotation pattern addresses for the cosine component and sine component are generated, and the reverse rotation pattern for the cosine component and sine component read in association with the generated address is inverted by performing positive / negative inversion according to the symbol number. Since the rotation signal is generated, a necessary memory amount can be reduced. In addition, when implemented with hardware, the hardware configuration includes only address calculation, so that it can be implemented with only a small number of unsigned logical operations, and the circuit scale can be reduced.
[0026]
The reverse rotation signal generation device according to the present invention has the above-described configuration, wherein the address generation means is for cosine component of the reverse rotation pattern stored in the storage means based on the symbol number generated by the symbol number generation means. First address generation means for generating an address of the reverse rotation pattern to be generated, and reverse rotation for the sine component of the modulation pattern stored in the storage means based on the symbol number generated by the symbol number generation means Second address generation means for generating an address of the pattern, wherein the determination means is for cosine component and sine component stored in the storage means based on the symbol number generated by the symbol number generation means Whether the reverse rotation pattern to be reversed is positive or negative, and the reverse rotation signal generating means A reverse rotation pattern for the cosine component read in association with the address generated by the first address generation means, and a sine read in association with the address generated by the second address generation means from the storage means A configuration is employed in which a reverse rotation signal of a received symbol is generated based on a reverse rotation pattern used for components and a determination result of the determination means.
[0027]
According to this configuration, the reverse rotation pattern selected based on the predetermined regularity from the reverse rotation signals of all patterns with respect to the received symbol is stored, and the reverse rotation is made for the cosine component and the sine component using the symbol number. Necessary to generate the reverse rotation signal by generating the pattern address and performing the positive / negative inversion according to the symbol number for the reverse rotation pattern for the cosine component and sine component read in correspondence with the generated address The amount of memory can be reduced. In addition, when implemented with hardware, the hardware configuration includes only address calculation, so that it can be implemented with only a small number of unsigned logical operations, and the circuit scale can be reduced.
[0028]
In the reverse rotation signal generation device of the present invention, in the above configuration, each reverse rotation pattern stored in the storage means is a cosine component and a sine component selected based on predetermined regularity from reverse rotation signals of all patterns. The structure which is comprised combining the reverse rotation pattern for this is taken.
[0029]
According to this configuration, each stored reverse rotation pattern is configured by combining the reverse rotation patterns for the cosine component and the sine component selected based on the predetermined regularity from the reverse rotation signals of all patterns. Therefore, the required memory amount can be further reduced.
[0030]
The mobile station apparatus of this invention takes the structure which has a reverse rotation signal production | generation apparatus in any one of the said.
[0031]
According to this configuration, it is possible to provide a mobile station apparatus having the same operational effects as described above.
[0032]
The base station apparatus of the present invention employs a configuration having the reverse rotation signal generation apparatus described above.
[0033]
According to this configuration, it is possible to provide a base station apparatus having the same function and effect as described above.
[0034]
The reverse rotation signal generation method of the present invention includes a symbol number generation step for counting received symbols to generate a symbol number, and a reverse rotation signal for all patterns for the reception symbols based on the symbol numbers generated in the symbol number generation step. From the address generation step of generating the address of the reverse rotation pattern stored in the storage means for storing the reverse rotation pattern selected based on the predetermined regularity from the symbol number generated in the symbol number generation step, A determination step for determining whether the reverse rotation pattern stored in the storage means is positive or negative, a reverse rotation pattern read from the storage means in association with the address generated in the address generation step, and a determination in the determination step Based on the result, the reverse symbol that generates the reverse rotation signal of the received symbol A rolling signal generating step, and so as to include a.
[0035]
According to this method, only the reverse rotation pattern selected based on the predetermined regularity from the reverse rotation signals of all patterns for the received symbol is stored, the address is generated using the symbol number, and the generated address is Since a reverse rotation signal is generated by performing positive / negative inversion according to the symbol number with respect to the reverse rotation pattern read in association with each other, a necessary memory amount can be reduced. In addition, when implemented with hardware, the hardware configuration includes only address calculation, so that it can be implemented with only a small number of unsigned logical operations, and the circuit scale can be reduced.
[0036]
DETAILED DESCRIPTION OF THE INVENTION
The first aspect of the present invention stores only modulation patterns selected based on a predetermined regularity from modulation signals of all patterns for transmission symbols, generates an address using a symbol parameter and a symbol number, The required memory amount is reduced by generating a modulation signal by performing positive / negative inversion according to a symbol parameter and a symbol number for the modulation pattern read in association with the generated address.
[0037]
The second essence of the present invention stores only a reverse rotation pattern selected based on a predetermined regularity from reverse rotation signals of all patterns for a received symbol, generates an address using a symbol number, and generates The required memory amount is reduced by generating a reverse rotation signal by performing positive / negative inversion according to the symbol number with respect to the reverse rotation pattern read in association with the address.
[0038]
Embodiments of the present invention will be described below with reference to the drawings.
[0039]
(Embodiment 1)
FIG. 1 is a block diagram showing a configuration of a modulated signal generation apparatus according to Embodiment 1 of the present invention.
[0040]
1 includes an input terminal 101, a symbol parameter generation unit 102, a symbol number generation unit 103, an in-phase component address generation unit 104, an orthogonal component address generation unit 105, and a positive / negative inversion. A determination unit 108, an in-phase component modulation pattern storage unit 106, a quadrature component modulation pattern storage unit 107, a modulation signal generation unit 109, and output terminals 110 and 111 are provided.
[0041]
The symbol parameter generation unit 102 extracts transmission symbols from the transmission data input via the input terminal 101, and generates symbol parameters corresponding to the bit strings of the transmission symbols according to the symbol parameter generation table shown in FIG. Output to the unit 104, the orthogonal component address generation unit 105, and the positive / negative inversion determination unit 108.
[0042]
The symbol number generation unit 103 extracts a transmission symbol from transmission data input via the input terminal 101, and generates a symbol number obtained by counting the transmission symbol as an in-phase component address generation unit 104 and an orthogonal component address generation. Output to the unit 105 and the positive / negative inversion determination unit 108.
[0043]
The in-phase component address generation unit 104 generates an address based on the input symbol parameter and symbol number, and outputs the generated address to the in-phase component modulation pattern storage unit 106.
[0044]
The orthogonal component address generation unit 105 generates an address based on the input symbol parameter and symbol number, and outputs the generated address to the orthogonal component modulation pattern storage unit 107.
[0045]
The in-phase component modulation pattern storage unit 106 stores the in-phase component modulation pattern corresponding to the address generated based on the symbol parameter and the symbol number, and the address is input from the in-phase component address generation unit 104. If it is, the modulation pattern for the in-phase component stored at the address is output to the modulation signal generation unit 109.
[0046]
The orthogonal component modulation pattern storage unit 107 stores an orthogonal component modulation pattern corresponding to an address generated based on a symbol parameter and a symbol number, and the address is input from the orthogonal component address generation unit 105. If it is, the orthogonal component modulation pattern stored in the address is output to the modulation signal generator 109.
[0047]
FIGS. 2A and 2B show examples of memory contents in the in-phase component modulation pattern storage unit 106 and the quadrature component modulation pattern storage unit 107, respectively. When storing the modulation pattern for the in-phase component and the quadrature component in each of the storage units 106 and 107, paying attention to the regularity of the modulation signal, each address generated from the symbol parameter and symbol number, and the presence / absence of positive / negative inversion are determined. The modulation patterns for the in-phase component and the quadrature component are selected so that the modulation signals (in-phase component and quadrature component) of all patterns can be generated from the result. By storing the modulation pattern for the in-phase component and the quadrature component in each of the storage units 106 and 107 in this way, for example, the memory amount required for 256 words is 18 in total, including 9 words for the in-phase component and 9 words for the quadrature component. The amount of memory of words can be reduced.
[0048]
The positive / negative inversion determination unit 108 is necessary for converting the modulation pattern stored in the in-phase component modulation pattern storage unit 106 and the quadrature component modulation pattern storage unit 107 into a modulation signal based on the symbol parameter and the symbol number. The presence / absence of positive / negative inversion is determined, and the determination result is output to the modulation signal generation unit 109.
[0049]
Based on the determination result of the positive / negative inversion determination unit 108, the modulation signal generation unit 109 performs positive / negative inversion of the modulation pattern for the in-phase component and the quadrature component, generates a modulation signal of the in-phase component and the quadrature component, and generates the generated in-phase component And quadrature component modulation signals are output from output terminals 110 and 111, respectively.
[0050]
Next, the operation of modulated signal generating apparatus 100 having the above configuration will be described with reference to the flowchart of FIG.
[0051]
First, in ST1000, a bit string of transmission symbols is input from input terminal 101, and is output to symbol parameter generation section 102 and symbol number generation section 103, respectively.
[0052]
In ST1100, the symbol parameter generation unit 102 converts the symbol parameters corresponding to the bit string input in ST1000 into the in-phase component address generation unit 104, the quadrature component address generation unit 105, according to the symbol parameter generation table shown in FIG. Are output to the positive / negative inversion determination unit 108. Similarly, the symbol number generation unit 103 counts the symbol numbers of the bit strings input in ST1000, and outputs them to the in-phase component address generation unit 104, the quadrature component address generation unit 105, and the positive / negative inversion determination unit 108, respectively. To do.
[0053]
In ST1200, in-phase component address generation section 104 generates an in-phase component address based on the symbol parameter and symbol number generated in ST1100, and the generated address is stored in in-phase component modulation pattern storage section 106. Output. Further, orthogonal component address generation section 105 generates an orthogonal component address based on the symbol parameter and symbol number generated in ST1100, and outputs the generated address to orthogonal component modulation pattern storage section 107. . Further, positive / negative inversion determination section 108 determines the presence / absence of positive / negative inversion of the modulation pattern based on the symbol parameter and symbol number generated in ST1100, and outputs the determination result to modulation signal generation section 109.
[0054]
In ST1300, the in-phase component modulation pattern corresponding to the in-phase component address generated in ST1200 is read from in-phase component modulation pattern storage section 106, and the read in-phase component modulation pattern is read to modulation signal generation section 109. Output. Further, the orthogonal component modulation pattern corresponding to the orthogonal component address similarly generated in ST1200 is read from the orthogonal component modulation pattern storage unit 107, and the read orthogonal component modulation pattern is output to the modulation signal generation unit 109.
[0055]
In ST1400, the modulation signal generation unit 109 determines whether the inversion of positive / negative is performed on each in-phase component and quadrature component modulation pattern read out in ST1300 based on the determination result in the positive / negative inversion determination unit 108 in ST1200. to decide. If there is positive / negative reversal as a result of this determination, the process proceeds to ST1500, and if there is no positive / negative reversal, the process immediately proceeds to ST1600.
[0056]
In ST1500, the modulation signal generation section 109 inverts the sign of the modulation pattern determined to have positive / negative reversal, and then proceeds to ST1600. It should be noted that the positive / negative inversion is not performed for the modulation pattern determined to have no positive / negative inversion.
[0057]
In ST1600, the modulation signal generation section 109 performs the in-phase inversion processing (ST1400, ST1500) based on the determination result in ST1200 on the in-phase component and quadrature component modulation patterns read out in ST1300. Output as output signals 110 and 111 as component and orthogonal component modulation signals, respectively.
[0058]
As described above, according to the present embodiment, the modulation pattern for the in-phase component and the quadrature component selected based on the predetermined regularity from the modulation signal of all patterns for the transmission symbol is stored for each component, Modulation pattern addresses for in-phase components and quadrature components are generated using the parameters and symbol numbers, respectively, and symbol parameters and symbol numbers are assigned to the modulation patterns for in-phase components and quadrature components read in association with the generated addresses. Since the modulation signal is generated by performing the corresponding positive / negative inversion, the required amount of memory can be reduced. For example, as described above, the memory amount required for 256 words can be reduced to a memory amount of 18 words by combining 9 words for the in-phase component and 9 words for the quadrature component (see FIG. 2).
[0059]
Further, when the above configuration is realized by hardware, since it is a hardware configuration only for address calculation, it can be realized only by a logical operation with a small number of bits without a sign, and the circuit scale can be reduced. .
[0060]
In addition, the modulation signal generation apparatus 100 according to the present embodiment can of course be mounted on a mobile station apparatus or a base station apparatus. Therefore, in this case, it is possible to provide a mobile station apparatus and a base station apparatus that have the same operational effects.
[0061]
(Embodiment 2)
FIG. 4 is a block diagram showing a configuration of the modulation signal generating apparatus according to Embodiment 2 of the present invention. The modulation signal generation apparatus 200 has the same basic configuration as that of the modulation signal generation apparatus 100 shown in FIG. 1, and the same components are denoted by the same reference numerals and description thereof is omitted.
[0062]
As shown in FIG. 4, the present embodiment is characterized in that one modulation pattern storage unit 201 is provided instead of the in-phase component modulation pattern storage unit 106 and the quadrature component modulation pattern storage unit 107 shown in FIG. It is. For this reason, the modulation pattern storage unit 201 stores a common modulation pattern for the in-phase component and the quadrature component. For example, an address generated by the in-phase component address generation unit 104a with an offset is used for the quadrature component. Then, a predetermined modulation pattern is stored corresponding to the address generated by the in-phase component address generation unit 104a.
[0063]
The modulation pattern storage unit 201 may store a modulation pattern corresponding to the address generated by the orthogonal component address generation unit 105a. In this case, the address for the in-phase component is obtained by adding an offset to the address generated by the quadrature component address generator 105a.
[0064]
FIG. 5 shows an example of memory contents in the modulation pattern storage unit 201. When storing the modulation pattern in the storage unit 201, paying attention to the fact that the modulation signal has a certain regularity, and that it is possible to make the other address by adding an offset to one of the generated addresses. The predetermined modulation pattern is selected so that all patterns of modulation signals (in-phase component and quadrature component) can be generated from the address generated from the symbol parameter and the symbol number and the result of determination of the presence / absence of positive / negative inversion. Thus, by storing a modulation pattern common to the in-phase component and the quadrature component in one storage unit 201, for example, the memory amount required for 256 words can be reduced to a memory amount of 12 words.
[0065]
Next, the operation of the modulation signal generating apparatus 200 having the above configuration will be described with reference to the flowchart of FIG. Here, a case where a modulation pattern corresponding to an address generated by the in-phase component address generation unit 104a is stored in the modulation pattern storage unit 201 will be described. However, it is generated by the orthogonal component address generation unit 105a. The operation is almost the same when the modulation pattern is stored corresponding to the address to be processed.
[0066]
In the present embodiment, as shown in FIG. 6, ST1310 is inserted into the flowchart shown in FIG. 3, and ST1300 is deleted.
[0067]
ST1000 to ST1200 are the same as the steps of the flowchart shown in FIG. However, in the present embodiment, in ST1200, the address generated by quadrature component address generator 105a is obtained by adding an offset to the address generated by in-phase component address generator 104a. Similarly, in ST1200, the address generated by the in-phase component address generation unit 104a and the address generated by the quadrature component address generation unit 105a are each output to the modulation pattern storage unit 201.
[0068]
In ST1310, a modulation pattern for the in-phase component corresponding to the in-phase component address generated in ST1200 is read from modulation pattern storage unit 201, and the modulation signal generation unit uses the read modulation pattern as the modulation pattern for in-phase component. Output to 109. Also, the modulation pattern for the orthogonal component corresponding to the orthogonal component address generated in ST1200 is read from the same modulation pattern storage unit 201, and the read modulation pattern is read as the modulation pattern for the orthogonal component to the modulation signal generation unit 109. Output.
[0069]
ST1400 to ST1600 are the same as the steps of the flowchart shown in FIG.
[0070]
As described above, according to the present embodiment, the modulation pattern selected based on the predetermined regularity from the modulation signal of all patterns for the transmission symbol is stored, and the in-phase component and the symbol number are used using the symbol parameter and the symbol number. Modulation pattern addresses for quadrature components are generated, and the modulation pattern for in-phase and quadrature components read in association with the generated addresses is modulated by performing positive / negative inversion according to symbol parameters and symbol numbers. Since the signal is generated, a necessary amount of memory can be reduced. For example, as described above, the memory amount required for 256 words can be reduced to a memory amount of 12 words (see FIG. 5), and the memory amount of 6 words can be further reduced as compared with the first embodiment. Can do.
[0071]
Further, when the above configuration is realized by hardware, since it is a hardware configuration only for address calculation, it can be realized only by a logical operation with a small number of bits without a sign, and the circuit scale can be reduced. .
[0072]
In addition, the modulation signal generation apparatus 200 according to the present embodiment can of course be mounted on a mobile station apparatus or a base station apparatus. Therefore, in this case, it is possible to provide a mobile station apparatus and a base station apparatus that have the same operational effects.
[0073]
(Embodiment 3)
FIG. 7 is a block diagram showing a configuration of the modulation signal generating apparatus according to Embodiment 3 of the present invention. The modulation signal generation device 300 has the same basic configuration as that of the modulation signal generation device 100 shown in FIG. 1, and the same components are denoted by the same reference numerals and description thereof is omitted.
[0074]
As shown in FIG. 7, this embodiment is characterized in that the in-phase component address generation unit 104, the quadrature component address generation unit 105, the in-phase component modulation pattern storage unit 106, and the quadrature component modulation pattern shown in FIG. Instead of the storage unit 107, one address generation unit 301 and one modulation pattern storage unit 302 are provided.
[0075]
Here, the address generation unit 301 generates one common address for the in-phase component and the quadrature component based on the input symbol parameter and symbol number, and outputs the generated address to the modulation pattern storage unit 302. The modulation pattern storage unit 302 stores modulation patterns for the in-phase component and the quadrature component that are generated by the address generation unit 301 and correspond to addresses common to the in-phase component and the quadrature component. For example, if the bit width of the modulation pattern stored in the modulation pattern storage unit 302 is 16 bits in total, the modulation pattern for the in-phase component is stored in the upper 8 bits and the modulation pattern for the orthogonal component is stored in the lower 8 bits. ing. The bit allocation may be reversed between the upper and lower bits.
[0076]
FIG. 8 shows an example of memory contents in the modulation pattern storage unit 302. When storing the modulation pattern for the in-phase component and the quadrature component in the storage unit 302, the modulation signal has a certain regularity, and under the common address, the modulation pattern for each component is combined and the upper bits In other words, modulation signals (in-phase component and quadrature component) of all patterns are generated from one common address generated from the symbol parameter and symbol number, and the determination result of positive / negative inversion. In order to be able to do so, a combination of modulation patterns for in-phase and quadrature components is selected. By combining the modulation patterns for the in-phase component and the quadrature component and storing them under one address in this way, for example, the memory amount required for 256 words can be reduced to a memory amount of 9 words.
[0077]
Next, the operation of modulated signal generating apparatus 300 having the above configuration will be described with reference to the flowchart of FIG.
[0078]
In this embodiment, as shown in FIG. 9, ST1210 and ST1320 are inserted into the flowchart shown in FIG. 3, and ST1200 and ST1300 are deleted. In this embodiment, in ST1210 of FIG. 9, predetermined processing is performed without dividing the in-phase component and the quadrature component.
[0079]
ST1000 and ST1100 are the same as the steps of the flowchart shown in FIG. However, in the present embodiment, the symbol parameter generated by the symbol parameter generation unit 102 and the symbol number generated by the symbol number generation unit 103 are output to both the address generation unit 301 and the positive / negative inversion determination unit 108, respectively. The
[0080]
In ST1210, address generation section 301 generates one common address for the in-phase component and quadrature component based on the symbol parameter and symbol number generated in ST1100, and stores the generated address in modulation pattern storage section 302. Output. Further, positive / negative inversion determination section 108 determines the presence / absence of positive / negative inversion of the modulation pattern based on the symbol parameter and symbol number generated in ST1100, and outputs the determination result to modulation signal generation section 109.
[0081]
In ST1320, a combination of modulation patterns for in-phase and quadrature components corresponding to one address generated in ST1210 is read from modulation pattern storage section 302, and modulation patterns for in-phase and quadrature components in the read combination are read. Are output to the modulation signal generator 109, respectively.
[0082]
ST1400 to ST1600 are the same as the steps of the flowchart shown in FIG.
[0083]
Thus, according to the present embodiment, each modulation pattern stored in modulation pattern storage section 302 is modulated for in-phase components and quadrature components selected based on predetermined regularity from the modulation signals of all patterns. Since it is configured by combining patterns, the required memory amount can be further reduced although the calculation accuracy is inferior to that of the first embodiment. For example, as described above, the modulation pattern for the in-phase component and the quadrature component can be stored with one address, so that the memory amount of 9 words can be further reduced. In addition, since one common address is generated for the in-phase component and the quadrature component, the amount of calculation processing can be suppressed.
[0084]
In addition, the modulation signal generation apparatus 300 according to the present embodiment can of course be mounted on a mobile station apparatus or a base station apparatus. Therefore, in this case, it is possible to provide a mobile station apparatus and a base station apparatus that have the same operational effects.
[0085]
(Embodiment 4)
FIG. 10 is a block diagram showing a configuration of the reverse rotation signal generator according to Embodiment 4 of the present invention.
[0086]
The reverse rotation signal generation device 400 shown in FIG. 1 includes an input terminal 401, a symbol number generation unit 402, a cosine component address generation unit 403, a sine component address generation unit 404, and a cosine component reverse rotation pattern storage unit. 405, a reverse rotation pattern storage unit 406 for sine components, a positive / negative inversion determination unit 407, a reverse rotation signal generation unit 408, and output terminals 409 and 410.
[0087]
The symbol number generation unit 402 extracts received symbols from the received data input via the input terminal 401, and generates a symbol number obtained by counting the received symbols as the cosine component address generation unit 403 and sine component address generation. Output to the unit 404 and the positive / negative inversion determination unit 407, respectively.
[0088]
The cosine component address generation unit 403 generates an address based on the input symbol number, and outputs the generated address to the cosine component reverse rotation pattern storage unit 405.
[0089]
The sine component address generation unit 404 generates an address based on the input symbol number, and outputs the generated address to the sine component reverse rotation pattern storage unit 406.
[0090]
The cosine component reverse rotation pattern storage unit 405 stores a cosine component reverse rotation pattern corresponding to the address generated based on the symbol number, and the address is input from the cosine component address generation unit 403. In this case, the reverse rotation pattern for the cosine component stored at the address is output to the reverse rotation signal generation unit 408.
[0091]
The reverse rotation pattern storage unit 406 for the sine component stores a reverse rotation pattern for the sine component in a memory corresponding to the address generated based on the symbol number, and the address is input from the address generation unit 404 for the sine component. If it is, the reverse rotation pattern for the sine component stored at the address is output to the reverse rotation signal generation unit 408.
[0092]
FIGS. 11A and 11B show examples of memory contents in the cosine component reverse rotation pattern storage unit 405 and the sine component reverse rotation pattern storage unit 406, respectively. When storing the reverse rotation pattern for the cosine component and the sine component in each of the storage units 405 and 406, paying attention to the regularity of the reverse rotation signal, each address generated from the symbol number and the result of the presence / absence of positive / negative inversion The reverse rotation patterns for the cosine component and the sine component are selected so that the reverse rotation signals (cosine component and sine component) of all patterns can be generated from the above. By storing the reverse rotation patterns for the cosine component and the sine component in each of the storage units 405 and 406 in this way, for example, the memory amount required for 32 words is set to the sum of 5 words for the cosine component and 5 words for the sine component The amount of memory can be reduced to 10 words.
[0093]
The positive / negative inversion determination unit 407 is positive / negative necessary for converting the reverse rotation pattern stored in the cosine component reverse rotation pattern storage unit 405 and the sine component reverse rotation pattern storage unit 406 into a reverse rotation signal based on the symbol number. The presence or absence of inversion is determined, and the determination result is output to the reverse rotation signal generation unit 408.
[0094]
The reverse rotation signal generation unit 408 performs positive / negative inversion of the reverse rotation signal pattern for the cosine component and the sine component based on the determination result of the positive / negative inversion determination unit 407, and generates a reverse rotation signal of the cosine component and the sine component, The generated reverse rotation signals of the cosine component and sine component are output from output terminals 409 and 410, respectively.
[0095]
Next, the operation of the reverse rotation signal generation device 400 having the above configuration will be described with reference to the flowchart of FIG.
[0096]
First, in ST2000, a bit string of received symbols is input from input terminal 401 and output to symbol number generation section 402.
[0097]
In ST2100, symbol number generation section 402 counts the symbol number of the bit string input in ST2000, and cosine component address generation section 403, sine component address generation section 404, positive / negative inversion determination section 407, Respectively.
[0098]
In ST2200, cosine component address generation section 403 generates a cosine component address based on the symbol number generated in ST2100, and outputs the generated address to cosine component reverse rotation pattern storage section 405. Also, the sine component address generation unit 404 generates an address for the sine component based on the symbol number generated in ST2100, and outputs the generated address to the reverse rotation pattern storage unit 406 for sine component. Also, the positive / negative inversion determination unit 407 determines the presence / absence of positive / negative inversion of the reverse rotation pattern based on the symbol number generated in ST2100, and outputs the determination result to the reverse rotation signal generation unit 408.
[0099]
In ST2300, the reverse rotation pattern for the cosine component corresponding to the cosine component address generated in ST2200 is read from the cosine component reverse rotation pattern storage unit 405, and the read reverse rotation pattern for the cosine component is read as the reverse rotation signal. The data is output to the generation unit 408. Further, the reverse rotation pattern for the sine component corresponding to the sine component address generated in ST2200 is read from the reverse rotation pattern storage unit 406 for sine component, and the read reverse rotation pattern for the sine component is read as the reverse rotation signal generation unit. Output to 408.
[0100]
Then, in ST2400, the reverse rotation signal generation unit 408 performs positive / negative inversion on the basis of the determination result in the positive / negative inversion determination unit 407 in ST2200 for each reverse rotation pattern for the cosine component and sine component read in ST2300. Judgment is made. If there is positive / negative reversal as a result of this determination, the process proceeds to ST2500, and if there is no positive / negative reversal, the process immediately proceeds to ST2600.
[0101]
In ST2500, the reverse rotation signal generation unit 408 inverts the positive / negative polarity of the reverse rotation pattern determined to have positive / negative reversal, and then proceeds to ST2600. In addition, about the reverse rotation pattern determined that there is no positive / negative reversal, positive / negative reversal is not performed.
[0102]
In ST2600, the reverse rotation signal generation unit 408 performs the result of applying positive / negative inversion processing (ST2400, ST2500) based on the determination result in ST2200 to each reverse rotation pattern for cosine component and sine component read in ST2300. Output from output terminals 409 and 410 as reverse rotation signals of cosine and sine components, respectively.
[0103]
As described above, according to the embodiment of the present invention, only the reverse rotation pattern selected based on the predetermined regularity from the reverse rotation signals of all patterns for the received symbol is stored, and the symbol number is used as the address. Is generated, and a reverse rotation signal is generated by performing positive / negative inversion according to the symbol number with respect to the reverse rotation pattern read in association with the generated address, so that a necessary memory amount can be reduced. For example, as described above, the amount of memory required for 32 words can be reduced to a memory amount of 10 words by combining 5 words for the cosine component and 5 words for the sine component (see FIG. 11).
[0104]
Further, when the above configuration is realized by hardware, since it is a hardware configuration only for address calculation, it can be realized only by a logical operation with a small number of bits without a sign, and the circuit scale can be reduced. .
[0105]
Further, the reverse rotation signal generation device 400 of the present embodiment can of course be mounted on a mobile station device or a base station device. Therefore, in this case, it is possible to provide a mobile station apparatus and a base station apparatus that have the same operational effects.
[0106]
(Embodiment 5)
FIG. 13 is a block diagram showing the configuration of the reverse rotation signal generation device according to Embodiment 5 of the present invention. The reverse rotation signal generation device 500 has the same basic configuration as that of the reverse rotation signal generation device 400 shown in FIG. 10, and the same components are denoted by the same reference numerals and description thereof is omitted. To do.
[0107]
As shown in FIG. 13, the present embodiment is characterized by one reverse rotation pattern storage unit instead of the cosine component reverse rotation pattern storage unit 405 and the sine component reverse rotation pattern storage unit 406 shown in FIG. 501. Therefore, the reverse rotation pattern storage unit 501 stores a modulation pattern common to the cosine component and the sine component. For example, the sine component is obtained by adding an offset to the address generated by the cosine component address generation unit 403a. In addition, a predetermined reverse rotation pattern is stored corresponding to the address generated by the cosine component address generation unit 403a.
[0108]
The reverse rotation pattern storage unit 501 may store a reverse rotation pattern corresponding to the address generated by the sine component address generation unit 404a. In this case, an address generated by the sine component address generation unit 404a with an offset is an address for the cosine component.
[0109]
FIG. 14 shows an example of memory contents in the reverse rotation pattern storage unit 501. When storing the reverse rotation pattern in the storage unit 501, attention is paid to the fact that the reverse rotation signal has a certain regularity, and that it is possible to change the generated one address to the other address. Then, a predetermined reverse rotation pattern is selected so that reverse rotation signals (cosine component and sine component) of all patterns can be generated from the address generated from the symbol number and the determination result of whether the sign is reversed. Thus, by storing the reverse rotation pattern common to the cosine component and the sine component in one storage unit 501, for example, the memory amount required for 32 words can be reduced to a memory amount of 5 words.
[0110]
Next, the operation of the reverse rotation signal generation device 500 having the above configuration will be described with reference to the flowchart of FIG. Here, a case where the reverse rotation pattern storage unit 501 stores a reverse rotation pattern corresponding to the address generated by the cosine component address generation unit 403a will be described. However, the sine component address generation unit 404a The same operation is performed when the reverse rotation pattern is stored corresponding to the generated address.
[0111]
In the present embodiment, as shown in FIG. 15, ST2310 is inserted in the flowchart shown in FIG. 12, and ST2300 is deleted.
[0112]
ST2000 to ST2200 are the same as the steps of the flowchart shown in FIG. However, in this embodiment, in ST2200, the address generated by sine component address generation section 404a is obtained by adding an offset to the address generated by cosine component address generation section 403a. Similarly, in ST1200, the address generated by the cosine component address generation unit 403a and the address generated by the sine component address generation unit 404a are output to the reverse rotation pattern storage unit 501, respectively.
[0113]
In ST2310, the reverse rotation pattern for cosine component corresponding to the address for cosine component generated in ST2200 is read from reverse rotation pattern storage section 501, and the read reverse rotation pattern is read as the reverse rotation pattern for cosine component. Output to the reverse rotation signal generator 408. Also, the reverse rotation pattern for the sine component corresponding to the sine component address generated in ST2200 is read out from the same reverse rotation pattern storage unit 501, and the read reverse rotation pattern is inverted as the reverse rotation pattern for the sine component. Output to the rotation signal generation unit 408.
[0114]
ST2400 to ST2600 are the same as the steps of the flowchart shown in FIG.
[0115]
As described above, according to the present embodiment, the reverse rotation pattern selected based on the predetermined regularity from the reverse rotation signals of all patterns for the received symbol is stored, and the cosine component and sine are used by using the symbol number. A reverse rotation pattern address for each component is generated, and a reverse rotation signal is generated by performing positive / negative inversion according to the symbol number with respect to the reverse rotation pattern for the cosine component and sine component read in correspondence with the generated address. Therefore, the necessary memory amount can be reduced. For example, as described above, the memory amount required for 32 words can be reduced to a memory amount of 5 words (see FIG. 14), and the memory amount of 5 words can be further reduced than in the case of the fourth embodiment. Can do.
[0116]
Further, when the above configuration is realized by hardware, since it is a hardware configuration only for address calculation, it can be realized only by a logical operation with a small number of bits without a sign, and the circuit scale can be reduced. .
[0117]
In addition, the reverse rotation signal generation device 500 of the present embodiment can of course be mounted on a mobile station device or a base station device. Therefore, in this case, it is possible to provide a mobile station apparatus and a base station apparatus that have the same operational effects.
[0118]
(Embodiment 6)
FIG. 16 is a block diagram showing a configuration of a reverse rotation signal generation device according to Embodiment 6 of the present invention. The reverse rotation signal generation device 600 has the same basic configuration as that of the reverse rotation signal generation device 400 shown in FIG. 10, and the same components are denoted by the same reference numerals and description thereof is omitted. To do.
[0119]
As shown in FIG. 16, this embodiment is characterized in that the cosine component address generation unit 403, the sine component address generation unit 404, the cosine component reverse rotation pattern storage unit 405, and the sine component reverse rotation shown in FIG. Instead of the rotation pattern storage unit 406, an address generation unit 601 and one reverse rotation pattern storage unit 602 are provided.
[0120]
Here, the address generation unit 601 generates one common address for the cosine component and the sine component based on the input symbol number, and the reverse rotation pattern storage unit 602 generates the address generated by the address generation unit 601. Corresponding addresses common to the cosine component and the sine component are stored in the reverse rotation pattern for the cosine component and the sine component. For example, when the bit width of the reverse rotation pattern stored in the reverse rotation pattern storage unit 602 is 16 bits in total, the reverse rotation pattern for the cosine component in the upper 8 bits and the reverse rotation pattern for the sine component in the lower 8 bits Are stored. The bit allocation may be reversed between the upper and lower bits.
[0121]
FIG. 17 shows an example of memory contents in the reverse rotation pattern storage unit 602. When storing the reverse rotation pattern for the cosine component and the sine component in the storage unit 602, the reverse rotation signal has a certain regularity, and the reverse rotation pattern for each component is combined under a common address. Focusing on the fact that it can be assigned to the upper bit and the lower bit, the reverse rotation signal (cosine component and sine component) of all patterns is obtained from one common address generated from the symbol number and the result of the presence / absence of positive / negative inversion. A combination of reverse rotation patterns for the cosine and sine components has been selected so that they can be generated. Thus, by combining the reverse rotation patterns for the cosine component and the sine component and storing them under one address, for example, the memory amount required for 32 words can be reduced to a memory amount of 5 words.
[0122]
Next, the operation of the reverse rotation signal generation device 600 having the above configuration will be described with reference to the flowchart of FIG.
[0123]
In this embodiment, as shown in FIG. 18, ST2210 and ST2320 are inserted into the flowchart shown in FIG. 12, and ST2200 and ST2300 are deleted. In the present embodiment, in ST2210 of FIG. 18, predetermined processing is performed without dividing cosine component and sine component.
[0124]
ST2000 and ST2100 are the same as the steps in the flowchart shown in FIG. However, in the present embodiment, the symbol number generated by the symbol number generation unit 402 is output to both the address generation unit 601 and the positive / negative inversion determination unit 407.
[0125]
In ST2210, address generating section 601 generates one common address for the cosine component and sine component based on the symbol number generated in ST2100, and outputs the generated address to reverse rotation pattern storage section 602. In addition, the positive / negative inversion determination unit 407 determines whether the reverse rotation pattern is positive / negative inversion based on the symbol number generated in ST2100, and outputs the determination result to the reverse rotation signal generation unit 408.
[0126]
In ST2320, the combination of the reverse rotation pattern for the cosine component and the sine component corresponding to one address generated in ST2210 is read from the reverse rotation pattern storage unit 602, and the combination for the cosine component and the sine component in the read combination is read. The reverse rotation pattern is output to the reverse rotation signal generation unit 408, respectively.
[0127]
ST2400 to ST2600 are the same as the steps of the flowchart shown in FIG.
[0128]
As described above, according to the present embodiment, each reverse rotation pattern stored in the reverse rotation pattern storage unit 602 is a cosine component and a sine component selected based on the predetermined regularity from the reverse rotation signals of all patterns. Therefore, although the calculation accuracy is inferior to that of the fourth embodiment, the required memory amount can be reduced. For example, as described above, since the reverse rotation pattern for the cosine component and the sine component can be stored with one address, the memory amount of 5 words can be further reduced. In addition, since one common address is generated for the cosine component and the sine component, the amount of calculation processing can be suppressed.
[0129]
In addition, the reverse rotation signal generation device 600 of the present embodiment can of course be mounted on a mobile station device or a base station device. Therefore, in this case, it is possible to provide a mobile station apparatus and a base station apparatus that have the same operational effects.
[0130]
【The invention's effect】
As described above, according to the present invention, the required memory amount can be reduced.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a configuration of a modulation signal generation apparatus according to Embodiment 1 of the present invention.
FIG. 2 is a diagram showing an example of memory contents in which in-phase component modulation patterns and quadrature component modulation patterns are stored according to Embodiment 1 of the present invention;
FIG. 3 is a flowchart showing the operation of the modulation signal generating apparatus according to Embodiment 1 of the present invention.
FIG. 4 is a block diagram showing a configuration of a modulation signal generating apparatus according to Embodiment 2 of the present invention.
FIG. 5 is a diagram showing an example of memory contents storing modulation patterns according to Embodiment 2 of the present invention;
FIG. 6 is a flowchart showing the operation of the modulation signal generating apparatus according to the second embodiment of the present invention.
FIG. 7 is a block diagram showing a configuration of a modulation signal generating apparatus according to Embodiment 3 of the present invention.
FIG. 8 is a diagram showing an example of memory contents storing modulation patterns of in-phase components and quadrature components according to Embodiment 3 of the present invention
FIG. 9 is a flowchart showing the operation of the modulation signal generating apparatus according to the third embodiment of the present invention.
FIG. 10 is a block diagram showing a configuration of a reverse rotation signal generation apparatus according to Embodiment 4 of the present invention.
FIG. 11 is a diagram showing an example of memory contents storing a cosine component reverse rotation pattern and a sine component reverse rotation pattern according to Embodiment 4 of the present invention;
FIG. 12 is a flowchart showing an operation of the reverse rotation signal generation device according to the fourth embodiment of the present invention.
FIG. 13 is a block diagram showing a configuration of a reverse rotation signal generation device according to a fifth embodiment of the present invention.
FIG. 14 is a diagram showing an example of memory contents storing a reverse rotation pattern according to the fifth embodiment of the present invention.
FIG. 15 is a flowchart showing the operation of the reverse rotation signal generation device according to the fifth embodiment of the present invention;
FIG. 16 is a block diagram showing a configuration of a reverse rotation signal generation device according to Embodiment 6 of the present invention;
FIG. 17 is a diagram showing an example of memory contents storing reverse rotation patterns of cosine components and sine components according to Embodiment 6 of the present invention;
FIG. 18 is a flowchart showing the operation of the reverse rotation signal generation device according to the sixth embodiment of the present invention.
FIG. 19 shows an example of a symbol parameter generation table.
FIG. 20 is a diagram illustrating an example of a mapping position
[Explanation of symbols]
101, 401 Input terminal
102 Symbol parameter generator
103, 402 Symbol number generator
104, 104a In-phase component address generator
105, 105a Address generation unit for orthogonal component
106 In-phase component modulation pattern storage unit
107 Orthogonal component modulation pattern storage unit
108, 407 Positive / negative inversion determination unit
109 Modulation signal generator
110, 111, 409, 410 Output terminal
201, 302 Modulation pattern storage unit
301, 601 Address generator
403, 403a Cosine component address generator
404, 404a Sine component address generator
405 Reverse rotation pattern storage unit for cosine component
406 Reverse rotation pattern storage unit for sine component
408 Reverse rotation signal generator
501, 602 Reverse rotation pattern storage unit

Claims (14)

送信シンボルに対する全パターンの変調信号から所定の規則性に基づいて選択された変調パターンを記憶する記憶手段と、
送信シンボルのビットパターンからシンボルパラメータを生成するシンボルパラメータ生成手段と、
送信シンボルをカウントしてシンボル番号を生成するシンボル番号生成手段と、
前記シンボルパラメータ生成手段によって生成されたシンボルパラメータおよび前記シンボル番号生成手段によって生成されたシンボル番号に基づいて、前記記憶手段に記憶された変調パターンのアドレスを生成するアドレス生成手段と、
前記シンボルパラメータ生成手段によって生成されたシンボルパラメータおよび前記シンボル番号生成手段によって生成されたシンボル番号に基づいて、前記記憶手段に記憶された変調パターンの正負反転の有無を判定する判定手段と、
前記記憶手段から前記アドレス生成手段によって生成されたアドレスに対応づけて読み出された変調パターンおよび前記判定手段の判定結果に基づいて、送信シンボルの変調信号を生成する変調信号生成手段と、
を具備することを特徴とする変調信号生成装置。Storage means for storing a modulation pattern selected based on a predetermined regularity from modulation signals of all patterns for transmission symbols;
Symbol parameter generation means for generating a symbol parameter from a bit pattern of a transmission symbol;
Symbol number generation means for generating a symbol number by counting transmission symbols;
An address generation means for generating an address of a modulation pattern stored in the storage means based on the symbol parameter generated by the symbol parameter generation means and the symbol number generated by the symbol number generation means;
A determination unit for determining the presence or absence of positive / negative inversion of the modulation pattern stored in the storage unit based on the symbol parameter generated by the symbol parameter generation unit and the symbol number generated by the symbol number generation unit;
Modulation signal generation means for generating a modulation signal of a transmission symbol based on the modulation pattern read out in association with the address generated by the address generation means from the storage means and the determination result of the determination means;
A modulation signal generating apparatus comprising: 前記記憶手段は、
送信シンボルに対する全パターンの変調信号から所定の規則性に基づいて選択された同相成分用の変調パターンを記憶する第１記憶手段と、
送信シンボルに対する全パターンの変調信号から所定の規則性に基づいて選択された直交成分用の変調パターンを記憶する第２記憶手段とを有し、
前記アドレス生成手段は、
前記シンボルパラメータ生成手段によって生成されたシンボルパラメータおよび前記シンボル番号生成手段によって生成されたシンボル番号に基づいて、前記第１記憶手段に記憶された同相成分用の変調パターンのアドレスを生成する第１アドレス生成手段と、
前記シンボルパラメータ生成手段によって生成されたシンボルパラメータおよび前記シンボル番号生成手段によって生成されたシンボル番号に基づいて、前記第２記憶手段に記憶された直交成分用の変調パターンのアドレスを生成する第２アドレス生成手段とを有し、
前記判定手段は、
前記シンボルパラメータ生成手段によって生成されたシンボルパラメータおよび前記シンボル番号生成手段によって生成されたシンボル番号に基づいて、前記第１記憶手段に記憶された同相成分用の変調パターンおよび前記第２記憶手段に記憶された直交成分用の変調パターンの正負反転の有無を判定し、
前記変調信号生成手段は、
前記第１記憶手段から前記第１アドレス生成手段によって生成されたアドレスに対応づけて読み出された同相成分用の変調パターン、前記第２記憶手段から前記第２アドレス生成手段によって生成されたアドレスに対応づけて読み出された直交成分用の変調パターン、および前記判定手段の判定結果に基づいて、送信シンボルの変調信号を生成する、
ことを特徴とする請求項１記載の変調信号生成装置。The storage means
First storage means for storing modulation patterns for in-phase components selected based on predetermined regularity from modulation signals of all patterns for transmission symbols;
Second storage means for storing a modulation pattern for orthogonal components selected based on a predetermined regularity from modulation signals of all patterns for transmission symbols;
The address generating means
A first address for generating an address of the modulation pattern for the in-phase component stored in the first storage unit based on the symbol parameter generated by the symbol parameter generation unit and the symbol number generated by the symbol number generation unit Generating means;
A second address for generating an address of a modulation pattern for orthogonal components stored in the second storage unit based on the symbol parameter generated by the symbol parameter generation unit and the symbol number generated by the symbol number generation unit Generating means,
The determination means includes
Based on the symbol parameter generated by the symbol parameter generation means and the symbol number generated by the symbol number generation means, the modulation pattern for the in-phase component stored in the first storage means and the second storage means The presence or absence of inversion of the modulation pattern for the orthogonal component
The modulation signal generating means includes
The modulation pattern for the in-phase component read out from the first storage unit in association with the address generated by the first address generation unit, and the address generated by the second address generation unit from the second storage unit Generating a modulation signal of a transmission symbol based on the modulation pattern for orthogonal components read in association with the determination result of the determination unit;
The modulated signal generating apparatus according to claim 1. 前記アドレス生成手段は、
前記シンボルパラメータ生成手段によって生成されたシンボルパラメータおよび前記シンボル番号生成手段によって生成されたシンボル番号に基づいて、前記記憶手段に記憶された変調パターンのうち同相成分用にする変調パターンのアドレスを生成する第１アドレス生成手段と、
前記シンボルパラメータ生成手段によって生成されたシンボルパラメータおよび前記シンボル番号生成手段によって生成されたシンボル番号に基づいて、前記記憶手段に記憶された変調パターンのうち直交成分用にする変調パターンのアドレスを生成する第２アドレス生成手段とを有し、
前記判定手段は、
前記シンボルパラメータ生成手段によって生成されたシンボルパラメータおよび前記シンボル番号生成手段によって生成されたシンボル番号に基づいて、前記記憶手段に記憶された、同相成分および直交成分用にする変調パターンの正負反転の有無を判定し、
前記変調信号生成手段は、
前記記憶手段から前記第１アドレス生成手段によって生成されたアドレスに対応づけて読み出された同相成分用にする変調パターン、前記記憶手段から第２アドレス生成手段によって生成されたアドレスに対応づけて読み出された直交成分用にする変調パターン、および前記判定手段の判定結果に基づいて、送信シンボルの変調信号を生成する、
ことを特徴とする請求項１記載の変調信号生成装置。The address generating means
Based on the symbol parameter generated by the symbol parameter generation means and the symbol number generated by the symbol number generation means, an address of a modulation pattern for the in-phase component among the modulation patterns stored in the storage means is generated. First address generation means;
Based on the symbol parameter generated by the symbol parameter generation means and the symbol number generated by the symbol number generation means, an address of a modulation pattern for orthogonal components among the modulation patterns stored in the storage means is generated. Second address generation means,
The determination means includes
Based on the symbol parameter generated by the symbol parameter generation means and the symbol number generated by the symbol number generation means, presence / absence of positive / negative inversion of the modulation pattern for the in-phase component and quadrature component stored in the storage means Determine
The modulation signal generating means includes
A modulation pattern for the in-phase component read from the storage means in association with the address generated by the first address generation means, and read from the storage means in association with the address generated by the second address generation means Based on the output modulation pattern for the orthogonal component and the determination result of the determination unit, a modulation signal of a transmission symbol is generated.
The modulated signal generating apparatus according to claim 1. 前記記憶手段に記憶された各変調パターンは、全パターンの変調信号から所定の規則性に基づいて選択された同相成分用および直交成分用の変調パターンを組み合わせて構成されていることを特徴とする請求項１記載の変調信号生成装置。Each modulation pattern stored in the storage means is configured by combining modulation patterns for in-phase components and quadrature components selected based on predetermined regularity from modulation signals of all patterns. The modulation signal generating apparatus according to claim 1. 請求項１から請求項４のいずれかに記載の変調信号生成装置を有することを特徴とする移動局装置。A mobile station apparatus comprising the modulated signal generation apparatus according to claim 1. 請求項１から請求項４のいずれかに記載の変調信号生成装置を有することを特徴とする基地局装置。A base station apparatus comprising the modulation signal generation apparatus according to claim 1. 送信シンボルのビットパターンからシンボルパラメータを生成するシンボルパラメータ生成ステップと、
送信シンボルをカウントしてシンボル番号を生成するシンボル番号生成ステップと、
前記シンボルパラメータ生成ステップで生成したシンボルパラメータおよび前記シンボル番号生成ステップで生成したシンボル番号に基づいて、送信シンボルに対する全パターンの変調信号から所定の規則性に基づいて選択された変調パターンを記憶する記憶手段に記憶された変調パターンのアドレスを生成するアドレス生成ステップと、
前記シンボルパラメータ生成ステップで生成したシンボルパラメータおよび前記シンボル番号生成ステップで生成したシンボル番号に基づいて、前記記憶手段に記憶された変調パターンの正負反転の有無を判定する判定ステップと、
前記記憶手段から前記アドレス生成ステップで生成したアドレスに対応づけて読み出した変調パターンおよび前記判定ステップでの判定結果に基づいて、送信シンボルの変調信号を生成する変調信号生成ステップと、
を具備することを特徴とする変調信号生成方法。A symbol parameter generation step for generating a symbol parameter from a bit pattern of a transmission symbol;
A symbol number generation step for generating a symbol number by counting transmission symbols;
A storage for storing a modulation pattern selected based on a predetermined regularity from modulation signals of all patterns for a transmission symbol based on the symbol parameter generated in the symbol parameter generation step and the symbol number generated in the symbol number generation step An address generation step for generating an address of the modulation pattern stored in the means;
A determination step of determining the presence / absence of positive / negative inversion of the modulation pattern stored in the storage unit based on the symbol parameter generated in the symbol parameter generation step and the symbol number generated in the symbol number generation step;
A modulation signal generation step of generating a modulation signal of a transmission symbol based on the modulation pattern read in association with the address generated in the address generation step from the storage means and the determination result in the determination step;
A modulation signal generating method comprising: 受信シンボルに対する全パターンの逆回転信号から所定の規則性に基づいて選択された逆回転パターンを記憶する記憶手段と、
受信シンボルをカウントしてシンボル番号を生成するシンボル番号生成手段と、
前記シンボル番号生成手段によって生成されたシンボル番号に基づいて、前記記憶手段に記憶された逆回転パターンのアドレスを生成するアドレス生成手段と、
前記シンボル番号生成手段によって生成されたシンボル番号に基づいて、前記記憶手段に記憶された逆回転パターンの正負反転の有無を判定する判定手段と、
前記記憶手段から前記アドレス生成手段によって生成されたアドレスに対応づけて読み出された逆回転パターンおよび前記判定手段の判定結果に基づいて、受信シンボルの逆回転信号を生成する逆回転信号生成手段と、
を具備することを特徴とする逆回転信号生成装置。Storage means for storing a reverse rotation pattern selected based on a predetermined regularity from reverse rotation signals of all patterns for received symbols;
Symbol number generating means for generating a symbol number by counting received symbols;
Address generating means for generating an address of the reverse rotation pattern stored in the storage means based on the symbol number generated by the symbol number generating means;
Determining means for determining whether the reverse rotation pattern stored in the storage means is positive or negative based on the symbol number generated by the symbol number generating means;
Reverse rotation signal generation means for generating a reverse rotation signal of a received symbol based on the reverse rotation pattern read out from the storage means in association with the address generated by the address generation means and the determination result of the determination means; ,
A reverse rotation signal generation device comprising: 前記記憶手段は、
受信シンボルに対する全パターンの逆回転信号から所定の規則性に基づいて選択された余弦成分用の逆回転パターンを記憶する第１記憶手段と、
受信シンボルに対する全パターンの逆回転信号から所定の規則性に基づいて選択された正弦成分用の逆回転パターンを記憶する第２記憶手段とを有し、
前記アドレス生成手段は、
前記シンボル番号生成手段によって生成されたシンボル番号に基づいて、前記第１記憶手段に記憶された余弦成分用の逆回転パターンのアドレスを生成する第１アドレス生成手段と、
前記シンボル番号生成手段によって生成されたシンボル番号に基づいて、前記第２記憶手段に記憶された正弦成分用の逆回転パターンのアドレスを生成する第２アドレス生成手段とを有し、
前記判定手段は、
前記シンボル番号生成手段によって生成されたシンボル番号に基づいて、前記第１記憶手段に記憶された余弦成分用の逆回転パターンおよび前記第２記憶手段に記憶された正弦成分用の逆回転パターンの正負反転の有無を判定し、
前記逆回転信号生成手段は、
前記第１記憶手段から前記第１アドレス生成手段によって生成されたアドレスに対応づけて読み出された余弦成分用の逆回転パターン、前記第２記憶手段から前記第２アドレス生成手段によって生成されたアドレスに対応づけて読み出された正弦成分用の逆回転パターン、および前記判定手段の判定結果に基づいて、受信シンボルの逆回転信号を生成する、
ことを特徴とする請求項８記載の逆回転信号生成装置。The storage means
First storage means for storing a reverse rotation pattern for a cosine component selected based on a predetermined regularity from reverse rotation signals of all patterns for a received symbol;
Second storage means for storing a reverse rotation pattern for a sine component selected based on a predetermined regularity from reverse rotation signals of all patterns with respect to received symbols;
The address generating means
First address generation means for generating an address of a reverse rotation pattern for the cosine component stored in the first storage means based on the symbol number generated by the symbol number generation means;
Second address generation means for generating an address of the reverse rotation pattern for the sine component stored in the second storage means based on the symbol number generated by the symbol number generation means;
The determination means includes
Based on the symbol number generated by the symbol number generation means, the sign of the reverse rotation pattern for the cosine component stored in the first storage means and the reverse rotation pattern for the sine component stored in the second storage means Determine the presence or absence of inversion,
The reverse rotation signal generation means includes
A reverse rotation pattern for the cosine component read out from the first storage means in association with the address generated by the first address generation means, and the address generated by the second address generation means from the second storage means A reverse rotation signal for the received symbol is generated based on the reverse rotation pattern for the sine component read in association with and the determination result of the determination unit,
The reverse rotation signal generation device according to claim 8. 前記アドレス生成手段は、
前記シンボル番号生成手段によって生成されたシンボル番号に基づいて、前記記憶手段に記憶された逆回転パターンのうち余弦成分用にする逆回転パターンのアドレスを生成する第１アドレス生成手段と、
前記シンボル番号生成手段によって生成されたシンボル番号に基づいて、前記記憶手段に記憶された変調パターンのうち正弦成分用にする逆回転パターンのアドレスを生成する第２アドレス生成手段とを有し、
前記判定手段は、
前記シンボル番号生成手段によって生成されたシンボル番号に基づいて、前記記憶手段に記憶された余弦成分および正弦成分用にする逆回転パターンの正負反転の有無を判定し、
前記逆回転信号生成手段は、
前記記憶手段から前記第１アドレス生成手段によって生成されたアドレスに対応づけて読み出された余弦成分用にする逆回転パターン、前記記憶手段から第２アドレス生成手段によって生成されたアドレスに対応づけて読み出された正弦成分用にする逆回転パターン、および前記判定手段の判定結果に基づいて、受信シンボルの逆回転信号を生成する、
ことを特徴とする請求項８記載の逆回転信号生成装置。The address generating means
First address generation means for generating an address of a reverse rotation pattern for a cosine component among the reverse rotation patterns stored in the storage means based on the symbol number generated by the symbol number generation means;
Second address generation means for generating an address of a reverse rotation pattern for the sine component of the modulation pattern stored in the storage means based on the symbol number generated by the symbol number generation means;
The determination means includes
Based on the symbol number generated by the symbol number generating means, the presence or absence of positive / negative inversion of the reverse rotation pattern for the cosine component and sine component stored in the storage means,
The reverse rotation signal generation means includes
A reverse rotation pattern for the cosine component read from the storage means in association with the address generated by the first address generation means, and in correspondence with the address generated by the second address generation means from the storage means Based on the read reverse rotation pattern for the sine component and the determination result of the determination means, a reverse rotation signal of the received symbol is generated.
The reverse rotation signal generation device according to claim 8. 前記記憶手段に記憶された各逆回転パターンは、全パターンの逆回転信号から所定の規則性に基づいて選択された余弦成分用および正弦成分用の逆回転パターンを組み合わせて構成されていることを特徴とする請求項８記載の逆回転信号生成装置。Each reverse rotation pattern stored in the storage means is configured by combining reverse rotation patterns for cosine component and sine component selected based on predetermined regularity from reverse rotation signals of all patterns. The reverse rotation signal generation device according to claim 8, wherein: 請求項８から請求項１１のいずれかに記載の逆回転信号生成装置を有することを特徴とする移動局装置。A mobile station apparatus comprising the reverse rotation signal generation apparatus according to any one of claims 8 to 11. 請求項８から請求項１１のいずれかに記載の逆回転信号生成装置を有することを特徴とする基地局装置。A base station apparatus comprising the reverse rotation signal generation apparatus according to any one of claims 8 to 11. 受信シンボルをカウントしてシンボル番号を生成するシンボル番号生成ステップと、
前記シンボル番号生成ステップで生成したシンボル番号に基づいて、受信シンボルに対する全パターンの逆回転信号から所定の規則性に基づいて選択された逆回転パターンを記憶する記憶手段に記憶された逆回転パターンのアドレスを生成するアドレス生成ステップと、
前記シンボル番号生成ステップで生成したシンボル番号に基づいて、前記記憶手段に記憶された逆回転パターンの正負反転の有無を判定する判定ステップと、前記記憶手段から前記アドレス生成ステップで生成したアドレスに対応づけて読み出した逆回転パターンおよび前記判定ステップでの判定結果に基づいて、受信シンボルの逆回転信号を生成する逆回転信号生成ステップと、
を具備することを特徴とする逆回転信号生成方法。A symbol number generation step of generating a symbol number by counting received symbols;
The reverse rotation pattern stored in the storage means for storing the reverse rotation pattern selected based on the predetermined regularity from the reverse rotation signals of all patterns for the received symbol based on the symbol number generated in the symbol number generation step. An address generation step for generating an address;
Based on the symbol number generated in the symbol number generation step, a determination step for determining the presence or absence of positive / negative reversal of the reverse rotation pattern stored in the storage unit, and corresponding to the address generated in the address generation step from the storage unit A reverse rotation signal generation step of generating a reverse rotation signal of the received symbol based on the reverse rotation pattern read out and the determination result in the determination step;
A reverse rotation signal generation method comprising:
JP2002046181A 2002-02-22 2002-02-22 Modulation signal generation device and reverse rotation signal generation device Expired - Lifetime JP3822114B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002046181A JP3822114B2 (en) 2002-02-22 2002-02-22 Modulation signal generation device and reverse rotation signal generation device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002046181A JP3822114B2 (en) 2002-02-22 2002-02-22 Modulation signal generation device and reverse rotation signal generation device

Publications (2)

Publication Number Publication Date
JP2003249970A JP2003249970A (en) 2003-09-05
JP3822114B2 true JP3822114B2 (en) 2006-09-13

Family

ID=28659679

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002046181A Expired - Lifetime JP3822114B2 (en) 2002-02-22 2002-02-22 Modulation signal generation device and reverse rotation signal generation device

Country Status (1)

Country Link
JP (1) JP3822114B2 (en)

Also Published As

Publication number Publication date
JP2003249970A (en) 2003-09-05

Similar Documents

Publication Publication Date Title
JP2853230B2 (en) Digital filter device
JPH05292135A (en) Digital modulator
US5363410A (en) Modulation circuit for a digital radio communications apparatus using a phase shifted DQPSK modulation system
JP3822114B2 (en) Modulation signal generation device and reverse rotation signal generation device
US5504453A (en) Method and device for estimating phase error
KR100450764B1 (en) Apparatus and method for constellation mapping
JPH1032615A (en) Differential phase shift keying method and device therefor
CN101499992B (en) Decoding device and method, receiving device and method
EP0987863A1 (en) Soft decision method and apparatus for 8PSK demodulation
JP2008005402A (en) Testing device
JP2850876B2 (en) Modulation method
JP2001111640A (en) Digital siganl processor
JP3091120B2 (en) QPSK demodulator
JP3097075B2 (en) Constant amplitude modulator
JP3552183B2 (en) Carrier wave recovery method and apparatus
JP3162980B2 (en) Diversity device
EP0982905A1 (en) Universal PSK modulation apparatus and method
KR20110137282A (en) System and method of generating soft bits
JP3381286B2 (en) Viterbi decoding method and device
JPH1032531A (en) Phase angle data and trigonometric function conversion circuit, and synthesis diversity receiver
JPH1117755A (en) Phase discrimination circuit
JP4082169B2 (en) Amplitude phase converter and amplitude phase conversion method
Stanley et al. Offset Generator for Offset Quadrature Phase Shift Keying Modulation
JPH10164158A (en) Modulator
JPH06152661A (en) Mapping method, decoding method and modem

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060607

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060613

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060621

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3822114

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100630

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100630

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110630

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120630

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120630

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130630

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term