JP3820698B2 - Frequency variable device - Google Patents

Frequency variable device Download PDF

Info

Publication number
JP3820698B2
JP3820698B2 JP23358797A JP23358797A JP3820698B2 JP 3820698 B2 JP3820698 B2 JP 3820698B2 JP 23358797 A JP23358797 A JP 23358797A JP 23358797 A JP23358797 A JP 23358797A JP 3820698 B2 JP3820698 B2 JP 3820698B2
Authority
JP
Japan
Prior art keywords
frequency
value
calculation
change amount
addition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP23358797A
Other languages
Japanese (ja)
Other versions
JPH1175397A (en
Inventor
陽一 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP23358797A priority Critical patent/JP3820698B2/en
Publication of JPH1175397A publication Critical patent/JPH1175397A/en
Application granted granted Critical
Publication of JP3820698B2 publication Critical patent/JP3820698B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Control Of Stepping Motors (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、例えば、モータの回転を加減速するための出力パルスの周波数を変化させる周波数可変装置に関するものである。
【0002】
【従来の技術】
従来、この種の周波数可変装置として、図6に示すものが存在する。このものは、起動指示を受けた状態では出力されるパルスの周波数を第1の周波数値から第2の周波数値へ変化させる指令を出力するために所定の命令を実行するCPUA と、CPUA に順次読み込まれる複数の命令を格納するとともに命令の実行結果を格納するメモリB と、CPUA からの指令に基づいてパルスを出力する周辺回路C と、CPUA に起動指示をするために必要な設定がなされる設定レジスタD と、を備えている。
【0003】
【発明が解決しようとする課題】
上記した従来の周波数可変装置にあっては、CPUA が所定の命令を実行することにより、出力されるパルスの周波数を第1の周波数値から第2の周波数値へ変化させる指令を出力するから、周辺回路C は、CPUからの指令に基づいて、第1の周波数値から第2の周波数値へ変化させる状態で、パルスを出力することができる。
【0004】
しかしながら、CPUA は、メモリB に格納された命令を順次読み込むとともに、その読み込んだ命令を実行するという動作を、メモリB に格納された命令の数だけしなくてはならず、起動指示を受けてからパルスの周波数が変化し終わるまでの時間がかかってしまい、パルスの周波数を迅速に変化させることができなかった。
【0005】
本発明は、上記の点に着目してなされたもので、その目的とするところは、パルスの周波数を迅速に変化させることができる周波数可変装置を提供することにある。
【0006】
【課題を解決するための手段】
上記した課題を解決するために、請求項1記載の発明は、出力されるパルスの周波数を第1の周波数値から第2の周波数値に変化させる周波数可変装置であって、周波数を変化させ得る加減算の少なくとも一方の演算を実行する演算手段と、予め設定された標準回数の演算が実行されると周波数が第1の周波数値から第2の周波数値に変化する場合の周波数の平均変化量を算出する算出手段と、加算又は減算される演算値として平均変化量を選択可能な選択手段と、を備え、算出手段は、平均変化量に基づいて演算された平均変化量とは異なる関連値も算出するものであって、選択手段は関連値も演算値として選択可能とした構成にしてある。
【0008】
請求項2記載の発明は、請求項1記載の発明において、前記演算手段は、前記周波数が前記第2の周波数値に変化するまで演算の加減算を切り替え自在とした構成にしてある。
【0009】
請求項3記載の発明は、請求項1又は2のいずれかに記載の発明において、前記標準回数を可変とした構成にしてある。
【0010】
【発明の実施の形態】
本発明の第1実施形態を図1及び図2に基づいて以下に説明する。この周波数可変装置は、出力パルスの周波数値でもって回転速度が制御されるステッピングモータ(図示せず)用の出力パルスの周波数を可変制御するものであって、設定部1 、タイミング発生部2 、制御部3 、パルス出力部4 を備えて構成されている。
【0011】
設定部1 は、ステッピングモータの起動速度に対応する第1の周波数値fs、ステッピングモータの目標速度に対応する第2の周波数値ft、周波数が第1の周波数値から第2の周波数値ftに変化するのに要する標準時間、周波数が第1の周波数値から第2の周波数値に変化するための制御部3 内での演算の標準回数(2n )を16進数で設定するとともに、ステッピングモータの起動指令Goを受け付けるためのものである。なお、本実施形態では、n=5として、標準回数を32としている。この設定部1 は、設定の度に、各設定値、すなわち、第1の周波数値fs、第2の周波数値ft、標準時間及び標準回数が可変となっている。
【0012】
タイミング発生部2 は、設定部1 により設定された標準時間及び標準回数に基づき、標準時間内に標準回数と同数個のパルスを等間隔で有するタイミングクロックを出力する。
【0013】
制御部3 は、減算器31、シフト回路32、制御回路33、マルチプレクサ(選択手段)34、加減算器(演算手段)35、カウンタ36、フリップフロップ37を備えて構成される。
【0014】
減算器31は、シフト回路32と共に、標準回数の演算が実行されると周波数が第1の周波数値fsから第2の周波数値ftに変化する場合の周波数の平均変化量Δf を算出する算出手段30を構成するものであって、第1の周波数値fs及び第2の周波数値ftが入力され、それらの第1の周波数値fsと第2の周波数値ftとの周波数差を計算する。
【0015】
シフト回路32は、周波数差が入力され、その周波数差を上記した標準回数で除算して平均変化量Δf を計算するためのシフト動作を行う。詳しくは、周波数差を標準回数(2n )のべき数であるn回右シフトする。従って、本実施形態では、n=5であるから、5回右シフトする。
【0016】
制御回路33は、設定部1 から起動指令Goが入力されると、マルチプレクサ34に選択信号を入力するとともに、加減算器35及びカウンタ36に加減算制御信号を入力する。
【0017】
マルチプレクサ(選択手段)34は、第1の周波数値fs及び平均変化量Δf が入力され、制御回路33からの選択信号に基づいて、第1の周波数値fs又は平均変化量Δf のいずれか一方を演算値として選択して、加減算器35に入力する。
【0018】
加減算器(演算手段)35は、マルチプレクサ34からの演算値及びフリップフロップ37からの帰還値が入力され、制御回路33からの加減算制御信号に基づいて、帰還値に演算値を加算するか又は帰還値から演算値を減算する演算をして、演算結果を出力する。
【0019】
カウンタ36は、制御部3 内での演算による周波数の変化の段階を示す段数を記録して、現在段数を制御回路33に入力するものであって、制御回路33からの加減算制御信号に基づいて、段数が変化する。すなわち、加算を意味する加減算制御信号「1」が入力されると段数が増加し、減算を意味する加減算制御信号「0」が入力されると段数が減少する。なお、カウンタ36における現在段数は、制御回路33からリセット信号が入力されることにより、リセットされる。このカウンタ36は、タイミング発生部2 からタイミングクロックが入力され、制御回路33から加減算制御信号が入力されると、そのタイミングクロックをタイミング信号として、フリップフロップ37に入力する。
【0020】
フリップフロップ37は、カウンタ36からのタイミング信号に基づいて加減算器35から演算結果が入力され、その演算結果をステッピングモータの希望速度に対応する希望周波数として、パルス出力部4 に出力する。
【0021】
パルス出力部4 は、フリップフロップ37からの希望周波数に基づいて、パルス信号を出力する。
【0022】
次に、図2に基づいて、このものの動作をさらに詳しく説明する。制御回路33は、先ず、設定部1 により受け付けられた起動信号Goが入力されると、第1の周波数値fsを演算値として選択することを意味する選択信号をマルチプレクサ34に入力する。すると、マルチプレクサ34は、制御回路33からの選択信号に基づいて、第1の周波数値fsを演算値として選択する。一方、加減算器35は、加算を意味する加減算制御信号「1」が制御回路から入力されると、演算値として選択された第1の周波数値fsとフリップフロップからの帰還値の初期値である「0」を加算し、加算された演算結果を出力する。フリップフロップ37は、タイミング信号に基づいて加減算器35からの演算結果を希望周波数として、パルス出力部4 に出力し、パルス出力部4 が、その希望周波数に基づき、パルス信号を出力する。
【0023】
その後、マルチプレクサ34は、制御回路33からの選択信号に基づいて、平均変化量Δf を演算値として選択し、その演算値を加減算器35に入力する。加減算器35は、加算を意味する加減算制御信号「1」が制御回路33から引き続き順に入力されることにより、演算値として選択された平均変化量Δf とフリップフロップ37からの帰還値である前回の演算結果とを順に加算する演算を行い、演算結果を出力する。フリップフロップ37は、前述した様に、タイミング信号に基づいて加減算器35からの演算結果を希望周波数として、パルス出力部4 に出力し、パルス出力部4 が、その希望周波数に基づいて、パルス信号を出力する。
【0024】
この加減算器35の演算は、制御回路33が、カウンタ36の現在段数が最終段数に達したことを認識して加減算制御信号を加減算器35に入力しなくなるまで行われる。
【0025】
かかる周波数可変装置にあっては、算出手段30が、予め設定された標準回数の演算が実行されると周波数が第1の周波数値fsから第2の周波数値ftに変化する場合の周波数の平均変化量Δf を算出し、マルチプレクサ34が、加算又は減算される演算値として平均変化量を選択し、加減算器35が演算を実行すると、出力されるパルス信号の周波数が第1の周波数値fsから第2の周波数値ftに変化するのであって、従来例のように、CPUが命令を実行することにより、出力されるパルス信号の周波数が第1の周波数値fsから第2の周波数値ftに変化するわけではないのであるから、パルス信号の周波数を迅速に変化させることができ、ひいては、パルス信号の周波数に基づいて、ステッピングモータの回転速度を迅速に変化させることができる。
【0026】
また、設定の際に、標準回数を変えると、演算による周波数の平均変化量Δf も変わるから、マルチプレクサ34により選択される演算値も変わって、周波数の変化量が1通りではなくなり、周波数の変化の割合が変わるので、周波数を急激に変化させたり、徐々に変化させたりすることができる。
【0027】
次に、本発明の第2実施形態を図3及び図4に基づいて以下に説明する。なお、第1実施形態と実質的に同一の機能を有する部材には同一の符号を付し、第1実施形態と異なるところのみ記す。第1実施形態では、周波数は、直線的に変化するのに対し、本実施形態では、曲線的に変化する構成となっている。
【0028】
シフト回路32は、平均変化量Δf のみならず、シフト動作により、平均変化量Δf とは異なる関連値も算出する。詳しくは、平均変化量Δf を2m のべき数であるm回左シフトすることにより、平均変化量Δf に2m を乗算してなる関連値も算出する。なお、本実施形態では、m=1として、平均変化量Δf ×2の乗算からなる関連値ΔFが算出されている。
【0029】
次に、図4に基づいて、このものの動作をさらに詳しく説明する。マルチプレクサ34は、2回目以降の演算のために、平均変化量Δf 、関連値ΔF及び「0」が入力され、制御回路33からの選択信号に基づいて、平均変化量Δf 、関連値ΔF又は「0」のいずれか1つを演算値として選択して、その演算値を加減算器35に入力する。詳しくは、選択信号が「0」のときは「0」を選択し、選択信号が「1」のときは平均変化量Δf を選択し、選択信号が「2」のときは関連値ΔFを選択する。すると、加減算器35は、加算を意味する加減算制御信号「1」が制御回路33から入力されることにより、演算値として選択された値、すなわち、平均変化量Δf 、関連値ΔF又は「0」のいずれかとフリップフロップ37からの帰還値である前回の演算結果とを加算する演算を行い、演算結果を出力する。このように、演算値として選択される値が3通りあると、加減算器35による演算結果も3通りとなり、周波数の変化量が一定でなくなる。
【0030】
かかる周波数可変装置にあっては、第1実施形態の効果に加えて、前述したように、算出手段30が、平均変化量Δf とは異なる関連値ΔFを平均変化量Δf に基づいて算出し、マルチプレクサ34が、その関連値ΔFを演算値として選択すると、加減算器35は、平均変化量Δf とは異なる演算値ΔFでもって演算されるから、周波数が第1の周波数値fsから第2の周波数値ftに変化するまでの間で、周波数の変化量が一定でなくなり、周波数の変化の割合が変わるので、周波数を急激に変化させたり、徐々に変化させたりすることができ、ひいては、パルス信号の周波数に基づいて、ステッピングモータの回転速度を、変化過程での初期と末期では徐々に変化させるとともに、中間期を急激に変化させたりすることができる。
【0031】
次に、本発明の第3実施形態を図5に基づいて以下に説明する。なお、第2実施形態と実質的に同一の機能を有する部材には同一の符号を付し、第2実施形態と異なるところのみ記す。第2実施形態では、周波数は、単調増加の変化をしているのに対し、本実施形態では、部分的な増加及び部分的な減少を伴って最終的には増加の変化をする構成となっている。
【0032】
詳しくは、加減算器35は、周波数が第2の周波数値ftに変化するまでの間は、周波数が変化している過程であっても、加算を意味する加減算制御信号「1」が制御回路33から入力されるときは、演算値として選択された値とフリップフロップ37からの帰還値である前回の演算結果とを加算する演算を行い、減算を意味する加減算制御信号「0」が制御回路33から入力されるときは、フリップフロップ37からの帰還値である前回の演算結果から演算値として選択された値を減算する演算を行い、演算結果を出力する。このように、加減算制御信号が「1」か「0」であることにより、加減算器35による演算は、加算又は減算のいずれかがなされることとなる。
【0033】
かかる周波数可変装置にあっては、第2実施形態の効果に加えて、周波数が第2の周波数値ftに変化するまでの間に、上記したように、加減算器35の演算の加減算を切り替えると、周波数を増加したり減少したりすることができ、ひいては、パルス信号の周波数に基づいて、ステッピングモータの回転速度を、増加及び減少が交互になされる状態で変化させて、ステッピングモータの調子を探りながら、最終的な速度に変化させたりすることができる。
【0034】
なお、周波数は、第3実施形態のように、2回目以降の演算のために、平均変化量Δf 、関連値ΔF又は「0」のいずれか1つが、演算値としてマルチプレクサ34に選択されて、その演算値が加減算器35に入力されるとともに、周波数が第2の周波数値ftに変化するまでの間、加減算器35による加減算が切り替えられることによって、曲線的に変化して、かつ、部分的な増加及び部分的な減少を伴って最終的には増加の変化をするようになっているが、2回目以降の演算のために、平均変化量Δf のみが演算値として入力されるとともに、周波数が第2の周波数値ftに変化するまでの間、加減算器35による加減算が切り替えられることによって、直線的に変化して、かつ、部分的な増加及び部分的な減少を伴って最終的には増加の変化をするようになる。
【0035】
また、第1乃至第3実施形態では、設定の度に標準回数を可変としているが、例えば、汎用的な変化率でもって、周波数を変化させるときは、標準回数を製作時に固定するようにしてもよい。
【0036】
また、第1乃至第3実施形態では、第1の周波数値fsが第2の周波数値ftよりも小さくて、最終的に周波数が増加する構成となっているが、第1の周波数値fsが第2の周波数値ftよりも大きくて、最終的に周波数が減少する構成としても、同様の効果を奏することができる。
【0037】
また、第1乃至第3実施形態では、起動信号Goは、設定部1 により受け付けられてから、制御回路33に入力されているが、専用回線を設けて、その専用回線により、制御回路33に直接入力されてもよい。
【0038】
また、第1乃至第3実施形態は、出力パルスの周波数値でもって回転速度が制御されるステッピングモータ用の出力パルスの周波数を可変制御するものであるが、ステッピングモータ用の出力パルスの周波数を可変制御するためだけのものではない。
【0039】
【発明の効果】
請求項1記載の発明は、算出手段が、予め設定された標準回数の演算が実行されると周波数が第1の周波数値から第2の周波数値に変化する場合の周波数の平均変化量を算出し、選択手段が、加算又は減算される演算値として平均変化量を選択し、演算手段が演算を実行すると、出力されるパルスの周波数が第1の周波数値から第2の周波数値に変化するのであって、従来例のように、CPUが命令を実行することにより、出力されるパルスの周波数が第1の周波数値から第2の周波数値に変化するわけではないのであるから、パルスの周波数を迅速に変化させることができる。又、算出手段が、平均変化量とは異なる関連値を平均変化量に基づいて算出し、選択手段が、その関連値を演算値として選択すると、演算手段は、平均変化量とは異なる演算値でもって演算されるから、周波数が第1の周波数値から第2の周波数値に変化するまでの間で、周波数の変化量が一定でなくなり、周波数の変化の割合が変わるので、周波数を急激に変化させたり、徐々に変化させたりすることができる。
【0041】
請求項2記載の発明は、請求項1記載の発明の効果に加えて、周波数が第2の周波数値に変化するまでの間に、演算手段の演算の加減算を切り替えると、周波数を増加したり減少したりすることができる。
【0042】
請求項3記載の発明は、請求項1又は2のいずれかに記載の発明の効果に加えて、標準回数が変わると、演算による周波数の平均変化量も変わるから、選択手段により選択される演算値も変わって、周波数の変化量が1通りではなくなり、周波数の変化の割合が変わるので、周波数を急激に変化させたり、徐々に変化させたりすることができる。
【図面の簡単な説明】
【図1】本発明の第1実施形態の構成図である。
【図2】同上による周波数の変化状態を示す説明図である。
【図3】本発明の第2実施形態の制御部の構成図である。
【図4】同上による周波数の変化状態を示す説明図である。
【図5】本発明の第3実施形態による周波数の変化状態を示す説明図である。
【図6】従来例の構成図である。
【符号の説明】
30 算出手段
34 マルチプレクサ(選択手段)
35 加減算器(演算手段)
fs 第1の周波数値
ft 第2の周波数値
Δf 平均変化量
ΔF 関連値
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a frequency variable device that changes the frequency of an output pulse for accelerating / decelerating the rotation of a motor, for example.
[0002]
[Prior art]
Conventionally, there is a frequency variable device of this type as shown in FIG. In this state, in response to the activation instruction, the CPUA sequentially executes a predetermined command for outputting a command for changing the frequency of the output pulse from the first frequency value to the second frequency value, and the CPUA. A memory B that stores a plurality of instructions to be read and stores the execution results of the instructions, a peripheral circuit C that outputs a pulse based on a command from the CPUA, and a setting necessary for instructing the CPUA to start And a setting register D.
[0003]
[Problems to be solved by the invention]
In the conventional frequency variable device described above, the CPU A outputs a command to change the frequency of the output pulse from the first frequency value to the second frequency value by executing a predetermined command. The peripheral circuit C can output a pulse in a state of changing from the first frequency value to the second frequency value based on a command from the CPU.
[0004]
However, CPUA must sequentially read the instructions stored in memory B and execute the read instructions by the number of instructions stored in memory B. It took a long time until the pulse frequency changed, and the pulse frequency could not be changed rapidly.
[0005]
The present invention has been made paying attention to the above points, and an object of the present invention is to provide a frequency variable device capable of rapidly changing the frequency of a pulse.
[0006]
[Means for Solving the Problems]
In order to solve the above-described problem, the invention described in claim 1 is a frequency variable device that changes the frequency of an output pulse from a first frequency value to a second frequency value, and can change the frequency. An arithmetic means for executing at least one of addition and subtraction, and an average amount of change in frequency when the frequency changes from the first frequency value to the second frequency value when a preset standard number of operations is executed. A calculation means for calculating, and a selection means capable of selecting an average change amount as an operation value to be added or subtracted, and the calculation means also has a related value different from the average change amount calculated based on the average change amount. The selection means is configured to be able to select a related value as a calculation value .
[0008]
According to a second aspect of the present invention, in the first aspect of the present invention, the calculation means is configured such that the addition and subtraction of the calculation can be switched until the frequency changes to the second frequency value.
[0009]
According to a third aspect of the present invention, in the first aspect of the present invention, the standard number of times is variable.
[0010]
DETAILED DESCRIPTION OF THE INVENTION
A first embodiment of the present invention will be described below with reference to FIGS. 1 and 2. This frequency variable device variably controls the frequency of an output pulse for a stepping motor (not shown) whose rotational speed is controlled by the frequency value of the output pulse. The setting unit 1, the timing generator 2, The control unit 3 includes a pulse output unit 4.
[0011]
The setting unit 1 has a first frequency value fs corresponding to the starting speed of the stepping motor, a second frequency value ft corresponding to the target speed of the stepping motor, and the frequency from the first frequency value to the second frequency value ft. The standard time required for the change and the standard number of operations (2 n ) in the control unit 3 for changing the frequency from the first frequency value to the second frequency value are set in hexadecimal, and the stepping motor Is to accept the start command Go. In the present embodiment, n = 5 and the standard number is 32. Each time the setting unit 1 is set, each set value, that is, the first frequency value fs, the second frequency value ft, the standard time, and the standard number of times is variable.
[0012]
The timing generation unit 2 outputs a timing clock having the same number of pulses as the standard number at regular intervals within the standard time based on the standard time and the standard number set by the setting unit 1.
[0013]
The control unit 3 includes a subtractor 31, a shift circuit 32, a control circuit 33, a multiplexer (selection means) 34, an adder / subtractor (calculation means) 35, a counter 36, and a flip-flop 37.
[0014]
The subtractor 31, together with the shift circuit 32, calculates a mean change amount Δf of the frequency when the frequency changes from the first frequency value fs to the second frequency value ft when the standard number of operations is executed. The first frequency value fs and the second frequency value ft are input, and the frequency difference between the first frequency value fs and the second frequency value ft is calculated.
[0015]
The shift circuit 32 receives a frequency difference and performs a shift operation for calculating the average change amount Δf by dividing the frequency difference by the standard number of times described above. Specifically, the frequency difference is right-shifted n times which is a power of the standard number (2 n ). Therefore, in this embodiment, since n = 5, the right shift is performed five times.
[0016]
When the activation command Go is input from the setting unit 1, the control circuit 33 inputs a selection signal to the multiplexer 34 and inputs an addition / subtraction control signal to the adder / subtractor 35 and the counter 36.
[0017]
The multiplexer (selection means) 34 receives the first frequency value fs and the average change amount Δf, and based on the selection signal from the control circuit 33, selects either the first frequency value fs or the average change amount Δf. This is selected as a calculation value and input to the adder / subtractor 35.
[0018]
The adder / subtractor (calculation means) 35 receives the operation value from the multiplexer 34 and the feedback value from the flip-flop 37, and adds the operation value to the feedback value based on the addition / subtraction control signal from the control circuit 33 or feedback. The operation is performed by subtracting the operation value from the value, and the operation result is output.
[0019]
The counter 36 records the number of stages indicating the stage of frequency change by calculation in the control unit 3, and inputs the current number of stages to the control circuit 33. The counter 36 is based on the addition / subtraction control signal from the control circuit 33. The number of stages changes. That is, when the addition / subtraction control signal “1” indicating addition is input, the number of stages increases, and when the addition / subtraction control signal “0” indicating subtraction is input, the number of stages decreases. Note that the current stage number in the counter 36 is reset when a reset signal is input from the control circuit 33. When the timing clock is input from the timing generator 2 and the addition / subtraction control signal is input from the control circuit 33, the counter 36 inputs the timing clock to the flip-flop 37 as a timing signal.
[0020]
The flip-flop 37 receives the calculation result from the adder / subtractor 35 based on the timing signal from the counter 36, and outputs the calculation result to the pulse output unit 4 as a desired frequency corresponding to the desired speed of the stepping motor.
[0021]
The pulse output unit 4 outputs a pulse signal based on the desired frequency from the flip-flop 37.
[0022]
Next, the operation of this will be described in more detail with reference to FIG. First, when the activation signal Go received by the setting unit 1 is input, the control circuit 33 inputs a selection signal, which means to select the first frequency value fs as an operation value, to the multiplexer 34. Then, the multiplexer 34 selects the first frequency value fs as a calculation value based on the selection signal from the control circuit 33. On the other hand, when the addition / subtraction control signal “1” meaning addition is input from the control circuit, the adder / subtracter 35 is the first frequency value fs selected as the operation value and the initial value of the feedback value from the flip-flop. Add “0” and output the added operation result. The flip-flop 37 outputs the calculation result from the adder / subtractor 35 as a desired frequency to the pulse output unit 4 based on the timing signal, and the pulse output unit 4 outputs a pulse signal based on the desired frequency.
[0023]
Thereafter, the multiplexer 34 selects the average change amount Δf as a calculation value based on the selection signal from the control circuit 33 and inputs the calculation value to the adder / subtractor 35. The adder / subtractor 35 receives the addition / subtraction control signal “1”, which means addition, sequentially from the control circuit 33 in order, so that the average change amount Δf selected as the operation value and the feedback value from the flip-flop 37 are the previous values. An operation for sequentially adding the operation results is performed, and the operation result is output. As described above, the flip-flop 37 outputs the calculation result from the adder / subtractor 35 as a desired frequency to the pulse output unit 4 based on the timing signal, and the pulse output unit 4 outputs the pulse signal based on the desired frequency. Is output.
[0024]
The calculation by the adder / subtractor 35 is performed until the control circuit 33 recognizes that the current stage number of the counter 36 has reached the final stage number and does not input the addition / subtraction control signal to the adder / subtractor 35.
[0025]
In such a frequency variable device, the average of the frequency when the frequency changes from the first frequency value fs to the second frequency value ft when the calculating means 30 executes a preset standard number of operations. When the change amount Δf is calculated, the multiplexer 34 selects the average change amount as the operation value to be added or subtracted, and the adder / subtractor 35 executes the operation, the frequency of the output pulse signal is determined from the first frequency value fs. When the CPU executes a command as in the conventional example, the frequency of the output pulse signal is changed from the first frequency value fs to the second frequency value ft. Since it does not change, the frequency of the pulse signal can be changed quickly, and thus the rotation speed of the stepping motor can be changed rapidly based on the frequency of the pulse signal.
[0026]
In addition, if the standard number of times is changed during setting, the average change amount Δf of the frequency due to the calculation also changes, so the calculation value selected by the multiplexer 34 also changes, and the frequency change amount is not one, and the frequency change Since the ratio of the frequency changes, the frequency can be changed rapidly or gradually.
[0027]
Next, a second embodiment of the present invention will be described below with reference to FIGS. In addition, the same code | symbol is attached | subjected to the member which has a function substantially the same as 1st Embodiment, and only the difference from 1st Embodiment is described. In the first embodiment, the frequency changes linearly, whereas in the present embodiment, the frequency changes in a curved line.
[0028]
The shift circuit 32 calculates not only the average change amount Δf but also a related value different from the average change amount Δf by the shift operation. For details, by m Kaihidari shifted a number of powers of the mean changes Delta] f 2 m, also calculated related value obtained by multiplying 2 m in mean change Delta] f. In the present embodiment, the relation value ΔF consisting of multiplication of the average change amount Δf × 2 is calculated with m = 1.
[0029]
Next, the operation of this will be described in more detail with reference to FIG. The multiplexer 34 receives the average change amount Δf, the related value ΔF, and “0” for the second and subsequent calculations, and based on the selection signal from the control circuit 33, the average change amount Δf, the related value ΔF, or “ Any one of “0” is selected as the operation value, and the operation value is input to the adder / subtractor 35. Specifically, when the selection signal is “0”, “0” is selected, when the selection signal is “1”, the average change amount Δf is selected, and when the selection signal is “2”, the related value ΔF is selected. To do. Then, the adder / subtractor 35 receives the addition / subtraction control signal “1”, which means addition, from the control circuit 33, so that the value selected as the operation value, that is, the average change amount Δf, the related value ΔF, or “0”. Is added to the previous calculation result which is the feedback value from the flip-flop 37, and the calculation result is output. Thus, when there are three values selected as the calculation values, there are also three calculation results by the adder / subtractor 35, and the frequency change amount is not constant.
[0030]
In such a frequency variable device, in addition to the effects of the first embodiment, as described above, the calculation unit 30 calculates the related value ΔF different from the average change amount Δf based on the average change amount Δf. When the multiplexer 34 selects the related value ΔF as a calculation value, the adder / subtractor 35 is calculated with a calculation value ΔF different from the average change amount Δf, so that the frequency is changed from the first frequency value fs to the second frequency. Until the value ft changes, the amount of change in frequency is not constant, and the rate of change in frequency changes, so the frequency can be changed suddenly or gradually, and eventually the pulse signal Based on this frequency, the rotation speed of the stepping motor can be gradually changed at the initial stage and the final stage in the changing process, and the intermediate stage can be changed abruptly.
[0031]
Next, a third embodiment of the present invention will be described below based on FIG. In addition, the same code | symbol is attached | subjected to the member which has a function substantially the same as 2nd Embodiment, and only the place different from 2nd Embodiment is described. In the second embodiment, the frequency has a monotonically increasing change, whereas in the present embodiment, the frequency is finally increased with a partial increase and a partial decrease. ing.
[0032]
Specifically, the adder / subtractor 35 receives the addition / subtraction control signal “1” indicating addition until the frequency changes to the second frequency value ft, even if the frequency is changing. Is added to the value selected as the operation value and the previous operation result as the feedback value from the flip-flop 37, and the addition / subtraction control signal “0” meaning subtraction is the control circuit 33. Is inputted, a calculation for subtracting the value selected as the calculation value from the previous calculation result which is a feedback value from the flip-flop 37 is performed, and the calculation result is output. Thus, when the addition / subtraction control signal is “1” or “0”, the calculation by the adder / subtractor 35 is either addition or subtraction.
[0033]
In such a frequency variable device, in addition to the effect of the second embodiment, when the addition / subtraction of the operation of the adder / subtractor 35 is switched as described above until the frequency changes to the second frequency value ft. The frequency of the stepping motor can be increased or decreased, and the stepping motor can be tuned by changing the rotation speed of the stepping motor in an alternating manner of increasing and decreasing based on the frequency of the pulse signal. While exploring, you can change to the final speed.
[0034]
As in the third embodiment, for the second and subsequent calculations, one of the average change amount Δf, the related value ΔF, or “0” is selected by the multiplexer 34 as the calculation value, as in the third embodiment. The calculated value is input to the adder / subtractor 35, and the addition / subtraction by the adder / subtractor 35 is switched until the frequency changes to the second frequency value ft. However, for the second and subsequent calculations, only the average change amount Δf is input as the calculated value and the frequency is changed. Until the second frequency value ft changes to the second frequency value ft, the addition / subtraction by the adder / subtractor 35 is switched to change linearly and finally with a partial increase and a partial decrease. It ’s going to change The
[0035]
In the first to third embodiments, the standard number is variable at each setting. For example, when changing the frequency with a general rate of change, the standard number is fixed at the time of manufacture. Also good.
[0036]
In the first to third embodiments, the first frequency value fs is smaller than the second frequency value ft and the frequency finally increases. However, the first frequency value fs is The same effect can be obtained even if the frequency is larger than the second frequency value ft and the frequency finally decreases.
[0037]
In the first to third embodiments, the activation signal Go is received by the setting unit 1 and then input to the control circuit 33. However, a dedicated line is provided to the control circuit 33 through the dedicated line. It may be input directly.
[0038]
In the first to third embodiments, the frequency of the output pulse for the stepping motor whose rotation speed is controlled by the frequency value of the output pulse is variably controlled. It's not just for variable control.
[0039]
【The invention's effect】
According to the first aspect of the present invention, the calculating means calculates an average change amount of the frequency when the frequency changes from the first frequency value to the second frequency value when a preset standard number of operations is executed. When the selection means selects the average change amount as the calculation value to be added or subtracted, and the calculation means executes the calculation, the frequency of the output pulse changes from the first frequency value to the second frequency value. Because the frequency of the output pulse does not change from the first frequency value to the second frequency value when the CPU executes an instruction as in the conventional example, the frequency of the pulse Can be changed quickly. Further, when the calculating means calculates a related value different from the average change amount based on the average change amount, and the selecting means selects the related value as the calculated value, the calculating means calculates the calculated value different from the average change amount. Therefore, the frequency change amount is not constant and the frequency change rate changes until the frequency changes from the first frequency value to the second frequency value. It can be changed or gradually changed.
[0041]
In addition to the effect of the invention of claim 1 , the invention described in claim 2 increases the frequency by switching the addition / subtraction of the calculation of the calculation means until the frequency changes to the second frequency value. It can be reduced.
[0042]
According to the third aspect of the invention, in addition to the effect of the first or second aspect of the invention, when the standard number of times changes, the average change amount of the frequency by the calculation also changes. The value also changes, and the amount of change in the frequency is not one, and the rate of change in the frequency changes, so that the frequency can be changed suddenly or gradually.
[Brief description of the drawings]
FIG. 1 is a configuration diagram of a first embodiment of the present invention.
FIG. 2 is an explanatory diagram showing a frequency change state according to the above.
FIG. 3 is a configuration diagram of a control unit according to a second embodiment of the present invention.
FIG. 4 is an explanatory diagram showing a frequency change state according to the above.
FIG. 5 is an explanatory diagram showing a frequency change state according to a third embodiment of the present invention.
FIG. 6 is a configuration diagram of a conventional example.
[Explanation of symbols]
30 Calculation method
34 Multiplexer (selection means)
35 Adder / Subtractor (Calculation means)
fs first frequency value
ft Second frequency value Δf Average change amount ΔF Related value

Claims (3)

出力されるパルスの周波数を第1の周波数値から第2の周波数値に変化させる周波数可変装置であって、周波数を変化させ得る加減算の少なくとも一方の演算を実行する演算手段と、予め設定された標準回数の演算が実行されると周波数が第1の周波数値から第2の周波数値に変化する場合の周波数の平均変化量を算出する算出手段と、加算又は減算される演算値として平均変化量を選択可能な選択手段と、を備え、前記算出手段は、前記平均変化量に基づいて演算された前記平均変化量とは異なる関連値も算出するものであって、前記選択手段は前記関連値も演算値として選択可能としたことを特徴とする周波数可変装置。A frequency variable device for changing the frequency of an output pulse from a first frequency value to a second frequency value, and calculating means for performing at least one of addition and subtraction that can change the frequency, and a preset value A calculation means for calculating an average change amount of the frequency when the frequency changes from the first frequency value to the second frequency value when the standard number of calculations is executed, and an average change amount as an operation value to be added or subtracted Selecting means capable of selecting , wherein the calculating means also calculates a related value different from the average change amount calculated based on the average change amount, and the selecting means calculates the related value. A frequency variable device characterized in that can also be selected as a calculation value . 前記演算手段は、前記周波数が前記第2の周波数値に変化するまで演算の加減算を切り替え自在としたことを特徴とする請求項1記載の周波数可変装置。2. The frequency variable device according to claim 1 , wherein the calculation means is configured to switch between addition and subtraction of calculation until the frequency changes to the second frequency value. 前記標準回数を可変としたことを特徴とする請求項1又は2のいずれかに記載の周波数可変装置。The frequency variable device according to claim 1, wherein the standard number of times is variable.
JP23358797A 1997-08-29 1997-08-29 Frequency variable device Expired - Fee Related JP3820698B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23358797A JP3820698B2 (en) 1997-08-29 1997-08-29 Frequency variable device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23358797A JP3820698B2 (en) 1997-08-29 1997-08-29 Frequency variable device

Publications (2)

Publication Number Publication Date
JPH1175397A JPH1175397A (en) 1999-03-16
JP3820698B2 true JP3820698B2 (en) 2006-09-13

Family

ID=16957418

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23358797A Expired - Fee Related JP3820698B2 (en) 1997-08-29 1997-08-29 Frequency variable device

Country Status (1)

Country Link
JP (1) JP3820698B2 (en)

Also Published As

Publication number Publication date
JPH1175397A (en) 1999-03-16

Similar Documents

Publication Publication Date Title
JPS6230651B2 (en)
JP2006230150A (en) Motor controlling device
JP3820698B2 (en) Frequency variable device
EP0817365B1 (en) Matrix interpolation
US5550451A (en) Microcomputer with built-in motor control circuit
JP3377673B2 (en) Inverter device
EP0547230B1 (en) Apparatus for sum-of-product operation
JP3736441B2 (en) Pulse signal frequency control circuit
JP2768213B2 (en) Coefficient interpolation circuit and coefficient interpolation method
JP2988360B2 (en) Clock generation circuit
JP2520408B2 (en) Drive control method of stepping motor
JPH0594201A (en) Method for setting operating constant of inverter device
JPH08278896A (en) Interruption processor
JP3453321B2 (en) Arithmetic processing method and arithmetic processing circuit
JPH05103475A (en) Sine wave approximate pwm signal generator
JPH0640754B2 (en) Stepping motor drive
JPH05315910A (en) Duty ratio judging circuit
JPH08106447A (en) Microcomputer
JPH05328734A (en) Microcomputer having built-in motor control circuit
JP2968912B2 (en) Electronic musical instrument parameter setting device
CN116974953A (en) Algorithm processing module, motor control chip and motor
JPH0621786A (en) Duty controller
JPH0469068A (en) Apparatus for generating pulse width modulation signal approximate to sine wave
JP3034385B2 (en) Tone control information gradual change circuit
JPH0251356A (en) Pulse control circuit

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051025

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051101

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060530

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060612

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090630

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090630

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100630

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100630

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110630

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120630

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120630

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120630

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees