JP3820135B2 - Printed wiring board - Google Patents
Printed wiring board Download PDFInfo
- Publication number
- JP3820135B2 JP3820135B2 JP2001332123A JP2001332123A JP3820135B2 JP 3820135 B2 JP3820135 B2 JP 3820135B2 JP 2001332123 A JP2001332123 A JP 2001332123A JP 2001332123 A JP2001332123 A JP 2001332123A JP 3820135 B2 JP3820135 B2 JP 3820135B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- access speed
- wiring board
- printed wiring
- transmission line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【0001】
【発明の属する技術分野】
本発明は、増設メモリスロットをもつプリンタコントローラにおける基板上信号の波形整形を可能とするプリント配線基板に関する。
【0002】
【従来の技術】
増設メモリコネクタを搭載するプリンタコントローラ基板(プリント配線基板)において、コネクタの搭載数、それぞれの搭載位置により、各コネクタ上での信号波形は変わってくる。ここで、プリント配線基板上の信号の周波数が低い場合には問題にならないことが多い。しかし、プリント配線基板の信号の周波数が50MHz以上等、高速になってきた場合には、デジタル回路における伝送線路をアナログ的分布定数回路として考える必要が出てくる。これは、特性インピーダンスの違いにより、プリント配線基板上の信号に反射が起こり、オーバーシュート、アンダーシュート、ショルダーが発生することによるプリント回路の誤動作を防ぐためである。従来は、信号の反射を防ぐために信号をテブナン終端等により終端させていた。
【0003】
【発明が解決しようとする課題】
しかし、コネクタのピン数の増加により、すべての信号に終端処理をするためには、搭載面積及び部品点数の増加を避けることができず、そのためコストアップを余儀なくされていた。
【0004】
本発明は、上記問題点に鑑みてなされたもので、メモリ検知手段を用い、メモリの搭載状態、および動作状態により伝送線路の特性インピーダンスを変化させる(伝送線路を切り替える)ことにより、誤動作の原因となる波形を整形し、信頼性の高い波形を、コストアップを抑えて得ることを目的とする。
【0005】
【課題を解決するための手段】
上記目的を達成するために請求項1記載の発明は、信号処理手段と、増設メモリ用コネクタに接続される増設メモリの有無を検知すると共に、信号処理手段の該当増設メモリへのアクセススピードを検知するメモリ検知部と、増設メモリ用コネクタに接続され、互いに異なる特性インピーダンスを有する複数の伝送線路をメモリ検知部の検知結果に基づいて切り替える伝送線路制御部とを備え、メモリ検知部は、信号処理手段の該当増設メモリへのアクセススピードのデータを保持しておく機能を有することを特徴とするプリント配線基板を最も主要な特徴とする。
【0006】
請求項2記載の発明は、請求項1のプリント配線基板において、該当増設メモリへのアクセススピードのデータを保持しておくために、メモリ検知部は不揮発性メモリを有するプリント配線基板を主要な特徴とする。
【0007】
請求項3記載の発明は、請求項2のプリント配線基板において、増設メモリの有無に変更がない場合には、不揮発性メモリに保持してあるアクセススピードのデータを使用するプリント配線基板を主要な特徴とする。
【0008】
【発明の実施の形態】
以下図面を参照しつつ、この発明の実施の形態を説明する。図1は本発明のプリント配線基板に搭載されるプリンタコントローラのブロック図である。図において、101はCPUであり、全体のシステム制御、及び画像処理等を行う。102はROMであり、CPU101が実行するプログラム、各種パラメータ等が記憶されている。103はRAMであり、制御コードや画像処理の際にワーク用として使用したり、プリントデータをCPU101が処理して作成した画像データ等を記憶する。104はホストI/ Fでありホストとの印刷命令やコマンドのやりとりをする。105はエンジンI/ Fでありコマンドや印刷データを送出するためにプリンタエンジンと接続される部分である。106はメモリ検知部であり、複数個ある増設メモリ用コネクタに接続され、増設メモリの有無、および動作速度等を検知する。107は伝送線路制御部であり、メモリ検知部106での結果を判断し、コネクタに接続される伝送線路の種類を決定する。
【0009】
図2はメモリ検知部及び伝送線路制御部とコネクタの結線状態を示す図である。伝送線路制御部107と複数の増設メモリ用コネクタ108、109間にはそれぞれ特性インピーダンスA、B、Cを有する3本の伝送線路(信号線)110、111、112が接続されている。本発明の例では、増設メモリ検知部106を用いて得た情報のうち、メモリの動作速度、メモリの有無、メモリモジュールのメーカーにより、伝送線路制御部107を用い複数の伝送線路(信号線)110、111、112の中から1個を選択し、切り替えるよう動作をする。
【0010】
図3は伝送線路切り替え制御の第1の例を示すフローチャートである。例えば、増設用メモリにメモリモジュールが実装されており、そのメモリモジュールが100MHzにてアクセスされている場合、メモリ検知部106においてこの情報を取得し(S1)、メモリ検知部106内のアクセススピード保持部にデータを蓄えておく(S2)。伝送線路制御部107では、アクセススピード保持部で蓄えたデータを使用し、例えば、図2に示すように特性インピーダンスが3種類の伝送線路(信号線)110、111、112にてコネクタ108、109に接続されていた場合、66MHzでの動作の場合には特性インピーダンスAの伝送線路110、100MHzの場合(S3で100MHz)には特性インピーダンスBの伝送線路111、133MHzの場合(S3で133MHz)には特性インピーダンスCの伝送線路112というように切り替えの制御を行い、それぞれの特性インピーダンスにより接続するように動作する。
【0011】
図4は伝送線路切り替え制御の第2の例を示すフローチャートである。メモリ検知部106において得た情報を、メモリ検知部106内のアクセススピード保持部の不揮発性メモリに蓄えておく(S1、S2)。この不揮発性メモリのデータを使用し、それぞれの特性インピーダンスを変化させるように動作する(S3〜S5)。
【0012】
図5は伝送線路切り替え制御の第3の例を示すフローチャートである。メモリ検知部106では、それぞれのコネクタ108、109において接続の有無を検知する(S1、S2)。接続の有無において前回と変更がない場合には(S3でY)、メモリ検知部106内のアクセススピード保持部の不揮発性メモリのデータを使用しそれぞれの特性インピーダンスを変化させるように動作する(S4)。前回と同じ状態でなければ(S3でN)、メモリアクセスピードを確認し(S5)、不揮発性メモリに格納する(S6)。
【0013】
【発明の効果】
請求項1記載の発明によれば、メモリ検知部によりメモリモジュールのアクセススピードを検知して、その内部にデータを蓄えるため、再度メモリ有無の検知を行い伝送線路を決定する際に、アクセススピードのデータを高速に呼び出すことが可能であり、最適な特性インピーダンスを有する伝送線路に接続するまでの時間を短縮することができる。
【0014】
請求項2記載の発明によれば、メモリ検知部によりメモリモジュールのアクセススピードを検知して、アクセススピード保持部の不揮発性メモリにデータを蓄えるため、電源のオフ、オンを伴う場合においてもアクセススピードのデータを高速に呼び出すことが可能である。
【0015】
請求項3記載の発明によれば、電源投入時にメモリ検知部により増設メモリの有無を確認し、増設メモリに変更がない場合には、内部の不揮発性メモリに保持してあるアクセススピードのデータを使用することにより、電源投入から特性インピーダンスを決定するまでの時間を短縮することができる。
【図面の簡単な説明】
【図1】本発明のプリント配線基板に搭載されるプリンタコントローラのブロック図である。
【図2】メモリ検知部及び伝送線路制御部とコネクタの結線状態を示す図である。
【図3】伝送線路切り替え制御の第1の例を示すフローチャートである。
【図4】伝送線路切り替え制御の第2の例を示すフローチャートである。
【図5】伝送線路切り替え制御の第3の例を示すフローチャートである。
【符号の説明】
101 CPU
106 メモリ制御部
107 伝送線路制御部
108、109 コネクタ
110〜112 伝送線路[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a printed wiring board that enables waveform shaping of signals on a board in a printer controller having an additional memory slot.
[0002]
[Prior art]
In a printer controller board (printed wiring board) on which an additional memory connector is mounted, the signal waveform on each connector varies depending on the number of connectors mounted and the mounting positions thereof. Here, when the frequency of the signal on the printed wiring board is low, there is often no problem. However, when the frequency of the signal on the printed circuit board becomes high, such as 50 MHz or higher, it is necessary to consider the transmission line in the digital circuit as an analog distributed constant circuit. This is to prevent malfunction of the printed circuit due to reflection on the signal on the printed circuit board due to the difference in characteristic impedance, and overshoot, undershoot and shoulder. Conventionally, in order to prevent signal reflection, the signal is terminated by the Thevenin termination or the like.
[0003]
[Problems to be solved by the invention]
However, in order to terminate all signals due to an increase in the number of pins of the connector, an increase in the mounting area and the number of components cannot be avoided, and thus the cost must be increased.
[0004]
The present invention has been made in view of the above problems, and causes the malfunction by changing the characteristic impedance of the transmission line (switching the transmission line) by using the memory detection means and changing the characteristic impedance of the transmission line depending on the mounting state and the operating state of the memory. The purpose of this is to obtain a highly reliable waveform with reduced cost.
[0005]
[Means for Solving the Problems]
In order to achieve the above object, the invention according to claim 1 detects the presence / absence of the signal processing means and the extension memory connected to the extension memory connector and also detects the access speed of the signal processing means to the corresponding extension memory. to the memory detection unit, connected to the connector for expansion memory, and a transmission line control unit which switches on the basis of a plurality of transmission lines having different characteristic impedances from each other on the detection result of the memory detection unit, the memory detection unit, signal processing A printed wiring board having a function of holding data of access speed to the corresponding additional memory of the means is the main feature.
[0006]
The invention according to
[0007]
In the printed circuit board according to
[0008]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram of a printer controller mounted on a printed wiring board according to the present invention. In the figure,
[0009]
FIG. 2 is a diagram illustrating a connection state of the memory detection unit, the transmission line control unit, and the connector. Three transmission lines (signal lines) 110, 111, and 112 having characteristic impedances A, B, and C are connected between the transmission
[0010]
FIG. 3 is a flowchart showing a first example of transmission line switching control. For example, when a memory module is mounted on the expansion memory and the memory module is accessed at 100 MHz, the
[0011]
FIG. 4 is a flowchart showing a second example of transmission line switching control. Information obtained in the
[0012]
FIG. 5 is a flowchart showing a third example of transmission line switching control. The
[0013]
【The invention's effect】
According to the first aspect of the present invention, in order to detect the access speed of the memory module by the memory detector and store the data in the memory module, when detecting the presence / absence of the memory again and determining the transmission line, Data can be recalled at high speed, and the time required to connect to a transmission line having an optimum characteristic impedance can be shortened.
[0014]
According to the second aspect of the present invention, since the memory detector detects the access speed of the memory module and stores the data in the nonvolatile memory of the access speed holding unit, the access speed even when the power is turned off and on. Can be called at high speed.
[0015]
According to the third aspect of the present invention, when the power is turned on, the memory detection unit checks the presence or absence of the additional memory, and if there is no change in the additional memory, the access speed data stored in the internal nonvolatile memory is stored. By using it, the time from turning on the power to determining the characteristic impedance can be shortened.
[Brief description of the drawings]
FIG. 1 is a block diagram of a printer controller mounted on a printed wiring board according to the present invention.
FIG. 2 is a diagram illustrating a connection state of a memory detection unit, a transmission line control unit, and a connector.
FIG. 3 is a flowchart showing a first example of transmission line switching control;
FIG. 4 is a flowchart illustrating a second example of transmission line switching control.
FIG. 5 is a flowchart showing a third example of transmission line switching control;
[Explanation of symbols]
101 CPU
106
Claims (3)
増設メモリ用コネクタに接続される増設メモリの有無を検知すると共に、前記信号処理手段の該当増設メモリへのアクセススピードを検知するメモリ検知部と、前記増設メモリ用コネクタに接続され、互いに異なる特性インピーダンスを有する複数の伝送線路を前記メモリ検知部の検知結果に基づいて切り替える伝送線路制御部とを備え、前記メモリ検知部は、前記信号処理手段の該当増設メモリへのアクセススピードのデータを保持しておく機能を有することを特徴とするプリント配線基板。 Signal processing means;
While detecting the presence or absence of additional memory connected to an expansion memory connector, a memory detection section for detecting the access speed to the corresponding expansion memory of the signal processing means, connected to the connector for the additional memory, different characteristic impedances and a said memory detecting unit switches on the basis of the detection result transmission line controller plurality of transmission lines with the memory detection section holds the data access speed to the appropriate expansion memory of the signal processing means A printed wiring board characterized by having a function of placing.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001332123A JP3820135B2 (en) | 2001-10-30 | 2001-10-30 | Printed wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001332123A JP3820135B2 (en) | 2001-10-30 | 2001-10-30 | Printed wiring board |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003140961A JP2003140961A (en) | 2003-05-16 |
JP3820135B2 true JP3820135B2 (en) | 2006-09-13 |
Family
ID=19147590
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001332123A Expired - Fee Related JP3820135B2 (en) | 2001-10-30 | 2001-10-30 | Printed wiring board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3820135B2 (en) |
-
2001
- 2001-10-30 JP JP2001332123A patent/JP3820135B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003140961A (en) | 2003-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100905874B1 (en) | Programmable Logic Controller | |
US6970953B2 (en) | System and method for terminating a bus | |
US20020023195A1 (en) | Switching mechanism and disk array apparatus having the switching mechanism | |
JP3820135B2 (en) | Printed wiring board | |
JP4572711B2 (en) | Power system | |
JP2003044190A (en) | Printed circuit board | |
JPH07174582A (en) | Encoder for absolute measurement | |
KR100546148B1 (en) | Board using a universal interface | |
JP2007018370A (en) | Sensor detection circuit, and apparatus having opening detection circuit | |
JP3472085B2 (en) | Expansion board device | |
JP2518486B2 (en) | Switch circuit | |
JPH05289790A (en) | Information processor | |
JP3595302B2 (en) | Switch device | |
US6499071B1 (en) | Interconnection system | |
JP2001249741A (en) | Bus system and image processor | |
JP2009146246A (en) | Bus system and antireflection method | |
JP4357755B2 (en) | Signal input circuit | |
US6320475B1 (en) | Printed circuit board suppressing ringing in signal waveforms | |
KR100198415B1 (en) | Bus circuit using for impedence modulating | |
JP2545795B2 (en) | Image recording control device | |
JP2003157130A (en) | Option device loading/unloading device | |
JPH06167362A (en) | Master-slave switching type measuring instrument | |
JPH05341891A (en) | Terminator connection system | |
JP2003280909A (en) | Control unit equipped with data write function | |
JPH04317110A (en) | Electronic equipment |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040715 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040820 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060317 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060328 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060525 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060613 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060616 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090623 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100623 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110623 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110623 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120623 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130623 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |