JP3818826B2 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP3818826B2 JP3818826B2 JP2000145897A JP2000145897A JP3818826B2 JP 3818826 B2 JP3818826 B2 JP 3818826B2 JP 2000145897 A JP2000145897 A JP 2000145897A JP 2000145897 A JP2000145897 A JP 2000145897A JP 3818826 B2 JP3818826 B2 JP 3818826B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- pad
- layer metal
- metal
- probe inspection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【0001】
【発明の属する技術分野】
本発明は、検査装置のプローブ端子が接触するパッド部の強度を増した半導体装置に関するものである。
【0002】
【従来の技術】
図4は、3層メタルプロセスを採用した、従来の半導体装置の第1の構成を示す。図4において、127はシリコン基板である。101はシリコン基板127の上に形成された入出力セルであって、信号の入出力を行うための専用のセルである。
【0003】
シリコン基板127の表面には、Nチャンネル出力兼保護トランジスタ部111と、Pチャンネル出力兼保護トランジスタ部112と、出力プリバッファ部113とが形成されている。Nチャンネル出力兼保護トランジスタ部111は、Lレベル出力を行うNチャンネルトランジスタと、サージ保護用のNチャンネルトランジスタとを配したものである。Pチャンネル出力兼保護トランジスタ部112は、Hレベル出力を行うPチャンネルトランジスタと、サージ保護用のPチャンネルトランジスタとを配したものである。出力プリバッファ部113は、本入出力セル101の入力、出力を切り替える回路を持ち、出力時には入力禁止、入力時には出力禁止を行うものである。
【0004】
シリコン基板127の上には、ゲート酸化膜を介して第1層メタル126が形成されている。第1層メタル126は、内部への信号入力、内部からの信号出力、サージ保護トランジスタとの接続(図示省略)をそれぞれ司る。
【0005】
第1層メタル126の上には、第2層パッドメタル121と、第2層グランド幹線122と、第1の第2層電源幹線123と、第2の第2層電源幹線124とが第1,2メタル層間膜を介して形成されている。第2層パッドメタル121は、パッド強度を増すために設けられたものであって、パッドメタルコンタクト125を介して第1層メタル126に接続されている。第2層グランド幹線122は、グランド電位を固定する目的で本入出力セル101の両隣に配されるセルと電位を共用し、かつNチャンネル出力兼保護トランジスタ部111にソース電位を供給するものである。第1の第2層電源幹線123は、電源電位を固定する目的で本入出力セル101の両隣に配されるセルと電位を共用し、かつPチャンネル出力兼保護トランジスタ部112にソース電位を供給するものである。第2の第2層電源幹線124は、電源電位を固定する目的で本入出力セル101の両隣に配されるセルと電位を共用し、かつ出力プリバッファ部113の電源供給を行うものである。
【0006】
第2層パッドメタル121の上には第3層パッドメタル110が、第2層グランド幹線122の上には第3層グランド幹線114が、第1の第2層電源幹線123の上には第1の第3層電源幹線115が、第2の第2層電源幹線124の上には第2の第3層電源幹線116がそれぞれ第2,3メタル層間膜を介して形成されている。第3層パッドメタル110は、プローブ検査用兼ボンディング用のパッドである。117は第3層パッドメタル110と第2層パッドメタル121とを同電位に接続するためのパッドメタルコンタクトであり、118は第3層グランド幹線114と第2層グランド幹線122を同電位に接続するためのグランド幹線コンタクトであり、119は第1の第3層電源幹線115と第1の第2層電源幹線123とを同電位に接続するための第1の電源幹線コンタクトであり、120は第2の第3層電源幹線116と第2の第2層電源幹線124とを同電位に接続するための第2の電源幹線コンタクトである。
【0007】
第3層パッドメタル110の部分に検査装置のプローブが接触され、入出力セル101の検査及びこの入出力セル101の接続される回路の検査を行い、かつ半導体装置の組立を行う時のワイヤーボンディングも行う。そのために、第2層パッドメタル121と第3層パッドメタル110との積層構造を持ち、強度が増されている。したがって、検査装置のプローブが複数回接触しても容易には破壊されないという特性を有する。
【0008】
図5は、従来の半導体装置の第2の構成を示す。図5において図4と同一番号のものは同一機能を果たす。図5に示す第2の構成では、図4に示す第1の構成に比べ、入出力セル201におけるパッドメタルが第3層パッドメタル110と第3層プローブ検査用パッドメタル210とに分かれて構成されている。これは、セルの小面積化のためにパッド部、グランド幹線、第1の電源幹線をそれぞれ単層にしたためであり、特にパッドメタルにおいては図4の構成に比べ強度が落ちるためである。しかし、検査装置のプローブが複数回接触すれば第3層プローブ検査用パッドメタル210が容易に破壊され、第1の第2層電源幹線123に検査装置のプローブが突き抜けることがある。
【0009】
【発明が解決しようとする課題】
半導体装置では、面積を削減しつつ、かつボンディングパッド強度の向上が要求されている。従来の3層メタルプロセス技術では、図4に示すようにプローブ検査時及び組立ボンディングを行うパッドの強度を向上するために大面積であった。また、図5に示すようにパッド強度が低いもので小面積を実現していた。つまり、従来は、図4に示すように求める強度に対して面積が大きく、図5に示すように求める面積に対して強度が足りないという課題があった。
【0010】
本発明の目的は、小面積でパッド部の強度を増した半導体装置を提供することにある。
【0011】
【課題を解決するための手段】
上記目的を達成するために、本発明に係る第1の半導体装置では、当該半導体装置の信号入出力を行う入出力セルにおいて3層メタルプロセスを採用し、Nチャンネルトランジスタ部と、Pチャンネルトランジスタ部と、両トランジスタ部への接続のために当該両トランジスタ部上に設けられた第1層メタルと、両トランジスタ部に各々固定電位を供給するための電源幹線及びグランド幹線とプローブ検査用パッドの下層とを構成する第2層メタルと、ボンディング用パッドとプローブ検査用パッドの上層とを構成する第3層メタルとを備えることとした。しかも、第1層、第2層及び第3層メタルは、両トランジスタ部の真上に位置する。また、ボンディング用パッドとプローブ検査用パッドの上層とを構成する第3層メタルと、第2層メタルのうちプローブ検査用パッドの下層を構成する部分と、第1層メタルとは、パッドメタルコンタクトを介して互いに接続され、かつ、第3層メタルのうちプローブ検査用パッドの上層を構成する部分は、第2層メタルにより構成されたプローブ検査用パッドの下層によって補強されている。
【0012】
前記第2層メタル中のプローブ検査用パッドの下層は、電源幹線とグランド幹線との間に設けることとしてもよい。しかも、プローブ検査用パッドの全領域が積層化される。
【0013】
また、本発明に係る第2の半導体装置は、当該半導体装置の電源電圧の入力を行う電源端子セルにおいて3層メタルプロセスを採用することとし、Nチャンネルトランジスタ部と、Pチャンネルトランジスタ部とに加えて、次のような第1、第2及び第3層メタルを備えたものである。すなわち、第1層メタルは、両トランジスタ部への接続のために当該両トランジスタ部上に設けられる。第2層メタルは、Pチャンネルトランジスタ部に電位を供給する電源幹線の機能を持ちかつプローブ検査用パッドの下層の役割を果たす兼用部と、Nチャンネルトランジスタ部に電位を供給するためのグランド幹線とを構成する。第3層メタルは、ボンディング用パッドとプローブ検査用パッドの上層とを構成するものである。しかも、第1層、第2層及び第3層メタルは、両トランジスタ部の真上に位置する。また、ボンディング用パッドとプローブ検査用パッドの上層とを構成する第3層メタルと、第2層メタルのうち前記兼用部を構成する部分と、第1層メタルとは、パッドメタルコンタクトを介して互いに接続され、かつ、第3層メタルのうちプローブ検査用パッドの上層を構成する部分は、第2層メタルのうち前記兼用部を構成する部分によって補強されている。
【0014】
【発明の実施の形態】
以下、本発明の実施の形態について図1から図3を用いて説明する。
【0015】
(実施の形態1)
図1は、本発明の第1の実施形態に係る半導体装置の構成を示す。図1において、100番台、200番台は図4及び図5中の同符号のものに対応する。本発明の入出力セル301で異なるのは、図5中の距離L1をL2に広げ、第1の電源幹線123を下げて、プローブ検査用パッドの一部のみ積層化するための第2層プローブ検査用パッドメタル300と、そのプローブ検査用パッドの第3層と第2層とを接続するためのプローブ検査用パッドメタルコンタクト310とを配している点である。
【0016】
すなわち、第1の第2層電源幹線123を第3層プローブ検査用パッドメタル210との重なりを減らす方向に移動させ、図5と同一面積にてプローブ検査用パッドメタルの強度を向上することを目的とした第2層プローブ検査用パッドメタル300を部分的に形成することで積層化したものである。
【0017】
この構造により、図5と同様に小面積でプローブ検査用パッドの一部が積層パッドになるので、複数回のプローブ検査にも耐え得る強度を持つことができる。
【0018】
(実施の形態2)
図2は、本発明の第2の実施形態に係る半導体装置の構成を示す。図2において100番台、200番台は図4及び図5中の同符号のものに、300番台は図1中の同符号のものにそれぞれ対応する。本発明の入出力セル401で異なるのは、図5中の距離L1をL3に広げたことでプローブ検査用パッドの全領域を積層化するための積層パッド形成領域400を確保し、図1の第2層プローブ検査用パッドメタル300の領域が第3層プローブ検査用パッドメタル210の全領域になったことと、検査装置のプローブを出来る限り第3層パッドメタル(ボンディングパッド)110寄りで取るために第1の電源幹線115を移動させたことである。
【0019】
この構造により、図5より面積は大きいが図4より小面積の入出力セル401を実現でき、プローブ検査用パッドの全領域が積層パッドになるので複数回のプローブ検査にも耐え得る強度を持つことができる。
【0020】
(実施の形態3)
図3は、本発明の第3の実施形態に係る半導体装置の構成を示す。第1及び第2の実施形態は入出力セルの場合であったが、ここでは電源電圧を供給する電源端子セルの場合について説明する。図3において、100番台、200番台は図4及び図5中の同符号のものに対応する。本発明の電源端子セル501で異なるのは、第1の第2層電源幹線(図1〜図4中の123)と第2層プローブ検査用パッドメタル(図1,2中の300)との兼用部500を設けることで、図5と同面積で第3層プローブ検査用パッドメタル210の全領域を積層化した点である。502はプローブ検査用パッドメタルコンタクトである。
【0021】
この構造により、電源端子セルにおいて図5と同様に小面積でプローブ検査用パッドの一部が積層パッドになるので、複数回のプローブ検査にも耐え得る強度を持つことができる。
【0022】
【発明の効果】
以上のとおり、本発明の半導体装置によれば、小面積でプローブ検査用パッドメタルの強度を向上することができるという効果がある。
【図面の簡単な説明】
【図1】(a)及び(b)はそれぞれ本発明の第1の実施形態に係る半導体装置の平面図及び断面図である。
【図2】(a)及び(b)はそれぞれ本発明の第2の実施形態に係る半導体装置の平面図及び断面図である。
【図3】(a)及び(b)はそれぞれ本発明の第3の実施形態に係る半導体装置の平面図及び断面図である。
【図4】(a)及び(b)はそれぞれ第1の従来例に係る半導体装置の平面図及び断面図である。
【図5】(a)及び(b)はそれぞれ第2の従来例に係る半導体装置の平面図及び断面図である。
【符号の説明】
101,201,301,401 入出力セル
110 第3層パッドメタル
111 Nチャンネル出力兼保護トランジスタ部
112 Pチャンネル出力兼保護トランジスタ部
113 出力プリバッファ部
114 第3層グランド幹線
115 第1の第3層電源幹線
116 第2の第3層電源幹線
117 パッドメタルコンタクト
118 グランド幹線コンタクト
119 第1の電源幹線コンタクト
120 第2の電源幹線コンタクト
121 第2層パッドメタル
122 第2層グランド幹線
123 第1の第2層電源幹線
124 第2の第2層電源幹線
125 パッドメタルコンタクト
126 第1層メタル
127 シリコン基板
210 第3層プローブ検査用パッドメタル
300 第2層プローブ検査用パッドメタル
310 プローブ検査用パッドメタルコンタクト
400 積層パッド形成領域
500 第1の第2層電源幹線と第2層プローブ検査用パッドメタルとの兼用部
501 電源端子セル
502 プローブ検査用パッドメタルコンタクト[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device in which the strength of a pad portion with which a probe terminal of an inspection device contacts is increased.
[0002]
[Prior art]
FIG. 4 shows a first configuration of a conventional semiconductor device employing a three-layer metal process. In FIG. 4, 127 is a silicon substrate.
[0003]
On the surface of the
[0004]
A
[0005]
On the
[0006]
A third
[0007]
Wire bonding when the probe of the inspection device is brought into contact with the third
[0008]
FIG. 5 shows a second configuration of the conventional semiconductor device. In FIG. 5, the same numbers as those in FIG. 4 perform the same functions. In the second configuration shown in FIG. 5, the pad metal in the input /
[0009]
[Problems to be solved by the invention]
Semiconductor devices are required to improve bonding pad strength while reducing area. In the conventional three-layer metal process technology, as shown in FIG. 4, the area is large in order to improve the strength of the pad for probe inspection and assembly bonding. Further, as shown in FIG. 5, a small area is realized with a low pad strength. That is, conventionally, there is a problem that the area is large with respect to the required strength as shown in FIG. 4, and the strength is insufficient with respect to the required area as shown in FIG.
[0010]
An object of the present invention is to provide a semiconductor device having a small area and an increased pad portion strength.
[0011]
[Means for Solving the Problems]
In order to achieve the above object, in the first semiconductor device according to the present invention, a three-layer metal process is adopted in an input / output cell for performing signal input / output of the semiconductor device, and an N-channel transistor portion and a P-channel transistor portion. A first-layer metal provided on the two transistor parts for connection to the two transistor parts, and a power supply main line and a ground main line for supplying a fixed potential to the two transistor parts, and a lower layer of the probe test pad. And a third layer metal constituting the upper layer of the bonding pad and the probe inspection pad. In addition, the first layer, the second layer, and the third layer metal are located directly above both transistor portions. The third layer metal constituting the bonding pad and the upper layer of the probe inspection pad, the portion of the second layer metal constituting the lower layer of the probe inspection pad, and the first layer metal are pad metal contacts. The portions of the third layer metal that constitute the upper layer of the probe inspection pad are reinforced by the lower layer of the probe inspection pad formed of the second layer metal.
[0012]
The lower layer of the probe inspection pad in the second layer metal may be provided between the power supply trunk line and the ground trunk line. In addition, the entire region of the probe inspection pad is laminated.
[0013]
The second semiconductor device according to the present invention adopts a three-layer metal process in the power supply terminal cell for inputting the power supply voltage of the semiconductor device, and in addition to the N-channel transistor portion and the P-channel transistor portion. The first, second and third layer metals are provided as follows. That is, the first layer metal is provided on both transistor parts for connection to both transistor parts. The second layer metal has a function of a power supply trunk line that supplies a potential to the P channel transistor part and serves as a lower layer of the probe test pad; a ground trunk line that supplies a potential to the N channel transistor part; Configure. The third layer metal constitutes the bonding pad and the upper layer of the probe inspection pad. In addition, the first layer, the second layer, and the third layer metal are located directly above both transistor portions. Further, the third layer metal constituting the bonding pad and the upper layer of the probe inspection pad, the portion constituting the shared portion of the second layer metal, and the first layer metal are connected via a pad metal contact. The portions of the third layer metal that are connected to each other and that constitute the upper layer of the probe inspection pad are reinforced by the portion of the second layer metal that constitutes the dual-purpose portion.
[0014]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to FIGS. 1 to 3.
[0015]
(Embodiment 1)
FIG. 1 shows a configuration of a semiconductor device according to the first embodiment of the present invention. In FIG. 1, the 100s and 200s correspond to the same symbols in FIGS. 4 and 5. The difference between the input / output cells 301 of the present invention is that the distance L1 in FIG. 5 is increased to L2, the first power supply
[0016]
That is, the first second-layer power
[0017]
With this structure, as in FIG. 5, a part of the probe inspection pad is a laminated pad with a small area, so that it can have a strength enough to withstand a plurality of probe inspections.
[0018]
(Embodiment 2)
FIG. 2 shows a configuration of a semiconductor device according to the second embodiment of the present invention. In FIG. 2, the 100s and 200s correspond to the same symbols in FIGS. 4 and 5, and the 300s correspond to the same symbols in FIG. The difference between the input /
[0019]
With this structure, an input /
[0020]
(Embodiment 3)
FIG. 3 shows a configuration of a semiconductor device according to the third embodiment of the present invention. The first and second embodiments are the case of the input / output cell, but here, the case of the power supply terminal cell for supplying the power supply voltage will be described. In FIG. 3, numbers 100 and 200 correspond to the same reference numerals in FIGS. The
[0021]
With this structure, in the power supply terminal cell, a part of the probe test pad becomes a laminated pad with a small area as in FIG. 5, so that it is strong enough to withstand a plurality of probe tests.
[0022]
【The invention's effect】
As described above, according to the semiconductor device of the present invention, there is an effect that the strength of the probe inspection pad metal can be improved with a small area.
[Brief description of the drawings]
FIGS. 1A and 1B are a plan view and a cross-sectional view, respectively, of a semiconductor device according to a first embodiment of the present invention.
FIGS. 2A and 2B are a plan view and a cross-sectional view, respectively, of a semiconductor device according to a second embodiment of the present invention.
FIGS. 3A and 3B are a plan view and a cross-sectional view, respectively, of a semiconductor device according to a third embodiment of the present invention.
4A and 4B are a plan view and a cross-sectional view, respectively, of a semiconductor device according to a first conventional example.
FIGS. 5A and 5B are a plan view and a cross-sectional view of a semiconductor device according to a second conventional example, respectively.
[Explanation of symbols]
101, 201, 301, 401 I /
Claims (3)
前記半導体装置の信号入出力を行う入出力セルにおいて、
Nチャンネルトランジスタ部と、
Pチャンネルトランジスタ部と、
前記両トランジスタ部への接続のために当該両トランジスタ部上に設けられた第1層メタルと、
前記両トランジスタ部に各々固定電位を供給するための電源幹線及びグランド幹線と、プローブ検査用パッドの下層とを構成する第2層メタルと、
ボンディング用パッドとプローブ検査用パッドの上層とを構成する第3層メタルとを備え、
前記第1層、第2層及び第3層メタルは、前記両トランジスタ部の真上に位置し、
前記ボンディング用パッドとプローブ検査用パッドの上層とを構成する第3層メタルと、前記第2層メタルのうちプローブ検査用パッドの下層を構成する部分と、前記第1層メタルとは、パッドメタルコンタクトを介して互いに接続され、かつ、
前記第3層メタルのうちプローブ検査用パッドの上層を構成する部分は、前記第2層メタルにより構成されたプローブ検査用パッドの下層によって補強されていることを特徴とする半導体装置。A semiconductor device employing a three-layer metal process,
In an input / output cell for performing signal input / output of the semiconductor device,
An N-channel transistor section;
A P-channel transistor section;
A first layer metal provided on the two transistor parts for connection to the two transistor parts;
A second layer metal constituting a power source trunk line and a ground trunk line for supplying a fixed potential to each of the transistor parts, and a lower layer of a probe inspection pad;
A third layer metal constituting the bonding pad and the upper layer of the probe inspection pad;
The first layer, the second layer, and the third layer metal are located immediately above the two transistor parts,
The third layer metal constituting the bonding pad and the upper layer of the probe inspection pad, the portion of the second layer metal constituting the lower layer of the probe inspection pad, and the first layer metal are pad metal Connected to each other through contacts , and
A portion of the third layer metal that constitutes an upper layer of the probe inspection pad is reinforced by a lower layer of the probe inspection pad made of the second layer metal.
前記第2層メタル中のプローブ検査用パッドの下層は、前記電源幹線と前記グランド幹線との間に設けられ、
前記プローブ検査用パッドの全領域が積層化されたことを特徴とする半導体装置。The semiconductor device according to claim 1,
The lower layer of the probe inspection pad in the second layer metal is provided between the power supply trunk line and the ground trunk line,
A semiconductor device characterized in that the entire region of the probe inspection pad is laminated.
前記半導体装置の電源電圧の入力を行う電源端子セルにおいて、
Nチャンネルトランジスタ部と、
Pチャンネルトランジスタ部と、
前記両トランジスタ部への接続のために当該両トランジスタ部上に設けられた第1層メタルと、
前記Pチャンネルトランジスタ部に電位を供給する電源幹線の機能を持ちかつプローブ検査用パッドの下層の役割を果たす兼用部と、前記Nチャンネルトランジスタ部に電位を供給するためのグランド幹線とを構成する第2層メタルと、
ボンディング用パッドとプローブ検査用パッドの上層とを構成する第3層メタルとを備え、
前記第1層、第2層及び第3層メタルは、前記両トランジスタ部の真上に位置し、
前記ボンディング用パッドとプローブ検査用パッドの上層とを構成する第3層メタルと、前記第2層メタルのうち前記兼用部を構成する部分と、前記第1層メタルとは、パッドメタルコンタクトを介して互いに接続され、かつ、
前記第3層メタルのうちプローブ検査用パッドの上層を構成する部分は、前記第2層メタルのうち前記兼用部を構成する部分によって補強されていることを特徴とする半導体装置。A semiconductor device employing a three-layer metal process,
In the power supply terminal cell for inputting the power supply voltage of the semiconductor device,
An N-channel transistor section;
A P-channel transistor section;
A first layer metal provided on the two transistor parts for connection to the two transistor parts;
A first portion that has a function of a power supply trunk line that supplies a potential to the P-channel transistor section and serves as a lower layer of a probe inspection pad, and a ground trunk line that supplies a potential to the N-channel transistor section. Two-layer metal,
A third layer metal constituting the bonding pad and the upper layer of the probe inspection pad;
The first layer, the second layer, and the third layer metal are located immediately above the two transistor parts,
The third layer metal constituting the bonding pad and the upper layer of the probe inspection pad, the portion of the second layer metal constituting the shared portion, and the first layer metal via a pad metal contact Connected to each other, and
A portion of the third layer metal that constitutes the upper layer of the probe inspection pad is reinforced by a portion of the second layer metal that constitutes the shared portion.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000145897A JP3818826B2 (en) | 2000-05-18 | 2000-05-18 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000145897A JP3818826B2 (en) | 2000-05-18 | 2000-05-18 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001326260A JP2001326260A (en) | 2001-11-22 |
JP3818826B2 true JP3818826B2 (en) | 2006-09-06 |
Family
ID=18652338
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000145897A Expired - Fee Related JP3818826B2 (en) | 2000-05-18 | 2000-05-18 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3818826B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI221527B (en) * | 2003-04-11 | 2004-10-01 | Fujitsu Ltd | Semiconductor device |
CN100421241C (en) * | 2005-01-18 | 2008-09-24 | 松下电器产业株式会社 | Semiconductor integrated circuit and method of manufacturing the same |
-
2000
- 2000-05-18 JP JP2000145897A patent/JP3818826B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001326260A (en) | 2001-11-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7629689B2 (en) | Semiconductor integrated circuit having connection pads over active elements | |
US10192755B2 (en) | Semiconductor device and its manufacturing method | |
JP2598328B2 (en) | Semiconductor device and manufacturing method thereof | |
US7687900B2 (en) | Semiconductor integrated circuit device and fabrication method for the same | |
JP3380465B2 (en) | Semiconductor device | |
JP5012908B2 (en) | Semiconductor device and manufacturing method thereof | |
US20080308798A1 (en) | Semiconductor Device | |
JPH0350859A (en) | Semiconductor integrated circuit device provided with loc-type lead frame | |
US20110215481A1 (en) | Semiconductor device | |
JP2004158833A (en) | Semiconductor device | |
JP2005236277A (en) | Semiconductor integrated circuit | |
JP2007059449A (en) | Semiconductor device | |
JP3898350B2 (en) | Semiconductor device | |
JP2010050177A (en) | Semiconductor device | |
US5923048A (en) | Semiconductor integrated circuit device with test element | |
JP3818826B2 (en) | Semiconductor device | |
US9070550B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2008078354A (en) | Semiconductor device | |
JPH09283525A (en) | Semiconductor device | |
JP2017045910A (en) | Semiconductor device and semiconductor device manufacturing method | |
US20040016980A1 (en) | Semiconductor integrated device | |
JPH08236706A (en) | Semiconductor integrated circuit element and semiconductor device | |
JPH0278230A (en) | Semiconductor integrated circuit device | |
JP4186346B2 (en) | Semiconductor device | |
TWI221527B (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20031226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040113 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040315 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040427 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040527 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040713 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20040813 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060426 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060613 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100623 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100623 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110623 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |