JP3817171B2 - プラズマプロセス装置 - Google Patents

プラズマプロセス装置 Download PDF

Info

Publication number
JP3817171B2
JP3817171B2 JP2001383037A JP2001383037A JP3817171B2 JP 3817171 B2 JP3817171 B2 JP 3817171B2 JP 2001383037 A JP2001383037 A JP 2001383037A JP 2001383037 A JP2001383037 A JP 2001383037A JP 3817171 B2 JP3817171 B2 JP 3817171B2
Authority
JP
Japan
Prior art keywords
electrode
terminal
discharge electrode
output
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001383037A
Other languages
English (en)
Other versions
JP2003188106A (ja
Inventor
道 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2001383037A priority Critical patent/JP3817171B2/ja
Publication of JP2003188106A publication Critical patent/JP2003188106A/ja
Application granted granted Critical
Publication of JP3817171B2 publication Critical patent/JP3817171B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Plasma Technology (AREA)
  • Chemical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)

Description

【0001】
【発明の属する技術分野】
この発明は、一般に、プラズマプロセス装置に関し、より特定的には、電子産業における半導体膜や絶縁膜の薄膜製造に用いられるプラズマ励起化学気相成長法を用いたプラズマ化学蒸着装置や、半導体膜や導体膜の薄膜パターン形成のためのドライエッチングを行なうドライエッチング装置や、薄膜パターン形成に用いるレジストを除去するアッシャー装置と、プラズマによりガスを分解して薄膜の形成や加工を行なうプラズマプロセス装置に関する。
【0002】
【従来の技術】
プラズマを使って半導体膜を成膜し、集積回路・液晶ディスプレイ・アモルファス太陽電池などの電子デバイスを製造する方法、いわゆるプラズマ励起化学気相成長(Chemical Vapor Deposition、CVD法)は、その簡便性・操作性に優れるため、さまざまな電子デバイスを製造するのに使用されている。
【0003】
プラズマCVD法を用いる装置の形態(プラズマ化学蒸着装置、以下プラズマCVD装置)としては、以下のような一般的であり、図6(斜視図)および図7(断面図)に基づいて説明する。
【0004】
処理室(真空容器)5を用いて閉空間を構成し、その中にお互いに電気的に絶縁され、対向する位置に平行に設置された2枚の導体板からなる電極2a,2bの間にプラズマ11を発生させ、そこに材料ガスを流してガスを分解・解離し、一方の電極2bに取付けられたシリコンやガラスといった処理基板(成膜基板)4の上に半導体膜などを成膜する。
【0005】
成膜するための材料ガスを分解するためのプラズマ11を発生させる手段としては、通常周波数が13.56MHzの高周波などの電気的エネルギが使用される。つまり、一方の導体板電極2bを接地電位とし、もう一方の対向する電極2aに電圧を印加して、両導体板間に電界を発生させ、その絶縁破壊現象によりグロー放電現象としてプラズマ11を生成する。
【0006】
電圧がかかる側の電極、すなわち電気的エネルギを印加する電極2aをカソード電極あるいは放電電極と呼び、その近傍に大きな電界が形成されるため、そこで加速されるプラズマ11中の電子が材料ガスの解離を促し、ラジカル12を生成する。
【0007】
カソード電極2a近傍の大きな電界が形成される放電11の部分を、カソードシース部を呼ぶ。カソードシース部あるいはその近傍で生成されたラジカル12は、接地電位の電極2の上の成膜基板4まで拡散して、そこで膜表面に堆積し膜が成長する。接地電位にある電極をアノード電極2bと呼ぶ。
【0008】
このようなプラズマCVD法はさまざまな産業で広く利用されている。たとえば、アクティブ駆動型の液晶ディスプレイの製造工程では、TFT(Thin Film Transistor)と呼ばれるスイッチング素子が作製されるが、TFT内ではその構成部としたアモルファスシリコン膜や窒化シリコン等のゲート酸化膜が重要な役割を果たしている。各々の膜がその役割を果たすためには高品質膜を効率よく成膜する技術が不可欠である。
【0009】
また、材料ガスをエッチングガスに入れ替えるだけで、同様のプラズマ11を発生させ、薄膜のエッチングを行なうドライエッチング装置やレジストの除去を行なうアッシャー装置も、プラズマCVD装置と同様、総称してプラズマプロセス装置として知られている。
【0010】
プラズマ11の発生の仕方やラジカルの生成などは同様のメカニズムであり、処理基板4へ到達したラジカルが薄膜等の除去を行なう。
【0011】
プラズマCVD装置と異なるのは、ラジカルの存在だけでなく、プラズマからのイオン衝撃による物理スパッタリングや処理基板4へのエネルギ入射をそのエッチング動作に利用している点だけである。
【0012】
これらプラズマプロセス装置の電気的エネルギ源(以下、電源1と呼称する)は、前述のとおり、通常周波数が13.56MHzの高周波が使用され、プラズマ11を発生させ、それにより成膜あるいはエッチングを行なうため、材料ガスを解離してラジカル12を生成する。一般的に使用される電源1の構成を、図8に示す。
【0013】
信号源21で13.56MHzの高周波が発生し、それを1段あるいは複数段の増幅器22で増幅し、所望の出力レベルが得られるようにする。この増幅器22の出力インピーダンスは通常50Ωである。
【0014】
しかし、プラズマプロセス装置の電極2aは通常入力インピーダンスとして50Ωとはかけ離れているので、インピーダンス変換を行なうための整合回路24が間に挿入される。整合回路24には各種の方式があり、大型の可変容量と大型の可変インダクタンスで構成される。そして、整合回路24の出力が電極2aに直結される。電極2bha接地される。
【0015】
【発明が解決しようとする課題】
しかし、従来確立されてきた成膜装置には限界があり、液晶ディスプレイ・アモルファス太陽電池などの大面積電子デバイスを作製する場合、しばしば成膜基板4へ高品質膜を均一性よく作製するとき問題を生じてきた。
【0016】
成膜基板4へ高品質膜を成膜する方法としては、たとえば、特開平11−144892号公報に、以下のようなものが提案されている。
【0017】
この方法においては、図9(斜視図)および図10(断面図)に示すように、凸面を持つ電極2a,2bを複数設け、成膜基板4を電極2から離れた位置に設置することで、横電界を形成し、高品質の成膜が可能になる、としている。
【0018】
このように、成膜基板4を電極2a,2bから離れた位置に設置することで、成膜基板4がプラズマ11に晒されることがなく、したがって薄膜の成膜表面にイオン衝撃による膜質劣化がなく、高品質膜の形成が可能となる。
【0019】
しかし、この方法では、電極面の凹凸により、成膜基板4へ成膜される膜の厚み分布が発生してしまう。
【0020】
すなわち、成膜基板と電極面の距離が近いところでは膜厚が厚くなり、成膜基板と電極面の距離が遠いところでは膜厚が薄くなる。また、近傍でラジカル生成が多いカソード電極の繰返し距離に応じて電極−成膜基板間距離を十分とらないと、成膜される膜の厚み分布が発生してしまう。すなわち、ラジカル源の不連続分布をラジカルの拡散により緩和しないといけないが、そのためには電極−成膜基板間距離を十分とる必要に迫られるのである。
【0021】
すなわち、高品質膜を均一性よく成膜する方法が未だ確立されていない。
また、ドライエッチング装置やアッシャー装置も、特開平11−144892号公報に記載の装置と同様に構成すると、プラズマ発生部とイオン衝撃制御部を別々にコントロールできる。すなわち、第3の電極の処理基板の後ろへ取付けてイオン衝撃の制御プラズマ発生とは独立して行なうことが可能であり、パラメータの制御性を上げることができる。しかし、この場合ラジカルの基板への入射量が面内で不均一となってしまうという欠点は同様に存在する。
【0022】
また、プラズマプロセス装置ではなく、スパッタリング装置であるが、特開2001−98369号公報も特開平11−144892号公報と同様に、基板と離れた位置にカソード電極およびアノード電極を設置してスパッタ膜の高品質化が実現できるとしている。この装置の場合、スパッタ膜の高品質化を実現するため、カソード電極とアノード電極を切換えることが有効であるとしているが、どのような手段で電極を切換えるか、具体的な方法は示されていない。
【0023】
すなわち、総じて、加工性が高性能で、均一性のよいプラズマ装置が、未だ確立されていない。
【0024】
それゆえに、この発明の目的は、加工性が高性能で、均一性のよいプラズマ装置を提供することを目的とする。
【0025】
【課題を解決するための手段】
この発明の第1の局面に従うプラズマプロセス装置は、処理室と、該処理室内に材料ガスを導入するためのガス導入口と、複数の放電電極と、複数の端子を有する交流電源とを備えたプラズマプロセス装置に係る。上記複数の端子は、出力される端子と、該出力される端子以外の浮遊電位となる端子から構成される。上記複数の放電電極は、上記出力される端子に接続された放電電極と、該出力される端子に接続された放電電極以外の、浮遊電位となる端子に接続されずに接地電位となる放電電極から構成される。上記出力される端子に接続された放電電極と、上記浮遊電位となる端子に接続されずに接地電位となる放電電極とを切換えることが可能にされている。
【0026】
この発明の第2の局面に従うプラズマプロセス装置は、第1の局面に従うプラズマプロセス装置において、上記交流電源の出力がパルスであって、該パルス毎に、上記出力される端子に接続された放電電極と、上記浮遊電位となる端子に接続されずに接地電位となる放電電極とが切換わることを特徴とする。
【0027】
第3の局面に従うプラズマプロセス装置は、上記第1の局面または第2の局面に従うプラズマプロセス装置において、上記交流電源が上記複数の端子それぞれに接続された整合回路を有することを特徴とする。
【0028】
この発明の第4の局面に従うプラズマプロセス装置は、処理室と、該処理室内に材料ガスを導入するためのガス導入口と、複数の放電電極と、複数の端子を有する交流電源と、基板を取付けるための処理基板ホルダーとを備える。上記複数の端子は、出力される端子と、該出力される端子以外の浮遊電位となる端子から構成される。上記複数の放電電極は、上記出力される端子に接続された放電電極と、該出力される端子に接続された放電電極以外の、浮遊電位となる端子に接続されずに接地電位となる放電電極から構成される。処理時において、上記出力される端子に接続された放電電極と、上記浮遊電位となる端子に接続されずに接地電位となる放電電極が切換わる。上記出力される端子に接続された放電電極の繰返し距離が、上記放電電極と処理時において上記基板ホルダーに取付けられた基板の被処理面との距離よりも短くなる。
【0029】
この発明の第5の局面に従うプラズマプロセス装置は、第4の局面に従うプラズマプロセス装置において、上記交流電源の出力がパルスであって、該パルス毎に、上記出力される端子に接続された放電電極と、浮遊電位となる端子に接続されずに接地電位となる放電電極が切換わることを特徴とする。
【0030】
この発明の第6の局面に従うプラズマプロセス装置は、第4または第5の局面に従うプラズマプロセス装置において、上記交流電源が、上記複数の端子それぞれに接続された整合回路を有することを特徴とする。
【0031】
【発明の実施の形態】
以下、本発明の実施の形態を、図を用いて具体的に説明する。
【0032】
実施の形態1
本発明に基づいて実際に作製した装置について説明する。
【0033】
本実施の形態では、図1、図2(斜視図)および図3(断面図)の形式のプラズマCVD装置を使用した。
【0034】
ガスを排出するためのメカニカル・ブースタ・ポンプ、ロータリ・ポンプをガス排出部として取付けて使用した。
【0035】
用いた材料ガスは、SiH4(1000sccm)とH2(1500sccm)を用いた。
【0036】
材料ガスの導入は、図2および図3に示すように、電極間絶縁部3に整列したガス導入口6から行なった。電気的エネルギ印加を行なうために、周波数13.56MHzの高周波電源を使用した。
【0037】
電極部としては、5mm×10mm×95cmのステンレス棒を多数用意し、大きさが1m×1mで厚みが20mmのテフロン(R)板の厚み方向にステンレス棒が嵌め込まれるように、深さ10mm、幅5mm、間隔5mmの溝を間隔5mmで形成し、溝にステンレス棒を挿入した。ステンレス棒は、隣接棒同士の間で放電が発生するように、交互に結線してグループ化し、2つのグループ(電極2a′と電極2b′)を構成した。
【0038】
成膜基板4として、電極2a′・2b′から離れた位置に、厚み1.1mmのガラス基板を設置した。
【0039】
図2および図3の中には図示を省略したが、成膜基板4を加熱する(成膜基板温度で200℃)ために、成膜基板4を保持している成膜基板ホルダー9の後ろにヒータを取付けている。
【0040】
電源としては、図1に示すようなものを使用した。すなわち、信号源21と増幅器22からの出力がパルス化されており、パルス毎に系統切換スイッチ23で2系統に出力が切換わる。パルス幅は50ms、パルス間隔は50msである。
【0041】
各系統毎に整合回路24を備えており、整合回路24、1つにつき処理室5内の電極2の1グループが接続され、かつ整合回路24と電極2a′・2b′の間に出力/接地切換スイッチ25を備える。
【0042】
系統切換スイッチ23と出力/接地切換スイッチ25は同期しており、1つの系統に出力が出るよう系統切換スイッチ23が働いているときには、その系統の出力/接地切換スイッチ25は、整合回路24の出力と処理室5内の電極2a′・2b′を直結しており、同時にもう1つの系統の出力/接地切換スイッチ25は処理室5内の電極2a′・2b′と接地電位部位を接続する。
【0043】
すなわち、電極2a′群に出力がなされてカソード電極2aとなっているときには、電極2b′群は接地電位に繋がりアノード電極2bとなっている。出力パルスが切換わると、逆に電極2b′群に出力がなされてカソード電極2aとなり、電極2a′群は接地電位に繋がりアノード電極2bとなる。
【0044】
図1・図2・図3の装置に対して、ガス圧力を80Paとして、高周波電力を500Wとし、作製できたアモルファスシリコン膜の膜厚分布を評価したところ、表1のようになった。
【0045】
【表1】
Figure 0003817171
【0046】
一方、比較のために、図2の装置の電源一部が、図8のようになっている装置についても、同様の運転試験を行なった。この装置は、以下の点を除いて、前述の装置と同様である。
【0047】
電極2a′群がカソード電極2a、電極2b′群がアノード2bとなるように電源1の出力を接続し、電源1の出力は常に一定で、電極機能は時間的に固定とした。
【0048】
表1に示すように、図1・図2・図3に示す装置の場合は、電極−成膜基板間距離32が15〜25mmの間で、すべて膜厚の面内均一性が±5%以下となり、良好であった。ここで、膜厚の面内均一性は、(最大膜厚−最小膜厚)/(最大膜厚+最小膜厚)×100で定義される。
【0049】
これに対し、図8・図2・図3に示す装置の場合は、均一性が±5%以下となるのは、電極−成膜基板間距離32が25mmのときだけで、装置としての機能は満たされるものの、成膜速度が3Å/msと遅く、スループットがやや低かった。結果として、図1・図2・図3に示す装置が、高い成膜速度で高い均一性の成膜が実現した。
【0050】
表1の結果を、図4および図5を用いて、さらに詳しく説明する。
図4すなわち表1の(a)の場合、カソード電極2aは電極2a′群・電極2b′群ともに現れ、カソード電極2aとなる電極1の繰返し距離は10mmである。
【0051】
カソード電極2a近傍で発生したラジカル12は、カソード電極2aとなる電極位置の繰返し距離31以上飛散するとほぼ均一な分布となる。したがって、図4の場合は、電極−成膜基板間距離32が15〜25mmのすべての場合に、均一性よく成膜された。
【0052】
一方、図5すなわち、表1の(b)の場合、カソード電極2aは電極2a′群でのみ現れ、カソード電極2aとなる電極位置の繰返し距離31は20mmである。したがって、電極−成膜基板間距離32が15〜20mmの場合は不均一性が大きくなった。
【0053】
しかし、電極−成膜基板間距離32を25mmとすると、スループットはやや低いものの、装置としては十分使用できるものであった。このとき、カソード電極2aは20mmの繰返し距離31で現れている。すなわち、総じて、処理時間内にカソード電極2aとなる電極1の繰返し距離31よりも電極−成膜基板間の距離32が長くなると均一性よく成膜できる。
【0054】
さらに、以上の実施の形態はプラズマCVD装置に適用した場合であったが、それに限定されるものではなく、ドライエッチング装置やアッシング装置等、広くプラズマ11を用いたプラズマプロセス装置にも適用可能である。たとえば、ドライエッチング装置に適用する場合は、用いるガス種をCF4、SF6、Cl2、HCl、BCl3、O2等に変更すればよい。ドライエッチング装置としては、成膜基板4の背面にイオン衝撃制御用の電極を別途取付けることとなる。
【0055】
上記で説明した形態では、各系統毎に整合回路24を備えている。各電極群2a′・2b′のインピーダンスが等しくない場合は、このように各系統毎に整合回路24を備えることで等しい出力が各電極(群)2a′・2b′に印加され得る。一方で、各電極群2a′・2b′のインピーダンスがほぼ等しい場合は、このように各系統毎に整合回路24を備えず、共通の整合回路24を持ち、整合回路24の後で系統切換スイッチ25を設けても、等しい出力が各電極(群)2a′・2b′に印加される。
【0056】
上記の実施の形態では、電源1の周波数は13.56MHzとしたが、この周波数に限定されるものではない。前述のような電源形態が有効となるのは、内導体のない導波管タイプのマイクロ波以外のすべての高周波電源に有効であり、たとえば、周波数が1kHz以上、100MHz以下のものに対して同様の機能を実現可能である。
【0057】
アノード電極2bの機能としては、接地電位にある必要がある。接地電位になく浮遊電位あるいは高インピーダンス状態であると、カソード電極2aとの間で放電が発生しない。
【0058】
出力を印加してある(あるいは複数の)電極をカソード電極2aとした場合、他のいずれかの電極をアノード電極2bとする必要があり、そのためには出力を印加していないいずれかの電極を接地電位とする必要がある。前述の電源1の場合、この機能を満たしており、所望の結果が得られることとなる。
【0059】
以上で用いてきた用語「接地電位」とは、完全な接地電位である必要はなく、ある程度の抵抗値をもって実質的に接地電位とみなせれば問題はない。
【0060】
電極材料としては、ステンレスに限定されるものではなく、アルミニウム等の金属を用いてもよい。また、電極間絶縁材料としては、テフロン(R)に限定されるものではなく、アルミナ等のセラミック材料を用いてもよい。
【0061】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【0062】
【発明の効果】
本発明により、成膜基板への成膜・加工を高品質で均一性よく行なうことができるプラズマプロセス装置を実現できた。
【0063】
アクティブ駆動型の液晶ディスプレイを作製するためには、アモルファスシリコン膜等を用いたTFT部を持つ必要があるが、処理基板が数十cm角以上の大きさを持つため、このような手段により、高品質かつ均一な成膜を実現することで、良質のTFT基板を作製可能となる。
【0064】
あるいは、液晶ディスプレイ以外の分野では、同じくプラズマCVD法により成膜を行なっているアモルファスシリコン太陽電池の光変換層であるアモルファスシリコンの成膜装置としても同様の効果がある。
【0065】
また、アクティブ駆動型の液晶ディスプレイを作製する場合に、薄膜のパターン形成をドライエッチングで行なう場合に、このプラズマプロセス装置を用いることで、高いパラメータの制御性が実現できるだけでなく、同時に面内で均一なエッチング速度を確保し得ることができる。また、アッシャー装置に適用することで、面内での均一なレジストの除去を実現できる。
【図面の簡単な説明】
【図1】 本発明のプラズマプロセス装置に用いる電源の概念図である。
【図2】 本発明に用いるプラズマプロセス装置の斜視図である。
【図3】 本発明のプラズマプロセス装置の断面図である。
【図4】 本発明のプラズマプロセス装置を用いた場合の、メカニズムの説明をするための図である。
【図5】 本発明に係るプラズマプロセス装置のメカニズムを説明するための、比較として描かれた図である。
【図6】 従来のプラズマプロセス装置の斜視図である。
【図7】 従来のプラズマプロセス装置の断面図である。
【図8】 従来のプラズマプロセス装置の電源を説明するための概念図である。
【図9】 従来のプラズマプロセス装置の斜視図である。
【図10】 従来のプラズマプロセス装置の断面図である。
【符号の説明】
1 電源、2a カソード電極、2b アノード電極、2a′ 第1電極群、2b′ 第2電極群、3 電極間絶縁部、4 処理基板、5 処理室、6 ガス導入口、7 ガス滞留部、8 導入端子、9 処理基板ホルダー、11 プラズマ、12 ラジカル、13 ガス供給部、14 ガス流れ、15 成膜された膜、21 信号源、22 増幅器、23 系統切換スイッチ、24 整合回路、25 出力/接地切換スイッチ、31 高周波電源の出力が接続される電極位置の繰返し距離、32 電極−処理基板間距離。

Claims (6)

  1. 処理室と、前記処理室内に材料ガスを導入するためのガス導入口と、複数の放電電極と、複数の端子を有する交流電源とを備えたプラズマプロセス装置において、
    前記複数の端子は、出力される端子と、該出力される端子以外の浮遊電位となる端子から構成され、
    前記複数の放電電極は、前記出力される端子に接続された放電電極と、前記出力される端子に接続された前記放電電極以外の、前記浮遊電位となる端子に接続されずに接地電位となる放電電極と、から構成され、
    前記出力される端子に接続された放電電極と、前記浮遊電位となる端子に接続されずに接地電位となる放電電極と、を切換えることが可能なプラズマプロセス装置。
  2. 前記交流電源の出力がパルスであって、該パルス毎に、前記出力される端子に接続された放電電極と、前記浮遊電位となる端子に接続されずに接地電位となる放電電極と、が切換わる、請求項1に記載のプラズマプロセス装置。
  3. 前記交流電源が、前記複数の端子それぞれに接続された整合回路を有する、請求項1または2に記載のプラズマプロセス装置。
  4. 処理室と、該処理室内に材料ガスを導入するためのガス導入口と、複数の放電電極と、複数の端子を有する交流電源と、基板を取付けるための処理基板ホルダーとを備え、
    前記複数の端子が、出力される端子と、該出力される端子以外の浮遊電位となる端子から構成され、
    前記複数の放電電極は、前記出力される端子に接続された放電電極と、該出力される端子に接続された放電電極以外の、前記浮遊電位となる端子に接続されずに接地電位となる放電電極から構成され、
    処理時において、前記出力される端子に接続された放電電極と、前記浮遊電位となる端子に接続されずに接地電位となる放電電極とが切換わるプラズマプロセス装置において、
    前記出力される端子に接続された放電電極の繰返し距離が、該放電電極と、処理時において前記基板ホルダーに取付けられた前記基板の、被処理面との距離よりも短くなるプラズマプロセス装置。
  5. 前記交流電源の出力がパルスであって、前記パルス毎に、前記出力される端子に接続された放電電極と、前記浮遊電位となる端子に接続されずに接地電位となる放電電極が切換わる、請求項4に記載のプラズマプロセス装置。
  6. 前記交流電源が、前記複数の端子それぞれに接続された整合回路を有する、請求項4または請求項5に記載のプラズマプロセス装置。
JP2001383037A 2001-12-17 2001-12-17 プラズマプロセス装置 Expired - Fee Related JP3817171B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001383037A JP3817171B2 (ja) 2001-12-17 2001-12-17 プラズマプロセス装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001383037A JP3817171B2 (ja) 2001-12-17 2001-12-17 プラズマプロセス装置

Publications (2)

Publication Number Publication Date
JP2003188106A JP2003188106A (ja) 2003-07-04
JP3817171B2 true JP3817171B2 (ja) 2006-08-30

Family

ID=27593195

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001383037A Expired - Fee Related JP3817171B2 (ja) 2001-12-17 2001-12-17 プラズマプロセス装置

Country Status (1)

Country Link
JP (1) JP3817171B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004265627A (ja) * 2003-02-14 2004-09-24 Masato Toshima プラズマ発生装置およびプラズマエッチング装置
JP4554380B2 (ja) * 2005-01-21 2010-09-29 三井造船株式会社 プラズマ生成装置及びプラズマ生成方法
JP5228437B2 (ja) * 2007-10-19 2013-07-03 東京エレクトロン株式会社 処理装置及びその使用方法
JP5162284B2 (ja) * 2008-03-12 2013-03-13 日本碍子株式会社 プラズマ発生装置

Also Published As

Publication number Publication date
JP2003188106A (ja) 2003-07-04

Similar Documents

Publication Publication Date Title
KR100416308B1 (ko) 플라즈마 처리 장치
KR100631350B1 (ko) 플라즈마처리장치 및 그 세정방법
TWI588864B (zh) 電漿處理裝置
KR100436072B1 (ko) 박막 형성용 플라즈마 성막 장치
KR101475546B1 (ko) 플라즈마 에칭 방법, 플라즈마 에칭 장치 및 기억 매체
JP4592867B2 (ja) 平行平板形プラズマcvd装置及びドライクリーニングの方法
KR20080048541A (ko) 기판에서 불소계 폴리머를 제거하기 위한 장치 및 그를위한 방법
TW200811947A (en) Plasma processing apparatus of substrate and plasma processing method thereof
WO2023107205A1 (en) Apparatus and method for delivering a plurality of waveform signals during plasma processing
JP3817171B2 (ja) プラズマプロセス装置
JPH11288798A (ja) プラズマ生成装置
JP2000268994A (ja) 高周波グロー放電を利用した表面処理方法
JP2005260186A (ja) プラズマプロセス装置
JP2006286705A (ja) プラズマ成膜方法及び成膜構造
JPS60123032A (ja) プラズマ処理方法および装置
KR20100066956A (ko) 플라즈마 처리장치 및 방법
JP4576011B2 (ja) プラズマ処理装置
JP4011315B2 (ja) プラズマプロセス装置
JP2002217111A (ja) プラズマ成膜装置およびそれを用いた成膜方法
KR102077512B1 (ko) 멀티 채널 rf 전원 공급장치
JP4528418B2 (ja) プラズマ処理装置
JP2005116740A (ja) プラズマプロセス装置
JP2005310834A (ja) プラズマプロセス装置
KR101002335B1 (ko) 상압 플라즈마 처리 장치
JP2003188108A (ja) プラズマプロセス装置およびそれを用いた薄膜形成基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040618

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060404

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060516

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060606

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060609

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3817171

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100616

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100616

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110616

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120616

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120616

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130616

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees