JP3816728B2 - Amplifier circuit - Google Patents
Amplifier circuit Download PDFInfo
- Publication number
- JP3816728B2 JP3816728B2 JP2000195984A JP2000195984A JP3816728B2 JP 3816728 B2 JP3816728 B2 JP 3816728B2 JP 2000195984 A JP2000195984 A JP 2000195984A JP 2000195984 A JP2000195984 A JP 2000195984A JP 3816728 B2 JP3816728 B2 JP 3816728B2
- Authority
- JP
- Japan
- Prior art keywords
- operational amplifier
- circuit
- output
- amplifier
- operational
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【0001】
【発明の属する技術分野】
本発明は、例えばロードセルで検出される信号をオペアンプを用いて増幅する増幅回路に関する。
【0002】
【従来の技術】
例えばロードセルにおける検出信号は定格で数mvと微弱であり、はかりとしては、その電圧を数千分の1程度の精度で検出しなければならない。従って、その信号を増幅する増幅回路としては低ノイズであると同時にオフセット電圧も小さいことが要求される。特に最近は、低消費電力化や他の回路素子と組み合わせてのモノリシックIC化を図るためC−MOSトランジスタでオペアンプを構成するようになってきているが、C−MOSトランジスタのオペアンプは、バイポーラトランジスタに比べてオフセット電圧が大きく、また製造の過程で生じる各素子ごとのオフセット電圧の大きさのばらつきも大きい。
【0003】
【発明が解決しようとする課題】
従来より、オペアンプにおいて発生するオフセット電圧を除去すべくオフセット除去回路を別途設ける方法がとられているが、オフセットの大きさが異なるオペアンプに対して同じオフセット除去回路で対応するには、それぞれのオペアンプごとに例えば抵抗値を調整するなど個別に調整しなければならず手間がかかっていた。
【0004】
本発明は上述の問題に鑑みてなされ、オペアンプごとの個別の調整を必要としないオフセット電圧除去手段を備えた増幅回路を提供することを課題とする。
【0005】
【課題を解決するための手段】
以上の課題を解決するに当たり、本発明では、基準電位に対して正負両極性の振幅を有するパルス状電圧をオペアンプにて増幅する増幅回路において、
前記オペアンプは、非反転端子に入力信号が入力される第1、第2のオペアンプと、これら第1、第2のオペアンプの出力を差動増幅する第3のオペアンプとから成り、
前記オペアンプの出力側と入力側との間にオフセット電圧除去手段を設け、このオフセット電圧除去手段は、前記第3のオペアンプの出力側に設けられるスイッチと、該スイッチと前記第1、第2のオペアンプの入力側との間に設けられる積分回路とを備え、前記スイッチは前記第3のオペアンプから前記パルス状電圧が出力され持続している間のみ閉じて前記第3のオペアンプの出力側と前記積分回路との間を接続して、前記積分回路にて前記第3のオペアンプより出力される正極側のパルスと負極側のパルスとの振幅の差を演算して、前記第1、第2のオペアンプのそれぞれの反転入力端子にフィ−ドバックさせ、前記差を0にすべく、前記第1、第2のオペアンプの非反転入力端子より入力する入力信号の基準電位を前記差の分変移させて、出力されるパルス状電圧の両極性の振幅の幅が等しくなるようにする。
【0006】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【0007】
図1は、荷重を検出してデジタル表示するデジタルロードセルの構成を示すブロック図である。図示しない荷重検出部である起歪体に貼付されたブリッジ回路2の出力側は増幅回路3の入力側に接続され、増幅回路3の出力側はサンプル・ホールド回路5の入力側に接続され、サンプル・ホールド回路5の出力側はローパスフィルタ6の入力側に接続され、ローパスフィルタ6の出力側はA/Dコンバータ7の入力側に接続され、A/Dコンバータ7の出力側はCPU8の入力側に接続され、CPU8の出力側は表示部9と接続されている。また、ブリッジ回路2にはこれに励起電圧を供給する励起電圧印加回路1が接続されている。
【0008】
図2は、図1におけるブリッジ回路2と増幅回路3の回路図を示す。ブリッジ回路2は、起歪体に貼付された4つのストレインゲージ2aから成る。ブリッジ回路2の出力端子の一方は、第1のオペアンプ11aの非反転入力端子に接続されている。第1のオペアンプ11aの出力端子は抵抗R1(例えば48kΩ)を介して第3のオペアンプ12の反転入力端子に接続されている。ブリッジ回路2の他方の出力端子は第2のオペアンプ11bの非反転入力端子に接続され、第2のオペアンプ11bの出力端子は抵抗R2(例えば48kΩ)を介して第3のオペアンプ12の非反転入力端子に接続されている。また、第1、第2のオペアンプ11a、11bには、それぞれコンデンサ25a、25bが接続され位相補償を行っている。
【0009】
第3のオペアンプ12の反転入力端子は抵抗R3(例えば60kΩ)を介してこの第3のオペアンプ12の出力端子と接続され、非反転入力端子は抵抗R4(例えば60kΩ)を介して基準電位(例えば2.3V)に接続されている。第3のオペアンプ12の出力端子は、図1におけるサンプル・ホールド回路5の入力側に接続されているとともに、スイッチ15に接続されている。スイッチ15は抵抗R5(例えば576kΩ)を介してコンデンサ16(例えば0.47μF)及びオペアンプ13の反転入力端子に接続されている。オペアンプ13の非反転入力端子は基準電位に接続されている。オペアンプ13の出力端子は、コンデンサ16と抵抗R6(例えば96kΩ)との接続点19に接続されている。抵抗R5、コンデンサ16及びオペアンプ13より積分回路17が構成される。
【0010】
抵抗R6の他方の端子は、抵抗R7(例えば96kΩ)及びオペアンプ14bの反転入力端子に接続されている。オペアンプ14bの非反転入力端子は基準電位と接続されている。オペアンプ14bの出力端子は、抵抗R7と抵抗R8(例えば96kΩ)との接続点20に接続されている。オペアンプ14bの反転入力端子と出力端子との間にはコンデンサ18b(例えば2pF)が接続されている。
【0011】
抵抗R8の他方の端子は、抵抗R9(例えば96kΩ)及びオペアンプ14aの反転入力端子に接続されている。オペアンプ14aの非反転入力端子は基準電位と接続されている。オペアンプ14aの出力端子は、抵抗R9の他方の端子21に接続されている。オペアンプ14aの反転入力端子と出力端子との間にはコンデンサ18a(例えば2pF)が接続されている。
【0012】
接続点20は抵抗R10(例えば9kΩ)を介して接続点22に接続され、接続点22は第2のオペアンプ11bの反転入力端子に接続されている。オペアンプ14aの出力端子は抵抗R11(例えば9kΩ)を介して接続点23に接続され、接続点23は第1のオペアンプ11aの反転入力端子に接続されている。第1のオペアンプ11aの出力端子は抵抗R12(例えば9kΩ)、抵抗R13(例えば67Ω)を介して接続点23に接続され、接続点23は抵抗R14(例えば67Ω)、抵抗R15(例えば67Ω)を介して接続点22に接続され、接続点22は抵抗R16(例えば67Ω)、抵抗R17(例えば9kΩ)を介して第2のオペアンプ11bの出力端子に接続されている。
【0013】
以上のスイッチ15、積分回路17、オペアンプ14a、14bなどから、第3のオペアンプ12の両極性の出力パルスの振幅の差を求めて、第1、第2のオペアンプ11a、11bの入力側へとフィードバックさせるオフセット電圧除去手段24が構成される。
【0014】
また、以上述べた増幅回路3はC−MOS構造で成り、デジタルロードセルを構成する他の回路と組み合わせてモノリシックIC化されている。
【0015】
次に、以上のように構成されるデジタルロードセルの作用について説明する。
【0016】
ブリッジ回路2の2つの入力端子それぞれには、励起電圧印加回路1より、図3Aで示される電圧(V1)と、図3Bで示される電圧(V2)が励起電圧として供給される。電圧(V1)及び(V2)とも、例えば2.3Vを基準電位として正極側(上側)と負極側(下側)に交互に振幅を有するパルス状電圧である。正極側パルスの電圧は例えば4.5V、負極側パルスの電圧は例えば0.7Vである。従って、ブリッジ回路2の励起電圧としては、図3Cに示される(V1)−(V2)となる。これは、正極側と負極側に交互に振幅を有するパルス状電圧であり、基準電位(0V)に対して、正極側パルスの電圧は+3.8V、負極側パルスの電圧は−3.8Vである。
【0017】
ブリッジ回路2が貼付された起歪体に荷重が加わると、ブリッジ回路2の平衡はくずれ、その荷重に応じて、励起電圧に比例した信号がブリッジ回路2より出力され、第1のオペアンプ11aの非反転入力端子と第2のオペアンプ11bの非反転入力端子に入力する。
【0018】
そして、その入力信号は第1、第2のオペアンプ11a、11bでそれぞれ、例えば約130倍の増幅ゲインで非反転増幅されて出力される。
【0019】
そして、第1のオペアンプ11aの出力信号は第3のオペアンプ12の反転入力端子に入力し、第2のオペアンプ11bの出力信号は第3のオペアンプ12の非反転入力端子に入力して、例えば約1.25倍の増幅ゲインで差動増幅されて出力される。
【0020】
図3Dは、第3のオペアンプ12の出力波形を示す。オフセット電圧の発生により、例えば正極側の振幅が大きくなり、負極側の振幅が小さくなるというように、両極性のパルスの振幅が基準電位に対して非対称となる。
【0021】
そこで、本実施の形態では、以下のようにしてオフセット電圧を除去するようにしている。
【0022】
図2において、スイッチ15は、第3のオペアンプ12より出力されるパルス状電圧に同期して開閉される。すなわち、パルスが出力され、それが持続している間のみ閉じて、第3のオペアンプ12の出力端子と積分回路17との間を接続する。従って、第3のオペアンプ12より正極側のパルス電圧が出力されるときはコンデンサ16に充電され、負極側のパルス電圧が出力されるときは放電される。従って、積分回路17では、上記コンデンサ16における充放電を行うことにより、正負両極性のパルスの振幅(高さ)の差が演算され出力される。
【0023】
この差は、増幅ゲイン1倍のオペアンプ14bにて反転されて、第2のオペアンプ11bの反転入力端子にフィードバックされるとともに、オペアンプ14b及び同じく増幅ゲイン1倍のオペアンプ14aを介して非反転されて、第1のオペアンプ11aの反転入力端子にフィードバックされる。すなわち、第1、第2のオペアンプ11a、11bそれぞれの反転入力端子には、極性が反対の前記差がフィードバックされる。
【0024】
これにより、第1、第2のオペアンプ11a、11bでは、それらの非反転入力端子に入力するブリッジ回路2からの出力信号の基準電位を、フィードバックされた上記の差の分だけ変移させて、その信号を増幅して出力することになる。
【0025】
そして、その出力信号は、第3のオペアンプ12にて差動増幅されるが、上述したように基準電位が変移されていることにより、第3のオペアンプ12からは、両極性のパルスは振幅を等しくして出力される。すなわち、第1、第2のオペアンプ11a、11bでは、フィードバックされた前記差を受けて、発生するオフセット電圧を相殺すべく基準電位を変移させて、結果的に第3のオペアンプ12において差動増幅され出力される信号は、両極性のパルスの振幅がほぼ等しくされオフセット電圧が除去されることになる。
【0026】
そして、増幅回路3からの出力はサンプル・ホールド回路5に入力する。増幅回路3の正負両極性のパルス状出力電圧は、サンプル・ホールド回路5において、正側と負側それぞれのパルスの出力レベルを次のパルスの立ち上がりまでホールドして連続的な信号にされ、これら信号について(正側)−(負側)が演算され、図4Aに示す信号とされる。
【0027】
そして、この連続的なアナログ信号は、図4Bに示されるように、ローパスフィルタ6にて平滑化されてA/Dコンバータ7へ入力する。
【0028】
A/Dコンバータ7では、そのアナログ信号をデジタル信号へと変換してCPU8へと出力する。
【0029】
そして、CPU8にて温度補正などの各種補正が行われ、表示部9に伝送され、検出された荷重がデジタル表示される。
【0030】
以上、本発明の実施の形態について説明したが、勿論、本発明はこれに限定されることなく、本発明の技術的思想に基づいて種々の変形が可能である。
【0031】
上記実施の形態では、本発明の増幅回路3をデジタルロードセルに適用して説明したが、これに限らず、例えばデジタル温度計やデジタル電圧計などにおける検出信号の増幅に用いてもよい。
【0032】
また、バイポーラトランジスタでオペアンプを構成してもよく、その場合にも本発明は有効である。
【0033】
【発明の効果】
以上述べたように本発明によれば、オフセット電圧の除去に関して、オペアンプごとの個別の調整を行う必要はない。
【図面の簡単な説明】
【図1】本発明の実施の形態による増幅回路が用いられるデジタルロードセルの構成を示すブロック図である。
【図2】図1における要部の回路図である。
【図3】A、Bはブリッジ回路の2つの入力端子V1、V2それぞれに供給される電圧を、Cは(V1−V2)で求められるブリッジ回路の励起電圧を、Dはオフセット電圧の発生した第3のオペアンプの出力を示す波形図である。
【図4】Aはサンプル・ホールド回路の出力を、Bはローパスフィルタの出力を示す波形図である。
【符号の説明】
2 ブリッジ回路
3 増幅回路
11a 第1のオペアンプ
11b 第2のオペアンプ
12 第3のオペアンプ
13 オペアンプ
14a オペアンプ
14b オペアンプ
15 スイッチ
17 積分回路
24 オフセット電圧除去手段[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an amplifier circuit that amplifies a signal detected by, for example, a load cell using an operational amplifier.
[0002]
[Prior art]
For example, the detection signal in the load cell is as weak as a few mv at the rating, and as a scale, the voltage must be detected with an accuracy of about one thousandth. Therefore, an amplifier circuit that amplifies the signal is required to have low noise and a small offset voltage. Recently, in order to achieve low power consumption and monolithic IC in combination with other circuit elements, C-MOS transistors have been configured as operational amplifiers. The offset voltage is large compared to the above, and the variation in the magnitude of the offset voltage for each element generated in the manufacturing process is also large.
[0003]
[Problems to be solved by the invention]
Conventionally, a method of separately providing an offset removal circuit has been used to remove the offset voltage generated in the operational amplifier, but in order to cope with an operational amplifier having a different offset size by the same offset removal circuit, each operational amplifier Each time, for example, the resistance value must be adjusted individually, which is troublesome.
[0004]
The present invention has been made in view of the above-described problems, and an object thereof is to provide an amplifier circuit including an offset voltage removing unit that does not require individual adjustment for each operational amplifier.
[0005]
[Means for Solving the Problems]
In solving the above problems, in the present invention, in an amplifier circuit that amplifies a pulse voltage having an amplitude of both positive and negative with respect to a reference potential by an operational amplifier,
The operational amplifier includes first and second operational amplifiers whose input signals are input to a non-inverting terminal, and a third operational amplifier that differentially amplifies the outputs of the first and second operational amplifiers.
An offset voltage removing unit is provided between the output side and the input side of the operational amplifier. The offset voltage removing unit includes a switch provided on the output side of the third operational amplifier, the switch, and the first and second switches. An integration circuit provided between the input side of the operational amplifier and the switch is closed only while the pulsed voltage is output from the third operational amplifier and is maintained, and the output side of the third operational amplifier and the An integration circuit is connected, and the integration circuit calculates the difference in amplitude between the positive-side pulse and the negative-side pulse output from the third operational amplifier, and the first and second each of the inverting input terminal of the operational amplifier Fi - is Dobakku order to the difference to 0, the minute displacement of the first, the difference reference potential of the input signal input from the non-inverting input terminal of the second operational amplifier Te, the width of the bipolar amplitude of the pulsed voltage output to ensure equal.
[0006]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[0007]
FIG. 1 is a block diagram showing a configuration of a digital load cell that detects and digitally displays a load. The output side of the
[0008]
FIG. 2 shows a circuit diagram of the
[0009]
The inverting input terminal of the third
[0010]
The other terminal of the resistor R6 is connected to the resistor R7 (for example, 96 kΩ) and the inverting input terminal of the
[0011]
The other terminal of the resistor R8 is connected to the resistor R9 (for example, 96 kΩ) and the inverting input terminal of the
[0012]
The
[0013]
From the
[0014]
The
[0015]
Next, the operation of the digital load cell configured as described above will be described.
[0016]
A voltage (V1) shown in FIG. 3A and a voltage (V2) shown in FIG. 3B are supplied as excitation voltages from the excitation
[0017]
When a load is applied to the strain generating body to which the
[0018]
The input signals are non-inverted and amplified by the first and second
[0019]
The output signal of the first
[0020]
FIG. 3D shows an output waveform of the third
[0021]
Therefore, in this embodiment, the offset voltage is removed as follows.
[0022]
In FIG. 2, the
[0023]
This difference is inverted by the
[0024]
Thereby, in the first and second
[0025]
The output signal is differentially amplified by the third
[0026]
The output from the
[0027]
The continuous analog signal is smoothed by the low-
[0028]
The A /
[0029]
Then, various corrections such as temperature correction are performed by the
[0030]
The embodiment of the present invention has been described above. Of course, the present invention is not limited to this, and various modifications can be made based on the technical idea of the present invention.
[0031]
In the above embodiment, the
[0032]
Further, an operational amplifier may be constituted by a bipolar transistor, and the present invention is also effective in that case.
[0033]
【The invention's effect】
As described above, according to the present invention, it is not necessary to perform individual adjustment for each operational amplifier regarding the removal of the offset voltage.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a configuration of a digital load cell in which an amplifier circuit according to an embodiment of the present invention is used.
FIG. 2 is a circuit diagram of a main part in FIG.
FIGS. 3A and 3B are voltages supplied to two input terminals V1 and V2 of the bridge circuit, C is an excitation voltage of the bridge circuit obtained by (V1−V2), and D is an offset voltage. It is a wave form diagram which shows the output of a 3rd operational amplifier.
FIG. 4A is a waveform diagram showing an output of a sample and hold circuit, and B is an output of a low-pass filter.
[Explanation of symbols]
2
Claims (3)
前記オペアンプは、非反転端子に入力信号が入力される第1、第2のオペアンプと、これら第1、第2のオペアンプの出力を差動増幅する第3のオペアンプとから成り、
前記オペアンプの出力側と入力側との間にオフセット電圧除去手段を設け、該オフセット電圧除去手段は、前記第3のオペアンプの出力側に設けられるスイッチと、該スイッチと前記第1、第2のオペアンプの入力側との間に設けられる積分回路とを備え、前記スイッチは前記第3のオペアンプから前記パルス状電圧が出力され持続している間のみ閉じて前記第3のオペアンプの出力側と前記積分回路との間を接続して、前記積分回路にて前記第3のオペアンプより出力される正極側のパルスと負極側のパルスとの振幅の差を演算して、前記第1、第2のオペアンプのそれぞれの反転入力端子にフィ−ドバックさせ、前記差を0にすべく、前記第1、第2のオペアンプの非反転入力端子より入力する入力信号の基準電位を前記差の分変移させることを特徴とする増幅回路。In an amplifier circuit that amplifies a pulse voltage having an amplitude of both positive and negative with respect to a reference potential by an operational amplifier,
The operational amplifier includes first and second operational amplifiers whose input signals are input to a non-inverting terminal, and a third operational amplifier that differentially amplifies the outputs of the first and second operational amplifiers.
An offset voltage removing means is provided between the output side and the input side of the operational amplifier. The offset voltage removing means includes a switch provided on the output side of the third operational amplifier, the switch, and the first and second An integration circuit provided between the input side of the operational amplifier and the switch is closed only while the pulsed voltage is output from the third operational amplifier and is maintained, and the output side of the third operational amplifier and the An integration circuit is connected, and the integration circuit calculates the difference in amplitude between the positive-side pulse and the negative-side pulse output from the third operational amplifier, and the first and second Fi to respective inverting input terminal of the operational amplifier - Dobakku is, so as to the difference to zero, the first, is minute displacement of the differential reference potential of the input signal input from the non-inverting input terminal of the second operational amplifier Amplifier circuit, characterized in that.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000195984A JP3816728B2 (en) | 2000-06-29 | 2000-06-29 | Amplifier circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000195984A JP3816728B2 (en) | 2000-06-29 | 2000-06-29 | Amplifier circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002016452A JP2002016452A (en) | 2002-01-18 |
JP3816728B2 true JP3816728B2 (en) | 2006-08-30 |
Family
ID=18694558
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000195984A Expired - Fee Related JP3816728B2 (en) | 2000-06-29 | 2000-06-29 | Amplifier circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3816728B2 (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4515241B2 (en) * | 2004-12-16 | 2010-07-28 | Okiセミコンダクタ株式会社 | Output amplifier circuit and sensor device using the same |
JP2007214809A (en) * | 2006-02-08 | 2007-08-23 | Fujinon Corp | Universal head system, universal head, zoom lens control system, and zoom lens controller |
WO2013140582A1 (en) * | 2012-03-22 | 2013-09-26 | パイオニア株式会社 | Detection device and method |
JPWO2013140582A1 (en) * | 2012-03-22 | 2015-08-03 | パイオニア株式会社 | Detection apparatus and method |
KR102292597B1 (en) * | 2019-11-14 | 2021-08-24 | (주) 텔로팜 | Automatic offset adjustment appartus for adjusting offset signal of resistive flow sensor |
-
2000
- 2000-06-29 JP JP2000195984A patent/JP3816728B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002016452A (en) | 2002-01-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101127891B1 (en) | Output amplifier circuit and sensor device using the same | |
JP6038152B2 (en) | Capacitive transducer system for detecting physical quantities | |
CN101680910A (en) | Method of work and circuit structure with capacitance type micro mechanical sensor of analog reset | |
US7456731B2 (en) | Capacitive-type physical quantity sensor | |
JP2928526B2 (en) | POWER SUPPLY CIRCUIT AND BRIDGE TYPE MEASUREMENT OUTPUT COMPENSATION CIRCUIT COMPRISING THE CIRCUIT | |
EP3064954B1 (en) | Hall effect sensor with reduced offset | |
JP3816728B2 (en) | Amplifier circuit | |
KR20030077232A (en) | Integral capacity-voltage converter | |
ATE478343T1 (en) | MEASUREMENT TRANSDUCER FOR DYNAMIC VARIABLES | |
JPS6034059B2 (en) | electronic weighing device | |
Schiffer et al. | An active charge cancellation system for switched-capacitor sensor interface circuits | |
JP2004340782A (en) | Magnetic field sensor | |
KR101220936B1 (en) | Electrostatic capacity measuring circuits for electrostatic capacity sensor having parasitic capacitance | |
JP4671768B2 (en) | Impedance measuring device | |
JP4657017B2 (en) | AC amplifier and impedance measuring device | |
JP3584803B2 (en) | Pressure sensor circuit | |
Dutta et al. | Low offset, low noise, variable gain interfacing circuit with a novel scheme for sensor sensitivity and offset compensation for MEMS based, Wheatstone bridge type, resistive smart sensor | |
JP2993532B2 (en) | Excitation circuit of Wheatstone bridge type load cell | |
Tirupathi et al. | A low offset switched capacitor based interfacing circuit for integrated capacitive sensors | |
KR100302459B1 (en) | Nonlinearity compensation method and its apparatus of capacitive sensor controller sensing the position precisely | |
de Graaf et al. | Circuit for readout and linearisation of sensor bridges | |
CN117191230A (en) | Pressure sensor circuit and pressure sensing system | |
EP2796836B1 (en) | Capacitive sensing arrangement and method for capacitive sensing | |
CN1409094A (en) | Amplifying circuit | |
JPH06140874A (en) | Impedance conversion circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040402 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060314 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060511 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060606 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060608 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3816728 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100616 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100616 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110616 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120616 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130616 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140616 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |