KR101220936B1 - Electrostatic capacity measuring circuits for electrostatic capacity sensor having parasitic capacitance - Google Patents

Electrostatic capacity measuring circuits for electrostatic capacity sensor having parasitic capacitance Download PDF

Info

Publication number
KR101220936B1
KR101220936B1 KR1020110062350A KR20110062350A KR101220936B1 KR 101220936 B1 KR101220936 B1 KR 101220936B1 KR 1020110062350 A KR1020110062350 A KR 1020110062350A KR 20110062350 A KR20110062350 A KR 20110062350A KR 101220936 B1 KR101220936 B1 KR 101220936B1
Authority
KR
South Korea
Prior art keywords
signal
capacitance
sampling
unit
parasitic capacitance
Prior art date
Application number
KR1020110062350A
Other languages
Korean (ko)
Other versions
KR20130008102A (en
Inventor
김청월
Original Assignee
안동대학교 산학협력단
휴먼플러스(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 안동대학교 산학협력단, 휴먼플러스(주) filed Critical 안동대학교 산학협력단
Priority to KR1020110062350A priority Critical patent/KR101220936B1/en
Publication of KR20130008102A publication Critical patent/KR20130008102A/en
Application granted granted Critical
Publication of KR101220936B1 publication Critical patent/KR101220936B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/26—Measuring inductance or capacitance; Measuring quality factor, e.g. by using the resonance method; Measuring loss factor; Measuring dielectric constants ; Measuring impedance or related variables
    • G01R27/2605—Measuring capacitance
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
    • G01D5/00—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable
    • G01D5/12—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means
    • G01D5/14—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing the magnitude of a current or voltage
    • G01D5/24—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing the magnitude of a current or voltage by varying capacitance
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/25—Arrangements for measuring currents or voltages or for indicating presence or sign thereof using digital measurement techniques
    • G01R19/2506—Arrangements for conditioning or analysing measured signals, e.g. for indicating peak values ; Details concerning sampling, digitizing or waveform capturing
    • G01R19/2509—Details concerning sampling, digitizing or waveform capturing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass
    • G01R35/005—Calibrating; Standards or reference devices, e.g. voltage or resistance standards, "golden" references
    • G01R35/007—Standards or reference devices, e.g. voltage or resistance standards, "golden references"
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/78—Generating a single train of pulses having a predetermined pattern, e.g. a predetermined number

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Measurement Of Resistance Or Impedance (AREA)

Abstract

본 발명은 기생정전용량을 가지는 정전용량형 센서의 정전용량 측정회로에 관한 것으로, 본 발명에 따른 기생정전용량을 가지는 정전용량형 센서를 이용한 정전용량 측정회로는, 상기 정전용량형 센서를 구비하여 센싱된 센싱정전용량과 상기 기생정전용량을 함께 출력하는 센싱부와; 보상용 커패시터와 반전증폭기를 구비하여 상기 기생정전용량에 대응되는 보상정전용량을 출력하는 보상부와; 상기 센싱부의 출력신호와 상기 보상부의 출력신호를 전기적 신호로 변화시키고 증폭하여 출력하는 전하증폭부를 구비한다. 본 발명에 따르면, 기생정전용량을 가지는 정전용량형 센서의 경우에도 센싱의 어려움 없이 정확한 센싱이 가능하다.The present invention relates to a capacitance measuring circuit of a capacitive sensor having a parasitic capacitance, and the capacitance measuring circuit using the capacitive sensor having a parasitic capacitance according to the present invention comprises the capacitive sensor A sensing unit for outputting a sensed capacitance and the parasitic capacitance together; A compensating unit including a compensating capacitor and an inverting amplifier and outputting a compensating capacitance corresponding to the parasitic capacitance; And a charge amplifier configured to convert the output signal of the sensing unit and the output signal of the compensator into electrical signals, amplify and output the electrical signals. According to the present invention, even in the case of a capacitive sensor having a parasitic capacitance, accurate sensing is possible without difficulty of sensing.

Figure R1020110062350
Figure R1020110062350

Description

기생정전용량을 가지는 정전용량형 센서의 정전용량 측정회로{Electrostatic capacity measuring circuits for electrostatic capacity sensor having parasitic capacitance}Electrostatic capacity measuring circuits for electrostatic capacity sensor having parasitic capacitance

본 발명은 정전용량 측정회로에 관한 것으로, 보다 구체적으로는, 기생정전용량을 가지는 정전용량형 센서에서 정전용량을 정확하게 측정할 수 있는 정전용량 측정회로에 관한 것이다.
The present invention relates to a capacitance measuring circuit, and more particularly, to a capacitance measuring circuit capable of accurately measuring capacitance in a capacitive sensor having a parasitic capacitance.

일반적으로, 정전용량변화를 이용하여 압력이나 수위 혹은 물질의 양을 측정할 수 있는 센서들이 많이 개발되어오고 있다. In general, many sensors have been developed that can measure pressure, water level or amount of material by using capacitance change.

정전용량의 변화를 측정하기 위한 방법으로는 전통적인 브릿지 회로를 이용하는 방법, 콘덴서의 충방전 시간을 이용하는 방법, 발진회로를 이용하는 방법들이 사용되어 있다. As a method for measuring the change in capacitance, a method using a conventional bridge circuit, a method using a charge / discharge time of a capacitor, and a method using an oscillation circuit are used.

이러한 정전용량의 변화를 측정하기 위한 정전용량 센서는 센서의 구조적 문제로 인해 압력이나 물질 등의 물리적 입력신호가 없어도 일정 정전용량 값을 가지는 기생정전용량(parasitic capacitance)이 나타난다. The capacitance sensor for measuring the change in capacitance is a parasitic capacitance that has a constant capacitance value even without a physical input signal such as pressure or material due to the structural problem of the sensor.

도 1은 종래의 정전용량 측정회로를 나타낸 것이다.1 shows a conventional capacitance measurement circuit.

도 1에 도시된 바와 같이, 종래의 정전용량 측정회로는 센싱부(10)와 전하증폭부(20)를 구비한다.As shown in FIG. 1, the conventional capacitance measuring circuit includes a sensing unit 10 and a charge amplifier 20.

상기 센싱부(10)는 일반적인 정전용량형 센서를 구비하며, 상기 정전용량형 센서는 주기적인 입력신호(Vs)에 응답하여 발생되는 센싱정전용량변화(Cs)와 센서의 구조에 따른 기생정전용량(Cp)을 가진다. The sensing unit 10 includes a general capacitive sensor, and the capacitive sensor has a capacitance capacitance change Cs generated in response to a periodic input signal Vs and a parasitic capacitance according to the structure of the sensor. Has (Cp).

상기 전하증폭부(20)는 증폭기를 구비하여 상기 센싱부(10)의 신호를 증폭하여 출력신호(Vo)로 출력하게 된다. 이때 출력신호는 아래의 수학식1과 같이 나타난다.The charge amplifier 20 includes an amplifier to amplify the signal of the sensing unit 10 to output the output signal Vo. At this time, the output signal is represented by Equation 1 below.

[수학식1][Equation 1]

Figure 112011048854409-pat00001
Figure 112011048854409-pat00001

여기서 Vs(t)는 주기적인 입력신호, Cs는 물리적 입력에 의한 센서의 정전용량변화, Cp는 센서의 구조에서 나타나는 기생정전용량이다. Where Vs (t) is the periodic input signal, Cs is the capacitance change of the sensor due to physical input, and Cp is the parasitic capacitance appearing in the structure of the sensor.

수학식1에서 만약 Cs ≪ Cp인 경우에는 입력신호의 변화에 따른 출력신호(Vo)의 변화가 거의 나타나지 않아서, 정전용량의 변화를 측정하기 어렵다. 즉 센서의 구조에 따라 이 기생정전용량이 클수록 입력신호에 대응하는 용량변화가 미미하게 나타나므로 정전용량 측정에 어려움과 오차를 많이 발생시킨다. In Equation 1, if Cs < Cp, a change in the output signal Vo hardly occurs due to a change in the input signal, and thus it is difficult to measure the change in capacitance. That is, according to the structure of the sensor, the larger the parasitic capacitance, the smaller the capacitance change corresponding to the input signal.

예를 들어, 마주보는 전극으로 수위센서를 만든다고 가정하면 물이 전혀 없을 때는 공기에 의한 두 전극사이에 정전용량이 존재하게 되며, 이 값은 작지만 '0'의 값을 가지는 것은 아니다. 물이 없으면 정전용량이 '0'의 값을 가져야 하는 것이 원칙이나, 실제로는 '0' 이 아닌 일정한 값을 가지게 된다. 이는 구조적으로 생겨나는 불필요한 정전용량이다. 이러한 불필요한 정전용량은 물리적 입력신호의 입력에 따라 변화하는 정전용량변화보다 작은 경우가 보통이지만, 각속도계 또는 가속도계 등의 정전용량형 센서 등에서는 입력신호에 의해 변화하는 정전용량변화량보다 훨씬 큰 경우도 발생된다. 이 경우에는 구조적으로 발생하는 정전용량변화를 상쇄시키지 않으면 센서로서의 기능을 발휘할 수 없게 된다. For example, assuming that a water level sensor is made of opposite electrodes, when there is no water at all, there is a capacitance between the two electrodes by air, which is small but does not have a value of '0'. The principle is that if there is no water, the capacitance should have a value of '0', but in reality it will have a constant value other than '0'. This is structurally unnecessary capacitance. Such unnecessary capacitance is usually smaller than the change in capacitance that changes according to the input of the physical input signal, but in the case of a capacitive sensor such as an accelerometer or an accelerometer, the change in capacitance is much larger than the change in the capacitance caused by the input signal. Is generated. In this case, the function as a sensor cannot be exhibited without canceling the structurally generated capacitance change.

따라서, 기생정전용량을 가지고 있는 정전용량형 센서의 경우에도 정확한 센싱이 가능하도록 하기 위한 필요성이 대두된다.Therefore, a need arises for accurate sensing even in the case of a capacitive sensor having a parasitic capacitance.

따라서, 본 발명의 목적은 상기한 종래의 문제점을 극복할 수 있는 정전용량 측정회로를 제공하는 데 있다.Accordingly, it is an object of the present invention to provide a capacitance measuring circuit which can overcome the above-mentioned conventional problems.

본 발명의 다른 목적은 기생정전용량을 가지는 정전용량형 센서의 정전용량변화를 정확히 측정할 수 있는 정전용량 측정회로를 제공하는 데 있다.
Another object of the present invention is to provide a capacitance measuring circuit capable of accurately measuring the capacitance change of a capacitive sensor having a parasitic capacitance.

상기한 기술적 과제들의 일부를 달성하기 위한 본 발명의 구체화에 따라, 본 발명에 따른 기생정전용량을 가지는 정전용량형 센서의 정전용량 측정회로는, 상기 정전용량형 센서를 구비하여 센싱된 센싱정전용량과 상기 기생정전용량을 함께 출력하는 센싱부와; 보상용 커패시터와 반전증폭기를 구비하여 상기 기생정전용량에 대응되는 보상정전용량을 출력하는 보상부와; 상기 센싱부의 출력신호와 상기 보상부의 출력신호를 전기적 신호로 변화시키고 증폭하여 출력하는 전하증폭부를 구비한다.According to an embodiment of the present invention for achieving some of the above technical problems, the capacitance measuring circuit of the capacitive sensor having a parasitic capacitance according to the present invention, the sensing capacitance sensed by the capacitive sensor A sensing unit for outputting the parasitic capacitance together; A compensating unit including a compensating capacitor and an inverting amplifier and outputting a compensating capacitance corresponding to the parasitic capacitance; And a charge amplifier configured to convert the output signal of the sensing unit and the output signal of the compensator into electrical signals, amplify and output the electrical signals.

상기 정전용량 측정회로는, 일정진폭과 일정주기의 구형파를 발생하는 구형파 발생부를 더 구비하며, 상기 구형파 발생부에서 발생된 구형파는 상기 센싱부 및 상기 보상부에 입력될 수 있다.The capacitance measuring circuit may further include a square wave generator for generating a square wave having a constant amplitude and a predetermined period, and the square wave generated by the square wave generator may be input to the sensing unit and the compensation unit.

상기 정전용량 측정회로는, 상기 구형파가 로우레벨 일 때 상기 전하증폭부의 출력신호를 샘플링하여 제1샘플링 신호를 발생하는 제1샘플링 스위치와, 상기 제1샘플링 신호를 저장하여 홀딩시키는 제1홀딩커패시터와, 상기 구형파가 하이레벨일 때 상기 전하증폭부의 출력신호를 샘플링하여 제2샘플링 신호를 발생하는 제2샘플링 스위치와, 상기 제2샘플링 신호를 저장하여 홀딩시키는 제2홀딩 커패시터를 구비하는 샘플링 및 홀딩부와; 상기 제1샘플링신호와 상기 제2샘플링신호의 차이값을 출력하는 뺄셈부를 더 구비할 수 있다.The capacitance measuring circuit may include a first sampling switch configured to sample an output signal of the charge amplifier and generate a first sampling signal when the square wave is at a low level, and a first holding capacitor configured to store and hold the first sampling signal. And a second sampling switch for sampling the output signal of the charge amplifier and generating a second sampling signal when the square wave is at a high level, and a second holding capacitor for storing and holding the second sampling signal. A holding part; A subtraction unit may further include a subtraction unit configured to output a difference value between the first sampling signal and the second sampling signal.

상기 샘플링 및 홀딩부는, 상기 제1샘플링 신호 및 상기 제2샘플링 신호를 각각 증폭하기 위한 적어도 두 개의 비반전 증폭기들을 구비할 수 있다.The sampling and holding unit may include at least two non-inverting amplifiers for amplifying the first sampling signal and the second sampling signal, respectively.

상기 정전용량 측정회로는, 상기 제1샘플링 스위치 및 상기 제2샘플링 스위치의 제어를 위한 제어신호를 발생하는 스위치 제어신호 발생부를 더 구비할 수 있다.The capacitance measuring circuit may further include a switch control signal generator for generating a control signal for controlling the first sampling switch and the second sampling switch.

상기 정전용량 측정회로는, 상기 뺄셈부의 출력신호를 원하는 레벨로 증폭하고, 상기 기생정전용량과 상기 보상정전용량의 차이에 따라 발생되는 오프셋 전압의 제거를 위한 증폭 및 오프셋 조정부를 더 구비할 수 있다. The capacitance measuring circuit may further include an amplification and offset adjusting unit for amplifying an output signal of the subtraction unit to a desired level and for removing offset voltage generated according to a difference between the parasitic capacitance and the compensation capacitance. .

상기 증폭 및 오프셋 조정부는, 상기 뺄셈부의 출력신호를 원하는 레벨로 증폭하기 위한 연산증폭기와; 상기 연산증폭기의 출력레벨의 조절을 위한 적어도 두 개의 크기조절 저항들과; 상기 오프셋 전압의 미세조정을 위한 적어도 두 개의 조정 저항들을 구비할 수 있다.The amplification and offset adjusting unit includes an operational amplifier for amplifying the output signal of the subtraction unit to a desired level; At least two scaling resistors for adjusting the output level of the operational amplifier; At least two adjustment resistors may be provided for fine adjustment of the offset voltage.

상기 증폭 및 오프셋 조정부는, 상기 뺄셈부의 출력신호를 원하는 레벨로 증폭하기 위한 연산증폭기와; 별도의 오프섹 전압 조정신호에 응답하여 오프셋 전압을 조정하는 조정부를 구비할 수 있다.The amplification and offset adjusting unit includes an operational amplifier for amplifying the output signal of the subtraction unit to a desired level; An adjusting unit may adjust an offset voltage in response to a separate off-sec voltage adjusting signal.

본 발명에 따르면, 정전용량용 센서가 기생정전용량을 가지는 경우에도, 오류나 측정의 어려움없이 정확한 측정이 가능하게 된다.
According to the present invention, even when the capacitance sensor has a parasitic capacitance, accurate measurement can be performed without errors or difficulty in measurement.

도 1은 종래의 정전용량 측정회로를 나타낸 것이고,
도 2는 본 발명의 일 실시예에 따른 정전용량 측정회로를 나타낸 것이고,
도 3은 본 발명의 다른 실시예에 따른 정전용량 측정회로를 나타낸 것이고,
도 4는 도 3의 스위칭 제어신호를 나타낸 것이고,
도 5는 본 발명의 다른 실시예에 따른 정전용량 측정회로를 나타낸 것이다.1 shows a conventional capacitance measurement circuit,
2 shows a capacitance measuring circuit according to an embodiment of the present invention,
3 shows a capacitance measuring circuit according to another embodiment of the present invention,
4 illustrates the switching control signal of FIG.
5 shows a capacitance measuring circuit according to another embodiment of the present invention.

이하에서는 본 발명의 바람직한 실시예가, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 철저한 이해를 제공할 의도 외에는 다른 의도 없이, 첨부한 도면들을 참조로 하여 상세히 설명될 것이다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings without intending to intend to provide a thorough understanding of the present invention to a person having ordinary skill in the art to which the present invention belongs.

본 발명에서는 정전용량형 센서에서 발생되는 불필요한 정전용량 변화를 모두 통칭하여 기생정전용량이라 칭하기로 한다. 예를 들어, 센서의 두 전극사이에 존재하는 공기에 의한 정전용량변화, 센서의 구조적 문제로 인한 기생정전용량 등을 포함하여 입력과 관계없이 발생되는 모든 불필요한 정전용량을 '기생 정전용량'이라 칭하기로 한다. In the present invention, all unnecessary capacitance changes generated in the capacitive sensor will be collectively referred to as parasitic capacitance. For example, all unnecessary capacitance generated regardless of input, including changes in capacitance caused by air present between two electrodes of the sensor, and parasitic capacitance due to structural problems of the sensor, is called 'parasitic capacitance'. Shall be.

도 2는 본 발명의 일 실시예에 따른 정전용량 측정회로를 나타낸 것이다.2 shows a capacitance measuring circuit according to an embodiment of the present invention.

도 2에 도시된 바와 같이, 본 발명의 일 실시예에 따른 정전용량 측정회로는, 센싱부(110), 전하증폭부(120), 및 보상부(130)를 구비한다. As shown in FIG. 2, the capacitance measuring circuit according to an embodiment of the present invention includes a sensing unit 110, a charge amplifier 120, and a compensation unit 130.

상기 센싱부(110)는 기생정전용량(Cp)을 가지는 정전용량형 센서를 구비하고 있다. 이에 따라 물리적 입력에 따라 센싱된 센싱정전용량(Cs)과 상기 기생정전용량(Cp)을 함께 출력하게 된다. The sensing unit 110 includes a capacitive sensor having a parasitic capacitance Cp. Accordingly, the sensing capacitance Cs and the parasitic capacitance Cp sensed according to physical inputs are output together.

상기 보상부(130)는 보상용 커패시터와 반전증폭기(132)를 구비하여 상기 기생정전용량(Cp)에 대응되는 보상정전용량(Cp1)을 출력하게 된다. 여기서는 상기 보상정전용량(Cp1)을 상기 기생정전용량(Cp)과 동일하게 설정할 수 있다.The compensator 130 includes a compensating capacitor and an inverting amplifier 132 to output the compensating capacitance Cp1 corresponding to the parasitic capacitance Cp. In this case, the compensation capacitance Cp1 may be set equal to the parasitic capacitance Cp.

상기 보상부(130)는 이득이 1인 반전증폭기(132)와 직렬로 연결된 보상용 커패시터를 구비하게 된다.The compensator 130 includes a compensating capacitor connected in series with the inverting amplifier 132 having a gain of 1.

상기 전하증폭부(120)는 상기 센싱부(110)의 출력신호와 상기 보상부(130)의 출력신호를 전기적 신호로 변화시키고 증폭하여 출력하게 된다.The charge amplifier 120 converts the output signal of the sensing unit 110 and the output signal of the compensator 130 into an electrical signal and amplifies the output signal.

상기 전하증폭부(120)는 증폭기(122)와 커패시터(CF)를 구비하여 전하증폭기를 구성하여 정전용량의 변화를 전기적 신호로 변화시키게 된다.The charge amplifier 120 includes an amplifier 122 and a capacitor CF to configure a charge amplifier to change the capacitance change into an electrical signal.

이 경우에 상기 전하증폭부(120)의 출력신호는 수학식2와 같은 수식으로 나타낼 수 있다(여기서 상기 보상정전용량(Cp1)은 상기 기생정전용량(Cp)과 동일하다고 가정한다).In this case, the output signal of the charge amplifier 120 may be represented by the following formula (2) (where the compensation capacitance Cp1 is assumed to be equal to the parasitic capacitance Cp).

[수학식2]&Quot; (2) "

Figure 112011048854409-pat00002
Figure 112011048854409-pat00002

여기서 Vs(t)는 주기적인 입력신호, Cs는 물리적 입력에 의한 센서의 정전용량변화인 센싱정전용량이고, Cp는 센서의 구조에서 나타나는 기생정전용량이다. Where Vs (t) is the periodic input signal, Cs is the sensing capacitance, which is the change in capacitance of the sensor due to physical input, and Cp is the parasitic capacitance that appears in the structure of the sensor.

수학식2의 경우는 수학식1에서 기생정전용량의 변화인 '

Figure 112011048854409-pat00003
'이 상쇄되어 센싱정전용량(Cs)에 따른 결과만이 출력됨을 알 수 있다.In Equation 2, the change in parasitic capacitance in Equation 1
Figure 112011048854409-pat00003
It can be seen that 'is canceled so that only the result according to the sensing capacitance Cs is output.

상기 전하증폭부(120)의 결과값은 상기 입력신호(Vs(t))의 형태에 대응하여 파형형태로 나타나므로, 이를 크기를 나타내는 직류전압 레벨로 변환시키는 것이 필요하다. 예를 들어 입력신호(Vs(t))가 진폭이 'VS'인 구형파이고 펄스폭의 중간에서 샘플링하여 절대값을 취하면 상기 전하증폭부(120)의 출력신호는 '

Figure 112011048854409-pat00004
'가 되어 센서의 정전용량 변화량을 "
Figure 112011048854409-pat00005
" 의 값으로 구할 수 있게 된다.Since the result value of the charge amplifier 120 is displayed in a waveform form corresponding to the shape of the input signal Vs (t), it is necessary to convert it to a DC voltage level indicating a magnitude. For example, if the input signal Vs (t) is a square wave whose amplitude is' V S 'and is sampled at the middle of the pulse width to take an absolute value, the output signal of the charge amplifier 120 is'
Figure 112011048854409-pat00004
To change the capacitance of the sensor
Figure 112011048854409-pat00005
It can be obtained with the value of ".

도 3은 본 발명의 다른 실시예에 따른 정전용량 측정회로를 나타낸 것이다.3 shows a capacitance measuring circuit according to another embodiment of the present invention.

도 3에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 정전용량 측정회로는, 센싱부(110), 전하증폭부(120), 보상부(130), 샘플링 및 홀딩부(140)를 구비한다. 또한, 구형파 발생부(150), 스위치제어신호 발생부(160), 증폭 및 오프셋 조정부(170) 등을 더 구비할 수 있다As shown in FIG. 3, the capacitance measuring circuit according to another embodiment of the present invention includes a sensing unit 110, a charge amplifier 120, a compensator 130, a sampling and holding unit 140. do. In addition, a square wave generator 150, a switch control signal generator 160, amplification and offset adjusting unit 170 may be further provided.

상기 센싱부(110)는 기생정전용량(Cp)을 가지는 정전용량형 센서를 구비하고 있다. 이에 따라 물리적 입력에 따라 센싱된 센싱정전용량(Cs)과 상기 기생정전용량(Cp)을 함께 출력하게 된다. The sensing unit 110 includes a capacitive sensor having a parasitic capacitance Cp. Accordingly, the sensing capacitance Cs and the parasitic capacitance Cp sensed according to physical inputs are output together.

상기 보상부(130)는 보상용 커패시터와 반전증폭기(132)를 구비하여 상기 기생정전용량(Cp)에 대응되는 보상정전용량(Cp1)을 출력하게 된다. 상기 보상부(130)는 이득이 1인 반전증폭기(132) 및 상기 반전증폭기(132)와 직렬로 연결된 보상용 커패시터를 구비하게 된다.The compensator 130 includes a compensating capacitor and an inverting amplifier 132 to output the compensating capacitance Cp1 corresponding to the parasitic capacitance Cp. The compensation unit 130 includes an inverting amplifier 132 having a gain of 1 and a compensation capacitor connected in series with the inverting amplifier 132.

여기서는 상기 보상정전용량(Cp1)을 상기 기생정전용량(Cp)과 동일하게 설정할 수 있다. 그러나 상기 기생정전용량(Cp)은 일정하게 정해진 값이 아니고 온도나 기타 상황에 따라 변동가능하기 때문에 상기 보상정전용량(Cp1)을 상기 기생정전용량(Cp)과 동일하게 설정하는 것이 불가능할 수 있다. 상기 보상정전용량(Cp1)이 상기 기생정전용량(Cp)과 차이가 있을 경우는 상기 증폭 및 오프셋 조정부(170)를 통해 해결하는 것이 가능하다. In this case, the compensation capacitance Cp1 may be set equal to the parasitic capacitance Cp. However, since the parasitic capacitance Cp is not a constant value and may vary depending on temperature or other circumstances, it may not be possible to set the compensation capacitance Cp1 equal to the parasitic capacitance Cp. When the compensation capacitance Cp1 is different from the parasitic capacitance Cp, the amplification and offset adjusting unit 170 may solve the problem.

상기 전하증폭부(120)는 상기 센싱부(110)의 출력신호와 상기 보상부(130)의 출력신호를 전기적 신호로 변화시키고 증폭하여 출력하게 된다. 즉 상기 전하증폭부(120)는 일정 이득을 가지는 연산증폭기(122)와 상기 연산증폭기(122)의 (-)입력단과 출력단 사이에 커패시터(CF)를 구비하여 전하덧셈증폭기를 구성하게 되고, 정전용량의 변화를 전기적 신호로 변화시키게 된다. 상기 연산증폭기(122)의 (+)입력단에는 바이어스 전압(VBIAS)이 인가된다. 여기서 일반적으로 바이어스 전압(VBIAS)은 양전원을 사용하는 경우에는 0V 가 되고 단전원을 사용하는 경우에는 전원전압의 '1/2' 값으로 정해질 수 있다.The charge amplifier 120 converts the output signal of the sensing unit 110 and the output signal of the compensator 130 into an electrical signal and amplifies the output signal. That is, the charge amplifier 120 includes a capacitor CF between the operational amplifier 122 having a predetermined gain and the negative input terminal and the output terminal of the operational amplifier 122 to form a charge addition amplifier, The change in capacitance is converted into an electrical signal. A bias voltage VBIAS is applied to the positive input terminal of the operational amplifier 122. In general, the bias voltage VBIAS may be set to 0V when a positive power supply is used, and may be set to a '1/2' value of the power supply voltage when a short power supply is used.

이 경우에 상기 전하증폭부(120)의 출력신호는 수학식3과 같은 수식으로 나타낼 수 있다. 상기 보상정전용량(Cp1)이 상기 기생정전용량(Cp)과 동일한 값을 가지는 경우에 상기 보상커패시터(Cp1)에 인가되는 신호는 반전된 구형파 신호이고, 상기 센싱부(110)에 인가되는 신호는 비반전 구형파 신호가 인가되면, 상기 수학식 3과 같은 수식으로 나타낼 수 있다. In this case, the output signal of the charge amplifier 120 may be represented by the equation (3). When the compensation capacitance Cp1 has the same value as the parasitic capacitance Cp, the signal applied to the compensation capacitor Cp1 is an inverted square wave signal, and the signal applied to the sensing unit 110 is When the non-inverting square wave signal is applied, it can be represented by the following equation (3).

[수학식3]&Quot; (3) "

Figure 112011048854409-pat00006
Figure 112011048854409-pat00006

여기서 Vs(t)는 주기적인 입력신호, Cs는 물리적 입력에 의한 센서의 정전용량변화인 센싱정전용량이고, 'Cp'는 센서의 구조에서 나타나는 기생정전용량이다. Where Vs (t) is the periodic input signal, Cs is the sensing capacitance, which is the change in capacitance of the sensor due to physical input, and 'Cp' is the parasitic capacitance that appears in the structure of the sensor.

상기 전하증폭부(120)의 결과값은 예를 들어, 상기 입력신호(Vs(t))의 형태에 대응하여 파형형태로 나타나므로, 이를 크기를 나타내는 직류전압 레벨로 변환시키는 것이 필요하다. 예를 들어 입력신호(Vs(t))가 진폭이 'VS'인 구형파이고 펄스폭의 중간에서 샘플링하여 절대값을 취하면 상기 전하증폭부(120)의 출력신호는 '

Figure 112011048854409-pat00007
'가 되어 센서의 정전용량 변화량을 "
Figure 112011048854409-pat00008
" 의 값으로 구할 수 있게 된다.Since the result value of the charge amplifier 120 is, for example, in the form of a waveform corresponding to the shape of the input signal Vs (t), it is necessary to convert it to a DC voltage level indicating a magnitude. For example, if the input signal Vs (t) is a square wave whose amplitude is' V S 'and is sampled at the middle of the pulse width to take an absolute value, the output signal of the charge amplifier 120 is'
Figure 112011048854409-pat00007
To change the capacitance of the sensor
Figure 112011048854409-pat00008
It can be obtained with the value of ".

이에 따라 구형파 발생부(150), 스위치 제어신호 발생부(160), 상기 샘플링 및 홀딩부(140) 및 뺄셈부(S1)가 필요하게 된다.Accordingly, the square wave generator 150, the switch control signal generator 160, the sampling and holding unit 140, and the subtraction unit S1 are required.

상기 구형파 발생부(150)는 일정진폭과 일정주기의 구형파를 발생하기 위한 것으로, 상기 구형파 발생부(150)에서 발생된 구형파는 상기 센싱부(110), 상기 보상부(130), 상기 스위치 제어신호 발생부(160)로 각각 입력될 수 있다. The square wave generator 150 is for generating a square wave of a predetermined amplitude and a predetermined period, the square wave generated by the square wave generator 150 is the sensing unit 110, the compensation unit 130, the switch control It may be input to the signal generator 160, respectively.

상기 샘플링 및 홀딩부(140)는 제1샘플링 스위치(SWL), 제1홀딩커패시터(C1), 제2샘플링 스위치(SWH), 제2홀딩커패시터(C2)를 구비한다. The sampling and holding unit 140 includes a first sampling switch SWL, a first holding capacitor C1, a second sampling switch SWH, and a second holding capacitor C2.

상기 제1샘플링 스위치(SWH)는, 상기 구형파 발생부(150)에서 발생된 구형파가 로우레벨 일 때 상기 전하증폭부(120)의 출력신호를 샘플링하여 제1샘플링 신호를 발생하게 된다. 상기 제1샘플링 신호는 상기 전하증폭부(120)의 출력신호 중에서 로우레벨부분의 샘플링 신호일 수 있다.The first sampling switch SWH generates a first sampling signal by sampling an output signal of the charge amplifier 120 when the square wave generated by the square wave generator 150 is at a low level. The first sampling signal may be a sampling signal of a low level portion among the output signals of the charge amplifier 120.

상기 제1홀딩커패시터(C1)는 상기 제1샘플링 신호를 저장하여 홀딩시키게 된다.The first holding capacitor C1 stores and holds the first sampling signal.

상기 제2샘플링 스위치(SWH) 상기 구형파가 하이레벨일 때 상기 전하증폭부(120)의 출력신호를 샘플링하여 제2샘플링 신호를 발생하게 된다. 상기 제2샘플링 신호는 상기 전하증폭부(120)의 출력신호 중에서 하이레벨부분의 샘플링 신호일 수 있다.The second sampling switch SWH generates a second sampling signal by sampling an output signal of the charge amplifier 120 when the square wave is at a high level. The second sampling signal may be a sampling signal of a high level portion among the output signals of the charge amplifier 120.

상기 제2홀딩커패시터(C2)는 상기 제2샘플링 신호를 저장하여 홀딩시키게 된다.The second holding capacitor C2 stores and holds the second sampling signal.

그리고, 상기 샘플링 및 홀딩부(140)는, 상기 제1샘플링 신호 및 상기 제2샘플링 신호를 각각 증폭하기 위한 적어도 두 개의 비반전 증폭기들(142a,142b)을 구비할 수 있으며, 이들은 이득이 '1'인 비반전 증폭기일 수 있다.The sampling and holding unit 140 may include at least two non-inverting amplifiers 142a and 142b for amplifying the first sampling signal and the second sampling signal, respectively. It may be a non-inverting amplifier of 1 '.

상기 스위치 제어신호 발생부(160)는 상기 구형파 발생부(150)에서 발생되는 구형파가 로우레벨을 가지는 경우에 상기 제1샘플링 스위치(SWL)를 온 시키기 위한 제1스위치 제어신호를 발생하고, 상기 구형파 발생부(150)에서 발생되는 구형파가 하이레벨을 가지는 경우에 상기 제2샘플링 스위치(SWH)를 온 시키기 위한 제2스위치 제어신호를 발생하게 된다.The switch control signal generator 160 generates a first switch control signal for turning on the first sampling switch SWL when the square wave generated by the square wave generator 150 has a low level. When the square wave generated by the square wave generator 150 has a high level, a second switch control signal for turning on the second sampling switch SWH is generated.

상기 스위치 제어신호들은 도 4에 나타난다. The switch control signals are shown in FIG.

도 4에 도시된 바와 같이, 상기 제1스위치제어신호(SWL제어신호)는 상기 전하증폭부(120)의 출력신호 중에서 로우레벨 부분의 신호를 샘플링하기 위한 제어신호를 발생하고, 상기 제2스위치 제어신호(SWH제어신호)는 상기 전하증폭부(120)의 출력신호 중에서 하이레벨부분의 신호를 샘플링하기 위한 제어신호를 발생하게 된다. As shown in FIG. 4, the first switch control signal SWL control signal generates a control signal for sampling a low level portion of the output signal of the charge amplifier 120, and the second switch. The control signal (SWH control signal) generates a control signal for sampling a signal of the high level portion of the output signal of the charge amplifier 120.

이를 위해 상기 제1스위치 제어신호는 상기 구형파 발생부(150)에서 발생된 구형파 중에서 로우레벨 부분의 신호를 샘플링하여 생성하고, 상기 제2스위치 제어신호는 상기 구형파 발생부(150)에서 발생된 구형파 중에서 하이레벨 부분의 신호를 샘플링하여 생성하게 된다.To this end, the first switch control signal is generated by sampling a low level signal from the square wave generated by the square wave generator 150, and the second switch control signal is a square wave generated by the square wave generator 150. The high level portion of the signal is sampled and generated.

이에 따라, 상기 제1샘플링 신호는 상기 전하증폭부(120)의 구형파 출력신호 중에서 로우(low)부분의 신호에 대한 샘플링 신호이고, 상기 제2샘플링 신호는 상기 전하증폭부(120)의 구형파 출력신호 중에서 하이(high) 부분의 신호에 대한 샘플링 신호이다. Accordingly, the first sampling signal is a sampling signal for a signal of a low portion of the square wave output signal of the charge amplifier 120, and the second sampling signal is a square wave output of the charge amplifier 120. This is a sampling signal for a signal of a high portion of the signal.

상기 제1스위치 제어신호 및 상기 제2스위치 제어신호의 발생 위치와 폭은 회로의 특성에 의하여 결정되는데 구형파 펄스 폭의 중간에 발생하는 것이 가장 좋을 수 있다. 상기 제1스위치 제어신호 및 상기 제2스위치 제어신호의 폭은 이상적인 경우에는 거의 0 즉 임펄스에 가깝지만 회로의 특성 때문에 적당한 폭을 가져야 할 경우가 있을 수 있다. 제2스위치 제어신호를 예로 들어 설명하면 회로의 특성이 이상적인 경우 구형파 펄스의 상승에지 직후에 상기 제2스위치 제어신호가 발생될 수도 있고 구형파 펄스의 하강에지 직전에 상기 제2스위치 제어신호가 발생될 수가 있다. 본 발명에서는 상기 제1스위치 제어신호 및 상기 제2스위치 제어신호의 발생은 회로의 안정성을 고려하여 상기 구형파 펄스 폭의 중간부분에서 발생되도록 할 수 있다. The generation position and width of the first switch control signal and the second switch control signal are determined by the characteristics of the circuit, which may be best generated in the middle of the square wave pulse width. Although the widths of the first switch control signal and the second switch control signal are ideally close to zero, i.e., impulse, there may be a case where the width of the first switch control signal is appropriate. Taking the second switch control signal as an example, when the characteristics of the circuit are ideal, the second switch control signal may be generated immediately after the rising edge of the square wave pulse, and the second switch control signal may be generated immediately before the falling edge of the square wave pulse. There is a number. In the present invention, the generation of the first switch control signal and the second switch control signal can be generated in the middle portion of the square wave pulse width in consideration of the stability of the circuit.

상기 뺄셈부(S1)는 상기 제1샘플링신호와 상기 제2샘플링신호의 차이값을 출력하게 된다. 두 샘플링 신호의 차를 상기 뺄셈부(S1)를 통해 구하면 전하증폭부(120)의 출력에 나타나는 구형파 신호의 진폭을 구할 수 있게 된다.The subtraction unit S1 outputs a difference value between the first sampling signal and the second sampling signal. If the difference between the two sampling signals is obtained through the subtraction unit S1, the amplitude of the square wave signal appearing at the output of the charge amplifier 120 can be obtained.

도 4에 도시된 바와 같은 스위치 제어신호들에 의해 샘플링된 상기 제1샘플링신호는 상기 제1홀딩 커패시터(C1)에 의해 홀딩 및 저장되게 된다. 그리고, 상기 제2샘플링신호는 상기 제2홀딩 커패시터(C2)에 의해 홀딩 및 저장되게 된다.The first sampling signal sampled by the switch control signals as shown in FIG. 4 is held and stored by the first holding capacitor C1. The second sampling signal is held and stored by the second holding capacitor C2.

상기 수학식 3에 나타난 신호가 상기 샘플링 및 홀딩부(140)에 인가되게 되면, 상기 제1홀딩 커패시터(C1) 및 상기 제2홀딩 커패시터(C2)에는 수학식4에 나타낸 바와 같은 출력신호가 나타나게 된다.When the signal shown in Equation 3 is applied to the sampling and holding unit 140, an output signal as shown in Equation 4 appears in the first holding capacitor C1 and the second holding capacitor C2. do.

[수학식4]&Quot; (4) "

Figure 112011048854409-pat00009
,
Figure 112011048854409-pat00010
Figure 112011048854409-pat00009
,
Figure 112011048854409-pat00010

여기서 'Vp' 는 상기 구형파 발생부(150)에서 발생된 구형파의 진폭을 의미할 수 있다. Here, 'Vp' may mean the amplitude of the square wave generated by the square wave generator 150.

그리고 수학식 4에서 'VBIAS' 는 상기 뺄셈부(S1)에 의해 상쇄되므로 상기 뺄셈부(S1)의 출력신호는 '

Figure 112011048854409-pat00011
'으로 나타나게 된다. 상기 뺄셈부(S1)의 출력신호(Vs1)는 상기 전하증폭부(120)의 출력에 나타나는 구형파 신호의 진폭을 의미할 수 있다.In addition, since V BIAS is canceled by the subtraction unit S1 in Equation 4, the output signal of the subtraction unit S1 is'
Figure 112011048854409-pat00011
'Will appear. The output signal Vs1 of the subtraction unit S1 may mean an amplitude of a square wave signal appearing at the output of the charge amplifier 120.

상기 증폭 및 오프셋 조정부(170)는 상기 뺄셈부(S1)의 출력신호를 원하는 레벨로 증폭하고, 상기 기생정전용량(Cp)과 상기 보상정전용량(Cp1)의 차이에 따라 발생되는 전압의 제거를 위한 것이다. 즉 오프셋(offset) 전압을 미세조정하기 위한 것이다.The amplification and offset adjusting unit 170 amplifies the output signal of the subtraction unit S1 to a desired level and removes a voltage generated according to a difference between the parasitic capacitance Cp and the compensation capacitance Cp1. It is for. That is, to fine tune the offset voltage.

상기 증폭 및 오프셋 조정부(170)는 복수의 저항들(R1,R2,R3,R4)과 연산증폭기(172)를 구비한다. 상기 연산증폭기(172)는 (+)입력단이 상기 뺄셈부(S1)의 출력단과 연결되고, (-) 입력단과 상기 연산증폭기(172)의 최종출력단 사이에 저항(R1)이 구비되고, (-)입력단과 연결노드 사이에 저항(R2)가 연결되고, 상기 연결노드와 접지단자 사이에 저항(R3)이 연결된다. 또한 상기 연결노드와 전원전압(VCC) 단자 사이에 저항(R4)이 연결되게 된다.The amplification and offset adjusting unit 170 includes a plurality of resistors R1, R2, R3, and R4 and an operational amplifier 172. The operational amplifier 172 has a positive input terminal connected to an output terminal of the subtraction unit S1, and a resistor R1 is provided between the negative input terminal and the final output terminal of the operational amplifier 172, and The resistor R2 is connected between the input terminal and the connection node, and the resistor R3 is connected between the connection node and the ground terminal. In addition, a resistor R4 is connected between the connection node and the power supply voltage VCC terminal.

이에 따라 상기 증폭 및 오프셋 조정부(170)의 최종출력신호는 수학식 5와 같이 나타나게 된다. Accordingly, the final output signal of the amplification and offset adjusting unit 170 is represented by Equation 5.

[수학식 5][Equation 5]

Figure 112011048854409-pat00012
Figure 112011048854409-pat00012

여기서 저항 R1 및 R2는 상기 뺄셈부(S1)의 출력신호인 구형파 신호의 진폭 '

Figure 112011048854409-pat00013
'을 증폭하기 위해 사용된다. 그리고, 저항 R3과 R4는 직류전압 '
Figure 112011048854409-pat00014
'의 크기를 결정하여 오프셋 전압을 조정하기 위해 사용된다. Here, the resistors R1 and R2 represent the amplitudes of the square wave signals that are output signals of the subtraction unit S1.
Figure 112011048854409-pat00013
Used to amplify '. And resistors R3 and R4 are DC voltage '
Figure 112011048854409-pat00014
It is used to adjust the offset voltage by determining the size of '.

즉 수학식 5에서 오른쪽의 첫 번째 항은 상기 연산증폭기(172)의 출력을 나타내고, 두 번째 항은 오프셋 전압을 나타낸다. 상술한 바와 같이, 보상정전용량(Cp1)이 기생정전용량(Cp)과 동일한 값을 가지는 경우에는 오프셋이 발생하지 않지만 실제회로에서는 동일한 경우가 거의 없다. 이 차이로 나타나는 전압을 제거하기 위하여 오프셋 전압을 사용하게 된다. That is, in Equation 5, the first term on the right side represents the output of the operational amplifier 172 and the second term represents the offset voltage. As described above, when the compensation capacitance Cp1 has the same value as the parasitic capacitance Cp, the offset does not occur, but it is hardly the same in the actual circuit. The offset voltage is used to remove the voltage represented by this difference.

예를 들어, 저항 R1이 증가하거나 저항 R2가 감소하면 상기 연산증폭기(172)의 출력신호 크기가 증가하고, 저항 R3가 증가하거나 저항 R4가 감소하면 오프셋 전압이 증가하게 된다.For example, when the resistor R1 increases or the resistor R2 decreases, the output signal size of the operational amplifier 172 increases, and when the resistor R3 increases or the resistor R4 decreases, the offset voltage increases.

상기 기생정전용량(Cp)의 영향은 상기 오프셋 전압을 증가시키거나 감소시켜 제거하게 된다. 그러나 상기 기생정전용량(Cp)은 측정가능하므로, 이를 측정하여 상기 보상정전용량(Cp1)이 상기 기생정전용량(Cp)과 동일한 값을 가지도록 하면 상기 기생정전용량(Cp)에 따른 영향을 없앨 수 있게 된다.The influence of the parasitic capacitance Cp is eliminated by increasing or decreasing the offset voltage. However, since the parasitic capacitance Cp is measurable, by measuring this, if the compensation capacitance Cp1 has the same value as the parasitic capacitance Cp, the influence of the parasitic capacitance Cp is eliminated. It becomes possible.

도 5는 본 발명의 또 다른 실시예에 따른 정전용량측정회로를 나타낸 것이다.5 shows a capacitance measuring circuit according to another embodiment of the present invention.

증폭 및 오프셋 조정부(170)를 제외하고는 도 5는 도 4와 동일한 구성을 가진다. 따라서, 증폭 및 오프셋 조정부(170)를 제외한 나머지 구성들에 대한 설명을 생략한다.5 has the same configuration as FIG. 4 except for the amplification and offset adjustment unit 170. Therefore, description of the rest of the components except for the amplification and offset adjustment unit 170 will be omitted.

상기 증폭 및 오프셋 조정부(170)는 상기 뺄셈부(S1)의 출력신호를 원하는 레벨로 증폭하기 위한 연산증폭기(174)와, 별도의 오프셋 전압 조정신호(VOFS)에 응답하여 오프셋 전압을 조정하는 조정부(S2)를 구비한다. 상기 조정부(S2)는 뺄셈회로를 포함할 수 있다. 예를 들어 상기 조정부(S2)는 상기 뺄셈부(S1)의 출력신호와 상기 오프셋 전압 조정신호(VOFS)의 차이 값을 구하게되고, 상기 연산증폭기(174)는 상기 조정부(S2)의 출력값을 원하는 레벨로 하여 출력하게 된다. The amplification and offset adjusting unit 170 includes an operational amplifier 174 for amplifying the output signal of the subtraction unit S1 to a desired level, and an adjusting unit adjusting an offset voltage in response to a separate offset voltage adjusting signal VOFS. (S2) is provided. The adjusting unit S2 may include a subtraction circuit. For example, the adjusting unit S2 obtains a difference value between the output signal of the subtracting unit S1 and the offset voltage adjusting signal VOFS, and the operational amplifier 174 desires an output value of the adjusting unit S2. The output is made at the level.

상기 증폭 및 오프셋 조정부(170)의 출력신호는 수학식6으로 나타낼 수 있다. The output signal of the amplification and offset adjusting unit 170 may be represented by Equation 6.

[수학식 6]&Quot; (6) "

Figure 112011048854409-pat00015
Figure 112011048854409-pat00015

여기서 'A'는 상기 연산증폭기(174)의 이득(gain)이고, 'VOFS'는 수학식 5에서 오른쪽 두 번째항과 동일한 값을 가질 수 있다.Here, 'A' is the gain of the operational amplifier 174, and 'VOFS' may have the same value as the second right term in Equation 5.

본 발명의 또 다른 실시예에 따르면, 도 3 및 도 5의 회로에서 구형파가 사용되지 않고 정현파가 사용될 수도 있다. 이때는 진폭을 구하기 위해 피크 검출회로 및 정교한 샘플링 회로가 필요할 수 있다.According to another embodiment of the present invention, the sine wave may be used instead of the square wave in the circuits of FIGS. 3 and 5. In this case, a peak detection circuit and a sophisticated sampling circuit may be needed to obtain the amplitude.

상술한 바와 같이, 본 발명에 따르면, 정전용량형 센서가 기생정전용량을 가지는 경우에도, 오류나 측정의 어려움없이 정확한 측정이 가능하게 된다.As described above, according to the present invention, even when the capacitive sensor has a parasitic capacitance, accurate measurement is possible without error or difficulty in measurement.

상기한 실시예의 설명은 본 발명의 더욱 철저한 이해를 위하여 도면을 참조로 예를 든 것에 불과하므로, 본 발명을 한정하는 의미로 해석되어서는 안될 것이다. 또한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 본 발명의 기본적 원리를 벗어나지 않는 범위 내에서 다양한 변화와 변경이 가능함은 명백하다 할 것이다.
The foregoing description of the embodiments is merely illustrative of the present invention with reference to the drawings for a more thorough understanding of the present invention, and thus should not be construed as limiting the present invention. It will be apparent to those skilled in the art that various changes and modifications may be made without departing from the basic principles of the present invention.

110 : 센싱부 120 : 전하증폭부
130 : 보상부 140 : 샘플링 및 홀딩부
150 : 구형파 발생부 160 : 스위치 제어신호 발생부
170 : 증폭 및 오프셋 조정부110: sensing unit 120: charge amplifier
130: compensation unit 140: sampling and holding unit
150: square wave generator 160: switch control signal generator
170: amplification and offset adjustment unit

Claims (8)

기생정전용량을 가지는 정전용량형 센서의 정전용량 측정회로에 있어서:
상기 정전용량형 센서를 구비하여 센싱된 센싱정전용량과 상기 기생정전용량을 함께 출력하는 센싱부와;
보상용 커패시터와 반전증폭기를 구비하여 상기 기생정전용량에 대응되는 보상정전용량을 출력하는 보상부와;
상기 센싱부의 출력신호와 상기 보상부의 출력신호를 전기적 신호로 변화시키고 증폭하여 출력하는 전하증폭부와;
일정진폭과 일정주기의 구형파를 발생하여 상기 센싱부 및 상기 보상부에 입력되도록 하는 구형파 발생부와;
상기 구형파가 로우레벨 일 때 상기 전하증폭부의 출력신호를 샘플링하여 제1샘플링 신호를 발생하는 제1샘플링 스위치와, 상기 제1샘플링 신호를 저장하여 홀딩시키는 제1홀딩커패시터와, 상기 구형파가 하이레벨일 때 상기 전하증폭부의 출력신호를 샘플링하여 제2샘플링 신호를 발생하는 제2샘플링 스위치와, 상기 제2샘플링 신호를 저장하여 홀딩시키는 제2홀딩 커패시터를 구비하는 샘플링 및 홀딩부와;
상기 제1샘플링신호와 상기 제2샘플링신호의 차이값을 출력하는 뺄셈부를 구비함을 특징으로 하는 정전용량 측정회로.
In the capacitance measuring circuit of a capacitive sensor having a parasitic capacitance:
A sensing unit having the capacitive sensor and outputting the sensing capacitance and the parasitic capacitance together;
A compensating unit including a compensating capacitor and an inverting amplifier and outputting a compensating capacitance corresponding to the parasitic capacitance;
A charge amplifier for converting and amplifying the output signal of the sensing unit and the output signal of the compensation unit into an electrical signal;
A square wave generator generating a square wave of a predetermined amplitude and a predetermined period and inputting the square wave to the sensing unit and the compensation unit;
A first sampling switch for sampling the output signal of the charge amplifier and generating a first sampling signal when the square wave is at a low level, a first holding capacitor for storing and holding the first sampling signal, and the square wave at a high level A sampling and holding unit including a second sampling switch for sampling the output signal of the charge amplifier and generating a second sampling signal, and a second holding capacitor configured to store and hold the second sampling signal;
And a subtraction unit configured to output a difference value between the first sampling signal and the second sampling signal.
삭제delete 삭제delete 청구항 1에 있어서, 상기 샘플링 및 홀딩부는,
상기 제1샘플링 신호 및 상기 제2샘플링 신호를 각각 증폭하기 위한 적어도 두 개의 비반전 증폭기들을 구비함을 특징으로 하는 정전용량 측정회로.
The method of claim 1, wherein the sampling and holding unit,
And at least two non-inverting amplifiers for amplifying the first sampling signal and the second sampling signal, respectively.
청구항 1에 있어서, 상기 정전용량 측정회로는,
상기 제1샘플링 스위치 및 상기 제2샘플링 스위치의 제어를 위한 제어신호를 발생하는 스위치 제어신호 발생부를 더 구비함을 특징으로 하는 정전용량 측정회로.
The method of claim 1, wherein the capacitance measuring circuit,
And a switch control signal generator for generating a control signal for controlling the first sampling switch and the second sampling switch.
청구항 1에 있어서, 상기 정전용량 측정회로는,
상기 뺄셈부의 출력신호를 원하는 레벨로 증폭하고, 상기 기생정전용량과 상기 보상정전용량의 차이에 따라 발생되는 전압의 제거를 위한 증폭 및 오프셋 조정부를 더 구비함을 특징으로 하는 정전용량 측정회로.
The method of claim 1, wherein the capacitance measuring circuit,
And amplifying and offset adjusting unit for amplifying an output signal of the subtraction unit to a desired level and for removing a voltage generated according to the difference between the parasitic capacitance and the compensation capacitance.
청구항 6에 있어서, 상기 증폭 및 오프셋 조정부는,
상기 뺄셈부의 출력신호를 원하는 레벨로 증폭하기 위한 연산증폭기와;
상기 연산증폭기의 출력레벨의 조절을 위한 적어도 두 개의 크기조절 저항들과;
상기 오프셋 전압의 미세조정을 위한 적어도 두 개의 조정 저항들을 구비함을 특징으로 하는 정전용량 측정회로.
The method according to claim 6, wherein the amplification and offset adjusting unit,
An operational amplifier for amplifying the output signal of the subtraction unit to a desired level;
At least two scaling resistors for adjusting the output level of the operational amplifier;
And at least two regulating resistors for fine tuning the offset voltage.
청구항 6에 있어서, 상기 증폭 및 오프셋 조정부는,
상기 뺄셈부의 출력신호를 원하는 레벨로 증폭하기 위한 연산증폭기와;
별도의 오프섹 전압 조정신호에 응답하여 오프셋 전압을 조정하는 조정부를 구비함을 특징으로 하는 정전용량 측정회로.The method according to claim 6, wherein the amplification and offset adjusting unit,
An operational amplifier for amplifying the output signal of the subtraction unit to a desired level;
And an adjusting unit for adjusting the offset voltage in response to a separate off-sec voltage adjusting signal.
KR1020110062350A 2011-06-27 2011-06-27 Electrostatic capacity measuring circuits for electrostatic capacity sensor having parasitic capacitance KR101220936B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110062350A KR101220936B1 (en) 2011-06-27 2011-06-27 Electrostatic capacity measuring circuits for electrostatic capacity sensor having parasitic capacitance

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110062350A KR101220936B1 (en) 2011-06-27 2011-06-27 Electrostatic capacity measuring circuits for electrostatic capacity sensor having parasitic capacitance

Publications (2)

Publication Number Publication Date
KR20130008102A KR20130008102A (en) 2013-01-22
KR101220936B1 true KR101220936B1 (en) 2013-02-06

Family

ID=47838262

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110062350A KR101220936B1 (en) 2011-06-27 2011-06-27 Electrostatic capacity measuring circuits for electrostatic capacity sensor having parasitic capacitance

Country Status (1)

Country Link
KR (1) KR101220936B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190101218A (en) 2018-02-22 2019-08-30 송청담 Capacitive sensor having parasitic capacitance cancel circuit
KR20210070420A (en) * 2019-12-04 2021-06-15 현대모비스 주식회사 Signal processing apparatus and method for resolver sensor

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150091731A (en) * 2014-02-03 2015-08-12 주식회사 센트론 Touch input device for diminishing low frequency noise
CN105375528B (en) * 2015-12-16 2017-12-22 杭州电子科技大学 A kind of single-phase non-isolated grid-connected system parasitic capacitance appraisal procedure over the ground
CN117665397B (en) * 2024-02-01 2024-04-30 安徽大学 Capacitor complex impedance measurement method, circuit and device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0989943A (en) * 1995-09-27 1997-04-04 Toshiba Microelectron Corp Capacitance variation detecting circuit
KR100382766B1 (en) 2001-07-02 2003-05-09 삼성전자주식회사 Apparatus and method for measuring change of capacitance

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0989943A (en) * 1995-09-27 1997-04-04 Toshiba Microelectron Corp Capacitance variation detecting circuit
KR100382766B1 (en) 2001-07-02 2003-05-09 삼성전자주식회사 Apparatus and method for measuring change of capacitance

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190101218A (en) 2018-02-22 2019-08-30 송청담 Capacitive sensor having parasitic capacitance cancel circuit
KR20210070420A (en) * 2019-12-04 2021-06-15 현대모비스 주식회사 Signal processing apparatus and method for resolver sensor
KR102264984B1 (en) * 2019-12-04 2021-06-16 현대모비스 주식회사 Signal processing apparatus and method for resolver sensor

Also Published As

Publication number Publication date
KR20130008102A (en) 2013-01-22

Similar Documents

Publication Publication Date Title
KR101220936B1 (en) Electrostatic capacity measuring circuits for electrostatic capacity sensor having parasitic capacitance
US10338022B2 (en) Sensor circuit and method for measuring a physical or chemical quantity
KR101108091B1 (en) Electrostatic capacity detection device
US20080122457A1 (en) Capacitance difference detecting circuit
CN103858014A (en) Readout circuit for self-balancing capacitor bridge
JP2006084400A (en) Capacitance type physical quantity detector
CN112083212B (en) Current sensor and frequency compensation method thereof
JP2011107086A (en) Capacitance detection circuit, pressure detector, acceleration detector and transducer for microphone
Areekath et al. An auto-balancing capacitance-to-pulse-width converter for capacitive sensors
JP2972552B2 (en) Detection circuit and detection method for capacitive sensor
JP2006292469A (en) Capacitance-type physical quantity sensor
IT201900000989A1 (en) CIRCUIT FOR DETECTING AN ANALOG SIGNAL GENERATED BY A CORRESPONDING SENSOR, ELECTRONIC SYSTEM AND PROCEDURE
JP2002022786A (en) Impedance detecting circuit and impedance detecting method
EP3029444B1 (en) Capacitive sensor
KR101455815B1 (en) Pressure Sensor
JP4069158B1 (en) Charge amplifier, charge amplifier device, and bias current compensation method
JP3584803B2 (en) Pressure sensor circuit
KR100904225B1 (en) Apparatus for measuring water level
JP2010210241A (en) Measuring instrument for liquid concentration
JP4809837B2 (en) How to operate a heat loss pressure sensor with resistance
KR101446759B1 (en) Output specification calibrating apparatus for a capacitance press sensor
Dutta et al. Low offset, low noise, variable gain interfacing circuit with a novel scheme for sensor sensitivity and offset compensation for MEMS based, Wheatstone bridge type, resistive smart sensor
KR100302459B1 (en) Nonlinearity compensation method and its apparatus of capacitive sensor controller sensing the position precisely
US20240097632A1 (en) Integrated circuit and semiconductor device
JP2006170797A (en) Unbalance capacity detecting device, sensor unbalance capacity detecting method, and transducer used therefor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151029

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160308

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee