JP3805177B2

JP3805177B2 - Wafer cassette

Info

Publication number: JP3805177B2
Application number: JP2000224411A
Authority: JP
Inventors: 隼明福本; 光明小原; 毅船田; 孝子遠藤
Original assignee: Sumco Corp; Miraial Co Ltd
Current assignee: Sumco Corp; Miraial Co Ltd
Priority date: 2000-07-25
Filing date: 2000-07-25
Publication date: 2006-08-02
Anticipated expiration: 2020-07-25
Also published as: JP2002043405A

Description

【０００１】
【発明の属する技術分野】
この発明はウェーハカセット、詳しくは半導体ウェーハを輸送、保管するウェーハカセットに関する。
【０００２】
【従来の技術】
シリコンウェーハを収納する容器として、シリコンウェーハを挿填する挿填溝が各対向面に形成された１対の側壁と、これらの側壁を対向状態で連結する１対の連結壁（Ｕ形の平板であるＵ壁と、Ｈ形の枠板であるＨ壁）とを有する合成樹脂製のウェーハカセットが知られている。
このウェーハカセットによる輸送時には、輸送中の震動によって、ウェーハカセットに収納された半導体ウェーハがガタつきやすい。その際、シリコンウェーハとウェーハカセットの挿填溝の壁面とが擦れて、微細なごみ類が発生する場合がある。このごみ類がシリコンウェーハの表面に付着して、この面を汚染するという問題点があった。
また、ウェーハカセットにウェーハを保管している間にも、周辺の微細粒子がウェーハ表面に付着するという問題点もあった。
ウェーハカセットに保管されたウェーハ表面に付着する微粒子の数は、Ｕ形の連結壁の内側と向かい合う最前列のウェーハの表面が最も多い。次にＨ形の連結壁と向かい合う最後例のウェーハの表面、続いて中間に存在するウェーハの表面の順と減少する傾向が知られている。
これらのウェーハ表面に微粒子が付着する原因は、ウェーハ表面に発生して帯電する静電気と考えられる。
【０００３】
そこで、これを解消する従来技術として、例えば特開平８−８８２６６号公報のように、ウェーハカセットの射出成形材料中に、静電気を消散させる各種の静電気消散剤（フィラー）を添加したものなどが知られている。この静電気消散剤としては、例えば周知のカーボン粉末，カーボン繊維，金属被覆無機系材料，金属粉末，金属繊維または種々の有機系帯電防止剤などが挙げられる。
【０００４】
【発明が解決しようとする課題】
しかしながら、このような従来のウェーハカセットによれば、半導体ウェーハの面に発生した静電気は、ウェーハカセットの挿填溝の形成面と接触するウェーハ裏面からは容易に消散するものの、この溝形成面とは接触しにくい、例えば２個のウェーハカセット間でウェーハを移載する場合、ウェーハカセットは横置きされるので、ウェーハ表面は溝形成面にはまったく接触せず、ウェーハ表面に発生した静電気は消散がうまく進行しないことがある。
このような傾向は、ウェーハ表面が鏡面仕上げされたバージンウェーハの場合でも、リソグラフィ用の樹脂材料が塗布されたウェーハの場合でも同じである。なお、ウェーハの表面には、のちのデバイス工程で、所定のデバイスが形成される。
従来のウェーハカセットを形成する帯電防止型樹脂は高価であり、しかも静電気消散剤を添加して混練するという２次加工が必要になることが多いので、ウェーハカセットに成形した場合、非帯電防止型材料からなるウェーハカセットに比べて、ウェーハ面を汚染する有機性揮発物がきわめて多くなる傾向がある。
【０００５】
そこで、発明者は、ウェーハカセットの挿填溝および上記連結壁の内側の構造に着目した。すなわち、このウェーハが挿填される挿填溝およびまたは連結壁の内側を、静電気が消散しやすい構造にすれば、低コストで、かつ良好な静電気消散性が得られることを見出し、この発明を完成させた。
【０００６】
【発明の目的】
この発明は、低コストで、かつウェーハ表面からの良好な静電気消散性が得られるウェーハカセットを提供することを、その目的としている。
【０００７】
【課題を解決するための手段】
請求項１に記載した発明は、半導体ウェーハを挿填する挿填溝が各対向面に形成された１対の側壁と、該各側壁を対向状態で連結する連結壁とを有し、上記半導体ウェーハは、デバイスが形成される半導体ウェーハの表面を挿填溝の形成部との非接触面としてこの挿填溝に挿填されるウェーハカセットにおいて、上記連結壁の内側に、半導体ウェーハの表面の静電気を消散させる三角柱状部が露出した静電気消散用異形片を埋め込んだウェーハカセットである。
半導体ウェーハとしては、シリコンウェーハ，ガリウム砒素ウェーハなどを対象とする。
【０００８】
ウェーハカセットの素材としては、例えばポリカーボネート（ＰＣ），ポリエチレン（ＰＥ），ポリプロピレン（ＰＰ），ポリスチレン（ＰＳ），ポリエーテルエーテルケトン（ＰＥＥＫ），ポリブチレンテレフタレート（ＰＢＴ）などの各種の合成樹脂材料が挙げられる。
ここでいう静電気消散用異形片とは、挿填溝を有する１対の側壁を連結する連結壁の内側に埋め込まれて、半導体ウェーハの表面の静電気が消散されやすい稜線部を含む異形片を意味する。具体的には、例えばこの連結壁の内側に埋め込まれて、三角柱状部が露出した異形片などがこれに該当する。
半導体ウェーハの表面の静電気は、静電気消散用異形片のウェーハに近い稜線部から、ウェーハカセットに形成された所定のアース経路を通じて外部に消散される。
ここでいう静電気消散用異形片の素材は限定されない。例えば、ウェーハ表面の帯電に影響を与える金属原子が生じる可能性の少ないステンレススチール，チタンなどの金属、そのほか静電気消散剤を高濃度に添加した上記樹脂素材などが挙げられる。なお、静電気消散用異形片の具体的な形状、大きさ、個数は限定されない。また、この静電気消散用異形片の埋め込み位置も、ウェーハカセットに収納された半導体ウェーハの表面と正対する連結壁の内側であれば限定されない。
【０００９】
このウェーハカセットは、そのまま半導体ウェーハの輸送用として使用してもよいし、ウェーハケースに収納される中子として使用してもよい。ウェーハカセットの種類は限定されない。
【００１０】
請求項２に記載の発明は、半導体ウェーハを挿填する挿填溝が各対向面に形成された１対の側壁と、該各側壁を対向状態で連結する連結壁とを有し、上記半導体ウェーハは、デバイスが形成される半導体ウェーハの表面を挿填溝の形成部との非接触面としてこの挿填溝に挿填されるウェーハカセットにおいて、上記連結壁の内側に、半導体ウェーハの表面の静電気を消散させ、かつ下向きコの字形状に屈曲した屈曲部分を上記連結壁の上端部に引っかけた状態で静電気消散用治具を付設したウェーハカセットである。
ここでいう静電気消散用治具とは、連結壁の内側に付設された、半導体ウェーハの表面の静電気が消散されやすい突起部を含む薄板を意味する。具体的には、この連結壁の内側に付設されて、かつ稜線部を有する金属製薄板がこれにあたる。半導体ウェーハの表面の静電気は、静電気消散用治具のウェーハに近い突起部から、ウェーハカセットに形成された所定のアース経路を通じて外部に消散される。ここでいう静電気消散用治具の素材は限定されない。例えばステンレススチール，チタンなどのウェーハ表面に影響を与える金属原子を発生する可能性が小さな金属、そのほか静電気消散剤を高濃度に添加した上記樹脂素材などが挙げられる。なお、治具および治具に設けられる突起部の具体的な形状、大きさ、個数は限定されない。その付設位置も、半導体ウェーハの表面と正対する連結壁の内側であれば限定されない。
【００１１】
請求項３に記載の発明は、半導体ウェーハを挿填する挿填溝が各対向面に形成された１対の側壁と、該各側壁を対向状態で連結する連結壁とを有し、上記半導体ウェーハは、デバイスが形成される半導体ウェーハの表面を挿填溝の形成部との非接触面としてこの挿填溝に挿填されるウェーハカセットにおいて、上記各側壁の挿填溝の形成部のうち、上記半導体ウェーハの表面側には異形部が設けられ、この異形部に半導体ウェーハの表面の静電気を消散させる静電気消散片を埋め込んだウェーハカセットである。
静電気消散片が埋め込まれるのは、凹部形状の異形部でもよいし、凸部形状の異形部でもよい。
ここでいう静電気消散片の素材は限定されない。例えばステンレススチール，チタンなどのウェーハ表面に影響を与える金属原子を発生する可能性が少ない金属、または静電気消散剤を高濃度に添加した上記樹脂素材などが挙げられる。
また、この静電気消散片の形状、大きさ、埋め込み個数、埋め込み位置などは限定されない。
【００１２】
請求項４に記載の発明は、半導体ウェーハを挿填する挿填溝が各対向面に形成された１対の側壁と、該各側壁を対向状態で連結する連結壁とを有し、上記半導体ウェーハは、デバイスが形成される半導体ウェーハの表面を挿填溝の形成部との非接触面としてこの挿填溝に挿填されるウェーハカセットにおいて、上記各側壁の挿填溝の形成部のうち、上記半導体ウェーハの表面側に、上記静電気消散片を埋め込んだウェーハカセットである。
静電気消散片の素材は限定されない。例えばステンレススチール，チタンなどのウェーハ表面に影響を与える金属原子を発生する可能性が少ない金属、または静電気消散剤を高濃度に添加した上記樹脂素材が挙げられる。
また、この静電気消散片の形状、大きさ、埋め込み個数、埋め込み位置などは限定されない。
【００１３】
【作用】
請求項１〜請求項４に記載の発明によれば、半導体ウェーハの表面に帯電した静電気は、挿填溝に半導体ウェーハを挿填した際に、いずれも低コストで作製することができる静電気消散用異形片（請求項１）、静電気消散用治具（請求項２）、静電気消散片（請求項３および請求項４）を介して、ウェーハカセットの所定のアース経路を通じて外部に確実に消散される（放電される）。
その結果、例えばウェーハ輸送時の振動を原因として、互いに接触している半導体ウェーハとウェーハカセットの挿填溝の壁面とが擦れたりして微細なごみ類が発生したときでも、このごみ類は半導体ウェーハの表面に付着しにくい。これにより、半導体ウェーハの表面が汚染されるのを防ぐことができる。
【００１４】
【発明の実施の形態】
以下、この発明の実施例に係るウェーハカセットについて説明する。なお、ここでは、ウェーハカセットを縦置きにして、シリコンウェーハを垂直に保持した状態を例にとる。図１（ａ）は、この発明の第１の実施例に係るウェーハカセットの要部拡大斜視図である。図１（ｂ）は、この発明の第１の実施例に係るウェーハカセットの要部拡大断面図である。図２は、この発明の第１の実施例に係るウェーハカセットの使用状態の斜視図である。
図１および図２に示すように、１０はこの発明の第１の実施例に係るウェーハカセットである。このウェーハカセット１０は、例えば８インチのシリコンウェーハ１１を最大で２５枚挿填できるポリブチレンテレフタレート（ＰＢＴ）製のケースである。なお、その素材中には、静電気を消散させる静電気消散性添加剤は添加されていない。
【００１５】
ウェーハカセット１０の両側壁１５の各内面には、それぞれシリコンウェーハ１１が挿填される２５本の挿填溝１０ａが一定ピッチで対向配置されている。各挿填溝１０ａの奥部分は平坦であるが全体としてＶ字形状となっている。これらの側壁１５は、Ｕ形の平板である連結壁（Ｕ壁）１５ａおよびＨ形の枠形状の連結壁（Ｈ壁）１５ｂによって連結されている。
図１（ａ）に示すように、この第１の実施例では、連結壁１５ａの内側にシリコンウェーハ１１の表面の静電気を消散させる３本の縦長な静電気消散用異形片１３ａが埋め込まれている。
この静電気消散用異形片１３ａは、幅４ｍｍ，高さ２ｍｍ，長さ１００ｍｍの三角柱形状の部分が、連結壁１５ａの表面から突出している。静電気消散用異形片１３ａの素材はステンレススチールである。このステンレススチールの静電気消散用異形片１３ａの長さは、連結壁１５ａ，１５ｂの高さに対応している方が、ウェーハ表面との重なり度合いが最大となるので好都合である。例えば、連結壁１５ａの高さの６０％以上の長さがあれば良い。各シリコンウェーハ１１を挿填溝１０ａにそれぞれ挿填すると、連結壁１５ａに対して最前列のシリコンウェーハ１１の表面に帯電した静電気は、これらの静電気消散用異形片１３ａの稜線部から所定のアース経路を経て外部に消散される。
【００１６】
次に、この第１の実施例に係るウェーハカセット１０の使用方法を説明する。
図１および図２に示すように、ウェーハカセット１０の各対向配置された挿填溝１０ａ間に多数枚のシリコンウェーハ１１をそれぞれ挿填する。このとき、各挿填溝１０ａのＶ字形状の奥部分に、各シリコンウェーハ１１の外周部が収納される。
その後、例えばトラックによる陸路運送を行うと、その振動が荷台に積まれたウェーハカセット１０に伝達される。これにより、シリコンウェーハ１１とウェーハカセット１０の挿填溝１０ａの接触面との間で、擦れを原因とした微細なごみを発生することがある。しかしながら、あらかじめシリコンウェーハ１１の表面の静電気は、静電気消散用異形片１３ａによって消散されている。そのため、ウェーハカセット１０の内部で発生した微細なごみ類は、シリコンウェーハ１１の表面に付着しにくい。その結果、ウェーハ表面が汚染されるのを低コストで防ぐことができる。
【００１７】
次に、図３に基づいて、この発明の第２の実施例に係るウェーハカセットを説明する。図３（ａ）は、この発明の第２の実施例に係るウェーハカセットの要部拡大斜視図である。図３（ｂ）は、この発明の第２の実施例に係るウェーハカセットの要部拡大断面図である。
図３（ａ）に示すように、第２の実施例では、連結壁１５ａの内側にシリコンウェーハ１１の表面の静電気を消散させる静電気消散用治具１３を付設した例である。
【００１８】
静電気消散用治具１３は、厚さ０．２ｍｍ，幅１００ｍｍのステンレススチール製の薄板１３ｂを本体としている。この薄板１３ｂの上端部は下向きコの字形に屈曲されている。静電気消散用治具１３は、この屈曲部分を連結壁１５ａの上端部に引っかけることで、カセットに取り付けられる。
薄板１３ｂの表面には、幅１ｍｍ，高さ２ｍｍの断面三角形状の５本の突起１３ｃが、各稜線部分を薄板１３ｂの表面から突出させて、互いに平行な状態で配設されている。各突起１３ｃも、ステンレススチール製である。
この静電気消散用治具１３の長さは連結壁１５ａの高さに対応している。また、静電気消散用治具１３の幅は、ウェーハ表面との重なりの度合いが最大になれば好都合である。具体的には、連結壁１５ａの幅の６０％以上の幅があればよい。また、各突起１３ｃの形状、個数に制限はない。そして、突起１３ｃの長さは、連結壁１５ａの高さの６０％以上が好ましい。
各シリコンウェーハ１１を対応する挿填溝１０ａにそれぞれ挿填すると、連結壁１５ａに対して最も近いシリコンウェーハ１１の表面に帯電した静電気が、静電気消散用治具１３の突起１３ｃから所定のアース経路を通じて外部に消散される。
その他の構成、作用、効果は第１の実施例と同様であるので説明を省略する。
【００１９】
次に、図４および図５に基づいて、この発明の第３の実施例に係るウェーハカセットを説明する。
図４（ａ）は、この発明の第３の実施例に係るウェーハカセットの要部拡大断面図である。図４（ｂ）は、この発明の第３の実施例に係るウェーハカセットの要部拡大斜視図である。図５は、この発明の第３の実施例に係るウェーハカセットの要部拡大断面図である。
図４および図５に示すように、この第３の実施例では、各挿填溝１０ａの形成部に凹部１０ｂを設け、しかも各凹部１０ｂの奥面に、静電気消散片１２が埋め込まれている。
【００２０】
これらの凹部１０ｂは、縦１ｍｍ，横２ｍｍの正面視して矩形状のくぼみである。また、各凹部１０ｂの長さは、挿填溝１０ａの全長にわたってもよいし、そこまでなくてもよい。ただし、少なくとも装填溝１０ａに挿填されたウェーハ外周部と凹部１０ｂとが重なり合う程度の長さを有していた方が好ましい。
その場合、シリコンウェーハ１１の表面の静電気は、シリコンウェーハ１１にもっとも近い凹部１０ｂの外縁部分に埋め込まれた静電気消散片１２の角部を介して、溝形成部１０ｄを含む所定のアース経路を経て外部に消散される。なお、この凹部１０ｂに代えて、正面視して矩形状の凸部を形成して、その外面に静電気消散片１２を埋め込んでもよい。この場合、シリコンウェーハ１１の表面に帯電した静電気は、シリコンウェーハ１１にもっとも近接した凸部に埋め込まれた静電気消散片１２の角部を介して、所定のアース経路を経て外部に消散される。
このような凹部１０ｂまたは凸部の長さは、挿填溝１０ａの長手方向の直線部分の長さに対応している。
その他の構成、作用、効果は第１の実施例と同様であるので説明を省略する。
【００２１】
次に、図６に基づいて、この発明の第４の実施例に係るウェーハカセットを説明する。図６（ａ）は、この発明の第４の実施例に係るウェーハカセットの要部拡大断面図である。図６（ｂ）は、この発明の第４の実施例に係るウェーハカセットの要部拡大斜視図である。
図６（ａ），図６（ｂ）に示すように、この発明の第４の実施例では、静電気消散用の溝構造として、各挿填溝１０ａの溝形成部１０ｄに、シリコンウェーハ１１の表面に帯電した静電気を消散させる断面矩形状の静電気消散片１２がそれぞれ埋め込まれた例である。
静電気消散片１２の素材はステンレススチールである。その寸法は幅２ｍｍ，厚さ１ｍｍであり、長さは挿填溝１０ａの長手方向の直線部分の長さに対応して１５０ｍｍである（図５も参照）。
ウェーハ挿填時、シリコンウェーハ１１の表面の静電気は、この静電気消散片１２を介して、所定のアース経路を経て外部に消散される。
その他の構成、作用、効果は第３の実施例と同様であるので説明を省略する。なお、上述した実施例以外に、各実施例を適当に組み合わせて使用してもよい。
【００２２】
以下、この発明のウェーハカセットを使用した場合の清浄効果を図７のグラフを参照して説明する。
図７は、この発明品および従来品からなるウェーハカセットの振動試験において、ウェーハ表面上に付着した０．１μｍ以上のパーティクル数のグラフを示している。
すなわち、各々直径２００ｍｍのシリコンウェーハが挿填された５種類（１種類が従来品、他の４種類は本発明品）のウェーハカセットに、それぞれ毎秒１２０ｒｐｍの振動を５時間与える。その後、各ウェーハ表面に付着した０．１μｍ以上のパーティクル数を、レーザーパーティクルカウンタを用いて測定した。
【００２３】
このグラフから明らかなように、従来品では、２００個を越える多数のパーティクルが検出された。これに対して、第１〜第４の本発明品にあってはわずかに数個が検出されたのに過ぎなかった。この結果から、挿填溝および連結壁の内側を静電気が消散しやすい構造にすれば、振動で発生した微細なごみ類は、ウェーハ表面に付着しにくいことが実証された。
【００２４】
なお、従来品および各本発明品はＰＢＴ製である。また、第１の本発明品にあっては、挿填溝が形成された両側壁を連結する連結壁（Ｕ壁）の内側にステンレススチール製の静電気消散用異形片が埋め込んである。静電気消散用異形片は幅４ｍｍ，高さ２ｍｍ，長さ１００ｍｍの三角柱形状の部分が、壁表面から１０本突き出ている（第１の実施例に対応）。第２の本発明品の場合は、連結壁（Ｕ壁）の内側にステンレススチール製の静電気消散用治具が付設されている。静電気消散用治具は、厚さ０．２ｍｍ，幅１００ｍｍのステンレススチールの薄板に幅１ｍｍ，高さ２ｍｍの断面三角形状の突起が１０本、それぞれの稜線部分を薄板の表面から突き出すように配設されている（第２の実施例に対応）。また、第３の本発明品の場合には、挿填溝の形成部に凹部を設け、この凹部の奥面に静電気消散片を埋め込んである。この凹部は縦１ｍｍ，横２ｍｍ，長さは挿填溝の長手方向の直線部分の長さに対応して、１５０ｍｍである（第３の実施例に対応）。第４の本発明品では、静電気消散用の溝構造として、各挿填溝の形成部に、矩形状の静電気消散片をそれぞれ埋め込んである。静電気消散片の素材はステンレススチールであり、その寸法は幅２ｍｍ，厚さ１ｍｍであり、長さは挿填溝の長手方向の直線部分の長さに対応して、１５０ｍｍである（第４の実施例に対応）。従来品および本発明品には静電気消散剤は添加されていない。
【００２５】
【発明の効果】
この発明では、半導体ウェーハの表面の静電気は、それぞれ安価に作製することができる静電気消散用異形片（請求項１）、静電気消散用治具（請求項２）、静電気消散片（請求項３および請求項４）を経て、ウェーハカセットから外部に確実に消散されるので、例えばウェーハカセット内で発生した微細なごみ類などが半導体ウェーハの表面に付着しにくくなる。その結果、このウェーハの表面が汚染されるのを防ぐことができる。
【図面の簡単な説明】
【図１】（ａ）は、この発明の第１の実施例に係るウェーハカセットの要部拡大斜視図である。
（ｂ）は、この発明の第１の実施例に係るウェーハカセットの要部拡大断面図である。
【図２】この発明の第１の実施例に係るウェーハカセットの使用状態の斜視図である。
【図３】（ａ）は、この発明の第２の実施例に係るウェーハカセットの要部拡大斜視図である。
（ｂ）は、この発明の第２の実施例に係るウェーハカセットの要部拡大断面図である。
【図４】（ａ）は、この発明の第３の実施例に係るウェーハカセットの要部拡大断面図である。
（ｂ）は、この発明の第３の実施例に係るウェーハカセットの要部拡大斜視図である。
【図５】この発明の第３の実施例に係るウェーハカセットの要部拡大断面図である。
【図６】（ａ）は、この発明の第４の実施例に係るウェーハカセットの要部拡大断面図である。
（ｂ）は、この発明の第４の実施例に係るウェーハカセットの要部拡大斜視図である。
【図７】この発明および従来手段に係るウェーハカセットの振動試験におけるパーティクル数を示すグラフである。
【符号の説明】
１０ウェーハカセット、
１０ａ挿填溝、
１０ｂ凹部（異形部）、
１０ｄ溝形成部、
１１シリコンウェーハ（半導体ウェーハ）、
１２静電気消散片、
１３静電気消散用治具、
１３ａ静電気消散用異形片、
１３ｂ薄板、
１３ｃ突起、
１５側壁、
１５ａ連結壁（Ｕ壁）
１５ｂ連結壁（Ｈ壁）。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a wafer cassette, and more particularly to a wafer cassette for transporting and storing semiconductor wafers.
[0002]
[Prior art]
As a container for storing a silicon wafer, a pair of side walls in which insertion grooves for inserting the silicon wafer are formed on the opposing surfaces, and a pair of connecting walls (U-shaped flat plate) for connecting these side walls in an opposing state. There is known a synthetic resin wafer cassette having a U wall and an H wall which is an H-shaped frame plate.
During transportation by this wafer cassette, the semiconductor wafers stored in the wafer cassette are likely to be loose due to vibration during transportation. At that time, the silicon wafer and the wall surface of the insertion groove of the wafer cassette may be rubbed to generate fine dust. There is a problem in that the dust adheres to the surface of the silicon wafer and contaminates this surface.
In addition, while storing the wafer in the wafer cassette, there is a problem that peripheral fine particles adhere to the wafer surface.
The number of fine particles adhering to the wafer surface stored in the wafer cassette is the largest on the surface of the frontmost wafer facing the inside of the U-shaped connecting wall. Next, it is known that the surface of the last example wafer facing the H-shaped connecting wall, and subsequently the surface of the wafer existing in the middle, decreases in order.
The cause of the fine particles adhering to the wafer surface is considered to be static electricity generated and charged on the wafer surface.
[0003]
Therefore, as a conventional technique for solving this problem, for example, as disclosed in Japanese Patent Application Laid-Open No. 8-88266, a material in which various static dissipating agents (fillers) for dissipating static electricity are added to the injection molding material of the wafer cassette. It has been. Examples of the electrostatic dissipative agent include well-known carbon powder, carbon fiber, metal-coated inorganic material, metal powder, metal fiber, and various organic antistatic agents.
[0004]
[Problems to be solved by the invention]
However, according to such a conventional wafer cassette, the static electricity generated on the surface of the semiconductor wafer is easily dissipated from the back surface of the wafer contacting the insertion groove forming surface of the wafer cassette. For example, when a wafer is transferred between two wafer cassettes, the wafer cassette is placed horizontally, so the wafer surface does not contact the groove forming surface at all, and static electricity generated on the wafer surface is dissipated. May not progress well.
Such a tendency is the same whether it is a virgin wafer having a mirror-finished wafer surface or a wafer coated with a resin material for lithography. A predetermined device is formed on the surface of the wafer in a later device process.
Conventional antistatic resins for forming wafer cassettes are expensive and often require secondary processing of adding an electrostatic dissipator and kneading them. Compared to wafer cassettes made of materials, organic volatiles that contaminate the wafer surface tend to be extremely large.
[0005]
Therefore, the inventor paid attention to the insertion groove of the wafer cassette and the structure inside the connecting wall. That is, it is found that if static electricity is easily dissipated inside the insertion groove and / or the connecting wall into which this wafer is inserted, low static electricity and good static electricity dissipation can be obtained. Completed.
[0006]
OBJECT OF THE INVENTION
An object of the present invention is to provide a wafer cassette which can be obtained at low cost and has good electrostatic dissipation from the wafer surface.
[0007]
[Means for Solving the Problems]
The invention described in claim 1 has a pair of side walls in which insertion grooves for inserting a semiconductor wafer are formed on each opposing surface, and a connecting wall that connects the side walls in an opposing state, and the semiconductor The wafer is inserted into the insertion groove as a non-contact surface with the insertion groove forming portion on the surface of the semiconductor wafer on which the device is formed. This is a wafer cassette in which a deformed piece for static electricity dissipation in which a triangular prism portion for dissipating static electricity is exposed .
Examples of semiconductor wafers include silicon wafers and gallium arsenide wafers.
[0008]
As a material of the wafer cassette, various synthetic resin materials such as polycarbonate (PC), polyethylene (PE), polypropylene (PP), polystyrene (PS), polyetheretherketone (PEEK), polybutylene terephthalate (PBT), and the like are used. Can be mentioned.
As used herein, the static-dissipating deformed piece means a deformed piece including a ridge line portion that is embedded inside a connecting wall that connects a pair of side walls having insertion grooves, and on which the surface of the semiconductor wafer is easily dissipated. To do. Specifically, for example, a deformed piece embedded in the inside of the connecting wall and exposing the triangular prism portion corresponds to this.
Static electricity on the surface of the semiconductor wafer is dissipated to the outside through a predetermined ground path formed in the wafer cassette from a ridge line portion near the wafer of the deformed piece for static electricity dissipation.
The material of the deformed piece for electrostatic dissipation here is not limited. Examples thereof include metals such as stainless steel and titanium, which are less likely to generate metal atoms that affect the charging of the wafer surface, and the above-mentioned resin materials to which a high concentration of an electrostatic dissipator is added. The specific shape, size, and number of the static-dissipating deformed pieces are not limited. Also, the embedding position of the electrostatic dissipating profile piece is not limited as long as it is inside the connecting wall facing the surface of the semiconductor wafer housed in the wafer cassette.
[0009]
This wafer cassette may be used as it is for transporting semiconductor wafers or may be used as a core accommodated in a wafer case. The type of wafer cassette is not limited.
[0010]
According to a second aspect of the present invention, the semiconductor includes a pair of side walls in which insertion grooves for inserting a semiconductor wafer are formed on each opposing surface, and a connecting wall that connects the side walls in an opposing state. The wafer is inserted into the insertion groove as a non-contact surface with the insertion groove forming portion on the surface of the semiconductor wafer on which the device is formed. In this wafer cassette, a static electricity dissipating jig is attached in a state where static electricity is dissipated and a bent portion bent in a downward U-shape is hooked on the upper end of the connecting wall .
Here, the electrostatic dissipating jig means a thin plate provided on the inner side of the connecting wall and including a protrusion on the surface of the semiconductor wafer where static electricity is easily dissipated. Specifically, a metal thin plate attached to the inside of the connecting wall and having a ridge line portion corresponds to this. Static electricity on the surface of the semiconductor wafer is dissipated to the outside through a predetermined ground path formed in the wafer cassette from a protrusion near the wafer of the electrostatic dissipating jig. The material of the electrostatic dissipating jig here is not limited. For example, there are metals such as stainless steel and titanium that have a small possibility of generating metal atoms that affect the wafer surface, and the above-mentioned resin materials to which a high concentration of an electrostatic dissipator is added. In addition, the specific shape, size, and number of protrusions provided on the jig and the jig are not limited. The attachment position is not limited as long as it is inside the connecting wall facing the surface of the semiconductor wafer.
[0011]
According to a third aspect of the present invention, the semiconductor includes a pair of side walls in which insertion grooves for inserting a semiconductor wafer are formed on the opposing surfaces, and a connecting wall that connects the side walls in an opposing state. wafer, the wafer cassette which is the charging of the surface of a semiconductor wafer where devices are formed on the the charging groove as a non-contact surface with the formation portion of the charging groove, of the formation portion of the charging groove of the side walls This is a wafer cassette in which a deformed portion is provided on the surface side of the semiconductor wafer, and an electrostatic dissipating piece for dissipating static electricity on the surface of the semiconductor wafer is embedded in the deformed portion.
The electrostatic dissipating piece may be embedded in a deformed portion having a concave shape or a deformed portion having a convex shape.
The material of the electrostatic dissipating piece here is not limited. For example, there are metals such as stainless steel and titanium that are less likely to generate metal atoms that affect the wafer surface, or the above-mentioned resin material to which a high concentration of an electrostatic dissipator is added.
Further, the shape, size, number of embedded electrodes, embedded position, etc. of the electrostatic dissipating piece are not limited.
[0012]
According to a fourth aspect of the present invention, the semiconductor device includes a pair of side walls in which insertion grooves for inserting a semiconductor wafer are formed on the opposing surfaces, and a connecting wall that connects the side walls in an opposing state. wafer, the wafer cassette which is the charging of the surface of a semiconductor wafer where devices are formed on the the charging groove as a non-contact surface with the formation portion of the charging groove, of the formation portion of the charging groove of the side walls A wafer cassette in which the electrostatic dissipating piece is embedded on the surface side of the semiconductor wafer .
The material of the electrostatic dissipating piece is not limited. For example, there are metals such as stainless steel and titanium that are less likely to generate metal atoms that affect the wafer surface, or the above-mentioned resin materials to which a high concentration of an electrostatic dissipator is added.
Further, the shape, size, number of embedded electrodes, embedded position, etc. of the electrostatic dissipating piece are not limited.
[0013]
[Action]
According to the first to fourth aspects of the present invention, the static electricity charged on the surface of the semiconductor wafer can be produced at a low cost when the semiconductor wafer is inserted into the insertion groove. It is reliably dissipated to the outside through a predetermined ground path of the wafer cassette via the deformed piece (Claim 1), the electrostatic dissipating jig (Claim 2), and the static electricity dissipating piece (Claims 3 and 4). (Discharged).
As a result, even when the semiconductor wafers that are in contact with each other and the wall surface of the insertion groove of the wafer cassette rub against each other due to, for example, vibration during transportation of the wafer, fine garbage is generated. Difficult to adhere to the surface of Thereby, it can prevent that the surface of a semiconductor wafer is contaminated.
[0014]
DETAILED DESCRIPTION OF THE INVENTION
A wafer cassette according to an embodiment of the present invention will be described below. Here, a state where the wafer cassette is vertically placed and the silicon wafer is held vertically is taken as an example. FIG. 1A is an enlarged perspective view of a main part of a wafer cassette according to the first embodiment of the present invention. FIG. 1B is an enlarged cross-sectional view of the main part of the wafer cassette according to the first embodiment of the present invention. FIG. 2 is a perspective view of the wafer cassette according to the first embodiment of the present invention in use.
As shown in FIGS. 1 and 2, reference numeral 10 denotes a wafer cassette according to the first embodiment of the present invention. The wafer cassette 10 is a case made of polybutylene terephthalate (PBT) capable of inserting, for example, a maximum of 25 8-inch silicon wafers 11. In the material, no static dissipative additive that dissipates static electricity is added.
[0015]
On the inner surfaces of both side walls 15 of the wafer cassette 10, 25 insertion grooves 10a into which the silicon wafers 11 are respectively inserted are arranged at a constant pitch. The back portion of each insertion groove 10a is flat but has a V shape as a whole. These side walls 15 are connected by a connecting wall (U wall) 15a, which is a U-shaped flat plate, and an H-shaped frame-shaped connecting wall (H wall) 15b.
As shown in FIG. 1 (a), in this first embodiment, three vertically elongated static-dissipating profile pieces 13a that dissipate static electricity on the surface of the silicon wafer 11 are embedded inside the connecting wall 15a. .
In this deformed piece 13a for static electricity dissipation, a triangular prism portion having a width of 4 mm, a height of 2 mm, and a length of 100 mm protrudes from the surface of the connecting wall 15a. The material of the electrostatic dissipating profile piece 13a is stainless steel. It is more convenient that the length of the stainless steel electrostatic dissipative profile 13a corresponds to the height of the connecting walls 15a and 15b because the degree of overlap with the wafer surface is maximized. For example, the length may be 60% or more of the height of the connecting wall 15a. When each silicon wafer 11 is inserted into the insertion groove 10a, the static electricity charged on the surface of the silicon wafer 11 in the front row with respect to the connecting wall 15a is caused to reach a predetermined ground from the ridge line portion of these static-dissipating deformed pieces 13a. Dissipated to the outside through the route.
[0016]
Next, a method for using the wafer cassette 10 according to the first embodiment will be described.
As shown in FIGS. 1 and 2, a large number of silicon wafers 11 are inserted between the insertion grooves 10 a arranged opposite to each other in the wafer cassette 10. At this time, the outer peripheral part of each silicon wafer 11 is accommodated in the V-shaped back part of each insertion groove 10a.
Thereafter, for example, when land transportation is performed by a truck, the vibration is transmitted to the wafer cassette 10 loaded on the loading platform. As a result, fine dust may be generated due to rubbing between the silicon wafer 11 and the contact surface of the insertion groove 10a of the wafer cassette 10. However, the static electricity on the surface of the silicon wafer 11 is previously dissipated by the static dissipating profile piece 13a. Therefore, fine dust generated inside the wafer cassette 10 is difficult to adhere to the surface of the silicon wafer 11. As a result, contamination of the wafer surface can be prevented at a low cost.
[0017]
Next, a wafer cassette according to a second embodiment of the present invention will be described with reference to FIG. FIG. 3A is an enlarged perspective view of a main part of a wafer cassette according to the second embodiment of the present invention. FIG. 3B is an enlarged cross-sectional view of the main part of the wafer cassette according to the second embodiment of the present invention.
As shown in FIG. 3A, in the second embodiment, an electrostatic dissipating jig 13 for dissipating static electricity on the surface of the silicon wafer 11 is provided inside the connecting wall 15a.
[0018]
The electrostatic dissipating jig 13 has a thin plate 13b made of stainless steel having a thickness of 0.2 mm and a width of 100 mm as a main body. The upper end of the thin plate 13b is bent in a downward U-shape. The electrostatic dissipating jig 13 is attached to the cassette by hooking the bent portion on the upper end of the connecting wall 15a.
On the surface of the thin plate 13b, five protrusions 13c each having a triangular shape with a width of 1 mm and a height of 2 mm are arranged in parallel with each ridge line portion protruding from the surface of the thin plate 13b. Each protrusion 13c is also made of stainless steel.
The length of the electrostatic dissipating jig 13 corresponds to the height of the connecting wall 15a. The width of the electrostatic dissipating jig 13 is convenient if the degree of overlap with the wafer surface is maximized. Specifically, the width may be 60% or more of the width of the connecting wall 15a. Moreover, there is no restriction | limiting in the shape and number of each processus | protrusion 13c. The length of the protrusion 13c is preferably 60% or more of the height of the connecting wall 15a.
When each silicon wafer 11 is inserted into the corresponding insertion groove 10a, static electricity charged on the surface of the silicon wafer 11 closest to the connecting wall 15a is transferred from the protrusion 13c of the static electricity dissipating jig 13 to a predetermined ground path. Dissipated to the outside.
Other configurations, operations, and effects are the same as those of the first embodiment, and thus description thereof is omitted.
[0019]
Next, a wafer cassette according to a third embodiment of the present invention will be described with reference to FIGS.
FIG. 4A is an enlarged cross-sectional view of a main part of a wafer cassette according to the third embodiment of the present invention. FIG. 4B is an enlarged perspective view of the main part of the wafer cassette according to the third embodiment of the present invention. FIG. 5 is an enlarged sectional view of the main part of a wafer cassette according to the third embodiment of the present invention.
As shown in FIGS. 4 and 5, in the third embodiment, a recess 10b is provided in the formation portion of each insertion groove 10a, and an electrostatic dissipating piece 12 is embedded in the inner surface of each recess 10b. .
[0020]
These concave portions 10b are indentations having a rectangular shape when viewed from the front of 1 mm in length and 2 mm in width. Moreover, the length of each recessed part 10b may cover the full length of the insertion groove | channel 10a, and does not need to be so much. However, it is preferable that at least the outer periphery of the wafer inserted into the loading groove 10a and the recess 10b have a length that overlaps.
In that case, the static electricity on the surface of the silicon wafer 11 passes through a predetermined ground path including the groove forming portion 10d through the corner portion of the static electricity dissipating piece 12 embedded in the outer edge portion of the recess 10b closest to the silicon wafer 11. Dissipated outside. Instead of the concave portion 10b, a rectangular convex portion may be formed when viewed from the front, and the electrostatic dissipating piece 12 may be embedded in the outer surface. In this case, the static electricity charged on the surface of the silicon wafer 11 is dissipated to the outside through a predetermined ground path through the corners of the static electricity dissipating piece 12 embedded in the convex portion closest to the silicon wafer 11.
The length of the concave portion 10b or the convex portion corresponds to the length of the linear portion in the longitudinal direction of the insertion groove 10a.
Other configurations, operations, and effects are the same as those of the first embodiment, and thus description thereof is omitted.
[0021]
Next, a wafer cassette according to a fourth embodiment of the present invention will be described with reference to FIG. FIG. 6A is an enlarged cross-sectional view of a main part of a wafer cassette according to the fourth embodiment of the present invention. FIG. 6B is an enlarged perspective view of the main part of the wafer cassette according to the fourth embodiment of the present invention.
As shown in FIGS. 6 (a) and 6 (b), in the fourth embodiment of the present invention, a groove structure for static electricity dissipation is formed on the groove forming portion 10d of each insertion groove 10a. In this example, static electricity dissipating pieces 12 having a rectangular cross section for dissipating static electricity charged on the surface are embedded.
The material of the static electricity dissipating piece 12 is stainless steel. The dimensions are 2 mm in width and 1 mm in thickness, and the length is 150 mm corresponding to the length of the straight portion in the longitudinal direction of the insertion groove 10a (see also FIG. 5).
When the wafer is inserted, static electricity on the surface of the silicon wafer 11 is dissipated to the outside through a predetermined ground path through the static electricity dissipating piece 12.
Other configurations, operations, and effects are the same as those of the third embodiment, and thus description thereof is omitted. In addition to the embodiments described above, the embodiments may be used in appropriate combinations.
[0022]
Hereinafter, the cleaning effect when the wafer cassette of the present invention is used will be described with reference to the graph of FIG.
FIG. 7 shows a graph of the number of particles of 0.1 μm or more adhering to the wafer surface in the vibration test of the wafer cassettes of the present invention and the conventional products.
That is, vibrations of 120 rpm per second are applied to five types of wafer cassettes each inserted with a 200 mm diameter silicon wafer (one type is a conventional product and the other four types are products of the present invention) for 5 hours. Thereafter, the number of particles of 0.1 μm or more adhering to each wafer surface was measured using a laser particle counter.
[0023]
As is apparent from this graph, in the conventional product, a large number of particles exceeding 200 were detected. On the other hand, only a few were detected in the first to fourth present inventions. From this result, it was proved that fine dust generated by vibration hardly adheres to the wafer surface if the inside of the insertion groove and the connecting wall has a structure in which static electricity is easily dissipated.
[0024]
The conventional product and each product of the present invention are made of PBT. Further, in the first product of the present invention, a deformed piece for static electricity dissipation made of stainless steel is embedded inside a connecting wall (U wall) that connects both side walls in which insertion grooves are formed. The static-dissipating odd-shaped piece has ten triangular prism-shaped portions with a width of 4 mm, a height of 2 mm, and a length of 100 mm protruding from the wall surface (corresponding to the first embodiment). In the case of the product of the second invention, an electrostatic dissipating jig made of stainless steel is attached inside the connecting wall (U wall). The static electricity dissipating jig is a stainless steel thin plate with a thickness of 0.2 mm and a width of 100 mm, and 10 protrusions having a triangular shape with a width of 1 mm and a height of 2 mm are arranged so that each ridge line portion protrudes from the surface of the thin plate. (Corresponding to the second embodiment). Further, in the case of the third invention product, a recess is provided in the insertion groove forming portion, and an electrostatic dissipating piece is embedded in the inner surface of the recess. The recess has a length of 1 mm, a width of 2 mm, and a length of 150 mm corresponding to the length of the linear portion in the longitudinal direction of the insertion groove (corresponding to the third embodiment). In the fourth aspect of the present invention, a rectangular electrostatic dissipating piece is embedded in each insertion groove forming portion as a static electricity dissipating groove structure. The material of the static electricity dissipating piece is stainless steel, the dimensions are 2 mm in width and 1 mm in thickness, and the length is 150 mm corresponding to the length of the linear portion in the longitudinal direction of the insertion groove (fourth) Corresponding to the example). The conventional product and the product of the present invention do not contain an electrostatic dissipator.
[0025]
【The invention's effect】
According to the present invention, the static electricity on the surface of the semiconductor wafer can be produced at low cost, respectively, by means of a static-dissipating deformed piece (Claim 1), a static-dissipating jig (Claim 2), According to the fourth aspect, since the wafer cassette is reliably dissipated to the outside, for example, fine dust generated in the wafer cassette is less likely to adhere to the surface of the semiconductor wafer. As a result, this wafer surface can be prevented from being contaminated.
[Brief description of the drawings]
FIG. 1A is an enlarged perspective view of a main part of a wafer cassette according to a first embodiment of the present invention.
FIG. 2B is an enlarged cross-sectional view of the main part of the wafer cassette according to the first embodiment of the present invention.
FIG. 2 is a perspective view of the wafer cassette according to the first embodiment of the present invention in use.
FIG. 3A is an enlarged perspective view of a main part of a wafer cassette according to a second embodiment of the present invention.
(B) is a principal part expanded sectional view of the wafer cassette which concerns on 2nd Example of this invention.
FIG. 4A is an enlarged cross-sectional view of a main part of a wafer cassette according to a third embodiment of the present invention.
(B) is a principal part expansion perspective view of the wafer cassette which concerns on 3rd Example of this invention.
FIG. 5 is an enlarged cross-sectional view of a main part of a wafer cassette according to a third embodiment of the present invention.
FIG. 6A is an enlarged cross-sectional view of a main part of a wafer cassette according to a fourth embodiment of the present invention.
(B) is a principal part expansion perspective view of the wafer cassette based on the 4th Example of this invention.
FIG. 7 is a graph showing the number of particles in a vibration test of a wafer cassette according to the present invention and conventional means.
[Explanation of symbols]
10 Wafer cassette,
10a insertion groove,
10b Concave part (deformed part),
10d groove forming part,
11 Silicon wafer (semiconductor wafer),
12 Static dissipating pieces,
13 Static electricity dissipating jig,
13a Electrostatic dissipative profile piece,
13b thin plate,
13c protrusion,
15 side walls,
15a Connecting wall (U wall)
15b Connecting wall (H wall).

Claims

The semiconductor wafer has a pair of side walls in which insertion grooves for inserting a semiconductor wafer are formed on each opposing surface, and a connecting wall that connects the side walls in an opposing state. In the wafer cassette that is inserted into the insertion groove as a non-contact surface with the insertion groove forming portion on the surface of the wafer,
A wafer cassette in which a deformed piece for static electricity dissipation in which a triangular columnar portion for dissipating static electricity on the surface of a semiconductor wafer is embedded inside the connecting wall.

The semiconductor wafer has a pair of side walls in which insertion grooves for inserting a semiconductor wafer are formed on each opposing surface, and a connecting wall that connects the side walls in an opposing state. In the wafer cassette that is inserted into the insertion groove as a non-contact surface with the insertion groove forming portion on the surface of the wafer,
A wafer cassette in which a static electricity dissipating jig is attached inside the connecting wall in a state where the static electricity on the surface of the semiconductor wafer is dissipated and a bent portion bent in a downward U shape is hooked on the upper end of the connecting wall. .

The semiconductor wafer has a pair of side walls in which insertion grooves for inserting a semiconductor wafer are formed on each opposing surface, and a connecting wall that connects the side walls in an opposing state. In the wafer cassette that is inserted into the insertion groove as a non-contact surface with the insertion groove forming portion on the surface of the wafer,
A wafer cassette in which a deformed portion is provided on the surface side of the semiconductor wafer, and an electrostatic dissipating piece for dissipating static electricity on the surface of the semiconductor wafer is embedded in the formed portion of the insertion groove of each side wall.

The semiconductor wafer has a pair of side walls in which insertion grooves for inserting a semiconductor wafer are formed on each opposing surface, and a connecting wall that connects the side walls in an opposing state. In the wafer cassette that is inserted into the insertion groove as a non-contact surface with the insertion groove forming portion on the surface of the wafer,
A wafer cassette in which the electrostatic dissipating piece is embedded on the surface side of the semiconductor wafer in the insertion groove forming portion of each side wall.