JP3800956B2 - Receiving device having antenna selection diversity function in spread spectrum communication - Google Patents

Description

上記対応関係の下で、例えば、ｎ−１番目の２ビットデータが信号点Ａを用いて伝送され、ｎ番目の２ビットデータが（０，１）であれば、そのｎ番目の２ビットデータは、信号点Ａの位相を「＋３π／２」だけシフトすることによって得られる信号点（すなわち、信号点Ｄ）を用いて伝送される。この場合、ｎ番目の２ビットデータは、Ｉ−Ｑ平面上の点（＋１，−１）に変換される。
【００１９】
図３は、Ｉ−Ｑ平面上の信号点に基づいて変調された搬送波の例を示す図である。搬送波は、２ビットデータに基づいて得られるＩ−Ｑ平面上の信号点の座標を表すデータ（Ｉ成分データ、Ｑ成分データ）により変調される。この結果、図３では、例えば、ｎ番目の２ビットデータが伝送される期間の搬送波の位相は、ｎ−１番目の２ビットデータが伝送される期間のそれと比較して「＋３π／２」だけ進んでいる。したがって、受信装置は、搬送波の位相のシフト量を検出することにより、送信装置から送出された２ビットデータを再生できる。
【００２０】
なお、上述の説明では、送信装置から受信装置へ伝送すべきデータが対応する信号点に配置されているが、そのデータを拡散することによって得られる各チップ毎に対応する信号点を配置するようにしてもよい。この場合、受信装置は、搬送波の位相のシフト量を検出することにより拡散信号を認識し、その拡散信号を逆拡散することによりデータを再生する。
【００２１】
図４は、本実施形態の受信装置のブロック図である。この受信装置は、アンテナ選択ダイバーシチ機能を備え、受信した無線信号からデータを再生する。
アンテナ１および２は、互いに独立した受信アンテナであって、それぞれ無線信号を受信する。セレクタ１１は、ダイバーシチ回路２１からの指示に従って、アンテナ１および２を介して受信した信号の一方を相関回路１２に導く。なお、セレクタ１１により選択された信号は、実際には、搬送波成分が除去されると共にＩ成分およびＱ成分に分解され、さらにＡ／Ｄコンバータによりデジタル信号に変換された後に相関回路１２に送られる。このとき、この受信信号には、その信号を伝送するために使用された搬送波とほぼ同じ周波数の周期波およびその周期波に直交する周期波が乗算される。
【００２２】
相関回路１２は、受信信号のＩ成分データ列およびＱ成分データ列に対してそれぞれ拡散符号を乗算する。この拡散符号は、送信装置において使用された拡散符号と同じである。
図５は、相関回路１２の一例の回路図である。なお、Ｉ成分データ列を処理するための回路およびＱ成分データ列を処理するための回路は、基本的に、互いに同じ構成である。
【００２３】
相関回路１２は、拡散符号のチップ数と同じ段数のシフトレジスタ３１を有しており、入力データ列を順番に格納する。なお、上述した不図示のＡ／Ｄコンバータにおいてｎ倍オーバーサンプリングが行われる場合には、シフトレジスタ３１の段数は拡散符号のチップ数のｎ倍になる。拡散符号格納レジスタ３４には、拡散符号が格納されている。乗算回路３２は、シフトレジスタ３１の段数と同じ数の排他的ＮＯＲ回路を有し、シフトレジスタ３１に新たなデータエレメントが入力される毎に、そのシフトレジスタ３１に保持されているデータ列と拡散符号格納レジスタ３４に格納されている拡散符号とを乗算する。そして、加算部３３は、各排他的ＮＯＲ回路の演算結果の和を相関値データとして出力する。このように、相関回路１２は、新たなデータエレメントが入力される毎に、順次、相関値データを出力していく。
【００２４】
同期回路１３は、符号同期を確立するための同期検出回路１４、および受信信号の位相を検出するための位相検出回路１５を備える。
図６は、同期検出回路１４の動作を示す概略フローチャートである。ステップＳ１では、相関回路１２から出力される相関値データの最大値をシンボル周期毎に検出すると共に、その最大値が得られたタイミングを検出する。なお、このタイミングは、クロックに従って動作するタイミングカウンタのカウント値により表される。ここで、タイミングカウンタは、例えば、拡散符号のチップ周期（２倍オーバーサンプリングの場合は、チップ数の１／２周期）のクロックに従い、そのチップ数（２倍オーバーサンプリングの場合は、チップ数の２倍）を周期としてサイクリックにカウント動作を繰り返す。図７に示す例では、タイミングカウンタは、「０」〜「２１」の値をとり得る。また、図７に示す例では、「タイミングカウンタ＝７」において、相関値データの最大値が得られている。
【００２５】
ステップＳ２では、前回のシンボル周期において最大値が得られたタイミングと今回のシンボル周期において最大値が得られたタイミングとが一致しているか否かが調べられる。この判断では、タイミングカウンタのカウント値が比較される。そして、それらが互いに一致していれば、ステップＳ３において、同期カウンタのカウント値をインクリメントする。一方、上記タイミングが一致していなければ、ステップＳ４において同期カウンタをリセットする。
【００２６】
ステップＳ５では、同期カウンタのカウント値が予め設定されている所定値であるか否かが判断される。そして、そのカウント値が所定値であれば、符号同期が確立したものとみなし、ステップＳ６において同期確立フラグをセットする。一方、そのカウント値が所定値に達してなければ、次のシンボルについてステップＳ１〜Ｓ４の処理を実行するためにステップＳ１に戻る。
【００２７】
このように、同期検出回路１４は、相関値データの最大値が所定回数所定のタイミングで繰り返し検出されたときに、符号同期が確立したものとみなす。
位相検出回路１５は、シンボル毎に位相を検出する。具体的には、例えば、相関値データの最大値が得られたタイミングにおけるＩ成分およびＱ成分に基づいて位相が検出される。ただし、位相検出回路１５により検出される位相は、搬送波オフセットの影響を含んでいる。なお、この搬送波オフセットによる影響は、ＡＦＣ回路１６により補正される。
【００２８】
図８は、ＡＦＣ回路１６のブロック図である。ＡＦＣ回路１６は、符号同期が確立した後に、位相検出回路１５により検出された位相データから搬送波オフセットによる影響を除去する。
コンパレータ４１は、位相検出回路１５により検出された位相データと、ＮＣＯ（数値制御発振器）４３により生成される位相補正データを演算し、その誤差を出力する。ループフィルタ４２は、その誤差に基づいて搬送波オフセットに対応する信号を出力する。ＮＣＯ４３は、ループフィルタ４２の出力を演算し、位相補正データを出力する。上記構成において、正しい位相（搬送波オフセットの影響が除去された位相）は、位相検出回路１５により検出される位相データから位相補正データを差し引くことにより得られる。そして、この位相が、復号回路１７に与えられる。
【００２９】
図９は、ＡＦＣ回路１６の動作を示す概略フローチャートである。ステップＳ１１では、入力位相と補正位相との誤差を算出する。なお、この誤差を算出する方法は、図８を参照しながら説明した通りである。ステップＳ１２では、ステップＳ１１で算出した誤差が、予め設定されている所定値よりも小さいか否かが調べられる。そして、その誤差が所定値よりも小さければ、ステップＳ１３において、ＡＦＣロックカウンタのカウント値をインクリメントする。一方、上記誤差が所定値よりも大きければ、ステップＳ１４においてＡＦＣロックカウンタをリセットする。
【００３０】
ステップＳ１５では、ＡＦＣロックカウンタのカウント値が予め設定されている所定値であるか否か判断される。そして、そのカウント値が所定値であれば、ＡＦＣ回路１６の動作が十分に収束したものとみなし、ステップＳ１６においてＡＦＣロックフラグをセットする。一方、このカウント値が所定値に達してなければ、ステップＳ１１に戻る。なお、データ受信モードでは、即ちＡＦＣ回路１６の動作が十分に収束した後は、ループフィルタ４２のゲインを小さくする。これは、ノイズ等の影響を受けにくくするためである。
【００３１】
このように、ＡＦＣ回路１６は、コンパレータ４１から出力される誤差が一定値以下に収束した状態が所定回数繰り返し検出されたときに、ＡＦＣ動作がロックしたものとみなす。
復号回路１７は、ＡＦＣ回路１６により得られる位相データに基づいて伝送データを再生する。この実施例では、変調方式としてＱＰＳＫが採用されているので、復号装置１７は、与えられる位相データに基づいて２ビットの伝送データを再生する。なお、位相データを２ビットデータに変換する方法は、送信装置において２ビットデータを位相データに変換する方法に対応する。
【００３２】
ダイバーシチ回路２１は、使用すべきアンテナを決定し、セレクタ１１に対して切替え指示を与える。また、ダイバーシチ回路２１は、レジスタ２２を備え、受信信号からデータを再生する際に利用される情報を一時的に保持する。具体的には、レジスタ２２には、アンテナ１を介して信号を受信している期間は、アンテナ２を介して信号を受信していた期間に符号同期動作およびＡＦＣ動作において検出された各種情報が保持され、アンテナ２を介して信号を受信している期間は、アンテナ１を介して信号を受信していた期間に符号同期動作およびＡＦＣ動作において検出された各種情報が保持される。
【００３３】
図１０は、ダイバーシチ回路２１の動作を説明する図である。ダイバーシチ回路２１は、使用すべきアンテナを決定するシーケンスでは、アンテナ１および２を交互に指定する。図１０に示す例では、時刻Ｔ1 〜Ｔ2 および時刻Ｔ3 〜Ｔ4 においてアンテナ１が選択され、時刻Ｔ2 〜Ｔ3 においてアンテナ２が選択されている。そして、各期間ごとに、相関回路１２〜ＡＦＣ回路１６により、相関値データの最大値（または、その平均値）が検出されると共に、符号同期動作およびＡＦＣ動作が実行される。図１０に示す例では、時刻Ｔ1 〜Ｔ2 および時刻Ｔ3 〜Ｔ4 において、アンテナ１を介して受信した信号について上記動作が実行され、時刻Ｔ2 〜Ｔ3 においては、アンテナ２を介して受信した信号について上記動作が実行される。
【００３４】
上記シーケンスにおいて、アンテナを切り換える際には、ダイバーシチ回路２１は、その切替え前に検出または生成された各種情報をレジスタ２２に書き込むと共に、レジスタ２２に保持されている各種情報を同期回路１３およびＡＦＣ回路１６等に与える。例えば、時刻Ｔ2 においては、時刻Ｔ1 〜Ｔ2 にアンテナ１を介して受信した信号に基づいて検出または生成された各種情報がレジスタ２２に書き込まれ、また、レジスタ２２に保持されている各種情報が同期回路１３およびＡＦＣ回路１６等に与えられる。
【００３５】
これにより、同期回路１３およびＡＦＣ回路１６等は、以前に検出または生成した情報を引き継ぐことによりそれを有効に利用できるので、短時間で同期確立およびＡＦＣ動作の収束を実現できる。例えば、時刻Ｔ2 においては、上述のように、時刻Ｔ1 〜Ｔ2 にアンテナ１を介して受信した信号に基づいて検出または生成された各種情報がレジスタ２２に書き込まれる。続いて、時刻Ｔ3 では、その情報がレジスタ２２から読み出されて同期回路１３およびＡＦＣ回路１６等に与えられる。したがって、同期回路１３およびＡＦＣ回路１６等は、時刻Ｔ3 〜Ｔ4 において、アンテナ１を介して受信した信号について同期動作およびＡＦＣ動作を実行する際に、時刻Ｔ1 〜Ｔ2 に検出または生成した各種情報を引き継いで利用できる。
【００３６】
この後、ダイバーシチ回路２１は、実際に使用すべきアンテナを決定する。具体的には、例えば、アンテナ１を介して受信した信号についての相関値の平均値とアンテナ２を介して受信した信号についての相関値の平均値とを比較し、その値が大きい方のアンテナが選択される。図１０に示す例では、アンテナ２が選択されている。
【００３７】
次に、レジスタに２２に保持すべき情報の具体例、および本実施形態による効果について説明する。
同期検出回路１４において検出または生成される情報のうち、以下の情報がレジスタ２２に保持される。
(1) 最大相関値タイミング情報：相関値データの最大値が得られるタイミングを表すタイミングカウンタのカウント値。例えば、図７に示す例では、「７」が得られる。
(2) 同期回数情報：最大相関値タイミング情報が繰り返し一致する回数を表す情報。同期カウンタによりカウントされる。
(3) 同期確立フラグ：符号同期が確立しているか否かを表す１ビットの情報。図６に示すフローチャートのステップＳ６において設定される。
(4) 切替えタイミング情報：アンテナが切り換えられたタイミングを表すタイミングカウンタのカウント値。この情報は、アンテナを切り換えるタイミングとタイミングカウンタの動作とを関連づけるために使用される。なお、この値は、同期検出回路１４に与えられる際、レジスタ２２書き込まれたときの値に「１」が加えられる。例えば、アンテナ１からアンテナ２に切り換えられる際に、タイミングカウンタのカウント値が「８」であれば、その値がレジスタ２２に書き込まれる。そして、次にアンテナ１が選択されたときには、同期回路１３には「９」が与えられる。これにより、動作の連続性が確保される。
(5) 同期タイミング情報：符号同期が確立しているときに、相関値データの最大値が得られるタイミングを表すタイミングカウンタのカウント値。
【００３８】
同期検出回路１４は、図６に示すフローチャートの処理を実行する際、上記情報をレジスタ２２から読み出して利用する。例えば、アンテナが切り替えられた直後にステップＳ２を実行する際には、その切替え後に最初に検出された相関値データの最大値が得られるタイミングと、レジスタ２２から読み出された最大相関値タイミング情報とが比較される。そして、それらが互いに一致する場合は、ステップＳ３において同期カウンタがインクリメントされる。このとき、同期カウンタのカウント値としては、レジスタ２２から読み出された同期回数情報が使用される。
【００３９】
図１１は、上記動作の具体例である。図１１において、期間１は、アンテナ１が選択されており、アンテナ１を介して受信した信号について同期処理が実行されている。そして、この期間１において、同期カウンタが「１」から「５」までカウントアップされたものとする。期間２は、アンテナ２が選択されており、アンテナ２を介して受信した信号について同期処理が実行される。この期間は、アンテナ１を介して受信した信号についての同期カウンタの値（すなわち、同期回数情報＝５）は、レジスタ２２に保持される。続いて、期間３の開始時に、レジスタ２２に保持されている情報が同期検出回路１４に渡される。そして、期間３においてアンテナ１を介して受信した信号について同期処理が実行されるとき、同期カウンタのカウント値は、レジスタ２２から受け取った値からカウントアップされる。
【００４０】
このように、期間３においては、期間１において得られた情報を引き継いで同期動作が継続される。したがって、図６に示すフローチャートにおいて、ステップＳ５の所定値に達するまでの時間が短縮される。すなわち、同期確立のために要する時間が短縮される。
【００４１】
さらに、同期検出回路１４は、レジスタ２２から読み出した同期確立フラグに基づいて、符号同期が既に確立しているか否かを認識する。そして、符号同期がすでに確立している場合には、図６に示すステップＳ１〜Ｓ６を実行することなく、データ受信モードで動作する。すなわち、同期確立処理が終了しているものとみなして、次の動作に遷ることができる。したがって、このことによっても、正しいデータを再生できるようになるまでの時間が短縮される。
【００４２】
ＡＦＣ回路１６において検出または生成される情報のうち、以下の情報がレジスタ２２に保持される。
(1) オフセット情報：ループフィルタ４２の出力であり、搬送波オフセットを表す。
(2) 位相補正情報：ＮＣＯ４３の出力であり、位相補正データを表す。
(3) ＡＦＣロック回数情報：コンパレータ４１から出力される誤差が所定値以下となった回数を表す。ＡＦＣロックカウンタによりカウントされる。
(4) ＡＦＣロックフラグ：ＡＦＣの動作が収束しているか否かを表す１ビットの情報。図９に示すフローチャートのステップＳ１６において設定される。
【００４３】
ＡＦＣ回路１６は、図９に示すフローチャートの処理を実行する際、上記情報をレジスタ２２から読み出して利用する。なお、これらの情報を読み出して利用する方法は、基本的に、同期検出回路１４における動作を同じである。したがって、ここではその説明を省略する。
【００４４】
ただし、位相補正情報は、レジスタ２２に書き込まれた情報をＡＦＣ回路１６に与える際、所定の演算を要する。以下、図１２を参照しながら、位相補正情報に関する演算について説明する。
ＡＦＣ回路１６は、図８を参照しながら説明したように、搬送波オフセットによる位相補正量を算出する。しかし、１シンボル時間内に、位相補正データはオフセットデータ量だけ進んでしまうことになる。したがって、アンテナを交互に切り換えるシーケンスにおいて、各アンテナが選択される期間に複数のシンボルが伝送される場合は、そのことを考慮する必要がある。たとえば、図１０の時刻Ｔ1 〜Ｔ2 において、搬送波オフセットによるオフセットデータが「α」、時刻Ｔ2 における位相補正データが「β」であったものとする。また、各アンテナが選択される期間内に、それぞれｋ個のシンボルが伝送されるものとする。この場合、時刻Ｔ2 において、オフセット情報としての「α」および位相補正情報としての「β」がレジスタ２２に書き込まれる。そして、時刻Ｔ3 において、ＡＦＣ回路１６の位相補正データに「β＋ｋ・α」が与えられる。この場合、ＡＦＣ回路１６のコンパレータ４１は、アンテナ切り替え後の最初の位相データについては「β＋ｋ・α」を利用して位相を補正し、以降はＮＣＯ４３の出力に従って位相データを補正する。
【００４５】
なお、本実施形態の受信装置は、上述の実施例で採り上げた情報の他にも様々な情報をレジスタ２２に格納して利用することができる。以下、一例を示す。
(1) 最大相関値位相情報：相関値データの最大値が得られるタイミングにおける位相を表す情報。この情報は、位相検出回路１５により得られる。
(2) 最大相関値振幅情報：相関値データの最大値が得られるタイミングにおける振幅を表す情報。この情報も、位相検出回路１５により得られる。
(3) データクロック情報：データクロックが「Ｈ」であるか「Ｌ」であるかを表す情報。なお、この情報は、特定の条件の下では、上述した切替えタイミング情報に基づいて修正されることがある。以下、図１３を参照しながらデータクロックについて説明する。
【００４６】
図１３において、データクロックは、タイミングカウンタのカウント値に基づいて生成されるものとする。この実施例では、データクロックは、タイミングカウンタのカウント値が「１０」から「１１」に変わるタイミングおよび「２１」から「０」に戻るタイミングでその論理が反転するように生成される。
【００４７】
図１３(a) に示すように、時刻Ｔ1 においてアンテナが切り替えられると、そのタイミングにおけるデータクロックの論理がデータクロック情報としてレジスタ２２に書き込まれる。ここでは、レジスタ２２に「Ｈ」が書き込まれている。そして、時刻Ｔ2 において再びアンテナ１が選択されると、データクロックの論理は、レジスタ２２に保持されているデータクロック情報に従って生成される。すなわち、時刻Ｔ2 におけるデータクロックの論理は「Ｈ」である。
【００４８】
図１３(b) に示す例では、時刻Ｔ3 においてアンテナが切り替えられたとき、タイミングクロックのカウント値は「２１」である。この場合、時刻Ｔ4 において再びアンテナ１が選択された時、タイミングクロックのカウント値は「０」から開始される。ここで、タイミングカウンタのカウント値が「２１」から「０」に変わるタイミングでは、データクロックの論理を反転させる必要がある。従って、この場合は、時刻Ｔ3 においてデータクロック情報として「Ｌ」がレジスタ２２に書き込まれると、時刻Ｔ4 では、データクロック情報として「Ｈ」が出力される。なお、この処理は、アンテナ切替時のタイミングクロックのカウント値が「１０」または「２１」であった場合に実行される。
【００４９】
なお、上述の実施例では、受信装置が２本のアンテナを有する場合を説明したが、本発明は、３本以上のアンテナを備える場合にも適用される。この場合、同期確立処理等において得られた情報が各アンテナ毎にレジスタ２２に保持され、あるアンテナが選択されると、そのアンテナに対応する情報がレジスタ２２から読み出されて利用される。
【００５０】
【発明の効果】
本発明によれば、スペクトル拡散通信におけるアンテナ選択ダイバーシチ機能を有する受信装置において、符号同期および自動周波数制御に要する時間が短縮されるので、短時間で正しいデータを再生できる。よって、スループットが向上する。
【図面の簡単な説明】
【図１】本実施形態の受信装置が使用される通信システムを説明する図である。
【図２】Ｉ−Ｑ平面を説明する図である。
【図３】Ｉ−Ｑ平面上の信号点に基づいて変調された搬送波の例を示す図である。
【図４】本実施形態の受信装置のブロック図である。
【図５】相関回路の一例の回路図である。
【図６】同期検出回路の動作を示す概略フローチャートである。
【図７】同期検出回路の動作を説明する図である。
【図８】ＡＦＣ回路のブロック図である。
【図９】ＡＦＣ回路の動作を示す概略フローチャートである。
【図１０】ダイバーシチ回路の動作を説明する図である。
【図１１】同期回数をカウントする処理を説明する図である。
【図１２】位相補正データを算出する処理を説明する図である。
【図１３】データクロックを生成する処理を説明する図である。
【図１４】既存のダイバーシチ選択の問題点を説明する図である。
【符号の説明】
１、２ アンテナ
１１ セレクタ
１２ 相関回路
１３ 同期回路
１４ 同期検出回路
１５ 位相検出回路
１６ ＡＦＣ回路
１７ 復号回路
２１ ダイバーシチ回路
２２ レジスタ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a receiving apparatus having an antenna selection diversity function in spread spectrum communication, and more particularly to a technique for establishing synchronization when switching antennas.
[0002]
[Prior art]
As one of wireless communication systems, spread spectrum communication is known. In spread spectrum communication, data is spread and transmitted using a spread code. The receiver then reproduces the data by despreading the received signal using the same code as the spreading code used in the transmitter. The spread spectrum communication method is a basic technology for realizing CDMA (Code Division Multiple Access).
[0003]
Diversity technology is known as a method for reproducing a signal in a poor wireless environment in spread spectrum communication. As the diversity technique, selection diversity and maximum ratio combining are known. Hereinafter, selection diversity that is directly related to the present invention will be briefly described.
[0004]
Selection diversity is usually realized by providing a receiving apparatus with a plurality of antennas and selecting the most reliable signal among signals received via each antenna. In this case, for example, an optimum antenna can be selected by multiplying a signal received via each antenna by a spreading code and comparing each correlation value.
[0005]
However, in mobile communication systems and the like, there is a strong demand for downsizing and low power consumption of each mobile device, so it is not preferable to configure circuits redundantly for selection diversity. That is, it is not preferable to provide a plurality of reception demodulation circuits for selection diversity. For this reason, in a receiving apparatus employing selection diversity, one receiving demodulation circuit is usually provided for a plurality of antennas, and a signal received via an appropriately selected antenna is demodulated by the receiving modulation circuit. It is like that. In this receiving apparatus, when reception of a signal is started, an antenna to be used is switched at every predetermined time interval, whereby an optimum antenna is selected.
[0006]
[Problems to be solved by the invention]
In spread spectrum communication, the reception demodulation circuit needs to perform processing for establishing synchronization of spread codes at the start of signal reception. Further, when signals are transmitted and received by the transmission device and the reception device using independent oscillators, the reception demodulation circuit needs to perform AFC (Automatic Frequency Control) in order to correct an error in the oscillation frequency of these oscillators. There is. Each of these processes requires a relatively long time (for example, about several μ to several tens of μ seconds).
[0007]
For this reason, in a receiving apparatus employing selection diversity, it takes a long time to reproduce correct data at the start of signal reception. Specifically, when the antenna to be used for determining the optimum antenna is switched, the above-described synchronization establishment process and AFC process are executed each time, which requires a long time.
[0008]
FIG. 14 is a diagram for explaining the above-described problem. Here, the receiving apparatus includes two antennas. Further, this figure shows a state in which an optimum antenna is searched while switching the antenna to be used every period T at the start of signal reception.
[0009]
At times T1 to T2, synchronization establishment processing and AFC processing are performed on the signal received via the antenna 1. And the correlation value etc. about the signal received via the antenna 1 are calculated. Subsequently, at times T2 to T3, the synchronization establishment process and the AFC process are executed for the signal received via the antenna 2, and the correlation value for the signal is similarly calculated. Thereafter, the same processing is repeated for the antennas 1 and 2 in order to increase the reliability. For example, at times T3 to T4, the synchronization establishment process and the AFC process are executed again on the signal received via the antenna 1, and the correlation value and the like are calculated. However, the processing for each period is executed independently of each other.
[0010]
As described above, in the existing receiving apparatus, the synchronization establishment process and the AFC process are executed independently each time the antenna is switched. For this reason, in order to complete the synchronization establishment process and the AFC process within each period, it is necessary to lengthen the period T, resulting in a decrease in throughput. That is, it takes a long time to reproduce correct data.
[0011]
This problem may occur not only at the start of signal reception, but also in synchronization establishment and AFC after the antenna to be used is determined.
An object of the present invention is to enable data to be reproduced in a short time in spread spectrum communication using selection diversity.
[0012]
The receiving apparatus of the present invention has an antenna selection diversity function in spread spectrum communication, and includes a plurality of antennas that receive signals, a selector that selects one antenna from the plurality of antennas, and an antenna selected by the selector. Reproducing means for reproducing data from the received signal, and detected or generated from the signal by the reproducing means Phase used to converge automatic frequency control operation When switching from a state in which the first antenna among the plurality of antennas is selected by the holding means for holding information and a state in which the second antenna is selected is selected via the first antenna. Detected or reproduced from the received signal by the reproducing means. phase Information is written in the holding means, and is detected or reproduced in the past by the reproducing means from the signal received through the second antenna. phase Control means for reading information from the holding means. The reproducing means is read from the holding means by the control means. phase information It is updated according to the length of the non-selection period of the second antenna, and the updated phase information is Use to replay data.
[0013]
According to the above configuration, when data is reproduced from a signal received via a certain antenna, it is detected or generated in the past from the signal received via that antenna. phase Since you can take over the information and use it, The automatic frequency control operation can be converged in a short time and immediately Can play data.
According to another aspect of the present invention, there is provided a receiving device for reproducing data from a signal received via a first or second antenna, and data from a signal received by the reproducing means via the first antenna. Is reproduced by the reproduction means when reproducing data from the signal received via the second antenna. To converge automatic frequency control operation Used Second phase The period during which data is retained and the reproduction means reproduces data from the signal received via the second antenna is used when data is reproduced from the signal received via the first antenna. To converge automatic frequency control operation Used by the playback means First phase Holding means for holding information. And the reproducing means is When switching from the first antenna to the second antenna, the second phase information read from the holding means is updated and used according to the length of the selection period of the first antenna. When reproducing and switching from the second antenna to the first antenna, the first phase information read from the holding means is updated and used according to the length of the selection period of the second antenna. While Play the data. Also in this configuration, as in the above-described configuration, the information stored in the past for the same antenna can be used effectively, so that data can be reproduced in a short time.
[0014]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
The receiving apparatus of this embodiment is used in a communication system in which data is transmitted using spread spectrum. Here, the data is transmitted using the spreading code after being multiplied by the spreading code in the transmission apparatus. On the other hand, the receiving apparatus reproduces data by despreading a signal (spread data) transmitted using a spreading code. When a signal is extracted from the received wave in the receiving device, it is necessary to remove the carrier wave component from the received wave. In order to remove the carrier wave component from the received wave, it is necessary to multiply the received wave by a periodic wave having the same frequency as the carrier wave.
[0015]
As a method for preparing a periodic wave having the same frequency as the carrier wave in the receiving apparatus, a method for reproducing the carrier wave from the received wave is known. However, if this method is to be implemented, the circuit scale of the receiving device will increase. Therefore, in the communication system of this embodiment, as shown in FIG. 1, the transmission device and the reception device each include an oscillator that operates independently of each other. Here, the oscillation frequencies of these oscillators are basically the same.
[0016]
However, the oscillation frequency of the oscillator has manufacturing variations. That is, it is rare that the oscillation frequencies of the oscillators provided in the transmission device and the reception device completely match each other. For this reason, the receiving apparatus has a function for correcting a difference in oscillation frequency between the oscillators of the transmitting apparatus and the receiving apparatus. Note that the difference between these oscillation frequencies is sometimes referred to as “offset frequency”, and the phase shift caused by the offset frequency is sometimes referred to as “offset” or “carrier offset”.
[0017]
In the communication system of this embodiment, data is transmitted in parallel by two bits using QPSK (Quadriphase Phase Shift Keying) modulation. In QPSK, 2-bit data is converted into information representing the phase of a carrier wave (0 phase, π / 2 phase, π phase, or 3π / 2 phase). At this time, the phase of the carrier wave may be fixedly associated with the 2-bit data, or the shift amount of the phase of the carrier wave may be associated. The latter method is often called “differential code”.
[0018]
The phase of the carrier wave can be expressed as a signal point on the IQ plane as shown in FIG. That is, 2-bit data is converted into information representing a corresponding signal point on the IQ plane in QPSK. Specifically, 2-bit data is converted into I component data and Q component data of coordinates representing corresponding signal points on the IQ plane. Hereinafter, a method for converting 2-bit data into information representing corresponding signal points on the IQ plane in the operation code will be briefly described. Here, it is assumed that the relationship between each 2-bit data and the corresponding phase shift amount is as follows.

Under the above correspondence, for example, if the (n-1) th 2-bit data is transmitted using the signal point A and the nth 2-bit data is (0, 1), the nth 2-bit data Is transmitted using a signal point obtained by shifting the phase of the signal point A by “+ 3π / 2” (that is, the signal point D). In this case, the n-th 2-bit data is converted to a point (+1, −1) on the IQ plane.
[0019]
FIG. 3 is a diagram illustrating an example of a carrier wave modulated based on signal points on the IQ plane. The carrier wave is modulated by data (I component data, Q component data) representing the coordinates of signal points on the IQ plane obtained based on 2-bit data. As a result, in FIG. 3, for example, the phase of the carrier wave during the transmission period of the nth 2-bit data is only “+ 3π / 2” compared with that during the transmission period of the (n−1) th 2-bit data. Progressing. Therefore, the receiving device can reproduce the 2-bit data transmitted from the transmitting device by detecting the shift amount of the phase of the carrier wave.
[0020]
In the above description, the data to be transmitted from the transmitting device to the receiving device is arranged at the corresponding signal point. However, the corresponding signal point is arranged for each chip obtained by spreading the data. It may be. In this case, the receiving apparatus recognizes the spread signal by detecting the shift amount of the phase of the carrier wave, and reproduces the data by despreading the spread signal.
[0021]
FIG. 4 is a block diagram of the receiving apparatus of this embodiment. This receiving apparatus has an antenna selection diversity function, and reproduces data from the received radio signal.
Antennas 1 and 2 are reception antennas independent of each other, and each receive a radio signal. The selector 11 guides one of the signals received via the antennas 1 and 2 to the correlation circuit 12 in accordance with an instruction from the diversity circuit 21. Note that the signal selected by the selector 11 is actually removed from the carrier wave component and decomposed into an I component and a Q component, and further converted into a digital signal by an A / D converter, and then sent to the correlation circuit 12. . At this time, the received signal is multiplied by a periodic wave having substantially the same frequency as the carrier wave used to transmit the signal and a periodic wave orthogonal to the periodic wave.
[0022]
The correlation circuit 12 multiplies each of the I component data sequence and the Q component data sequence of the received signal by a spreading code. This spreading code is the same as the spreading code used in the transmission apparatus.
FIG. 5 is a circuit diagram of an example of the correlation circuit 12. The circuit for processing the I component data string and the circuit for processing the Q component data string have basically the same configuration.
[0023]
The correlation circuit 12 has a shift register 31 having the same number of stages as the number of chips of the spread code, and stores input data strings in order. Note that when n times oversampling is performed in the A / D converter (not shown), the number of stages of the shift register 31 is n times the number of chips of the spread code. The spreading code storage register 34 stores a spreading code. The multiplication circuit 32 has the same number of exclusive NOR circuits as the number of stages of the shift register 31, and every time a new data element is input to the shift register 31, the data sequence held in the shift register 31 and the diffusion are diffused. The spread code stored in the code storage register 34 is multiplied. Then, the adding unit 33 outputs the sum of the calculation results of the exclusive NOR circuits as correlation value data. Thus, the correlation circuit 12 sequentially outputs correlation value data each time a new data element is input.
[0024]
The synchronization circuit 13 includes a synchronization detection circuit 14 for establishing code synchronization and a phase detection circuit 15 for detecting the phase of the received signal.
FIG. 6 is a schematic flowchart showing the operation of the synchronization detection circuit 14. In step S1, the maximum value of the correlation value data output from the correlation circuit 12 is detected for each symbol period, and the timing at which the maximum value is obtained is detected. This timing is represented by a count value of a timing counter that operates according to a clock. Here, the timing counter follows, for example, the clock of the chip period of the spread code (in the case of double oversampling, ½ cycle of the number of chips) and the number of chips (in the case of double oversampling, the number of chips). The counting operation is repeated cyclically with a period of 2). In the example illustrated in FIG. 7, the timing counter can take values from “0” to “21”. In the example shown in FIG. 7, the maximum value of the correlation value data is obtained at “timing counter = 7”.
[0025]
In step S2, it is checked whether or not the timing at which the maximum value is obtained in the previous symbol cycle matches the timing at which the maximum value is obtained in the current symbol cycle. In this determination, the count value of the timing counter is compared. If they coincide with each other, the count value of the synchronous counter is incremented in step S3. On the other hand, if the timings do not match, the synchronization counter is reset in step S4.
[0026]
In step S5, it is determined whether or not the count value of the synchronization counter is a predetermined value set in advance. If the count value is a predetermined value, it is considered that code synchronization has been established, and a synchronization establishment flag is set in step S6. On the other hand, if the count value does not reach the predetermined value, the process returns to step S1 to execute the processes of steps S1 to S4 for the next symbol.
[0027]
Thus, the synchronization detection circuit 14 considers that code synchronization has been established when the maximum value of the correlation value data is repeatedly detected a predetermined number of times at a predetermined timing.
The phase detection circuit 15 detects the phase for each symbol. Specifically, for example, the phase is detected based on the I component and the Q component at the timing when the maximum value of the correlation value data is obtained. However, the phase detected by the phase detection circuit 15 includes the influence of the carrier wave offset. Note that the influence of the carrier offset is corrected by the AFC circuit 16.
[0028]
FIG. 8 is a block diagram of the AFC circuit 16. The AFC circuit 16 removes the influence of the carrier offset from the phase data detected by the phase detection circuit 15 after the code synchronization is established.
The comparator 41 calculates the phase data detected by the phase detection circuit 15 and the phase correction data generated by the NCO (Numerically Controlled Oscillator) 43 and outputs the error. The loop filter 42 outputs a signal corresponding to the carrier wave offset based on the error. The NCO 43 calculates the output of the loop filter 42 and outputs phase correction data. In the above configuration, the correct phase (the phase from which the influence of the carrier wave offset has been removed) is obtained by subtracting the phase correction data from the phase data detected by the phase detection circuit 15. This phase is given to the decoding circuit 17.
[0029]
FIG. 9 is a schematic flowchart showing the operation of the AFC circuit 16. In step S11, an error between the input phase and the correction phase is calculated. The method for calculating this error is as described with reference to FIG. In step S12, it is checked whether or not the error calculated in step S11 is smaller than a predetermined value set in advance. If the error is smaller than the predetermined value, the count value of the AFC lock counter is incremented in step S13. On the other hand, if the error is larger than the predetermined value, the AFC lock counter is reset in step S14.
[0030]
In step S15, it is determined whether or not the count value of the AFC lock counter is a predetermined value set in advance. If the count value is a predetermined value, it is considered that the operation of the AFC circuit 16 has sufficiently converged, and an AFC lock flag is set in step S16. On the other hand, if the count value does not reach the predetermined value, the process returns to step S11. In the data reception mode, that is, after the operation of the AFC circuit 16 has sufficiently converged, the gain of the loop filter 42 is decreased. This is to make it less susceptible to noise and the like.
[0031]
As described above, the AFC circuit 16 considers that the AFC operation is locked when a state in which the error output from the comparator 41 has converged below a certain value is repeatedly detected a predetermined number of times.
The decoding circuit 17 reproduces the transmission data based on the phase data obtained by the AFC circuit 16. In this embodiment, since QPSK is adopted as the modulation method, the decoding device 17 reproduces 2-bit transmission data based on the applied phase data. Note that the method of converting phase data into 2-bit data corresponds to a method of converting 2-bit data into phase data in the transmission apparatus.
[0032]
The diversity circuit 21 determines an antenna to be used and gives a switching instruction to the selector 11. The diversity circuit 21 includes a register 22 and temporarily holds information used when data is reproduced from the received signal. Specifically, the register 22 stores various information detected in the code synchronization operation and the AFC operation during the period when the signal is received via the antenna 1 during the period when the signal is received via the antenna 2. During the period during which the signal is received via the antenna 2, the various information detected in the code synchronization operation and the AFC operation during the period during which the signal is received via the antenna 1 is retained.
[0033]
FIG. 10 is a diagram for explaining the operation of the diversity circuit 21. Diversity circuit 21 alternately designates antennas 1 and 2 in the sequence for determining the antenna to be used. In the example shown in FIG. 10, antenna 1 is selected at times T1 to T2 and times T3 to T4, and antenna 2 is selected at times T2 to T3. Then, for each period, the correlation circuit 12 to the AFC circuit 16 detect the maximum value (or the average value) of the correlation value data, and the code synchronization operation and the AFC operation are executed. In the example shown in FIG. 10, the above operation is performed on the signal received via the antenna 1 at times T1 to T2 and T3 to T4, and the signal received via the antenna 2 is described above at times T2 to T3. The action is executed.
[0034]
In the above sequence, when the antenna is switched, the diversity circuit 21 writes various information detected or generated before the switching into the register 22 and also stores the various information held in the register 22 into the synchronization circuit 13 and the AFC circuit. It is given to 16 mag. For example, at time T2, various types of information detected or generated based on signals received via the antenna 1 at times T1 to T2 are written in the register 22, and various types of information held in the register 22 are synchronized. The circuit 13 and the AFC circuit 16 are given.
[0035]
As a result, the synchronization circuit 13 and the AFC circuit 16 can effectively use the previously detected or generated information by taking over the information, so that synchronization establishment and convergence of the AFC operation can be realized in a short time. For example, at time T2, as described above, various types of information detected or generated based on signals received via the antenna 1 at times T1 to T2 are written in the register 22. Subsequently, at time T3, the information is read from the register 22 and supplied to the synchronization circuit 13, the AFC circuit 16, and the like. Therefore, when the synchronization circuit 13 and the AFC circuit 16 perform the synchronization operation and the AFC operation on the signal received via the antenna 1 at the times T3 to T4, the various information detected or generated at the times T1 to T2 is obtained. You can take over and use it.
[0036]
Thereafter, the diversity circuit 21 determines an antenna to be actually used. Specifically, for example, the average value of the correlation values for the signal received via the antenna 1 is compared with the average value of the correlation values for the signal received via the antenna 2, and the antenna having the larger value is compared. Is selected. In the example shown in FIG. 10, the antenna 2 is selected.
[0037]
Next, a specific example of information to be held in the register 22 and effects of the present embodiment will be described.
Of the information detected or generated by the synchronization detection circuit 14, the following information is held in the register 22.
(1) Maximum correlation value timing information: A count value of a timing counter indicating the timing at which the maximum value of correlation value data is obtained. For example, in the example shown in FIG. 7, “7” is obtained.
(2) Synchronization count information: Information indicating the number of times the maximum correlation value timing information is repeatedly matched. It is counted by the synchronous counter.
(3) Synchronization establishment flag: 1-bit information indicating whether code synchronization is established. It is set in step S6 of the flowchart shown in FIG.
(4) Switching timing information: Count value of the timing counter indicating the timing when the antenna is switched. This information is used to correlate the antenna switching timing with the operation of the timing counter. When this value is given to the synchronization detection circuit 14, "1" is added to the value when the register 22 is written. For example, if the count value of the timing counter is “8” when switching from the antenna 1 to the antenna 2, the value is written to the register 22. When the antenna 1 is next selected, “9” is given to the synchronization circuit 13. This ensures continuity of operation.
(5) Synchronization timing information: A count value of a timing counter representing a timing at which the maximum value of correlation value data is obtained when code synchronization is established.
[0038]
The synchronization detection circuit 14 reads the information from the register 22 and uses it when executing the processing of the flowchart shown in FIG. For example, when step S2 is executed immediately after the antenna is switched, the timing at which the maximum value of the correlation value data detected first after the switching is obtained and the maximum correlation value timing information read from the register 22 are obtained. Are compared. If they match each other, the synchronization counter is incremented in step S3. At this time, the synchronization count information read from the register 22 is used as the count value of the synchronization counter.
[0039]
FIG. 11 is a specific example of the above operation. In FIG. 11, during period 1, the antenna 1 is selected, and a synchronization process is performed on a signal received via the antenna 1. In this period 1, it is assumed that the synchronization counter is counted up from “1” to “5”. In period 2, antenna 2 is selected, and a synchronization process is performed on a signal received via antenna 2. During this period, the value of the synchronization counter for the signal received via the antenna 1 (that is, the synchronization count information = 5) is held in the register 22. Subsequently, at the start of the period 3, the information held in the register 22 is passed to the synchronization detection circuit 14. Then, when the synchronization process is executed for the signal received via the antenna 1 in the period 3, the count value of the synchronization counter is counted up from the value received from the register 22.
[0040]
Thus, in the period 3, the synchronization operation is continued by taking over the information obtained in the period 1. Therefore, in the flowchart shown in FIG. 6, the time required to reach the predetermined value in step S5 is shortened. That is, the time required for establishing synchronization is shortened.
[0041]
Furthermore, the synchronization detection circuit 14 recognizes whether code synchronization has already been established based on the synchronization establishment flag read from the register 22. If code synchronization has already been established, steps S1 to S6 shown in FIG. 6 are not performed and the data reception mode is operated. That is, it can be assumed that the synchronization establishment process has been completed, and can proceed to the next operation. Therefore, this also shortens the time until correct data can be reproduced.
[0042]
Of the information detected or generated by the AFC circuit 16, the following information is held in the register 22.
(1) Offset information: This is an output of the loop filter 42 and represents a carrier wave offset.
(2) Phase correction information: This is the output of the NCO 43 and represents phase correction data.
(3) AFC lock frequency information: This indicates the number of times that the error output from the comparator 41 is below a predetermined value. It is counted by the AFC lock counter.
(4) AFC lock flag: 1-bit information indicating whether or not the AFC operation has converged. It is set in step S16 of the flowchart shown in FIG.
[0043]
The AFC circuit 16 reads the information from the register 22 and uses it when executing the processing of the flowchart shown in FIG. Note that the method of reading and using these pieces of information is basically the same as the operation in the synchronization detection circuit 14. Therefore, the description thereof is omitted here.
[0044]
However, the phase correction information requires a predetermined calculation when the information written in the register 22 is given to the AFC circuit 16. Hereinafter, the calculation related to the phase correction information will be described with reference to FIG.
As described with reference to FIG. 8, the AFC circuit 16 calculates the phase correction amount due to the carrier offset. However, the phase correction data advances by the amount of offset data within one symbol time. Therefore, when a plurality of symbols are transmitted during a period in which each antenna is selected in the sequence of alternately switching antennas, it is necessary to consider this. For example, it is assumed that the offset data due to the carrier wave offset is “α” and the phase correction data at time T2 is “β” at times T1 to T2 in FIG. Further, it is assumed that k symbols are transmitted within a period in which each antenna is selected. In this case, “α” as offset information and “β” as phase correction information are written to the register 22 at time T2. At time T 3, “β + k · α” is given to the phase correction data of the AFC circuit 16. In this case, the comparator 41 of the AFC circuit 16 corrects the phase using “β + k · α” for the first phase data after antenna switching, and thereafter corrects the phase data according to the output of the NCO 43.
[0045]
Note that the receiving apparatus of this embodiment can use various information stored in the register 22 in addition to the information collected in the above-described examples. An example is shown below.
(1) Maximum correlation value phase information: Information indicating the phase at the timing when the maximum value of correlation value data is obtained. This information is obtained by the phase detection circuit 15.
(2) Maximum correlation value amplitude information: Information indicating the amplitude at the timing when the maximum value of the correlation value data is obtained. This information is also obtained by the phase detection circuit 15.
(3) Data clock information: Information indicating whether the data clock is “H” or “L”. This information may be corrected based on the switching timing information described above under specific conditions. Hereinafter, the data clock will be described with reference to FIG.
[0046]
In FIG. 13, the data clock is generated based on the count value of the timing counter. In this embodiment, the data clock is generated such that the logic is inverted at the timing when the count value of the timing counter changes from “10” to “11” and when the count value returns from “21” to “0”.
[0047]
As shown in FIG. 13 (a), when the antenna is switched at time T1, the logic of the data clock at that timing is written into the register 22 as data clock information. Here, “H” is written in the register 22. When the antenna 1 is selected again at time T2, the data clock logic is generated according to the data clock information held in the register 22. That is, the logic of the data clock at time T2 is “H”.
[0048]
In the example shown in FIG. 13B, when the antenna is switched at time T3, the count value of the timing clock is “21”. In this case, when the antenna 1 is selected again at time T4, the count value of the timing clock starts from “0”. Here, at the timing when the count value of the timing counter changes from “21” to “0”, it is necessary to invert the logic of the data clock. Accordingly, in this case, when “L” is written to the register 22 as data clock information at time T3, “H” is output as data clock information at time T4. This process is executed when the count value of the timing clock at the time of antenna switching is “10” or “21”.
[0049]
In the above-described embodiment, the case where the receiving apparatus has two antennas has been described. However, the present invention is also applied to a case where three or more antennas are provided. In this case, information obtained in synchronization establishment processing or the like is held in the register 22 for each antenna, and when a certain antenna is selected, information corresponding to the antenna is read from the register 22 and used.
[0050]
【The invention's effect】
According to the present invention, in a receiving apparatus having an antenna selection diversity function in spread spectrum communication, time required for code synchronization and automatic frequency control is shortened, so that correct data can be reproduced in a short time. Thus, throughput is improved.
[Brief description of the drawings]
FIG. 1 is a diagram illustrating a communication system in which a receiving apparatus according to an embodiment is used.
FIG. 2 is a diagram illustrating an IQ plane.
FIG. 3 is a diagram illustrating an example of a carrier wave modulated based on signal points on an IQ plane.
FIG. 4 is a block diagram of a receiving apparatus according to the present embodiment.
FIG. 5 is a circuit diagram of an example of a correlation circuit.
FIG. 6 is a schematic flowchart showing the operation of the synchronization detection circuit.
FIG. 7 is a diagram illustrating the operation of a synchronization detection circuit.
FIG. 8 is a block diagram of an AFC circuit.
FIG. 9 is a schematic flowchart showing the operation of an AFC circuit.
FIG. 10 is a diagram illustrating the operation of a diversity circuit.
FIG. 11 is a diagram illustrating a process of counting the number of synchronizations.
FIG. 12 is a diagram illustrating processing for calculating phase correction data.
FIG. 13 is a diagram illustrating a process for generating a data clock.
FIG. 14 is a diagram for explaining a problem of existing diversity selection.
[Explanation of symbols]
1, 2 Antenna
11 Selector
12 Correlation circuit
13 Synchronization circuit
14 Synchronization detection circuit
15 Phase detection circuit
16 AFC circuit
17 Decoding circuit
21 Diversity circuit
22 registers

Claims (3)

A receiving device having an antenna selection diversity function in spread spectrum communication,
A plurality of antennas for receiving signals;
A selector for selecting one antenna from the plurality of antennas;
Reproducing means for reproducing data from a signal received via an antenna selected by the selector;
Holding means for holding phase information used to converge the automatic frequency control operation detected or generated from the signal by the reproducing means;
When the selector switches from a state in which the first antenna among the plurality of antennas is selected to a state in which the second antenna is selected, the reproduction means is generated from a signal received via the first antenna. writes to said holding means the phase information detected or reproduced by a control means for reading the phase information detected or reproduced in the past by said reproducing means from the received signal via the second antenna from the holding means Have
The reproduction means updates the phase information read from the holding means by the control means according to the length of the non-selection period of the second antenna, and uses the updated phase information to obtain data. Receiving device to reproduce. The phase information includes phase correction data at the time of antenna switching, and offset data representing a phase shift amount per symbol time due to a carrier wave offset,
When the non-selection period of the second antenna is equivalent to k symbol times, the reproducing means uses the value obtained by adding a value obtained by multiplying the offset data by k to the phase correction data. Reproduce
The receiving apparatus according to claim 1. A receiving device having an antenna selection diversity function in spread spectrum communication,
Reproducing means for reproducing data from a signal received via the first or second antenna;
During the period in which the reproducing means reproduces data from the signal received via the first antenna, automatic frequency control is performed by the reproducing means when reproducing data from the signal received via the second antenna. The second phase information used for converging the operation is retained, and the period during which the reproducing means reproduces data from the signal received via the second antenna is determined via the first antenna. Holding means for holding first phase information used by the reproducing means for converging the automatic frequency control operation when reproducing data from the received signal,
When the reproducing means switches from the first antenna to the second antenna, the reproducing means updates the second phase information read from the holding means according to the length of the selection period of the first antenna. When data is reproduced while being used and the second antenna is switched to the first antenna, the first phase information read from the holding means is changed according to the length of the selection period of the second antenna. Play data while updating and using
A receiving apparatus.

Images