JP3799438B2 - 半導体酸化膜の製造方法 - Google Patents
半導体酸化膜の製造方法 Download PDFInfo
- Publication number
- JP3799438B2 JP3799438B2 JP2001385849A JP2001385849A JP3799438B2 JP 3799438 B2 JP3799438 B2 JP 3799438B2 JP 2001385849 A JP2001385849 A JP 2001385849A JP 2001385849 A JP2001385849 A JP 2001385849A JP 3799438 B2 JP3799438 B2 JP 3799438B2
- Authority
- JP
- Japan
- Prior art keywords
- oxygen
- silicon
- oxide film
- semiconductor
- single crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Formation Of Insulating Films (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体素子として用いられる半導体酸化膜、例えば、シリコン酸化膜の製造方法に関する。
【０００２】
【従来の技術】
半導体デバイスであるＬＳＩ（Large Scale Integration）の技術においては、大容量化の要求に答えるため、年を追う毎にＬＳＩの微細化、高集積化が進んでいる。特に、ゲート酸化膜の厚さは、デバイスの微細化とともに急速に薄膜化している。今後のＬＳＩの微細化、高集積化のためには、５ｎｍ以下、すなわち数原子レベルの膜厚のゲート酸化膜が必要とされている。このようなゲート酸化膜には、特に、単結晶シリコンが用いられ、シリコン酸化膜が形成されることが多い。以下、単結晶シリコンを用いた場合を例示する。
【０００３】
ゲート酸化膜を形成する技術としては、単結晶シリコン基板を酸素雰囲気中で加熱することにより単結晶シリコン基板表面を酸化させ、酸化膜を形成する方法が一般的である。
【０００４】
【発明が解決しようとする課題】
しかし、この方法によると、酸素が無秩序に単結晶シリコンと結合するため、酸化の進み方が無秩序となり、シリコン酸化膜と単結晶シリコン基板との界面のばらつきが大きくなってしまう。特に、シリコン酸化膜を薄膜化するとなると、界面のばらつきがゲート酸化膜の性能に及ぼす影響が大きくなってしまう。
【０００５】
また、シリコンは、酸化する過程で酸素によって追い出されるため、正規の格子点ではない所で未結合の状態のまま格子間シリコンとしてシリコン酸化膜中に残留し易い。これにより、酸化膜形成後においてもシリコン原子が酸化されずに残留してしまう。残留したシリコン原子は、シリコン酸化膜中において導電性を保持してしまうため、これが絶縁膜としてのシリコン酸化膜の欠陥となり、絶縁性を悪化させてしまう。絶縁性の悪化は、ＬＳＩデバイスとしての信頼性の低下を招いてしまう。
【０００６】
さらに、半導体には、多くの場合、予め不純物が添加されている。不純物濃度によって半導体の導電率は、大きく変化するため、一定の性能の半導体素子を得るためには、この不純物濃度を一律に制御することが必要となる。しかし、酸化膜形成のために加熱温度を高くすると不純物の再分布が行われ易く、濃度変化を引き起こしやすい。不純物濃度が変化してしまうと、設計通りのＬＳＩデバイスが作成できないため、これを調整するような余分な工程を要したり、歩留まりが悪化する結果となる。
【０００７】
本発明は、かかる従来技術の問題点を解決するべくなされたもので、膜厚均一性とＬＳＩデバイスとしての信頼性を保持しつつ薄膜化することができる半導体酸化膜、例えば、シリコン酸化膜の製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明に係る単結晶半導体酸化膜の製造方法は、半導体素子として用いられる単結晶半導体酸化膜の製造方法であって、酸素雰囲気中において、単結晶半導体基板上に半導体物質をエピタキシャル成長させることにより、前記半導体物質が単結晶性を保持しつつ酸素を含んだ酸素含有半導体膜を形成する形成工程と、形成された前記酸素含有半導体膜を熱処理することにより酸化させる酸化工程とを有するものである。
【０００９】
本発明の単結晶半導体酸化膜の製造方法においては、単結晶半導体基板上に半導体物質をエピタキシャル成長させる形成工程において、単結晶半導体基板上に酸素雰囲気中で半導体物質をエピタキシャル成長させることにより、半導体物質の単結晶性を崩さない程度の酸素を含有させつつ半導体物質をエピタキシャル成長させる。ここで、単結晶性とは、結晶が同一配向（結晶方位）であり、かつ格子間隔が当該半導体のみの単結晶の値と同じ値であることをいう。結晶方位は、電気的特性と密接に関連しており、半導体素子としての性能に直接関与するものである。また、エピタキシャル成長とは、物質を真空中で気化または蒸発させ下地単結晶表面上に吸着、成長させるとその下地結晶の影響を受けて成長面および軸方向がその下地結晶のものと一致して単結晶状の薄膜ができる現象を利用したものである。このようなエピタキシャル成長過程において、酸化させる半導体膜に酸素を含有させることにより、予め格子欠陥を形成させる。ここで、格子欠陥とは、正規の格子点から半導体原子が抜け落ちてしまっている空格子点、または正規の格子点でない位置に半導体原子が入り込んだ格子間原子をいう。この後、酸化工程において、形成された半導体層を熱処理することにより格子欠陥の多い酸素含有半導体膜が優先的に酸化され、半導体酸化膜が形成される。
【００１０】
このように、単結晶半導体膜中に予め酸素を含ませることによって格子欠陥が形成されるが、単結晶半導体においては、格子欠陥の多い領域が優先的に酸化されることが知られている。本発明においては、この性質を利用することにより酸化工程において酸素が含まれた領域のみ酸化させることができる。これにより、半導体酸化膜の膜厚均一性を保持することができる。また、予め酸素を含ませることにより、効率的に酸化を促し、格子間半導体原子を残留し難くすることができる。これにより、絶縁膜としての信頼性を保持することができる。
【００１１】
また、酸化させる領域に予め格子欠陥が生じていることにより、酸化速度を速めることができる。また、同様に酸化温度を低く抑えることもできる。このため、不純物の再分布を抑え、不純物濃度の変化を抑制することができ、ＬＳＩデバイスとしての信頼性を保持することができる。さらに、当該酸素含有半導体膜のみが半導体酸化膜に変質するため、酸素含有半導体膜の膜厚を制御することにより、半導体酸化膜の膜厚を制御することができる。
【００１２】
そして、本発明においては、前記形成工程において酸化膜形成時に必要な酸素の量より少量の酸素を含有する酸素含有半導体膜を形成すべく、前記形成工程における酸素雰囲気中の酸素濃度は、前記酸化工程における酸素雰囲気中の酸素濃度よりも低い１×１０19ｃｍ-2 程度であることを特徴とする。
【００１３】
酸素含有半導体膜中に含有される酸素は、酸化膜形成時に必要な酸素の量を含ませるものではなく、それよりずっと少量の酸素を含有させる。単結晶性を保持しつつ導入できる酸素量には限界があるためである。形成工程において酸素雰囲気中の酸素濃度を酸化工程における酸素雰囲気中の酸素濃度より低くすることによって、エピタキシャル成長過程において半導体物質の単結晶性を保持しつつ、酸化工程において酸素が含有されている領域を優先的に酸化させることのできる酸素含有半導体膜を容易に形成することができる。
【００１４】
好ましくは、前記エピタキシャル成長は、分子線エピタキシー法によって行われる。分子線エピタキシー法（ＭＢＥ；Molecular Beam Epitaxy法）は、１０-10Torr程度の超高真空中で基板に分子線または原子線を入射させ、基板上にエピタキシャル成長層を形成する方法であって、高度に制御された真空蒸着法である。この成長法は、成長温度が他のエピタキシャル成長法に比べて低温であることから、成長速度が遅いため、エピタキシャル成長における分子線照射等の制御を高精度に行うことができ、極めて薄い単原子層レベルの膜厚の制御に適することを特徴としている。
【００１５】
このように、極めて薄い単原子層レベルの膜厚制御を行うことが可能なＭＢＥ法を用いて酸素含有半導体膜を形成し、酸化させることにより、半導体酸化膜の膜厚均一性および膜質劣化の信頼性を保持しつつ、極めて薄い半導体酸化膜を形成することができる。
【００１６】
好ましくは、前記単結晶半導体基板は、単結晶シリコン基板であり、前記形成工程においてシリコンをエピタキシャル成長させるものである。
【００１７】
シリコンは、半導体素子として最もよく用いられる物質の１つである。また、単結晶シリコンは、シリコン原子が規則正しく並ぶため半導体素子としての品質が安定しているため、ゲート酸化膜を形成する物質として有効である。
【００１８】
【発明の実施の形態】
以下、添付図面を参照しつつ、本発明の一実施の形態を説明する。なお、本実施の形態においては、単結晶シリコン基板上にシリコンを成長させることによりシリコン酸化膜を形成することを例示して説明するが、他の単結晶半導体基板上に基板と同じ半導体物質を成長させることによっても同様に製造できる。
【００１９】
図１は本発明の一実施の形態におけるシリコン酸化膜の製造方法の概念図である。本実施の形態におけるシリコン酸化膜３の製造方法は、酸素雰囲気中において、単結晶シリコン基板１上にシリコンをエピタキシャル成長させることにより、前記シリコンが単結晶性を保持しつつ酸素を含んだ酸素含有シリコン膜２を形成する形成工程▲１▼と、形成された前記酸素含有シリコン膜２を酸素雰囲気中において熱処理することにより酸化させる酸化工程▲２▼とを有するものである。なお、図１は概念図であるため、本図における酸素およびシリコンの成分比、結合状態等は、実際の状態を示すものではない。
【００２０】
まず、本実施の形態の形成工程▲１▼について説明する。形成工程▲１▼においては、図１（ａ）に示されるような予め作製された単結晶シリコン基板１上にシリコンをエピタキシャル成長させる。ここで、エピタキシャル成長とは、物質を真空中で気化または蒸発させ下地単結晶表面上に吸着、成長させると当該下地結晶の影響を受けて成長面および軸方向が当該下地結晶のものと一致して単結晶状の薄膜ができる現象を利用したものである。このエピタキシャル成長を利用した単結晶作製方法には、化学気相成長法（ＣＶＤ法）、分子線エピタキシー法(ＭＢＥ法)、スパッタ法等がある。
【００２１】
本実施の形態におけるエピタキシャル成長過程は、酸素雰囲気中で行われる。このとき、酸素濃度を調整し、単結晶シリコン基板１上にシリコンの単結晶性を崩さない程度の酸素を含有させつつシリコンをエピタキシャル成長させる。
【００２２】
このようにして、図１（ｂ）に示すような、単結晶シリコン基板上に膜全体としてシリコンの単結晶性を保持した酸素含有シリコン膜２を形成する。このとき、酸素含有シリコン膜２中に含有される酸素は、酸化膜形成時に必要な酸素の量を含んでいるものではなく、それよりずっと少量の酸素が含有されている。単結晶性を保持しつつ導入できる酸素量には限界があるためである。少量の酸素にすることにより、エピタキシャル成長におけるシリコンの単結晶性を保持しつつ、酸化工程▲２▼において酸素が含有されている領域を優先的に酸化させ、図１（ｃ）に示すような、シリコン酸化膜３を形成させることができる。
【００２３】
このため、本実施の形態においては、形成工程▲１▼において酸素雰囲気中の酸素濃度を酸化工程▲２▼における酸素雰囲気中の酸素濃度より低くする。これによって、エピタキシャル成長におけるシリコンの単結晶性を保持しつつ、酸化工程▲２▼において酸素が含有されている領域を優先的に酸化させることのできる酸素含有シリコン膜２を容易に形成することができる。本実施の形態においては、１×１０19cm-2程度の酸素濃度を有する酸素雰囲気中で酸素含有シリコン膜２を形成させる。
【００２４】
本実施の形態においては、エピタキシャル成長過程は、分子線エピタキシー法によって行われる。分子線エピタキシー法（ＭＢＥ；Molecular Beam Epitaxy法）は、１０-10Torr程度の超高真空中で基板に分子線または原子線を入射させ、基板上にエピタキシャル成長層を形成する方法であって、高度に制御された真空蒸着法である。この成長法は、成長温度が他のエピタキシャル成長法に比べて低温であることから、成長速度が遅いため、酸化の精度を高めることができ、極めて薄い単原子層レベルの膜厚の制御に適することを特徴としている。
【００２５】
図２は本実施の形態において用いられるＭＢＥ装置の概略図である。ＭＢＥ装置は、真空を保持し、成長作業を行うチャンバ１１と、蒸着物質を種類ごとに収納するとともに各蒸着物質をヒータで加熱して気化させ、基板１に向けて照射するための分子線セル１２ａ〜１２ｄと、各分子線セル１２ａ〜１２ｄのチャンバ１１側にそれぞれ設けられ、照射する蒸着物質を選択し、照射する時間を制御するためのシャッタ１３ａ〜１３ｄと、酸素等の気体をチャンバ１１内に導入するための気体導入口１４と、基板１を支持するとともに基板温度を制御するためのヒータが備えられた基板ホルダ１５と、電子線回折用の電子銃１６と、電子銃１６により回折されたパターンを映し出すための蛍光スクリーン１７とを具備したものである。
【００２６】
チャンバ１１内の基板ホルダ１５に単結晶シリコン基板１を設置し、チャンバ１１内を１０-10Torr程度の超高真空の状態に保つ。基板ホルダ１５には、基板加熱用のヒータが備えられており、単結晶シリコン基板１をシリコンが成長し易い最適な温度まで加熱する。ＭＢＥ法における成長温度は、通常のエピタキシャル成長法に比べて低くすることができるため、単結晶性を容易に維持することができる。一方、分子線セル１２ａ〜１２ｄには、それぞれ蒸着物質が収納し得るようになっている。本実施の形態においては、蒸着物質は、シリコンのみであるため、分子線セル１２ａにシリコンが収納されている。
【００２７】
分子線セル１２ａは、備えられたヒータによってシリコンを加熱し、シリコンを気化させる。分子線セル１２ａのチャンバ１１側にあるシャッタ１３ａを開くことにより、気化されたシリコンがチャンバ１１内に導入される。チャンバ１１内が超高真空に保持されているため、チャンバ１１内に導入されたシリコンが後述する酸素以外の他の物質と衝突することなく単結晶シリコン基板１上に成長させることができる。また、このシャッタ１３ａは、任意に開閉させることができるため、これを開閉することによって、膜厚、成長速度等を任意に制御することができる。
【００２８】
気体導入口１４は、成長させるシリコン膜中に酸素を含有させるために、チャンバ１１内に酸素を導入するためのものである。チャンバ１１内に酸素を導入すると内圧が上がる、すなわち、真空度が下がる。換言すると、真空度を調整することによって気体導入口１４から導入される酸素の濃度を調整することができる。具体的には、真空度を計測しつつ気体導入口１４に設けられたシャッタを開閉することによって酸素導入量を自動制御する。酸素の濃度は、前述のように、成長させるシリコンの単結晶性を崩さない程度の濃度に調整される。
【００２９】
なお、ＭＢＥ装置においては、半導体膜成長中に反射型高速電子回折（ＲＨＥＥＤ；Reflective High Energy Electron Diffraction）による単原子層成長のその場観測ができるため、より精度の高い酸素含有シリコン膜を形成することができる。このＲＨＥＥＤは、電子銃１６により電子ビームを基板１に対して非常に浅い角度で入射させ、成長層表面の原子や分子の状態に応じて回折された電子ビームを蛍光スクリーン１７に当てて発光させることにより、表面構造の変化の様子をリアルタイムでその場観測するものである。
【００３０】
以上のように、酸素濃度およびエピタキシャル成長させるシリコンの成長速度を調整しつつ酸素含有シリコン膜２を形成することができる。特に、ＭＢＥ装置を用いることにより、酸素含有シリコン膜２の膜厚均一性およびＬＳＩデバイスとしての信頼性を確保しつつ単原子レベルの膜厚制御を行うことができる。
【００３１】
このように、極めて薄い単原子層レベルの膜厚制御を行うことが可能なＭＢＥ法を用いて酸素含有シリコン膜２を形成し、当該酸素含有シリコン膜２の領域のみ酸化させることにより、シリコン酸化膜３の膜厚均一性および膜質劣化の信頼性を保持しつつ、極めて薄いシリコン酸化膜を形成することができる。
【００３２】
さらに、単原子レベルの膜厚制御を行うことにより、酸素含有シリコン膜２をシリコンの数原子分の膜厚にすることができる。このようなシリコンの数原子分の酸素含有シリコン膜２を形成することにより、シリコン数原子分のシリコン酸化膜３を形成することができるため、ＬＳＩデバイスとして非常に性能のよいゲート酸化膜を形成することができる。
【００３３】
次に、本実施の形態の酸化工程▲２▼について説明する。酸化工程▲２▼においては、形成工程▲１▼において作製された単結晶シリコン基板１上の酸素含有シリコン膜２を酸素雰囲気中において熱処理することにより酸化させ、図１（ｃ）に示すような、シリコン酸化膜３を形成させる。
【００３４】
熱処理中において、雰囲気中の酸素は、酸素含有シリコン膜２中の酸素が形成した格子欠陥に引き寄せられ、酸素含有シリコン膜２中のシリコンと優先的に結合することが知られている。本実施の形態においては、この性質を利用するため、酸素含有シリコン膜２の領域のみがシリコン酸化膜３に変質するように形成される。
【００３５】
このように、シリコン半導体膜中に予め酸素を含ませることによって格子欠陥を形成させ、格子欠陥の多い領域に優先的に酸化される性質を利用して酸化工程▲２▼において酸素が含まれた領域のみ酸化させることができる。これにより、シリコン酸化膜３の膜厚均一性を保持することができる。また、予め酸素を含ませることにより、効率的に酸化を促し、絶縁性を悪化させる格子間シリコン原子を残留し難くすることができる。これにより、絶縁膜としての信頼性を保持することができる。
【００３６】
また、酸化させる領域に予め格子欠陥が生じていることにより、酸化速度を速めることができる。また、同様に酸化温度を低く抑えることもできる。このため、不純物の再分布を抑え、不純物濃度の変化を抑制することができ、ＬＳＩデバイスとしての信頼性を保持することができる。さらに、当該酸素含有シリコン膜２のみがシリコン酸化膜３に変質するため、酸素含有シリコン膜２の膜厚を制御することにより、シリコン酸化膜３の膜厚を制御することができる。
【００３７】
なお、酸化工程▲２▼は、炭化ケイ素（ＳｉＣ）からなるチューブを用いた電気炉に当該酸素含有シリコン膜２が堆積された単結晶シリコン基板１を収納して加熱することにより酸化処理される。
【００３８】
このような電気炉を用いた酸化方法は、一般的なものであるが、形成工程▲１▼において酸素含有シリコン膜２を形成していることにより、通常の酸化加熱温度より低い温度で酸化させることができる。
【００３９】
好ましくは、酸化工程▲２▼は、純酸素雰囲気中で行われる。酸化源である酸素の濃度を少しでも上げることにより、より短時間かつより低温で酸化処理を行うことができる。
【００４０】
【発明の効果】
本発明に係る半導体酸化膜の製造方法によれば、単結晶半導体膜中に予め酸素を含ませることによって格子欠陥を形成させ、格子欠陥の多い領域に優先的に酸化される性質を利用して酸化工程において酸素が含まれた領域のみ酸化させることができる。これにより、半導体酸化膜の膜厚均一性を保持することができる。また、予め酸素を含ませることにより、効率的に酸化を促し、格子間半導体原子を残留し難くすることができる。これにより、絶縁膜としての信頼性を保持することができる。
【００４１】
また、酸化させる領域に予め格子欠陥が生じていることにより、酸化速度を速めることができる。また、同様に酸化温度を低く抑えることもできる。このため、不純物の再分布を抑え、不純物濃度の変化を抑制することができ、ＬＳＩデバイスとしての信頼性を保持することができる。さらに、当該酸素含有半導体膜のみが半導体酸化膜に変質するため、酸素含有半導体膜の膜厚を制御することにより、半導体酸化膜の膜厚を制御することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態におけるシリコン酸化膜の製造方法の概念図である。
【図２】本実施の形態において用いられるＭＢＥ装置の概略図である。
【符号の説明】
１…単結晶シリコン基板 ２…酸素含有シリコン膜 ３…シリコン酸化膜
【発明の属する技術分野】
本発明は半導体素子として用いられる半導体酸化膜、例えば、シリコン酸化膜の製造方法に関する。
【０００２】
【従来の技術】
半導体デバイスであるＬＳＩ（Large Scale Integration）の技術においては、大容量化の要求に答えるため、年を追う毎にＬＳＩの微細化、高集積化が進んでいる。特に、ゲート酸化膜の厚さは、デバイスの微細化とともに急速に薄膜化している。今後のＬＳＩの微細化、高集積化のためには、５ｎｍ以下、すなわち数原子レベルの膜厚のゲート酸化膜が必要とされている。このようなゲート酸化膜には、特に、単結晶シリコンが用いられ、シリコン酸化膜が形成されることが多い。以下、単結晶シリコンを用いた場合を例示する。
【０００３】
ゲート酸化膜を形成する技術としては、単結晶シリコン基板を酸素雰囲気中で加熱することにより単結晶シリコン基板表面を酸化させ、酸化膜を形成する方法が一般的である。
【０００４】
【発明が解決しようとする課題】
しかし、この方法によると、酸素が無秩序に単結晶シリコンと結合するため、酸化の進み方が無秩序となり、シリコン酸化膜と単結晶シリコン基板との界面のばらつきが大きくなってしまう。特に、シリコン酸化膜を薄膜化するとなると、界面のばらつきがゲート酸化膜の性能に及ぼす影響が大きくなってしまう。
【０００５】
また、シリコンは、酸化する過程で酸素によって追い出されるため、正規の格子点ではない所で未結合の状態のまま格子間シリコンとしてシリコン酸化膜中に残留し易い。これにより、酸化膜形成後においてもシリコン原子が酸化されずに残留してしまう。残留したシリコン原子は、シリコン酸化膜中において導電性を保持してしまうため、これが絶縁膜としてのシリコン酸化膜の欠陥となり、絶縁性を悪化させてしまう。絶縁性の悪化は、ＬＳＩデバイスとしての信頼性の低下を招いてしまう。
【０００６】
さらに、半導体には、多くの場合、予め不純物が添加されている。不純物濃度によって半導体の導電率は、大きく変化するため、一定の性能の半導体素子を得るためには、この不純物濃度を一律に制御することが必要となる。しかし、酸化膜形成のために加熱温度を高くすると不純物の再分布が行われ易く、濃度変化を引き起こしやすい。不純物濃度が変化してしまうと、設計通りのＬＳＩデバイスが作成できないため、これを調整するような余分な工程を要したり、歩留まりが悪化する結果となる。
【０００７】
本発明は、かかる従来技術の問題点を解決するべくなされたもので、膜厚均一性とＬＳＩデバイスとしての信頼性を保持しつつ薄膜化することができる半導体酸化膜、例えば、シリコン酸化膜の製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明に係る単結晶半導体酸化膜の製造方法は、半導体素子として用いられる単結晶半導体酸化膜の製造方法であって、酸素雰囲気中において、単結晶半導体基板上に半導体物質をエピタキシャル成長させることにより、前記半導体物質が単結晶性を保持しつつ酸素を含んだ酸素含有半導体膜を形成する形成工程と、形成された前記酸素含有半導体膜を熱処理することにより酸化させる酸化工程とを有するものである。
【０００９】
本発明の単結晶半導体酸化膜の製造方法においては、単結晶半導体基板上に半導体物質をエピタキシャル成長させる形成工程において、単結晶半導体基板上に酸素雰囲気中で半導体物質をエピタキシャル成長させることにより、半導体物質の単結晶性を崩さない程度の酸素を含有させつつ半導体物質をエピタキシャル成長させる。ここで、単結晶性とは、結晶が同一配向（結晶方位）であり、かつ格子間隔が当該半導体のみの単結晶の値と同じ値であることをいう。結晶方位は、電気的特性と密接に関連しており、半導体素子としての性能に直接関与するものである。また、エピタキシャル成長とは、物質を真空中で気化または蒸発させ下地単結晶表面上に吸着、成長させるとその下地結晶の影響を受けて成長面および軸方向がその下地結晶のものと一致して単結晶状の薄膜ができる現象を利用したものである。このようなエピタキシャル成長過程において、酸化させる半導体膜に酸素を含有させることにより、予め格子欠陥を形成させる。ここで、格子欠陥とは、正規の格子点から半導体原子が抜け落ちてしまっている空格子点、または正規の格子点でない位置に半導体原子が入り込んだ格子間原子をいう。この後、酸化工程において、形成された半導体層を熱処理することにより格子欠陥の多い酸素含有半導体膜が優先的に酸化され、半導体酸化膜が形成される。
【００１０】
このように、単結晶半導体膜中に予め酸素を含ませることによって格子欠陥が形成されるが、単結晶半導体においては、格子欠陥の多い領域が優先的に酸化されることが知られている。本発明においては、この性質を利用することにより酸化工程において酸素が含まれた領域のみ酸化させることができる。これにより、半導体酸化膜の膜厚均一性を保持することができる。また、予め酸素を含ませることにより、効率的に酸化を促し、格子間半導体原子を残留し難くすることができる。これにより、絶縁膜としての信頼性を保持することができる。
【００１１】
また、酸化させる領域に予め格子欠陥が生じていることにより、酸化速度を速めることができる。また、同様に酸化温度を低く抑えることもできる。このため、不純物の再分布を抑え、不純物濃度の変化を抑制することができ、ＬＳＩデバイスとしての信頼性を保持することができる。さらに、当該酸素含有半導体膜のみが半導体酸化膜に変質するため、酸素含有半導体膜の膜厚を制御することにより、半導体酸化膜の膜厚を制御することができる。
【００１２】
そして、本発明においては、前記形成工程において酸化膜形成時に必要な酸素の量より少量の酸素を含有する酸素含有半導体膜を形成すべく、前記形成工程における酸素雰囲気中の酸素濃度は、前記酸化工程における酸素雰囲気中の酸素濃度よりも低い１×１０19ｃｍ-2 程度であることを特徴とする。
【００１３】
酸素含有半導体膜中に含有される酸素は、酸化膜形成時に必要な酸素の量を含ませるものではなく、それよりずっと少量の酸素を含有させる。単結晶性を保持しつつ導入できる酸素量には限界があるためである。形成工程において酸素雰囲気中の酸素濃度を酸化工程における酸素雰囲気中の酸素濃度より低くすることによって、エピタキシャル成長過程において半導体物質の単結晶性を保持しつつ、酸化工程において酸素が含有されている領域を優先的に酸化させることのできる酸素含有半導体膜を容易に形成することができる。
【００１４】
好ましくは、前記エピタキシャル成長は、分子線エピタキシー法によって行われる。分子線エピタキシー法（ＭＢＥ；Molecular Beam Epitaxy法）は、１０-10Torr程度の超高真空中で基板に分子線または原子線を入射させ、基板上にエピタキシャル成長層を形成する方法であって、高度に制御された真空蒸着法である。この成長法は、成長温度が他のエピタキシャル成長法に比べて低温であることから、成長速度が遅いため、エピタキシャル成長における分子線照射等の制御を高精度に行うことができ、極めて薄い単原子層レベルの膜厚の制御に適することを特徴としている。
【００１５】
このように、極めて薄い単原子層レベルの膜厚制御を行うことが可能なＭＢＥ法を用いて酸素含有半導体膜を形成し、酸化させることにより、半導体酸化膜の膜厚均一性および膜質劣化の信頼性を保持しつつ、極めて薄い半導体酸化膜を形成することができる。
【００１６】
好ましくは、前記単結晶半導体基板は、単結晶シリコン基板であり、前記形成工程においてシリコンをエピタキシャル成長させるものである。
【００１７】
シリコンは、半導体素子として最もよく用いられる物質の１つである。また、単結晶シリコンは、シリコン原子が規則正しく並ぶため半導体素子としての品質が安定しているため、ゲート酸化膜を形成する物質として有効である。
【００１８】
【発明の実施の形態】
以下、添付図面を参照しつつ、本発明の一実施の形態を説明する。なお、本実施の形態においては、単結晶シリコン基板上にシリコンを成長させることによりシリコン酸化膜を形成することを例示して説明するが、他の単結晶半導体基板上に基板と同じ半導体物質を成長させることによっても同様に製造できる。
【００１９】
図１は本発明の一実施の形態におけるシリコン酸化膜の製造方法の概念図である。本実施の形態におけるシリコン酸化膜３の製造方法は、酸素雰囲気中において、単結晶シリコン基板１上にシリコンをエピタキシャル成長させることにより、前記シリコンが単結晶性を保持しつつ酸素を含んだ酸素含有シリコン膜２を形成する形成工程▲１▼と、形成された前記酸素含有シリコン膜２を酸素雰囲気中において熱処理することにより酸化させる酸化工程▲２▼とを有するものである。なお、図１は概念図であるため、本図における酸素およびシリコンの成分比、結合状態等は、実際の状態を示すものではない。
【００２０】
まず、本実施の形態の形成工程▲１▼について説明する。形成工程▲１▼においては、図１（ａ）に示されるような予め作製された単結晶シリコン基板１上にシリコンをエピタキシャル成長させる。ここで、エピタキシャル成長とは、物質を真空中で気化または蒸発させ下地単結晶表面上に吸着、成長させると当該下地結晶の影響を受けて成長面および軸方向が当該下地結晶のものと一致して単結晶状の薄膜ができる現象を利用したものである。このエピタキシャル成長を利用した単結晶作製方法には、化学気相成長法（ＣＶＤ法）、分子線エピタキシー法(ＭＢＥ法)、スパッタ法等がある。
【００２１】
本実施の形態におけるエピタキシャル成長過程は、酸素雰囲気中で行われる。このとき、酸素濃度を調整し、単結晶シリコン基板１上にシリコンの単結晶性を崩さない程度の酸素を含有させつつシリコンをエピタキシャル成長させる。
【００２２】
このようにして、図１（ｂ）に示すような、単結晶シリコン基板上に膜全体としてシリコンの単結晶性を保持した酸素含有シリコン膜２を形成する。このとき、酸素含有シリコン膜２中に含有される酸素は、酸化膜形成時に必要な酸素の量を含んでいるものではなく、それよりずっと少量の酸素が含有されている。単結晶性を保持しつつ導入できる酸素量には限界があるためである。少量の酸素にすることにより、エピタキシャル成長におけるシリコンの単結晶性を保持しつつ、酸化工程▲２▼において酸素が含有されている領域を優先的に酸化させ、図１（ｃ）に示すような、シリコン酸化膜３を形成させることができる。
【００２３】
このため、本実施の形態においては、形成工程▲１▼において酸素雰囲気中の酸素濃度を酸化工程▲２▼における酸素雰囲気中の酸素濃度より低くする。これによって、エピタキシャル成長におけるシリコンの単結晶性を保持しつつ、酸化工程▲２▼において酸素が含有されている領域を優先的に酸化させることのできる酸素含有シリコン膜２を容易に形成することができる。本実施の形態においては、１×１０19cm-2程度の酸素濃度を有する酸素雰囲気中で酸素含有シリコン膜２を形成させる。
【００２４】
本実施の形態においては、エピタキシャル成長過程は、分子線エピタキシー法によって行われる。分子線エピタキシー法（ＭＢＥ；Molecular Beam Epitaxy法）は、１０-10Torr程度の超高真空中で基板に分子線または原子線を入射させ、基板上にエピタキシャル成長層を形成する方法であって、高度に制御された真空蒸着法である。この成長法は、成長温度が他のエピタキシャル成長法に比べて低温であることから、成長速度が遅いため、酸化の精度を高めることができ、極めて薄い単原子層レベルの膜厚の制御に適することを特徴としている。
【００２５】
図２は本実施の形態において用いられるＭＢＥ装置の概略図である。ＭＢＥ装置は、真空を保持し、成長作業を行うチャンバ１１と、蒸着物質を種類ごとに収納するとともに各蒸着物質をヒータで加熱して気化させ、基板１に向けて照射するための分子線セル１２ａ〜１２ｄと、各分子線セル１２ａ〜１２ｄのチャンバ１１側にそれぞれ設けられ、照射する蒸着物質を選択し、照射する時間を制御するためのシャッタ１３ａ〜１３ｄと、酸素等の気体をチャンバ１１内に導入するための気体導入口１４と、基板１を支持するとともに基板温度を制御するためのヒータが備えられた基板ホルダ１５と、電子線回折用の電子銃１６と、電子銃１６により回折されたパターンを映し出すための蛍光スクリーン１７とを具備したものである。
【００２６】
チャンバ１１内の基板ホルダ１５に単結晶シリコン基板１を設置し、チャンバ１１内を１０-10Torr程度の超高真空の状態に保つ。基板ホルダ１５には、基板加熱用のヒータが備えられており、単結晶シリコン基板１をシリコンが成長し易い最適な温度まで加熱する。ＭＢＥ法における成長温度は、通常のエピタキシャル成長法に比べて低くすることができるため、単結晶性を容易に維持することができる。一方、分子線セル１２ａ〜１２ｄには、それぞれ蒸着物質が収納し得るようになっている。本実施の形態においては、蒸着物質は、シリコンのみであるため、分子線セル１２ａにシリコンが収納されている。
【００２７】
分子線セル１２ａは、備えられたヒータによってシリコンを加熱し、シリコンを気化させる。分子線セル１２ａのチャンバ１１側にあるシャッタ１３ａを開くことにより、気化されたシリコンがチャンバ１１内に導入される。チャンバ１１内が超高真空に保持されているため、チャンバ１１内に導入されたシリコンが後述する酸素以外の他の物質と衝突することなく単結晶シリコン基板１上に成長させることができる。また、このシャッタ１３ａは、任意に開閉させることができるため、これを開閉することによって、膜厚、成長速度等を任意に制御することができる。
【００２８】
気体導入口１４は、成長させるシリコン膜中に酸素を含有させるために、チャンバ１１内に酸素を導入するためのものである。チャンバ１１内に酸素を導入すると内圧が上がる、すなわち、真空度が下がる。換言すると、真空度を調整することによって気体導入口１４から導入される酸素の濃度を調整することができる。具体的には、真空度を計測しつつ気体導入口１４に設けられたシャッタを開閉することによって酸素導入量を自動制御する。酸素の濃度は、前述のように、成長させるシリコンの単結晶性を崩さない程度の濃度に調整される。
【００２９】
なお、ＭＢＥ装置においては、半導体膜成長中に反射型高速電子回折（ＲＨＥＥＤ；Reflective High Energy Electron Diffraction）による単原子層成長のその場観測ができるため、より精度の高い酸素含有シリコン膜を形成することができる。このＲＨＥＥＤは、電子銃１６により電子ビームを基板１に対して非常に浅い角度で入射させ、成長層表面の原子や分子の状態に応じて回折された電子ビームを蛍光スクリーン１７に当てて発光させることにより、表面構造の変化の様子をリアルタイムでその場観測するものである。
【００３０】
以上のように、酸素濃度およびエピタキシャル成長させるシリコンの成長速度を調整しつつ酸素含有シリコン膜２を形成することができる。特に、ＭＢＥ装置を用いることにより、酸素含有シリコン膜２の膜厚均一性およびＬＳＩデバイスとしての信頼性を確保しつつ単原子レベルの膜厚制御を行うことができる。
【００３１】
このように、極めて薄い単原子層レベルの膜厚制御を行うことが可能なＭＢＥ法を用いて酸素含有シリコン膜２を形成し、当該酸素含有シリコン膜２の領域のみ酸化させることにより、シリコン酸化膜３の膜厚均一性および膜質劣化の信頼性を保持しつつ、極めて薄いシリコン酸化膜を形成することができる。
【００３２】
さらに、単原子レベルの膜厚制御を行うことにより、酸素含有シリコン膜２をシリコンの数原子分の膜厚にすることができる。このようなシリコンの数原子分の酸素含有シリコン膜２を形成することにより、シリコン数原子分のシリコン酸化膜３を形成することができるため、ＬＳＩデバイスとして非常に性能のよいゲート酸化膜を形成することができる。
【００３３】
次に、本実施の形態の酸化工程▲２▼について説明する。酸化工程▲２▼においては、形成工程▲１▼において作製された単結晶シリコン基板１上の酸素含有シリコン膜２を酸素雰囲気中において熱処理することにより酸化させ、図１（ｃ）に示すような、シリコン酸化膜３を形成させる。
【００３４】
熱処理中において、雰囲気中の酸素は、酸素含有シリコン膜２中の酸素が形成した格子欠陥に引き寄せられ、酸素含有シリコン膜２中のシリコンと優先的に結合することが知られている。本実施の形態においては、この性質を利用するため、酸素含有シリコン膜２の領域のみがシリコン酸化膜３に変質するように形成される。
【００３５】
このように、シリコン半導体膜中に予め酸素を含ませることによって格子欠陥を形成させ、格子欠陥の多い領域に優先的に酸化される性質を利用して酸化工程▲２▼において酸素が含まれた領域のみ酸化させることができる。これにより、シリコン酸化膜３の膜厚均一性を保持することができる。また、予め酸素を含ませることにより、効率的に酸化を促し、絶縁性を悪化させる格子間シリコン原子を残留し難くすることができる。これにより、絶縁膜としての信頼性を保持することができる。
【００３６】
また、酸化させる領域に予め格子欠陥が生じていることにより、酸化速度を速めることができる。また、同様に酸化温度を低く抑えることもできる。このため、不純物の再分布を抑え、不純物濃度の変化を抑制することができ、ＬＳＩデバイスとしての信頼性を保持することができる。さらに、当該酸素含有シリコン膜２のみがシリコン酸化膜３に変質するため、酸素含有シリコン膜２の膜厚を制御することにより、シリコン酸化膜３の膜厚を制御することができる。
【００３７】
なお、酸化工程▲２▼は、炭化ケイ素（ＳｉＣ）からなるチューブを用いた電気炉に当該酸素含有シリコン膜２が堆積された単結晶シリコン基板１を収納して加熱することにより酸化処理される。
【００３８】
このような電気炉を用いた酸化方法は、一般的なものであるが、形成工程▲１▼において酸素含有シリコン膜２を形成していることにより、通常の酸化加熱温度より低い温度で酸化させることができる。
【００３９】
好ましくは、酸化工程▲２▼は、純酸素雰囲気中で行われる。酸化源である酸素の濃度を少しでも上げることにより、より短時間かつより低温で酸化処理を行うことができる。
【００４０】
【発明の効果】
本発明に係る半導体酸化膜の製造方法によれば、単結晶半導体膜中に予め酸素を含ませることによって格子欠陥を形成させ、格子欠陥の多い領域に優先的に酸化される性質を利用して酸化工程において酸素が含まれた領域のみ酸化させることができる。これにより、半導体酸化膜の膜厚均一性を保持することができる。また、予め酸素を含ませることにより、効率的に酸化を促し、格子間半導体原子を残留し難くすることができる。これにより、絶縁膜としての信頼性を保持することができる。
【００４１】
また、酸化させる領域に予め格子欠陥が生じていることにより、酸化速度を速めることができる。また、同様に酸化温度を低く抑えることもできる。このため、不純物の再分布を抑え、不純物濃度の変化を抑制することができ、ＬＳＩデバイスとしての信頼性を保持することができる。さらに、当該酸素含有半導体膜のみが半導体酸化膜に変質するため、酸素含有半導体膜の膜厚を制御することにより、半導体酸化膜の膜厚を制御することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態におけるシリコン酸化膜の製造方法の概念図である。
【図２】本実施の形態において用いられるＭＢＥ装置の概略図である。
【符号の説明】
１…単結晶シリコン基板 ２…酸素含有シリコン膜 ３…シリコン酸化膜
Claims (3)
- 半導体素子として用いられる単結晶半導体酸化膜の製造方法であって、
酸素雰囲気中において、単結晶半導体基板上に半導体物質をエピタキシャル成長させることにより、前記半導体物質が単結晶性を保持しつつ酸素を含んだ酸素含有半導体膜を形成する形成工程と、
形成された前記酸素含有半導体膜を酸素雰囲気中において熱処理することにより酸化させる酸化工程とを有し、
前記形成工程において酸化膜形成時に必要な酸素の量より少量の酸素を含有する酸素含有半導体膜を形成すべく、前記形成工程における酸素雰囲気中の酸素濃度は、前記酸化工程における酸素雰囲気中の酸素濃度よりも低い１×１０19ｃｍ-2 程度であることを特徴とする単結晶半導体酸化膜の製造方法。 - 前記エピタキシャル成長は、分子線エピタキシー法によって行われることを特徴とする請求項１記載の単結晶半導体酸化膜の製造方法。
- 前記単結晶半導体基板は、単結晶シリコン基板であり、前記形成工程においてシリコンをエピタキシャル成長させることを特徴とする請求項１または２記載の単結晶半導体酸化膜の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001385849A JP3799438B2 (ja) | 2001-12-19 | 2001-12-19 | 半導体酸化膜の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001385849A JP3799438B2 (ja) | 2001-12-19 | 2001-12-19 | 半導体酸化膜の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003188167A JP2003188167A (ja) | 2003-07-04 |
| JP3799438B2 true JP3799438B2 (ja) | 2006-07-19 |
Family
ID=27595150
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001385849A Expired - Fee Related JP3799438B2 (ja) | 2001-12-19 | 2001-12-19 | 半導体酸化膜の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3799438B2 (ja) |
-
2001
- 2001-12-19 JP JP2001385849A patent/JP3799438B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003188167A (ja) | 2003-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5152887B2 (ja) | 単結晶炭化ケイ素基板の表面改質方法、単結晶炭化ケイ素薄膜の形成方法、イオン注入アニール方法及び単結晶炭化ケイ素基板、単結晶炭化ケイ素半導体基板 | |
| RU2557394C1 (ru) | Способ выращивания эпитаксиальных пленок монооксида европия на кремнии | |
| JP2681283B2 (ja) | イオン注入ポリシリコン面に酸化物を成長させる方法 | |
| US6724017B2 (en) | Method for automatic organization of microstructures or nanostructures and related device obtained | |
| KR102405011B1 (ko) | ReS2 박막 형성 방법 및 이를 이용한 광 검출기 형성 방법 | |
| GB2455464A (en) | Semiconductor and method for producing the same | |
| JP3799438B2 (ja) | 半導体酸化膜の製造方法 | |
| KR20210030775A (ko) | 금속 칼코게나이드 박막의 형성방법 및 이를 포함하는 전자 소자의 제조방법 | |
| Yang et al. | Role of As 4 in Ga diffusion on the GaAs (001)-(2× 4) surface: A molecular beam epitaxy-scanning tunneling microscopy study | |
| WO2003078701A1 (en) | Mbe-method for the production of a gallium manganese nitride ferromagnetic film | |
| CN108085742B (zh) | 形成过渡金属二硫属化物(tmdc)材料层的方法 | |
| JPH04252018A (ja) | 多結晶シリコン膜の形成方法 | |
| JP5538104B2 (ja) | 基板上に単結晶層を作製する方法 | |
| US20050211970A1 (en) | Metal nano-objects, formed on semiconductor surfaces, and method for making said nano-objects | |
| JPH10242053A (ja) | ＧａＮ系半導体装置および、ＧａＮ系半導体装置の製造方法 | |
| JP2861683B2 (ja) | アモルファスシリコン膜の形成方法 | |
| Choi et al. | Synthesis, Characterization, and Memory Application of Germanium Nanocrystals in Dielectric Matrices | |
| JP2928071B2 (ja) | アモルファスシリコン膜の形成方法 | |
| Teterin et al. | Growth of EuO/Si and EuO/SrO/Si heteroepitaxial structures by molecular-beam epitaxy | |
| JP3205666B2 (ja) | Ｓｉ単結晶基板上でのＣｅＯ２ エピタキシャル単結晶薄膜の合成方法 | |
| JP2002118064A (ja) | 半導体の低温化結晶成長法 | |
| US20040180452A1 (en) | Method and apparatus for the production of a semiconductor compatible ferromagnetic film | |
| JPS63193520A (ja) | 多結晶シリコン薄膜の製造方法 | |
| JP2000150384A (ja) | 半導体微粒子集合体の製造方法およびそれを適用した半導体微粒子集合体 | |
| JP2003188170A (ja) | 半導体酸化膜の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040707 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050909 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051024 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051118 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060117 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060217 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060302 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060324 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060404 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090512 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100512 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110512 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |