JP3795219B2 - Method for manufacturing double-sided wiring film carrier tape - Google Patents

Method for manufacturing double-sided wiring film carrier tape Download PDF

Info

Publication number
JP3795219B2
JP3795219B2 JP05398598A JP5398598A JP3795219B2 JP 3795219 B2 JP3795219 B2 JP 3795219B2 JP 05398598 A JP05398598 A JP 05398598A JP 5398598 A JP5398598 A JP 5398598A JP 3795219 B2 JP3795219 B2 JP 3795219B2
Authority
JP
Japan
Prior art keywords
wiring
pattern
copper foil
double
sides
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP05398598A
Other languages
Japanese (ja)
Other versions
JPH11251374A (en
Inventor
泰昭 益子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui Mining and Smelting Co Ltd
Original Assignee
Mitsui Mining and Smelting Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui Mining and Smelting Co Ltd filed Critical Mitsui Mining and Smelting Co Ltd
Priority to JP05398598A priority Critical patent/JP3795219B2/en
Publication of JPH11251374A publication Critical patent/JPH11251374A/en
Application granted granted Critical
Publication of JP3795219B2 publication Critical patent/JP3795219B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、TAB(Tape Automated Bonding)用の微細な配線パターンを両面に形成した両面配線フィルムキャリアテープの製造方法であって、特に、高密度実装を可能とし、優れた高周波特性を有する半導体パッケージ用に好適なものの製造方法である。
【0002】
【従来の技術】
従来の両面配線フィルムキャリアテープは、絶縁性ベースフィルムを挟んで、一方の面に信号伝達用配線、反対側の面にベタグランド層であるマイクロストリップライン構造の層面を設けるようにされたものであって、高周波信号伝送に適したパッケージ用のTAB用テープとして注目されている。
【0003】
例えば、特開平4-239739号公報および特開平5-326644号公報には、上記の高周波特性に優れたテープとその製造方法が開示されている。しかし、これらの公報で開示されたテープは、微細な配線が片面にのみ存在するものであり、反対面はデバイスホールやアウターリードホール等の抜き孔で分割されるのみで、電気的に分離するための露出したベースフィルム領域は存在せず、微細な配線とはなり得ないものであった。すなわち、反対面は、微細な配線を有しない、いわゆるベタグランドの構造となっており、また、これらの製造方法では、微細な配線を形成することは本質的にできないものであった。
【0004】
例えば、特開平4-239739号公報においては、貫通孔であるスルーホールを介してめっき法によって両面の導体層を接続しているが、この方法で両面にパターンを形成しようとすると、めっきにより両面導体層を導通させた後に両面についてパターン形成を行わざるを得ない。なぜなら、めっき前にパターン形成すると、次の無電解めっきなどのめっき工程でその形成されたパターンもめっきされることになり、パターン間がショートしてしまい、実際には採用することができないからである。
【0005】
そこで、貫通孔が開口している面にパターンを形成することが必要となり、エッチングマスクとして流動性の高い液状フォトレジストを適用することができず、ドライフィルムフォトレジストを用いる必要がある。
液状フォトレジストを適用した場合には、表面張力の影響で孔周辺の液状フォトレジストのみが特に盛り上がって厚くなる。UV光の露光条件はパターン形成部の主要部に合わせて設定されるため、孔周辺の厚い部分では露光不足となり、エッチングマスクのギャップが不足する。その結果、パターンショートあるいはパターンギャップ不足等の不良が発生する。
【0006】
液状フォトレジストを適用した場合のもう一つの問題点は、孔のエッジでは逆に厚みがとれず、非常に薄くなり、エッジ部の下地が露出してしまうことである。下地が露出すると、次の工程のエッチングで導通用のめっき層を侵すことになり、接続抵抗を大きくしてしまい、場合によっては両面間の導通を切ることになる。
【0007】
そこで、以上述べた液状フォトレジストの問題点を回避するためにドライフィルムフォトレジストを採用せざるを得ないのである。
しかし、ドライフィルムフォトレジストを採用した場合、配線形成の限界は量産的には100 μmピッチ程度とされており、それ以下の微細な配線パターンを形成することはできない。
【0008】
また、ドライフィルムフォトレジストはラミネート法で形成する為、細かな傷等の表面凹みに十分対応できないという欠点を持っている。
この為、ドライフィルムフォトレジストが十分密着しなかった部分にエッチング液が侵入し、パターン欠けや断線が発生しやすく、歩留りの改善が期待できないという問題がある。
【0009】
以上述べたように、両面のパターン間の導通をめっきで行おうとする限りドライフィルムレジストを使わざるを得ず、100 μmピッチ程度のパターン形成が限界ということになる。
ここで、特開平5-326644号公報は貫通孔の導通を導電性ペーストの充填によって行っており、上記と比べてパターン形成を行う工程には自由度が確保されている。
【0010】
しかしながら、特開平5-326644号公報で開示された方法を基に両面に100 μmピッチ以下の配線を形成する為には、片面のパターン形成後にその反対面に接着剤を塗布し、そして、孔加工し、銅箔等の導体層を被着させ、その導体層にパターン形成する必要がある。
しかし、この方法では銅箔等の導体層被着時に導体層と接着剤との間に多くのボイドが発生するという問題が生ずる。その原因となるのは、他面ですでに形成済みのパターンの凹凸である。この被着したい層とは反対側に存在する凹凸に起因して、被着したい導体層と接着剤との間に空気を巻き込んでしまい、ボイドが発生するのである。
【0011】
ここで、従来の両面配線TAB用テープキャリアの製造工程の一例を図3に示す。以下、図3に沿って説明する。
ポリイミドなどの絶縁フィルム1に接着剤7を介して銅箔12b が被着される(a)。ここで、銅箔は絶縁フィルムに直接被着される場合もある。
次に、絶縁フィルム1の他面に接着剤7を塗布する(b)。この状態で、表裏面を貫通する接続孔4及びデバイスホール、アウターリードホールが所要の位置にパンチングなどで穿孔される(c)。そして、銅箔12a が被着され(d)、その銅箔12a に液状フォトレジストを適用してパターニングが行われ、微細な配線パターン13a が形成される(e)。次に、12b と13a の接続を行うために導電性ペースト5を接続孔4に充填する。最後に、両面に保護膜であるソルダーレジスト6が形成される(f)。
【0012】
【発明が解決しようとする課題】
従来の片面がベタグランド層である両面配線フィルムキャリアテープでは、近年の集積回路の高集積化に対応した配線の高密度化に対応することができず、べタグランド側にもパターンを形成し、グランド以外の配線機能を盛り込みたいという要求に応えることができない。
【0013】
また、両面共に微細な配線を配置することを可能とし、半導体の高密度実装を実現する為のパッケージ用のテープとして使う要求にも応えられない。
以上の要求に応えるため、高密度配線を両面共に配置可能な両面配線フィルムキャリアテープの開発が必要とされるようになってきた。
本発明は、TAB用のテープの製造方法であって、表裏面共に100 μmピッチ以下の微細な配線パターンとすることが可能な両面配線フィルムキャリアテープの製造方法を提供することを目的とする。
【0015】
【課題を解決するための手段】
発明は、両面配線フィルムキャリアテープを、絶縁フィルムの両面に銅箔を被着する工程と、両面の銅箔に、100 μmピッチ以下の微細なパターンを少なくとも有する配線パターンを同時にまたは順次形成する工程と、該配線パターンの所要箇所に複数の孔を打ち抜き接続孔を形成する工程と、該接続孔を導電性ペーストで充填して両面の配線パターンを電気的に接続する工程とから構成される製造方法によって製造するようにしたのである。
【0016】
また、絶縁フィルムの両面に銅箔を被着する工程と、片面の銅箔に、100 μmピッチ以下の微細なパターンを少なくとも有する配線パターンを形成する工程と、該配線パターンの所要箇所に、反対面の銅箔にまで至り、かつ、貫通しない複数の孔を加工して接続孔を形成する工程と、前記の反対面の銅箔に、100 μmピッチ以下の微細なパターンを少なくとも有する配線パターンを形成する工程と、前記接続孔を導電性ペーストで充填して両面の配線パターンを電気的に接続する工程と、から構成される製造方法によって製造することもできることを見出したのである。
【0017】
【発明の実施の形態】
本発明の両面配線フィルムキャリアテープを製造する第1の方法を図1に沿って説明する。
まず、絶縁フィルム1の両面に、銅箔2a、2bを被着させる(a)。ここで、この被着は接着剤層を介してもよく、また、直接被着させても良い。いわゆる両面3層構造、両面2層構造のいずれであっても良いのである。また、一方のみに接着層を有する片面2層・反対面3層構造としても良い。
【0018】
次に、本発明では、液状フォトレジストを適用して、両面の銅箔のパターニングを行い、配線パターン3a、3bを形成する(b)。このパターニングは、両面を順次行っても良く、また、両面同時に行うようにしても良い。
ここで、両面共に液状フォトレジストを適用することから、100 μmピッチ以下の微細な配線パターンを形成することが可能となるのである。
【0019】
そして、所要の箇所に貫通孔である接続孔4a及び位置決め用等の孔を開ける(c)。この孔は、パンチングによって開けても良く、また、レーザ加工を行っても良い。
次に、導電性ペースト5を接続孔4aに充填し、両面の配線パターンを電気的に接続させるのである(d)。
【0020】
最後に、配線パターンの所定領域と導電性ペーストの充填された接続孔をソルダーレジスト6を塗布することで保護する(e)。
次に、本発明の両面配線フィルムキャリアテープを製造する別の方法を図2に沿って説明する。
まず、絶縁フィルム1の両面に、銅箔2a、2bを被着させる(a)。ここで、この被着は接着剤層を介してもよく、また、直接被着させても良い。いわゆる両面3層構造、両面2層構造のいずれであっても良いのである。また、一方のみに接着層を有する片面2層・反対面3層構造としても良い。
【0021】
次に、本形態では、液状フォトレジストを適用して、片面の銅箔のパターニングのみを行い、配線パターン3aを形成する(b)。ここで、反対面はそのままとして、ここではパターニングを行わない。。
そして、レーザ加工法を用い、その出力を調整しながら、裏面の銅箔2bにまで到達し、かつ、裏面の銅箔は貫通しないようにした接続孔4b及びデバイスホール、アウターリードホール、位置決め用等の孔を所要箇所に加工する(c)。
【0022】
その後、液状フォトレジストを適用して、反対面の銅箔のパターニングを行い、配線パターン3bを形成する(d)。
そして、導電性ペースト5を接続孔4bに充填し、両面の配線パターンを電気的に接続するのである(e)。
最後に、配線パターンの所定領域と導電性ペーストの充填された接続孔をソルダーレジスト6を塗布することで保護する(f)。
【0023】
なお、導電ペーストは、銅ペースト、銀ペースト、半田ペースト等が適用できる。ただし、接続孔に充填され両面の導体層が電気的に接続されるのであれば良く、これらに限定される訳ではない。
【0024】
【実施例】
下記の条件で、本発明の両面配線フィルムキャリアテープを試作した。
絶縁フィルムとしては、厚さ75μmのポリイミドフィルムを使用した。
銅箔は15μm厚とし、接着剤なしでめっきによりポリイミドフィルムの両面に積み上げたタイプを用いた。
【0025】
また、配線パターンは、液状フォトレジストを適用して加工し、100 μmピッチ以下の微細なパターンを加工した。本実施例においては、配線幅、ギャップ幅共に25μmの微細なパターンを加工している。
接続孔の加工は、図1の第1の方式では、パンチングを適用し、200 μm径の貫通孔を加工している。また、図2で説明した別の方法では、レーザ加工を適用している。
【0026】
図1、図2いずれの場合も導電性ペーストには、銅ペーストを用いた。保護膜のソルダーレジストは高精度のパターン加工を行うために、感光性ソルダーレジストを用いた。
以上の条件で本発明の両面配線フィルムキャリアテープを試作し、いずれの方法においても、100 μmピッチ以下の微細な配線パターンが両面にある両面配線フィルムキャリアテープを量産できることを確認した。
【0027】
【発明の効果】
本発明によって、100 μmピッチ以下の微細な配線パターンが両面にある高密度の両面配線フィルムキャリアテープを高い生産性で量産することが可能となり、両面配線フィルムキャリアテープを安価に量産することを可能とした。
【図面の簡単な説明】
【図1】本発明の両面配線フィルムキャリアテープの製造工程を説明する断面図である。
【図2】本発明の両面配線フィルムキャリアテープの別の製造工程を説明する断面図である。
【図3】従来の両面配線TAB用テープキャリアの製造工程の例を説明する断面図である。
【符号の説明】
1 絶縁フィルム
2a、2b 銅箔
3a、3b 配線パターン
4、4a、4b 接続孔
5 導電性ペースト
6 ソルダーレジスト
7 接着剤
12a 、12b 銅箔
13a 配線パターン
[0001]
BACKGROUND OF THE INVENTION
The present invention is a method for producing a TAB (Tape Automated Bonding) double-sided circuit film carrier tape for a fine wiring pattern formed on both surfaces for, in particular, to enable high-density mounting, a semiconductor having excellent high frequency characteristics This is a manufacturing method suitable for a package.
[0002]
[Prior art]
A conventional double-sided wiring film carrier tape is one in which an insulating base film is sandwiched and a signal transmission wiring is provided on one side, and a microstrip line structure layer surface, which is a solid ground layer, is provided on the opposite side. Therefore, it has been attracting attention as a TAB tape for a package suitable for high-frequency signal transmission.
[0003]
For example, Japanese Patent Application Laid-Open No. 4-239739 and Japanese Patent Application Laid-Open No. 5-326644 disclose a tape excellent in the above-described high frequency characteristics and a manufacturing method thereof. However, the tapes disclosed in these publications have fine wiring only on one side, and the opposite side is only separated by a hole such as a device hole or an outer lead hole, and is electrically separated. For this reason, there was no exposed base film region, and fine wiring could not be obtained. That is, the opposite surface has a so-called solid ground structure that does not have fine wiring, and these manufacturing methods cannot essentially form fine wiring.
[0004]
For example, in Japanese Patent Application Laid-Open No. 4-239739, conductor layers on both sides are connected by a plating method through through-holes that are through-holes. After conducting the conductor layer, pattern formation must be performed on both sides. This is because if a pattern is formed before plating, the pattern formed in the next plating process such as electroless plating is also plated, and the pattern is short-circuited and cannot be actually used. is there.
[0005]
Therefore, it is necessary to form a pattern on the surface where the through hole is opened, and a liquid photoresist having high fluidity cannot be applied as an etching mask, and it is necessary to use a dry film photoresist.
When a liquid photoresist is applied, only the liquid photoresist around the hole is particularly raised and thick due to the influence of surface tension. Since the exposure condition of the UV light is set according to the main part of the pattern forming part, the thick part around the hole is underexposed and the gap of the etching mask is insufficient. As a result, defects such as pattern shorts or insufficient pattern gaps occur.
[0006]
Another problem in the case of applying a liquid photoresist is that the thickness of the edge of the hole cannot be reversed and the thickness becomes very thin, and the base of the edge portion is exposed. When the base is exposed, the conductive plating layer is affected by the etching in the next step, increasing the connection resistance and, in some cases, disconnecting the conduction between both surfaces.
[0007]
Therefore, in order to avoid the problems of the liquid photoresist described above, a dry film photoresist must be adopted.
However, when dry film photoresist is used, the limit of wiring formation is about 100 μm pitch in mass production, and a fine wiring pattern smaller than that cannot be formed.
[0008]
Further, since the dry film photoresist is formed by a laminating method, it has a drawback that it cannot sufficiently cope with surface dents such as fine scratches.
For this reason, there is a problem that the etching solution penetrates into a portion where the dry film photoresist is not sufficiently adhered, pattern breakage or disconnection is likely to occur, and improvement in yield cannot be expected.
[0009]
As described above, as long as conduction between patterns on both sides is to be performed by plating, a dry film resist must be used, and pattern formation with a pitch of about 100 μm is the limit.
Here, in Japanese Patent Laid-Open No. 5-326644, the through hole is conducted by filling with a conductive paste, and the degree of freedom is ensured in the pattern forming process as compared with the above.
[0010]
However, in order to form a wiring with a pitch of 100 μm or less on both sides based on the method disclosed in JP-A-5-326644, an adhesive is applied to the opposite side after patterning on one side, It is necessary to process, deposit a conductor layer such as copper foil, and pattern the conductor layer.
However, this method has a problem that many voids are generated between the conductor layer and the adhesive when the conductor layer such as copper foil is attached. The cause is the unevenness of the pattern already formed on the other surface. Due to the unevenness existing on the side opposite to the layer to be deposited, air is entrained between the conductor layer to be deposited and the adhesive, and voids are generated.
[0011]
Here, an example of the manufacturing process of the conventional tape carrier for double-sided wiring TAB is shown in FIG. Hereinafter, a description will be given with reference to FIG.
A copper foil 12b is attached to an insulating film 1 such as polyimide via an adhesive 7 (a). Here, the copper foil may be directly applied to the insulating film.
Next, the adhesive 7 is applied to the other surface of the insulating film 1 (b). In this state, the connection hole 4 penetrating the front and back surfaces, the device hole, and the outer lead hole are punched at required positions by punching or the like (c). Then, a copper foil 12a is deposited (d), and a liquid photoresist is applied to the copper foil 12a for patterning to form a fine wiring pattern 13a (e). Next, the conductive paste 5 is filled in the connection hole 4 in order to connect 12b and 13a. Finally, a solder resist 6 as a protective film is formed on both surfaces (f).
[0012]
[Problems to be solved by the invention]
Conventional double-sided wiring film carrier tapes with a single-sided solid ground layer cannot cope with the higher density of wiring corresponding to the recent high integration of integrated circuits, and patterns are also formed on the solid ground side. , It cannot meet the demand to incorporate a wiring function other than the ground.
[0013]
In addition, it is possible to arrange fine wiring on both sides, and it is impossible to meet the demand for use as a packaging tape for realizing high-density mounting of semiconductors.
To meet the above requirements, a high-density wiring for the development of double-sided wiring film carrier tape can be placed on both sides have come to be required.
The present invention relates to a tape manufacturing method for TAB, and an object thereof is to provide a method of manufacturing a double-sided circuit film carrier tape which may be a 100 [mu] m pitch or less of a fine wiring pattern on the front and back surfaces both .
[0015]
[Means for Solving the Problems]
In the present invention , a double-sided wiring film carrier tape is formed simultaneously or sequentially with a step of depositing copper foil on both sides of an insulating film and a copper pattern on both sides of the wiring pattern having at least a fine pattern of 100 μm pitch or less. And a step of punching a plurality of holes at a required portion of the wiring pattern to form a connection hole, and a step of electrically connecting the wiring patterns on both sides by filling the connection hole with a conductive paste. It was made to manufacture by a manufacturing method.
[0016]
Also, the process of depositing copper foil on both sides of the insulating film, the process of forming a wiring pattern having at least a fine pattern of 100 μm pitch or less on one side of the copper foil, and the required portions of the wiring pattern Forming a connection hole by processing a plurality of holes that reach the copper foil on the surface and do not penetrate, and a wiring pattern having at least a fine pattern of 100 μm pitch or less on the copper foil on the opposite surface It has been found that it can also be produced by a production method comprising a step of forming and a step of filling the connection holes with a conductive paste and electrically connecting the wiring patterns on both sides.
[0017]
DETAILED DESCRIPTION OF THE INVENTION
A first method for producing the double-sided wiring film carrier tape of the present invention will be described with reference to FIG.
First, copper foils 2a and 2b are deposited on both surfaces of the insulating film 1 (a). Here, this deposition may be performed through an adhesive layer or directly. Either a so-called double-sided three-layer structure or a double-sided two-layer structure may be used. Alternatively, a single-sided two-layer / opposite-sided three-layer structure having an adhesive layer on only one side may be employed.
[0018]
Next, in the present invention, a liquid photoresist is applied and the copper foils on both sides are patterned to form wiring patterns 3a and 3b (b). This patterning may be performed sequentially on both sides or simultaneously on both sides.
Here, since the liquid photoresist is applied to both sides, it becomes possible to form a fine wiring pattern with a pitch of 100 μm or less.
[0019]
Then, a connection hole 4a, which is a through hole, and a hole for positioning, etc. are opened at a required location (c). This hole may be opened by punching or laser processing may be performed.
Next, the conductive paste 5 is filled into the connection holes 4a, and the wiring patterns on both sides are electrically connected (d).
[0020]
Finally, the predetermined area of the wiring pattern and the connection hole filled with the conductive paste are protected by applying a solder resist 6 (e).
Next, another method for producing the double-sided wiring film carrier tape of the present invention will be described with reference to FIG.
First, copper foils 2a and 2b are deposited on both surfaces of the insulating film 1 (a). Here, this deposition may be performed through an adhesive layer or directly. Either a so-called double-sided three-layer structure or a double-sided two-layer structure may be used. Alternatively, a single-sided two-layer / opposite-sided three-layer structure having an adhesive layer on only one side may be employed.
[0021]
Next, in this embodiment, a liquid photoresist is applied and only one side of the copper foil is patterned to form a wiring pattern 3a (b). Here, the opposite surface is left as it is, and no patterning is performed here. .
Then, using the laser processing method, adjusting the output, reaching the copper foil 2b on the back surface and preventing the copper foil on the back surface from penetrating, the connection hole 4b and the device hole, the outer lead hole, for positioning Etc. are processed into a required location (c).
[0022]
Thereafter, a liquid photoresist is applied to pattern the copper foil on the opposite surface to form a wiring pattern 3b (d).
Then, the conductive paste 5 is filled in the connection holes 4b, and the wiring patterns on both sides are electrically connected (e).
Finally, the predetermined region of the wiring pattern and the connection hole filled with the conductive paste are protected by applying a solder resist 6 (f).
[0023]
As the conductive paste, a copper paste, a silver paste, a solder paste, or the like can be applied. However, it is sufficient that the connection holes are filled and the conductive layers on both sides are electrically connected, and the present invention is not limited to these.
[0024]
【Example】
A double-sided wiring film carrier tape of the present invention was prototyped under the following conditions.
As the insulating film, a polyimide film having a thickness of 75 μm was used.
The copper foil was 15 μm thick, and a type in which the polyimide film was stacked on both sides by plating without using an adhesive was used.
[0025]
The wiring pattern was processed by applying a liquid photoresist, and a fine pattern with a pitch of 100 μm or less was processed. In this embodiment, a fine pattern with a wiring width and a gap width of 25 μm is processed.
In the first method of FIG. 1, the connection hole is processed by punching to process a through hole having a diameter of 200 μm. In another method described with reference to FIG. 2, laser processing is applied.
[0026]
In both cases of FIGS. 1 and 2, a copper paste was used as the conductive paste. As the solder resist for the protective film, a photosensitive solder resist was used in order to perform high-precision pattern processing.
The double-sided wiring film carrier tape of the present invention was prototyped under the above conditions, and it was confirmed that any method could mass-produce double-sided wiring film carrier tape having fine wiring patterns of 100 μm pitch or less on both sides.
[0027]
【The invention's effect】
The present invention makes it possible to mass-produce high-density double-sided wiring film carrier tapes with fine wiring patterns of 100 μm pitch or less on both sides with high productivity, and to mass-produce double-sided wiring film carrier tapes at low cost. It was.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view illustrating a production process of a double-sided wiring film carrier tape of the present invention.
FIG. 2 is a cross-sectional view illustrating another manufacturing process of the double-sided wiring film carrier tape of the present invention.
FIG. 3 is a cross-sectional view illustrating an example of a manufacturing process of a conventional double-sided wiring TAB tape carrier.
[Explanation of symbols]
1 Insulating film
2a, 2b copper foil
3a, 3b Wiring pattern 4, 4a, 4b Connection hole 5 Conductive paste 6 Solder resist 7 Adhesive
12a, 12b copper foil
13a Wiring pattern

Claims (2)

TAB用に用いる両面配線フィルムキャリアテープの製造方法であって、
絶縁フィルムの両面に銅箔を被着する工程と、
両面の銅箔に、100 μmピッチ以下の微細なパターンを少なくとも有する配線パターンを同時にまたは順次形成する工程と、
該配線パターンの所要箇所に複数の貫通孔を加工し接続孔を形成する工程と、
該接続孔を導電性ペーストで充填して両面の配線パターンを電気的に接続する工程と、
から構成される両面配線フィルムキャリアテープの製造方法。
A method of manufacturing a double-sided wiring film carrier tape used for TAB,
A process of depositing copper foil on both sides of the insulating film;
Forming simultaneously or sequentially a wiring pattern having at least a fine pattern with a pitch of 100 μm or less on both sides of the copper foil;
Forming a connection hole by processing a plurality of through holes at a required portion of the wiring pattern; and
Filling the connection holes with a conductive paste to electrically connect the wiring patterns on both sides;
A method for producing a double-sided wiring film carrier tape comprising:
TAB用に用いる両面配線フィルムキャリアテープの製造方法であって、
絶縁フィルムの両面に銅箔を被着する工程と、
片面の銅箔に、100 μmピッチ以下の微細なパターンを少なくとも有する配線パターンを形成する工程と、
該配線パターンの所要箇所に、反対面の銅箔にまで至り、かつ、貫通しない複数の孔を加工して接続孔を形成する工程と、
前記の反対面の銅箔に、100 μmピッチ以下の微細なパターンを少なくとも有する配線パターンを形成する工程と、
前記接続孔を導電性ペーストで充填して両面の配線パターンを電気的に接続する工程と、
から構成される両面配線フィルムキャリアテープの製造方法。
A method of manufacturing a double-sided wiring film carrier tape used for TAB,
A process of depositing copper foil on both sides of the insulating film;
Forming a wiring pattern having at least a fine pattern with a pitch of 100 μm or less on a copper foil on one side;
A process of forming a connection hole by processing a plurality of holes not reaching through to the copper foil on the opposite surface at a required portion of the wiring pattern;
Forming a wiring pattern having at least a fine pattern with a pitch of 100 μm or less on the copper foil on the opposite surface;
Electrically connecting the wiring patterns on both sides by filling the connection holes with a conductive paste;
A method for producing a double-sided wiring film carrier tape comprising:
JP05398598A 1998-03-05 1998-03-05 Method for manufacturing double-sided wiring film carrier tape Expired - Fee Related JP3795219B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP05398598A JP3795219B2 (en) 1998-03-05 1998-03-05 Method for manufacturing double-sided wiring film carrier tape

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP05398598A JP3795219B2 (en) 1998-03-05 1998-03-05 Method for manufacturing double-sided wiring film carrier tape

Publications (2)

Publication Number Publication Date
JPH11251374A JPH11251374A (en) 1999-09-17
JP3795219B2 true JP3795219B2 (en) 2006-07-12

Family

ID=12957926

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05398598A Expired - Fee Related JP3795219B2 (en) 1998-03-05 1998-03-05 Method for manufacturing double-sided wiring film carrier tape

Country Status (1)

Country Link
JP (1) JP3795219B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1315168C (en) * 2002-01-30 2007-05-09 威盛电子股份有限公司 Wafer-class packaging technology and its chip structure

Also Published As

Publication number Publication date
JPH11251374A (en) 1999-09-17

Similar Documents

Publication Publication Date Title
JP3297879B2 (en) Integrated circuit package formed continuously
US6930257B1 (en) Integrated circuit substrate having laminated laser-embedded circuit layers
US20110155438A1 (en) Multilayer Wiring Substrate
JP2000512083A (en) Multilayer circuit having via matrix interlayer connection and method of manufacturing the same
US8826531B1 (en) Method for making an integrated circuit substrate having laminated laser-embedded circuit layers
JP3577421B2 (en) Package for semiconductor device
KR101068539B1 (en) Method of manufacturing a wiring board by utilizing electro plating
JPH04282843A (en) Interconnection device and manufacture thereof
TWI700021B (en) Fabrication method of multilayer circuit board structure with through holes and blind holes at the same time
JP3795219B2 (en) Method for manufacturing double-sided wiring film carrier tape
US6853065B2 (en) Tab tape, method of making same and semiconductor device
JP3770895B2 (en) Manufacturing method of wiring board using electrolytic plating
JP2000114412A (en) Manufacture of circuit board
JPH10163632A (en) Printed wiring board and its manufacture
JPH06120660A (en) Production of multilayer electronic component mounting board
JP3205089B2 (en) Method for producing multilayer conductor film carrier
JP2623980B2 (en) Manufacturing method of substrate with lead for semiconductor mounting
JP3893088B2 (en) Manufacturing method of substrate for semiconductor package
JPH1051094A (en) Printed wiring board, and its manufacture
JP3497774B2 (en) Wiring board and its manufacturing method
US20040172814A1 (en) Method for manufacturing printed circuit boards
JP2787230B2 (en) Substrate for mounting electronic components
JP3095857B2 (en) Substrate for mounting electronic components
JP2001068807A (en) Wiring board and manufacture thereof
JP2790124B2 (en) Wiring board pad structure

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050128

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060124

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060323

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060411

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060412

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100421

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100421

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110421

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110421

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120421

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees