JP3791538B2 - Thermal recording head driving IC and thermal recording head - Google Patents
Thermal recording head driving IC and thermal recording head Download PDFInfo
- Publication number
- JP3791538B2 JP3791538B2 JP2005034158A JP2005034158A JP3791538B2 JP 3791538 B2 JP3791538 B2 JP 3791538B2 JP 2005034158 A JP2005034158 A JP 2005034158A JP 2005034158 A JP2005034158 A JP 2005034158A JP 3791538 B2 JP3791538 B2 JP 3791538B2
- Authority
- JP
- Japan
- Prior art keywords
- recording head
- thermal recording
- strobe
- circuit
- driver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electronic Switches (AREA)
Description
本発明は、主として感熱記録ヘッド駆動用ICの信号配線とドライバトランジスタの配置に関する。 The present invention mainly relates to the arrangement of signal lines and driver transistors of a thermal recording head driving IC.
従来の感熱記録ヘッド駆動用ICは、特開60-172554第3図にあるようにチップ長辺の2辺に沿ってドライバトランジスタを配置する方法、あるいは特開 平1-29060第3図にあるように、チップの1辺に沿ってドライバトランジスタを配置する方法または、エレクトロルミネッセンス用ドライバの例として1981 IEEE International Solid-State Circuits Conference 47ページFIGURE 6の様に3辺に配置するものであった。
電極数を増やしていくと、必然的に電極のピッチが狭くなり、ボンディングが困難になる、したがってICの電極ピッチを小さくするには限界がある。現状では70umピッチが限界である。しかし出力の電極を1辺に並べてしまうと出力数と電極ピッチでチップ形状が決定してしまう。従来ICの横方向寸法は電極数と電極のピッチで決まるが、縦方向の寸法を決定付ける主な要因としては次の様なものがある。1.シフトレジスタ及びラッチ回路及びストローブ回路ブロックの縦方向寸法、2.ドライバピッチと出力端子ピッチが異なる場合の引き回し配線領域部、これはエレクトロルミネッセンス用ドライバの例として1981 IEEE International Solid-State Circuits Conference 47ページFIGURE 6をみるとよくわかる。3.入出力信号端子及び制御信号発生回路、4.ドライバトランジスタである。 Increasing the number of electrodes inevitably reduces the pitch of the electrodes, making bonding difficult. Therefore, there is a limit to reducing the electrode pitch of the IC. At present, the 70 um pitch is the limit. However, if the output electrodes are arranged on one side, the chip shape is determined by the number of outputs and the electrode pitch. The horizontal dimension of a conventional IC is determined by the number of electrodes and the pitch of the electrodes. The main factors that determine the vertical dimension are as follows. 1. 1. Vertical dimension of shift register, latch circuit and strobe circuit block; The lead wiring area when the driver pitch and the output terminal pitch are different. This can be seen well in FIG. 6 on page 47 of the 1981 IEEE International Solid-State Circuits Conference as an example of an electroluminescence driver. 3. Input / output signal terminal and control signal generation circuit; 4. It is a driver transistor.
ドライバ出力を半導体チップ長辺の1辺に配置する場合、出力数が増加すると入出力信号端子及び制御信号発生回路が配置される長辺にはデッドスペースが増加する。したがってこのデッドスペースが増えるに従いコスト高のICとなってしまう。 When the driver output is arranged on one side of the long side of the semiconductor chip, dead space increases on the long side where the input / output signal terminal and the control signal generating circuit are arranged as the number of outputs increases. Therefore, as this dead space increases, the cost of the IC becomes higher.
またドライバ出力を半導体チップ長辺の3辺に配置する場合、配線の引き回しが増加しチップ面積が大きくなる為コストが高くなってしまう等の課題があった。 Further, when the driver outputs are arranged on the three long sides of the semiconductor chip, there is a problem that the wiring is increased and the chip area is increased, so that the cost is increased.
そこで本発明は、このような課題を解決するもので、その目的とするところは、多電極を有する半導体装置で、集積効率を落とす事無く、ドライバ出力端子の増加を図りながら、面積の増大を抑制した感熱記録ヘッド駆動用ICを提供する事にある。 Therefore, the present invention solves such a problem, and an object of the present invention is to increase the area while increasing the number of driver output terminals without reducing the integration efficiency in a semiconductor device having multiple electrodes. It is an object of the present invention to provide a suppressed thermal recording head driving IC.
本発明の感熱記録ヘッド駆動用ICは、
シリアルデータをクロック信号に同期して順次シフトする複数のフリップフロップ回路からなるシフトレジスタと、
前記シリアルデータをパラレルデータに変換し保持する複数のラッチ回路からなるラッチ手段と、
前記パラレルデータをストローブ信号により出力制御する複数のストローブ回路からなるストローブ手段と、
前記ストローブ回路の出力信号に基づき駆動する複数のドライバトランジスタからなるドライバ手段と、
前記ドライバトランジスタの出力信号を発熱抵抗体に出力するための複数の出力端子と、
を含む感熱記録ヘッド駆動用ICであって、
前記シフトレジスタと前記ラッチ手段と前記ストローブ手段とは、1ビット分のデータを扱う前記フリップフロップ回路と前記ラッチ回路と前記ストローブ回路とを単位ブロックとする複数のブロックから構成され、
前記複数のブロックは矩形状の前記IC内で長辺方向に沿って横1列に配列されており、
前記出力端子は前記矩形状のICの4辺全てに沿って配置され、
前記ドライバトランジスタのうちの少なくとも一部は、前記長辺に沿って配置された前記出力端子と同列となるように配置されていること、を特徴とする。
The thermal recording head driving IC of the present invention comprises:
A shift register comprising a plurality of flip-flop circuits that sequentially shift serial data in synchronization with a clock signal;
Latch means comprising a plurality of latch circuits for converting and holding the serial data into parallel data;
Strobe means comprising a plurality of strobe circuits for controlling the output of the parallel data using a strobe signal;
Driver means comprising a plurality of driver transistors driven based on the output signal of the strobe circuit;
A plurality of output terminals for outputting the output signal of the driver transistor to the heating resistor;
A thermal recording head drive IC including:
The shift register, the latch means, and the strobe means are composed of a plurality of blocks each having the flip-flop circuit that handles 1-bit data, the latch circuit, and the strobe circuit as unit blocks,
The plurality of blocks are arranged in a horizontal row along the long side direction in the rectangular IC.
The output terminals are arranged along all four sides of the rectangular IC,
At least a part of the driver transistors is arranged to be in the same row as the output terminals arranged along the long side.
本発明の感熱記録ヘッドは、
上記の感熱記録ヘッド駆動用ICを横に複数配置した事を特徴とする。
The thermal recording head of the present invention is
A plurality of the above-mentioned thermal recording head driving ICs are arranged horizontally.
本発明の実施の形態の構成によれば、シフトレジスタの1ビット分のフリップフロップ回路及び1ビット分のラッチ回路及び1ビット分のストローブ回路から構成されるブロックとドライバトランジスタとの接続配線領域の増加を小さく抑えたまま、ドライバトランジスタを半導体チップ4辺に配置する事ができる。 According to the configuration of the embodiment of the present invention, the connection wiring region between the driver transistor and the block composed of the flip-flop circuit for 1 bit of the shift register, the latch circuit for 1 bit, and the strobe circuit for 1 bit. The driver transistor can be arranged on the four sides of the semiconductor chip while keeping the increase small.
以上説明したように本発明の実施の形態によれば、感熱記録ヘッド駆動用ICのドライバ出力端子の増加を図りながら、面積の増大を抑制する効果を有する。したがってICチップのコストダウンの効果を有する。ボンデイングピッチを狭くしなくて済むので安定した実装品質を実現できる効果を有する。またチップコストの低い本ICを実装した感熱記録ヘッドのコストダウンの効果を有する。 As described above, according to the embodiment of the present invention, there is an effect of suppressing an increase in area while increasing the number of driver output terminals of an IC for driving a thermal recording head. Therefore, the cost of the IC chip is reduced. Since it is not necessary to narrow the bonding pitch, there is an effect that stable mounting quality can be realized. In addition, it has the effect of reducing the cost of the thermal recording head mounted with the present IC having a low chip cost.
以下、図面に従って本発明の実施例を詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
図1は、本発明の1実施例であるICの概略平面図である。 FIG. 1 is a schematic plan view of an IC according to an embodiment of the present invention.
図2は図1の右辺部を拡大した図である。 FIG. 2 is an enlarged view of the right side of FIG.
図1の実施例ではドライバ出力端子はO1〜O144まで有り、O1〜O10,O135〜O144の20端子はICチップ下辺に配置し、O11およびO134は半導体チップ横辺、O12〜O133の122端子は半導体チップ上辺に千鳥配置している。11で示す領域は1ビット分のフリップフロップ回路,1ビット分のラッチ回路および1ビット分のストローブ回路を1ブロックとしたパターンが144個横1列並びに配置されている。間に配置されている3個の端子は、GND端子である。12で示す領域は入出力信号端子,電源端子及び制御信号発生回路が配置されている。13および14はドライバトランジスタ領域である。
図3に感熱記録ヘッド駆動用ICの基本的な回路図を示し、図2,図3に基づいて請求項1を説明する。
In the embodiment of FIG. 1, there are driver output terminals from O1 to O144, 20 terminals of O1 to O10, O135 to O144 are arranged on the lower side of the IC chip, O11 and O134 are lateral sides of the semiconductor chip, and 122 terminals of O12 to O133 are Staggered arrangement on the upper side of the semiconductor chip. In the area indicated by 11, 144 patterns each having a flip-flop circuit for 1 bit, a latch circuit for 1 bit, and a strobe circuit for 1 bit as one block are arranged in a horizontal row. Three terminals arranged between them are GND terminals. In the area indicated by 12, input / output signal terminals, power supply terminals and control signal generating circuits are arranged.
FIG. 3 shows a basic circuit diagram of an IC for driving a thermal recording head.
30のシリアルデータ入力端子SIより入力されたシリアルデータは、31のクロック信号入力端子CRより入力されたクロック信号に同期して32のFF(フリップフロップ)1〜FF144より構成された33のシフトレジスタ内を順次シフトしていく。本発明では図2に示すように1ビット分のフリップフロップ回路,1ビット分のラッチ回路および1ビット分のストローブ回路を1ブロックとしたパターン11を144個横1列に並べてあるが、シリアルデータのシフトではアルミ配線層の切り替えによってFF9〜FF10へのシフト時は隣接したフリップフロップ間ではなく、矢印21で示すデータを接続する配線のようにFF9から出たQ9のデータは隣接したFFを1個飛び越えている。続いてFF10からFF12と右端までいったシリアルデータは、データを接続する配線によりUターンしてまたフリップフロップを3個飛び越したFF13にシフトしていく。また、ドライバトランジスタに入力されるストローブ回路の出力は、1ビット分のフリップフロップ回路,1ビット分のラッチ回路および1ビット分のストローブ回路を1ブロックとしたストローブ回路からの出力が接続される。すなわち半導体チップ上辺および下辺にドライバトランジスタ及び出力端子を配置したからと言って、シフトレジスタも上辺および下辺に2段設ける必要はない。ボンディング等による電極ピッチの制約によりドライバ出力端子のピッチ70μmとなるが、1ビット分のフリップフロップ回路,1ビット分のラッチ回路および1ビット分のストローブ回路を1ブロックとしたパターンでもブロックピッチは、トランジスタの構成上微細化に有利なロジックトランジスタを使用しているため70μmより充分に小さくできる、したがって1ビット分のフリップフロップ回路,1ビット分のラッチ回路および1ビット分のストローブ回路を1ブロックとしたパターン11は横1列で上辺側,下辺側両方のドライバトランジスタへのゲート配線は充分に可能ある。上辺側,下辺側のドライバトランジスタへのゲート配線は本発明によらなくても可能であるが、本発明ではシリアルデータのシフト位置をドライバトランジスタへの配線抵抗のバラツキを小さくするよう考慮して最も適切な位置のフリップフロップを使用できるようにしたものである。つまりシリアルデータはまず9ビット目のドライバトランジスタへの接続22に最も適切な位置のFF9に取り込まれ、Q9から出たデータは10ビット目のドライバトランジスタの接続に最も適切な位置のフリップフロップとしてFF10を使用している、続いてシリアルデータFF11,FF12と順次シフトして行き、FF144までシフトしたシリアルデータは、次に34のラッチ入力端子LAより入力されたラッチ信号に同期してパラレルデータに変換され35のラッチ回路に一担保持される。次にラッチデータと1本または複数の36のストローブ信号入力端子STRより入力されたストローブ信号によりなる37のストローブ回路によって、1ビット分のフリップフロップ回路,1ビット分のラッチ回路および1ビット分のストローブ回路を1ブロックとし、そのブロックパターンの上側または下側からのストローブ回路の出力をドライバトランジスタゲートへ入力し、38のドライバトランジスタをON/OFFさせ、出力端子にワイヤボンディングまたはフェースダウン実装により接続された図示していない発熱抵抗体に出力する。このようなドライバICは感熱記録ヘッド上に数チップ〜数10チップ搭載されているため、ICのコストダウンつまり小型化,高密度化が要求されている。そこで図1の13,14はドライバトランジスタ領域であるが本発明の1実施例として、14に示す1ビット〜10ビット,135ビット〜144ビットは横長にドライバトランジスタを配置してある。入出力信号端子,電源端子及び制御信号発生回路はパターンサイズが高さ約100μmであるから、13に示す11ビット〜134ビットのようにドライバトランジスタを出力端子に対して縦長に配置していたのでは半導体チップサイズが縦方向に約300μmも大きくなってしまう上、デッドスペースも広くできてしまう。
The serial data input from 30 serial data input terminals SI is synchronized with the clock signal input from 31 clock signal input terminals CR, and 33 shift registers composed of 32 FFs (flip-flops) 1 to FF144. The inside is sequentially shifted. In the present invention, as shown in FIG. 2, 144
従来ある、感熱記録ヘッド駆動用ICの概略平面図を図4に示すが、従来のレイアウトでは、41のドライバトランジスタ領域および42の出力端子64ビットでは電極ピッチ70μmの場合約4700μmになるのに対し、1ビット分のフリップフロップ回路,1ビット分のラッチ回路および1ビット分のストローブ回路を1ブロックとしたパターンを64個並べた43のブロック領域が約4000μm,44の入出力信号端子,電源端子及び制御信号発生回路領域が幅約3300μmであり、出力端子数が増えれば増えるほど44や43のブロック領域の両端のデッドスペースが増え、チップサイズが小さくならないと言う問題があった。
本発明では、半導体チップ幅が電極ピッチ70μmの場合約8600μmになるのに対し、1ビット分のフリップフロップ回路,1ビット分のラッチ回路および1ビット分のストローブ回路を1ブロックとしたパターン144個が約8000μm弱とGND端子等を挿入するとほぼ半導体チップ幅になり、入出力信号端子,電源端子及び制御信号発生回路領域が幅約3300μm、下辺側のドライバトランジスタおよびドライバ出力端子領域が両側で幅約5000μmとなるため、ほとんどデッドスペースのないパターン配置となっている。つまり、ドライバトランジスタおよび出力端子を半導体チップの4辺に配置することにより、従来の下辺側に入出力信号端子,電源端子及び制御信号発生回路領域だけを配置する方法だとできてしまっていたデッドスペースをなくした、半導体チップサイズの小型化に最も適したパターン配置を実現した訳である。本発明は電極ピッチを狭める事なく半導体チップサイズの小型化を実現した、したがって電極ピッチを狭くしていないのでボンデイングを安定して行う事が可能であり実装品質を高める事ができる。
FIG. 4 shows a schematic plan view of a conventional thermal recording head driving IC. In the conventional layout, in the case of 41 driver transistor regions and 42 output terminals of 64 bits, the electrode pitch is about 4700 μm when the electrode pitch is 70 μm. 43 block areas in which 64 patterns of 1-bit flip-flop circuits, 1-bit latch circuits, and 1-bit strobe circuits are arranged in one block are approximately 4000 μm, 44 input / output signal terminals, power supply terminals In addition, the control signal generation circuit area has a width of about 3300 μm, and as the number of output terminals increases, the dead space at both ends of the
In the present invention, when the semiconductor chip width is about 8600 μm when the electrode pitch is 70 μm, 144 patterns each including one-bit flip-flop circuit, 1-bit latch circuit, and 1-bit strobe circuit as one block are provided. When the GND terminal is inserted, the width of the semiconductor chip is almost the same, and the input / output signal terminal, power supply terminal and control signal generating circuit area is about 3300 μm wide, and the lower side driver transistor and driver output terminal area are wide on both sides. Since it is about 5000 μm, the pattern arrangement has almost no dead space. In other words, by arranging the driver transistor and output terminal on the four sides of the semiconductor chip, it was possible to arrange only the input / output signal terminal, power supply terminal and control signal generation circuit area on the lower side of the conventional dead. This is the reason why the most suitable pattern arrangement for reducing the size of the semiconductor chip without space is realized. According to the present invention, the size of the semiconductor chip can be reduced without reducing the electrode pitch. Therefore, since the electrode pitch is not reduced, the bonding can be performed stably and the mounting quality can be improved.
図5に本実施例のICチップを横に複数配置した、感熱記録ヘッドモジュールを示す。50は本発明の感熱記録ヘッド駆動用ICである。51は感熱ヘッドの基盤、52は発熱抵抗素子、53はICチップから抵抗素子までの配線を示している。IC下辺のドライバ出力はIC下側を回って配線されている。図5を見て解るとおりボンデイングピッチを狭くしないで、ドライバ出力信号を抵抗素子に接続することができる。
FIG. 5 shows a thermal recording head module in which a plurality of IC chips according to this embodiment are arranged horizontally.
尚、本発明では144出力を例にあげたが、出力数は何出力でも同様であり、半導体チップ4辺への配置出力数は各々の出力数および電極ピッチにより、自ずとデッドスペースのない最適出力数が決まってくるのである。また、実施例では半導体チップ上辺に配置されている出力端子O12〜O133までは千鳥配置となっているが、1列配置でも効果は同様である。更に、出力端子はワイヤーボンディング用アルミパッドでもフェースダウン実装用の金バンプあるいは半田バンプ等のバンプでも良い。 In the present invention, 144 outputs are taken as an example, but the number of outputs is the same regardless of the number of outputs, and the number of outputs arranged on the four sides of the semiconductor chip is an optimum output with no dead space depending on the number of outputs and the electrode pitch. The number is decided. Further, in the embodiment, the output terminals O12 to O133 arranged on the upper side of the semiconductor chip are arranged in a staggered manner, but the effect is the same even in a one-row arrangement. Further, the output terminal may be an aluminum pad for wire bonding or a bump such as a gold bump for soldering down or a solder bump.
10 ICチップ外形
11 1ビット分のフリップフロップ回路,1ビット分のラッチ回路および1ビット分のストローブ回路を1ブロックとしたパターン144個の領域
12 入出力信号端子,電源端子,制御信号発生回路の領域
13 縦長配置ドライバトランジスタ
14 横長配置ドライバトランジスタ
20 ICチップ一部外形
21 データ接続配線
22 ドライバトランジスタへの接続配線
30 シリアルデータ入力端子
31 クロック入力端子
32 フリップフロップ回路
33 シフトレジスタ
34 ラッチ入力端子
35 ラッチ回路
36 ストローブ信号入力端子
37 ストローブ回路
38 ドライバ出力
40 ICチップ
41 ドライバトランジスタ
42 ドライバ出力端子
43 シフトレジスタ・ラッチ回路・ストローブ回路
44 入出力制御回路
50 本発明の感熱記録ヘッド駆動用IC
51 記録ヘッド基盤
52 発熱抵抗素子
53 出力信号引き回し配線
10
51
Claims (2)
前記シリアルデータをパラレルデータに変換し保持する複数のラッチ回路からなるラッチ手段と、
前記パラレルデータをストローブ信号により出力制御する複数のストローブ回路からなるストローブ手段と、
前記ストローブ回路の出力信号に基づき駆動する複数のドライバトランジスタからなるドライバ手段と、
前記ドライバトランジスタの出力信号を発熱抵抗体に出力するための複数の出力端子と、
を含む感熱記録ヘッド駆動用ICであって、
前記シフトレジスタと前記ラッチ手段と前記ストローブ手段とは、1ビット分のデータを扱う前記フリップフロップ回路と前記ラッチ回路と前記ストローブ回路とを単位ブロックとする複数のブロックから構成され、
前記複数のブロックは矩形状の前記IC内で長辺方向に沿って横1列に配列されており、
前記出力端子は前記矩形状のICの4辺全てに沿って配置され、
前記ドライバトランジスタのうちの少なくとも一部は、前記長辺に沿って配置された前記出力端子と同列となるように配置されていること、を特徴とする感熱記録ヘッド駆動用IC。 A shift register comprising a plurality of flip-flop circuits that sequentially shift serial data in synchronization with a clock signal;
Latch means comprising a plurality of latch circuits for converting and holding the serial data into parallel data;
Strobe means comprising a plurality of strobe circuits for controlling the output of the parallel data using a strobe signal;
Driver means comprising a plurality of driver transistors driven based on the output signal of the strobe circuit;
A plurality of output terminals for outputting the output signal of the driver transistor to the heating resistor;
A thermal recording head drive IC including:
The shift register, the latch means, and the strobe means are composed of a plurality of blocks having the flip-flop circuit that handles data for 1 bit, the latch circuit, and the strobe circuit as unit blocks,
The plurality of blocks are arranged in a horizontal row along the long side direction in the rectangular IC.
The output terminals are arranged along all four sides of the rectangular IC,
An IC for driving a thermal recording head, wherein at least a part of the driver transistor is arranged to be in the same row as the output terminal arranged along the long side.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005034158A JP3791538B2 (en) | 2005-02-10 | 2005-02-10 | Thermal recording head driving IC and thermal recording head |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005034158A JP3791538B2 (en) | 2005-02-10 | 2005-02-10 | Thermal recording head driving IC and thermal recording head |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7425295A Division JP3716446B2 (en) | 1995-03-30 | 1995-03-30 | Thermal recording head driving IC and thermal recording head |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005186627A JP2005186627A (en) | 2005-07-14 |
JP3791538B2 true JP3791538B2 (en) | 2006-06-28 |
Family
ID=34792774
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005034158A Expired - Fee Related JP3791538B2 (en) | 2005-02-10 | 2005-02-10 | Thermal recording head driving IC and thermal recording head |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3791538B2 (en) |
-
2005
- 2005-02-10 JP JP2005034158A patent/JP3791538B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005186627A (en) | 2005-07-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4138612B2 (en) | Power semiconductor device | |
US20090294936A1 (en) | Four mosfet full bridge module | |
JP2008198841A (en) | Semiconductor device | |
JP2006278805A (en) | Semiconductor device | |
JP2005051248A (en) | Power grid layout technology on integrated circuit | |
JP2009278772A (en) | Inverter module | |
JP2019096718A (en) | Semiconductor device | |
JP2006202924A (en) | Semiconductor integrated circuit | |
JP4401037B2 (en) | Semiconductor device and manufacturing method thereof | |
JP3791538B2 (en) | Thermal recording head driving IC and thermal recording head | |
JP3791539B2 (en) | Thermal recording head driving IC and thermal recording head | |
JP4471823B2 (en) | Power semiconductor device | |
JP3716446B2 (en) | Thermal recording head driving IC and thermal recording head | |
JP6827401B2 (en) | Manufacturing method of power semiconductor module and power semiconductor module | |
JP6468984B2 (en) | Semiconductor device | |
JP2007294768A (en) | Semiconductor device | |
JP4929919B2 (en) | Semiconductor integrated circuit device | |
KR100574813B1 (en) | Thermal head and thermal head unit | |
JP4549287B2 (en) | Semiconductor module | |
JP3434959B2 (en) | Head drive IC | |
JP3936681B2 (en) | Semiconductor device | |
JP2005123535A (en) | Semiconductor device | |
JPH08230229A (en) | Led printing head and driver ic therefor | |
JP4688281B2 (en) | Thermal head | |
JP2001353903A (en) | Optical print head |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060314 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060327 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090414 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100414 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110414 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110414 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120414 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130414 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |