JP3787135B2 - Ｄｔｘビット処理方法およびｄｔｘビット処理装置 - Google Patents

Description

本発明は、無線通信システムに係るもので、詳しくは、無線通信システムの基地局と加入者間のチャンネル状態に応じて、ダウンリンクのデータ伝送を適応的に制御し得る多重レベル変調方式のための非連続伝送ビット処理方法に関するものである。

近来、情報化時代に進入されて、通信分野のサービスの中心は、低速の音声通話サービスから音声通話を含んだオーディオ、ビデオなどのマルチメディアサービスに移動されている。このようなマルチメディアサービスを提供するためには、高速のデータ伝送が要求されるため、伝送媒体別に制限された電力及び周波数帯域などの資源を最大限効率的に使用するためのチャンネル容量の極大化が要求されている。

このように限定された資源を効率的に使用するために、多様な変復調技術が活用されている。

即ち、有線網の場合は、チャンネルの特性が安定されているため、高効率のＱＡＭ変復調技術が広く使用されるが、無線網の場合は、一般に、多重経路（ｍｕｌｔｉｐａｔｈ）やドップラー効果によるフェーディング現象（ｆａｄｉｎｇ ｅｆｆｅｃｔ）により、有線チャンネルに比べて安定的でないため、１Ｈｚ当り１〜２ビットを伝送するＦＳＫ及びＰＳＫ系列の変復調方式が使用される。然し、最近は、変復調技術の発達によって、基地局と加入者間の無線網においても１６−ＱＡＭ、６４−ＱＡＭ等の多重レベル変復調方式が採択されている。

現在、国内外におけるサービスまたは開発中の無線通信システムは、基地局と加入者間のチャンネルの状態に関係なく、固定された変復調方式を使用しているが、このようなシステムは、チャンネル状態が良い場合に高効率の変復調方式を使用するにも拘わらず、低効率の変復調方式を使用するようになって、システムの容量を極大化し得ないという問題点がある。また、チャンネルの状態が非常に悪い場合、それに係る適切なレベルの変復調方式を使用すべきであるが、チャンネルの状態に関係なく、固定された変復調方式を使用するようになって、伝送品質が低下され、よって、通信が断絶されてサービスに多くの問題点が発生するようになる。

このような問題点を解決するために、最近、３ＧＰＰ（３ｒｄ Ｇｅｎｅｒａｔｉｏｎ Ｐａｒｔｎｅｒｓｈｉｐ Ｐｒｏｊｅｃｔ）規格会議では、適応的変調技術（ａｄａｐｔｉｖｅ ｍｏｄｕｌａｔｉｏｎ）に基づいた高速ダウンリンクパケット伝送（ＨＳＤＰＡ：Ｈｉｇｈ Ｓｐｅｅｄ Ｄｏｗｎｌｉｎｋ Ｐｃｋｅｔ Ａｃｃｅｓｓ）に対する議論が進行されている。

即ち、ＱＰＳＫ（Ｑｕａｄｒａｔｕｒｅ Ｐｈａｓｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ；以下、ＱＰＳＫと略称す）変調方式では、非連続伝送ビットが割り当てられると、一つのビットがＩまたはＱ信号軸を表すことができるため、非連続伝送ビットが割り当てられた信号軸に対して電力を伝送しないことで、伝送率を低下することができる。然し、ＨＳＤＰＡ方式に対する関心が進行されるにつれて、ＱＡＭのような多重レベル変調方式が採択されているが、このような変調方式では、ＱＰＳＫと同様な方式の非連続伝送ビットの割当が適用されない。

且つ、前記３ＧＰＰ規格の高速ダウンリンクパケット伝送方式では、ＱＰＳＫだけでなく、１６−ＱＡＭ、６４−ＱＡＭなどの多重レベル変調方式が使用されるが、このような多重レベル変調方式を使用する場合、ダウンリンクパケット伝送において、非連続伝送ビットの処理方法に対する問題が発生される。

従って、日本国の三菱社により既存の変復調方式を変形して、非連続伝送ビットを一つのシンボルにまとめてＩＱ平面の原点にマッピングする方法が提案され、図４Ａに示したように、非連続伝送ビット処理方法として、伝送されるデータのない領域を４ビットの非連続伝送（Ｄｉｓｃｏｎｔｉｎｕｏｕｓ ｔｒａｎｓｍｉｓｓｉｏｎ；以下、ＤＴＸと略称す）シンボルにまとめて、図４Ｂに示したように、このＤＴＸシンボルをＩＱ平面の原点にマッピングして信号を伝送する。そして、図５Ａに示したように、伝送される信号の４ビットシンボルに２ビットのＤＴＸビットを満たして、図５Ｂに示したように、ＩＱ平面上の四つの信号点のみを使用してデータを伝送する。

然るに、このような従来非連続伝送ビット処理方法においては、既存の伝送チャンネルの多重化方式を変形させなければならないため、現在開発進行中のシステムとの互換性が難しく、ＤＴＸビットをグループ化して原点にマッピングしたり、２ビットずつシンボルに割り当てて、ＩＱ平面の四つの信号点のみを利用して信号を伝送するアルゴリズムの具現が非常に複雑になるという不都合な点があった。

本発明は、このような従来の課題に鑑みてなされたもので、挿入されたＤＴＸビットを除いた残りのビット値を固定的に有する信号集合に対して、Ｉ及びＱ信号軸に対する平均値を割当信号にして、非連続伝送ビットを伝送する多重レベル変調方式のための非連続伝送ビット処理方法を提供することを目的とする。

このような目的を達成するため、本発明に係る非連続伝送ビット処理方法においては、信号の入力を受ける段階と、入力信号にＤＴＸビットが存在しているかを判断する段階と、入力信号にＤＴＸビットが存在すると、ＩＱ平面からＤＴＸビットを除いた残りのビットが同様な信号点を検出する段階と、該検出された信号点に基づいて、予め決められた信号点Ｓに信号をマッピングする段階と、該当の信号点の電力レベルで前記信号を伝送する段階と、を順次行うことを特徴とする。

又、前記信号点Ｓは、前記信号のＤＴＸビットを除いた残りのビットが同様な信号点の数字及びＩＱ平面上の符号を考慮して決定されることを特徴とする。

又、前記入力信号の全てのビットがＤＴＸビットであると、信号はＩＱ平面の原点にマッピングされ、前記入力信号にＤＴＸビットが存在しないと、ＩＱ平面上の該当の信号点にマッピングされることを特徴とする。

又、前記入力信号にＤＴＸビットが存在しないと、ＩＱ平面上の該当の信号点にマッピングすることを特徴とする。

前記信号点Ｓは、前記信号のＤＴＸビットを除いた残りのビットが同様な信号点の数字を考慮して決定されることを特徴とする。

前記信号点Ｓは、ＩＱ平面上から前記信号のＤＴＸビットを除いた残りのビットが同様な信号点の符号を考慮して決定されることを特徴とする。

前記信号点Ｓは、前記信号のＤＴＸビットを除いた残りのビットが同様な信号点の数字及びＩＱ平面上の符号を夫々考慮して決定されることを特徴とする。

前記信号点Ｓは、前記信号のＤＴＸビットを除いた残りのビットが同様な信号点の数字及びＩＱ平面上の符号を考慮し、これら信号点をＩＱ平面のＩ軸及びＱ軸に基づいて平均して求められることを特徴とする。

前記入力信号の全てのビットがＤＴＸビットであるとき、信号をＩＱ平面の原点にマッピングすることを特徴とする。

前記入力信号にＤＴＸビットが存在しないとき、前記入力信号はＩＱ平面上の該当の信号点にマッピングされることを特徴とする。

以下で説明するように、本発明に係るＤＴＸビット処理方法においては、３ＧＰＰのＨＳＤＰＡ規格の多重化順序を変形させることなく、シンボルのＤＴＸビットを除いた残りのビット値を固定的に有する信号点集合中、最小電力を有する信号点に該当のシンボルをマッピングするため、平均伝送電力を減少させるという効果がある。

且つ、このようなＤＴＸビット処理アルゴリズムは、簡単に具現することができるため、実際のシステムに容易に適用し得るという効果がある。

以下、本発明の実施の形態に対し、図面に基づいて説明する。

図１は、本発明に係るＤＴＸビット処理方法が適用される基地局モデムの伝送部を示した概略図で、図示されたように、本発明に係るＤＴＸビット処理方法が適用される基地局モデムの伝送部においては、チャンネルコーディング、レートマッチング及びインタリービングを経て、無線フレームに分割された多様な伝送チャンネルを一つの合成チャンネル（ｃｏｍｐｏｓｉｔｅ ｃｈａｎｎｅｌ）に多重化するための伝送チャンネル多重化器（ＴｒＣＨ Ｍｕｌｔｉｐｌｅｘｅｒ）１０と、該多重化された合成チャンネルにＤＴＸビットを挿入するためのＤＴＸビット挿入モジュール２０と、前記合成チャンネルを物理的チャンネルに分割（ｓｅｇｍｅｎｔａｔｉｏｎ）するための物理的チャンネル分割モジュール３０と、チャンネル分割によって得られた各データセグメントをインタリービングするためのインタリーバ４０と、前記各データセグメントを対応物理チャンネルにマッピングするための物理的チャンネルマッピングモジュール５０と、を含んで構成されている。

且つ、図２Ａは、１６ＱＡＭの星状図で、図２Ｂは、本発明に係るＤＴＸビット処理方法を示した星状図で、図２Ａに示されたように、１６ＱＡＭ変調方式では、変調信号が決定されるために４ビットが割り当てられるべきである（勿論、６４ＱＡＭ変調方式では６ビットが割り当てられなければならない）。よって、ＤＴＸビットは、一つのシンボルに対して１〜４個が割り当てられる。一般に、ＭＱＡＭ方式の多重レベル変調方式が使用され、Ｍが２のＭ冪乗（ｅｘｐｏｎｅｎｔｉａｔｉｏｎ）の場合、ＤＴＸビットは、一つのシンボルに対して１からｍビットだけ割り当てることができる。ＤＴＸビットが変調ビットに割り当てられる組合は、ＤＴＸビット数及び位置によって多様に表れるが、本発明では、全てのＭビットがＤＴＸビットであると、ＩＱ平面の原点に信号をマッピングし、Ｍビット中一部分がＤＴＸビットであると、ＤＴＸビットを除いた残りのビット割当値を有する全ての信号のＩＱ値をＩＱ平面上の符号（＋、−）及びビット数を考慮して平均した後、特定の信号点にマッピングする。

例えば、図２Ｂに示したように、１ＸＸ０（ＸはＤＴＸビット）の信号を伝送する場合、ＤＴＸビットを除いた残りのビットが同様な四つの信号点１０００、１０１０、１１００、及び１１１０を夫々平均して信号点Ｓに割り当てる。

他の例として、１ＸＸＸの信号を伝送する場合、ＤＴＸビットを除いた残りのビットが同様な四つの信号点１０１１、１００１、１０１０、１０００、１１１０、１１００、１１１１及び１１０１を平均して割り当て、ＤＴＸビットを除いた残りの信号ビットの数及びＩＱ平面の符号を考慮して、前記１ＸＸ０信号と区分される信号点を割り当てる。

このとき、全てのビットがＤＴＸで構成された信号の場合も、このようなアルゴリズムによって原点に割り当てる。

本発明では、１６ＱＡＭ変調方式を例示して説明しているが、このような方式は、１６ＱＡＭ変調方式だけでなく、全てのＱＡＭ変調方式に一般的に適用される。

図３は、本発明に係るＤＴＸビット処理方法を示したフローチャートで、図示されたように、前記伝送チャンネル多重化器１０を通して２＾ＭビットＱＡＭ変調された信号がＤＴＸビット挿入モジュール２０に入力されると、該ＤＴＸビット挿入モジュール２０は、必要に応じて伝送される信号にＤＴＸビットを挿入する。ＤＴＸビット挿入モジュール２０を経た信号は、物理的チャンネル分割モジュール３０によりチャンネルが分割され、インタリーバ４０によりインタリービングされた後、物理的チャンネルマッピングモジュールに伝達される（Ｓ１０１）。次いで、該物理的チャンネルマッピングモジュール５０は、入力信号を構成するビット中ＤＴＸビットがあるかを判断し（Ｓ１０２）、もし、入力信号中ＤＴＸビットが存在すると、物理的チャンネルマッピングモジュール５０は、ＩＱ平面から前記入力信号のＤＴＸビットを除いた残りのビットが同様な信号点を検出して（Ｓ１０３）、ＩＱ平面のＩ及びＱ軸に基づいて、前記各信号点を平均する（Ｓ１０４）。その後、ＤＴＸビット検出モジュールは、前記入力信号からＤＴＸビットを除いた残りのデータビットの数及びＩＱ平面上の符号（＋と−）を考慮して、予め決められた信号点Ｓにマッピングする（Ｓ１０５）。もし、入力信号の全てのビットがＤＴＸビットであると、この信号はＩＱ平面の原点にマッピングする。このようにマッピングされた信号は、物理的チャンネルを通して該当の信号点の電力レベルに伝送される（Ｓ１０６）。

以上のように、本発明の好ましい実施形態を用いて本発明を例示してきたが、本発明は、この実施形態に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。

本発明に係る非連続伝送ビット処理方法が適用される基地局モデムの伝送部を示した概略ブロック図である。 本発明及び１６ＱＡＭの星状（ｃｏｎｓｔｅｌｌａｔｉｏｎ）図で、１６ＱＡＭの星状図である。 本発明及び１６ＱＡＭの星状（ｃｏｎｓｔｅｌｌａｔｉｏｎ）図で、本発明に係る非連続伝送ビット処理方法を示した星状図である。 本発明に係る非連続伝送ビット処理方法を示したフローチャートである。 従来非連続伝送ビットを割り当てる方法及びそのマッピングの方法を示した図で、ビットを割り当てる方法を示した図である。 従来非連続伝送ビットを割り当てる方法及びそのマッピングの方法を示した図で、割り当てられた非連続伝送ビットを含む信号をマッピングする方法を示した図である。 従来非連続伝送ビットを割り当てる他の方法及びそのマッピング方法を示した図で、ビットの他の割り当て方法を示した図である。 従来非連続伝送ビットを割り当てる他の方法及びそのマッピング方法を示した図で、割り当てられた非連続伝送ビットを含む信号をマッピングする方法を示した図である。

符号の説明

１０ 伝送チャンネル多重化器
２０ ＤＴＸビット挿入モジュール
３０ 物理的チャンネル分割モジュール
４０ インタリーバ
５０ 物理的チャンネルマッピングモジュール

Claims (19)

1. 複数のビットが割り当てられたシンボルを含む入力信号を受ける段階と、
   該入力信号にＤＴＸビットが存在しているかを判断する段階と、
   前記入力信号にＤＴＸビットが存在すると、ＩＱ平面からＤＴＸビットを除いた残りのビットが同様な信号点を検出する段階と、
   該検出された信号点に基づいて、予め決められた信号点Ｓに信号をマッピングする段階と、
   該当の信号点の電力レベルで前記信号を伝送する段階と、を順次行うことを特徴とする多重レベル変調方式の非連続伝送（以下、ＤＴＸと略称す）ビット処理方法。
2. 前記信号点Ｓは、ＤＴＸビットを除いた残りのビットが同様な信号点をＩＱ平面のＩ軸及びＱ軸に基づいて平均して求められることを特徴とする請求項１記載のＤＴＸビット処理方法。
3. 前記入力信号の全てのビットがＤＴＸビットであると、信号をＩＱ平面の原点にマッピングすることを特徴とする請求項１記載のＤＴＸビット処理方法。
4. 前記入力信号にＤＴＸビットが存在しないと、ＩＱ平面上の該当の信号点にマッピングすることを特徴とする請求項１記載のＤＴＸビット処理方法。
5. 前記信号点Ｓは、前記信号のＤＴＸビットを除いた残りのビットが同様な信号点の数を考慮して決定されることを特徴とする請求項２記載のＤＴＸビット処理方法。
6. 前記信号点Ｓは、ＩＱ平面上から前記信号のＤＴＸビットを除いた残りのビットが同様な信号点の符号を考慮して決定されることを特徴とする請求項２記載のＤＴＸビット処理方法。
7. 前記信号点Ｓは、前記信号のＤＴＸビットを除いた残りのビットが同様な信号点の数及びＩＱ平面上の符号を夫々考慮して決定されることを特徴とする請求項２記載のＤＴＸビット処理方法。
8. 前記信号点Ｓは、前記信号のＤＴＸビットを除いた残りのビットが同様な信号点の数及びＩＱ平面上の符号を考慮し、これら信号点をＩＱ平面のＩ軸及びＱ軸に基づいて平均して求められることを特徴とする請求項１記載のＤＴＸビット処理方法。
9. 前記入力信号の全てのビットがＤＴＸビットであるとき、信号をＩＱ平面の原点にマッピングすることを特徴とする請求項８記載のＤＴＸビット処理方法。
10. 前記入力信号にＤＴＸビットが存在しないとき、前記入力信号はＩＱ平面上の該当の信号点にマッピングされることを特徴とする請求項９記載のＤＴＸビット処理方法。
11. 複数のビットが割り当てられたシンボルを受信する手段と、
    前記シンボルが少なくとも１つのＤＴＸビットを含むかを判断する手段と、
    前記シンボルをＩＱ平面における予め設定された信号点Ｓにマッピングする手段と、
    前記シンボルが少なくとも１つのＤＴＸビットを含む場合に伝送電力レベルを低減する手段と、
    前記マッピングされた信号点の伝送電力レベルで前記シンボルを伝送する手段と、
    を有する非連続伝送（以下、ＤＴＸと略称す）ビット処理装置。
12. 前記信号点Ｓは、前記シンボルのＤＴＸビットでないビットが同じである信号点をＩＱ平面において平均化して求められることを特徴とする請求項１１記載のＤＴＸビット処理装置。
13. 前記信号点Ｓは、ＤＴＸビットでないビットの数、選択された信号点の数、選択された信号点のＩＱ平面における位置の少なくとも１つを考慮して決定されることを特徴とする請求項１１記載のＤＴＸビット処理装置。
14. 前記シンボルの少なくとも１つのビットがＤＴＸビットの場合に、ＩＱ平面の原点に前記シンボルがマッピングされることを特徴とする請求項１１記載のＤＴＸビット処理装置。
15. 前記シンボルがＤＴＸビットを含んでいない場合に、ＩＱ平面における前記シンボルのビットと同様のビットの信号点に前記シンボルがマッピングされることを特徴とする請求項１１記載のＤＴＸビット処理装置。
16. 前記信号点Ｓは、ＩＱ平面における信号点のシンボルのプラスおよびマイナスを考慮して決定されることを特徴とする請求項１２記載のＤＴＸビット処理装置。
17. 前記信号点Ｓは、ＤＴＸビットでないビットの数、選択された信号点の数、選択された信号点のＩＱ平面における位置の少なくとも１つを考慮して決定されることを特徴とする請求項１６記載のＤＴＸビット処理装置。
18. 前記シンボルの少なくとも１つのビットがＤＴＸビットの場合に、ＩＱ平面の原点に前記シンボルがマッピングされることを特徴とする請求項１７記載のＤＴＸビット処理装置。
19. 前記シンボルがＤＴＸビットを含んでいない場合に、ＩＱ平面において、前記シンボルに含まれるビットの信号点と同様の信号点に前記シンボルがマッピングされることを特徴とする請求項１８記載のＤＴＸビット処理装置。

Images