JP3786200B2 - Display device - Google Patents

Display device Download PDF

Info

Publication number
JP3786200B2
JP3786200B2 JP2002312362A JP2002312362A JP3786200B2 JP 3786200 B2 JP3786200 B2 JP 3786200B2 JP 2002312362 A JP2002312362 A JP 2002312362A JP 2002312362 A JP2002312362 A JP 2002312362A JP 3786200 B2 JP3786200 B2 JP 3786200B2
Authority
JP
Japan
Prior art keywords
signal
pwm
scanning
voltage
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2002312362A
Other languages
Japanese (ja)
Other versions
JP2004145185A (en
Inventor
弘光 中岡
寿昌 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2002312362A priority Critical patent/JP3786200B2/en
Priority to TW092129728A priority patent/TWI262468B/en
Priority to KR1020030075134A priority patent/KR100838876B1/en
Priority to US10/695,272 priority patent/US20040085332A1/en
Priority to CNB2003101023981A priority patent/CN100414575C/en
Publication of JP2004145185A publication Critical patent/JP2004145185A/en
Application granted granted Critical
Publication of JP3786200B2 publication Critical patent/JP3786200B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は、液晶表示素子や有機EL表示素子を用いた単純マトリクスディスプレイをPWM制御する表示装置に関する。
【0002】
【従来の技術】
マトリクス型表示装置は、走査電極と信号電極との交点の各画素にトランジスタなどの非線形素子を有するアクティブマトリクス型と、その交点の各画素は非線形素子を介さず直接表示素子に接続される単純マトリクス型とに大別される。単純マトリクスディスプレイ70は、図7に基本構造を示すように、対向する2枚の基板上に互いに直交するように複数の信号電極X(X1〜X4)及び複数の走査電極Y(Y1〜Y4)を設けている。この信号電極及び走査電極は、通常、それぞれ多数の電極で構成されるが、ここでは各4つの場合を例に説明する。
【0003】
単純マトリクスディスプレイは、図8のタイミングチャートに示すように、走査側駆動回路71の走査クロック、即ち信号取り込みのラッチパルスLPと同期して走査電極Y1〜Y4に走査電圧を順番に加え、同時に信号側駆動回路72から信号電極X1〜X4に信号電圧を加える。その際に、表示素子(例えば、液晶表示素子や有機EL表示素子など)による容量性結合のために、各走査電極と各信号電極との間にクロストーク現象が発生し、選択されている画素以外の画素にも低い電圧が印加される。単純マトリクスディスプレイの構造上、このクロストーク現象は避けられないが、通常これだけでは表示特性が大きく影響を受けることはない。
【0004】
この走査電圧及び信号電圧の印加を、1画面分の画像データを表すフレーム毎に繰り返すことにより、ディスプレイ上に画像が表示される。
【0005】
【発明が解決しようとする課題】
この単純マトリクスディスプレイの表示階調を制御するために、信号電極X1〜X4に印加する信号電圧をPWM(パルス幅変調;Pulse Width Modulation)制御することが行われる。この場合に、各信号電極X1〜X4には、図8の(ii)〜(v)に示されるように、それぞれの画素に応じて制御された幅の信号電圧が印加される。この例では、各信号電圧は、走査クロックLPの間隔期間Tiの途中のある位置から最後まで所定の幅で後部分に印加される、後寄せの場合を示している。
【0006】
このPWM制御では、それぞれの信号電圧の変化点(この場合は、立ち上がり点)で、図8の(vi)に代表して信号電極X1に関して示すように、ノイズ電圧Vnz−x1が発生し、このノイズ電圧Vnz−x1は走査電極Y1〜Y4の電位を変動させる。また、走査クロックLPの間隔期間Tiの終了時点毎に、図中▲1▼、▲2▼で示されるようなノイズも発生する。これらのノイズ電圧Vnz−x1によりクロストークの影響も大きくなる。他の信号電極X2〜X4についても同様に、ノイズ電圧Vnzが発生し、走査電極の電位を変動させる。
【0007】
これらのノイズ電圧Vnzは、各フレーム毎の同一走査期間(例えば、Y1)において常に同一方向の極性で発生するから、表示画面上に表示の濃淡や表示むらを引き起こしやすく、表示品位を劣化させる原因となっていた。なお、PWM制御の信号電圧を、走査クロックLPの間隔期間Tiの最初の部分から所定の幅だけ前部分に印加される前寄せとした場合にも、ノイズの極性が変わるだけで、同様である。
【0008】
そこで、本発明は、PWM制御における信号電圧の立ち上がり時、立ち下がり時に発生するノイズ電圧が、画面表示上に与える影響を実質的に無くすことができる単純マトリクスディスプレイをPWM制御する表示装置を提供することを目的とする。
【0009】
【課題を解決するための手段】
請求項1に記載の表示装置は、静電容量結合性の表示素子を介在して互いに直交するように複数の信号電極及び複数の走査電極が設けられている単純マトリクスディスプレイと、
前記複数の走査電極を順次走査して走査電圧を供給する走査側駆動部と、
該走査側駆動部の走査に同期して、前記信号電極の各々にPWM信号電圧を供給する信号側駆動部と、
前記走査側駆動部及び前記信号側駆動部の駆動タイミングを制御するとともに、前記信号電極の各々に供給されるPWM信号電圧に対して前寄せPWMデータと後寄せPWMデータとを選択可能に個別に含む画素用表示データと、該画素用表示データに含まれる前寄せPWMデータあるいは後寄せPWMデータのいずれかを選択するためのセレクト信号を含む制御信号を、前記信号側駆動部へ供給する制御回路とを備え、
前記信号側駆動部は、前記画素用表示データに個別に含まれる前寄せPWMデータと後寄せPWMデータとを個別に保持するシフトレジスタと、該シフトレジスタに個別に保持された前寄せPWMデータ後寄せPWMデータとのいずれかを前記セレクト信号にしたがって選択するデータセレクタと、該データセレクタから出力されるPWMデータに基づいて、前記信号電極の各々に前寄せPWMデータに応じた前寄せPWM信号電圧もしくは後寄せPWMデータに応じた後寄せPWM信号電圧を供給するドライバとを有することを特徴とする。
【0010】
請求項2に記載の表示装置は、請求項1に記載の表示装置において、前記単純マトリクスディスプレイは、有機EL表示素子を用いていることを特徴とする。
【0011】
請求項3に記載の表示装置は、請求項1又は2に記載の表示装置において、前記PWM信号電圧は、各走査電極に対して前記前寄せPWM信号電圧と前記後寄せPWM信号電圧とが所定の期間内に等しい回数になるように、制御されることを特徴とする。
【0014】
請求項4に記載の表示装置は、請求項1乃至3のいずれか1項に記載の表示装置において、前記信号側駆動部は、前記前寄せPWM信号電圧と前記後寄せPWM信号電圧とを所定のフレーム周期毎に切り替えることを特徴とする。
【0015】
請求項5に記載の表示装置は、請求項1または2に記載の表示装置において、前記信号側駆動部は、前記PWM信号電圧を、奇数番走査電極に対して前記後寄せPWM信号電圧であり偶数番走査電極に対して前記前寄せPWM信号電圧である後/前寄せ組み合わせと、奇数番走査電極に対して前記前寄せPWM信号電圧であり偶数番走査電極に対して前記後寄せPWM信号電圧である前/後寄せ組み合わせとを、フレーム周期毎に切り替えることを特徴とする。
【0016】
請求項6に記載の表示装置は、請求項1乃至5のいずれか1項に記載の表示装置において、前記信号側駆動部及び前記走査側駆動部は、前記PWM信号電圧及び前記走査電極に印加する走査電圧を、フレーム周期に所定の関係で同期させて交流化することを特徴とする。
【0017】
【発明の実施の形態】
以下、図面を参照して本発明の表示装置の実施の形態について、説明する。
【0018】
図1は本発明の実施の形態に係る表示装置の概略の構成を示す図であり、単純マトリクスディスプレイ10、走査側駆動回路20、信号側駆動回路30、電源回路40、及び制御回路50を備えている。
【0019】
図1において、ディスプレイ10は、対向する2枚の基板上に互いに直交するように複数の信号電極X(X1〜X4)及び複数の走査電極Y(Y1〜Y4)を設けている。この信号電極X及び走査電極Yは、通常、それぞれ数百程度の多数の電極で構成されるが、理解を容易にするために、ここでは各4つの場合を例にあげている。これらの信号電極Xと走査電極Yとの間には、液晶表示素子や有機EL表示素子が挟まれており、それらの各交点が表示画素となる。これらの各交点は静電容量で結合された構造であり、単純マトリクスディスプレイを構成している。
【0020】
電源回路40は、表示装置に交流化制御を行う場合に必要な6種類の電圧V0〜V5を発生し、走査側駆動回路20、信号側駆動回路30にそれぞれ供給する。これらの電圧は、電圧V0から電圧V5に向けて順々に高くなる(或いは低くなる)ように、各々所定の値に設定されている。なお、交流化制御を行わない場合には、必要な電圧数は少なくてよい。
【0021】
制御回路50は、表示データやクロック、各種の制御信号を形成し、走査側駆動回路20、信号側駆動回路30にそれぞれ供給する。表示データDは、ディスプレイ10の表示階調を制御するために、信号電極X1〜X4に印加する信号電圧のためのPWMデータである。
【0022】
本発明では、その信号電圧を、走査クロックLPの間隔期間の途中のある位置から最後まで所定の幅で後部分に印加される「後寄せPWM信号電圧(以下、後寄せ信号電圧)」とするか、走査クロックの間隔期間の最初の部分から所定の幅だけ前部分に印加される「前寄せPWM信号電圧(以下、前寄せ信号電圧)」とするかを、任意に選択可能にする。このために、各画素用の表示データDは、後寄せ信号電圧のためのPWMデータ(以下、後寄せデータ)D1と、前寄せ信号電圧のためのPWMデータ(以下、前寄せデータ)D2とを、含んでいる。この表示データDは信号側駆動回路30に供給される。
【0023】
データシフトクロックCKは、表示データDをシフトするクロックで、信号側駆動回路30に供給される。走査クロックLPは、走査側駆動回路20に供給されて走査電極Yを走査する走査信号となり、また信号側駆動回路30に供給されて1ライン分の表示データDをラッチするラッチ信号となる。交流化信号FRは、交流化駆動のための反転信号であり、交流化を行わない場合には不要である。
【0024】
セレクト信号SLは、供給された表示データDの後寄せデータD1を利用するか前寄せデータD2を利用するかを選択する信号であり、信号側駆動回路30に供給される。
【0025】
スタート信号STは、走査を開始する信号であり、走査側駆動回路20に供給される。
【0026】
走査側駆動回路20は、スタート信号ST、走査クロックLP及び交流化信号FRを受けて、走査電極Y1〜Y4に所定の走査電圧を発生しつつ、走査クロック間隔で順次走査する。
【0027】
信号側駆動回路30は、図2にその内部構成が示されている。シフトレジスタ31はシフトクロックCKによって表示データD(D1,D2)を順次取り込んでシフトする。データラッチ回路は1ライン分の表示データD(D1,D2)がシフトレジスタ31に格納されたときに、走査クロックLPによりその表示データD(D1,D2)ラッチする。
【0028】
データセレクタ33は、図3に示されるように、アンド回路AND1,AND2、ノット回路NOT及びオア回路ORから構成されており、データラッチ回路32からの表示データDのうちの後寄せデータD1か前寄せデータD2を、セレクト信号SLにしたがって選択して出力する。この選択は、画素データ毎、フレーム毎、複数フレーム毎等、各走査電極Y1〜Y4に対して前寄せと後寄せとが任意の期間内にほぼ等しい回数になるように、行われる。
【0029】
レベルシフタ34はデータセレクタ33からの選択された表示データD1あるいはD2のレベルを変換し、ドライバ35に供給する。ドライバ35は、レベルシフトされた表示データD1あるいはD2にしたがって、電源回路40からの電圧V0,V2、V3,及びV5により、それぞれ後寄せ信号電圧あるいは前寄せ信号電圧を発生し、信号電極X1〜X4に供給する。
【0030】
図4は、本発明の第1の実施の形態に係る表示装置の動作を説明するタイミングチャートである。
【0031】
図4において、走査クロックLPは(i)のように、走査間隔Ti毎に出力され、走査電極Yは(vii)のように走査クロックLPに同期して走査電極Y1〜Y4をフレーム毎に順次繰り返して選択する。
【0032】
一方、信号電極X1〜X4は、第1フレームでは後寄せ信号電圧が供給されており、したがってその後寄せ信号電圧は各走査間隔Tiの途中で立ち上がりその最後まで継続される。それらの立ち上がりのタイミングは、表示データに応じて、各走査間隔毎に、また各信号電極X1〜X4毎に異なる。
【0033】
この信号電圧の立ち上がり時に、図4(vi)に代表して信号電極X1に関して示すように第1フレームでは、正のノイズ電圧Vnz−x1が発生し、このノイズ電圧Vnz−x1は走査電極Y1〜Y4(主として選択されている走査電極。例、Y1)の電位を変動させる。
【0034】
引き続く第2フレームでは、信号電極X1〜X4は、前寄せ信号電圧が供給されており、したがってその前寄せ信号電圧は各走査間隔Tiの途中で立ち下がる。それらの立ち下がりのタイミングは、表示データに応じて、各走査間隔毎に、また各信号電極X1〜X4毎に異なる。
【0035】
この信号電圧の立ち上がり時に、図4(vi)に代表して信号電極X1に関して示すように第2フレームでは、負のノイズ電圧Vnz−x1が発生し、このノイズ電圧Vnz−x1は走査電極Y1〜Y4の電位を、第1フレームとは逆方向に変動させる。また、これらのノイズ電圧Vnz−x1によりクロストークの影響も大きくなる。
【0036】
このように、信号電圧の立ち上がりあるいは立ち下がりの変化点でノイズ電圧Vnz−x1は発生するものの、フレーム毎にそのノイズ電圧の極性が逆になる。したがって、走査電極Y1の選択されている走査期間では図4(vi)に矢印線で示すように、互いにノイズ電圧Vnz−x1の影響をうち消している。走査電極Y2〜Y4の選択されている走査期間においても同様に各々ノイズ電圧をうち消している。第3フレーム以降も同様である。更に、走査クロックLPの間隔期間Tiの終了時点毎に、図中▲1▼、▲2▼で示されるようなノイズも発生するが、これら図中▲1▼、▲2▼で示されるノイズもフレーム毎に逆極性となる。
【0037】
また、信号電極X2〜X4についても、信号電極X1で説明したのと同様に、ノイズ電圧Vnz−x2〜x4の影響は、うち消される。
【0038】
これにより、ノイズ電圧Vnzにより従来発生していた表示の濃淡やむらを実質的に無くすことができる。
【0039】
また、前寄せと後寄せとの切り替えを、フレーム毎に行うことに代えて、所定のフレーム周期毎(例えば、2周期毎、4周期毎など)に行ってもよい。各信号電極X1〜X4に印加されるPWM信号電圧を、それぞれの走査電極(例えば、Y1)に対して前寄せと後寄せとが任意の期間内にほぼ等しい回数になるようにすることにより、PWM制御における信号電圧の立ち上がり、あるいは立ち下がりに発生するノイズ電圧Vnzが画面表示上に与える影響が相互にうち消される。この任意の期間は、表示画像の視認上で問題のない範囲内にすればよい。
【0040】
更に、図4において、信号電極X3、X4については、図示とは異なって、第1,第3フレームで前寄せ信号電圧とし、第2,第4フレームで後寄せ信号電圧として、信号電極X1、X2の信号電圧と逆にしてもよい。このようにすることにより、信号電極X1〜X4間でもノイズ電圧Vnzによる影響をうち消すことができる。この信号電極の組み合わせは、交互(即ち、X1,X3とX2、X4)でもよく、全信号電極Xを2分するものであればよい。この考え方は、本発明の他の実施の形態においても、同様に適用することができる。
【0041】
図5は、本発明の第2の実施の形態に係る表示装置の動作を説明するタイミングチャートである。
【0042】
図5において、信号電極X1〜X4へのPWM信号電圧は、第1フレーム及び第3フレームでは、走査電極Y1,Y3、即ち奇数番走査電極が選択されている走査期間に対して後寄せであり、走査電極Y2,Y4、即ち偶数番走査電極が選択されている走査期間に対して前寄せである後/前寄せ組み合わせの信号電圧(以下、後/前寄せ信号電圧)を発生させている。また、第2フレーム及び第4フレームでは、走査電極Y1,Y3、即ち奇数番走査電極が選択されている走査期間に対して前寄せであり、走査電極Y2,Y4、即ち偶数番走査電極が選択されている走査期間に対して後寄せである前/後寄せ組み合わせの信号電圧(以下、前/後寄せ信号電圧)を発生させている。
【0043】
この場合のノイズ電圧Vnzは、図5(vi)に代表して信号電極X1に関して示すように、第1フレームでは、正−負−正−負のノイズ電圧Vnz−x1が発生し、第2フレームでは、負−正−負−正のノイズ電圧Vnz−x1が発生している。
【0044】
このように、信号電圧の立ち上がりあるいは立ち下がりの変化点でノイズ電圧Vnz−x1は発生するものの、フレーム毎に走査電極Y1〜Y4対応でそのノイズ電圧Vnz−x1の極性が逆になる。したがって、各走査電極Y1〜Y4の選択されている走査期間では図5(vi)に矢印線で示すように、互いにノイズ電圧Vnz−x1の影響をうち消している。第3フレーム以降も同様である。
【0045】
この第2の実施の形態では、第1の実施の形態と同様に、ノイズ電圧Vnzの影響をうち消すことができる。更に、後/前寄せ信号電圧と前/後寄せ信号電圧とで切り替えることにより、走査クロックLPの間隔期間Tiの各終了時点では信号電極の信号電圧が変化しないから、PWM信号電圧の変化点が減少する。したがって、図4(vi)の▲1▼、▲2▼で示されるようなノイズは発生せず、PWM信号電圧の変化点が減少するから、電源電圧やグランド電圧に対する影響を小さくできる。
【0046】
図6は、本発明の第3の実施の形態に係る表示装置の動作を説明するタイミングチャートである。
【0047】
図6において、図5の第2の実施の形態に、交流化信号による制御を付加したものである。
【0048】
この図6では、(i)のように、フレーム毎に交流化信号FRを正、負に切り替えて交流化を行っている。このため、(iii)、(iv)のように、交流化信号FRが正の期間では、信号電極Xへの信号電圧は、点灯電圧V0、消灯電圧V2であり、走査電極Yには選択時に電圧V5、非選択時に電圧V1が印加される。一方交流化信号FRが負の期間では、信号電極Xへの信号電圧は、点灯電圧V5、消灯電圧V3であり、走査電極Yには選択時に電圧V0、非選択時に電圧V4が印加される。なお、図6では、信号電極X2,X3については図示を省略している。
【0049】
この例では、交流化信号FRの周期と、後/前寄せ信号電圧あるいは前/後寄せ信号電圧とを同期させている。したがって、信号電極X1〜X4へのPWM信号電圧は、第1、第2フレームでは、走査電極Y1,Y3、即ち奇数番走査電極が選択されている走査期間に対して後寄せであり、走査電極Y2,Y4、即ち偶数番走査電極が選択されている走査期間に対してに前寄せである後/前寄せ信号電圧を発生させている。また、第3、第4フレームでは、走査電極Y1,Y3、即ち奇数番走査電極が選択されている走査期間に対して前寄せであり、走査電極Y2,Y4、即ち偶数番走査電極が選択されている走査期間に対して後寄せである前/後寄せ信号電圧を発生させている。
【0050】
この場合のノイズ電圧Vnzは、図6(v)に代表して信号電極X1に関して示すように第1、第2フレームでは、正−負−正−負のノイズ電圧Vnz−x1が発生し、第3,第4フレームでは、負−正−負−正のノイズ電圧Vnz−x1が発生している。なお、例えば第1フレームと第2フレームでは交流化に伴い、電圧極性が反転しているので、ノイズ電圧Vnz−x1は画面表示上への影響において同方向である。
【0051】
したがって、2フレーム毎に走査電極Y1〜Y4対応でそのノイズ電圧Vnz−x1の極性が逆になる。図6(v)は、走査電極Yへのノイズの影響を示しているが、交流化制御に伴い前述のような選択・非選択に応じてその走査電圧が異なるので、理解を容易にするためにイメージ図として示している。
【0052】
これにより、図6(v)に矢印線で示すように、各走査電極Y1〜Y4の選択されている走査期間では、第1フレームのノイズ電圧と第3フレームのノイズ電圧とがその影響をうち消し合い、第2フレームのノイズ電圧と第4フレームのノイズ電圧とがその影響をうち消し合う。
【0053】
なお、交流化信号FRの周期と、後/前寄せ信号電圧あるいは前/後寄せ信号電圧とは、図6の例に限られることなく、それぞれ適切な周期を選択することができる。
【0054】
この第3の実施の形態では、第2の実施の形態と同様の効果を得ることができ、更に、交流化駆動の表示においても、駆動電圧の極性変更に関わらず、ノイズ電圧による影響を軽減することができる。
【0055】
【発明の効果】
本発明によれば、各信号電極X1〜X4に印加されるPWM信号電圧を、各走査電極(例えば、Y1)に対して前寄せと後寄せとが任意の期間内にほぼ等しくなるように制御するから、PWM制御における信号電圧の立ち上がり(あるいは、立ち下がり)に発生するノイズ電圧が画面表示上に与える影響が相互にうち消される。この任意の期間は、表示画像の視認上で問題のない範囲内にすればよい。これにより、ノイズ電圧により従来発生していた表示の濃淡やむらを実質的に無くすことができる。
【0056】
また、前記前寄せと前記後寄せとの切り替えは、所定のフレーム周期毎(例えば、1周期毎、2周期毎、4周期毎など)に行うことにより、他の表示制御との整合を採ることが容易である。
【0057】
また、PWM信号電圧は、後/前寄せ信号電圧と、前/後寄せ信号電圧とで切り替えることにより、PWM信号電圧の変化点が減少するから、電源電圧やグランド電圧に対する影響を小さくできる。更に、交流化駆動の表示においても、駆動電圧の極性変更に関わらず、ノイズ電圧による影響を同様に軽減することができる。
【図面の簡単な説明】
【図1】本発明に係る表示装置の構成を示す図。
【図2】図1の信号側駆動回路の構成図。
【図3】図2のデータセレクタの構成例を示す図。
【図4】第1の実施の形態に係る表示装置のタイミングチャート。
【図5】第2の実施の形態に係る表示装置のタイミングチャート。
【図6】第3の実施の形態に係る表示装置のタイミングチャート。
【図7】従来の単純マトリクスディスプレイの基本構造を示す図。
【図8】図7のタイミングチャート。
【符号の説明】
10 単純マトリクスディスプレイ
20 走査側駆動回路
30 信号側駆動回路
31 シフトレジスタ
32 データラッチ回路
33 データセレクタ
34 レベルシフタ
35 ドライバ
40 電源回路
50 制御回路
LP 走査クロック(ラッチパルス)
SL セレクト信号
D(D1,D2) 表示データ
X(X1〜X4) 信号電極
Y(Y1〜Y4) 走査電極
Vnz ノイズ電圧
FR 交流化信号
[0001]
BACKGROUND OF THE INVENTION
The present invention relates Viewing device you PWM control a simple matrix display using a liquid crystal display element and an organic EL display device.
[0002]
[Prior art]
The matrix type display device includes an active matrix type having a non-linear element such as a transistor at each pixel at the intersection of the scanning electrode and the signal electrode, and a simple matrix in which each pixel at the intersection is directly connected to the display element without passing through the non-linear element. Broadly divided into types. As shown in FIG. 7, the simple matrix display 70 has a plurality of signal electrodes X (X1 to X4) and a plurality of scanning electrodes Y (Y1 to Y4) so as to be orthogonal to each other on two opposing substrates. Is provided. The signal electrode and the scanning electrode are usually composed of a large number of electrodes, respectively, but here, four cases will be described as an example.
[0003]
As shown in the timing chart of FIG. 8, the simple matrix display sequentially applies scanning voltages to the scanning electrodes Y1 to Y4 in synchronization with the scanning clock of the scanning side drive circuit 71, that is, the latch pulse LP for signal capture, and simultaneously outputs signals. A signal voltage is applied from the side drive circuit 72 to the signal electrodes X1 to X4. At this time, a crosstalk phenomenon occurs between each scanning electrode and each signal electrode due to capacitive coupling by a display element (for example, a liquid crystal display element or an organic EL display element), and the selected pixel A low voltage is also applied to the other pixels. This crosstalk phenomenon is unavoidable due to the structure of the simple matrix display, but usually the display characteristics are not greatly affected by this phenomenon.
[0004]
By repeating the application of the scanning voltage and the signal voltage for each frame representing image data for one screen, an image is displayed on the display.
[0005]
[Problems to be solved by the invention]
In order to control the display gradation of the simple matrix display, the signal voltage applied to the signal electrodes X1 to X4 is controlled by PWM (Pulse Width Modulation). In this case, a signal voltage having a width controlled according to each pixel is applied to each of the signal electrodes X1 to X4 as shown in (ii) to (v) of FIG. In this example, each signal voltage is applied to the rear part with a predetermined width from a certain position in the middle of the interval period Ti of the scanning clock LP to the end, and shows a case of rearward alignment.
[0006]
In this PWM control, a noise voltage Vnz-x1 is generated at the change point of each signal voltage (in this case, the rising point), as shown with respect to the signal electrode X1 as represented by (vi) in FIG. The noise voltage Vnz-x1 changes the potential of the scan electrodes Y1 to Y4. In addition, noise as indicated by (1) and (2) in the figure also occurs at the end of the interval period Ti of the scanning clock LP. These noise voltages Vnz-x1 also increase the influence of crosstalk. Similarly, the noise voltage Vnz is generated for the other signal electrodes X2 to X4, and the potential of the scanning electrode is changed.
[0007]
These noise voltages Vnz are always generated with the same direction polarity in the same scanning period (for example, Y1) for each frame. Therefore, the display voltage tends to cause shading and display unevenness on the display screen, resulting in deterioration of display quality. It was. Note that the same applies to the case where the PWM control signal voltage is applied to the front part by a predetermined width from the first part of the interval period Ti of the scanning clock LP, only that the noise polarity changes. .
[0008]
Therefore, the present invention provides a display device for PWM control of a simple matrix display that can substantially eliminate the influence of noise voltage generated at the rise and fall of the signal voltage in PWM control on the screen display. For the purpose.
[0009]
[Means for Solving the Problems]
The display device according to claim 1 is a simple matrix display in which a plurality of signal electrodes and a plurality of scanning electrodes are provided so as to be orthogonal to each other with a capacitively coupled display element interposed therebetween,
A scanning-side driving unit that sequentially scans the plurality of scanning electrodes and supplies a scanning voltage;
A signal-side drive unit that supplies a PWM signal voltage to each of the signal electrodes in synchronization with scanning of the scan-side drive unit;
The drive timing of the scanning side drive unit and the signal side drive unit is controlled, and the PWM signal voltage supplied to each of the signal electrodes can be selected separately from the forward PWM data and the backward PWM data. A control circuit for supplying the signal-side drive unit with a display signal for the pixel, and a control signal including a select signal for selecting either the front-end PWM data or the rear-end PWM data included in the pixel display data And
The signal side driver includes a shift register for holding separately the PWM asked rear and PWM data data submitted prior to individually included in the pixel display data, and the PWM data submitted before held separately to the shift register A data selector that selects any one of the post-alignment PWM data according to the select signal, and the front-end PWM signal corresponding to the pre-alignment PWM data to each of the signal electrodes based on the PWM data output from the data selector And a driver for supplying a post-alignment PWM signal voltage corresponding to the voltage or post-alignment PWM data.
[0010]
The display device according to claim 2 is the display device according to claim 1, wherein the simple matrix display uses an organic EL display element.
[0011]
According to a third aspect of the present invention, in the display device according to the first or second aspect, the PWM signal voltage includes a predetermined PWM signal voltage and a predetermined PWM signal voltage for each scan electrode. It is characterized in that it is controlled so as to be the same number of times within the period.
[0014]
A display device according to a fourth aspect is the display device according to any one of the first to third aspects, wherein the signal-side drive unit predetermines the forward PWM signal voltage and the backward PWM signal voltage. It is characterized by switching every frame period.
[0015]
According to a fifth aspect of the present invention, in the display device according to the first or second aspect , the signal-side drive unit is configured to use the PWM signal voltage for the odd-numbered scan electrodes as the post-shift PWM signal voltage. A post / leading combination that is the forward PWM signal voltage for even-numbered scan electrodes, and the forward PWM signal voltage for odd-numbered scan electrodes and the post-adjusted PWM signal voltage for even-numbered scan electrodes This is characterized in that the front / rearward combination is switched every frame period .
[0016]
The display device according to claim 6 is the display device according to any one of claims 1 to 5 , wherein the signal side drive unit and the scan side drive unit apply the PWM signal voltage and the scan electrode. The scanning voltage to be synchronized is synchronized with the frame period in a predetermined relationship and is converted into an alternating current.
[0017]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of Viewing device of the present invention will be described with reference to the drawings.
[0018]
FIG. 1 is a diagram showing a schematic configuration of a display device according to an embodiment of the present invention, which includes a simple matrix display 10, a scanning side driving circuit 20, a signal side driving circuit 30, a power supply circuit 40, and a control circuit 50. ing.
[0019]
In FIG. 1, the display 10 is provided with a plurality of signal electrodes X (X1 to X4) and a plurality of scanning electrodes Y (Y1 to Y4) on two opposing substrates so as to be orthogonal to each other. The signal electrode X and the scanning electrode Y are usually composed of a large number of electrodes of about several hundreds, but for ease of understanding, four examples are given here as examples. A liquid crystal display element and an organic EL display element are sandwiched between the signal electrode X and the scanning electrode Y, and their intersections become display pixels. Each of these intersections has a structure coupled by electrostatic capacity, and constitutes a simple matrix display.
[0020]
The power supply circuit 40 generates six types of voltages V0 to V5 necessary for performing AC control on the display device, and supplies them to the scanning side drive circuit 20 and the signal side drive circuit 30, respectively. Each of these voltages is set to a predetermined value so as to increase (or decrease) sequentially from the voltage V0 to the voltage V5. Note that when the AC control is not performed, the number of necessary voltages may be small.
[0021]
The control circuit 50 forms display data, a clock, and various control signals, and supplies them to the scanning side driving circuit 20 and the signal side driving circuit 30, respectively. The display data D is PWM data for signal voltages applied to the signal electrodes X1 to X4 in order to control the display gradation of the display 10.
[0022]
In the present invention, the signal voltage is referred to as “a post-shift PWM signal voltage (hereinafter referred to as a post-shift signal voltage)” that is applied to the rear portion with a predetermined width from a position in the middle of the interval of the scan clock LP to the end. Alternatively, it is possible to arbitrarily select whether to use the “advanced PWM signal voltage (hereinafter referred to as the“ advanced signal voltage ”)” applied to the front part by a predetermined width from the first part of the interval period of the scanning clock. For this reason, the display data D for each pixel includes PWM data (hereinafter referred to as “adjusted data”) D1 for the after-adjusted signal voltage, and PWM data (hereinafter referred to as “adjusted data”) D2 for the approximated signal voltage. Is included. This display data D is supplied to the signal side drive circuit 30.
[0023]
The data shift clock CK is a clock for shifting the display data D and is supplied to the signal side drive circuit 30. The scanning clock LP is supplied to the scanning side drive circuit 20 to be a scanning signal for scanning the scanning electrode Y, and is supplied to the signal side driving circuit 30 to be a latch signal for latching the display data D for one line. The AC signal FR is an inverted signal for AC driving, and is not necessary when AC is not performed.
[0024]
The select signal SL is a signal for selecting whether to use the trailing data D1 or the leading data D2 of the supplied display data D, and is supplied to the signal side drive circuit 30.
[0025]
The start signal ST is a signal for starting scanning, and is supplied to the scanning side drive circuit 20.
[0026]
The scanning side drive circuit 20 receives the start signal ST, the scanning clock LP, and the AC signal FR, and sequentially scans the scanning electrodes Y1 to Y4 at a scanning clock interval while generating a predetermined scanning voltage.
[0027]
The internal structure of the signal side drive circuit 30 is shown in FIG. The shift register 31 sequentially takes and shifts display data D (D1, D2) by the shift clock CK. Data latch circuit when the display data D for one line (D1, D2) is stored in the shift register 31, the latch the display data D (D1, D2) by the scan clock LP.
[0028]
As shown in FIG. 3, the data selector 33 is composed of AND circuits AND1 and AND2, a NOT circuit NOT, and an OR circuit OR, and the display data D from the data latch circuit 32 is preceded by the trailing data D1. The shift data D2 is selected and output according to the select signal SL. This selection is performed so that the forward and backward movements of the scanning electrodes Y1 to Y4 are approximately equal times within an arbitrary period, such as for each pixel data, for each frame, for each of a plurality of frames.
[0029]
The level shifter 34 converts the level of the display data D1 or D2 selected from the data selector 33 and supplies it to the driver 35. The driver 35 generates a trailing signal voltage or a leading signal voltage based on the voltages V0, V2, V3, and V5 from the power supply circuit 40 in accordance with the level-shifted display data D1 or D2, respectively. Supply to X4.
[0030]
FIG. 4 is a timing chart for explaining the operation of the display device according to the first embodiment of the present invention.
[0031]
In FIG. 4, the scanning clock LP is output at every scanning interval Ti as shown in (i), and the scanning electrode Y is sequentially applied to the scanning electrodes Y1 to Y4 every frame in synchronization with the scanning clock LP as shown in (vii). Select repeatedly.
[0032]
On the other hand, the signal electrodes X1 to X4 are supplied with the trailing signal voltage in the first frame, and therefore the trailing signal voltage rises in the middle of each scanning interval Ti and continues to the end. The rise timings differ for each scanning interval and for each signal electrode X1 to X4 according to display data.
[0033]
At the rising edge of this signal voltage, a positive noise voltage Vnz-x1 is generated in the first frame as shown with respect to the signal electrode X1 as shown in FIG. 4 (vi), and this noise voltage Vnz-x1 is generated by the scanning electrodes Y1 to Y1. The potential of Y4 (mainly selected scan electrode, eg, Y1) is varied.
[0034]
In the subsequent second frame, the signal electrodes X1 to X4 are supplied with the leading signal voltage, and therefore the leading signal voltage falls in the middle of each scanning interval Ti. The timing of their fall differs for each scanning interval and for each signal electrode X1 to X4 according to display data.
[0035]
At the rise of the signal voltage, a negative noise voltage Vnz-x1 is generated in the second frame as shown with respect to the signal electrode X1 as shown in FIG. 4 (vi), and the noise voltage Vnz-x1 is generated by the scanning electrodes Y1 to Y1. The potential of Y4 is changed in the opposite direction to the first frame. Further, the influence of crosstalk is increased by the noise voltage Vnz-x1.
[0036]
Thus, although the noise voltage Vnz-x1 is generated at the change point of the rise or fall of the signal voltage, the polarity of the noise voltage is reversed every frame. Therefore, in the scanning period in which the scanning electrode Y1 is selected, the influence of the noise voltage Vnz-x1 is canceled out as shown by the arrow line in FIG. Similarly, the noise voltage is extinguished in the scanning period in which the scanning electrodes Y2 to Y4 are selected. The same applies to the third and subsequent frames. Furthermore, noise as indicated by (1) and (2) in the figure is generated at each end point of the interval period Ti of the scanning clock LP, but noise indicated by (1) and (2) in these figures is also generated. Each frame has a reverse polarity.
[0037]
In addition, as for the signal electrodes X2 to X4, the influence of the noise voltages Vnz-x2 to x4 is eliminated, as described for the signal electrode X1.
[0038]
As a result, it is possible to substantially eliminate the shading and unevenness of the display that have conventionally occurred due to the noise voltage Vnz.
[0039]
Further, the switching between the front alignment and the back alignment may be performed every predetermined frame period (for example, every 2 periods, every 4 periods, etc.) instead of being performed every frame. By making the PWM signal voltage applied to each of the signal electrodes X1 to X4 so that the forward and backward movements of the respective scanning electrodes (for example, Y1) are approximately equal in an arbitrary period, The influence of the noise voltage Vnz generated at the rise or fall of the signal voltage in the PWM control on the screen display is eliminated. This arbitrary period may be within a range that causes no problem in viewing the display image.
[0040]
Further, in FIG. 4, the signal electrodes X3 and X4 are different from those shown in the figure, and the signal electrodes X1 and X4 are used as the forward signal voltage in the first and third frames and as the backward signal voltage in the second and fourth frames. The signal voltage of X2 may be reversed. In this way, the influence of the noise voltage Vnz can be eliminated even between the signal electrodes X1 to X4. The combination of the signal electrodes may be alternate (that is, X1, X3 and X2, X4) as long as all signal electrodes X are divided into two. This concept can be similarly applied to other embodiments of the present invention.
[0041]
FIG. 5 is a timing chart for explaining the operation of the display device according to the second embodiment of the present invention.
[0042]
In FIG. 5, the PWM signal voltage to the signal electrodes X1 to X4 is shifted toward the scanning period in which the scanning electrodes Y1, Y3, that is, the odd-numbered scanning electrodes are selected in the first frame and the third frame. The scanning electrodes Y2 and Y4, that is, the signal voltage of the rear / front-adjusted combination (hereinafter referred to as the rear / front-adjusted signal voltage) that is forward-adjusted with respect to the scanning period in which the even-numbered scan electrodes are selected. Further, in the second frame and the fourth frame, the scanning electrodes Y1, Y3, that is, the odd-numbered scanning electrodes are shifted toward the scanning period, and the scanning electrodes Y2, Y4, that is, the even-numbered scanning electrodes are selected. A signal voltage (hereinafter referred to as a forward / backward signal voltage) of a forward / backward combination that is rearward with respect to the scanning period being generated is generated.
[0043]
The noise voltage Vnz in this case is a positive-negative-positive-negative noise voltage Vnz-x1 generated in the first frame, as shown for the signal electrode X1 as representative of FIG. Then, a negative-positive-negative-positive noise voltage Vnz-x1 is generated.
[0044]
Thus, although the noise voltage Vnz-x1 is generated at the change point of the rise or fall of the signal voltage, the polarity of the noise voltage Vnz-x1 is reversed corresponding to the scan electrodes Y1 to Y4 for each frame. Therefore, the influence of the noise voltage Vnz-x1 is eliminated in the scanning period in which each of the scanning electrodes Y1 to Y4 is selected, as indicated by the arrow line in FIG. The same applies to the third and subsequent frames.
[0045]
In the second embodiment, as in the first embodiment, the influence of the noise voltage Vnz can be eliminated. Furthermore, by switching between the back / front signal voltage and the front / back signal voltage, the signal voltage of the signal electrode does not change at each end point of the interval period Ti of the scan clock LP. Decrease. Therefore, noise as indicated by (1) and (2) in FIG. 4 (vi) does not occur and the change point of the PWM signal voltage is reduced, so that the influence on the power supply voltage and the ground voltage can be reduced.
[0046]
FIG. 6 is a timing chart for explaining the operation of the display device according to the third embodiment of the present invention.
[0047]
In FIG. 6, control by an AC signal is added to the second embodiment of FIG.
[0048]
In FIG. 6, as shown in (i), the AC signal FR is switched between positive and negative for each frame to perform AC. For this reason, as shown in (iii) and (iv), during the period in which the AC signal FR is positive, the signal voltage to the signal electrode X is the lighting voltage V0 and the extinguishing voltage V2, and the scanning electrode Y is selected when selected. The voltage V5 is applied when the voltage V5 is not selected. On the other hand, during the period when the AC signal FR is negative, the signal voltage to the signal electrode X is the lighting voltage V5 and the extinguishing voltage V3, and the voltage V0 is applied to the scanning electrode Y when selected and the voltage V4 is applied when not selected. In FIG. 6, the signal electrodes X2 and X3 are not shown.
[0049]
In this example, the period of the AC signal FR is synchronized with the rear / front-end signal voltage or the front / back-end signal voltage. Therefore, the PWM signal voltage to the signal electrodes X1 to X4 is shifted toward the scanning period in which the scanning electrodes Y1 and Y3, that is, the odd-numbered scanning electrodes are selected in the first and second frames. Y2 / Y4, that is, a rear / leading signal voltage that is forwarded is generated for a scanning period in which even-numbered scanning electrodes are selected. In the third and fourth frames, the scanning electrodes Y1 and Y3, that is, the odd-numbered scanning electrodes are moved forward with respect to the scanning period, and the scanning electrodes Y2 and Y4, that is, the even-numbered scanning electrodes are selected. A front / rear signal voltage that is rearward for a scanning period is generated.
[0050]
The noise voltage Vnz in this case is a positive-negative-positive-negative noise voltage Vnz-x1 generated in the first and second frames as shown in FIG. 6 (v) with respect to the signal electrode X1. 3. In the fourth frame, a negative-positive-negative-positive noise voltage Vnz-x1 is generated. Note that, for example, the voltage polarity of the first frame and the second frame is inverted due to alternating current, so the noise voltage Vnz-x1 is in the same direction with respect to the influence on the screen display.
[0051]
Therefore, the polarity of the noise voltage Vnz-x1 is reversed corresponding to the scan electrodes Y1 to Y4 every two frames. FIG. 6 (v) shows the influence of noise on the scan electrode Y, but the scan voltage varies depending on the selection / non-selection as described above in accordance with the AC control, so that the understanding is easy. Is shown as an image diagram.
[0052]
As a result, as indicated by an arrow line in FIG. 6 (v), the noise voltage of the first frame and the noise voltage of the third frame have the influence during the selected scanning period of each of the scanning electrodes Y1 to Y4. The noise voltage of the second frame and the noise voltage of the fourth frame cancel out their influences.
[0053]
Note that the cycle of the AC signal FR and the rear / leading signal voltage or the front / leading signal voltage are not limited to the example of FIG. 6, and appropriate cycles can be selected.
[0054]
In the third embodiment, the same effect as in the second embodiment can be obtained, and also in the AC drive display, the influence of the noise voltage is reduced regardless of the change in the polarity of the drive voltage. can do.
[0055]
【The invention's effect】
According to the present invention, the PWM signal voltage applied to each of the signal electrodes X1 to X4 is controlled so that the forward and backward positions of the scan electrodes (for example, Y1) are substantially equal within an arbitrary period. Therefore, the influence on the screen display of the noise voltage generated at the rise (or fall) of the signal voltage in the PWM control is eliminated. This arbitrary period may be within a range that causes no problem in viewing the display image. As a result, it is possible to substantially eliminate the shading and unevenness of the display that have conventionally occurred due to the noise voltage.
[0056]
In addition, the switching between the front alignment and the back alignment is performed at predetermined frame periods (for example, every 1 period, every 2 periods, every 4 periods, etc.), so as to be consistent with other display controls. Is easy.
[0057]
Further, the switching point of the PWM signal voltage is reduced by switching between the rear / fronting signal voltage and the front / lasting signal voltage, so that the influence on the power supply voltage and the ground voltage can be reduced. Further, in the AC drive display, the influence of the noise voltage can be similarly reduced regardless of the change in the polarity of the drive voltage.
[Brief description of the drawings]
FIG. 1 shows a structure of a display device according to the present invention.
FIG. 2 is a configuration diagram of a signal side drive circuit in FIG. 1;
FIG. 3 is a diagram showing a configuration example of a data selector in FIG. 2;
FIG. 4 is a timing chart of the display device according to the first embodiment.
FIG. 5 is a timing chart of the display device according to the second embodiment.
FIG. 6 is a timing chart of the display device according to the third embodiment.
FIG. 7 is a diagram showing a basic structure of a conventional simple matrix display.
FIG. 8 is a timing chart of FIG.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 10 Simple matrix display 20 Scan side drive circuit 30 Signal side drive circuit 31 Shift register 32 Data latch circuit 33 Data selector 34 Level shifter 35 Driver 40 Power supply circuit 50 Control circuit LP Scan clock (latch pulse)
SL Select signal D (D1, D2) Display data X (X1 to X4) Signal electrode Y (Y1 to Y4) Scan electrode Vnz Noise voltage FR AC signal

Claims (6)

静電容量結合性の表示素子を介在して互いに直交するように複数の信号電極及び複数の走査電極が設けられている単純マトリクスディスプレイと、
前記複数の走査電極を順次走査して走査電圧を供給する走査側駆動部と、
該走査側駆動部の走査に同期して、前記信号電極の各々にPWM信号電圧を供給する信号側駆動部と、
前記走査側駆動部及び前記信号側駆動部の駆動タイミングを制御するとともに、前記信号電極の各々に供給されるPWM信号電圧に対して前寄せPWMデータと後寄せPWMデータとを選択可能に個別に含む画素用表示データと、該画素用表示データに含まれる前寄せPWMデータあるいは後寄せPWMデータのいずれかを選択するためのセレクト信号を含む制御信号を、前記信号側駆動部へ供給する制御回路とを備え、
前記信号側駆動部は、前記画素用表示データに個別に含まれる前寄せPWMデータと後寄せPWMデータとを個別に保持するシフトレジスタと、該シフトレジスタに個別に保持された前寄せPWMデータ後寄せPWMデータとのいずれかを前記セレクト信号にしたがって選択するデータセレクタと、該データセレクタから出力されるPWMデータに基づいて、前記信号電極の各々に前寄せPWMデータに応じた前寄せPWM信号電圧もしくは後寄せPWMデータに応じた後寄せPWM信号電圧を供給するドライバとを有することを特徴とする、表示装置。
A simple matrix display in which a plurality of signal electrodes and a plurality of scanning electrodes are provided so as to be orthogonal to each other via a capacitively coupled display element;
A scanning-side driving unit that sequentially scans the plurality of scanning electrodes and supplies a scanning voltage;
A signal-side drive unit that supplies a PWM signal voltage to each of the signal electrodes in synchronization with scanning of the scan-side drive unit;
The drive timing of the scanning side drive unit and the signal side drive unit is controlled, and the PWM signal voltage supplied to each of the signal electrodes can be selected separately from the forward PWM data and the backward PWM data. A control circuit for supplying the signal-side drive unit with a display signal for the pixel, and a control signal including a select signal for selecting either the front-end PWM data or the rear-end PWM data included in the pixel display data And
The signal side driver includes a shift register for holding separately the PWM asked rear and PWM data data submitted prior to individually included in the pixel display data, and the PWM data submitted before held separately to the shift register A data selector that selects any one of the post-alignment PWM data according to the select signal, and the front-end PWM signal corresponding to the pre-alignment PWM data to each of the signal electrodes based on the PWM data output from the data selector And a driver for supplying a post-shift PWM signal voltage corresponding to the voltage or the post-push PWM data.
前記単純マトリクスディスプレイは、有機EL表示素子を用いていることを特徴とする、請求項1に記載の表示装置。  The display device according to claim 1, wherein the simple matrix display uses an organic EL display element. 前記PWM信号電圧は、各走査電極に対して前記前寄せPWM信号電圧と前記後寄せPWM信号電圧とが所定の期間内に等しい回数になるように、制御されることを特徴とする、請求項1又は2に記載の表示装置。  The PWM signal voltage is controlled such that the forward PWM signal voltage and the backward PWM signal voltage are equal to each scanning electrode within a predetermined period. The display device according to 1 or 2. 前記信号側駆動部は、前記前寄せPWM信号電圧と前記後寄せPWM信号電圧とを所定のフレーム周期毎に切り替えることを特徴とする、請求項1乃至3のいずれか1項に記載の表示装置。  4. The display device according to claim 1, wherein the signal-side driving unit switches between the forward PWM signal voltage and the backward PWM signal voltage every predetermined frame period. 5. . 前記信号側駆動部は、前記PWM信号電圧を、奇数番走査電極に対して前記後寄せPWM信号電圧であり偶数番走査電極に対して前記前寄せPWM信号電圧である後/前寄せ組み合わせと、奇数番走査電極に対して前記前寄せPWM信号電圧であり偶数番走査電極に対して前記後寄せPWM信号電圧である前/後寄せ組み合わせとを、フレーム周期毎に切り替えることを特徴とする、請求項1または2に記載の表示装置。The signal-side drive unit is configured such that the PWM signal voltage is the trailing PWM signal voltage with respect to the odd-numbered scanning electrodes and the trailing / leading combination that is the leading PWM signal voltage with respect to the even-numbered scanning electrodes; The forward / rearward combination that is the forward PWM signal voltage for the odd-numbered scan electrodes and the forward-shifted PWM signal voltage for the even-numbered scan electrodes is switched every frame period. Item 3. The display device according to Item 1 or 2 . 前記信号側駆動部及び前記走査側駆動部は、前記PWM信号電圧及び前記走査電極に印加する走査電圧を、フレーム周期に所定の関係で同期させて交流化することを特徴とする、請求項1乃至5のいずれか1項に記載の表示装置。  2. The signal side driving unit and the scanning side driving unit convert the PWM signal voltage and a scanning voltage applied to the scanning electrode into an alternating current in synchronization with a frame period in a predetermined relationship. 6. The display device according to any one of items 1 to 5.
JP2002312362A 2002-10-28 2002-10-28 Display device Expired - Lifetime JP3786200B2 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2002312362A JP3786200B2 (en) 2002-10-28 2002-10-28 Display device
TW092129728A TWI262468B (en) 2002-10-28 2003-10-27 Display driving method and display device
KR1020030075134A KR100838876B1 (en) 2002-10-28 2003-10-27 Method for driving display and display apparatus
US10/695,272 US20040085332A1 (en) 2002-10-28 2003-10-27 Display driving method and display device
CNB2003101023981A CN100414575C (en) 2002-10-28 2003-10-28 Display driving method and display unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002312362A JP3786200B2 (en) 2002-10-28 2002-10-28 Display device

Publications (2)

Publication Number Publication Date
JP2004145185A JP2004145185A (en) 2004-05-20
JP3786200B2 true JP3786200B2 (en) 2006-06-14

Family

ID=32457286

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002312362A Expired - Lifetime JP3786200B2 (en) 2002-10-28 2002-10-28 Display device

Country Status (1)

Country Link
JP (1) JP3786200B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2006075768A1 (en) 2005-01-11 2008-06-12 ローム株式会社 Capacitive load driving method, capacitive load driving device, and liquid crystal display device
JP2006201327A (en) * 2005-01-19 2006-08-03 Seiko Epson Corp Signal generation circuit, electrooptical apparatus and its driving method
JP4587222B2 (en) * 2005-11-29 2010-11-24 ローム株式会社 Class D amplifier and audio equipment including the same
CN110910820A (en) * 2019-12-20 2020-03-24 京东方科技集团股份有限公司 Display driving method and device and display system

Also Published As

Publication number Publication date
JP2004145185A (en) 2004-05-20

Similar Documents

Publication Publication Date Title
KR100843523B1 (en) A method of operating a liquid crystal display device, a liquid crystal display device, and an lcd panel
TWI410913B (en) A matrix driving method and a circuit, and a display device using the same
US20060028426A1 (en) LCD apparatus for improved inversion drive
JP4566459B2 (en) Display device
KR100618509B1 (en) Driving circuit for a display device
JP5341191B2 (en) Display device and driving method of display device
KR20080054190A (en) Display apparatus and method of driving the same
JP2002207463A5 (en)
JP2005195986A (en) Liquid crystal display and method for driving the same
JPH0894997A (en) Liquid crystal display device
JP3786200B2 (en) Display device
KR100838876B1 (en) Method for driving display and display apparatus
JP2009063881A (en) Liquid crystal display device and its driving method
JP2007163703A (en) Liquid crystal display device and driving method of liquid crystal display device
JP2008009227A (en) Image data output unit and liquid crystal display device
JP2004145186A (en) Display driving method and display device
JP2000214826A (en) Liquid crystal display and driving method thereof
JPH11119741A (en) Liquid crystal display device and data driver used for it
KR20030016717A (en) Liquid crystal display
JP2007171567A (en) Liquid crystal display device
JP2003208133A (en) Liquid crystal display device and its driving method
JP2536407B2 (en) Active matrix liquid crystal display device
JP4176423B2 (en) Driving method of liquid crystal display device
JPH08136892A (en) Liquid crystal display device
JP2003005152A (en) Liquid crystal display device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041101

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050315

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050512

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20051122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060119

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060314

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060314

R150 Certificate of patent or registration of utility model

Ref document number: 3786200

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120331

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120331

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130331

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140331

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term