JP3779306B2 - Ceramic substrate and method of forming thin film on roughened surface of ceramic substrate - Google Patents

Ceramic substrate and method of forming thin film on roughened surface of ceramic substrate Download PDF

Info

Publication number
JP3779306B2
JP3779306B2 JP2004175658A JP2004175658A JP3779306B2 JP 3779306 B2 JP3779306 B2 JP 3779306B2 JP 2004175658 A JP2004175658 A JP 2004175658A JP 2004175658 A JP2004175658 A JP 2004175658A JP 3779306 B2 JP3779306 B2 JP 3779306B2
Authority
JP
Japan
Prior art keywords
thin film
ceramic substrate
conductor layer
ceramic
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004175658A
Other languages
Japanese (ja)
Other versions
JP2004260220A (en
Inventor
康隆 伊藤
好孝 三枝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2004175658A priority Critical patent/JP3779306B2/en
Publication of JP2004260220A publication Critical patent/JP2004260220A/en
Application granted granted Critical
Publication of JP3779306B2 publication Critical patent/JP3779306B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Manufacturing Of Printed Wiring (AREA)

Description

本発明は、セラミックス基板及びセラミックス基板の粗化面への薄膜形成方法に関するものである。   The present invention relates to a ceramic substrate and a method for forming a thin film on a roughened surface of a ceramic substrate.

従来より、発熱量の大きい電子部品等を実装するための基板等として、各種のセラミックス基板が製造されている。
このようなセラミックス基板は、一般的にセラミックスの焼結体からなる絶縁基材の表面などに、配線パターン等のような金属製の導体層が形成されたものとして知られている。
Conventionally, various ceramic substrates have been manufactured as substrates for mounting electronic components and the like that generate a large amount of heat.
Such a ceramic substrate is generally known as having a metal conductor layer such as a wiring pattern formed on the surface of an insulating base made of a ceramic sintered body.

図4には、従来におけるセラミックス基板10が例示されている。このセラミックス基板10を構成する絶縁基材11には、表裏の導通を図るためのスルーホール12を構成するスルーホール形成用孔13が形成されている。前記スルーホール形成用孔13内には、導電性金属ペーストが充填されることにより、スルーホール内導体層14が形成されている。そして、セラミックス基板10の表面には、導体パターン15が形成されている。また、前記導体パターン15と、スルーホール形成用孔13の開口部から露出しているスルーホール内導体層14の端面とは、面接触により電気的に接続した状態となっている。   FIG. 4 illustrates a conventional ceramic substrate 10. The insulating base material 11 constituting the ceramic substrate 10 is formed with a through hole forming hole 13 constituting a through hole 12 for conducting conduction between the front and back sides. A through-hole conductor layer 14 is formed in the through-hole forming hole 13 by filling with a conductive metal paste. A conductor pattern 15 is formed on the surface of the ceramic substrate 10. In addition, the conductor pattern 15 and the end surface of the through-hole conductor layer 14 exposed from the opening of the through-hole forming hole 13 are electrically connected by surface contact.

前記セラミックス基板10は、例えばグリーンシートに導電性金属ペーストを印刷することによりスルーホール内導体層14を形成した後、焼成を施すという手順を経て作製される。また、焼成を経て得られる絶縁基材(焼結体)11にはラッピング等による表面研磨処理が施され、この処理により肉厚及び表面粗さ等の調節が図られる。そして、絶縁基材11表面に所定の方法(薄膜法、厚膜法、めっき法等)に従って金属膜を形成することにより、最終製品としての導体パターン15を備えるセラミックス基板10が得られている。   The ceramic substrate 10 is manufactured through a procedure in which, for example, a conductive metal paste 14 is printed on a green sheet to form the through-hole conductor layer 14 and then fired. Further, the insulating base material (sintered body) 11 obtained through firing is subjected to a surface polishing process such as lapping, and the thickness and surface roughness are adjusted by this process. And the ceramic substrate 10 provided with the conductor pattern 15 as the final product is obtained by forming a metal film on the surface of the insulating base material 11 according to a predetermined method (a thin film method, a thick film method, a plating method, etc.).

ところで、セラミックス基板10の場合、同一面内に異種の物質、つまり濡れ性の良い金属部分と濡れ性に劣るセラミックス部分とが混在していることがその特徴として挙げられる。   By the way, in the case of the ceramic substrate 10, it is mentioned as a feature that different substances, that is, a metal part with good wettability and a ceramic part with poor wettability are mixed in the same plane.

これを換言すると、前記各成膜方法によって導体パターン15を形成したとしても、セラミックス−金属間に化学的な結合力による密着力を充分に期待できないということを意味するものである。   In other words, even if the conductor pattern 15 is formed by each of the film forming methods, it means that sufficient adhesion force due to a chemical bonding force cannot be expected between the ceramic and the metal.

よって、このような導体パターン15の場合、セラミックス−金属間の密着力は主として絶縁基材11の表面粗さの大きさ、つまり絶縁基材11表面の凹凸による物理的なアンカー効果に依存することになる。   Therefore, in the case of such a conductor pattern 15, the adhesion between the ceramic and the metal mainly depends on the surface roughness of the insulating base material 11, that is, the physical anchor effect due to the unevenness of the surface of the insulating base material 11. become.

従って、密着性に優れた導体パターン15を得るためには、例えば最終工程にて行われる表面研磨処理により、絶縁基材11の表面粗さを好適なアンカー効果をもたらし得る範囲に設定しておくことなどが有効となる。そして、上記のような対策を施さないときには、密着力不足によって導体パターン15が剥離し易いものとなってしまう。   Therefore, in order to obtain the conductor pattern 15 having excellent adhesion, the surface roughness of the insulating base material 11 is set within a range that can bring about a suitable anchor effect, for example, by surface polishing performed in the final process. It becomes effective. And when the above countermeasures are not taken, the conductor pattern 15 will be easily peeled off due to insufficient adhesion.

しかし、従来の一般的な方法により表面研磨処理を行うと、絶縁基材11の表面ばかりでなく、スルーホール内導体層14の露出部分も砥粒の攻撃を受ける結果となる。この場合、当該部分の金属がセラミックス部分以上に削り取られ、端面にボイド16等ができてしまうという不具合が生じる。このため、導体パターン15と端面との接続状態が悪くなり、接続信頼性が低下してしまう(図5参照)。   However, when the surface polishing treatment is performed by a conventional general method, not only the surface of the insulating base material 11 but also the exposed portion of the through-hole conductor layer 14 is attacked by abrasive grains. In this case, the metal of the said part is scraped off more than a ceramic part, and the malfunction that the void 16 etc. will be made in an end surface arises. For this reason, the connection state between the conductor pattern 15 and the end face is deteriorated, and the connection reliability is lowered (see FIG. 5).

本発明は上記の事情に鑑みてなされたものであり、その第1の目的は、同一面内にセラミックス部分と金属部分とが混在しているときでも、そのような面に対して密着性に優れた薄膜を形成することができるセラミックス基板を提供することにある。   The present invention has been made in view of the above circumstances, and the first object thereof is to provide adhesion to such a surface even when a ceramic portion and a metal portion are mixed in the same surface. An object of the present invention is to provide a ceramic substrate capable of forming an excellent thin film.

本発明の第2の目的は、粗化面に対して密着性に優れた薄膜を容易にかつ確実に形成することが可能なセラミックス基板の粗化面への薄膜形成方法を提供することにある。   A second object of the present invention is to provide a method for forming a thin film on a roughened surface of a ceramic substrate, which can easily and reliably form a thin film having excellent adhesion to the roughened surface. .

上記の課題を解決するために、請求項1に記載の第1の発明では、窒化アルミニウム製の絶縁基材と金属製のスルーホール内導体層と金属薄膜とからなるセラミックス基板において、前記絶縁基材の表面粗さが0.01μm〜5μmの範囲内であり、前記スルーホール内導体層の表面粗さが0.002μm〜2μmの範囲内であり、かつ前記絶縁基材の表面粗さが、前記スルーホール内導体層の表面粗さより大きいことを特徴とするセラミックス基板をその要旨としている。 In order to solve the above problems, in the first invention according to claim 1, in the ceramic substrate comprising an insulating base made of aluminum nitride, a metal through-hole conductor layer and a metal thin film , the insulating group The surface roughness of the material is in the range of 0.01 μm to 5 μm, the surface roughness of the conductor layer in the through hole is in the range of 0.002 μm to 2 μm, and the surface roughness of the insulating substrate is The gist of the ceramic substrate is that it is larger than the surface roughness of the conductor layer in the through hole.

この場合、絶縁基材を構成するセラミックスを窒化アルミニウム(AlN)であることが望ましい。また、スルーホール内導体層を構成する金属を、タングステン(W)、モリブデン(Mo)、銅(Cu)から選択される少なくともいずれかとしても良い。 In this case, it is desirable that the ceramic constituting the insulating substrate is aluminum nitride (AlN). In addition, the metal constituting the through-hole conductor layer may be at least one selected from tungsten (W), molybdenum (Mo), and copper (Cu).

また、請求項3に記載の第2の発明では、メタライジング法、スパッタリング法、めっき法、蒸着法、イオンプレーティング法、活性金属法及びCVD法から選択される少なくともいずれかの成膜法によって、セラミックス製の絶縁基材と金属製のスルーホール内導体層とからなるセラミックス基板の粗化面に金属薄膜または非金属薄膜を形成することを特徴とする請求項1のセラミックス基板の粗化面への薄膜形成方法をその要旨としている。 According to a second aspect of the present invention, the metallizing method, the sputtering method, the plating method, the vapor deposition method, the ion plating method, the active metal method, and the CVD method are used. 2. A roughened surface of a ceramic substrate according to claim 1, wherein a metal thin film or a non-metallic thin film is formed on the roughened surface of the ceramic substrate comprising a ceramic insulating base and a metal through-hole conductor layer. The gist of the thin film forming method is as follows.

更に、請求項4に記載の第3の発明では、ドライフィルム及び液体レジストから選択される少なくともいずれかを用いることによって、セラミックス製の絶縁基材と金属製のスルーホール内導体層とからなるセラミックス基板の粗化面に非金属薄膜を形成することを特徴とする請求項1のセラミックス基板の粗化面への薄膜形成方法をその要旨としている。 Furthermore, in the third invention according to claim 4, the ceramic comprising the ceramic insulating substrate and the metal through-hole conductor layer by using at least one selected from a dry film and a liquid resist. The gist of the method for forming a thin film on a roughened surface of a ceramic substrate according to claim 1, wherein a nonmetallic thin film is formed on the roughened surface of the substrate.

以下、本発明のセラミックス基板、及びこのようなセラミックス基板を製造するときの手順等について説明する。
本発明のセラミックス基板は、窒化アルミニウム製の絶縁基材と金属製のスルーホール内導体層とが少なくとも同一面内にて混在した状態にあることを特色としている。この基板において、絶縁基材の表面粗さ及びスルーホール内導体層の表面粗さは、それぞれ0.01μm〜5μm,0.002μm〜2μmの範囲内である必要がある。
Hereinafter, the ceramic substrate of the present invention and the procedures for manufacturing such a ceramic substrate will be described.
The ceramic substrate of the present invention is characterized in that an insulating base made of aluminum nitride and a metal through-hole conductor layer are mixed at least in the same plane. In this substrate, the surface roughness of the insulating base and the surface roughness of the conductor layer in the through hole must be in the range of 0.01 μm to 5 μm and 0.002 μm to 2 μm, respectively.

絶縁基材の表面粗さが0.01μm未満であると、所定のアンカー効果を得ることができず、セラミックス基板表面に形成された薄膜が剥離し易くなるからである。一方、絶縁基材の表面粗さが5μmを越えると、アンカー効果の向上を図ることはできても、基材表面の平滑性が損なわれることになり、好適ではないからである。   This is because if the surface roughness of the insulating base material is less than 0.01 μm, a predetermined anchor effect cannot be obtained, and the thin film formed on the ceramic substrate surface is easily peeled off. On the other hand, if the surface roughness of the insulating substrate exceeds 5 μm, the anchor effect can be improved, but the smoothness of the substrate surface is impaired, which is not preferable.

また、スルーホール内導体層の表面粗さが2μmを越えた場合、スルーホール内導体層とその上に形成された薄膜との接続状態が悪くなり、特に両者がいずれも導体層であるときには両者間に電気的な接続不良等が発生し易くなる。 In addition, when the surface roughness of the conductor layer in the through hole exceeds 2 μm, the connection state between the conductor layer in the through hole and the thin film formed thereon deteriorates, especially when both are conductor layers. An electrical connection failure or the like is likely to occur between them.

そして、本発明のセラミックス基板においては、絶縁基材及びスルーホール内導体層の表面粗さを上記範囲内に設定すると共に、絶縁基材の表面粗さをスルーホール内導体層の表面粗さより大きくしておくことが好適である。 In the ceramic substrate of the present invention, the surface roughness of the insulating base and the through-hole conductor layer is set within the above range, and the surface roughness of the insulating base is larger than the surface roughness of the through-hole conductor layer. It is preferable to keep it.

この場合、絶縁基材の表面粗さ及びスルーホール内導体層の表面粗さは、それぞれ0.1μm〜0.5μm,0.02μm〜0.2μm程度(即ち、前者に対する後者の表面粗さの値が数分の1以下)となることが好ましい。 In this case, the surface roughness of the insulating substrate and the surface roughness of the conductor layer in the through hole are about 0.1 μm to 0.5 μm and 0.02 μm to 0.2 μm, respectively (that is, the latter surface roughness of the former is The value is preferably a fraction of a value).

本発明において絶縁基材を構成するセラミックスは、AlNであることが望ましい。その理由は、電子部品等搭載するための基板に要求される高い熱伝導性を有するばかりでなく、後述する諸方法によって表面粗さの好適範囲に容易に調節することができるからである。   In the present invention, the ceramic constituting the insulating substrate is preferably AlN. This is because not only has high thermal conductivity required for a substrate for mounting electronic components and the like, but also can be easily adjusted to a suitable range of surface roughness by various methods described later.

スルーホール内導体層を構成する金属は、W,Mo,Cuから選択される少なくともいずれかであることが望ましく、特にはWであることが良い。その理由は、これらをペースト状にして印刷することにより、絶縁基材に容易にスルーホール内導体層を形成することができるからである。また、後述する諸方法によって表面粗さの好適範囲に容易に調節することができるからである。また、ここに列挙した金属以外にも、例えばニオブ(Nb)、タンタル(Ta)、金(Au)、銀(Ag)等の金属であっても良い。 The metal constituting the through-hole conductor layer is preferably at least one selected from W, Mo, and Cu, and is particularly preferably W. The reason is that the conductor layer in the through hole can be easily formed on the insulating base material by printing them in a paste form. Moreover, it is because it can adjust to the suitable range of surface roughness easily by various methods mentioned later. In addition to the metals listed here, metals such as niobium (Nb), tantalum (Ta), gold (Au), and silver (Ag) may be used.

上記のようなセラミックス基板を作製する場合、まずAlNのセラミックス粉末にバインダ、焼結助剤等を添加しかつ混練することにより、原料スラリーが作製される。そして、前記スラリーを原料としてシート成形またはプレス成形を行うことにより、平板状のグリーンシートが製造される。   When producing the ceramic substrate as described above, first, a raw material slurry is produced by adding and kneading a binder, a sintering aid and the like to the ceramic powder of AlN. Then, by performing sheet molding or press molding using the slurry as a raw material, a flat green sheet is produced.

このようにして得られるグリーンシートには、従来公知の加工法によって、貫通孔等のようなスルーホール内導体層形成用の構造が設けられる。そして、例えばW,Ta,Cu等を主成分として含む導電性金属ペーストを作製し、それをグリーンシートに印刷することなどにより、前記貫通孔等に金属製のスルーホール内導体層が形成される。その後、前記グリーンシートは脱脂・仮焼成・本焼成を経ることによって、緻密なセラミックス焼結体となる。 The green sheet thus obtained is provided with a structure for forming a through-hole conductor layer such as a through hole by a conventionally known processing method. Then, for example, a conductive metal paste containing W, Ta, Cu or the like as a main component is prepared, and printed on a green sheet, thereby forming a metal through-hole conductor layer in the through-hole or the like. . Thereafter, the green sheet becomes a dense ceramic sintered body through degreasing, temporary firing, and main firing.

次いで、セラミックス焼結体(絶縁基材・スルーホール内導体層)の表面粗さ及び全体の肉厚を所定の範囲に調節することを目的として、物理的方法(ラッピング)または化学的方法(エッチング)による表面処理が行われる。この場合、物理的方法及び化学的方法を単独でまたは組合わせて行なうこととしても良い。そして、これらの表面処理方法のうち少なくともいずれかを施すことによって、セラミックス焼結体に所定の粗化面(絶縁基材の表面粗さが0.01μm〜5μm、スルーホール内導体層の表面粗さが0.002μm〜2μm)が形成される。 Next, the physical method (wrapping) or chemical method (etching) is used to adjust the surface roughness and overall thickness of the ceramic sintered body (insulating base material / conductor layer in the through-hole ) to a predetermined range. ) Surface treatment is performed. In this case, the physical method and the chemical method may be performed alone or in combination. Then, by applying at least one of these surface treatment methods, the ceramic sintered body has a predetermined roughened surface (the surface roughness of the insulating substrate is 0.01 μm to 5 μm, the surface roughness of the conductor layer in the through hole). 0.002 μm to 2 μm) is formed.

ラッピングとは遊離砥粒による加工法の一種であり、より詳細にはラップと称する工具と被加工物との間に研磨用の砥粒を介在させた状態で相対運動を行うことによって被加工物を加工するという方法である。   Lapping is a kind of processing method using loose abrasive grains. More specifically, a workpiece is obtained by performing relative motion in a state where abrasive grains are interposed between a tool called a lap and the workpiece. It is a method of processing.

そして、本発明において、ラッピングはセラミックス酸化物、セラミックス炭化物、セラミックス窒化物及びダイヤモンドから選択される少なくともいずれかを主成分として含む研磨用の砥粒を用いて行われる。その理由は、硬いセラミックスを研磨して所定の粗化面を得るためには、被加工物と同程度以上の硬さを持つ砥粒を使用する必要があるからである。   And in this invention, lapping is performed using the abrasive grain for grinding | polishing which contains at least any one selected from ceramic oxide, ceramic carbide, ceramic nitride, and diamond as a main component. This is because it is necessary to use abrasive grains having a hardness equal to or higher than that of the workpiece in order to polish hard ceramics to obtain a predetermined roughened surface.

前記研磨用の砥粒としては、例えばSiCを主成分とするGC砥粒、Alを主成分とするWA砥粒、AlとZrOとを主成分とするFO砥粒、SiOを主成分とするFQ砥粒等、最終仕上げ用のダイヤモンド砥粒が挙げられる。 Examples of the abrasive grains for polishing, for example, GC abrasive grains mainly composed of SiC, Al 2 O 3 WA abrasive grains mainly composed of, Al 2 O 3 and ZrO 2 and FO abrasive grains mainly composed of, Examples include final finishing diamond abrasive grains such as FQ abrasive grains mainly composed of SiO 2 .

GC砥粒を用いた場合、砥粒の粒度は1200メッシュ〜3000メッシュ程度であることが好適である。WA砥粒を用いた場合、砥粒の粒度は700μm〜1200μm程度であることが好適である。FO砥粒を用いた場合、砥粒の粒度は400メッシュ〜800メッシュ程度であることが好適である。FQ砥粒を用いた場合、砥粒の粒度は400メッシュ〜800メッシュ程度であることが好適である。ダイヤモンド砥粒を用いた場合、砥粒の平均粒径は0.5μm〜4.0μm程度であることが好適である。   When GC abrasive grains are used, the grain size of the abrasive grains is preferably about 1200 to 3000 mesh. When WA abrasive grains are used, the grain size of the abrasive grains is preferably about 700 μm to 1200 μm. When FO abrasive grains are used, the grain size of the abrasive grains is preferably about 400 to 800 mesh. When FQ abrasive grains are used, the grain size of the abrasive grains is preferably about 400 mesh to 800 mesh. When diamond abrasive grains are used, the average grain diameter of the abrasive grains is preferably about 0.5 μm to 4.0 μm.

そして、ここに列挙した砥粒以外にも、例えば他のセラミックス酸化物(Fe,TiO,MgO,CeO,Cr,CrO等)、セラミックス炭化物(ZrC,BC,TiC等)、セラミックス窒化物(BN,Si,TiN等)などを主成分として含む砥粒を用いても良い。この後、仕上げとしてダイヤモンド砥粒を用いた研磨が行われる。 In addition to the abrasive grains listed here, for example, other ceramic oxides (Fe 2 O 3 , TiO 2 , MgO, CeO 2 , Cr 2 O 3 , CrO 3, etc.), ceramic carbides (ZrC, B 4 C, etc.) , TiC, etc.), abrasive grains containing ceramic nitride (BN, Si 3 N 4 , TiN, etc.) as main components may be used. Thereafter, polishing using diamond abrasive grains is performed as a finish.

本発明においてエッチングとは、NaOH,KOH等を溶解した強アルカリ液や、NaCO,KCO,NH等を溶解した弱アルカリ液を用いて、被加工物の表面を溶解するという方法をいうものである。 In the present invention, etching refers to dissolving the surface of a workpiece using a strong alkaline solution in which NaOH, KOH or the like is dissolved, or a weak alkaline solution in which Na 2 CO 3 , K 2 CO 3 , NH 3 or the like is dissolved. This is the method.

上記のいずれかの表面処理方法を実施することによって得られた粗化面には、次いでセラミックス基板において導体層や絶縁層となるような金属薄膜や非金属薄膜が形成される。   On the roughened surface obtained by carrying out any of the surface treatment methods described above, a metal thin film or a non-metal thin film is formed which becomes a conductor layer or an insulating layer on the ceramic substrate.

金属薄膜は、メタライジング法、スパッタリング法、めっき法、蒸着法、イオンプレーティング法、活性金属法及びCVD法から選択される少なくともいずれかの成膜法によって形成される。これらの方法は、密着性に優れた金属薄膜をセラミックス焼結体の粗化面に形成する手段として適しているからである。   The metal thin film is formed by at least one film forming method selected from metallizing method, sputtering method, plating method, vapor deposition method, ion plating method, active metal method, and CVD method. This is because these methods are suitable as means for forming a metal thin film having excellent adhesion on the roughened surface of the ceramic sintered body.

前記の各種の成膜法によって得られる金属薄膜としては、例えば導体パターン形成用材料として一般に使用されるCuのほか、Au,Ag,Ni,Co,Al,Fe,Ti,Cr等の薄膜が挙げられる。なお、金属薄膜の厚さは、0.05μm〜5μm程度であることが良い。   Examples of the metal thin film obtained by the various film forming methods described above include thin films such as Au, Ag, Ni, Co, Al, Fe, Ti, and Cr in addition to Cu generally used as a material for forming a conductor pattern. It is done. The thickness of the metal thin film is preferably about 0.05 μm to 5 μm.

非金属薄膜は、ドライフィルム及び液体レジストから選択される少なくともいずれかを用いることによって形成される。これらの材料は、非金属薄膜(例えば、各種レジスト等のような樹脂絶縁層など)を粗化面に形成する材料として適しているからである。なお、上記材料を用いた場合の非金属薄膜の厚さは、5μm〜50μm程度であることが良い。   The nonmetallic thin film is formed by using at least one selected from a dry film and a liquid resist. This is because these materials are suitable as materials for forming a non-metallic thin film (for example, a resin insulating layer such as various resists) on the roughened surface. Note that the thickness of the non-metallic thin film in the case of using the above materials is preferably about 5 μm to 50 μm.

そして、非金属薄膜として樹脂絶縁層を形成するような場合にあっては、例えば感光性ポリイミド樹脂、感光性エポキシ樹脂、感光性アルカリ樹脂等を用いることが好適である。   And when forming a resin insulation layer as a nonmetallic thin film, it is suitable to use photosensitive polyimide resin, photosensitive epoxy resin, photosensitive alkali resin, etc., for example.

なお、このような非金属薄膜は、先に挙げたメタライジング法、スパッタリング法、めっき法、蒸着法、イオンプレーティング法、活性金属法及びCVD法から選択される少なくともいずれかの成膜法によっても形成可能である。   In addition, such a non-metallic thin film is formed by at least one film forming method selected from the metallizing method, the sputtering method, the plating method, the vapor deposition method, the ion plating method, the active metal method, and the CVD method mentioned above. Can also be formed.

上述したように、本発明のセラミックス基板は、好適なアンカー効果をもたらし得るような表面粗さに設定された粗化面を備えたものとなっている。よって、同一面内にセラミックス部分と金属部分とが混在しているときでも、当該粗化面に形成された薄膜であれば、極めて密着性に優れたものとなる。   As described above, the ceramic substrate of the present invention has a roughened surface set to a surface roughness that can provide a suitable anchor effect. Therefore, even when the ceramic portion and the metal portion are mixed in the same plane, the thin film formed on the roughened surface has excellent adhesion.

また、本発明の薄膜形成方法によると、粗化面に対して密着性に優れた薄膜を容易にかつ確実に形成することが可能となる。   Further, according to the thin film forming method of the present invention, it is possible to easily and reliably form a thin film having excellent adhesion to the roughened surface.

以上詳述したように、本発明のセラミックス基板によれば、同一面内にセラミックス部分と金属部分とが混在しているときでも、そのような面に対して密着性に優れた薄膜を形成することができるという優れた効果を奏する。   As described above in detail, according to the ceramic substrate of the present invention, even when a ceramic portion and a metal portion are mixed in the same plane, a thin film having excellent adhesion to such a surface is formed. There is an excellent effect of being able to.

また、本発明のセラミックス基板のセラミックス基板の粗化面への薄膜形成方法によると、粗化面に対して密着性に優れた薄膜を容易にかつ確実に形成することができるという優れた効果を奏する。   In addition, according to the method of forming a thin film on the roughened surface of the ceramic substrate of the ceramic substrate of the present invention, an excellent effect that a thin film having excellent adhesion to the roughened surface can be easily and reliably formed. Play.

以下、本発明をAlN基板に具体化した実施例を図1〜図3に基づき詳細に説明する。
本実施例では、平均粒径が1.1μmのAlN粉末1000gに、焼結助剤としてのY粉末を50g、アクリル系バインダを120g、並びに所定量の可塑剤、分散剤及び溶剤としてのエタノールを添加したものを均一に混練することによって、グリーンシート7を得るための原料スラリーを作製した。
Hereinafter, an embodiment in which the present invention is embodied in an AlN substrate will be described in detail with reference to FIGS.
In this example, 1000 g of AlN powder having an average particle size of 1.1 μm, 50 g of Y 2 O 3 powder as a sintering aid, 120 g of an acrylic binder, and a predetermined amount of plasticizer, dispersant, and solvent A raw material slurry for obtaining the green sheet 7 was prepared by uniformly kneading the ethanol added.

また、平均粒径が1.3μmのW粉末5000gにアクリル系バインダを120g添加し、溶剤及び分散剤を添加したものを均一に混練しかつ所定の粘度に調整することによって、スルーホール内導体層3を得るためのWペースト9を作製した。   Further, 120 g of an acrylic binder is added to 5000 g of W powder having an average particle size of 1.3 μm, and a mixture of a solvent and a dispersant is uniformly kneaded and adjusted to a predetermined viscosity, whereby a conductor layer in a through hole is obtained. W paste 9 for obtaining 3 was prepared.

次いで、ドクターブレード法のシート成形の手順に従って、前記原料スラリーから平板状のグリーンシート7を作製した。そして、得られたグリーンシート7の所定部分をパンチングで打ち抜くことにより、スルーホール形成用孔8を形成した(図1(a)参照)。このグリーンシート7をスクリーン印刷機にセットした状態でWペースト9を印刷することにより、スルーホール形成用孔8内にWペースト9を完全に充填させた(図1(b)参照)。   Next, a flat green sheet 7 was produced from the raw slurry in accordance with the sheet forming procedure of the doctor blade method. And the through-hole formation hole 8 was formed by punching the predetermined part of the obtained green sheet 7 by punching (refer Fig.1 (a)). By printing the W paste 9 with the green sheet 7 set on a screen printing machine, the W paste 9 was completely filled into the through-hole forming holes 8 (see FIG. 1B).

次に、グリーンシート7を700℃で脱脂し、かつ1600℃で仮焼成した後、不活性雰囲気下かつ3時間,1830℃,200kg/cmの条件下でホットプレスを施した。前記処理によってグリーンシート7及びWペースト9を同時に焼結させ、AlN基板1aを得た(図1(c)参照)。 Next, the green sheet 7 was degreased at 700 ° C. and calcined at 1600 ° C., and then hot pressed under an inert atmosphere for 3 hours at 1830 ° C. and 200 kg / cm 2 . The green sheet 7 and the W paste 9 were sintered at the same time by the above-described treatment, so that an AlN substrate 1a was obtained (see FIG. 1C).

なお、焼成を経て得られるAlN基板1aは、図1(c)に示されるように、スルーホール形成用孔8の開口部からスルーホール内導体層3の端面が露出した状態にある。従って、このAlN基板1aは、セラミックス部分と金属部分とがほぼ同一面内にて混在しているといい得るものとなっている。また、このAlN基板1aは表面処理前のものであることから、AlN基材2の表面粗さRa1及びスルーホール内導体層3の表面粗さRa2はいずれも未だ大きな状態にある。   The AlN substrate 1a obtained through firing is in a state where the end face of the through-hole in-conductor layer 3 is exposed from the opening of the through-hole forming hole 8, as shown in FIG. Therefore, in the AlN substrate 1a, it can be said that the ceramic portion and the metal portion are mixed in substantially the same plane. Further, since the AlN substrate 1a is not subjected to the surface treatment, both the surface roughness Ra1 of the AlN substrate 2 and the surface roughness Ra2 of the through-hole in-conductor layer 3 are still large.

ここで、前記AlN基板1aの表裏両面に対して物理的または化学的な手法による表面処理を施すことにより、粗化面6を有しかつ肉薄化されたAlN基板1を得た(図1(d)参照)。   Here, surface treatment by a physical or chemical method is performed on both the front and back surfaces of the AlN substrate 1a to obtain a thinned AlN substrate 1 having a roughened surface 6 (FIG. 1 ( d)).

本実施例では、以下に述べるような2種の表面処理を実施することにより、合計13個の試験サンプルを作製した。まず第1の表面処理方法として、小型両面ラッピングマシン(日本エンギス製)によるラッピングを行った。このときの加工条件として、回転数を900rpmに、加工時間を10分間に設定した。   In this example, a total of 13 test samples were prepared by performing two types of surface treatments as described below. First, as a first surface treatment method, lapping was performed with a small double-sided lapping machine (manufactured by Nippon Engis). As processing conditions at this time, the rotation speed was set to 900 rpm and the processing time was set to 10 minutes.

また、ラッピング用の砥粒として、表1に示すような10種の砥粒を選択し、各砥粒を用いて所定濃度(350g/リットル)のラップ液をそれぞれ作製した。そして、上記の条件にてラッピングを行った後、ダイヤモンド砥粒にて仕上げ加工を行うことにより、試験サンプル1〜10を得た。   Moreover, 10 types of abrasive grains as shown in Table 1 were selected as lapping abrasive grains, and a lapping solution having a predetermined concentration (350 g / liter) was prepared using each abrasive grain. And after lapping on said conditions, the test samples 1-10 were obtained by finishing with a diamond abrasive grain.

Figure 0003779306
また、第2の表面処理方法として、上記のラッピング処理を施した各サンプル1〜10に対し、3種のアルカリ性エッチング液(表2参照)によるエッチングを行った。そして、表2に示されるような条件に従って処理を行うことにより、試験サンプル11〜13を得た。
Figure 0003779306
In addition, as a second surface treatment method, each sample 1 to 10 subjected to the above lapping treatment was etched with three types of alkaline etching solutions (see Table 2). And the test samples 11-13 were obtained by processing according to conditions as shown in Table 2.

Figure 0003779306
前記各種表面処理によって得られたサンプル1〜13について、接触式表面粗さ計による、AlN基材2及びスルーホール内導体層3の表面粗さ(中心線平均粗さ)Ra1,Ra2の測定を行った。それらの測定結果を表3にまとめて示す。
Figure 0003779306
For samples 1 to 13 obtained by the above various surface treatments, the surface roughness (centerline average roughness) Ra1 and Ra2 of the AlN substrate 2 and the through-hole conductor layer 3 are measured by a contact-type surface roughness meter. went. The measurement results are summarized in Table 3.

Figure 0003779306
その結果、表3から明らかなように、いずれの試験サンプルについても、表面粗さRa1,Ra2の値がいずれも所定範囲内(Ra1=0.01μm〜5μm,Ra2=0.002μm〜2μm)となることが確認された。また、AlN基材2の表面粗さRa1と、スルーホール内導体層3の表面粗さRa2とを比較すると、後者が前者の約数分の1以下となることも確認された(図2参照)。
Figure 0003779306
As a result, as is apparent from Table 3, the surface roughness Ra1 and Ra2 are both within a predetermined range (Ra1 = 0.01 μm to 5 μm, Ra2 = 0.002 μm to 2 μm) for any test sample. It was confirmed that In addition, when the surface roughness Ra1 of the AlN substrate 2 and the surface roughness Ra2 of the through-hole conductor layer 3 were compared, it was also confirmed that the latter was less than a fraction of the former (see FIG. 2). ).

次いで、各試験サンプル1〜13の粗化面6に対する金属・非金属薄膜の形成を以下に示す方法により行った。まず前記AlN基板1を洗浄・乾燥した後、粗化面6に無電解銅めっきを析出させるための触媒核を付与した。次いで、AlN基板1に感光性エポキシ樹脂を塗布して露光・現像を行うことにより、粗化面6上に厚さ20μmのめっきレジスト5を形成した。次に、前記触媒核を活性化した後、無電解銅めっき浴を用いて無電解銅めっきを施した。その結果、めっきレジスト5の非形成部分に、厚さ20μmの導体パターン4を形成した(図3参照)。   Subsequently, the formation of the metal / nonmetal thin film on the roughened surface 6 of each test sample 1 to 13 was performed by the following method. First, the AlN substrate 1 was washed and dried, and then a catalyst nucleus for depositing electroless copper plating on the roughened surface 6 was applied. Next, a photosensitive epoxy resin was applied to the AlN substrate 1 and exposed and developed to form a plating resist 5 having a thickness of 20 μm on the roughened surface 6. Next, after activating the catalyst nucleus, electroless copper plating was performed using an electroless copper plating bath. As a result, a conductor pattern 4 having a thickness of 20 μm was formed in a portion where the plating resist 5 was not formed (see FIG. 3).

このような手順により得られた各々の薄膜を観察したところ、いずれの試験サンプルについても薄膜に剥離等が見られることはなく、極めて形成状態が良好であることが認められた(表3参照)。また、導体パターン4とスルーホール内導体層3の端面とが接する部分にボイド等が生じることもなく、両者間の接続状態は極めて良いものとなっていた(図3参照)。   When each thin film obtained by such a procedure was observed, no peeling or the like was observed on the thin film for any of the test samples, and it was confirmed that the formation state was extremely good (see Table 3). . Further, no voids or the like were generated at the portion where the conductor pattern 4 and the end face of the through-hole conductor layer 3 were in contact with each other, and the connection between them was extremely good (see FIG. 3).

なお、本発明は上記実施例のみに限定されることはなく、以下のように変更することが可能である。例えば、
(a)本発明をセラミックス両面板に具体化した実施例に代えて、シート成形したグリーンシートを積層・焼成してなるセラミックス多層板に具体化することも勿論可能である。この場合、導電性金属ペースト等を用いて、シート積層工程の前に予め内層に導体パターンを形成しておくことが良い。
In addition, this invention is not limited only to the said Example, It can change as follows. For example,
(A) Instead of the embodiment in which the present invention is embodied in a ceramic double-sided plate, it is of course possible to embody a ceramic multilayer plate formed by laminating and firing sheet-formed green sheets. In this case, it is preferable to form a conductive pattern in the inner layer in advance using a conductive metal paste or the like before the sheet lamination step.

(b)また、表面研磨及び薄膜の形成をセラミックス基板の片面のみについて行うこととしても良い。
(c)実施例のような表面処理方法に代え、例えばエッチング液をラップ液としても用いた、いわゆるメカノケミカルラッピングを行うことも可能である。このような表面処理方法によると、エッチング及びラッピングを単独で行うときよりも、処理の簡略化・効率化を図ることができる。
(B) Moreover, it is good also as performing surface grinding | polishing and formation of a thin film only about the single side | surface of a ceramic substrate.
(C) Instead of the surface treatment method as in the embodiment, so-called mechanochemical wrapping using, for example, an etching solution as a wrapping solution can also be performed. According to such a surface treatment method, the process can be simplified and made more efficient than when etching and lapping are performed alone.

なお、前記メカノケミカルラッピングとしては、ラップ液と非加工物との間の固液反応が支配的プロセスであるものばかりでなく、砥粒と非加工物との間の固相反応が支配的プロセスであるものも同様に有効である。   The mechanochemical wrapping is not only a process in which the solid-liquid reaction between the lapping liquid and the non-processed product is dominant, but also a process in which the solid-phase reaction between the abrasive grains and the non-processed product is dominant. Those which are are also effective.

(d)セラミックス製の絶縁基材に設けられる金属製の導体層は、実施例のようなスルーホール内導体層のみに限定されることはない。例えば、絶縁基材に凹部を設け、その凹部の内面に導体層を設けるというようなものなどであっても良い。   (D) The metal conductor layer provided on the ceramic insulating substrate is not limited to the through-hole conductor layer as in the embodiment. For example, the insulating substrate may be provided with a recess, and a conductor layer may be provided on the inner surface of the recess.

(e)粗化面上に形成される非金属薄膜は樹脂のみに限定されることはなく、例えばセラミックス等であっても良い。   (E) The non-metallic thin film formed on the roughened surface is not limited to resin, and may be ceramics, for example.

(a)〜(d)は実施例におけるAlN基板の製造工程を示す部分概略断面図である。(A)-(d) is a partial schematic sectional drawing which shows the manufacturing process of the AlN board | substrate in an Example. AlN基板に対する表面処理によって粗化面を形成した状態を示す部分概略断面図である。It is a partial schematic sectional drawing which shows the state which formed the roughening surface by the surface treatment with respect to an AlN board | substrate. AlN基板に導体パターン及びめっきレジストを形成した状態を示す部分概略断面図である。It is a partial schematic sectional drawing which shows the state which formed the conductor pattern and the plating resist in the AlN board | substrate. 従来のセラミックス基板を示す部分概略断面図である。It is a partial schematic sectional drawing which shows the conventional ceramic substrate. 従来のセラミックス基板における問題点を説明するための部分概略断面図である。It is a partial schematic sectional drawing for demonstrating the problem in the conventional ceramic substrate.

符号の説明Explanation of symbols

1,1a…セラミックス基板としてのAlN基板、2…絶縁基材としてのAlN基材、3…金属製の導体層としてのスルーホール内導体層、4…金属薄膜としての導体パターン、5…非金属薄膜としてのめっきレジスト、6…粗化面、Ra1…絶縁基材の表面粗さ、Ra2…導体層の表面粗さ。   DESCRIPTION OF SYMBOLS 1,1a ... AlN board | substrate as a ceramic substrate, 2 ... AlN base material as an insulating base material, 3 ... Conductor layer in through-hole as a metal conductor layer, 4 ... Conductor pattern as a metal thin film, 5 ... Nonmetal Plating resist as thin film, 6 ... roughened surface, Ra1 ... surface roughness of insulating substrate, Ra2 ... surface roughness of conductor layer.

Claims (4)

窒化アルミニウム製の絶縁基材(2)と金属製のスルーホール内導体層(3)と金属薄膜(4)とからなるセラミックス基板(1)において、前記絶縁基材(2)の表面粗さ(Ra1)が0.01μm〜5μmの範囲内であり、前記スルーホール内導体層(3)の表面粗さ(Ra2)が0.002μm〜2μmの範囲内であり、かつ前記絶縁基材(2)の表面粗さ(Ra1)が、前記スルーホール内導体層(3)の表面粗さ(Ra2)より大きいことを特徴とするセラミックス基板。 In a ceramic substrate (1) comprising an insulating base (2) made of aluminum nitride, a metal through-hole conductor layer (3) and a metal thin film (4), the surface roughness (2) of the insulating base (2) ( Ra1) is in the range of 0.01 μm to 5 μm, the surface roughness (Ra2) of the conductor layer (3) in the through hole is in the range of 0.002 μm to 2 μm, and the insulating substrate (2) The surface roughness (Ra1) of the ceramic substrate is larger than the surface roughness (Ra2) of the through-hole conductor layer (3). 前記スルーホール内導体層(3)を構成する金属は、タングステン、モリブデン、銅から選択される少なくともいずれかであることを特徴とする請求項1に記載のセラミックス基板。 The ceramic substrate according to claim 1, wherein the metal constituting the through-hole conductor layer (3) is at least one selected from tungsten, molybdenum, and copper. メタライジング法、スパッタリング法、めっき法、蒸着法、イオンプレーティング法、活性金属法及びCVD法から選択される少なくともいずれかの成膜法によって、セラミックス製の絶縁基材(2)と金属製のスルーホール内導体層(3)とからなるセラミックス基板(1)の粗化面(6)に金属薄膜(4)または非金属薄膜(5)を形成することを特徴とする請求項1のセラミックス基板の粗化面への薄膜形成方法。 By using at least one film forming method selected from metallizing method, sputtering method, plating method, vapor deposition method, ion plating method, active metal method and CVD method, ceramic insulating substrate (2) and metal 2. A ceramic substrate according to claim 1, wherein a metal thin film (4) or a non-metal thin film (5) is formed on the roughened surface (6) of the ceramic substrate (1) comprising the conductor layer (3) in the through hole. A method for forming a thin film on the roughened surface. ドライフィルム及び液体レジストから選択される少なくともいずれかを用いることによって、セラミックス製の絶縁基材(2)と金属製のスルーホール内導体層(3)とからなるセラミックス基板(1)の粗化面(6)に非金属薄膜(5)を形成することを特徴とする請求項1のセラミックス基板の粗化面への薄膜形成方法。 By using at least one selected from a dry film and a liquid resist, a roughened surface of a ceramic substrate (1) comprising a ceramic insulating substrate (2) and a metal through-hole conductor layer (3) The method of forming a thin film on a roughened surface of a ceramic substrate according to claim 1, wherein the nonmetallic thin film (5) is formed on (6).
JP2004175658A 2004-06-14 2004-06-14 Ceramic substrate and method of forming thin film on roughened surface of ceramic substrate Expired - Lifetime JP3779306B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004175658A JP3779306B2 (en) 2004-06-14 2004-06-14 Ceramic substrate and method of forming thin film on roughened surface of ceramic substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004175658A JP3779306B2 (en) 2004-06-14 2004-06-14 Ceramic substrate and method of forming thin film on roughened surface of ceramic substrate

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP14235193A Division JP3585941B2 (en) 1993-06-14 1993-06-14 Surface treatment method for ceramic substrate

Publications (2)

Publication Number Publication Date
JP2004260220A JP2004260220A (en) 2004-09-16
JP3779306B2 true JP3779306B2 (en) 2006-05-24

Family

ID=33128772

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004175658A Expired - Lifetime JP3779306B2 (en) 2004-06-14 2004-06-14 Ceramic substrate and method of forming thin film on roughened surface of ceramic substrate

Country Status (1)

Country Link
JP (1) JP3779306B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009200312A (en) * 2008-02-22 2009-09-03 Dainippon Printing Co Ltd Electromagnetic shielding material, its manufacturing method, and filter for display
JP5464107B2 (en) * 2010-09-10 2014-04-09 旭硝子株式会社 Device mounting substrate manufacturing method
CN102143654A (en) 2010-01-29 2011-08-03 旭硝子株式会社 Substrate for mounting element and process for its production
JP5716417B2 (en) * 2010-01-29 2015-05-13 旭硝子株式会社 Device mounting substrate manufacturing method
JP2014060446A (en) * 2013-12-05 2014-04-03 Asahi Glass Co Ltd Element mounting substrate
JP7219672B2 (en) * 2019-05-16 2023-02-08 日本特殊陶業株式会社 CERAMIC WIRING BOARD AND METHOD FOR MANUFACTURING CERAMIC WIRING BOARD

Also Published As

Publication number Publication date
JP2004260220A (en) 2004-09-16

Similar Documents

Publication Publication Date Title
JP4202641B2 (en) Circuit board and manufacturing method thereof
JP6446155B1 (en) Double-sided circuit non-oxide ceramic substrate and manufacturing method thereof
WO2016194964A1 (en) Printed wiring board substrate and printed wiring board
WO2002045470A1 (en) Substrate and production method therefor
JP3779306B2 (en) Ceramic substrate and method of forming thin film on roughened surface of ceramic substrate
JP5349007B2 (en) Wiring board and manufacturing method thereof
JP2008034417A (en) Process for fabricating capacitor
JP4372669B2 (en) Device mounting substrate manufacturing method
US7332231B2 (en) Ceramic substrate for thin film electronic component, production method for the same and thin film electronic component using the same
JP2009158576A (en) Multilayer ceramic substrate for electronic component inspecting tool
JP7410872B2 (en) Ceramic-copper composite, method for manufacturing ceramic-copper composite, ceramic circuit board and power module
JP3657597B2 (en) Ceramic substrate and method for forming thin film on roughened surface of ceramic substrate
JP4639174B2 (en) Multilayer ceramic substrate for wafer electrical inspection apparatus and method of manufacturing the same
JP3585941B2 (en) Surface treatment method for ceramic substrate
JP2007250996A (en) Wiring board, electronic device equipped with wiring board, and probe card
JP2017183715A (en) Double-sided wiring board having through electrode and method of producing the same
JP2006066658A (en) Manufacturing method of circuit substrate
JP2011228727A (en) Wiring board, electronic equipment with the wiring board, and probe card
JP2007324522A (en) Method of manufacturing metallized ceramic substrate
JP2008071843A (en) Multilayer ceramic substrate, and manufacturing method thereof
JP2738601B2 (en) Manufacturing method of ceramic wiring board
JP2009158668A (en) Ceramic multilayer wiring board and method of manufacturing the same
JPS61101481A (en) Metallization of silicon carbide base ceramic sintered body
JP2004042303A (en) Method for manufacturing ceramic multi-layer laminate
JP2000277663A (en) Composite board and manufacture thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040614

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050726

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050926

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20051101

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051226

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060221

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060301

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100310

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100310

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110310

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110310

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130310

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140310

Year of fee payment: 8

EXPY Cancellation because of completion of term