JP3776835B2 - Distortion compensation amplifier circuit - Google Patents
Distortion compensation amplifier circuit Download PDFInfo
- Publication number
- JP3776835B2 JP3776835B2 JP2002167246A JP2002167246A JP3776835B2 JP 3776835 B2 JP3776835 B2 JP 3776835B2 JP 2002167246 A JP2002167246 A JP 2002167246A JP 2002167246 A JP2002167246 A JP 2002167246A JP 3776835 B2 JP3776835 B2 JP 3776835B2
- Authority
- JP
- Japan
- Prior art keywords
- distortion
- amplifier
- signal
- amplitude
- detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【0001】
【発明の属する技術分野】
本発明は、携帯電話用基地局等を始め、無線通信、有線通信の分野で低歪増幅のため使用される歪補償増幅回路に関する。
【0002】
【従来の技術】
従来の歪補償増幅回路は、主増幅器にて発生した歪成分を検出するための歪検出ループと、この歪成分を除去するための歪除去ループとを備えている。歪検出ループにおいては、主増幅器への入力信号の一部と主増幅器からの出力信号の一部とを方向性結合器にて結合し、その際に振幅及び位相の相互関係を調整して結合することで歪成分を検出する。歪除去ループにおいては、歪成分の一部と主増幅器からの出力信号とを方向性結合器にて結合し、その際に振幅及び位相の相互関係を調整して結合することで歪成分が低減された低歪出力信号を生成する。このようにして入力信号を増幅するとともに、その際に発生する歪成分の低減を図っている。
【0003】
【発明が解決しようとする課題】
しかしながら、この従来の歪補償増幅回路においては、歪成分を除去するために、歪成分の一部と主増幅器からの出力信号とを方向性結合器にて結合する際に、歪成分の大部分及び入力信号の一部の電力が方向性結合器のダミーロードにて消費されてしまう。したがって、この従来の歪補償増幅回路においては、電力効率が悪化してしまうという課題があった。
【0004】
本発明は上記課題に鑑みてなされたものであり、簡単な構成で電力効率を大幅に改善することができる歪補償増幅回路を提供することを目的とする。
【0005】
【課題を解決するための手段】
このような目的を達成するために、第1の本発明に係る歪補償増幅回路は、対象信号を増幅する主増幅器を備え、対象信号の一部と主増幅器からの出力信号の一部とを、歪検出用の振幅及び位相の相互関係を調整して結合することで、主増幅器にて発生した歪成分を含む検出信号を生成する歪検出ループと、検出信号を増幅する補助増幅器を備え、補助増幅器からの出力信号の一部と主増幅器からの出力信号とを、歪除去用の振幅及び位相の相互関係を調整して結合することで、歪成分が低減された低歪出力信号を生成する歪除去ループと、を有する歪補償増幅回路であって、主増幅器及び補助増幅器の歪特性が略等しく、対象信号が検出信号中に含まれるように歪検出用の振幅及び位相の相互関係が調整されることで、低歪出力信号のレベルを増大させることを特徴とする。
【0006】
このように、主増幅器及び補助増幅器の歪特性が略等しく、対象信号が検出信号中に含まれるように歪検出用の振幅及び位相の相互関係が調整されることで、歪除去ループにて補助増幅器からの出力信号の一部と主増幅器からの出力信号とを結合して低歪出力信号を生成する際に対象信号同士が結合される。歪除去ループにおいては、対象信号を含む検出信号を補助増幅器で増幅する際に歪成分が発生し、この歪成分が主増幅器にて発生した歪成分と干渉するが、主増幅器及び補助増幅器の歪特性が略等しいので、歪成分の干渉前後において歪成分の振幅周波数特性の傾きはほとんど変化しない。したがって、歪除去ループにて低歪出力信号を生成する際に、広周波数帯域で歪成分同士を略同振幅かつ逆位相で結合して歪成分を低減すると同時に対象信号同士を結合して低歪出力信号のレベルを大幅に増大させることができる。したがって、歪除去性能を低下させることなく、簡単な構成で電力効率を大幅に改善することができる。
【0007】
第2の本発明に係る歪補償増幅回路は、第1の本発明に記載の回路であって、対象信号の一部側の対象信号レベルが主増幅器からの出力信号側の対象信号レベルより大きく、かつこれらの信号が互いに略逆位相で結合されるように、歪検出用の振幅及び位相の相互関係が調整されることを特徴とする。
【0008】
第3の本発明に係る歪補償増幅回路は、第1または第2の本発明に記載の回路であって、検出信号中の歪成分を補助増幅器で増幅した後の歪成分レベルが対象信号を補助増幅器で増幅する際に発生する歪成分レベルより大きくなるように、歪検出用の振幅及び位相の相互関係が調整されることを特徴とする。
【0009】
第4の本発明に係る歪補償増幅回路は、第1〜3の本発明のいずれか1に記載の回路であって、主増幅器及び補助増幅器の飽和出力が略等しく、主増幅器へ入力される対象信号レベルと補助増幅器へ入力される対象信号レベルとが略等しくなるように、歪検出用の振幅及び位相の相互関係が調整されることを特徴とする。
【0010】
【発明の実施の形態】
以下、本発明の実施の形態(以下実施形態という)を、図面に従って説明する。
【0011】
図1は、本発明の実施形態に係る歪補償増幅回路の構成を示すブロック図である。歪補償増幅回路は、主増幅器5にて発生した歪成分を含む検出信号を生成する歪検出ループ31、この歪成分を出力信号中から除去または抑圧する歪除去ループ32を備えている。歪検出ループ31は、方向性結合器3、主増幅器5、遅延回路6及び方向性結合器7を備えており、歪除去ループ32は、補助増幅器10、方向性結合器11及び遅延回路12を備えている。
【0012】
方向性結合器3は、入力側の一端がダミーロード4と接続されており、入力端子1からの対象信号を主増幅器5及び遅延回路6に分配する。主増幅器5は、入力端子1からの対象信号を増幅して方向性結合器7へ出力する。ただし、主増幅器5にて対象信号を増幅する際に歪成分が発生する。遅延回路6は分配された対象信号を遅延させ、方向性結合器7に供給する。方向性結合器7は、主増幅器5からの出力信号を遅延回路12を介し方向性結合器11に供給する一方で、主増幅器5からの出力信号の一部を分岐して遅延回路6からの信号と結合させ、その結果得られた検出信号を補助増幅器10に供給する。このとき、結合される2種類の信号における歪検出用の振幅及び位相の相互関係が方向性結合器7にて調整される。補助増幅器10は、方向性結合器7にて結合された後の検出信号を増幅して方向性結合器11へ出力する。方向性結合器11は、遅延回路12により遅延された信号と補助増幅器10にて増幅された信号を結合し、その結果得られた信号を出力端子2を介し後段の回路へ出力する。このとき、結合される2種類の信号における歪除去用の振幅及び位相の相互関係が方向性結合器11にて調整される。また、方向性結合器11の出力端子27側はダミーロード8と接続されている。
【0013】
本実施形態においては、主増幅器5からの出力信号の一部と遅延回路6からの信号とを方向性結合器7にて結合した検出信号を補助増幅器10に供給する際に、検出信号が対象信号を含むように歪検出用の振幅及び位相の相互関係が調整される。また、主増幅器5と補助増幅器10とで、除去対象とする歪成分の周波数帯域における歪特性が略等しく設定されている。ここで、以下に示す(1)〜(5)の項目を満たすことで、主増幅器5と補助増幅器10とで歪特性を略等しくすることができる。
(1)トランジスタの構造(BJT、MESFET、MOSFET等)を主増幅器5と補助増幅器10とで同一にする。
(2)トランジスタの製造プロセス(注入する不純物の種類、濃度等)を主増幅器5と補助増幅器10とで同一にする。
(3)増幅器のバイアス方式(A級、AB級、B級等)を主増幅器5と補助増幅器10とで同一にする。例えば、主増幅器5と補助増幅器10の両方をAB級とすることで電力効率をさらに改善することができる。また、主増幅器5と補助増幅器10の両方をA級とすることで歪除去性能を向上させることができる。従来においては、主増幅器5は電力効率を上げるためにAB級、補助増幅器10は線形性重視でA級であるのが一般的である。そのため従来においては、主増幅器5と補助増幅器10とで歪特性が異なってくる。
(4)増幅器の回路(シングル回路、プッシュプル回路等)を主増幅器5と補助増幅器10とで同一にする。例えば、主増幅器5と補助増幅器10の両方をA級シングル、AB級シングル、AB級プッシュプルのいずれか一つとする。従来は主増幅器5がAB級プッシュプルで補助増幅器10がA級シングルであるのが一般的である。
(5)増幅器のバックオフ(増幅器の飽和出力からどの位低いレベルで増幅器を動作させるかを決定するパラメータ)を主増幅器5と補助増幅器10とで略同一にする。従来は主増幅器5と補助増幅器10とでバックオフは大きく異なり、主増幅器5については電力効率重視でバックオフは小さく、補助増幅器10については線形性重視でバックオフは大きいのが一般的である。そのため従来においては、主増幅器5と補助増幅器10とで歪特性が異なってくる。
【0014】
主増幅器5と補助増幅器10とで歪特性をさらに一致させるためには、以下に示す(6)の項目も満たすことがさらに好ましい。
(6)増幅器の飽和出力(トランジスタのサイズに依存)を主増幅器5と補助増幅器10とで略同一にする。従来は主増幅器5の方が補助増幅器10よりはるかに大きいのが一般的である。そのため従来においては、主増幅器5と補助増幅器10とで歪特性が異なってくる。また、増幅器の飽和出力及びバックオフが略同一であるとき増幅器への入力信号電力は略同一となる。
【0015】
次に本実施形態における動作について説明する。ただし、説明の便宜上、ここでは単位電力の対象信号が入力端子1に入力された場合について説明する。
【0016】
入力端子1に入力された対象信号は方向性結合器3にて主増幅器5側の線路及び遅延回路6側の線路に分配される。主増幅器5側の信号は主増幅器5にて増幅されるが、主増幅器5からの出力信号には対象信号が増幅された実信号の他に歪成分が存在する。ここで、入力端子1における信号電力が方向性結合器3にて主増幅器5側の線路及び遅延回路6側の線路に分配される電力比をa:1−a(0<a<1)、主増幅器5の電力利得をGm、主増幅器5の歪特性としての歪率(出力における(歪成分電力/実信号電力))をDとすると、主増幅器5の出力端子21における実信号振幅は(a×Gm)0.5であり、歪成分振幅は(a×D×Gm)0.5である。また、遅延回路6の出力端子25における実信号振幅は(1−a)0. 5であり、歪成分は発生していない。
【0017】
方向性結合器7においては、主増幅器5からの出力信号の一部と遅延回路6からの信号とが結合され、結合後の検出信号が補助増幅器10に入力される。このとき、遅延回路6からの実信号振幅が主増幅器5からの実信号振幅より大きく、かつ互いに逆位相となるように結合される。ここで、主増幅器5の出力端子21における信号電力が方向性結合器7にて補助増幅器10側の線路及び遅延回路12側の線路に分配される電力比がb:1−b(0<b<1)であるとすると、補助増幅器10の入力端子22における実信号振幅及び歪成分振幅は以下のようになる。
実信号振幅:((1−a)×(1−b))0.5−(a×b×Gm)0.5
歪成分振幅:(a×b×D×Gm)0.5
【0018】
ここで、遅延回路6からの実信号振幅が主増幅器5からの実信号振幅より大きいためには、以下の(1)式を満たす必要があり、この式を満たすようにa、b、Gmの値が設定されることで、歪検出用の振幅及び位相の相互関係が調整される。
【数1】
(1−a)×(1−b)>a×b×Gm (1)
【0019】
次に、結合後の検出信号は補助増幅器10にて増幅されるが、実信号を増幅する際に歪成分が発生する。この歪成分は、主増幅器5にて発生し補助増幅器10の入力端子22にて存在している歪成分と逆位相となり、互いに打ち消し合う。ただし、入力端子22にて存在している歪成分を補助増幅器10で増幅した後の振幅が補助増幅器10にて発生する歪成分振幅より大きくなるように、主増幅器5からの出力信号と遅延回路6からの信号との結合が調整される。ここで、補助増幅器10の歪率については、除去対象とする歪成分の周波数帯域において主増幅器5の歪率Dと略等しく設定されている。補助増幅器10の歪率をDと近似し、補助増幅器10の電力利得をGsとすると、補助増幅器10の出力端子23における実信号振幅及び歪成分振幅は以下のようになる。
実信号振幅:((1−a)×(1−b)×Gs)0.5−(a×b×Gm×Gs)0.5
歪成分振幅:2×(a×b×D×Gm×Gs)0.5−((1−a)×(1−b)×D×Gs)0.5
【0020】
ここで、入力端子22にて存在している歪成分を補助増幅器10で増幅した後の振幅が補助増幅器10にて発生する歪成分振幅より大きくなるためには、以下の(2)式を満たす必要があり、この式を満たすようにa、b、Gmの値が設定されている。
【数2】
(1−a)×(1−b)<4×a×b×Gm (2)
【0021】
また、遅延回路12の出力端子26においては、実信号振幅及び歪成分振幅は以下のようになる。
実信号振幅:(a×(1−b)×Gm)0.5+((1−a)×b)0.5
歪成分振幅:(a×(1−b)×D×Gm)0.5
【0022】
方向性結合器11においては、補助増幅器10からの出力信号の一部と遅延回路12からの信号とが結合され、結合後の信号が出力端子2から出力される。このとき、遅延回路12からの歪成分と補助増幅器10からの歪成分とが同振幅かつ互いに逆位相となるように結合されることで、出力端子2から歪成分が低減された低歪出力信号が出力される。このとき、遅延回路12からの実信号と補助増幅器10からの実信号とは、互いに同位相となるように結合されて出力端子2から出力される。ここで、補助増幅器10の出力端子23における信号電力が方向性結合器11にて出力端子2及び出力端子27に分配される電力比がc:1−c(0<c<1)であるとすると、出力端子2における実信号振幅及び歪成分振幅は以下のようになる。
【0023】
出力端子2にて歪成分が除去されるためには、以下の(3)式を満たす必要があり、この式を満たすようにa、b、c、Gm、Gsの値が設定されている。
【数3】
2×(a×b×c×Gm×Gs)0.5=((1−a)×(1−b)×c×Gs)0.5+ (a×(1−b)×(1−c)×Gm)0.5 (3)
【0024】
また、方向性結合器11にて結合された補助増幅器10からの信号及び遅延回路12からの信号は出力端子27へも出力され、この信号はダミーロード8にて消費される。ここで、出力端子27へ出力される信号については、補助増幅器10からの実信号と遅延回路12からの実信号とが同振幅かつ互いに逆位相となるように結合されることで、ダミーロード8にて消費される実信号電力が低減される。出力端子27における実信号振幅及び歪成分振幅は以下のようになる。
【0025】
実信号電力がダミーロード8にて消費されないためには、以下の(4)式を満たす必要があり、この式を満たすようにa、b、c、Gm、Gsの値が設定されている。
【数4】
(a×(1−b)×c×Gm)0.5+((1−a)×b×c)0.5=
((1−a)×(1−b)×(1−c)×Gs)0.5−
(a×b×(1−c)×Gm×Gs)0.5 (4)
【0026】
また、増幅器の飽和出力及びバックオフの両方が主増幅器5と補助増幅器10とで同一である場合は、各増幅器への入力信号電力は等しくなる。したがって、この場合はさらに以下の(5)式を満たすようにa、b、Gmの値が設定される。なお、このときGm=Gsである。
【数5】
((1−a)×(1−b))0.5−(a×b×Gm)0.5=a0.5 (5)
【0027】
本実施形態においては、主増幅器5と補助増幅器10とで歪特性が略等しく設定されている。そして、遅延回路6からの実信号振幅が主増幅器5からの実信号振幅より大きく、かつ互いに逆位相となるように方向性結合器7にて結合されることで、補助増幅器10に入力される検出信号中には歪成分だけでなく実信号も含まれている。ここで、補助増幅器10に入力される検出信号中に実信号が含まれているときは、この実信号を補助増幅器10で増幅する際に歪成分が発生し、この歪成分が主増幅器5にて発生した歪成分と干渉する。主増幅器5と補助増幅器10とで歪特性が異なる場合は、歪成分の干渉前後において歪成分の振幅周波数特性の傾きが異なってくるため、補助増幅器10からの出力信号と遅延回路12からの信号とを方向性結合器11にて結合して出力端子2から出力する際に、広周波数帯域で歪成分同士を同振幅かつ逆位相で結合できなくなり、歪除去性能が低下してしまう。しかし本実施形態では、主増幅器5と補助増幅器10とで歪特性を略等しく設定していることで、歪成分の干渉前後において歪成分の振幅周波数特性の傾きはほとんど変化しない。したがって、補助増幅器10に入力される検出信号中に高レベルの実信号が含まれていても、方向性結合器11では広周波数帯域で歪成分同士を略同振幅かつ逆位相で結合することができる。そして、主増幅器5にて発生した歪成分を補助増幅器10で増幅した後の振幅が補助増幅器10にて発生する歪成分振幅より大きくなるように、主増幅器5からの出力信号と遅延回路6からの信号との結合が調整されることで、方向性結合器11から出力端子2へ出力する信号については、歪成分同士を略同振幅かつ逆位相で結合すると同時に実信号同士を同位相で結合することができる。さらにこのとき、方向性結合器11からダミーロード8へ出力する信号については、実信号同士を同振幅かつ逆位相で結合することができる。したがって本実施形態では、歪除去性能を低下させることなく、出力端子2からの低歪出力信号の電力を大幅に増大させ、ダミーロード8にて消費される信号電力を大幅に削減することができるので、簡単な構成で電力効率を大幅に改善することができる。
【図面の簡単な説明】
【図1】 本発明の実施形態に係る歪補償増幅回路の構成を示すブロック図である。
【符号の説明】
3,7,11 方向性結合器、5 主増幅器、8 ダミーロード、10 補助増幅器、31 歪検出ループ、32 歪除去ループ。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a distortion compensation amplifier circuit used for low distortion amplification in the field of wireless communication and wired communication, including mobile phone base stations.
[0002]
[Prior art]
A conventional distortion compensation amplifier circuit includes a distortion detection loop for detecting a distortion component generated in the main amplifier, and a distortion removal loop for removing the distortion component. In the distortion detection loop, a part of the input signal to the main amplifier and a part of the output signal from the main amplifier are coupled by a directional coupler, and the mutual relationship between amplitude and phase is adjusted at that time. By doing so, the distortion component is detected. In the distortion elimination loop, a distortion component is reduced by combining a part of the distortion component and the output signal from the main amplifier with a directional coupler, and adjusting the mutual relationship between the amplitude and phase at that time. A low distortion output signal is generated. In this way, the input signal is amplified and the distortion component generated at that time is reduced.
[0003]
[Problems to be solved by the invention]
However, in this conventional distortion compensation amplifier circuit, when a part of the distortion component and the output signal from the main amplifier are combined with a directional coupler in order to remove the distortion component, most of the distortion component In addition, a part of the power of the input signal is consumed by the dummy load of the directional coupler. Therefore, the conventional distortion compensation amplifier circuit has a problem that power efficiency is deteriorated.
[0004]
The present invention has been made in view of the above problems, and an object thereof is to provide a distortion compensation amplifier circuit capable of greatly improving power efficiency with a simple configuration.
[0005]
[Means for Solving the Problems]
In order to achieve such an object, a distortion compensation amplifier circuit according to a first aspect of the present invention includes a main amplifier that amplifies a target signal, and includes a part of the target signal and a part of an output signal from the main amplifier. A distortion detection loop that generates a detection signal including a distortion component generated in the main amplifier by adjusting and coupling the mutual relationship between the amplitude and phase for distortion detection, and an auxiliary amplifier that amplifies the detection signal, A part of the output signal from the auxiliary amplifier and the output signal from the main amplifier are combined by adjusting the correlation of amplitude and phase for distortion removal, thereby generating a low distortion output signal with reduced distortion components. And a distortion compensation amplification circuit having the distortion characteristics of the main amplifier and the auxiliary amplifier are substantially equal, and the amplitude and phase of the distortion detection are correlated so that the target signal is included in the detection signal. By adjusting the level of the low distortion output signal, Wherein the increase.
[0006]
As described above, the distortion characteristics of the main amplifier and the auxiliary amplifier are substantially equal, and the mutual relationship between the amplitude and phase for distortion detection is adjusted so that the target signal is included in the detection signal. When a part of the output signal from the amplifier and the output signal from the main amplifier are combined to generate a low distortion output signal, the target signals are combined. In the distortion elimination loop, a distortion component is generated when the detection signal including the target signal is amplified by the auxiliary amplifier, and this distortion component interferes with the distortion component generated by the main amplifier. Since the characteristics are substantially equal, the slope of the amplitude frequency characteristic of the distortion component hardly changes before and after the interference of the distortion component. Therefore, when generating a low distortion output signal in a distortion elimination loop, distortion components are combined with approximately the same amplitude and opposite phase in a wide frequency band to reduce distortion components and simultaneously combine target signals to reduce distortion. The level of the output signal can be greatly increased. Therefore, it is possible to greatly improve the power efficiency with a simple configuration without degrading the distortion removal performance.
[0007]
A distortion compensation amplifier circuit according to a second aspect of the present invention is the circuit according to the first aspect of the present invention, wherein the target signal level on a part of the target signal is larger than the target signal level on the output signal side from the main amplifier. In addition, the mutual relationship between the amplitude and the phase for distortion detection is adjusted so that these signals are coupled in substantially opposite phases.
[0008]
A distortion compensation amplifier circuit according to the third aspect of the present invention is the circuit according to the first or second aspect of the present invention, wherein the distortion component level after the distortion component in the detection signal is amplified by the auxiliary amplifier is the target signal. The correlation between the amplitude and phase for distortion detection is adjusted so as to be higher than the distortion component level generated when amplification is performed by the auxiliary amplifier.
[0009]
A distortion compensation amplifier circuit according to a fourth aspect of the present invention is the circuit according to any one of the first to third aspects of the present invention, wherein saturation outputs of the main amplifier and the auxiliary amplifier are substantially equal and are input to the main amplifier. The correlation between the amplitude and phase for distortion detection is adjusted so that the target signal level and the target signal level input to the auxiliary amplifier are substantially equal.
[0010]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention (hereinafter referred to as embodiments) will be described with reference to the drawings.
[0011]
FIG. 1 is a block diagram showing a configuration of a distortion compensation amplifier circuit according to an embodiment of the present invention. The distortion compensation amplifier circuit includes a
[0012]
The directional coupler 3 has one end on the input side connected to the dummy load 4, and distributes the target signal from the input terminal 1 to the main amplifier 5 and the delay circuit 6. The main amplifier 5 amplifies the target signal from the input terminal 1 and outputs it to the directional coupler 7. However, a distortion component is generated when the main amplifier 5 amplifies the target signal. The delay circuit 6 delays the distributed target signal and supplies it to the directional coupler 7. The directional coupler 7 supplies the output signal from the main amplifier 5 to the directional coupler 11 via the
[0013]
In this embodiment, when a detection signal obtained by combining a part of the output signal from the main amplifier 5 and the signal from the delay circuit 6 by the directional coupler 7 is supplied to the
(1) The transistor structure (BJT, MESFET, MOSFET, etc.) is made identical between the main amplifier 5 and the
(2) The transistor manufacturing process (type of impurity to be implanted, concentration, etc.) is made the same between the main amplifier 5 and the
(3) The amplifier bias system (class A, class AB, class B, etc.) is made the same for the main amplifier 5 and the
(4) The amplifier circuit (single circuit, push-pull circuit, etc.) is made identical between the main amplifier 5 and the
(5) The back-off of the amplifier (a parameter that determines how low the amplifier is operated from the saturation output of the amplifier) is made substantially the same between the main amplifier 5 and the
[0014]
In order to further match the distortion characteristics between the main amplifier 5 and the
(6) The saturation output (depending on the transistor size) of the amplifier is made substantially the same between the main amplifier 5 and the
[0015]
Next, the operation in this embodiment will be described. However, for convenience of explanation, a case where a target signal of unit power is input to the input terminal 1 will be described here.
[0016]
The target signal input to the input terminal 1 is distributed by the directional coupler 3 to the line on the main amplifier 5 side and the line on the delay circuit 6 side. The signal on the main amplifier 5 side is amplified by the main amplifier 5, but the output signal from the main amplifier 5 includes a distortion component in addition to the actual signal obtained by amplifying the target signal. Here, the power ratio at which the signal power at the input terminal 1 is distributed by the directional coupler 3 to the line on the main amplifier 5 side and the line on the delay circuit 6 side is a: 1-a (0 <a <1), When the power gain of the main amplifier 5 is Gm and the distortion factor (distortion component power / actual signal power at the output) is D, the actual signal amplitude at the
[0017]
In the directional coupler 7, a part of the output signal from the main amplifier 5 and the signal from the delay circuit 6 are combined and the combined detection signal is input to the
Real signal amplitude: ((1-a) × (1-b)) 0.5 − (a × b × Gm) 0.5
Distortion component amplitude: (a × b × D × Gm) 0.5
[0018]
Here, in order for the actual signal amplitude from the delay circuit 6 to be larger than the actual signal amplitude from the main amplifier 5, it is necessary to satisfy the following equation (1), and to satisfy this equation, a, b, Gm By setting the value, the correlation between the amplitude and phase for distortion detection is adjusted.
[Expression 1]
(1-a) × (1-b)> a × b × Gm (1)
[0019]
Next, the combined detection signal is amplified by the
Actual signal amplitude: ((1-a) × (1-b) × Gs) 0.5 − (a × b × Gm × Gs) 0.5
Distortion component amplitude: 2 × (a × b × D × Gm × Gs) 0.5 − ((1-a) × (1-b) × D × Gs) 0.5
[0020]
Here, in order for the amplitude after the distortion component existing at the
[Expression 2]
(1-a) × (1-b) <4 × a × b × Gm (2)
[0021]
At the
Actual signal amplitude: (a × (1-b) × Gm) 0.5 + ((1-a) × b) 0.5
Distortion component amplitude: (a × (1-b) × D × Gm) 0.5
[0022]
In the directional coupler 11, a part of the output signal from the
[0023]
In order to remove the distortion component at the
[Equation 3]
2 × (a × b × c × Gm × Gs) 0.5 = ((1-a) × (1-b) × c × Gs) 0.5 + (a × (1-b) × (1-c) × Gm ) 0.5 (3)
[0024]
Further, the signal from the
[0025]
In order for the actual signal power not to be consumed by the dummy load 8, the following equation (4) must be satisfied, and the values of a, b, c, Gm, and Gs are set so as to satisfy this equation.
[Expression 4]
(a × (1-b) × c × Gm) 0.5 + ((1-a) × b × c) 0.5 =
((1-a) × (1-b) × (1-c) × Gs) 0.5 −
(a × b × (1-c) × Gm × Gs) 0.5 (4)
[0026]
Further, when both of the saturated output and backoff of the amplifier are the same in the main amplifier 5 and the
[Equation 5]
((1-a) × (1-b)) 0.5 − (a × b × Gm) 0.5 = a 0.5 (5)
[0027]
In the present embodiment, the distortion characteristics are set to be approximately equal between the main amplifier 5 and the
[Brief description of the drawings]
FIG. 1 is a block diagram showing a configuration of a distortion compensation amplifier circuit according to an embodiment of the present invention.
[Explanation of symbols]
3, 7, 11 Directional coupler, 5 main amplifier, 8 dummy load, 10 auxiliary amplifier, 31 distortion detection loop, 32 distortion removal loop.
Claims (4)
検出信号を増幅する補助増幅器を備え、補助増幅器からの出力信号の一部と主増幅器からの出力信号とを、歪除去用の振幅及び位相の相互関係を調整して結合することで、歪成分が低減された低歪出力信号を生成する歪除去ループと、
を有する歪補償増幅回路であって、
主増幅器及び補助増幅器の歪特性が略等しく、
対象信号が検出信号中に含まれるように歪検出用の振幅及び位相の相互関係が調整されることで、低歪出力信号のレベルを増大させることを特徴とする歪補償増幅回路。A main amplifier for amplifying the target signal is provided, and a part of the target signal and a part of the output signal from the main amplifier are coupled to each other by adjusting the mutual relationship between the amplitude and phase for distortion detection. A distortion detection loop for generating a detection signal including distortion components generated by
An auxiliary amplifier for amplifying the detection signal is provided, and a distortion component is obtained by combining a part of the output signal from the auxiliary amplifier and the output signal from the main amplifier by adjusting the mutual relationship between the amplitude and phase for distortion removal. A distortion elimination loop that produces a low distortion output signal with reduced
A distortion compensation amplifier circuit comprising:
The distortion characteristics of the main amplifier and auxiliary amplifier are substantially equal,
A distortion compensation amplifier circuit, wherein the level of a low distortion output signal is increased by adjusting the correlation between amplitude and phase for distortion detection so that the target signal is included in the detection signal.
対象信号の一部側の対象信号レベルが主増幅器からの出力信号側の対象信号レベルより大きく、かつこれらの信号が互いに略逆位相で結合されるように、歪検出用の振幅及び位相の相互関係が調整されることを特徴とする歪補償増幅回路。The distortion compensation amplifier circuit according to claim 1,
The mutual amplitude and phase for distortion detection are set so that the target signal level on a part of the target signal is higher than the target signal level on the output signal side from the main amplifier and these signals are coupled in substantially opposite phases. A distortion compensation amplifier circuit, wherein the relationship is adjusted.
検出信号中の歪成分を補助増幅器で増幅した後の歪成分レベルが対象信号を補助増幅器で増幅する際に発生する歪成分レベルより大きくなるように、歪検出用の振幅及び位相の相互関係が調整されることを特徴とする歪補償増幅回路。The distortion compensation amplifier circuit according to claim 1 or 2,
The correlation between the amplitude and phase for distortion detection is such that the distortion component level after the distortion component in the detection signal is amplified by the auxiliary amplifier is larger than the distortion component level generated when the target signal is amplified by the auxiliary amplifier. A distortion compensation amplifier circuit which is adjusted.
主増幅器へ入力される対象信号レベルと補助増幅器へ入力される対象信号レベルとが略等しくなるように、歪検出用の振幅及び位相の相互関係が調整されることを特徴とする歪補償増幅回路。The distortion compensation amplifier circuit according to any one of claims 1 to 3, wherein saturation outputs of the main amplifier and the auxiliary amplifier are substantially equal.
A distortion compensation amplifier circuit in which the correlation between amplitude and phase for distortion detection is adjusted so that the target signal level input to the main amplifier and the target signal level input to the auxiliary amplifier are substantially equal. .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002167246A JP3776835B2 (en) | 2002-06-07 | 2002-06-07 | Distortion compensation amplifier circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002167246A JP3776835B2 (en) | 2002-06-07 | 2002-06-07 | Distortion compensation amplifier circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004015506A JP2004015506A (en) | 2004-01-15 |
JP3776835B2 true JP3776835B2 (en) | 2006-05-17 |
Family
ID=30434557
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002167246A Expired - Fee Related JP3776835B2 (en) | 2002-06-07 | 2002-06-07 | Distortion compensation amplifier circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3776835B2 (en) |
-
2002
- 2002-06-07 JP JP2002167246A patent/JP3776835B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004015506A (en) | 2004-01-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4792273B2 (en) | amplifier | |
US8872583B2 (en) | Power amplifier with advanced linearity | |
EP1158661A2 (en) | Feed-forward amplifier | |
US7425873B2 (en) | Radio frequency amplification apparatus | |
US8400216B2 (en) | 3-way Doherty power amplifier using driving amplifier | |
JP2002111400A (en) | Power amplifier | |
JP2004222151A (en) | Doherty amplifier | |
JPH10511534A (en) | Amplifier circuit and amplifier control method used in radio frequency communication system | |
JPWO2010125714A1 (en) | Power amplifier | |
JP2007174148A (en) | Amplifier | |
JP2009213090A (en) | Power amplification circuit | |
JPWO2009066353A1 (en) | Power amplifier | |
JP2003092519A (en) | Feedforward amplifier | |
JP3836428B2 (en) | Multistage amplifier | |
JP2003037446A (en) | Multi-stage amplifier and integrated circuit | |
JP3776835B2 (en) | Distortion compensation amplifier circuit | |
US20220311388A1 (en) | Power amplifier circuit, radio-frequency circuit, and communication device | |
JP4628175B2 (en) | amplifier | |
JP2007019570A (en) | Doherty amplifier circuit | |
US7091782B2 (en) | Radio apparatus comprising an amplifier for radio-frequency signals, amplifier for radio-frequency signals and method for amplifying such signals | |
JP2006148780A (en) | High frequency doherty amplifier | |
JP2010226249A (en) | Amplifier | |
JP5377244B2 (en) | High frequency amplifier | |
JP2001339253A (en) | Amplifying device | |
JP2003309435A (en) | High frequency amplifier |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050502 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051122 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060221 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060223 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3776835 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100303 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110303 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120303 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130303 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140303 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |