JP3775115B2 - Standard time setting method and apparatus - Google Patents
Standard time setting method and apparatus Download PDFInfo
- Publication number
- JP3775115B2 JP3775115B2 JP19059399A JP19059399A JP3775115B2 JP 3775115 B2 JP3775115 B2 JP 3775115B2 JP 19059399 A JP19059399 A JP 19059399A JP 19059399 A JP19059399 A JP 19059399A JP 3775115 B2 JP3775115 B2 JP 3775115B2
- Authority
- JP
- Japan
- Prior art keywords
- time
- clock
- standard
- standard time
- reading
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Computer And Data Communications (AREA)
- Small-Scale Networks (AREA)
- Electric Clocks (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、複数の装置間における標準時刻の設定方法および設定装置に関する。
【0002】
【従来の技術】
それぞれに時計を備え、共通の伝送路を介して情報の授受を行う複数の装置において、標準時刻を発生する時計を備えた装置の標準時刻を基準にして、他の装置の時計の時刻合わせを行う方法が知られている(例えば、特開平05−158826号公報参照)。
【0003】
この明細書では、複数の装置間で基準となる時刻を標準時刻と呼び、標準時刻を発生する時計を標準時計、標準時計を備えた装置を標準時刻装置、内蔵時計に標準時刻が設定される装置を被設定装置と呼ぶ。
【0004】
上記従来の標準時刻の設定方法では、被設定装置から標準時刻装置に標準時刻の提供要求を送信し、標準時刻装置から標準時刻を受信するまでの所用時間の半分を、提供された標準時刻に加算して補正し、補正後の標準時刻を内蔵時計に設定している。
【0005】
【発明が解決しようとする課題】
ところで、伝送路で多くの情報の送受信が行われ伝送路が混雑していると、標準時刻の提供要求の伝送時間、または標準時刻の伝送時間、あるいはそれらの両方に遅延が発生する。
【0006】
しかしながら、標準時刻の提供要求から標準時刻の受信までに要した時間の半分を伝送遅延時間として、標準時刻に加算補正する上記従来の標準時刻設定方法では、伝送路が混雑して標準時刻の提供要求と標準時刻の送受信に遅延があると、補正値の伝送遅延時間に誤差を生じ、正確な標準時刻を設定することができないという問題がある。
【0007】
本発明の目的は、伝送路の混雑状況に拘わらず、標準時刻に正確に時刻合わせを行う標準時刻設定方法および装置を提供することにある。
【0008】
【課題を解決するための手段】
一実施の形態を示す図1〜図3に対応づけて本発明を説明すると、
(1) 請求項1の発明は、複数の装置の間で共通の伝送路Lを介してマイクロコンピューターのシリアル通信を行い、第1装置UOの第1時計3の時刻を標準時刻tsとして第2装置UAの第2時計13に設定する標準時刻の設定方法であって、第1装置UOにより、第2時計13の時刻読取要求を第2装置UAへ送信する第1の手順(図3のS1)と、第2装置UAにより、時刻読取要求を受信したら第2時計13の時刻Taを読み取るとともに、受信完了信号ACKを第1装置UOへ送信する第2の手順(図3のS2〜S4)と、第1装置UOにより、受信完了信号ACKを受信したら第1時計3の時刻Toを読み取るとともに、時刻Toを第2装置UAへ送信する第3の手順(図3のS14〜S15)と、第2装置UAにより、時刻読取要求を受信してから第2時計13の時刻Taを読み取るまでの遅延時間Δt 1 と、時刻読取要求を受信してから第1時計3の時刻Toを読み取るまでの遅延時間Δt 2 とを考慮して、第2時計13の時刻taを時刻差{(Ta−Δt 1 )−(To−Δt 2 )}により補正する第4の手順(図3のS5〜S7)とを実行し、第2時計13に第1時計3の標準時刻tsを設定する。
(2) 請求項2の発明は、複数の装置の間で共通の伝送路Lを介してマイクロコンピューターのシリアル通信を行い、第1装置U O の第1時計3の時刻tsを標準時刻として第2装置U A の第2時計13に設定する標準時刻の設定装置であって、第2時計13の時刻読取要求を第2装置U A へ送信する第1装置U O の第1の手段1,2と、時刻読取要求を受信したら第2時計13の時刻Taを読み取るとともに、受信完了信号ACKを第1装置U O へ送信する第2装置U A の第2の手段11,12と、受信完了信号ACKを受信したら第1時計3の時刻T o を読み取るとともに、時刻T o を第2装置U A へ送信する第1装置U O の第3の手段1,2と、時刻読取要求を受信してから第2時計13の時刻Taを読み取るまでの遅延時間Δt 1 と、時刻読取要求を受信してから第1時計3の時刻Toを読み取るまでの遅延時間Δt 2 とを考慮して、第2時計の時刻を時刻差{(Ta−Δt 1 )−(To−Δt 2 )}により補正する第2装置U A の第4の手段11,12とを備え、第2時計13に第1時計3の標準時刻tsを設定する。
【0009】
上述した課題を解決するための手段の項では、説明を分かりやすくするために一実施の形態の図を用いたが、これにより本発明が一実施の形態に限定されるものではない。
【0010】
【発明の効果】
本発明によれば、第1の時計を備えた第1の装置と第2の時計を備えた第2の装置との間で通信を行い、第1時計の時刻を標準時刻として第2時計に設定する場合に、まず、第2時計の時刻読取要求を第2装置へ送信し、時刻読取要求を受信したら第2時計の時刻Taを読み取るとともに、受信完了信号を第1装置へ送信する。次に、受信完了信号を受信したら第1時計の時刻Toを読み取るとともに、時刻Toを第2装置へ送信する。そして、時刻Toを受信したら第2時計の時刻を時刻差(Ta−To)により補正し、第2時計に第1時計の標準時刻を設定するようにしたので、伝送路が混雑している場合でも第2装置の第2時計に標準時刻を正確に設定することができる。
なお、時刻読取要求を受信してから第2時計の時刻Taを読み取るまでの遅延時間Δt1と、時刻読取要求を受信してから第1時計の時刻Toを読み取るまでの遅延時間Δt2とを考慮して、第2時計の時刻を時刻差{(Ta−Δt1)−(To−Δt2)}により補正することにより、第2装置の第2時計に標準時刻をさらに正確に設定することができる。
【0011】
【発明の実施の形態】
図1は一実施の形態の構成を示す図である。
標準時計装置UOと被設定装置UA,UB,・・とは、共通の伝送路Lを介してシリアル通信を行う。このシリアル通信は、所定の通信プロトコルにしたがって行われる。標準時計装置UOは、通信用インタフェース1、処理回路2、標準時計3、メモリ4などを備えている。処理回路2はマイクロコンピューターを有し、演算と制御を行う。標準時計3は、共通の伝送路Lを介して通信を行う装置UO,UA,UB,・・の間で基準となる標準時刻を発生する。被設定装置UAは、通信用インタフェース11、処理回路12、時計13、メモリ14などを備えている。処理回路12はマイクロコンピューターを有し、演算と制御を行う。時計13は被設定装置UA専用で、後述する標準時刻設定処理で標準時計3により時刻合わせが行われ、標準時刻が設定される。なお、他の被設定装置UB,・・も被設定装置UAと同様な構成を備えており、説明を省略する。
【0012】
図2は一実施の形態の標準時刻設定原理を説明するための図である。なお、ここでは標準時刻装置UOと被設定装置UAとの間の標準時刻設定処理を例に上げて説明するが、標準時刻装置UOと他の被設定装置UB,・・との間の標準時刻設定処理も同様であり、それらの説明を省略する。
この標準時刻設定処理は、例えば、所定時間ごとに行ってもよいし、被設定装置UA,UB,・・を起動した直後の初期化処理において実行してもよい。
【0013】
標準時刻装置UOの標準時計3が発生する標準時刻をtsとし、被設定装置UAの内部時計13が発生する時刻(以下、内部時刻と呼ぶ)をtaとする。まず、被設定装置UAは、内部時計13の時刻を標準時刻tsに合わせるために、標準時刻装置UOに対して標準時刻tsの提供を要求する。標準時刻提供要求を受信した標準時刻装置UOは、被設定装置UAへ内部時刻読取要求を送信する。この内部時刻読取要求は、被設定装置UAに対して内部時計13の時刻の読み取りを要求するものであり、読み取られた内部時刻は標準時刻の設定に用いられる。
【0014】
「内部時刻読取要求」の通信フレームを受信した被設定装置UAは、標準時刻装置UOへ受信完了信号ACKを送信するとともに、内部時計13から現在の時刻を読み取り、その時刻を内部時刻Taとする。なお、「内部時刻読取要求」の通信フレームを受信してから、要求内容を解読して実際に内部時刻Taを読み取るまでの遅れ時間をΔt1とする。
【0015】
内部時刻読取要求の受信完了信号ACKを受信した標準時刻装置UOは、直ちに標準時計3から現在の時刻を読み取り、その時刻を標準時刻Toとする。なお、被設定装置UAが「内部時刻読取要求」の通信フレームを受信してから受信完了信号ACKを標準時刻装置UOへ返信し、標準時刻装置UOで実際に標準時刻Toを読み取るまでの遅れ時間をΔt2とする。標準時刻装置UOは、読み取った標準時刻Toを被設定装置UAへ送る。
【0016】
ここで、被設定装置UAが内部時刻読取要求を受信した時点(図2の▲1▼)を起点にして、被設定装置UAが内部時刻Taを読み取るまでの遅延時間Δt1と、標準時刻装置UOが標準時刻Toを読み取るまでの遅延時間Δt2について考察する。
内部時刻読取要求を受信してから要求内容を解読して実際に内部時刻Taを読み取るまでの遅延時間Δt1は、マイクロコンピューターの処理速度により決まり、通常は極めて短い。
【0017】
また、一般に、装置間で行われるマイクロコンピューターのシリアル通信は、他の装置から通信フレームを受信したら直ちに受信完了信号ACKフレームを返信する通信プロトコルにしたがって行われ、受信完了から完了信号ACK返信までの時間遅れは極めて短い。さらに、標準時刻装置UOが受信完了信号ACKを受信してから実際に標準時刻Toを読み取るまでの時間は、マイクロコンピューターの処理速度により決まり、通常は極めて短い。したがって、被設定装置UAが内部時刻読取要求を受信してから標準時刻装置UOが標準時刻Toを読み取るまでの遅延時間Δt2も、極めて短い。
【0018】
さらに、図2に示すように、被設定装置UAが内部時刻Taを読み取るまでの遅延時間Δt1と、標準時刻装置UOが標準時刻Toを読み取るまでの遅延時間Δt2とは、ともに被設定装置UAが標準時刻装置UOから内部時刻読取要求を受信した時点▲1▼を起点にした時間遅れであり、標準時刻設定処理においてはこれらの遅延時間Δt1とΔt2とが互いに相殺されて標準時刻の設定誤差が低減されることになる。
【0019】
したがって、この実施の形態では上記遅延時間Δt1およびΔt2をともに0とし、被設定装置UAで内部時刻読取要求を受信して内部時刻Taを読み取った時点と、標準時刻装置UOで受信完了信号ACKを受信して標準時刻Toを読み取った時点とは同一時点とする。
【0020】
被設定装置UAの内部時計13と標準時刻装置UOの標準時計3とが同一時刻を発生していれば、同一時点で読み取られた内部時刻Taと標準時刻Toとは一致するはずである。同一時点で読み取られた内部時刻Taと標準時刻Toとが異なる場合は、両者の時刻差(Ta−To)が被設定装置UAの内部時計13と標準時刻装置UOの標準時計3との時刻のずれである。そこで、被設定装置UAにおいて、次式により現在の時刻taを時刻差(Ta−To)で補正して新時刻ta’を得る。
【数1】
ta’=ta−(Ta−To)
【0021】
これにより、被設定装置UAの内部時計13に標準時刻装置UOの標準時刻tsが設定され、被設定装置UAの内部時計13は標準時刻装置UOの標準時計3と同一時刻を発生する。
【0022】
図3は、被設定装置UAの処理回路12と標準時刻装置UOの処理回路2で実行される標準時刻設定処理を示すフローチャートである。これらのフローチャートにより、一実施の形態の動作を説明する。
被設定装置UAは、ステップ1において標準時刻装置UOへ標準時刻提供要求を送信する。標準時刻装置UOは、ステップ11で標準時刻提供要求の受信を確認し、被設定装置UAから標準時刻提供要求を受信したらステップ12へ進み、被設定装置UAへ内部時刻読取要求を送信し、続くステップ13で内部時刻読取要求の送信完了を監視する。
【0023】
被設定装置UAは、ステップ2で内部時刻読取要求の受信を確認し、標準時刻装置UOから内部時刻読取要求を受信したらステップ3へ進み、標準時刻装置UOへ受信完了信号ACKを送信し、続くステップ4で内部時計13から現在の時刻を読み取り、内部時刻Taとしてメモリ14に記憶する。
【0024】
標準時刻装置UOは、ステップ14で内部時刻読取要求の送信を完了したか、つまり、送信完了を示す被設定装置UAの受信完了信号ACKを受信したかどうかを確認し、受信完了信号ACKを受信したらステップ15へ進み、標準時計3から現在の時刻を読み取り、標準時刻Toとして被設定装置UAへ送信する。
【0025】
被設定装置UAは、ステップ5で標準時刻Toの受信を確認し、標準時刻装置UOから標準時刻Toを受信したらメモリ13に記憶されている内部時刻Taとの時刻差(Ta−To)を演算する。続くステップ7で、時刻差(Ta−To)を上記数式1に代入して内部時計13の時刻taを補正し、新時刻ta’を得る。
【0026】
このように、標準時計3を備えた標準時刻装置UOと内部時計13を備えた被設定装置UAとの間で伝送路Lを介して通信を行い、標準時計3の時刻を標準時刻tsとして被設定装置UAの内部時計13に設定する場合に、内部時計13の時刻読取要求を標準時刻装置UOから被設定装置UAへ送信し、被設定装置UAで時刻読取要求を受信したら内部時計13の時刻Taを読み取るとともに、受信完了信号を標準時刻装置UOへ送信する。次に、標準時刻装置UOで受信完了信号を受信したら標準時計の標準時刻Toを読み取るとともに、標準時刻Toを被設定装置UAへ送信する。そして、被設定装置UAで標準時刻Toを受信したら内部時計13の時刻taを時刻差(Ta−To)により補正し、内部時計13に標準時計3の標準時刻tsを設定するようにしたので、伝送路が混雑している場合でも被設定装置UAの内部時計13に標準時刻tsを正確に設定することができる。
【0027】
なお、上述した一実施の形態では被設定装置UAが内部時刻読取要求を受信した時点を基点にして、内部時刻Taを読み取るまでの遅延時間Δt1と、標準時刻装置UOが標準時刻Toを読み取るまでの遅延時間Δt2とをともに0にしたが、これらの遅延時間Δt1、Δt2を考慮して標準時刻設定処理を行う場合には、数式1に代えて次式により新時刻ta’を求めればよい。上述したように、遅延時間Δt1とΔt2は、ほぼマイクロコンピューターの処理能力により決まり、また常に一定であるから、予め測定して記憶しておく。
【数2】
ta’=ta−{(Ta−Δt1)−(To−Δt2)}
また、遅延時間Δt1のみを考慮し、遅延時間Δt2を0とする場合には、数式1に代えて次式により新時刻ta’を求める。
【数3】
ta’=ta−{(Ta−Δt1)−To}
さらに、遅延時間Δt2のみを考慮し、遅延時間Δt1を0とする場合には、数式1に代えて次式により新時刻ta’を求める。
【数4】
ta’=ta−{Ta−(To−Δt2)}
【図面の簡単な説明】
【図1】 一実施の形態の構成を示す図である。
【図2】 一実施の形態の標準時刻設定原理を説明するための図である。
【図3】 一実施の形態の標準時刻設定動作を示すフローチャートである。
【符号の説明】
UO 標準時計装置
UA,UB 被設定装置
1,11 インタフェース
2,12 処理回路
3 標準時計
4,14 メモリ
13 時計[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a standard time setting method and a setting device among a plurality of devices.
[0002]
[Prior art]
In a plurality of devices each equipped with a clock and transferring information via a common transmission line, the time of the clock of the other device is adjusted based on the standard time of the device having the clock that generates the standard time. A method of performing this method is known (for example, see Japanese Patent Application Laid-Open No. 05-158826).
[0003]
In this specification, a standard time among a plurality of devices is referred to as a standard time, a clock that generates the standard time is a standard clock, a device equipped with the standard clock is a standard time device, and a standard time is set in the built-in clock. The device is called a device to be set.
[0004]
In the above-described conventional standard time setting method, a request for providing standard time is transmitted from the set device to the standard time device, and half of the required time until the standard time is received from the standard time device is set to the provided standard time. It is corrected by adding, and the standard time after correction is set in the built-in clock.
[0005]
[Problems to be solved by the invention]
By the way, when a lot of information is transmitted and received on the transmission line and the transmission line is congested, a delay occurs in the transmission time of the standard time provision request, the transmission time of the standard time, or both.
[0006]
However, in the above-mentioned conventional standard time setting method in which half of the time required from the request for provision of standard time to reception of the standard time is used as a transmission delay time and added to the standard time, the standard time is provided because the transmission path is congested. If there is a delay between the transmission and reception of the request and the standard time, an error occurs in the transmission delay time of the correction value, and there is a problem that an accurate standard time cannot be set.
[0007]
SUMMARY OF THE INVENTION An object of the present invention is to provide a standard time setting method and apparatus for accurately adjusting the time to the standard time regardless of the congestion state of the transmission path.
[0008]
[Means for Solving the Problems]
The present invention will be described with reference to FIGS. 1 to 3 showing an embodiment.
(1) According to the first aspect of the present invention, serial communication of a microcomputer is performed between a plurality of devices via a common transmission line L, and the time of the
(2) According to the invention of
[0009]
In the section of the means for solving the above-described problem, a diagram of an embodiment is used for easy understanding of the description. However, the present invention is not limited to the embodiment.
[0010]
【The invention's effect】
According to the present invention, communication is performed between a first device having a first timepiece and a second device having a second timepiece, and the time of the first timepiece is set as the standard time to the second timepiece. When setting, first, the time reading request of the second clock is transmitted to the second device. When the time reading request is received, the time Ta of the second clock is read and a reception completion signal is transmitted to the first device. Next, when the reception completion signal is received, the time To of the first clock is read and the time To is transmitted to the second device. When the time To is received, the time of the second clock is corrected by the time difference (Ta-To), and the standard time of the first clock is set in the second clock, so that the transmission line is congested. However, the standard time can be accurately set in the second clock of the second device.
It should be noted that a delay time Δt1 from the reception of the time reading request to the reading of the time Ta of the second clock and a delay time Δt2 from the reception of the time reading request to the reading of the time To of the first clock are taken into consideration. Thus, by correcting the time of the second clock by the time difference {(Ta−Δt1) − (To−Δt2)}, the standard time can be set more accurately in the second clock of the second device.
[0011]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 1 is a diagram showing a configuration of an embodiment.
The standard clock device UO and the set devices UA, UB,... Perform serial communication via a common transmission line L. This serial communication is performed according to a predetermined communication protocol. The standard clock device UO includes a
[0012]
FIG. 2 is a diagram for explaining the standard time setting principle of the embodiment. Here, the standard time setting process between the standard time device UO and the set device UA will be described as an example, but the standard time between the standard time device UO and the other set devices UB,. The setting process is the same, and the description thereof is omitted.
This standard time setting process may be performed, for example, every predetermined time, or may be performed in an initialization process immediately after starting the set target devices UA, UB,.
[0013]
The standard time generated by the
[0014]
The set device UA that has received the “internal time reading request” communication frame transmits a reception completion signal ACK to the standard time device UO, reads the current time from the
[0015]
Upon receiving the internal time reading request reception completion signal ACK, the standard time unit UO immediately reads the current time from the
[0016]
Here, a delay time Δt1 until the set device UA reads the internal time Ta from the time when the set device UA receives the internal time reading request ((1) in FIG. 2) and the standard time device UO Consider the delay time Δt2 until the standard time To is read.
The delay time Δt1 from when the internal time reading request is received until the request content is decoded and the internal time Ta is actually read is determined by the processing speed of the microcomputer and is usually extremely short.
[0017]
In general, microcomputer serial communication between devices is performed according to a communication protocol that returns a reception completion signal ACK frame as soon as a communication frame is received from another device, from reception completion to completion signal ACK return. The time delay is extremely short. Further, the time from when the standard time unit UO receives the reception completion signal ACK until the standard time To is actually read is determined by the processing speed of the microcomputer and is usually extremely short. Accordingly, the delay time Δt2 from when the set device UA receives the internal time reading request until the standard time device UO reads the standard time To is also extremely short.
[0018]
Further, as shown in FIG. 2, both the delay time Δt1 until the set device UA reads the internal time Ta and the delay time Δt2 until the standard time device UO reads the standard time To are both set by the set device UA. This is a time delay starting from the time point (1) when the internal time reading request is received from the standard time unit UO. In the standard time setting process, these delay times Δt1 and Δt2 are offset from each other, resulting in a standard time setting error. Will be reduced.
[0019]
Therefore, in this embodiment, both the delay times Δt1 and Δt2 are set to 0, the internal time reading request is received by the set device UA and the internal time Ta is read, and the reception completion signal ACK is received by the standard time device UO. It is the same time as when the standard time To was received and read.
[0020]
If the
[Expression 1]
ta ′ = ta− (Ta−To)
[0021]
As a result, the standard time ts of the standard time device UO is set in the
[0022]
FIG. 3 is a flowchart showing a standard time setting process executed by the
In
[0023]
The set device UA confirms the reception of the internal time reading request in
[0024]
The standard time unit UO confirms whether or not the transmission of the internal time reading request has been completed in
[0025]
The set device UA confirms the reception of the standard time To in
[0026]
In this way, communication is performed between the standard time device UO having the
[0027]
In the embodiment described above in the base point when the target setting unit UA receives the internal time read request, the delay time Δt1 until reading the internal time Ta, the standard time unit UO reads the standard time To Both the delay time Δt2 and the delay time Δt2 are set to 0. However, when the standard time setting process is performed in consideration of these delay times Δt1 and Δt2, the new time ta ′ may be obtained by the following equation instead of
[Expression 2]
ta ′ = ta − {(Ta−Δt1) − (To−Δt2)}
When only the delay time Δt1 is considered and the delay time Δt2 is set to 0, the new time ta ′ is obtained by the following equation instead of the
[Equation 3]
ta ′ = ta − {(Ta−Δt1) −To}
Further, when only the delay time Δt2 is considered and the delay time Δt1 is set to 0, the new time ta ′ is obtained by the following equation instead of the
[Expression 4]
ta ′ = ta− {Ta− (To−Δt 2)}
[Brief description of the drawings]
FIG. 1 is a diagram showing a configuration of an embodiment.
FIG. 2 is a diagram for explaining the principle of setting a standard time according to one embodiment.
FIG. 3 is a flowchart illustrating a standard time setting operation according to an embodiment.
[Explanation of symbols]
UO Standard clock device UA, UB Device to be set 1, 11
Claims (2)
第1装置により、第2時計の時刻読取要求を第2装置へ送信する第1の手順と、
第2装置により、時刻読取要求を受信したら第2時計の時刻Taを読み取るとともに、受信完了信号ACKを第1装置へ送信する第2の手順と、
第1装置により、受信完了信号ACKを受信したら第1時計の時刻Toを読み取るとともに、時刻Toを第2装置へ送信する第3の手順と、
第2装置により、時刻読取要求を受信してから第2時計の時刻Taを読み取るまでの遅延時間Δt 1 と、時刻読取要求を受信してから第1時計の時刻Toを読み取るまでの遅延時間Δt 2 とを考慮して、第2時計の時刻を時刻差{(Ta−Δt 1 )−(To−Δt 2 )}により補正する第4の手順とを実行し、第2時計に第1時計の標準時刻を設定することを特徴とする標準時刻設定方法。A standard time setting method in which serial communication of a microcomputer is performed between a plurality of devices via a common transmission line, and the time of the first clock of the first device is set as the standard time to the second clock of the second device. There,
A first procedure for transmitting a time reading request of the second clock to the second device by the first device;
When the second device receives a time reading request, the second procedure reads the time Ta of the second clock and transmits a reception completion signal ACK to the first device;
When the first device receives the reception completion signal ACK, the third procedure reads the time To of the first clock and transmits the time To to the second device;
Delay time Δt 1 from receiving the time reading request to reading the time Ta of the second clock by the second device, and delay time Δt from receiving the time reading request to reading the time To of the first clock 2 and the fourth procedure for correcting the time of the second clock by the time difference {(Ta−Δt 1 ) − (To−Δt 2 )} . A standard time setting method characterized by setting a standard time.
第2時計の時刻読取要求を第2装置へ送信する第1装置の第1の手段と、
時刻読取要求を受信したら第2時計の時刻Taを読み取るとともに、受信完了信号ACKを第1装置へ送信する第2装置の第2の手段と、
受信完了信号ACKを受信したら第1時計の時刻T o を読み取るとともに、時刻T o を第2装置へ送信する第1装置の第3の手段と、
時刻読取要求を受信してから第2時計の時刻Taを読み取るまでの遅延時間Δt 1 と、時刻読取要求を受信してから第1時計の時刻Toを読み取るまでの遅延時間Δt 2 とを考慮して、第2時計の時刻を時刻差{(Ta−Δt 1 )−(To−Δt 2 )}により補正する第2装置の第4の手段とを備え、第2時計に第1時計の標準時刻を設定することを特徴とする標準時刻設定装置。 A standard time setting device that performs serial communication of a microcomputer via a common transmission line between a plurality of devices and sets the time of the first clock of the first device as the standard time to the second clock of the second device. There,
A first means of the first device for transmitting a time reading request of the second clock to the second device;
A second means of the second device for reading the time Ta of the second clock when receiving the time reading request and transmitting a reception completion signal ACK to the first device;
A third means of the first device for reading the time T o of the first clock upon receiving the reception completion signal ACK and transmitting the time T o to the second device;
Time and the delay time Delta] t 1 from the reception of the read request until it reads the time Ta of the second clock, in consideration of the delay time Delta] t 2 from the reception of the time read request to read the time To of the first clock And a fourth means of the second device for correcting the time of the second clock by the time difference {(Ta−Δt 1 ) − (To−Δt 2 )}, and the second clock has a standard time of the first clock. A standard time setting device, characterized in that
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19059399A JP3775115B2 (en) | 1999-07-05 | 1999-07-05 | Standard time setting method and apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19059399A JP3775115B2 (en) | 1999-07-05 | 1999-07-05 | Standard time setting method and apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001021676A JP2001021676A (en) | 2001-01-26 |
JP3775115B2 true JP3775115B2 (en) | 2006-05-17 |
Family
ID=16260656
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19059399A Expired - Fee Related JP3775115B2 (en) | 1999-07-05 | 1999-07-05 | Standard time setting method and apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3775115B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6367163B2 (en) * | 2015-07-17 | 2018-08-01 | 京セラ株式会社 | Electronic device and method of operating electronic device |
-
1999
- 1999-07-05 JP JP19059399A patent/JP3775115B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001021676A (en) | 2001-01-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH11346238A (en) | Response time measurement system | |
US20220248353A1 (en) | Synchronization method and device | |
US8369308B2 (en) | Remote I/O system and synchronization method in the same | |
US20240106676A1 (en) | Vehicle control system, control method, electronic device, and recording medium | |
JP3775115B2 (en) | Standard time setting method and apparatus | |
US11949767B2 (en) | Communication apparatus, method of controlling communication apparatus, and storage medium | |
US10152437B2 (en) | Memory system | |
JP2001324584A (en) | Time synchronizer, time synchronizing system, and method of controlling time synchronizer | |
US20220123746A1 (en) | Sensor devices and methods for transmitting sensor data, apparatus and method for controlling a sensor device, apparatuses and methods for decoding a sensor signal | |
JP7114957B2 (en) | Wireless communication device, program and time information acquisition method | |
JP5459308B2 (en) | Data transfer apparatus and data transfer apparatus control method | |
JP6188246B2 (en) | Memory system | |
JP2001202156A (en) | Time synchronizer | |
US11860689B2 (en) | Time synchronization method, service board, and network device | |
JP2560141B2 (en) | Data compensation method in asynchronous data transfer | |
JP7188145B2 (en) | Time adjustment device, printing device, time adjustment method, and time adjustment program | |
KR20060067712A (en) | Cycle time synchronization appparatus for wireless 1394 system and method therefor | |
JP2570096B2 (en) | System time matching method and system time matching device | |
JPH06348660A (en) | Distributed processing network | |
JPH11177543A (en) | Serial communication equipment and its method | |
JPH10104373A (en) | Time adjustment method | |
JP5774804B2 (en) | Time synchronization system, time synchronization apparatus, time synchronization method, and time synchronization program | |
KR100555644B1 (en) | transmitting/receiving method of bit stream | |
CN116132010A (en) | Synchronization correction method, master control device and slave device | |
JPH07129523A (en) | Network computer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050517 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050715 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050920 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051116 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060131 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060213 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100303 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |