JP3773517B2 - Plasma display panel - Google Patents

Plasma display panel Download PDF

Info

Publication number
JP3773517B2
JP3773517B2 JP2004224045A JP2004224045A JP3773517B2 JP 3773517 B2 JP3773517 B2 JP 3773517B2 JP 2004224045 A JP2004224045 A JP 2004224045A JP 2004224045 A JP2004224045 A JP 2004224045A JP 3773517 B2 JP3773517 B2 JP 3773517B2
Authority
JP
Japan
Prior art keywords
dielectric layer
electrode
electrode wiring
display
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004224045A
Other languages
Japanese (ja)
Other versions
JP2004303742A (en
Inventor
穣 宮地
勝美 国井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2004224045A priority Critical patent/JP3773517B2/en
Publication of JP2004303742A publication Critical patent/JP2004303742A/en
Application granted granted Critical
Publication of JP3773517B2 publication Critical patent/JP3773517B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Gas-Filled Discharge Tubes (AREA)

Description

この発明は、気体放電表示装置、特にそのパネル(プラズマディスプレイパネル)の表示品質を向上するための構成に関する。   The present invention relates to a structure for improving the display quality of a gas discharge display device, particularly a panel (plasma display panel) thereof.

図5は、一般的な交流(AC)型プラズマディスプレイパネル(PDP)の平面構成を示している。   FIG. 5 shows a planar configuration of a general alternating current (AC) plasma display panel (PDP).

気体放電表示装置のパネル部を構成するPDPは、第1基板と第2基板がその端部の封止部で、フリットガラス等からなる封止材によって封着され、間隙にガスが封入されて放電空間22を構成している。放電空間22内にはマトリクス状に複数の放電セルが構成され、各放電セルの放電・非放電を制御することで、蛍光体34を発光させ、所望の画像表示を行っている。   In the PDP constituting the panel portion of the gas discharge display device, the first substrate and the second substrate are sealed at the end portions thereof and sealed with a sealing material made of frit glass or the like, and the gas is sealed in the gap. A discharge space 22 is formed. A plurality of discharge cells are formed in a matrix in the discharge space 22, and the phosphor 34 is caused to emit light by controlling discharge / non-discharge of each discharge cell, thereby performing a desired image display.

第1基板は、前面ガラス基板(以下FP基板という)10を有し、このFP基板10上には、一対の表示電極配線を構成する維持電極配線(以下X電極配線という)12及び走査・維持電極配線(以下Y電極配線という)14がストライプ状に形成されている。X・Y電極配線12、14は、フォトリソグラフィによって形成されたCr/Cu/Crの3層構造や、スクリーン印刷(厚膜印刷ともいう)などよって形成されたAuなどからなる。また、X電極配線12及びY電極配線14を覆うようにFP基板10のほぼ全面に誘電体層18が形成され、更にこの誘電体層18を覆うように、放電時に陰極として機能するMgOからなる放電用電極層(放電保護層とも称される。以下、MgO層で示す)20が形成されている。   The first substrate has a front glass substrate (hereinafter referred to as FP substrate) 10, and on this FP substrate 10, sustain electrode wiring (hereinafter referred to as X electrode wiring) 12 constituting a pair of display electrode wirings and scanning / maintenance. Electrode wiring (hereinafter referred to as Y electrode wiring) 14 is formed in a stripe shape. The X / Y electrode wirings 12 and 14 are made of a three-layer structure of Cr / Cu / Cr formed by photolithography, Au formed by screen printing (also referred to as thick film printing), or the like. In addition, a dielectric layer 18 is formed on almost the entire surface of the FP substrate 10 so as to cover the X electrode wiring 12 and the Y electrode wiring 14, and is further made of MgO that functions as a cathode during discharge so as to cover the dielectric layer 18. A discharge electrode layer (also referred to as a discharge protective layer, hereinafter referred to as an MgO layer) 20 is formed.

一方、第2基板は、背面ガラス基板(以下、BP基板という)30を有し、BP基板30上には、上記X・Y電極配線12、14と直交する方向に延びるアドレス電極配線32が形成されている。PDPの表示領域に相当する領域では、各アドレス電極配線32上には対応して赤(R)、緑(G)、青(B)のいずれかの蛍光体34が形成され、また各アドレス電極配線32の間隙には障壁部(以下リブという)がスクリーン印刷によって形成され、隣接するアドレス電極配線32間、つまり放電セル間で光のクロストークが起こることを防止している。   On the other hand, the second substrate has a rear glass substrate (hereinafter referred to as BP substrate) 30, and address electrode wirings 32 extending in a direction orthogonal to the X / Y electrode wirings 12 and 14 are formed on the BP substrate 30. Has been. In an area corresponding to the display area of the PDP, a phosphor 34 of red (R), green (G), or blue (B) is formed on each address electrode wiring 32 correspondingly, and each address electrode is formed. Barrier portions (hereinafter referred to as ribs) are formed by screen printing in the gaps between the wirings 32 to prevent light crosstalk from occurring between adjacent address electrode wirings 32, that is, between discharge cells.

放電セルは、上記アドレス電極配線32と、これと直交するX電極配線12及びY電極配線14との交差部にそれぞれ構成される。そして、アドレス電極配線32にアドレスパルスを印加し、同時にY電極配線14に走査パルスを印加することによって交点の放電セルが選択され、その放電セルが放電(アドレス書き込み放電)して壁電荷を蓄積する。その後は、Y電極配線14とX電極配線12とに交互に維持パルスを印加することで、Y電極配線14とX電極配線12との間で維持放電を発生させ、放電を維持する。アドレス電極配線32に沿って形成されている蛍光体34は、各放電セルでの放電で発生する紫外線によって励起されて可視光を発生する。   The discharge cells are respectively formed at the intersections of the address electrode wiring 32 and the X electrode wiring 12 and the Y electrode wiring 14 orthogonal thereto. Then, by applying an address pulse to the address electrode wiring 32 and simultaneously applying a scanning pulse to the Y electrode wiring 14, a discharge cell at the intersection is selected, and the discharge cell is discharged (address writing discharge) to accumulate wall charges. To do. After that, by applying a sustain pulse alternately to the Y electrode wiring 14 and the X electrode wiring 12, a sustain discharge is generated between the Y electrode wiring 14 and the X electrode wiring 12, and the discharge is maintained. The phosphor 34 formed along the address electrode wiring 32 is excited by ultraviolet rays generated by the discharge in each discharge cell to generate visible light.

特開平9−222656号公報Japanese Patent Laid-Open No. 9-222656

上述のように各放電セルを制御してイメージを表示することは可能であるが、より高画質な表示を行うことが表示装置として望まれている。高画質な表示を行うためには、外光の反射を防止してPDPの各放電セルの表示コントラストを向上し、また、放電セルでの発光効率をより向上させる必要もある。   Although it is possible to display images by controlling each discharge cell as described above, it is desired as a display device to display images with higher image quality. In order to perform display with high image quality, it is necessary to prevent reflection of external light, improve the display contrast of each discharge cell of the PDP, and further improve the light emission efficiency in the discharge cell.

しかし、高い表示品質を可能とする一方で、製造コストを低減しなければならない。低コスト化には、フォトリソグラフィによる薄膜プロセスに比較すると、スクリーン印刷を用いて各層を形成することが有利である。そこで、スクリーン印刷によって安定的に形成可能であって、かつ表示品質の高いPDPを得ることが要望されている。   However, manufacturing costs must be reduced while enabling high display quality. In order to reduce the cost, it is advantageous to form each layer using screen printing as compared with a thin film process by photolithography. Therefore, it is desired to obtain a PDP that can be stably formed by screen printing and has high display quality.

この発明は、上記のような問題点を解消するためになされたもので、表示品質の高いプラズマディスプレイパネルを得ることを目的とする。   The present invention has been made to solve the above-described problems, and an object thereof is to obtain a plasma display panel having high display quality.

この発明のプラズマディスプレイパネルは、対向配置された一対の基板間に封入された気体を放電させて所望の表示を行うための表示装置のパネルであって、一方の基板には、マトリクス状に配置された各放電セルを走査し放電を維持させるための一対の表示電極配線が形成されており、前記一対の表示電極配線は、基板上に形成された透明電極と、前記透明電極上に形成されたバス電極とを備え、前記バス電極は、少なくとも透明電極と接する側が黒色となるような、銀を含む材料で構成されており、かつ、前記表示電極配線は、溶融ガラスを溶融スズ上に流し出して製造するフロート法によって製造されたガラス基板の非スズ面の上に形成されており、前記表示電極配線上には各電極配線を絶縁するための誘電体層が設けられ、前記誘電体層の軟化点が前記バス電極の焼成温度とほぼ等しいかそれ以上であり、前記一対の表示電極配線と、隣接する他の一対の表示電極配線との間には、ライン状の黒色誘電体層が形成され、前記黒色誘電体層の上には光反射材料層が形成されている。 The plasma display panel of the present invention is a panel of a display device for performing a desired display by discharging a gas sealed between a pair of substrates arranged opposite to each other, and arranged on one substrate in a matrix form A pair of display electrode lines for scanning each of the discharge cells thus formed and maintaining the discharge is formed, and the pair of display electrode lines is formed on the transparent electrode formed on the substrate and the transparent electrode. The bus electrode is made of a material containing silver such that at least the side in contact with the transparent electrode is black, and the display electrode wiring is made to flow molten glass over the molten tin. Formed on a non-tin surface of a glass substrate manufactured by a float method, and a dielectric layer for insulating each electrode wiring is provided on the display electrode wiring, and the dielectric Ri substantially equal to or greater than der softening point and the firing temperature of the bus electrode layer, the pair of display electrode lines and between the other adjacent pair of display electrode lines, line-shaped black dielectric layer is formed on top of the black dielectric layers that have a light reflecting material layer is formed.

この発明の他の態様に係るプラズマディスプレイパネルにおいて、前記表示電極配線は、溶融ガラスを溶融スズ上に流し出して製造するフロート法によって製造されたガラス基板の非スズ面にコートされた膜上に形成する。   In the plasma display panel according to another aspect of the present invention, the display electrode wiring is formed on a film coated on a non-tin surface of a glass substrate manufactured by a float process in which molten glass is poured onto molten tin. Form.

この発明の他の態様に係るプラズマディスプレイパネルにおいて、前記溶融ガラスを溶融スズ上に流し出して製造するフロート法によって製造されたガラス基板の非スズ面にコートされた前記膜は、SiO2である。 In the plasma display panel according to another aspect of the present invention, the film coated on the non-tin surface of a glass substrate manufactured by a float process in which the molten glass is flowed onto the molten tin is SiO 2 . .

この発明の他の態様に係るプラズマディスプレイパネルにおいて、前記表示電極配線上に形成された各電極配線を絶縁するための誘電体層の組成は、PbOが60wt%〜65wt%、B23が1wt%〜5wt%、SiO2が25wt%〜30wt%、Al23が1wt%〜5wt%、ZnOが1wt%〜5wt%の範囲である。 In the plasma display panel according to another aspect of the present invention, the composition of the dielectric layer for insulating each electrode wiring formed on the display electrode wiring is such that PbO is 60 wt% to 65 wt%, and B 2 O 3 is B 2 O 3. The range is 1 wt% to 5 wt%, SiO 2 is 25 wt% to 30 wt%, Al 2 O 3 is 1 wt% to 5 wt%, and ZnO is 1 wt% to 5 wt%.

この発明の他の態様に係るプラズマディスプレイパネルにおいて、前記表示電極配線上に形成された各電極配線を絶縁するための誘電体層の上に、その誘電体層の軟化点より低い軟化点の誘電体層が形成されている。   In the plasma display panel according to another aspect of the present invention, a dielectric having a softening point lower than a softening point of the dielectric layer is formed on the dielectric layer for insulating each electrode wiring formed on the display electrode wiring. A body layer is formed.

この発明の他の態様に係るプラズマディスプレイパネルにおいて、前記表示電極配線上に形成された各電極配線を絶縁するための誘電体層のさらに上に形成された誘電体層の組成は、PbOが60wt%〜65wt%、B23が10wt%〜15wt%、SiO2が10wt%〜15wt%、Al23が1wt%〜5wt%、ZnOが1wt%〜5wt%の範囲である。 In the plasma display panel according to another aspect of the present invention, the composition of the dielectric layer formed on the dielectric layer for insulating each electrode wiring formed on the display electrode wiring is such that the PbO is 60 wt. % -65 wt%, B 2 O 3 is 10 wt% -15 wt%, SiO 2 is 10 wt% -15 wt%, Al 2 O 3 is 1 wt% -5 wt%, and ZnO is 1 wt% -5 wt%.

この発明の他の態様に係るプラズマディスプレイパネルにおいて、前記バス電極の上には光反射層が形成されている。   In the plasma display panel according to another aspect of the present invention, a light reflecting layer is formed on the bus electrode.

この発明の他の態様に係るプラズマディスプレイパネルにおいて、前記ライン状の黒色誘電体層の上に形成されている前記光反射材料層は、白色誘電材料を用いて形成されている In the plasma display panel according to another aspect of the present invention, the light reflecting material layer formed on the line-shaped black dielectric layer is formed using a white dielectric material .

以上のように、この発明によれば、バス電極の材料としてAgを用い、上記黒色導電材料では黒色添加物を含むAgを用いることにより、低抵抗な電極を形成することが可能となる。また、この場合にソーダガラス基板の非スズ面側に表示電極配線を形成することにより、電極材料であるAgの拡散による基板や電極の変色を防止することが可能となる。さらに、表示電極配線上に形成される誘電体層として、その軟化点がバス電極の焼成温度とほぼ等しいかそれ以上の材料を用いる。このため、バス電極の焼成と同等の焼成温度で誘電体層の焼成する際にも、この誘電体層は完全に軟化して融けてしまうことが防止され、バス電極材料のAgなどが誘電体層中へ拡散したり、バス電極が断線することを防ぐことが可能となる。さらに、一対の表示電極配線と、隣接する一対の表示電極配線との間に黒色誘電体層を設けることで、表示のコントラストの一層の向上が可能となる。また、この黒色誘電体層の第2基板との対向面側に光反射材料を形成することにより、放電セルでの光利用効率が向上し、結果として更に表示コントラストを高めることができる。 As described above, according to the present invention, it is possible to form a low-resistance electrode by using Ag as the material of the bus electrode and using Ag containing a black additive in the black conductive material. In this case, by forming the display electrode wiring on the non-tin surface side of the soda glass substrate, it becomes possible to prevent discoloration of the substrate and the electrode due to diffusion of Ag as the electrode material. Further, a material having a softening point substantially equal to or higher than the firing temperature of the bus electrode is used as the dielectric layer formed on the display electrode wiring. Therefore, when the firing of the dielectric layer in baking the same firing temperature of the bus electrode is also, the dielectric layer is prevented from resulting fusion only be completely softened, and Ag of the bus electrode material dielectric It is possible to prevent diffusion into the body layer and disconnection of the bus electrode. Furthermore, by providing a black dielectric layer between a pair of display electrode wirings and a pair of adjacent display electrode wirings, the display contrast can be further improved. Further, by forming a light reflecting material on the side of the black dielectric layer facing the second substrate, the light use efficiency in the discharge cell is improved, and as a result, the display contrast can be further increased.

また、バス電極の少なくとも透明電極と接する側が黒色であるので、隣接する放電セルで発生する光が漏れにくく、かつディスプレイの表示面側においてバス電極の表面で外光が反射されてしまうことを防ぐことができ、表示のコントラストをさらに向上させることが可能となる。   Also, since at least the side of the bus electrode that contacts the transparent electrode is black, light generated in the adjacent discharge cells is difficult to leak, and external light is prevented from being reflected on the surface of the bus electrode on the display surface side of the display. Therefore, the display contrast can be further improved.

この発明において、表示電極配線を、ガラス基板の非スズ面上をコートする膜、例えばSiO2などの膜の上に形成することで、Agの基板への拡散をより確実に防止することができる。 In this invention, the diffusion of Ag to the substrate can be more reliably prevented by forming the display electrode wiring on a film that coats the non-tin surface of the glass substrate, for example, a film such as SiO 2. .

また、上記のように表示電極配線の上に形成される誘電体層のさらに上に、この誘電体層よりも軟化点の低い誘電体層を形成することにより、上層の誘電体層を焼結した場合に下層の誘電体層を軟化させることなく、上層の誘電体層を十分に融かすことができ、第2基板との対向面側となる上層の誘電体層表面を平滑化することが可能となる。   In addition, by forming a dielectric layer having a softening point lower than that of the dielectric layer formed on the display electrode wiring as described above, the upper dielectric layer is sintered. In this case, the upper dielectric layer can be sufficiently melted without softening the lower dielectric layer, and the surface of the upper dielectric layer on the side facing the second substrate can be smoothed. It becomes possible.

上記下層側の誘電体層及び上層側の誘電体層は、それぞれ材料の組成比を上述のように調整することで、目的とするそれぞれ異なる軟化点を持たせることができる。   The lower dielectric layer and the upper dielectric layer can have different intended softening points by adjusting the composition ratio of the materials as described above.

また、この発明において、バス電極の上に光反射層を設けることで、バス電極の上層が光を反射するので、蛍光体の発する光の利用効率を高めることができ、表示品質の向上を図ることができる。   In the present invention, since the light reflection layer is provided on the bus electrode, the upper layer of the bus electrode reflects the light, so that the utilization efficiency of the light emitted from the phosphor can be increased and the display quality can be improved. be able to.

また、この発明では、上記一対の表示電極配線間の黒色誘電体層の上に形成されている光反射材料層として、白色誘電体材料を用いることで、効率的に蛍光体の発する光を反射させることができる。   Further, according to the present invention, the white dielectric material is used as the light reflecting material layer formed on the black dielectric layer between the pair of display electrode wirings, thereby efficiently reflecting the light emitted from the phosphor. Can be made.

以下、この発明の好適な実施の形態について、図面を用いて説明する。   Preferred embodiments of the present invention will be described below with reference to the drawings.

実施の形態1.
気体放電表示装置のパネル(PDP)は、第1基板と第2基板がその端部の封止部で、フリットガラス等の封止材によって封着され、間隙にガスが封入されて形成されている。
Embodiment 1 FIG.
A panel (PDP) of a gas discharge display device is formed by sealing a first substrate and a second substrate with a sealing material such as frit glass at the end portions thereof, and enclosing a gas in a gap. Yes.

図1は、実施の形態1に係るPDPの表示領域の概略構成を示している。   FIG. 1 shows a schematic configuration of a display area of the PDP according to the first embodiment.

図1において、第1基板は、FP基板10を有し、このFP基板10上に一対の表示電極配線を構成する維持電極配線(X電極配線)12及び走査・維持電極配線(Y電極配線)14がストライプ状に形成されている。   In FIG. 1, the first substrate has an FP substrate 10, and a sustain electrode wiring (X electrode wiring) 12 and a scan / sustain electrode wiring (Y electrode wiring) constituting a pair of display electrode wirings on the FP substrate 10. 14 are formed in stripes.

X電極配線12及びY電極配線14は、透明電極12b、14bと、バス電極(母電極)12a、14aより構成されている。透明電極12b、14bは、例えばインジウム・スズ酸化物ITOからなり、フォトリソグラフィやスクリーン印刷等によってFP基板10側に形成されている。バス電極12a、14aは、黒色導電性材料、具体的には黒色でかつ低抵抗金属材料(例えば、黒色着色料を含んだAg、Au等)を用いており、透明電極12b、14b上にスクリーン印刷によって形成されている。なお、これらX電極配線12及びY電極配線14は、例えばスクリーン印刷によって同一工程で形成されている。X電極配線12とY電極配線14とは、一対で1本の走査線(例えば、n、n+1、n+2)に相当しており、各走査線の間(例えばn走査線のY電極配線14とn+1走査線のX電極配線12との間)に、黒色誘電体層を構成するブラックストライプ(BS)16が形成されている。BS16は、誘電体材料が用いられており、それぞれ隣接する走査線上での発光によるクロストークを防止してコントラストを向上するために設けられている。   The X electrode wiring 12 and the Y electrode wiring 14 are composed of transparent electrodes 12b and 14b and bus electrodes (mother electrodes) 12a and 14a. The transparent electrodes 12b and 14b are made of, for example, indium tin oxide ITO, and are formed on the FP substrate 10 side by photolithography, screen printing, or the like. The bus electrodes 12a and 14a are made of a black conductive material, specifically black and a low-resistance metal material (for example, Ag, Au containing black colorant), and a screen is formed on the transparent electrodes 12b and 14b. It is formed by printing. The X electrode wiring 12 and the Y electrode wiring 14 are formed in the same process by, for example, screen printing. The X electrode wiring 12 and the Y electrode wiring 14 correspond to one pair of scanning lines (for example, n, n + 1, n + 2), and between each scanning line (for example, the Y electrode wiring 14 of the n scanning line and A black stripe (BS) 16 constituting a black dielectric layer is formed between the X electrode wiring 12 of the (n + 1) scanning line. The BS 16 is made of a dielectric material, and is provided to prevent crosstalk due to light emission on adjacent scanning lines and improve contrast.

FP基板10のほぼ全面には、X電極配線12、Y電極配線14及びBS16を覆うように誘電体層18が形成されている。また、放電の際に陰極となり、誘電体層18の保護膜としても機能するMgOからなる放電用電極層20(以下保護膜という)が、誘電体層18を覆うようにスパッタリングや蒸着等によって形成されている。   A dielectric layer 18 is formed on almost the entire surface of the FP substrate 10 so as to cover the X electrode wiring 12, the Y electrode wiring 14 and the BS 16. In addition, a discharge electrode layer 20 (hereinafter referred to as a protective film) made of MgO that functions as a cathode during discharge and also functions as a protective film for the dielectric layer 18 is formed by sputtering or vapor deposition so as to cover the dielectric layer 18. Has been.

第2基板は、BP基板30を有し、BP基板30上には、上記X・Y電極配線12、14と直交する方向に延びるアドレス電極配線32が形成されている。また、パネルの輝度を向上させるために、アドレス電極配線32を覆うようにBP基板30上のほぼ全面に白色誘電体層である白色グレーズ層42が形成されている。白色グレーズ層42上の各アドレス電極配線32の間隙位置には、それぞれリブ(障壁部)36が形成され、隣接するアドレス電極配線32間、つまり放電セル間で光のクロストークが起こることを防止している。   The second substrate includes a BP substrate 30, and address electrode wirings 32 extending in a direction orthogonal to the X / Y electrode wirings 12 and 14 are formed on the BP substrate 30. In order to improve the brightness of the panel, a white glaze layer 42 which is a white dielectric layer is formed on almost the entire surface of the BP substrate 30 so as to cover the address electrode wiring 32. Ribs (barrier portions) 36 are formed in the gap positions of the address electrode lines 32 on the white glaze layer 42 to prevent light crosstalk between adjacent address electrode lines 32, that is, between discharge cells. is doing.

アドレス電極配線32及び対応するリブ36の壁面には蛍光体34がそれぞれ形成されている。   Phosphors 34 are respectively formed on the wall surfaces of the address electrode wiring 32 and the corresponding rib 36.

各放電セルは、アドレス電極配線32と、これと直交するX電極配線12及びY電極配線14との各交差部にそれぞれ形成され、PDPの表示領域内にマトリクス状に複数配置される。アドレス電極配線32にアドレスパルスを印加し、同時に、走査線毎に個別に駆動可能なY電極配線14に走査パルスを印加することによって所定の放電セルを選択し壁電荷を蓄積させる。壁電荷を蓄積した後は、パネルで共通電極として形成されているX電極配線12と、Y電極配線14とに交互に維持パルスを印加し、図1の点線に示すようにY電極配線14とX電極配線12との間で維持放電を発生させ、放電を維持する。本実施の形態1では、R、G、Bの蛍光体34を図1のようにストライプ状に配置し、各放電セルでの放電を制御することによってこれらRGBの蛍光体34を発光させることで、画面全体でカラー画像を得ている。   Each discharge cell is formed at each intersection of the address electrode wiring 32 and the X electrode wiring 12 and Y electrode wiring 14 orthogonal thereto, and a plurality of discharge cells are arranged in a matrix in the display area of the PDP. By applying an address pulse to the address electrode wiring 32 and simultaneously applying a scanning pulse to the Y electrode wiring 14 that can be individually driven for each scanning line, a predetermined discharge cell is selected and wall charges are accumulated. After the wall charges are accumulated, a sustain pulse is alternately applied to the X electrode wiring 12 and the Y electrode wiring 14 that are formed as a common electrode in the panel, and the Y electrode wiring 14 and the Y electrode wiring 14 as shown in FIG. A sustain discharge is generated between the X electrode wiring 12 and the discharge is maintained. In the first embodiment, R, G, and B phosphors 34 are arranged in a stripe pattern as shown in FIG. 1, and the RGB phosphors 34 are caused to emit light by controlling the discharge in each discharge cell. And get a color image across the screen.

以上のような構成において、この実施の形態1では、上述のようにバス電極12a、14aとして黒色添加物(RuO2等)を含むAg材料を用いている。このためバス電極12a、14aは黒色色調を備えている。 In the configuration as described above, in the first embodiment, as described above, an Ag material containing a black additive (RuO 2 or the like) is used as the bus electrodes 12a and 14a. Therefore, the bus electrodes 12a and 14a have a black color tone.

AC型PDPにおいてはFP基板10側が表示面であり、蛍光体34の発する可視光が透明電極12b、14bを透過することにより各放電セルでの発光表示がなされる。これに対してバス電極12a、14aの形成領域は発光表示には関与しない。また、隣接する走査線間も同様である。そして、これらのバス電極12a、14a及び走査線間で光が漏れたり外光が反射したりすると表示コントラストが低下する。そこで、走査線間にはBS16を設けて間隙を遮光し、かつ黒色とする。更に、バス電極12a、14aを黒色として、FP基板10の表示面側からの外光がバス電極12a、14aの表面で反射することを防止でき、表示のコントラストを向上させることが可能となる。なお、この黒色のバス電極12a、14aはスクリーン印刷によって形成することで製造コストを低減することが可能となるが、フォトリソグラフィを用いて形成してもよい。いずれの場合も、黒色添加物を含む金属材料によってバス電極を形成する。   In the AC type PDP, the FP substrate 10 side is a display surface, and visible light emitted from the phosphor 34 is transmitted through the transparent electrodes 12b and 14b, so that light emission is displayed in each discharge cell. On the other hand, the formation regions of the bus electrodes 12a and 14a are not involved in the light emitting display. The same applies to adjacent scanning lines. If the light leaks between these bus electrodes 12a, 14a and the scanning lines or the external light is reflected, the display contrast is lowered. Therefore, BS16 is provided between the scanning lines to shield the gap and make it black. Furthermore, the bus electrodes 12a and 14a are black, so that external light from the display surface side of the FP substrate 10 can be prevented from being reflected by the surfaces of the bus electrodes 12a and 14a, and the display contrast can be improved. The black bus electrodes 12a and 14a can be formed by screen printing to reduce the manufacturing cost, but may be formed by photolithography. In either case, the bus electrode is formed of a metal material containing a black additive.

FP基板10には、ソーダガラス基板が用いられており、このソーダガラス基板は、一般的には溶融ガラスを溶融スズ上に流し出して製造するフロート法によって形成されている。このフロート法によって形成されたガラス基板では、溶融スズと接触するスズ面(ボトム面ともいう)に研磨面に近い平滑面が得られるが、このスズ面上にAgを用いてバス電極12a、14aを形成すると、Agが基板に拡散して黄褐色に変色し易い。   A soda glass substrate is used as the FP substrate 10, and this soda glass substrate is generally formed by a float process in which molten glass is poured onto molten tin for manufacturing. In the glass substrate formed by this float method, a smooth surface close to the polished surface can be obtained on the tin surface (also referred to as the bottom surface) that comes into contact with molten tin. When Ag is formed, Ag easily diffuses into the substrate and turns yellowish brown.

そこで、この実施の形態1においては、品質に悪影響を及ぼす変色を防止するため、溶融スズに接触しない非スズ面(トップ面ともいう)側にAgのバス電極12a、14aを形成している。また、Agの基板への拡散をより確実に防止するため、FP基板10上にはスパッタリングやCVD等によってSiO2からなるコート膜を全面に形成している(図示せず)。 Therefore, in the first embodiment, Ag bus electrodes 12a and 14a are formed on the non-tin surface (also referred to as a top surface) side that does not come into contact with molten tin in order to prevent discoloration that adversely affects quality. In order to more reliably prevent Ag from diffusing into the substrate, a coating film made of SiO 2 is formed on the entire surface of the FP substrate 10 by sputtering or CVD (not shown).

図2は、この実施の形態1の第1基板のより詳細な断面構成を示している。図2に示されているように、この実施の形態1においては、バス電極12a、14aとして黒色Ag材料を用いるとともに、その上に形成される誘電体層18を多層構造(例えば2層)としている。誘電体層18は、主成分として鉛ガラス系或いはビスマス系のガラス等が利用可能であるが、バス電極12a、14a側の下層誘電体層18bは、軟化点の比較的高いガラス材料[成分の一例:PbO(60〜65w%)、B23(1〜5w%)、SiO2(25〜30w%)、Al23(1〜5w%)、ZnO(1〜5w%)]を用いる。また、上層誘電体層18aは軟化点の低いガラス材料[成分の一例:PbO(60〜65w%)、B23(10〜15w%)、SiO2(10〜15w%)、Al23(1〜5w%)、ZnO(1〜5w%)]を用いている。ガラスの成分は、上記例には限られないが、酸素−金属の結合力が低い成分(例えば、B23)の配合比を多くすることによりガラスの軟化点は低くでき、反対に酸素−金属の結合力が高い成分の配合比を多くするとガラスの軟化点を高くすることができる。 FIG. 2 shows a more detailed cross-sectional configuration of the first substrate of the first embodiment. As shown in FIG. 2, in the first embodiment, a black Ag material is used for the bus electrodes 12a and 14a, and the dielectric layer 18 formed thereon has a multilayer structure (for example, two layers). Yes. The dielectric layer 18 can be made of lead glass or bismuth glass as a main component, but the lower dielectric layer 18b on the bus electrodes 12a and 14a side is made of a glass material [component component Examples: PbO (60-65 w%), B 2 O 3 (1-5 w%), SiO 2 (25-30 w%), Al 2 O 3 (1-5 w%), ZnO (1-5 w%)] Use. The upper dielectric layer 18a is made of a glass material having a low softening point [examples of components: PbO (60 to 65 w%), B 2 O 3 (10 to 15 w%), SiO 2 (10 to 15 w%), Al 2 O 3 (1-5 w%), ZnO (1-5 w%)]. The glass component is not limited to the above example, but the softening point of the glass can be lowered by increasing the compounding ratio of the component (for example, B 2 O 3 ) having a low oxygen-metal bond strength. -The glass softening point can be increased by increasing the compounding ratio of components having high metal bonding strength.

下層誘電体層18bの軟化点は、誘電体層18bの焼成温度付近、具体的には例えばスクリーン印刷によって形成されるAgバス電極12a、14aの焼成温度(通常550℃)に対して+10℃程度に設定されている。なお、この下層誘電体層18bの焼成条件は、Agバス電極12a、14aの焼成条件と同一条件である。このように下層誘電体層18bの焼成温度と軟化点とをほぼ等しくすることにより、下層誘電体層18bの焼成プロセスにおいて下層誘電体層18bが完全に軟化しない。つまり融けない。バス電極12a、14aとしてAgを用いた場合、焼成時に誘電体層が完全に融けると、Agが誘電体層18中に拡散し、バス電極の断線や耐圧不良などの可能性がある。このため、下層誘電体層18bの軟化点を高くして、下層誘電体層18bを焼成しても下層誘電体層18bが完全に融けないようにすることで、Agの拡散を防止している。
The softening point of the lower dielectric layer 18b is about + 10 ° C. near the firing temperature of the dielectric layer 18b, specifically, for example, the firing temperature of the Ag bus electrodes 12a and 14a formed by screen printing (usually 550 ° C.). Is set to The firing conditions for the lower dielectric layer 18b are the same as the firing conditions for the Ag bus electrodes 12a and 14a. Thus, by making the firing temperature and softening point of the lower dielectric layer 18b substantially equal, the lower dielectric layer 18b is not completely softened in the firing process of the lower dielectric layer 18b. In other words, it does not melt. When Ag is used as the bus electrodes 12a and 14a, if the dielectric layer is completely melted during firing, Ag diffuses into the dielectric layer 18 and there is a possibility of disconnection of the bus electrode or defective breakdown voltage. For this reason, diffusion of Ag is prevented by increasing the softening point of the lower dielectric layer 18b and preventing the lower dielectric layer 18b from melting completely even if the lower dielectric layer 18b is baked. .

一方、スクリーン印刷によって形成される上層誘電体層18aの軟化点は、誘電体層の焼成温度及び上記下層誘電体層18bの軟化点よりも十分低い温度、例えば500℃程度に設定されている。このため、550℃程度の焼成によってガラス材料が十分に融けるように設定されている。また、上層誘電体層18aは、ガラスが流動を開始する温度が、封止部での封着温度(450℃程度)以上となる特性を有している。   On the other hand, the softening point of the upper dielectric layer 18a formed by screen printing is set to a temperature sufficiently lower than the firing temperature of the dielectric layer and the softening point of the lower dielectric layer 18b, for example, about 500 ° C. For this reason, it sets so that a glass material may fully melt | dissolve by baking at about 550 degreeC. The upper dielectric layer 18a has a characteristic that the temperature at which the glass starts to flow is equal to or higher than the sealing temperature (about 450 ° C.) at the sealing portion.

上層誘電体層18aの上には保護膜20が形成されるので、表面が平滑であることが求められる。従って、上層誘電体層18aの軟化点を低くすることで、焼成によって上層誘電体層18aを十分融かし、その表面の平滑性を高くしている。また、パネル端部の上層誘電体層18aの上には、対向するBP基板30との間に、封止材が配置され、この封止材による封着工程において、上層誘電体層18aは熱工程にさらされる。このため、上層誘電体層18aがこの封着の熱工程で流動を起こすと、その付近で保護膜20にひび割れが発生し、放電不良の引き金となるなどの問題が起こりやすい。従って、上層誘電体層18aは、封着温度では流動しない材料を選択することで、これらの問題を回避している。   Since the protective film 20 is formed on the upper dielectric layer 18a, the surface is required to be smooth. Therefore, by lowering the softening point of the upper dielectric layer 18a, the upper dielectric layer 18a is sufficiently melted by firing to increase the smoothness of the surface. In addition, a sealing material is disposed on the upper dielectric layer 18a of the panel end portion between the opposing BP substrate 30. In the sealing process using the sealing material, the upper dielectric layer 18a is heated. Exposed to the process. For this reason, when the upper dielectric layer 18a flows during the sealing heat process, there is a tendency that a crack occurs in the protective film 20 in the vicinity of the upper dielectric layer 18a and triggers a discharge failure. Therefore, the upper dielectric layer 18a avoids these problems by selecting a material that does not flow at the sealing temperature.

なお、このような下層の軟化点が高く上層の軟化点が低く設定された多層構造の誘電体層は、バス電極としてAgを用いた場合だけでなく、耐熱温度の低い金属材料をバス電極などに用いた場合にも、安定した誘電体層を形成する上で効果がある。つまり、電極形成後、その上に形成される誘電体層18や保護膜20などの焼成工程でも電極や誘電体層はリファイヤによって温度が上昇するので、上層の焼成温度は、電極形成時の焼成温度と同程度に設定せざるを得ない。このような状況で、電極材料の拡散を防止しつつ、誘電体層18の表面の平滑性を維持する必要がある。単一の誘電体層18の場合、この様な条件を満たすことは難しいが、軟化点の異なる多層構造の誘電体層18を用いれば、このような条件を容易に満たすことが可能となる。   It should be noted that the dielectric layer having a multilayer structure in which the softening point of the lower layer is high and the softening point of the upper layer is set low is not limited to the case where Ag is used as the bus electrode. Also when used in the above, there is an effect in forming a stable dielectric layer. That is, after the electrodes are formed, the temperature of the electrodes and dielectric layers rises due to the refining even in the firing step of the dielectric layer 18 and the protective film 20 formed on the electrodes. It must be set to the same level as the temperature. Under such circumstances, it is necessary to maintain the smoothness of the surface of the dielectric layer 18 while preventing the electrode material from diffusing. In the case of a single dielectric layer 18, it is difficult to satisfy such a condition. However, if a dielectric layer 18 having a multilayer structure with different softening points is used, such a condition can be easily satisfied.

また、図2では、バス電極12a、14aを単層のAg層によって形成しているが、黒色Ag層を複数層(例えば2層)形成し(後述する図3参照)、これをバス電極12a、14aとしてもよい。電極を複数層とすれば、電極の断線防止効果が向上する。特に、複数回のスクリーン印刷によって多層の黒色Agを形成する場合、下層のAg層と上層のAg層とで、電極パターンの長手方向に多少シフトさせて印刷すれば、断線をより確実に防止することができる。   In FIG. 2, the bus electrodes 12a and 14a are formed of a single Ag layer. However, a plurality of black Ag layers (for example, two layers) are formed (see FIG. 3 to be described later). 14a. If the electrode has a plurality of layers, the effect of preventing disconnection of the electrode is improved. In particular, when multi-layered black Ag is formed by screen printing a plurality of times, if the lower Ag layer and the upper Ag layer are printed with a slight shift in the longitudinal direction of the electrode pattern, disconnection is more reliably prevented. be able to.

実施の形態2.
図3は、この実施の形態2の第1基板の構成を示している。実施の形態2では、バス電極12a、14aを多層構造とし、下層バス電極13bには、実施の形態1と同様に黒色金属材料(例えば黒色添加材料を混ぜたAg)を用いる。そして、上層バス電極13aは、光反射材料を用いて形成する。他の構成や材料については実施の形態1と同様である。
Embodiment 2. FIG.
FIG. 3 shows the configuration of the first substrate of the second embodiment. In the second embodiment, the bus electrodes 12a and 14a have a multilayer structure, and a black metal material (for example, Ag mixed with a black additive material) is used for the lower bus electrode 13b as in the first embodiment. The upper bus electrode 13a is formed using a light reflecting material. Other configurations and materials are the same as those in the first embodiment.

光反射材料としては、黒色添加物を含まない白色又は金属光沢の非着色金属材料(純Ag、純Auなど)が適用可能である。誘電体層18及びMgO層20は透明であるため、上層バス電極13aは、図1に示す第2基板の蛍光体34に実質的に対向することとなる。そこで、上層バス電極13aに、蛍光体34の発する光(可視光)を反射する材料を用いることにより、光の利用効率を高め、結果として発光効率の改善を図り、コントラストを向上することができる。着色材料を含まない純Agや純Auなどは、可視光の光反射率が高いので、これらにより、蛍光体34が発する可視光を吸収することなく効率よく反射することが可能となる。下層バス電極13bは実施の形態1と同様に黒色とすることで、表示面側での表示コントラストの向上を図る。   As the light reflecting material, a white or metallic luster non-colored metallic material (pure Ag, pure Au, etc.) that does not contain a black additive is applicable. Since the dielectric layer 18 and the MgO layer 20 are transparent, the upper bus electrode 13a substantially faces the phosphor 34 of the second substrate shown in FIG. Therefore, by using a material that reflects the light (visible light) emitted from the phosphor 34 for the upper bus electrode 13a, the light use efficiency can be improved, and as a result, the light emission efficiency can be improved and the contrast can be improved. . Pure Ag, pure Au, and the like that do not contain a coloring material have high visible light reflectivity, and thus can be efficiently reflected without absorbing visible light emitted from the phosphor 34. The lower bus electrode 13b is black as in the first embodiment to improve the display contrast on the display surface side.

また、バス電極12a、14aを金属材料の2層構造とすることで、断線や抵抗の低下を図ることができる。更に、同一の印刷スクリーンを用いて上層バス電極13a及び下層バス電極13bを形成する事ができ、また印刷の際に電極パターンの長手方向に多少シフトさせて電極を印刷することにより、バス電極12、14の断線をより確実に防止することが可能となる。   In addition, the bus electrodes 12a and 14a have a two-layer structure of a metal material, so that disconnection and resistance can be reduced. Furthermore, the upper bus electrode 13a and the lower bus electrode 13b can be formed by using the same printing screen, and the bus electrode 12 is printed by printing the electrode with a slight shift in the longitudinal direction of the electrode pattern during printing. , 14 can be more reliably prevented.

スクリーン印刷によって形成するこれら上下バス電極の金属材料には、例えばその平均粒度の細かい(例えば、φ=0.5μm程度)材料を用いる。特に、上層バス電極13aに粒度の細かい材料を用いることにより、電極表面の平滑性を向上させ、断線防止と、上層の誘電体層18の安定性を高めている。粒度を細かくすることにより、可視光の反射率も高まる。よって、上層バス電極13aの金属材料として粒度の細かいものを用いることにより、コントラストの向上に更に寄与することが可能となる。   As the metal material of these upper and lower bus electrodes formed by screen printing, for example, a material having a fine average particle size (for example, about φ = 0.5 μm) is used. In particular, by using a fine-grained material for the upper bus electrode 13a, the smoothness of the electrode surface is improved, the disconnection is prevented, and the stability of the upper dielectric layer 18 is improved. By reducing the particle size, the reflectance of visible light is also increased. Therefore, it is possible to further contribute to the improvement of contrast by using a metal material having a fine particle size as the metal material of the upper bus electrode 13a.

実施の形態3.
図4は、実施の形態3の第1基板の断面構成を示している。他の構成については上述の実施の形態1又は2と同一である。
Embodiment 3 FIG.
FIG. 4 shows a cross-sectional configuration of the first substrate of the third embodiment. Other configurations are the same as those in the first or second embodiment.

実施の形態3では、光の利用効率を更に高めるために、BS16の上層、つまり第2基板と対向する表面側に光反射率の高い材料として、白色誘電体材料からなる白色誘電体層19aを形成している。また、バス電極12a、14aの上層にも同様に白色誘電体層19bを形成している。白色誘電体層19を第2基板の対向面側となる部分に形成する事により、蛍光体34からの可視光を反射して、光の利用効率を高めることができる。白色誘電体層19bは、バス電極12a、14aの形成後、バス電極用と同一の印刷スクリーンを用いて形成することができ、また白色誘電体層19aも、BS16の形成後にBSの印刷スクリーンを用いて形成することができる。但し、白色誘電体層用の専用の印刷スクリーンを用いて形成してもよい。   In the third embodiment, in order to further improve the light utilization efficiency, a white dielectric layer 19a made of a white dielectric material is formed on the upper layer of BS 16, that is, on the surface facing the second substrate, as a material having a high light reflectance. Forming. Similarly, a white dielectric layer 19b is formed on the upper layers of the bus electrodes 12a and 14a. By forming the white dielectric layer 19 on the portion on the opposite surface side of the second substrate, it is possible to reflect visible light from the phosphor 34 and increase the light utilization efficiency. The white dielectric layer 19b can be formed after the bus electrodes 12a and 14a are formed by using the same printing screen as that for the bus electrode, and the white dielectric layer 19a is also formed after the BS 16 is formed. Can be formed. However, you may form using the printing screen for exclusive use for white dielectric material layers.

なお、バス電極12a、14aは、実施の形態1のように黒色電極材料(黒色添加材料を混ぜたAgなど)を単層又は複数層形成して構成する。なお、実施の形態2のようにバス電極12a、14aの上層に光反射材料を用いる場合、バス電極12a、14a上には白色誘電体層19bを形成しなくても良い。この場合には、BS16の表面にのみ白色誘電体層19aを設けることとする。   The bus electrodes 12a and 14a are configured by forming a single layer or a plurality of layers of a black electrode material (such as Ag mixed with a black additive material) as in the first embodiment. When a light reflecting material is used for the upper layer of the bus electrodes 12a and 14a as in the second embodiment, the white dielectric layer 19b may not be formed on the bus electrodes 12a and 14a. In this case, the white dielectric layer 19a is provided only on the surface of the BS16.

この発明の実施の形態1に係るプラズマディスプレイの概略構成を示す図である。It is a figure which shows schematic structure of the plasma display which concerns on Embodiment 1 of this invention. 実施の形態1のプラズマディスプレイの第1基板側の概略断面構成を示す図である。FIG. 3 is a diagram showing a schematic cross-sectional configuration on the first substrate side of the plasma display of the first embodiment. 実施の形態2のプラズマディスプレイの第1基板側の概略断面構成を示す図である。It is a figure which shows schematic sectional structure by the side of the 1st board | substrate of the plasma display of Embodiment 2. 実施の形態3のプラズマディスプレイの第1基板側の概略断面構成を示す図である。FIG. 6 is a diagram showing a schematic cross-sectional configuration on the first substrate side of the plasma display of the third embodiment. AC型プラズマディスプレイの基本構成を説明するための図である。It is a figure for demonstrating the basic composition of an AC type plasma display.

符号の説明Explanation of symbols

10 FP基板(ガラス基板)、12 X電極配線(維持電極)、14 Y電極配線(走査維持電極)、12a,14a バス電極、12b,14b 透明電極、13a 上層バス電極、13b 下層バス電極、16 BS(黒色誘電体層)、18 誘電体層、18a 上層誘電体層、18b 下層誘電体層、19 白色誘電体層、20 MgO層、22 放電空間、30 BP基板、32 アドレス電極配線、34 蛍光体層、36 リブ(障壁部)、42 白色グレーズ層。
10 FP substrate (glass substrate), 12 X electrode wiring (sustain electrode), 14 Y electrode wiring (scanning sustain electrode), 12a, 14a bus electrode, 12b, 14b transparent electrode, 13a upper bus electrode, 13b lower bus electrode, 16 BS (black dielectric layer), 18 dielectric layer, 18a Upper dielectric layer, 18b Lower dielectric layer, 19 White dielectric layer, 20 MgO layer, 22 Discharge space, 30 BP substrate, 32 Address electrode wiring, 34 Fluorescence Body layer, 36 ribs (barrier part), 42 white glaze layer.

Claims (8)

対向配置された一対の基板間に封入された気体を放電させて所望の表示を行うための表示装置のパネルであって、
一方の基板には、マトリクス状に配置された各放電セルを走査し放電を維持させるための一対の表示電極配線が形成されており、
前記一対の表示電極配線は、基板上に形成された透明電極と、前記透明電極上に形成されたバス電極とを備え、
前記バス電極は、少なくとも透明電極と接する側が黒色となるような、銀を含む材料で構成されており、かつ、前記表示電極配線は、溶融ガラスを溶融スズ上に流し出して製造するフロート法によって製造されたガラス基板の非スズ面の上に形成されており、
前記表示電極配線上には各電極配線を絶縁するための誘電体層が設けられ、前記誘電体層の軟化点が前記バス電極の焼成温度とほぼ等しいかそれ以上であり、
前記一対の表示電極配線と、隣接する他の一対の表示電極配線との間には、ライン状の黒色誘電体層が形成され、
前記黒色誘電体層の上には光反射材料層が形成されていることを特徴とするプラズマディスプレイパネル。
A panel of a display device for performing a desired display by discharging a gas sealed between a pair of substrates arranged opposite to each other,
On one substrate, a pair of display electrode wirings are formed for scanning each discharge cell arranged in a matrix and maintaining the discharge.
The pair of display electrode lines includes a transparent electrode formed on a substrate and a bus electrode formed on the transparent electrode,
The bus electrode is made of a material containing silver such that at least the side in contact with the transparent electrode is black, and the display electrode wiring is produced by a float method in which molten glass is poured out onto molten tin. It is formed on the non-tin surface of the manufactured glass substrate,
A dielectric layer for insulating each electrode wiring is provided on the display electrode wiring, and the softening point of the dielectric layer is approximately equal to or higher than the firing temperature of the bus electrode,
A line-shaped black dielectric layer is formed between the pair of display electrode lines and another pair of adjacent display electrode lines,
A plasma display panel, wherein a light reflecting material layer is formed on the black dielectric layer.
前記表示電極配線は、溶融ガラスを溶融スズ上に流し出して製造するフロート法によって製造されたガラス基板の非スズ面にコートされた膜上に形成することを特徴とする請求項に記載のプラズマディスプレイパネル。 The display electrode wiring according to claim 1, characterized in that formed on coated on the non-tin surface of the glass substrate produced by a float process for producing poured out the molten glass on molten tin film Plasma display panel. 前記溶融ガラスを溶融スズ上に流し出して製造するフロート法によって製造されたガラス基板の非スズ面にコートされた前記膜は、SiOであることを特徴とする請求項に記載のプラズマディスプレイパネル。 3. The plasma display according to claim 2 , wherein the film coated on the non-tin surface of a glass substrate manufactured by a float process in which the molten glass is poured out on molten tin is made of SiO 2. panel. 前記表示電極配線上に形成された各電極配線を絶縁するための誘電体層の組成は、PbOが60wt%〜65wt%、B23が1wt%〜5wt%、SiO2が25wt%〜30wt%、Al23が1wt%〜5wt%、ZnOが1wt%〜5wt%の範囲であることを特徴とする請求項1〜請求項のいずれか一つに記載のプラズマディスプレイパネル。 The composition of the dielectric layer for insulating each electrode wiring formed on the display electrode wiring is 60 wt% to 65 wt% for PbO, 1 wt% to 5 wt% for B 2 O 3 , and 25 wt% to 30 wt% for SiO 2. %, Al 2 O 3 is 1 wt% to 5 wt%, the plasma display panel according to any one of claims 1 to 3, ZnO is characterized in that it is in the range of 1 wt% to 5 wt%. 前記表示電極配線上に形成された各電極配線を絶縁するための誘電体層のさらに上に形成された誘電体層の組成は、PbOが60wt%〜65wt%、B23が10wt%〜15wt%、SiO2が10wt%〜15wt%、Al23が1wt%〜5wt%、ZnOが1wt%〜5wt%の範囲であることを特徴とする請求項に記載のプラズマディスプレイパネル。 The composition of the dielectric layer formed on the dielectric layer for insulating each electrode wiring formed on the display electrode wiring is 60 wt% to 65 wt% for PbO and 10 wt% to B 2 O 3. 5. The plasma display panel according to claim 4 , wherein 15 wt%, SiO 2 is 10 wt% to 15 wt%, Al 2 O 3 is 1 wt% to 5 wt%, and ZnO is 1 wt% to 5 wt%. 前記バス電極の上には光反射層が形成されていることを特徴とする請求項1〜請求項のいずれか一つに記載のプラズマディスプレイパネル。 The plasma display panel according to any one of claims 1 to 5, characterized in that the light reflecting layer is formed on the bus electrode. 前記表示電極配線上に形成された各電極配線を絶縁するための誘電体層の上に、その誘電体層の軟化点より低い軟化点の誘電体層が形成されていることを特徴とする請求項1〜請求項6のいずれか一つに記載のプラズマディスプレイパネル。 A dielectric layer having a softening point lower than a softening point of the dielectric layer is formed on the dielectric layer for insulating each electrode wiring formed on the display electrode wiring. The plasma display panel according to any one of claims 1 to 6 . 前記ライン状の黒色誘電体層の上に形成されている前記光反射材料層は、白色誘電材料を用いて形成されていることを特徴とする請求項1〜請求項のいずれか一つに記載のプラズマディスプレイパネル。 The light reflecting material layer is formed on the line-shaped black dielectric layer on any one of claims 1 to 7, characterized in that it is formed by using a white dielectric material The plasma display panel described.
JP2004224045A 2004-07-30 2004-07-30 Plasma display panel Expired - Fee Related JP3773517B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004224045A JP3773517B2 (en) 2004-07-30 2004-07-30 Plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004224045A JP3773517B2 (en) 2004-07-30 2004-07-30 Plasma display panel

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP08105097A Division JP3739163B2 (en) 1997-03-31 1997-03-31 Plasma display panel

Publications (2)

Publication Number Publication Date
JP2004303742A JP2004303742A (en) 2004-10-28
JP3773517B2 true JP3773517B2 (en) 2006-05-10

Family

ID=33411511

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004224045A Expired - Fee Related JP3773517B2 (en) 2004-07-30 2004-07-30 Plasma display panel

Country Status (1)

Country Link
JP (1) JP3773517B2 (en)

Also Published As

Publication number Publication date
JP2004303742A (en) 2004-10-28

Similar Documents

Publication Publication Date Title
JP3739163B2 (en) Plasma display panel
JP3116844B2 (en) Color plasma display panel and method of manufacturing the same
JP4519019B2 (en) Plasma display panel
US7504776B2 (en) Plasma display panel
JPH10233171A (en) Plasma display panel
USRE41465E1 (en) Plasma display and method for producing the same
JP3773517B2 (en) Plasma display panel
JP3898866B2 (en) Plasma display panel
JP3067673B2 (en) Color plasma display panel
JP2003007218A (en) Plasma display panel
US6621215B1 (en) Front plate of a plasma display panel (PDP) and the method of fabricating the same
JP4663776B2 (en) Plasma display panel and manufacturing method thereof
JPWO2006112419A1 (en) Plasma display panel
CN100573791C (en) Plasma display panel
JP2012142249A (en) Plasma display panel
JPH0922656A (en) Ac type gas discharging panel, electrode base plate to be used for the panel, and manufacture of the electrode plate
US20050194901A1 (en) Plasma display panel
JP5076303B2 (en) Plasma display panel
JP3178823B2 (en) Display device
KR100578980B1 (en) Plasma display panel
JP2003187708A (en) Plasma display panel
JPH11167871A (en) Plasma display panel
KR100730204B1 (en) Plasma display panel
JPH11144627A (en) Discharge display device
JP2006032044A (en) Plasma display panel

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040730

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040730

A131 Notification of reasons for refusal

Effective date: 20050426

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050624

A521 Written amendment

Effective date: 20050628

Free format text: JAPANESE INTERMEDIATE CODE: A523

A131 Notification of reasons for refusal

Effective date: 20051101

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060214

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060214

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 4

Free format text: PAYMENT UNTIL: 20100224

LAPS Cancellation because of no payment of annual fees