JP3772272B2 - Ｉ−ｖｉｉ族半導体単結晶薄膜およびその製造方法 - Google Patents

Ｉ−ｖｉｉ族半導体単結晶薄膜およびその製造方法 Download PDF

Info

Publication number
JP3772272B2
JP3772272B2 JP2004037441A JP2004037441A JP3772272B2 JP 3772272 B2 JP3772272 B2 JP 3772272B2 JP 2004037441 A JP2004037441 A JP 2004037441A JP 2004037441 A JP2004037441 A JP 2004037441A JP 3772272 B2 JP3772272 B2 JP 3772272B2
Authority
JP
Japan
Prior art keywords
thin film
cucl
electron beam
single crystal
semiconductor single
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004037441A
Other languages
English (en)
Other versions
JP2005228995A (ja
Inventor
正 伊藤
昌明 芦田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Science and Technology Agency
National Institute of Japan Science and Technology Agency
Original Assignee
Japan Science and Technology Agency
National Institute of Japan Science and Technology Agency
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Science and Technology Agency, National Institute of Japan Science and Technology Agency filed Critical Japan Science and Technology Agency
Priority to JP2004037441A priority Critical patent/JP3772272B2/ja
Priority to CA2555582A priority patent/CA2555582C/en
Priority to PCT/JP2004/017777 priority patent/WO2005078788A1/ja
Priority to US10/589,003 priority patent/US7683457B2/en
Publication of JP2005228995A publication Critical patent/JP2005228995A/ja
Application granted granted Critical
Publication of JP3772272B2 publication Critical patent/JP3772272B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02568—Chalcogenide semiconducting materials not being oxides, e.g. ternary compounds
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/12—Halides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、Ｉ−ＶＩＩ族半導体単結晶薄膜およびその製造方法に関するものであり、特に、単結晶成長時に電子線を照射することにより、平坦性および結晶性の高いＩ−ＶＩＩ族半導体単結晶薄膜を製造する方法およびその方法によって製造されたＩ−ＶＩＩ族半導体単結晶薄膜に関するものである。
情報化社会の進展に伴い、高速な通信が可能な技術として、光通信技術が注目されている。また、光通信技術において、さらなる高速化を図った次世代光通信技術が研究されている。
光通信技術において、さらなる高速化を図るためには、従来の光スイッチよりもさらに高速な超高速光スイッチが不可欠である。そして、このような超高速光シャッターを実現するためには、光学非線形性が大きく、応答速度が速い物質を開拓することが重要である。
ここで、光学非線形性とは、光を照射することによって、物質の吸収係数や屈折率が変化する現象である。したがって、光学非線形性を有する物質に光を照射することによって、別の光がその物質を透過するのを阻害したり、方向を変えたりできる。すなわち、光学非線形性を有する物質を用いることにより、光で光を制御する全光スイッチを容易に構成することができる。
しかしながら、従来知られている、非線形光学応答（光学非線形性）が大きい物質は、応答速度が遅いため、全光スイッチは実用化されていない。すなわち、全光スイッチを実現するためには、光学非線形性が大きく、応答速度が速い物質が必要である。
このような、光学非線形性が大きく、応答速度が速い物質として、ＣｕＣｌなどのＩ−ＶＩＩ族半導体の光学特性が注目されてきた。すなわち、Ｉ−ＶＩＩ族の半導体（例えばＣｕＣｌ）は、励起子のボーア半径が非常に小さく（約０．７ｎｍ）、励起子の束縛エネルギーが非常に大きい（約２００ｍｅＶ）ことから、安定した励起子状態が得られ、電場や励起子の閉じ込め効果による光学非線形性の増大が期待できるので、その光学特性が広く研究されてきた（非特許文献１参照）。
例えば、非特許文献２および３では、ガラス媒質やＮａＣｌ媒質中にＣｕＣｌ単結晶を微粒子の形で埋め込み、その光学特性を研究されている。また、非特許文献４〜７では、ＮａＣｌ（００１）基板、ＣａＦ２（１１１）基板、ＧａＰ（１１０）基板、ＭｇＯ（００１）基板など、さまざまな基板を用いてＣｕＣｌのエピタキシャル成長が試みられ、その表面モフォロジー（表面形態）や光学特性が調べられている。
また、近年では、ナノレベルの平坦性を有するＣｕＣｌ薄膜（ＣｕＣｌナノ構造）において、内部電場が特定のサイズ（膜厚２６ｎｍ）で共鳴的に増大し、大きな光学非線形性をもたらすことが理論的に予測されている（非特許文献８参照）。すなわち、電子と結合した光の波長は結晶中で大変短くなり、ナノメートルスケールの膜厚でも干渉を起こし、その干渉の結果、上記特定の膜厚付近で内部電場が増大することが予測されている。なお、内部電場が共鳴的に増大する膜厚は、物質に固有であり、電子的共鳴順位の寄与、あるいは誘電率の値によって決まると考えられる。
以上のような背景から、ＣｕＣｌなどのＩ−ＶＩＩ族の半導体において、平坦性および結晶性の高い単結晶薄膜を製造する技術が求められている。
S.Yano, T.Goto, and T.Itoh, J.Appl.Phys.79 (1996) p.8216 A.Ekimov, Al.L.Efros, and A.A.Onushchenko, Solid State Commun.56 (1985) p.921 T.Itoh, Y.Iwabuchi and M.Kataoka, Phy.Stat.Sol.B145 (1988) p.567 G.R.Olbright and N.Peyghambarian, Solid State Common.58 (1986) p.337 R.S.Williams, D.K.Shuh and Y.Segawa, J.Vac.Sci.Technol.A6 (1988) p.337 A.Kahn, S.Ahsan, W.Chen and M.Damas, Phys.Rev.Lett.68 (1992) p.3200 A.Yanase, Y.Segawa, Surf.Sci.278 (1992) L105 H.Ishihara, T.Amakata, K.Cho, Phys.Rev.B65, 2001, 035305 K.Cho, J.Phys.Soc.Jpn.55, 1986, p.4113
しかしながら、ＣｕＣｌなどのＩ−ＶＩＩ族の半導体は、ナノレベルの平坦性（ナノ構造）を有する単結晶薄膜を形成することが困難である。すなわち、ＣｕＣｌなどのＩ−ＶＩＩ族半導体の薄膜において、サイズ、形状、平坦性、励起子減衰定数を制御する技術は、従来実現されていない。
例えば、ナノ構造作成技術としての分子線エピキタシー法（ＭＢＥ法）は、ＩＩＩ−Ｖ族半導体に対してはかなり確立されているものの、ＩＩ−ＶＩ族あるいはＩ−ＶＩＩ族半導体に関しては、未だ確立されていない。
これは、ＩＩＩ−Ｖ族半導体に比べて、ＩＩ−ＶＩ族あるいはＩ−ＶＩＩ族半導体は、イオン性が増すためである。つまり、イオン性単結晶の基板上に、イオン性半導体であるＩ−ＶＩＩ族半導体の、ナノメートル厚さの平坦な単結晶薄膜（平坦単結晶超薄膜）を作成するには、共有結合性の強いＩＩＩ−Ｖ族半導体結晶成長とは異なる技術が必要である。
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、平坦性および結晶性の高いＩ−ＶＩＩ族半導体単結晶薄膜およびその製造方法を提供することにある。
本発明のＩ−ＶＩＩ族半導体単結晶薄膜は、上記の課題を解決するために、イオン性単結晶からなる基板上に形成されたＩ−ＶＩＩ族半導体単結晶薄膜であって、上記Ｉ−ＶＩＩ族半導体単結晶薄膜は、上記基板上に形成された、上記基板と上記Ｉ−ＶＩＩ族半導体単結晶薄膜との格子定数の相違による歪みを緩和するためのバッファ層上に、電子線を照射しながら形成されてなることを特徴としている。ここで、イオン性単結晶とは、イオン結晶（イオン結合からできている物質）や、サファイアや石英などの酸化物であって、単結晶の物質である。
上記の構成によれば、電子線を照射しない従来の方法で形成されたＩ−ＶＩＩ族半導体単結晶薄膜に比べて、表面の平坦性および結晶性を大幅に向上させられる。これは、Ｉ−ＶＩＩ族半導体単結晶の成長時に電子線を照射することにより、成長中の薄膜が電子励起状態、すなわち共有結合状態（または共有結合に近い状態）を経るためであると考えられる。したがって、光学非線形性が大きく、反応速度が速い半導体薄膜を実現できる。
また、上記の構成によれば、バッファ層によって、基板とＩ−ＶＩＩ族半導体単結晶薄膜との格子定数の相違による歪みを緩和することができ、さらに、上記バッファ層に欠陥を集中させることによって、Ｉ−ＶＩＩ族半導体単結晶薄膜の品質を向上させることができる。
また、上記Ｉ−ＶＩＩ族半導体単結晶薄膜は、電子線を照射しながら形成された層と、電子線を照射せずに形成された層とからなる構成であってもよい。
このように、電子線を照射しながら形成された層と、電子線を照射せずに形成された層とからなる構成においても、平坦性の高いＣｕＣｌ薄膜を形成することができる。
また、上記Ｉ−ＶＩＩ族半導体単結晶薄膜の膜厚は、内部電場が共鳴的に増大する膜厚であってもよい。
Ｉ−ＶＩＩ族半導体単結晶薄膜において、内部電場が特定の膜厚で共鳴的に増大することが理論的に予測されている。すなわち、上記Ｉ−ＶＩＩ族半導体単結晶薄膜の膜厚を、内部電場が共鳴的に増大する膜厚とすることで、光学非線形性および反応速度が非常に大きいＩ−ＶＩＩ族半導体単結晶薄膜を実現できる。
また、上記Ｉ−ＶＩＩ族半導体単結晶薄膜は、上記基板面に垂直な方向から見て、電子線を照射しながら形成された領域と、電子線を照射されずに形成された領域とを含んでいてもよい。
この場合、表面状態の改質が施された部分と、表面状態の改質が施されていない部分とを作り分けることができる。すなわち、同一基板上に、特性の異なるＩ−ＶＩＩ族半導体単結晶薄膜を形成することができる。
また、上記Ｉ−ＶＩＩ族半導体単結晶薄膜は、ＣｕＣｌ薄膜であってもよい。あるいは、上記Ｉ−ＶＩＩ族半導体単結晶薄膜は、ハロゲン化金属半導体薄膜であってもよい。
これらのＩ−ＶＩＩ族の半導体は、励起子のボーア半径が非常に小さく、励起子の束縛エネルギーが非常に大きいことから、安定した励起子状態が得られる。また、電場や励起子の閉じ込め効果によって大きな光学非線形性を得られる。
本発明のＩ−ＶＩＩ族半導体単結晶薄膜の製造方法は、上記の課題を解決するために、イオン性単結晶からなる基板上に形成されるＩ−ＶＩＩ族半導体単結晶薄膜の製造方法であって、上記基板上に、上記基板と上記Ｉ−ＶＩＩ族半導体単結晶薄膜との格子定数の相違による歪みを緩和するためのバッファ層を形成する工程と、上記バッファ層上に、上記Ｉ−ＶＩＩ族半導体単結晶薄膜を、電子線を照射しながら形成する工程とを含むことを特徴としている。
上記の構成によれば、電子線を照射しないＩ−ＶＩＩ族半導体単結晶薄膜の製造従来に比べて、表面の平坦性および結晶性を大幅に向上させられる。したがって、光学非線形性が大きく、反応速度が速い半導体薄膜を実現できる。
また、バッファ層によって、基板とＩ−ＶＩＩ族半導体単結晶薄膜との格子定数の相違による歪みを緩和することができ、さらに、上記バッファ層に欠陥を集中させることによって、Ｉ−ＶＩＩ族半導体単結晶薄膜の品質を向上させることができる。
また、上記Ｉ−ＶＩＩ族半導体単結晶薄膜の一部は、電子線を照射しながら形成し、上記Ｉ−ＶＩＩ族半導体単結晶薄膜の残りの部分は、電子線を照射せずに形成してもよい。
このように、電子線を照射しながら形成された層と、電子線を照射せずに形成された層とからなる構成においても、平坦性の高いＣｕＣｌ薄膜を形成することができる。
また、形成するＩ−ＶＩＩ族半導体単結晶薄膜の膜厚に応じて、電子線を照射しながら形成する部分の膜厚と、電子線を照射せずに形成する部分の膜厚とを決定してもよい。
上記Ｉ−ＶＩＩ族半導体単結晶薄膜における表面の平坦性を向上させるためには、当該Ｉ−ＶＩＩ族半導体単結晶薄膜の膜厚に対する、電子線を照射しながら成長させる膜厚の最適な値が存在する。したがって、形成するＩ−ＶＩＩ族半導体単結晶薄膜の膜厚に応じて、電子線を照射しながら形成する部分の膜厚と、電子線を照射せずに形成する部分の膜厚とを決定することにより、上記Ｉ−ＶＩＩ族半導体単結晶薄膜における表面の平坦性をより向上させることができる。
また、上記Ｉ−ＶＩＩ族半導体単結晶薄膜の膜厚を、内部電場が共鳴的に増大する膜厚としてもよい。
この場合、光学非線形性および反応速度が非常に大きいＩ−ＶＩＩ族半導体単結晶薄膜を実現できる。
以上のように、本発明のＩ−ＶＩＩ族半導体単結晶薄膜は、基板上に形成された、上記基板と上記Ｉ−ＶＩＩ族半導体単結晶薄膜との格子定数の相違による歪みを緩和するためのバッファ層上に、電子線を照射しながら形成されてなる。
それゆえ、電子線を照射しない従来の方法で形成されたＩ−ＶＩＩ族半導体単結晶薄膜に比べて、表面の平坦性および結晶性を大幅に向上させられる。したがって、光学非線形性が大きく、反応速度が速い半導体薄膜を実現できる。
また、バッファ層によって、基板とＩ−ＶＩＩ族半導体単結晶薄膜との格子定数の相違による歪みを緩和することができ、さらに、上記バッファ層に欠陥を集中させることによって、Ｉ−ＶＩＩ族半導体単結晶薄膜の品質を向上させることができる。
本発明のＩ−ＶＩＩ族半導体単結晶薄膜の製造方法は、上記基板上に、上記基板と上記Ｉ−ＶＩＩ族半導体単結晶薄膜との格子定数の相違による歪みを緩和するためのバッファ層を形成する工程と、上記バッファ層上に、上記Ｉ−ＶＩＩ族半導体単結晶薄膜を、電子線を照射しながら形成する工程とを含む。
それゆえ、電子線を照射しないＩ−ＶＩＩ族半導体単結晶薄膜の製造従来に比べて、表面の平坦性および結晶性を大幅に向上させられる。したがって、光学非線形性が大きく、反応速度が速い半導体薄膜を実現できる。
また、バッファ層によって、基板とＩ−ＶＩＩ族半導体単結晶薄膜との格子定数の相違による歪みを緩和することができ、さらに、上記バッファ層に欠陥を集中させることによって、Ｉ−ＶＩＩ族半導体単結晶薄膜の品質を向上させることができる。
〔実施例１〕
本発明の実施例について、図１〜図５を用いて説明する。
図１は、本実施例にかかるＩ−ＶＩＩ族半導体単結晶薄膜であるＣｕＣｌ薄膜１が形成された基板（ＣａＦ２（１１１）基板２上）２の構成を示す断面図である。
この図に示すように、本実施例にかかるＣｕＣｌ薄膜１は、電子線を照射しながら形成された電子線照射膜１ａと、形成中に電子線を照射されていない電子線非照射膜１ｂとからなる。また、ＣｕＣｌ薄膜１は、ＣａＦ２（１１１）基板２上に形成されたＣａＦ２ｂｕｆｆｅｒ層（バッファ層）３上に形成されている。なお、ＣｕＣｌおよびＣａＦ２の結晶構造は、それぞれ閃亜鉛型構造、蛍石型構造と異なるが、両者の格子不整合は約１％（ＣｕＣｌ、ＣａＦ２の格子定数はそれぞれ０．５４０６ｎｍ、０，５４６３ｎｍ）と非常に小さい。このため、ＣｕＣｌ薄膜はＣａＦ２基板上にエピタキシャル成長可能である。
ここで、ＣｕＣｌ薄膜１の製造方法について説明する。
まず、ＣａＦ２（１１１）基板２を、６５０℃で１時間サーマルクリーニング（熱的洗浄）し、表面に付着している自然酸化膜などの不純物を除去した。
次に、ＣａＦ２（１１１）基板２を加熱して基板温度を６００℃とし、ＭＢＥ法によって膜厚５０ｎｍのＣａＦ２バッファ層３を成長させた。なお、成長速度は０．０６５ｎｍ／ｓとした。
このように形成したＣａＦ２バッファ層３の表面には、反射高速電子線回析（ＲＨＥＥＤ）パターンのストリークが鮮明に現れた。したがって、ＣａＦ２バッファ層３の表面は平坦である。
次に、ＣａＦ２バッファ層３の成長を中断し（成長中断を行い）、基板温度を１８０℃に下げた後、ＭＢＥ法によって、膜厚１３ｎｍの電子線照射膜１ａと、膜厚５２ｎｍの電子線非照射膜１ｂとからなる膜厚６５ｎｍのＣｕＣｌ薄膜１を形成した。すなわち、ＣｕＣｌ成長初期段階の１３ｎｍは、ＣｕＣｌ薄膜１の形成面に電子線を照射しながら成長させ、その後電子線の照射を止めて残りの５２ｎｍを形成した。なお、ＣｕＣｌ薄膜１の成長速度は、電子線照射膜１ａ、電子線非照射膜１ｂともに、０．０６５ｎｍ／ｓとした。
以上のように形成したＣｕＣｌ膜１の特性を調べた結果を以下に示す。
図２は、ＣｕＣｌ薄膜１の、原子間力顕微鏡（ＡＦＭ）像である。また、図３は、電子線照射を行わない以外は、ＣｕＣｌ薄膜１と同様の条件で形成したＣｕＣｌ薄膜の、ＡＦＭ像である。すなわち、図３は、ＣａＦ２（１１１）基板２上に形成されたＣａＦ２バッファ層３上に、電子線を照射せずに基板温度１８０℃、成長速度０．０６５ｎｍ／ｓでＭＢＥ法によって形成された膜厚６５ｎｍのＣｕＣｌ膜のＡＦＭ像である。
図３に示すように、電子線照射を行わずに形成したＣｕｃｌ膜の表面は、深さ１５０ｎｍ程度の溝や穴が多数存在していた。一方、図２に示すように、本実施例に係るＣｕＣｌ膜１は、表面に溝や穴が若干存在するものの、大部分は平坦であり、平坦な部分の凹凸は２ｎｍ程度であった。すなわち、形成時に電子線を照射することにより、平坦性が非常に高いＣｕＣｌ薄膜１を得ることができた。
次に、ＣｕＣｌ膜１の反射スペクトルを測定した。なお、反射スペクトル測定には、ハロゲンランプを光源として用い、絶対温度３．６Ｋの雰囲気中で測定した。図４は、ＣｕＣｌ薄膜１の反射スペクトル測定結果（図中、実線で表示）と、理論計算によって得られたＣｕＣｌ薄膜１の反射スペクトル（図中、破線で表示）とを示すグラフである。
ここで、理論計算には、Ｚ３（ｎ＝１）励起子順位の寄与によるＡＢＣ−Ｆｒｅｅ理論を用いた（非特許文献９参照）。より詳細には、ＡＢＣ−Ｆｒｅｅ理論において、ＣｕＣｌ（活性）層／ＣｕＣｌ不活性層／ＣａＦ２層の３層構造を仮定し、測定結果と比較してフィッティングさせ、膜厚と減衰乗数を見積った。
図４に示すように、反射スペクトルの測定結果は、ＣｕＣｌ薄膜の共鳴部分（ＣｕＣｌ層）の膜厚を５８ｎｍ、背面光学活性層（ＣｕＣｌ不活性層）の厚さを１７ｎｍ、ＥＴ以下のエネルギー領域における減衰乗数をΓ０＝０．１ｍｅＶ、ＥＴ以上のエネルギー領域における減衰乗数は線形に増加し、３．２１５ｍｅＶで６Γ０になるとして計算した理論計算の結果とよく一致した。ここで、ＣｕＣｌ不活性層とは、基板とＣｕＣｌとの間の格子不整合によって大きく歪みが生じたり、欠陥が多く生じている領域である。また、ＥＴは共鳴が生じるエネルギー位置であり、理論によれば膜厚に依存している。また、減衰乗数は、吸収線の幅に相当するものである。
したがって、上記のように作成したＣｕＣｌ薄膜１は、減衰乗数が小さく、光学的に良質なＣｕＣｌ薄膜であったといえる。
次に、ＣｕＣｌ薄膜１に対して発光スペクトル測定を行った。なお、発光スペクトル測定については、Ｈｅ−Ｃｄレーザー（励起波長３２５ｎｍ）を励起光源として用い、絶対温度３．６Ｋの雰囲気中で測定した。
図５（ａ）は、ＣｕＣｌ薄膜１に対して行った発光スペクトル測定の結果を示すグラフである。また、図５（ｂ）は、電子線を照射せずに形成した膜厚６５ｎｍのＣｕＣｌ薄膜の発光スペクトル測定結果を示すグラフである。
図５（ｂ）に示すように、電子線照射を行っていないＣｕＣｌ薄膜からは、束縛励起子によるシャープな発光ピークが１つだけ観測された。一方、図５（ａ）に示すように、ＣｕＣｌ薄膜１では、束縛励起子による発光ピーク（図中のＢＥ６５）の左側に、肩のような構造（図中のＢＥ’６５）が見られた。すなわち、電子線照射を行ったＣｕＣｌ薄膜１では、束縛励起子による発光ピークＢＥ６５の低エネルギー側に、新たな束縛励起子のピークＢＥ’６５が現れた。これは、電子線照射によって形成される欠陥にトラップされる励起子によるものと考えられる。
以上のように、本実施例のＣｕＣｌ薄膜１の製造方法によれば、電子線を照射しない従来の方法で形成されたＣｕＣｌ薄膜では表面に数ｎｍ〜数十ｎｍの凹凸が生じていたのに対して、表面の粗さ（ラフネス）を２ｎｍ程度まで改善でき、良質の超平坦単結晶膜を形成できる。これは、ＣｕＣｌ単結晶の成長時に電子線を照射することにより、成長中の薄膜が電子励起状態、すなわち共有結合状態（または共有結合に近い状態）を経るためであると考えられる。
したがって、本実施例のＣｕＣｌ薄膜１の製造方法によれば、結晶性および平坦性に優れたＣｕＣｌ薄膜１を実現できるので、光学非線形性が大きく、反応速度が速い半導体薄膜を実現できる。このため、例えば、光で光を制御する全光スイッチを実現できる可能性がある。
〔実施例２〕
本発明の他の実施例について、図６〜図８を用いて説明する。
本実施例に係るＣｕＣｌ薄膜（以下に示す６つの試料）は、実施例１のＣｕＣｌ薄膜１と同様、ＣａＦ２（１１１）基板２上に形成された膜厚約５０ｎｍのＣａＦ２ｂｕｆｆｅｒ層（ＣａＦ２バッファ層）３上に形成されている。ただし、本実施例に係るＣｕＣｌ薄膜の膜厚は、内部電場の共鳴増大が最も顕著に起こるとされている膜厚約３０ｎｍとした。なお、製造方法については、ＣｕＣｌ薄膜の膜厚が異なる他は、実施例１と同様の方法で形成した。
また、本実施例では、ＣｕＣｌ薄膜の成長初期段階において、電子線を照射しながら成長させる膜厚（電子線照射膜厚）を、０ｎｍ、６ｎｍ、１２ｎｍ、１５ｎｍ、１８ｎｍ、３０ｎｍとした６つの試料を作成した。
すなわち、電子線を照射せずに膜厚約３０ｎｍのＣｕＣｌを形成したＣｕＣｌ薄膜１０、電子線照射膜厚約６ｎｍのＣｕＣｌ薄膜１１、電子線照射膜厚約１２ｎｍのＣｕＣｌ薄膜１２、電子線照射膜厚約１５ｎｍのＣｕＣｌ薄膜１３、電子線照射膜厚約１８ｎｍのＣｕＣｌ薄膜１４、膜厚約３０ｎｍすべてについて電子線を照射しながら形成したＣｕＣｌ薄膜１５を作成した。
このように形成したＣｕＣｌ薄膜１０〜１５について、表面を原子間力顕微鏡で観察した。電子線を照射せずに形成したＣｕＣｌ薄膜１０の表面は、表面の凹凸は８０ｎｍ程度であり、平坦な部分が存在しなかった。
電子線照射膜厚がそれぞれ６ｎｍ、１２ｎｍ、１５ｎｍのＣｕＣｌ薄膜１１，１２，１３の表面は、平坦な部分の凹凸が２ｎｍ程度であり、溝や穴の深さは深いもので４０ｎｍ程度であった。なお、ＣｕＣｌ薄膜１１〜１３では、電子線照射膜厚が増加するほど、平坦な部分が増加し、溝や穴の密度も除々に小さくなっていった。
また、電子線照射膜厚が１８ｎｍ以上になると、試料表面の溝や穴の密度は除々に大きくなっていった。
図６（ａ）〜図６（ｃ）に、電子線を照射しながら形成した膜厚が１２ｎｍ、１５ｎｍ、１８ｎｍの試料（ＣｕＣｌ薄膜１２〜１４）の表面のＡＦＭ像を示す。
したがって、各ＣｕＣｌ薄膜のＡＦＭ像の観察結果より、膜厚約３０ｎｍのＣｕＣｌ薄膜を作成するのに最適な電子線照射膜厚が存在することが明らかになった。そして、本実施例の成長条件では、最適な電子線照射膜厚は１５ｎｍであることがわかった。
次に、電子線照射膜厚が１５ｎｍのＣｕＣｌ薄膜１３について、反射スペクトルを測定した。測定方法は、実施例１と同様である。図７に、実際の測定結果と、理論計算による反射スペクトルとを示す。なお、理論計算には、実施例１と同様、Ｚ３（ｎ＝１）励起子順位の寄与によるＡＢＣ−Ｆｒｅｅ理論を用いた。
図７に示すように、反射スペクトルの測定結果は、ＣｕＣｌ薄膜の共鳴部分（ＣｕＣｌ層）の膜厚を３２ｎｍ、背面光学活性層（ＣｕＣｌ不活性層）の厚さを７ｎｍ、ＥＴ以下のエネルギー領域における減衰乗数をΓ０＝０．１ｍｅＶ、ＥＴ以上のエネルギー領域における減衰乗数は線形に増加し、３．２１５ｍｅＶで４４Γ０になるとして計算した理論計算の結果とよく一致した。
したがって、ＣｕＣｌ薄膜１３は、減衰乗数が小さく、光学的に良質なＣｕＣｌ薄膜であったといえる。
次に、ＣｕＣｌ薄膜１３について、発光スペクトルを測定した。なお、測定方法は実施例１と同様である。図８（ａ）は、ＣｕＣｌ薄膜１３に対して行った発光スペクトル測定の結果を示すグラフである。また、図８（ｂ）は、電子線を照射せずに形成した膜厚３０ｎｍのＣｕＣｌ薄膜の発光スペクトル測定結果を示すグラフである。
図８（ｂ）に示すように、電子線照射を行っていないＣｕＣｌ薄膜からは、束縛励起子によるシャープな発光ピークが１つだけ観測された。一方、図８（ａ）に示すように、ＣｕＣｌ薄膜１３では、低エネルギー側に電子線照射によるピーク（図中のＢＥ３０）が現れ、その右側に肩のような構造（図中のＢＥ’３０）をなす束縛励起子による発光ピークが見られた。
なお、実施例１におけるＣｕＣｌ薄膜１では、束縛励起子による発光ピークＢＥ６５の低エネルギー側に電子線照射による新たなピーク（肩のような構造）ＢＥ’６５が現れたのに対して、ＣｕＣｌ薄膜１３では、電子線照射によるピークＢＥ３０の高エネルギー側に束縛励起子による発光ピーク（肩のような構造）ＢＥ’３０が現れた。
このことは、ＣｕＣｌ薄膜全体の膜厚に占める電子線照射膜厚の増加に伴って、電子線照射を行わない部分で形成される欠陥にトラップされる励起子よりも、電子線照射によって形成される欠陥にトラップされる励起子の割合が大きくなるためであると考えられる。
したがって、ＣｕＣｌ薄膜全体の膜厚と電子線照射膜厚との比によって、束縛励起子のピークの強度が変化すると考えられる。このことは、ＣｕＣｌ薄膜全体の膜厚と電子線照射膜厚とを決定する際の大きな指標となりうる。
以上のように、本実施例に係るＣｕＣｌ薄膜１３の製造方法によれば、電子線を照射しない従来の方法で形成されたＣｕＣｌ薄膜では表面に数ｎｍ〜数十ｎｍの凹凸が生じていたのに対して、表面の粗さ（ラフネス）を２ｎｍ程度まで改善でき、良質の超平坦単結晶膜を形成できる。すなわち、平坦性および結晶性に優れた膜厚約３０ｎｍのＣｕＣｌ薄膜を実現できる。
一方、ＣｕＣｌ薄膜は、膜厚約３０ｎｍ（より詳細には２６ｎｍ）において内部電場の共鳴増大が最も顕著に起こることが、理論的に予測されている。したがって、本実施例に係るＣｕＣｌ薄膜１３の製造方法によれば、光学非線形性および反応速度が非常に大きいＣｕＣｌ薄膜を実現することができる。また、ＣｕＣｌ薄膜１３を薄膜化することで、光導波路を作りこむこともできる。
なお、電子線照射によって現れる束縛励起子のピークの強度は、電子線照射を行わずに成長させた層の膜厚に対する、電子線を照射しながら成長させた層の膜厚の大きさによって変化する。したがって、必要とするＣｕＣｌ薄膜全体の膜厚に応じて、電子線を照射しながら成長させる層の膜厚を適宜変更することにより、より光学非線形性の大きいＣｕＣｌ薄膜を形成することができる。
また、本実施例では膜厚３０ｎｍのＣｕＣｌ薄膜１０〜１５を形成したが、ＣｕＣｌ薄膜の膜厚は、所望する厚さに調節すればよい。例えば、内部電場が理論的に最も増大するとされている膜厚２６ｎｍとしてもよい。
また、上記の各実施例では、基板上の全域について電子線を照射してもよく、あるいは、電子線の照射位置を特定の位置に限定してもよい。すなわち、基板面に垂直な方向から見て、一部の領域におけるＣｕＣｌ薄膜にのみ電子線を照射しながら形成し、残りの領域におけるＣｕＣｌ薄膜については電子線を照射せずに形成するようにしてもよい。この場合、表面状態の改質が行われた部分と、改質されていない部分とを、同一基板上で作り分けることができる。
また、上記したように、電子線を照射しながら形成されたＣｕＣｌ薄膜と、電子線を照射されずに形成されたＣｕＣｌ薄膜とでは、発光スペクトルのピーク位置が異なる。このことから、作成されたＣｕＣｌ薄膜の情報を得ることができる（性質を推定することができる）。
また、上記各実施例では、ＣａＦ２（１１１）基板を用いているが、これに限るものではない。ＣａＦ２（１１１）に代えて、他のイオン性単結晶、すなわちイオン結晶（イオン結合からできている物質）であって単結晶（結晶性がよい）の物質からなる基板を用いてもよい。例えば、アルカリハライドなどのハロゲン化金属であってもよい。あるいは、サファイアや石英などの酸化物からなる基板を用いてもよい。なお、ＣｕＣｌは紫外域（３８０ｎｍ〜３９０ｎｍ）において光学応答を示す。このため、紫外域において透明な基板を用いることが、応用範囲を広げられるので好ましい。
また、上記各実施例では、ＣａＦ２ｂｕｆｆｅｒ層３を設けているが、必ずしもＣａＦ２ｂｕｆｆｅｒ層３を設ける必要はない。ただし、ＣａＦ２ｂｕｆｆｅｒ層３を設けることにより、ＣａＦ２（１１１）基板１とＣｕＣｌ薄膜との格子不整合による歪みを吸収して歪みを緩和できる。また、ＣａＦ２ｂｕｆｆｅｒ層３を設けることにより、欠陥はこの領域（ＣａＦ２ｂｕｆｆｅｒ層３）に多く生じるので、ＣｕＣｌ薄膜の質を高めることができる。したがって、ＣａＦ２ｂｕｆｆｅｒ層３を設けることが好ましい。なお、基板上に形成するバッファ層は、ＣａＦ２に限るものではないが、その上に作成される薄膜の格子定数とうまくマッチするものであることが好ましい。
また、上記各実施例では、ＭＢＥ法を用いてＣａＦ２ ｂｕｆｆｅｒ層３およびＣｕＣｌ薄膜を形成しているが、ＣａＦ２ ｂｕｆｆｅｒ層３およびＣｕＣｌ薄膜の形成方法はこれに限るものではない。例えば、レーザーアブレーション法、プラズマＣＶＤ法など、気相成長法全般を用いることができる。これらの方法を用いる場合にも、電子線を照射しながら成膜することで、結晶表面の改質（平坦性、結晶性の向上）を行うことができる。
また、上記各実施例では、イオン性が強い物質であるＣｕＣｌを形成している。このような、イオン性の強い物質に電子線の照射によって電子を叩き出したり埋め込んだりすると、構成原子の持つ電子数が変わる。この際に、結合の様式がイオン性から共有結合性に変わることが考えられる。すなわち、上記各実施例によれば、電子線照射により原子間の結合性が変化し、その結果、超薄膜単結晶の平坦性・結晶性が改善する。
また、上記各実施例では、Ｉ−ＶＩＩ族半導体単結晶薄膜として、ＣｕＣｌ薄膜を形成する場合を述べたが、これに限らず、上記した製造方法と略同様の方法により、例えば、ハロゲン化金属半導体などを作成することもできる。なお、この場合、形成するＩ−ＶＩＩ族半導体単結晶薄膜に応じて、膜厚、成膜温度、成長速度、成長法などの条件を適宜変更してもよい。なお、内部電場が共鳴的に増大する膜厚は物質に固有の値なので、形成するＩ−ＶＩＩ族半導体単結晶薄膜に応じて、全体の膜厚および電子線を照射しながら形成する膜厚を決定することが好ましい。
本発明は上述した各実施例に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施例にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施例についても本発明の技術的範囲に含まれる。
本発明のＩ−ＶＩＩ族半導体単結晶薄膜は、平坦性および結晶性に優れ、光学非線形性が大きく、応答速度が速いので、光で光を制御する全光スイッチに適用できる。また、このような全光スイッチを光通信技術に適用することにより、従来よりも高速の光通信システムを実現できる。また、全光スイッチに限らず、光学非線形性を用いたあらゆる装置に適用できる。
本発明のＩ−ＶＩＩ族半導体単結晶薄膜が形成された基板の断面図である。 実施例１にかかるＣｕＣｌ薄膜表面のＡＦＭ像である。 電子線照射を行わずに形成した膜厚６５ｎｍのＣｕＣｌ薄膜表面のＡＦＭ像である。 実施例１にかかるＣｕＣｌ薄膜の反射スペクトル測定結果および理論計算結果を示すグラフである。 （ａ）は、実施例１にかかるＣｕＣｌ薄膜の発光スペクトル測定結果を示すグラフである。（ｂ）は、電子線照射を行わずに形成したＣｕＣｌ薄膜の発光スペクトル測定結果を示すグラフである。 （ａ）は全体の膜厚が約３０ｎｍ、電子線照射膜厚１２ｎｍのＣｕＣｌ薄膜表面のＡＦＭ写真である。（ｂ）は、全体の膜厚が約３０ｎｍ、電子線照射膜厚１５ｎｍのＣｕＣｌ薄膜表面のＡＦＭ写真である。（ｃ）は、全体の膜厚が約３０ｎｍ、電子線照射膜厚１８ｎｍのＣｕＣｌ薄膜表面のＡＦＭ写真である。 実施例２にかかるＣｕＣｌ薄膜の反射スペクトル測定結果および理論計算結果を示すグラフである。 （ａ）は、実施例２に係るＣｕＣｌ薄膜に対して行った発光スペクトル測定の結果を示すグラフである。（ｂ）は、電子線を照射せずに形成した膜厚３０ｎｍのＣｕＣｌ薄膜の発光スペクトル測定結果を示すグラフである。
符号の説明
１、１０〜１５ ＣｕＣｌ薄膜（Ｉ−ＶＩＩ族半導体単結晶薄膜）
１ａ 電子線照射膜
１ｂ 電子線非照射膜
２ ＣａＦ２（１１１）基板（基板）
３ ＣａＦ２ｂｕｆｆｅｒ層（バッファ層）

Claims (7)

  1. ＣａＦ ２ （１１１）基板上に形成されたＩ−ＶＩＩ族半導体単結晶薄膜であって、
    ＣｕＣｌ薄膜が、上記ＣａＦ ２ （１１１）基板上に形成された、上記ＣａＦ ２ （１１１）基板と上記ＣｕＣｌ薄膜との格子定数の相違による歪みを緩和するためのバッファ層上に、電子線を照射しながら形成されてなるものであり、
    上記ＣｕＣｌ薄膜は、
    電子線を照射しながら形成された層と、電子線を照射せずに形成された層とからなることを特徴とするＩ−ＶＩＩ族半導体単結晶薄膜。
  2. 上記ＣｕＣｌ薄膜は、
    内部電場が共鳴的に増大する膜厚であることを特徴とする請求項１に記載のＩ−ＶＩＩ族半導体単結晶薄膜。
  3. 上記ＣｕＣｌ薄膜は、
    上記基板面に垂直な方向から見て、電子線を照射しながら形成された領域と、電子線を照射されずに形成された領域とを含むことを特徴とする請求項１または２に記載のＩ−ＶＩＩ族半導体単結晶薄膜。
  4. ＣａＦ ２ （１１１）基板上に形成されるＩ−ＶＩＩ族半導体単結晶薄膜の製造方法であって、
    上記ＣａＦ ２ （１１１）基板上に、上記ＣａＦ ２ （１１１）基板とＣｕＣｌ薄膜との格子定数の相違による歪みを緩和するためのバッファ層を形成する工程と、
    上記バッファ層上に、上記ＣｕＣｌ薄膜を、分子線エピキタシー法を用いて電子線を照射しながら形成する工程とを含み、
    上記ＣｕＣｌ薄膜の一部の層は、電子線を照射しながら形成し、
    上記ＣｕＣｌ薄膜の残りの層は、電子線を照射せずに形成することを特徴とするＩ−ＶＩＩ族半導体単結晶薄膜の製造方法。
  5. 形成するＣｕＣｌ薄膜の膜厚に応じて、電子線を照射しながら形成する部分の膜厚と、電子線を照射せずに形成する部分の膜厚とを決定することを特徴とする請求項４８に記載のＩ−ＶＩＩ族半導体単結晶薄膜の製造方法。
  6. 上記ＣｕＣｌ薄膜の膜厚を、
    内部電場が共鳴的に増大する膜厚とすることを特徴とする請求項４または５に記載のＩ−ＶＩＩ族半導体単結晶薄膜の製造方法。
  7. 上記バッファ層を、分子線エピキタシー法を用いて形成することを特徴とする請求項４から６の何れか１項に記載のＩ−ＶＩＩ族半導体単結晶薄膜の製造方法。
JP2004037441A 2004-02-13 2004-02-13 Ｉ−ｖｉｉ族半導体単結晶薄膜およびその製造方法 Expired - Fee Related JP3772272B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004037441A JP3772272B2 (ja) 2004-02-13 2004-02-13 Ｉ−ｖｉｉ族半導体単結晶薄膜およびその製造方法
CA2555582A CA2555582C (en) 2004-02-13 2004-11-30 Group i-vii semiconductor single crystal thin film and process for producing same
PCT/JP2004/017777 WO2005078788A1 (ja) 2004-02-13 2004-11-30 I-vii族半導体単結晶薄膜およびその製造方法
US10/589,003 US7683457B2 (en) 2004-02-13 2004-11-30 Group I-VII semiconductor single crystal thin film and process for producing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004037441A JP3772272B2 (ja) 2004-02-13 2004-02-13 Ｉ−ｖｉｉ族半導体単結晶薄膜およびその製造方法

Publications (2)

Publication Number Publication Date
JP2005228995A JP2005228995A (ja) 2005-08-25
JP3772272B2 true JP3772272B2 (ja) 2006-05-10

Family

ID=34857768

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004037441A Expired - Fee Related JP3772272B2 (ja) 2004-02-13 2004-02-13 Ｉ−ｖｉｉ族半導体単結晶薄膜およびその製造方法

Country Status (4)

Country Link
US (1) US7683457B2 (ja)
JP (1) JP3772272B2 (ja)
CA (1) CA2555582C (ja)
WO (1) WO2005078788A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101258232B1 (ko) 2012-12-24 2013-04-25 서울반도체 주식회사 복수개의 파장변환 물질층들을 갖는 발광 소자
KR101883176B1 (ko) * 2017-08-29 2018-08-24 주식회사 페타룩스 할로겐화구리 컬러 광센서 구조 및 제조방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55901B2 (ja) 1974-06-07 1980-01-10
JPS63232311A (ja) 1987-02-20 1988-09-28 Tokyo Inst Of Technol 半導体薄膜の製造方法
JP3109109B2 (ja) * 1990-07-12 2000-11-13 ソニー株式会社 周期ドメイン反転構造を有する光デバイス装置の製造方法
JPH05194085A (ja) 1992-01-24 1993-08-03 Fujitsu Ltd 高温超伝導薄膜の形成方法
JPH05330822A (ja) 1992-05-26 1993-12-14 Fujitsu Ltd 酸化物超伝導体膜の製造装置及び酸化物超伝導体膜の製造方法
FR2808531B1 (fr) * 2000-05-05 2004-09-17 Rhodia Chimie Sa Complexe silicone/adhesif dont l'interface possede une force de decollement modulable par irradiation par faisceau d'electrons
TW200419279A (en) * 2003-03-28 2004-10-01 Adv Lcd Tech Dev Ct Co Ltd Method and apparatus for forming crystalline portions of semiconductor film
US20050150758A1 (en) * 2004-01-09 2005-07-14 Yakshin Andrey E. Processes and device for the deposition of films on substrates

Also Published As

Publication number Publication date
US7683457B2 (en) 2010-03-23
WO2005078788A1 (ja) 2005-08-25
CA2555582C (en) 2010-06-01
US20070090341A1 (en) 2007-04-26
JP2005228995A (ja) 2005-08-25
CA2555582A1 (en) 2005-08-25

Similar Documents

Publication Publication Date Title
Salim et al. Effect of light induced heat treatment on the structural and morphological properties of LiNbO3 thin films
Kapustianyk et al. Influence of size effect and sputtering conditions on the crystallinity and optical properties of ZnO thin films
Cho et al. Issues in ZnO homoepitaxy
Khriachtchev et al. Raman scattering from very thin Si layers of Si/SiO 2 superlattices: Experimental evidence of structural modification in the 0.8–3.5 nm thickness region
Sánchez Valencia et al. Selective dichroic patterning by nanosecond laser treatment of Ag nanostripes
JP2019073402A (ja) 窒化物半導体基板、窒化物半導体基板の製造方法、窒化物半導体基板の製造装置及び窒化物半導体デバイス
JP3772272B2 (ja) Ｉ−ｖｉｉ族半導体単結晶薄膜およびその製造方法
Sorokin et al. Molecular-beam epitaxy of two-dimensional gase layers on GaAs (001) and GaAs (112) substrates: structural and optical properties
Zhang et al. Morphology-controlled synthesis of ZnO replicas with photonic structures from butterfly (Papilio paris) wing scales for tunable optical properties
Chen et al. Plasma-assisted molecular beam epitaxy of ZnO thin films on sapphire substrates with an MgO buffer
Aghdaei et al. Engineering visible light emitting point defects in Zr-implanted polycrystalline AlN films
Shirazi et al. Deposition of ZnO multilayer on LiNbO3 single crystals by DC-magnetron sputtering
Wang et al. Patterned growth of InGaN/GaN quantum wells on freestanding GaN grating by molecular beam epitaxy
Poudel et al. Formation and characterization of ion beam assisted nanosystems in silicon
Dadgostar et al. Structural properties of AlGaP films on GaP grown by gas-source molecular-beam epitaxy
Janik et al. Zinc‐blende MnTe (111) on BaF2 (111) substrates for optical measurements
Ge et al. Self-organized Ni nanocrystal embedded in BaTiO 3 epitaxial film
Dziawa et al. Structural and optical characterization of epitaxial layers of CdTe/PbTe grown on BaF2 (111) substrates
Juri et al. Optical characterization of SiC films grown on Si (111)
Velichko et al. Effect of Substrate on the Photoluminescence Spectra of CaF2/Si Multilayer Structures
US20100090311A1 (en) Growth of low dislocation density group-III nitrides and related thin-film structures
Wu et al. Light emissions from LiNbO3/SiO2/Si structures
Ohkouchi et al. Selective growth of high quality InAs quantum dots in narrow regions using in situ mask
Naritsuka et al. In situ annealing of GaN dot structures grown by droplet epitaxy on (1 1 1) Si substrates
Kedia et al. Emission studies on ZnO-inverse photonic crystals derived from self-assembly

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051122

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060110

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060131

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060201

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090224

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100224

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110224

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110224

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120224

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120224

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130224

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140224

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees