JP3770377B2 - VOLTAGE FOLLOWER CIRCUIT AND DISPLAY DEVICE DRIVE DEVICE - Google Patents

VOLTAGE FOLLOWER CIRCUIT AND DISPLAY DEVICE DRIVE DEVICE Download PDF

Info

Publication number
JP3770377B2
JP3770377B2 JP2001094045A JP2001094045A JP3770377B2 JP 3770377 B2 JP3770377 B2 JP 3770377B2 JP 2001094045 A JP2001094045 A JP 2001094045A JP 2001094045 A JP2001094045 A JP 2001094045A JP 3770377 B2 JP3770377 B2 JP 3770377B2
Authority
JP
Japan
Prior art keywords
voltage
current
differential stage
output
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001094045A
Other languages
Japanese (ja)
Other versions
JP2002290172A (en
Inventor
正彦 物申
昌史 勝谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2001094045A priority Critical patent/JP3770377B2/en
Publication of JP2002290172A publication Critical patent/JP2002290172A/en
Application granted granted Critical
Publication of JP3770377B2 publication Critical patent/JP3770377B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【０００１】
【発明の属する技術分野】
本発明は、インピーダンス変換器などに用いられるボルテージフォロア回路および表示装置用駆動装置に関するものである。
【０００２】
【従来の技術】
例えば液晶表示装置などにおいて、ソースドライバ（信号線駆動回路）内の基準電圧発生回路の出力にボルテージフォロア回路を接続することが一般に行われている。
【０００３】
図７に、差動増幅回路を使ったボルテージフォロア回路の例を示す。このボルテージフォロア回路は、出力電圧が入力電圧に追従し、出力インピーダンスを低くするためのインピーダンス変換器として用いられる。
【０００４】
図７のボルテージフォロア回路をトランジスタレベルで表した一般的な回路構成を図８、図９に示す。
【０００５】
図８は、Ｐ型のトランジスタで差動段の入力部１１０６、１１０７を構成した差動増幅回路の例である。
【０００６】
定電流源としてのＰ型トランジスタ１１０３のゲートには定電圧ＶＢＰを供給し、Ｐ型トランジスタ１１０３には定電流Ｉが流れる。Ｎ型トランジスタ１１０８、１１０９で構成されるカレントミラー回路により、定電流ＩはＩａとＩｂとに分割される。
【０００７】
本差動増幅回路の出力部は、定電流源として働くＰ型トランジスタ１１０５（負荷回路として作用）と、Ｎ型トランジスタ１１２１とで構成されている。
【０００８】
出力端子は、差動段の入力部を構成する一方の逆相入力端子（Ｐ型トランジスタ１１０７のゲート）と接続され、もう一方の正相入力端子（Ｐ型トランジスタ１１０６のゲート）が入力端子となり、ボルテージフォロア回路を構成している。
【０００９】
本回路は、入力端子の電圧Ｖｉｎと出力端子の電圧Ｖｏｕｔとの関係が
Ｖｉｎ＜Ｖｏｕｔの場合
Ｉａ＞Ｉｂとなり、ポイントＡの電位は下がり、Ｎ型トランジスタ１１０８および１１０９がオフする方向に向かうので、ポイントＢの電位が上がる。このため、Ｎ型トランジスタ１１２１がオンする方向となり、Ｎ型トランジスタ１１２１に流れる電流が多くなり、Ｖｏｕｔの電位は下がる。その結果、Ｖｉｎ＝Ｖｏｕｔの状態に推移する。
【００１０】
Ｖｉｎ＞Ｖｏｕｔの場合
Ｉａ＜Ｉｂとなり、ポイントＡの電位は上がり、Ｎ型トランジスタ１１０８および１１０９がオンする方向に向かうので、ポイントＢの電位が下がる。このため、Ｎ型トランジスタ１１２１がオフする方向となり、Ｎ型トランジスタ１１２１に流れる電流が少なくなり、Ｐ型トランジスタ１１０５の流す定電流によりＶｏｕｔの電位は上がる。その結果、Ｖｉｎ＝Ｖｏｕｔの状態に推移する。
【００１１】
このように、カレントミラー回路に流れる電流ＩａとＩｂとの電流バランスにより、入力電圧と等しい電圧が出力される。
【００１２】
差動増幅回路の差動段の入力部をＮ型のトランジスタで構成した回路を図９に示す。
【００１３】
定電流源としてのＮ型トランジスタ１２０３のゲートには定電圧ＶＢＮを供給し、Ｎ型トランジスタ１２０３には定電流Ｉが流れる。Ｐ型トランジスタ１２０８、１２０９で構成されるカレントミラー回路により、定電流ＩはＩａとＩｂとに分割される。
【００１４】
本差動増幅回路の出力部は、定電流源として働くＮ型トランジスタ１２０５（負荷回路として作用）と、Ｐ型トランジスタ１２２１とで構成されている。
【００１５】
出力端子は、差動段の入力部を構成する一方の逆相入力端子（Ｎ型トランジスタ１２０７のゲート）と接続され、もう一方の正相入力端子（Ｎ型トランジスタ１２０６のゲート）が入力端子となり、ボルテージフォロア回路を構成している。
【００１６】
本回路は、入力端子の電圧Ｖｉｎと出力端子の電圧Ｖｏｕｔとの関係が
Ｖｉｎ＞Ｖｏｕｔの場合
Ｉａ＞Ｉｂとなり、ポイントＡの電位は上がり、Ｐ型トランジスタ１２０８および１２０９がオフする方向に向かうので、ポイントＢの電位が下がる。このため、Ｐ型トランジスタ１２２１がオンする方向となり、Ｐ型トランジスタ１２２１に流れる電流が多くなり、Ｖｏｕｔの電位は上がる。その結果、Ｖｉｎ＝Ｖｏｕｔの状態に推移する。
【００１７】
Ｖｉｎ＞Ｖｏｕｔの場合
Ｉａ＜Ｉｂとなり、ポイントＡの電位は下がり、Ｐ型トランジスタ１２０８および１２０９がオンする方向に向かうので、ポイントＢの電位が上がる。このため、Ｐ型トランジスタ１２２１がオフする方向となり、Ｐ型トランジスタ１２２１に流れる電流が少なくなり、Ｎ型トランジスタ１２０５の流す定電流によりＶｏｕｔの電位は下がる。その結果、Ｖｉｎ＝Ｖｏｕｔの状態に推移する。
【００１８】
このように、カレントミラー回路に流れる電流ＩａとＩｂとの電流バランスにより、入力電圧と等しい電圧が出力される。
【００１９】
特開平１１−２４２５２８号公報には、以下のような開示がなされている。すなわち、図１０に示すように、ボルテージフォロア回路１３０１の出力と電源ＶＤＤとの間にＮ型のトランジスタＮＭＯＳ１が設けられ、出力とＧＮＤとの間にＰ型のトランジスタＰＭＯＳ１が設けられており、それぞれのトランジスタのゲートは、ボルテージフォロア回路１３０１の入力に接続されている。ボルテージフォロア回路１３０１の入力と出力との電圧が同じである場合、出力に設けられているＮ型およびＰ型トランジスタのゲート−ドレイン間の電圧（Ｖｇｓ）は０Ｖであり、両方のトランジスタはオンすることがなく、通常のボルテージフォロア回路の動作となる。入力もしくは出力の電圧変動がトランジスタのしきい値電圧Ｖｔｈの電圧を超えた場合、入力の電圧と出力の電圧との関係でＰ型もしくはＮ型のトランジスタのいずれかがオンし、出力と入力との電圧差をなくすようになっている。
【００２０】
上記図１０の構成においてはトランジスタのしきい値電圧Ｖｔｈ以下の電圧変動に対しては通常のボルテージフォロア回路の動作しかできないのに対し、図１１の構成では、抵抗器Ｒ１２、Ｒ２１とにより、トランジスタのゲートに掛かる電圧とボルテージフォロア回路１３０１の出力電圧との間にしきい値電圧Ｖｔｈほどの電圧差をあらかじめ設けている。
【００２１】
上記図１１の構成では、両トランジスタＰＭＯＳ２およびＮＭＯＳ２の各しきい値電圧Ｖｔｈは製造条件によりばらつきが生じる。抵抗器Ｒ１２や抵抗器Ｒ２１による電圧降下がしきい値電圧Ｖｔｈを超えてしまえば、ＰＭＯＳ２およびＮＭＯＳ２を介して常に貫通電流が流れることになる。逆に、抵抗器Ｒ１２や抵抗器Ｒ２１による電圧降下がしきい値電圧Ｖｔｈを大きく下回れば、Ｖｉｎ＝Ｖｏｕｔの状態に推移するのに時間を要することになる。したがって、微小な電圧変動に対応できるようにするためには、製造後、抵抗器Ｒ１２およびＲ２１の値をレーザートリミング等で調整するか、ＰＭＯＳ２あるいはＮＭＯＳ２のチャネル領域にイオン注入を行い、しきい値電圧Ｖｔｈを調整する必要がある。
【００２２】
【発明が解決しようとする課題】
図８に示す回路の場合、出力段は、Ｖｉｎ＝Ｖｏｕｔの定常状態では、Ｐ型トランジスタ１１０５のゲートに印加されるバイアス電圧（定電圧ＶＢＰ）により決定される定電流が流れている。
【００２３】
前述のように、定電流は常時流れている電流となるので、できるだけ少ない定電流にて差動増幅回路を動作させることが低消費電力化のうえで好ましいことになる。
【００２４】
ここで、一般に、出力段のＮ型トランジスタ１１２１は、オンすることによって、定常状態の電流の数倍の電流を流すことができる能力を持っている（なお、設計によりその電流値は異なる）。
【００２５】
そのため、Ｖｉｎ＜Ｖｏｕｔの場合は、前述のようにＮ型トランジスタ１１２１の流す電流により定常状態に推移する。このため、Ｎ型トランジスタ１１２１の流すことのできる電流を多くする回路設計にすることにより、定常状態に推移するスピードを速くすることができる。
【００２６】
しかし、Ｖｉｎ＞Ｖｏｕｔの場合は、前述のようにＰ型トランジスタ１１０５の流す電流（定電流）により定常状態に推移する。このため、上記のように出力段の定電流を少なくするように設定すると、流すことのできる電流が少ないことから、定常状態に推移するスピードが遅くなってしまう。
【００２７】
逆に、スピードを速くしようとすると、定電流値を大きくしなければならない。
【００２８】
図９に示す回路の場合も同様である。すなわち、Ｎ型トランジスタ１２０５は、バイアス電圧（定電圧ＶＢＮ）により決まる定電流源となっている。図８の回路で説明したように、消費電流を少なくするため、できるだけ少ない定電流にて差動増幅回路を動作させた場合、Ｐ型トランジスタ１２２１の流す電流により定常状態に推移するＶｉｎ＞Ｖｏｕｔの場合に比べ、Ｎ型トランジスタ１２０５の流す定電流により定常状態に推移するＶｉｎ＜Ｖｏｕｔの場合は、定常状態に推移するスピードが遅くなる。
【００２９】
このように、回路の動作スピードを上げるためには、多くの電流を定電流として流し続ける必要がある。このため、回路の動作スピードを上げると消費電流が多くなってしまう。
【００３０】
本発明は、上記問題点に鑑みなされたものであり、その目的は、消費電流を増加させることなく、出力電圧を入力電圧に迅速に追従させることができるボルテージフォロア回路および表示装置用駆動装置を提供することにある。
【００３１】
【課題を解決するための手段】
上記の課題を解決するため、本発明のボルテージフォロア回路は、第１差動段と、上記第１差動段に対してオフセット電圧を持つ第２差動段と、上記第１差動段および上記第２差動段のうちの一方を放出側差動段として、その出力電流変化に応じて電流を外部に出力する電流放出部と、上記第１差動段および上記第２差動段のうちの他方を引き込み側差動段として、その出力電流変化に応じて電流を外部から引き込む電流引き込み部と、定電流源としての定電流供給部と、上記第１差動段の正相入力端子と上記第２差動段の正相入力端子との両方が接続されて、入力電圧を入力される入力端子と、上記電流放出部、電流引き込み部および定電流供給部が接続されるとともに、そこから出力される出力電圧が上記第１差動段の逆相入力端子と上記第２差動段の逆相入力端子とに帰還される出力端子とを備えたことを特徴としている。
【００３２】
上記の構成により、出力電圧が入力電圧よりも小さく、出力電圧を上げる必要がある場合は、放出側差動段および電流放出部により、電流を外部に出力する方向に動作する。逆に、出力電圧が入力電圧よりも大きく、出力電圧を下げる必要がある場合は、引き込み側差動段および電流引き込み部により、電流を外部から引き込む方向に動作する。
【００３３】
したがって、出力電圧が入力電圧よりも小さい場合および大きい場合のいずれの場合においても、入力電圧と出力電圧とが等しい定常状態に出力端子に定電流源から流れる定電流を大きくしなくても、迅速に定常状態に推移させることができる。それゆえ、消費電流を増加させることなく、出力電圧を入力電圧に迅速に追従させることができる。
【００３４】
上記第２差動段は、上記第１差動段に対してオフセット電圧を持っているため、定常状態に推移した後も、定電流供給部において回路を貫く貫通電流が発生しない。
【００３５】
すなわち、出力電圧の増加に対して、電流放出部が十分なオフ状態になってから、上記オフセット電圧分隔てた後、電流引き込み部が十分なオン状態になる。これによって、電流放出部と電流引き込み部との両方が十分オンになるような出力電圧範囲が存在しないようにしている。なお、ここで、十分オンになるとは、それによってどの程度貫通電流を防止したいかによって決めればよく、貫通電流を完全に避けたい場合は、一方が完全にオフになってから他方がオン方向へ向かい始めるように、オフセット電圧を設定すればよい。
【００３６】
また、本発明のボルテージフォロア回路は、上記の構成に加えて、上記第１差動段と第２差動段とで、回路構成が同一で、それらを構成するトランジスタのうちの少なくとも一つが、トランジスタのチャネル長またはチャネル幅の少なくとも一つが異なっていることを特徴としている。
【００３７】
上記の構成により、上記第１差動段と第２差動段を構成するトランジスタのうちの少なくとも一つが、チャネル長またはチャネル幅の少なくとも一つが異なっている。
【００３８】
したがって、より簡素な構成で、上記第１差動段と上記第２差動段との間にオフセット電圧を持たせることができる。それゆえ、上記の構成による効果に加えて、より簡素な構成で、定電流供給部において回路を貫く貫通電流の発生を防ぐことができる。
【００３９】
また、本発明のボルテージフォロア回路は、上記の構成に加えて、上記チャネル長またはチャネル幅の少なくとも一つが異なっているトランジスタは、上記正相入力端子または逆相入力端子の少なくとも一つがゲートに入力されるトランジスタであることを特徴としている。
【００４０】
上記の構成により、上記チャネル長またはチャネル幅の少なくとも一つが異なっているトランジスタは、上記正相入力端子または逆相入力端子の少なくとも一つがゲートに入力されるトランジスタである。このため、一方のトランジスタのしきい値電圧は他方のトランジスタのしきい値電圧と比べて大きくまたは小さくなる。
【００４１】
したがって、より簡素な構成で、上記第１差動段と上記第２差動段との間にオフセット電圧を持たせることができる。それゆえ、上記の構成による効果に加えて、より簡素な構成で、定電流供給部において回路を貫く貫通電流の発生を防ぐことができる。
【００４２】
また、本発明のボルテージフォロア回路は、上記の構成に加えて、定常状態においては、上記定電流供給部を負荷として、上記電流放出部または上記電流引き込み部のいずれか一方のみが動作することを特徴としている。
【００４３】
上記の構成により、入力電圧と出力電圧とが等しい定常状態においては、上記定電流供給部を負荷として、上記電流放出部または上記電流引き込み部のいずれか一方のみが動作する。
【００４４】
したがって、定常状態における電流の流れを簡素化することができる。それゆえ、上記の構成による効果に加えて、回路の構成や設計をより簡素化することができる。
【００４５】
また、本発明のボルテージフォロア回路は、上記の構成に加えて、上記入力電圧と上記出力電圧とが互いに異なっている変遷期間において、上記出力電圧が上記入力電圧より小さい場合は、上記電流放出部が動作し、上記出力電圧が上記入力電圧より大きい場合は、上記電流引き込み部が動作することを特徴としている。
【００４６】
上記の構成により、出力電圧が入力電圧より小さい場合は、電流放出部のみが動作し、出力電圧が入力電圧より大きい場合は、電流引き込み部のみが動作する。言い換えれば、出力電圧が入力電圧より小さい場合は、電流引き込み部は動作せず、出力電圧が入力電圧より大きい場合は、電流放出部は動作しない。
【００４７】
したがって、定常状態へ向けて変遷する期間における電流の流れの変化の様子を簡素化することができる。それゆえ、上記の構成による効果に加えて、回路の構成や設計をより簡素化することができる。
【００４８】
また、本発明の表示装置用駆動装置は、上記の構成のボルテージフォロア回路を用いて、表示素子駆動電圧供給回路および出力回路の少なくとも一つを構成したことを特徴としている。
【００４９】
上記の構成により、上記の構成のボルテージフォロア回路を用いて、表示素子駆動電圧供給回路および出力回路の少なくとも一つが構成される。
【００５０】
したがって、表示素子駆動電圧供給回路や出力回路において、出力電圧が入力電圧よりも小さい場合および大きい場合のいずれの場合においても、入力電圧と出力電圧とが等しい定常状態に出力端子に定電流源から流れる定電流を大きくしなくても、迅速に定常状態に推移させることができる。それゆえ、表示装置用駆動装置において、消費電流を増加させることなく、出力電圧を入力電圧に迅速に追従させることができる。
【００５１】
なお、本発明は、低インピーダンス変換回路として、第１の差動段と第２の差動段とを有し、出力段は上記第１の差動段の電流変化に応じて電流を外部に出力する第１の出力段と上記第２の差動段の電流変化に応じて外部から電流を引き込む第２の出力段と負荷回路としての第３の出力段を有し、上記第１の差動段と上記第２の差動段の正相入力端子から入力電圧値を入力し、上記出力段の電圧値を上記第１の差動段と上記第２の差動段の逆相入力端子に帰還させる差動増幅回路で構成された低インピーダンス変換回路であって、上記第１の差動段と上記第２の差動段とは異なるオフセット電圧を持つように構成してもよい。
【００５２】
上記の構成によれば、入力電圧と出力電圧とのバランスが変化した場合、すばやく入力電圧に追従する出力を持ち、なおかつ、低消費電力な回路を実現することができる。
【００５３】
すなわち、入力と出力とのバランスがどのような場合であっても、定電流源の動作を行うトランジスタで出力を駆動しないように、入力と出力とのバランスが互いに反対の条件のときに動作する差動増幅回路（オペアンプ）の差動段を２系統設け、電位の高い側の電源と出力との間を駆動する出力段と、電位の低い側の電源と出力との間を駆動する出力段とを、各々の差動段で動作させる。
【００５４】
このとき、上記２系統の差動段の回路を同一回路で構成するが、各々の出力段を通して、電位の高い側の電源と低い側の電源との間に貫通電流が流れないようにするために、構成するトランジスタのうち、１つないし複数個について、チャネル幅またはチャネル長を変更した回路構成とし、差動段間でオフセット電圧を持たせるようにする。
【００５５】
このオフセットにより、オフセット電圧を持った側の差動段は、オフセットの電圧分、動作しない電圧範囲が発生する。したがって、このオフセットは、プロセスのばらつき、動作環境の変化などを考慮して、最小限に抑えることが好ましい。
【００５６】
また、本発明は、低インピーダンス変換回路として、上記構成において、上記第１の差動段と上記第２の差動段の回路構成は同じであるが、それぞれ構成するトランジスタのうちの少なくとも一つはトランジスタのチャネル長またはチャネル幅が異なっているように構成してもよい。
【００５７】
また、本発明は、低インピーダンス変換回路として、上記構成において、チャネル長またはチャネル幅が異なるトランジスタは、差動段の正相もしくは逆相入力端子がゲートに入力するトランジスタであるように構成してもよい。
【００５８】
また、本発明は、低インピーダンス変換回路として、上記構成において、定常状態においては、上記第３の出力段を負荷として、上記第１の出力段か上記第２の出力段のいずれか一方のみ動作するように構成してもよい。
【００５９】
また、本発明は、低インピーダンス変換回路として、上記構成において、上記入力電圧値もしくは上記出力段の電圧値が変化する変遷期間において、上記第３の出力段とは別に、上記出力段の電圧値が上記入力電圧値より高く変化した場合は上記第２の出力段が動作し、逆に上記出力段の電圧値が上記入力電圧値より低く変化した場合は上記第１の差動段が動作するように構成してもよい。
【００６０】
また、本発明は、表示装置用駆動装置として、上記いずれかの構成の低インピーダンス変換回路を含んで、表示素子駆動電圧供給回路もしくは出力回路を形成するように構成してもよい。
【００６１】
また、本発明は、半導体集積回路として、差動増幅回路を含む差動段と、差動段の電流変化により動作する出力段とを備え、出力を帰還させることにより入力と出力との電圧を等しくする回路において、第１の差動段と出力段とにより、入力電圧に比べて出力電圧が高くなった場合には、出力と出力電圧より低い電源との間に電流を流して出力電圧を下げ、入力電圧に比べて出力電圧が低くなった場合には、上記の出力と出力電圧より低い電源との間に設けた回路を動作しないようにする手段を備えた、第１の差動段と出力段との組み合わせを備え、第２の差動段と出力段とにより、入力電圧に比べて出力電圧が低くなった場合には、出力と出力電圧より高い電源との間に電流を流して出力電圧を上げ、入力電圧に比べて出力電圧が高くなった場合には、上記の出力と出力電圧より高い電源との間に設けた回路を動作しないようにする手段を備えた、第２の差動段と出力段との組み合わせを備えるように構成してもよい。
【００６２】
また、本発明は、半導体集積回路として、上記構成において、第１および第２の差動段の少なくとも１つにオフセット電圧を持たせ、入力電圧と出力電圧とが等しい場合、第１および第２の差動段と出力段との組み合わせのどちらか一方を動作しないようにすることにより、第１と第２の出力段に流れる貫通電流を防止し、定常電流により出力を保持するように構成してもよい。
【００６３】
また、本発明は、半導体集積回路として、上記構成において、第１および第２の差動段の構成は同じにするが、構成するトランジスタのうち少なくとも一つは、上記第１および第２の差動段のそれぞれでサイズが異なるように構成してもよい。
【００６４】
【発明の実施の形態】
〔実施の形態１〕
本発明の実施の一形態について図１および図２に基づいて説明すれば、以下の通りである。
【００６５】
図１は、Ｎ型トランジスタで差動段の入力部を構成したアンプ（ボルテージフォロア回路）であり、図中、１０１と１０２との２つの差動段を持つ。
【００６６】
第１差動段（放出側差動段）１０１は、ソースが接地電圧ＧＮＤにつながり、ゲートが、バイアス発生回路（図示せず）から出力される定電圧源ＶＢＮにつながるＮ型トランジスタ２０５と、Ｎ型トランジスタ２０５のドレインと各々ソースがつながるＮ型トランジスタ２０３と２０４とにより入力部としての差動入力回路を構成している。また、各々のドレインを上記Ｎ型トランジスタ２０３と２０４のドレインに接続し、各々のゲートを互いに接続し、ソースを電源（Ｖｄｄ）に接続したＰ型トランジスタ２０１と２０２とによりカレントミラー回路を構成している。
【００６７】
差動入力回路のＮ型トランジスタ２０３のゲートが入力ａとなり、Ｎ型トランジスタ２０４のゲートが入力ｂとなっている。また、カレントミラー回路のゲートは、入力ａがゲート入力となるＮ型トランジスタ２０３のドレインへ接続されている。
【００６８】
第２差動段（引き込み側差動段）１０２は、ソースがＧＮＤにつながり、ゲートが、バイアス発生回路（図示せず）から出力される定電圧源ＶＢＮにつながるＮ型トランジスタ２１０と、Ｎ型トランジスタ２１０のドレインと各々ソースがつながるＮ型トランジスタ２０８と２０９とにより入力部としての差動入力回路を構成している。また、各々のドレインを上記Ｎ型トランジスタ２０８と２０９のドレインに接続し、各々のゲートを互いに接続し、ソースを電源（Ｖｄｄ）に接続したＰ型トランジスタ２０６と２０７とによりカレントミラー回路を構成している。
【００６９】
差動入力回路のＮ型トランジスタ２０８のゲートが入力ａとなり、Ｎ型トランジスタ２０９のゲートが入力ｂとなっている。また、カレントミラー回路のゲートは、入力ｂがゲート入力となるＮ型トランジスタ２０９のドレインへ接続されている。
【００７０】
第１差動段１０１の入力ｂがゲートに入力されるＮ型トランジスタ２０４のドレインと、Ｐ型トランジスタ２０２のドレインと、電流放出部としてのＰ型トランジスタ２１１のゲートが互いにつながっており、Ｐ型トランジスタ２１１のソースは電源（Ｖｄｄ）につながり、ドレインは出力につながっている。
【００７１】
第２差動段１０２の入力ａがゲートに入力されるＮ型トランジスタ２０８のドレインと、Ｐ型トランジスタ２０６のドレインと、Ｐ型トランジスタ２１２のゲートが互いにつながっており、Ｐ型トランジスタ２１２のソースは電源（Ｖｄｄ）につながり、ドレインはＮ型トランジスタ２１３のゲートおよびドレイン、および電流引き込み部としてのＮ型トランジスタ２１４のゲートにつながっている。Ｎ型トランジスタ２１３、２１４のソースはＧＮＤにつながり、Ｎ型トランジスタ２１４のドレインは出力につながっている。
【００７２】
また、出力には、前述の定電圧源ＶＢＮがゲートにつながるとともにソースがＧＮＤとなる、定電流供給部としてのＮ型トランジスタ２１５のドレインがつながっている。
【００７３】
入力ａが逆相入力端子であり、入力ｂが正相入力端子となる。
【００７４】
図２に、図１の回路を、出力を入力ａに帰還させ、入力ｂを入力として、ボルテージフォロア回路として使用した時の回路を示す。
【００７５】
なお、本回路は、入力電圧と出力電圧とが釣り合った状態（定常状態）での貫通電流すなわちＰ型トランジスタ２１１とＮ型トランジスタ２１４とを通じて流れる、電源とＧＮＤとの間の電流を防ぐため、第２差動段１０２にオフセットと持たせておく。例えば、Ｐ型トランジスタ２０６のチャネル幅を狭くするか、チャネル長を長くし、Ｎ型トランジスタ２０９のチャネル幅を広くするかチャネル長を短くする。
【００７６】
これにより、Ｐ型トランジスタ２０６のしきい値電圧は他のＰ型トランジスタと比較して大きく設定され、一方、Ｎ型トランジスタ２０９のしきい値電圧は他のＮ型トランジスタと比較して小さく設定されることになる。
【００７７】
このときのボルテージフォロア回路の動作について以下に説明する。
【００７８】
第１差動段１０１において定電圧源ＶＢＮがゲートに入力されるＮ型トランジスタ２０５に流れる定電流をＩ１とし、Ｐ型トランジスタ２０１およびＮ型トランジスタ２０３に流れる電流をＩｂとし、Ｐ型トランジスタ２０２およびＮ型トランジスタ２０４に流れる電流をＩａとする。
【００７９】
第２差動段１０２において定電圧源ＶＢＮがゲートに入力されるＮ型トランジスタ２１０に流れる定電流をＩ２とし、Ｐ型トランジスタ２０６およびＮ型トランジスタ２０８に流れる電流をＩｄとし、Ｐ型トランジスタ２０７およびＮ型トランジスタ２０９に流れる電流をＩｃとする。
【００８０】
・入力電圧＞出力電圧の場合
第１差動段１０１は、Ｉａ＞Ｉｂとなり、ポイントＡの電位は下がり、Ｐ型トランジスタ２１１がオンする方向となり、Ｐ型トランジスタ２１１に流れる電流が多くなり、出力の電位は上がる。その結果、入力電圧＝出力電圧の状態に推移する。
【００８１】
一方、第２差動段１０２は、Ｉｃ＞Ｉｄとなり、ポイントＢの電位は上がり、Ｐ型トランジスタ２１２がオフする方向となり、ポイントＣの電位は下がる。そのため、Ｎ型トランジスタ２１４はオフする方向に向かい、出力の電位に影響を与えない。したがって、上記Ｐ型トランジスタ２１１からの電圧がそのまま出力される。
【００８２】
なお、定電流源としてのＮ型トランジスタ２１５を介しての電流も存在するが、値が小さい。
【００８３】
・入力電圧＜出力電圧の場合
第１差動段１０１は、Ｉａ＜Ｉｂとなり、ポイントＡの電位は上がり、Ｐ型トランジスタ２１１がオフする方向となり、出力の電位に影響を与えなくなる。
【００８４】
一方、第２差動段１０２は、Ｉｃ＜Ｉｄとなり、ポイントＢの電位は下がり、Ｐ型トランジスタ２１２がオンする方向となり、ポイントＣの電位は上がる。そのため、Ｎ型トランジスタ２１４に流れる電流が多くなり、出力はＧＮＤへ引き込まれるため、出力の電位は下がる。その結果、入力電圧＝出力電圧の状態に推移する。
【００８５】
・入力電圧＝出力電圧の場合
第１差動段１０１は、Ｉａ＝Ｉｂとなるため、定常状態となる。
【００８６】
一方、第２差動段１０２は、上述したように、他のＰ型トランジスタ、Ｎ型トランジスタに対して、Ｐ型トランジスタ２０６のしきい値電圧を大きく、Ｎ型トランジスタ２０９のしきい値電圧を小さくなるように設定しているため、入力電圧＝出力電圧のときでも、Ｉｃ＞Ｉｄのようにオフセット電圧を持った状態となっている。そのため、ポイントＢの電位は高い状態となっているので、Ｐ型トランジスタ２１２はオフの方向に向かっている。したがって、上述したように、Ｎ型トランジスタ２１４もオフの方向に向かったままである。
【００８７】
したがって、出力電圧は、Ｐ型トランジスタ２１１と、定電流源として働いているＮ型トランジスタ２１５とを介して流れる、定電流にて決定される。よって、Ｐ型トランジスタ２１１とＮ型トランジスタ２１４を介しての貫通電流を防止することができる。
【００８８】
このように、本実施形態では、出力の電圧を上げるには、Ｐ型トランジスタ２１１を介しての電源電圧Ｖｄｄからの電流供給を行い、一方、出力の電圧を下げるには、Ｎ型トランジスタ２１４を介しての接地電圧ＧＮＤへの電流引き込みにより行っている。
【００８９】
したがって、すでに述べたように、Ｐ型トランジスタ２１１およびＮ型トランジスタ２１４の駆動能力を上げておくことで、電圧変動に対する追従（追随）能力を高めておくことに、支障がなくなる。またその結果、図示していないが、出力に大きい負荷が接続されていても良好に駆動することができるようになる。
【００９０】
また、入力電圧＝出力電圧のときには、Ｐ型トランジスタ２１１から流れる電流は、Ｎ型トランジスタ２１５により、所定の定電流しか流れないようになっている。すなわち、定常状態（入力電圧＝出力電圧）においては、流れる電流は、定電流源として働くＮ型トランジスタ２１５により規定される。そして、このＮ型トランジスタ２１５の駆動能力は、上述の電圧変動に対する追従には全く無関係となっている。それにより、定電圧源ＶＢＮの電圧値を下げて、電流値を小さくしても、良好に追従動作を行うことができるようになる。
【００９１】
よって、常に流れている定電流値を小さくできることから、本ボルテージフォロア回路のように、２つの差動段間にオフセット電圧を持たせることで、ボルテージフォロア回路の低消費電力化と高速追従（追随）性とを両立させることができる。
【００９２】
なお、一般に、差動段の入力部のトランジスタの製造時のばらつきでトランジスタ特性にばらつきが生じるため、１つの差動段の正相および逆相でもオフセット電圧（ここでは、「差動段内オフセット電圧」と称する）が存在するが、本願における「オフセット電圧」とは、２つの差動段間にオフセット電圧（差動段間オフセット電圧）を持たせるということを意味している。
【００９３】
本実施形態では、電流の放出側（電流放出部側）では、Ｉａ＝Ｉｂとなるのは入力電圧＝出力電圧のときであるが、電流を引き込む側（電流引き込み部側）では、それよりも出力電圧が上記オフセット電圧分だけ大きくなったときに初めてＩｃ＝Ｉｄとなる。その結果、出力電圧の増加に対して、電流放出部（Ｐ型トランジスタ２１１）が十分なオフ状態になってから、上記オフセット電圧分隔てた後、電流引き込み部（Ｎ型トランジスタ２１４）が十分なオン状態になる。これによって、電流放出部と電流引き込み部との両方が十分オンになるような出力電圧範囲が存在しないようにしている。
【００９４】
〔実施の形態２〕
本発明の他の実施の形態について図３に基づいて説明すれば、以下の通りである。なお、説明の便宜上、前記の実施の形態の図面に示した部材と同一の機能を有する部材には、同一の符号を付記してその説明を省略する。
【００９５】
図３は、Ｐ型トランジスタで差動段の入力部を構成したアンプ（ボルテージフォロア回路）であり、図中、３０１と３０２との２つの差動段を持つ。
【００９６】
第１差動段（引き込み側差動段）３０１は、ソースが電源（Ｖｄｄ）につながり、ゲートが、バイアス発生回路（図示せず）から出力される定電圧源ＶＢＰにつながるＰ型トランジスタ４０５と、Ｐ型トランジスタ４０５のドレインと各々ソースがつながるＰ型トランジスタ４０３と４０４とにより入力部としての差動入力回路を構成している。また、各々のドレインを上記Ｐ型トランジスタ４０３と４０４のドレインに接続し、各々のゲートを互いに接続し、ソースを接地電圧ＧＮＤに接続したＮ型トランジスタ４０１と４０２とによりカレントミラー回路を構成している。
【００９７】
差動入力回路のＰ型トランジスタ４０３のゲートが入力ｂとなり、Ｐ型トランジスタ４０４のゲートが入力ａとなっている。また、カレントミラー回路のゲートは、入力ａがゲート入力となるＰ型トランジスタ４０４のドレインへ接続されている。
【００９８】
第２差動段（放出側差動段）３０２は、ソースが電源（Ｖｄｄ）につながり、ゲートが、バイアス発生回路（図示せず）から出力される定電圧源ＶＢＰにつながるＰ型トランジスタ４１０と、Ｐ型トランジスタ４１０のドレインと各々ソースがつながるＰ型トランジスタ４０８と４０９とにより入力部としての差動入力回路を構成している。また、各々のドレインを上記Ｐ型トランジスタ４０８と４０９のドレインに接続し、各々のゲートを互いに接続し、ソースをＧＮＤに接続したＮ型トランジスタ４０６と４０７とによりカレントミラー回路を構成している。
【００９９】
差動入力回路のＰ型トランジスタ４０８のゲートが入力ｂとなり、Ｐ型トランジスタ４０９のゲートが入力ａとなっている。また、カレントミラー回路のゲートは、入力ｂがゲート入力となるＰ型トランジスタ４０８のドレインへ接続されている。
【０１００】
第１差動段３０１の入力ｂがゲートに入力されるＰ型トランジスタ４０３のドレインと、Ｎ型トランジスタ４０１のドレインと、電流引き込み部としてのＮ型トランジスタ４１１のゲートが互いにつながっており、Ｎ型トランジスタ４１１のソースはＧＮＤにつながり、ドレインは出力につながっている。
【０１０１】
第２差動段３０２の入力ａがゲートに入力されるＰ型トランジスタ４０９のドレインと、Ｎ型トランジスタ４０７のドレインと、Ｎ型トランジスタ４１２のゲートが互いにつながっており、Ｎ型トランジスタ４１２のソースはＧＮＤにつながり、ドレインはＰ型トランジスタ４１３のゲートおよびドレイン、および、電流放出部としてのＰ型トランジスタ４１４のゲートにつながっている。Ｐ型トランジスタ４１３、４１４のソースは電源（Ｖｄｄ）につながり、Ｐ型トランジスタ４１４のドレインは出力につながっている。
【０１０２】
また、出力には、前述の定電圧源ＶＢＰがゲートにつながるとともにソースが電源（Ｖｄｄ）となる、定電流供給部としてのＰ型トランジスタ４１５のドレインがつながっている。
【０１０３】
入力ａが逆相入力端子であり、入力ｂが正相入力端子となる。
【０１０４】
図３の回路を、出力を入力ａに帰還させ、入力ｂを入力として、ボルテージフォロア回路として使用した時の回路は、実施形態１同様、図２のようになる。
【０１０５】
なお、本回路は、入力電圧と出力電圧とが釣り合った状態（定常状態）での貫通電流すなわちＮ型トランジスタ４１１とＰ型トランジスタ４１４とを通じて流れる、電源とＧＮＤとの間の電流を防ぐため、第２差動段３０２にオフセットと持たせておく。例えば、Ｎ型トランジスタ４０７のチャネル幅を狭くするか、チャネル長を長くし、Ｐ型トランジスタ４０８のチャネル幅を広くするかチャネル長を短くする。
【０１０６】
これにより、Ｎ型トランジスタ４０７のしきい値電圧は他のＮ型トランジスタと比較して大きく設定され、一方、Ｐ型トランジスタ４０８のしきい値電圧は他のＰ型トランジスタと比較して小さく設定されることになる。
【０１０７】
このときのボルテージフォロア回路の動作について以下に説明する。
【０１０８】
第１差動段３０１において定電圧源ＶＢＰがゲートに入力されるＰ型トランジスタ４０５に流れる定電流をＩ１とし、Ｎ型トランジスタ４０１およびＰ型トランジスタ４０３に流れる電流をＩａとし、Ｎ型トランジスタ４０２およびＰ型トランジスタ４０４に流れる電流をＩｂとする。
【０１０９】
第２差動段３０２において定電圧源ＶＢＰがゲートに入力されるＰ型トランジスタ４１０に流れる定電流をＩ２とし、Ｎ型トランジスタ４０６およびＰ型トランジスタ４０８に流れる電流をＩｃとし、Ｎ型トランジスタ４０７およびＰ型トランジスタ４０９に流れる電流をＩｄとする。
【０１１０】
・入力電圧＜出力電圧の場合
第１差動段３０１は、Ｉａ＞Ｉｂとなり、ポイントＡの電位は上がり、Ｎ型トランジスタ４１１がオンする方向となり、Ｎ型トランジスタ４１１に流れる電流が多くなり、出力から接地電圧ＧＮＤに電流を引き込むため、出力の電位は下がる。その結果、入力電圧＝出力電圧の状態に推移する。
【０１１１】
一方、第２差動段３０２は、Ｉｃ＞Ｉｄとなり、ポイントＢの電位は下がり、Ｎ型トランジスタ４１２がオフする方向となり、ポイントＣの電位は上がる。そのため、Ｐ型トランジスタ４１４はオフする方向に向かい、出力の電位に影響を与えない。したがって、上記Ｎ型トランジスタ４１１により出力の電圧が決められる。
【０１１２】
なお、定電流源としてのＰ型トランジスタ４１５を介しての電流も存在するが、値が小さい。
【０１１３】
・入力電圧＞出力電圧の場合
第１差動段３０１は、Ｉａ＜Ｉｂとなり、ポイントＡの電位は下がり、Ｎ型トランジスタ４１１がオフする方向となり、出力の電位に影響を与えなくなる。
【０１１４】
一方、第２差動段３０２は、Ｉｃ＜Ｉｄとなり、ポイントＢの電位は上がり、Ｎ型トランジスタ４１２がオンする方向となり、ポイントＣの電位は下がる。そのため、Ｐ型トランジスタ４１４に流れる電流が多くなり、出力の電位は上がる。その結果、入力電圧＝出力電圧の状態に推移する。
【０１１５】
・入力電圧＝出力電圧の場合
第１差動段３０１は、Ｉａ＝Ｉｂとなるため、定常状態となる。
【０１１６】
一方、第２差動段３０２は、上述したように、他のＰ型トランジスタ、Ｎ型トランジスタに対して、Ｐ型トランジスタ４０８のしきい値電圧を小さく、Ｎ型トランジスタ４０７のしきい値電圧を大きくなるように設定しているため、入力電圧＝出力電圧のときでも、Ｉｃ＞Ｉｄのようにオフセット電圧を持った状態となっている。そのため、ポイントＢの電位は低い状態となっているので、Ｎ型トランジスタ４１２はオフの方向に向かっている。したがって、上述したように、Ｐ型トランジスタ４１４もオフの方向に向かったままである。
【０１１７】
したがって、出力電圧は、Ｎ型トランジスタ４１１と、定電流源として働いているＰ型トランジスタ４１５とを介して流れる、定電流にて決定される。よって、Ｎ型トランジスタ４１１とＰ型トランジスタ４１４を介しての貫通電流を防止することができる。
【０１１８】
このように、本実施形態では、出力の電圧を上げるには、Ｐ型トランジスタ４１４を介しての電源電圧Ｖｄｄからの電流供給を行い、一方、出力の電圧を下げるには、Ｎ型トランジスタ４１１を介しての接地電圧ＧＮＤへの電流引き込みにより行っている。
【０１１９】
したがって、すでに述べたように、Ｐ型トランジスタ４１４およびＮ型トランジスタ４１１の駆動能力を上げておくことで、電圧変動に対する追従（追随）能力を高めておくことに、支障がなくなる。またその結果、図示していないが、出力に大きい負荷が接続されていても良好に駆動することができるようになる。
【０１２０】
また、入力電圧＝出力電圧のときには、Ｎ型トランジスタ４１１に引き込まれる電流は、Ｐ型トランジスタ４１５により、所定の定電流しか流れないようになっている。すなわち、定常状態（入力電圧＝出力電圧）においては、流れる電流は、定電流源として働くＰ型トランジスタ４１５により規定される。そして、このＰ型トランジスタ４１５の駆動能力は、上述の電圧変動に対する追従には全く無関係となっている。それにより、定電圧源ＶＢＰの電圧値を上げて、電流値を小さくしても、良好に追従動作を行うことができるようになる。
【０１２１】
よって、常に流れている定電流値を小さくできることから、本ボルテージフォロア回路のように、２つの差動段間にオフセット電圧を持たせることで、ボルテージフォロア回路の低消費電力化と高速追従（追随）性とを両立させることができる。
【０１２２】
本実施形態では、電流を引き込む側（電流引き込み部側）では、Ｉａ＝Ｉｂとなるのは入力電圧＝出力電圧のときであるが、電流の放出側（電流放出部側）では、それよりも出力電圧が上記オフセット電圧分だけ小さくなったときに初めてＩｃ＝Ｉｄとなる。その結果、出力電圧の増加に対して、電流放出部（Ｐ型トランジスタ４１４）が十分なオフ状態になってから、上記オフセット電圧分隔てた後、電流引き込み部（Ｎ型トランジスタ４１１）が十分なオン状態になる。これによって、電流放出部と電流引き込み部との両方が十分オンになるような出力電圧範囲が存在しないようにしている。
【０１２３】
〔実施の形態３〕
本発明のさらに他の実施の形態について図４ないし図６に基づいて説明すれば、以下の通りである。なお、説明の便宜上、前記の実施の形態の図面に示した部材と同一の機能を有する部材には同一の符号を付記してその説明を省略する。
【０１２４】
本発明によるボルテージフォロア回路を用いた応用例の一例として、液晶表示装置の液晶素子駆動用の各種電圧を発生させる基準電圧発生回路の中の低インピーダンス変換回路に使用した事例を示す。
【０１２５】
まず、図４に、アクティブマトリクス方式の一つであるＴＦＴ（薄膜トランジスタ）を用いた液晶表示装置のブロック構成を示す。
【０１２６】
この液晶表示装置は、液晶表示部とこれを駆動する液晶駆動装置（表示装置用駆動装置）とを備えている。液晶表示部は、各画素ごとにＴＦＴ方式の液晶パネル６０１からなり、液晶パネル６０１内には、対向電極（共通電極）６０６と、図示しない液晶表示素子（画素）とが設けられている。
【０１２７】
一方、液晶駆動装置は、それぞれＩＣ（Integrated Circuit）からなるソースドライバ６０２、ゲートドライバ６０３、コントローラ６０４および液晶駆動電源６０５を備えている。液晶駆動電源６０５は、ソースドライバ６０２およびゲートドライバ６０３へ液晶パネルでの表示用の参照電圧ＶＲを供給するものである。
【０１２８】
コントローラ６０４は、ソースドライバ６０２に、デジタル化された表示データおよび各種制御信号を出力するとともに、ゲートドライバ６０３へも各種制御信号を出力している。
【０１２９】
ソースドライバ６０２への主な制御信号は、水平同期信号、スタートパルス信号およびソースドライバ用クロック信号などがあり、一方、ゲートドライバ６０３への主な制御信号は、垂直同期信号やゲートドライバ用クロック信号などがある。
【０１３０】
外部から入力されたデジタル表示データは、コントローラ６０４でタイミングなどを調整した後、ソースドライバ６０２にデジタル表示データＤとして出力される。
【０１３１】
図５に、ソースドライバ６０２の回路ブロックの一例を示す。ソースドライバ６０２は、入力ラッチ回路７０１から入力されたデジタル表示データＤ（ＤＲ、ＤＧ、ＤＢ）を、スタートパルス信号ＳＰおよびクロック信号ＣＫに基づき内部のシフトレジスタ回路７０２で転送し、サンプリングメモリ回路７０３で時分割でサンプリングして記憶する。その後、ホールドメモリ回路７０４で、コントローラ６０４から入力される表示画面の水平同期信号に同期してラッチする。その後、レベルシフタ回路７０５で信号をレベル変換する。次いで、ＤＡ（デジタルアナログ）変換回路７０６にて、基準電圧発生回路７０９から出力された複数の階調表示用電圧の中から表示データに応じた階調表示用電圧を選択して、出力回路７０７の液晶駆動電圧出力端子７０８から、液晶パネル６０１の画素のソースラインに出力する。
【０１３２】
図６に、基準電圧発生回路７０９の回路構成例を示す。基準電圧発生回路７０９は、表示素子としての液晶表示素子を駆動する電圧を供給する表示素子駆動電圧供給回路であり、抵抗が直列に接続された抵抗分割回路７１０と、低インピーダンス変換回路７１１とから構成されている。
【０１３３】
デジタル表示データ（Ｒ、Ｇ、Ｂ）が各々６ビットで構成されている例を考えると、６４通りの階調表示、つまり６４種類のアナログ電圧が必要となる。
【０１３４】
抵抗分割回路７１０には、液晶駆動電源６０５から、Ｖ０とＶ６４との電源ラインが入力されている。中間調電圧として、９種類の参照電圧Ｖ０’、Ｖ８’、…、Ｖ５６’、Ｖ６４’用の各中間調電圧線に対して、低インピーダンス変換回路７１１として、本発明のボルテージフォロア回路（図２の構成）が採用されている。
【０１３５】
そして、低インピーダンス変換回路７１１の出力間をさらに抵抗分割回路にて各８分割（図面では各抵抗部分は簡略化して記載）して、Ｖ０’、Ｖ１’、Ｖ２’、…、Ｖ６２’、Ｖ６３’、Ｖ６４’の電圧値を生成して、ＤＡ変換回路７０６に入力している。
【０１３６】
ここで、液晶パネルの画素は容量性負荷であり、階調表示を行うためにはその都度画素容量を充電もしくは放電する必要がある。画面の高品位化を図るためには、液晶素子への印加電圧は、画素容量への充電もしくは放電による電圧変動を急峻に回復させる駆動能力が必要である。
【０１３７】
一方、液晶駆動装置は、その低消費電力性によって、携帯電話などに備えられる携帯用表示装置に使用されることが多い。したがって、液晶表示装置用駆動装置の低消費電力化も強く望まれている。したがって、駆動装置のなかでも特に電力を費やすアナログ回路部であるボルテージフォロア回路に、本発明の構成を採用することで、低消費電力化のうえで大きな効果をあげることができる。
【０１３８】
また、ここでは、基準電圧発生回路７０９の出力段に本発明のボルテージフォロア回路の構成を採用した例について述べたが、ソースドライバ６０２の出力回路７０７に使用してもよい。また、液晶駆動電源６０５の出力バッファ回路に使ってもよい。
【０１３９】
本発明のボルテージフォロア回路は、負荷が容量性であり急速な充放電を行う必要がある一方、低消費電力化も併せて要求される低インピーダンス変換回路として有効であり、特に携帯用表示装置に採用すると、その効果は絶大である。
【０１４０】
【発明の効果】
以上のように、本発明のボルテージフォロア回路は、第１差動段と、上記第１差動段に対してオフセット電圧を持つ第２差動段と、上記第１差動段および上記第２差動段のうちの一方を放出側差動段として、その出力電流変化に応じて電流を外部に出力する電流放出部と、上記第１差動段および上記第２差動段のうちの他方を引き込み側差動段として、その出力電流変化に応じて電流を外部から引き込む電流引き込み部と、定電流源としての定電流供給部と、上記第１差動段の正相入力端子と上記第２差動段の正相入力端子との両方が接続されて、入力電圧を入力される入力端子と、上記電流放出部、電流引き込み部および定電流供給部が接続されるとともに、そこから出力される出力電圧が上記第１差動段の逆相入力端子と上記第２差動段の逆相入力端子とに帰還される出力端子とを備えた構成である。
【０１４１】
これにより、出力電圧が入力電圧よりも小さい場合および大きい場合のいずれの場合においても、入力電圧と出力電圧とが等しい定常状態に出力端子に定電流源から流れる定電流を大きくしなくても、迅速に定常状態に推移させることができる。それゆえ、消費電流を増加させることなく、出力電圧を入力電圧に迅速に追従させることができるという効果を奏する。
【０１４２】
また、本発明のボルテージフォロア回路は、上記の構成に加えて、上記第１差動段と第２差動段とで、回路構成が同一で、それらを構成するトランジスタのうちの少なくとも一つが、トランジスタのチャネル長またはチャネル幅の少なくとも一つが異なっている構成である。
【０１４３】
これにより、より簡素な構成で、第１差動段と第２差動段との間にオフセット電圧を持たせることができる。それゆえ、上記の構成による効果に加えて、より簡素な構成で、定電流供給部において回路を貫く貫通電流の発生を防ぐことができるという効果を奏する。
【０１４４】
また、本発明のボルテージフォロア回路は、上記の構成に加えて、上記チャネル長またはチャネル幅の少なくとも一つが異なっているトランジスタは、上記正相入力端子または逆相入力端子の少なくとも一つがゲートに入力されるトランジスタである構成である。
【０１４５】
これにより、より簡素な構成で、第１差動段と第２差動段との間にオフセット電圧を持たせることができる。それゆえ、上記の構成による効果に加えて、より簡素な構成で、定電流供給部において回路を貫く貫通電流の発生を防ぐことができるという効果を奏する。
【０１４６】
また、本発明のボルテージフォロア回路は、上記の構成に加えて、定常状態においては、上記定電流供給部を負荷として、上記電流放出部または上記電流引き込み部のいずれか一方のみが動作する構成である。
【０１４７】
これにより、定常状態における電流の流れを簡素化することができる。それゆえ、上記の構成による効果に加えて、回路の構成や設計をより簡素化することができるという効果を奏する。
【０１４８】
また、本発明のボルテージフォロア回路は、上記の構成に加えて、上記入力電圧と上記出力電圧とが互いに異なっている変遷期間において、上記出力電圧が上記入力電圧より小さい場合は、上記電流放出部が動作し、上記出力電圧が上記入力電圧より大きい場合は、上記電流引き込み部が動作する構成である。
【０１４９】
これにより、定常状態へ向けて変遷する期間における電流の流れの変化の様子を簡素化することができる。それゆえ、上記の構成による効果に加えて、回路の構成や設計をより簡素化することができる定常状態へ向けて変遷する期間における電流の流れの変化の様子を簡素化することができる。それゆえ、上記の構成による効果に加えて、回路の構成や設計をより簡素化することができるという効果を奏する。
【０１５０】
また、本発明の表示装置用駆動装置は、上記の構成のボルテージフォロア回路を用いて、表示素子駆動電圧供給回路および出力回路の少なくとも一つを構成した構成である。
【０１５１】
これにより、表示素子駆動電圧供給回路や出力回路において、出力電圧が入力電圧よりも小さい場合および大きい場合のいずれの場合においても、入力電圧と出力電圧とが等しい定常状態に出力端子に定電流源から流れる定電流を大きくしなくても、迅速に定常状態に推移させることができる。それゆえ、表示装置用駆動装置において、消費電流を増加させることなく、出力電圧を入力電圧に迅速に追従させることができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明に係るボルテージフォロア回路の構成例を示す回路図である。
【図２】ボルテージフォロア回路の概略の構成例を示すブロック図である。
【図３】本発明に係るボルテージフォロア回路の構成例を示す回路図である。
【図４】本発明に係るボルテージフォロア回路を用いた液晶表示装置の一構成例を示すブロック図である。
【図５】ソースドライバの一構成例を示すブロック図である。
【図６】基準電圧発生回路の一構成例を示すブロック図である。
【図７】従来のボルテージフォロア回路の概略の構成例を示すブロック図である。
【図８】従来のボルテージフォロア回路の構成例を示す回路図である。
【図９】従来のボルテージフォロア回路の構成例を示す回路図である。
【図１０】従来のボルテージフォロア回路の構成例を示す回路図である。
【図１１】従来のボルテージフォロア回路の構成例を示す回路図である。
【符号の説明】
１０１ 第１差動段（放出側差動段）
１０２ 第２差動段（引き込み側差動段）
２０１、２０２ Ｐ型トランジスタ
２０３、２０４、２０５ Ｎ型トランジスタ
２０６、２０７ Ｐ型トランジスタ
２０８、２０９、２１０ Ｎ型トランジスタ
２１１ Ｐ型トランジスタ（電流放出部）
２１２ Ｐ型トランジスタ
２１３ Ｎ型トランジスタ
２１４ Ｎ型トランジスタ（電流引き込み部）
２１５ Ｎ型トランジスタ（定電流供給部）
３０１ 第１差動段（引き込み側差動段）
３０２ 第２差動段（放出側差動段）
４０１、４０２ Ｎ型トランジスタ
４０３、４０４、４０５ Ｐ型トランジスタ
４０６、４０７ Ｎ型トランジスタ
４０８、４０９、４１０ Ｐ型トランジスタ
４１１ Ｎ型トランジスタ（電流引き込み部）
４１２ Ｎ型トランジスタ
４１３ Ｐ型トランジスタ
４１４ Ｐ型トランジスタ（電流放出部）
４１５ Ｐ型トランジスタ（定電流供給部）
６０１ 液晶パネル
６０２ ソースドライバ
６０３ ゲートドライバ
６０４ コントローラ
６０５ 液晶駆動電源
６０６ 対向電極
７０１ 入力ラッチ回路
７０２ シフトレジスタ回路
７０３ サンプリングメモリ回路
７０４ ホールドメモリ回路
７０５ レベルシフタ回路
７０６ ＤＡ変換回路
７０７ 出力回路
７０８ 液晶駆動電圧出力端子
７０９ 基準電圧発生回路（表示素子駆動電圧供給回路）
７１０ 抵抗分割回路
７１１ 低インピーダンス変換回路
ＣＫ クロック信号
Ｄ、ＤＲ、ＤＧ、ＤＢ デジタル表示データ
ＧＮＤ 接地電圧
Ｉ１、Ｉ２ 定電流
Ｉａ、Ｉｂ、Ｉｃ、Ｉｄ 電流
ＳＰ スタートパルス信号
ＶＢＮ 定電圧源
ＶＢＰ 定電圧源
Ｖｄｄ 電源[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a voltage follower circuit used for an impedance converter or the like and a display device driving device.
[0002]
[Prior art]
For example, in a liquid crystal display device or the like, a voltage follower circuit is generally connected to the output of a reference voltage generation circuit in a source driver (signal line drive circuit).
[0003]
FIG. 7 shows an example of a voltage follower circuit using a differential amplifier circuit. This voltage follower circuit is used as an impedance converter for making the output voltage follow the input voltage and lowering the output impedance.
[0004]
A general circuit configuration in which the voltage follower circuit of FIG. 7 is represented at a transistor level is shown in FIGS.
[0005]
FIG. 8 is an example of a differential amplifier circuit in which the input units 1106 and 1107 of the differential stage are configured by P-type transistors.
[0006]
A constant voltage VBP is supplied to the gate of a P-type transistor 1103 as a constant current source, and a constant current I flows through the P-type transistor 1103. The constant current I is divided into Ia and Ib by a current mirror circuit composed of N-type transistors 1108 and 1109.
[0007]
The output section of this differential amplifier circuit is composed of a P-type transistor 1105 (acting as a load circuit) that functions as a constant current source and an N-type transistor 1121.
[0008]
The output terminal is connected to one negative-phase input terminal (the gate of the P-type transistor 1107) constituting the input section of the differential stage, and the other positive-phase input terminal (the gate of the P-type transistor 1106) is the input terminal. This constitutes a voltage follower circuit.
[0009]
In this circuit, the relationship between the input terminal voltage Vin and the output terminal voltage Vout is
When Vin <Vout
Since Ia> Ib, the potential at the point A decreases and the N-type transistors 1108 and 1109 are turned off, so that the potential at the point B increases. Therefore, the N-type transistor 1121 is turned on, the current flowing through the N-type transistor 1121 is increased, and the potential of Vout is lowered. As a result, the state changes to Vin = Vout.
[0010]
When Vin> Vout
Since Ia <Ib, the potential at the point A rises and the N-type transistors 1108 and 1109 are turned on, so that the potential at the point B falls. For this reason, the N-type transistor 1121 is turned off, the current flowing through the N-type transistor 1121 is reduced, and the potential of Vout is increased by the constant current flowing through the P-type transistor 1105. As a result, the state changes to Vin = Vout.
[0011]
Thus, a voltage equal to the input voltage is output due to the current balance between the currents Ia and Ib flowing in the current mirror circuit.
[0012]
FIG. 9 shows a circuit in which the input portion of the differential stage of the differential amplifier circuit is configured with an N-type transistor.
[0013]
A constant voltage VBN is supplied to the gate of the N-type transistor 1203 as a constant current source, and a constant current I flows through the N-type transistor 1203. The constant current I is divided into Ia and Ib by a current mirror circuit composed of P-type transistors 1208 and 1209.
[0014]
The output section of this differential amplifier circuit is composed of an N-type transistor 1205 (acting as a load circuit) that functions as a constant current source and a P-type transistor 1221.
[0015]
The output terminal is connected to one negative-phase input terminal (the gate of the N-type transistor 1207) constituting the input section of the differential stage, and the other positive-phase input terminal (the gate of the N-type transistor 1206) is the input terminal. This constitutes a voltage follower circuit.
[0016]
In this circuit, the relationship between the input terminal voltage Vin and the output terminal voltage Vout is
When Vin> Vout
Since Ia> Ib, the potential at the point A increases and the P-type transistors 1208 and 1209 are turned off, so that the potential at the point B decreases. Therefore, the P-type transistor 1221 is turned on, the current flowing through the P-type transistor 1221 is increased, and the potential of Vout is increased. As a result, the state changes to Vin = Vout.
[0017]
When Vin> Vout
Since Ia <Ib, the potential at the point A decreases and the P-type transistors 1208 and 1209 are turned on, so that the potential at the point B increases. For this reason, the P-type transistor 1221 is turned off, the current flowing through the P-type transistor 1221 is reduced, and the potential of Vout is lowered by the constant current flowing through the N-type transistor 1205. As a result, the state changes to Vin = Vout.
[0018]
Thus, a voltage equal to the input voltage is output due to the current balance between the currents Ia and Ib flowing in the current mirror circuit.
[0019]
Japanese Patent Laid-Open No. 11-242528 discloses the following. That is, as shown in FIG. 10, an N-type transistor NMOS1 is provided between the output of the voltage follower circuit 1301 and the power supply VDD, and a P-type transistor PMOS1 is provided between the output and GND. The gates of these transistors are connected to the input of a voltage follower circuit 1301. When the input and output voltages of the voltage follower circuit 1301 are the same, the gate-drain voltage (Vgs) of the N-type and P-type transistors provided at the output is 0 V, and both transistors are turned on. The normal voltage follower circuit operates. When the voltage fluctuation of the input or output exceeds the threshold voltage Vth of the transistor, either the P-type or N-type transistor is turned on depending on the relationship between the input voltage and the output voltage, and the output and input The voltage difference is eliminated.
[0020]
In the configuration shown in FIG. 10, only a normal voltage follower circuit can be operated with respect to voltage fluctuations below the threshold voltage Vth of the transistor. In the configuration shown in FIG. A voltage difference of about the threshold voltage Vth is provided in advance between the voltage applied to the gate of the voltage and the output voltage of the voltage follower circuit 1301.
[0021]
In the configuration of FIG. 11, the threshold voltages Vth of both the transistors PMOS2 and NMOS2 vary depending on the manufacturing conditions. If the voltage drop due to the resistor R12 or the resistor R21 exceeds the threshold voltage Vth, a through current always flows through the PMOS2 and the NMOS2. On the contrary, if the voltage drop due to the resistor R12 or the resistor R21 is significantly lower than the threshold voltage Vth, it takes time to shift to the state of Vin = Vout. Therefore, in order to be able to cope with minute voltage fluctuations, the values of the resistors R12 and R21 are adjusted after manufacturing by laser trimming or the like, or ion implantation is performed in the channel region of the PMOS2 or NMOS2, and the threshold value is set. It is necessary to adjust the voltage Vth.
[0022]
[Problems to be solved by the invention]
In the case of the circuit shown in FIG. 8, a constant current determined by a bias voltage (constant voltage VBP) applied to the gate of the P-type transistor 1105 flows through the output stage in a steady state where Vin = Vout.
[0023]
As described above, since the constant current is a constant current, it is preferable to operate the differential amplifier circuit with as little constant current as possible in terms of reducing power consumption.
[0024]
Here, in general, the N-type transistor 1121 in the output stage has a capability of allowing a current several times the current in a steady state to flow by turning on (the current value varies depending on the design).
[0025]
For this reason, when Vin <Vout, as described above, the steady state is caused by the current flowing through the N-type transistor 1121. For this reason, by adopting a circuit design that increases the current that can be passed through the N-type transistor 1121, the speed of transition to the steady state can be increased.
[0026]
However, in the case of Vin> Vout, as described above, the steady state is caused by the current (constant current) flowing through the P-type transistor 1105. For this reason, if the constant current of the output stage is set to be reduced as described above, since the current that can be flowed is small, the speed of transition to the steady state becomes slow.
[0027]
Conversely, if the speed is to be increased, the constant current value must be increased.
[0028]
The same applies to the circuit shown in FIG. That is, the N-type transistor 1205 is a constant current source determined by the bias voltage (constant voltage VBN). As described with reference to the circuit of FIG. 8, when the differential amplifier circuit is operated with as little constant current as possible in order to reduce current consumption, Vin> Vout that changes to a steady state by the current flowing through the P-type transistor 1221 is satisfied. Compared to the case, in the case of Vin <Vout that changes to a steady state by a constant current flowing through the N-type transistor 1205, the speed of changing to a steady state becomes slower.
[0029]
Thus, in order to increase the operation speed of the circuit, it is necessary to keep a large amount of current flowing as a constant current. For this reason, current consumption increases when the operation speed of the circuit is increased.
[0030]
The present invention has been made in view of the above-described problems, and an object of the present invention is to provide a voltage follower circuit and a display device driving device capable of quickly following an output voltage to an input voltage without increasing current consumption. It is to provide.
[0031]
[Means for Solving the Problems]
In order to solve the above problems, a voltage follower circuit of the present invention includes a first differential stage, a second differential stage having an offset voltage with respect to the first differential stage, the first differential stage, and One of the second differential stages is a discharge-side differential stage, and a current discharge unit that outputs a current to the outside in response to a change in the output current, and the first differential stage and the second differential stage The other one is a pull-in differential stage, a current pull-in section that draws current from the outside according to the change in the output current, a constant current supply section as a constant current source, and a positive-phase input terminal of the first differential stage Are connected to the positive-phase input terminal of the second differential stage, and the input terminal to which the input voltage is input is connected to the current emission unit, the current drawing unit, and the constant current supply unit. Output voltage from the negative-phase input terminal of the first differential stage It is characterized in that an output terminal which is fed back to the inverting input terminal of the second differential stage.
[0032]
With the above configuration, when the output voltage is smaller than the input voltage and the output voltage needs to be increased, the discharge side differential stage and the current discharge unit operate to output current to the outside. Conversely, when the output voltage is higher than the input voltage and the output voltage needs to be lowered, the pull-in differential stage and the current pull-in section operate in the direction of pulling current from the outside.
[0033]
Therefore, in both cases where the output voltage is smaller than or larger than the input voltage, the constant current flowing from the constant current source to the output terminal does not increase to a steady state where the input voltage and the output voltage are equal. To a steady state. Therefore, the output voltage can quickly follow the input voltage without increasing the current consumption.
[0034]
Since the second differential stage has an offset voltage with respect to the first differential stage, a through current that passes through the circuit does not occur in the constant current supply unit even after transition to a steady state.
[0035]
In other words, the current drawing unit is sufficiently turned on after being separated by the offset voltage after the current emitting unit is sufficiently turned off with respect to the increase of the output voltage. As a result, there is no output voltage range in which both the current emission unit and the current drawing unit are sufficiently turned on. It should be noted that the sufficient on state may be determined depending on how much the through current is desired to be prevented, and if it is desired to completely avoid the through current, one side is completely turned off and the other is turned on. What is necessary is just to set an offset voltage so that it may begin to face.
[0036]
In addition to the above configuration, the voltage follower circuit of the present invention has the same circuit configuration in the first differential stage and the second differential stage, and at least one of the transistors constituting them is The transistor is characterized in that at least one of channel length and channel width is different.
[0037]
With the above configuration, at least one of the transistors constituting the first differential stage and the second differential stage is different in at least one channel length or channel width.
[0038]
Therefore, an offset voltage can be provided between the first differential stage and the second differential stage with a simpler configuration. Therefore, in addition to the effects of the above configuration, it is possible to prevent the occurrence of a through current that penetrates the circuit in the constant current supply unit with a simpler configuration.
[0039]
According to the voltage follower circuit of the present invention, in addition to the above configuration, the transistor having at least one of the channel length and the channel width is different from that of the positive phase input terminal or the negative phase input terminal. It is characterized by being a transistor.
[0040]
According to the above configuration, the transistor having at least one of the channel length and the channel width is a transistor in which at least one of the positive phase input terminal or the negative phase input terminal is input to the gate. For this reason, the threshold voltage of one transistor is larger or smaller than the threshold voltage of the other transistor.
[0041]
Therefore, an offset voltage can be provided between the first differential stage and the second differential stage with a simpler configuration. Therefore, in addition to the effects of the above configuration, it is possible to prevent the occurrence of a through current that penetrates the circuit in the constant current supply unit with a simpler configuration.
[0042]
In addition to the above configuration, the voltage follower circuit of the present invention is configured such that, in a steady state, only one of the current emission unit or the current drawing unit operates with the constant current supply unit as a load. It is a feature.
[0043]
With the above configuration, in a steady state where the input voltage and the output voltage are equal, only one of the current discharge unit or the current drawing unit operates with the constant current supply unit as a load.
[0044]
Therefore, the current flow in the steady state can be simplified. Therefore, in addition to the effects of the above configuration, the circuit configuration and design can be further simplified.
[0045]
In addition to the above configuration, the voltage follower circuit according to the present invention includes the current emitting unit when the output voltage is smaller than the input voltage in a transition period in which the input voltage and the output voltage are different from each other. When the output voltage is larger than the input voltage, the current drawing unit operates.
[0046]
With the above configuration, when the output voltage is smaller than the input voltage, only the current emission unit operates, and when the output voltage is larger than the input voltage, only the current drawing unit operates. In other words, when the output voltage is smaller than the input voltage, the current drawing unit does not operate, and when the output voltage is larger than the input voltage, the current discharge unit does not operate.
[0047]
Therefore, it is possible to simplify the change of the current flow during the period of transition toward the steady state. Therefore, in addition to the effects of the above configuration, the circuit configuration and design can be further simplified.
[0048]
In addition, the display device driving apparatus of the present invention is characterized in that at least one of the display element driving voltage supply circuit and the output circuit is configured using the voltage follower circuit having the above-described configuration.
[0049]
With the above configuration, at least one of the display element drive voltage supply circuit and the output circuit is configured using the voltage follower circuit having the above configuration.
[0050]
Therefore, in the display element driving voltage supply circuit and the output circuit, in both cases where the output voltage is smaller than or larger than the input voltage, the input terminal and the output voltage are brought into a steady state where the output voltage is equal to the constant current source. Even if the flowing constant current is not increased, the steady state can be quickly changed. Therefore, in the display device driving device, the output voltage can quickly follow the input voltage without increasing the current consumption.
[0051]
The present invention has a first differential stage and a second differential stage as a low-impedance conversion circuit, and the output stage supplies a current to the outside in accordance with the current change of the first differential stage. A first output stage for outputting, a second output stage for drawing current from the outside in response to a change in current of the second differential stage, and a third output stage as a load circuit. The input voltage value is input from the positive phase input terminal of the dynamic stage and the second differential stage, and the negative voltage input terminal of the first differential stage and the second differential stage is used as the voltage value of the output stage. A low-impedance conversion circuit composed of a differential amplifier circuit that feeds back to the first differential stage, and the first differential stage and the second differential stage may have different offset voltages.
[0052]
According to the above configuration, when the balance between the input voltage and the output voltage changes, it is possible to realize a circuit that has an output that quickly follows the input voltage and that has low power consumption.
[0053]
In other words, no matter what the balance between input and output, it operates when the balance between input and output is opposite to each other so that the transistor that operates the constant current source does not drive the output. Two differential stages of a differential amplifier circuit (op-amp) are provided, an output stage for driving between a power source on the higher potential side and the output, and an output stage for driving between a power source on the lower potential side and the output Are operated in each differential stage.
[0054]
At this time, the two differential stage circuits are configured as the same circuit, but in order to prevent a through current from flowing between the high potential power source and the low power source through each output stage. In addition, a circuit configuration in which the channel width or the channel length is changed for one or a plurality of transistors to be configured so that an offset voltage is provided between the differential stages.
[0055]
Due to this offset, a voltage range in which the differential stage having the offset voltage does not operate is generated by the offset voltage. Therefore, it is preferable to minimize this offset in consideration of process variations and changes in the operating environment.
[0056]
According to the present invention, as the low-impedance conversion circuit, in the above configuration, the first differential stage and the second differential stage have the same circuit configuration, but at least one of the transistors included in each of the first differential stage and the second differential stage. The transistors may have different channel lengths or channel widths.
[0057]
Further, according to the present invention, as a low-impedance conversion circuit, in the above configuration, transistors having different channel lengths or channel widths are configured such that the positive phase or negative phase input terminals of the differential stage are input to the gates. Also good.
[0058]
Further, the present invention provides a low impedance conversion circuit having the above-described configuration and, in a steady state, operating only one of the first output stage and the second output stage with the third output stage as a load. You may comprise.
[0059]
According to the present invention, as the low impedance conversion circuit, in the above configuration, in the transition period in which the input voltage value or the voltage value of the output stage changes, the voltage value of the output stage is separated from the third output stage. When the voltage changes higher than the input voltage value, the second output stage operates. Conversely, when the voltage value of the output stage changes lower than the input voltage value, the first differential stage operates. You may comprise as follows.
[0060]
Further, the present invention may be configured such that the display device driving voltage supply circuit or the output circuit is formed as the display device driving device including the low impedance conversion circuit having any one of the above-described configurations.
[0061]
The present invention also includes a differential stage including a differential amplifier circuit and an output stage that operates according to a current change in the differential stage as a semiconductor integrated circuit, and the voltage between the input and the output is obtained by feeding back the output. In the circuit to be equalized, when the output voltage becomes higher than the input voltage due to the first differential stage and the output stage, a current is passed between the output and a power source lower than the output voltage to reduce the output voltage. A first differential stage comprising means for preventing operation of a circuit provided between the output and a power source lower than the output voltage when the output voltage becomes lower than the input voltage. When the output voltage is lower than the input voltage due to the second differential stage and the output stage, a current is passed between the output and the power supply higher than the output voltage. Increase the output voltage, and the output voltage becomes higher than the input voltage. In such a case, it is configured to include a combination of the second differential stage and the output stage, which includes means for preventing the circuit provided between the output and the power supply higher than the output voltage from operating. Also good.
[0062]
Further, according to the present invention, as the semiconductor integrated circuit, in the above configuration, when the offset voltage is given to at least one of the first and second differential stages and the input voltage and the output voltage are equal, the first and second By preventing one of the combination of the differential stage and the output stage from operating, the through current flowing in the first and second output stages is prevented, and the output is held by the steady current. May be.
[0063]
In the present invention, the semiconductor integrated circuit has the same configuration as the first and second differential stages in the above configuration, but at least one of the transistors included in the semiconductor integrated circuit has the first and second differential stages. You may comprise so that a size may differ in each moving stage.
[0064]
DETAILED DESCRIPTION OF THE INVENTION
[Embodiment 1]
One embodiment of the present invention will be described with reference to FIGS. 1 and 2 as follows.
[0065]
FIG. 1 shows an amplifier (voltage follower circuit) in which an input unit of a differential stage is configured by an N-type transistor, and has two differential stages 101 and 102 in the figure.
[0066]
The first differential stage (discharge side differential stage) 101 has an N-type transistor 205 whose source is connected to the ground voltage GND and whose gate is connected to a constant voltage source VBN output from a bias generation circuit (not shown). A differential input circuit as an input section is configured by the N-type transistors 203 and 204 connected to the drain of the N-type transistor 205 and the sources. Each drain is connected to the drains of the N-type transistors 203 and 204, the gates are connected to each other, and the P-type transistors 201 and 202 are connected to the power source (Vdd) to form a current mirror circuit. ing.
[0067]
The gate of the N-type transistor 203 of the differential input circuit is the input a, and the gate of the N-type transistor 204 is the input b. The gate of the current mirror circuit is connected to the drain of the N-type transistor 203 whose input a is the gate input.
[0068]
The second differential stage (the pull-in differential stage) 102 includes an N-type transistor 210 having a source connected to GND and a gate connected to a constant voltage source VBN output from a bias generation circuit (not shown). The N-type transistors 208 and 209 connected to the drain of the transistor 210 and the source constitute a differential input circuit as an input unit. Each drain is connected to the drains of the N-type transistors 208 and 209, the gates are connected to each other, and the P-type transistors 206 and 207 are connected to the power source (Vdd) to form a current mirror circuit. ing.
[0069]
The gate of the N-type transistor 208 of the differential input circuit is the input a, and the gate of the N-type transistor 209 is the input b. The gate of the current mirror circuit is connected to the drain of the N-type transistor 209 whose input b is the gate input.
[0070]
The drain of the N-type transistor 204 to which the input b of the first differential stage 101 is input to the gate, the drain of the P-type transistor 202, and the gate of the P-type transistor 211 serving as a current emission unit are connected to each other. The source of the transistor 211 is connected to the power supply (Vdd), and the drain is connected to the output.
[0071]
The drain of the N-type transistor 208 to which the input a of the second differential stage 102 is input to the gate, the drain of the P-type transistor 206, and the gate of the P-type transistor 212 are connected to each other, and the source of the P-type transistor 212 is The drain is connected to the power source (Vdd), and the drain is connected to the gate and drain of the N-type transistor 213 and the gate of the N-type transistor 214 as a current drawing unit. The sources of the N-type transistors 213 and 214 are connected to GND, and the drain of the N-type transistor 214 is connected to the output.
[0072]
The output is connected to the drain of an N-type transistor 215 serving as a constant current supply unit, in which the constant voltage source VBN is connected to the gate and the source is GND.
[0073]
Input a is a negative phase input terminal, and input b is a positive phase input terminal.
[0074]
FIG. 2 shows a circuit when the circuit of FIG. 1 is used as a voltage follower circuit with the output fed back to the input a and the input b as the input.
[0075]
In this circuit, in order to prevent a through current in a state where the input voltage and the output voltage are balanced (steady state), that is, a current between the power supply and the GND flowing through the P-type transistor 211 and the N-type transistor 214, The second differential stage 102 is given an offset. For example, the channel width of the P-type transistor 206 is reduced or the channel length is increased, and the channel width of the N-type transistor 209 is increased or the channel length is reduced.
[0076]
Thereby, the threshold voltage of the P-type transistor 206 is set larger than that of the other P-type transistors, while the threshold voltage of the N-type transistor 209 is set smaller than that of the other N-type transistors. Will be.
[0077]
The operation of the voltage follower circuit at this time will be described below.
[0078]
In the first differential stage 101, the constant current flowing through the N-type transistor 205 input to the gate of the constant voltage source VBN is I1, the current flowing through the P-type transistor 201 and the N-type transistor 203 is Ib, and the P-type transistor 202 and The current flowing through the N-type transistor 204 is Ia.
[0079]
In the second differential stage 102, the constant current flowing through the N-type transistor 210 input to the gate of the constant voltage source VBN is I2, the current flowing through the P-type transistor 206 and the N-type transistor 208 is Id, and the P-type transistor 207 and The current flowing through the N-type transistor 209 is Ic.
[0080]
・ When input voltage> output voltage
In the first differential stage 101, Ia> Ib, the potential at point A decreases, the P-type transistor 211 turns on, more current flows through the P-type transistor 211, and the output potential increases. As a result, the state transitions to the state of input voltage = output voltage.
[0081]
On the other hand, in the second differential stage 102, Ic> Id, the potential at the point B increases, the P-type transistor 212 is turned off, and the potential at the point C decreases. For this reason, the N-type transistor 214 is turned off and does not affect the output potential. Therefore, the voltage from the P-type transistor 211 is output as it is.
[0082]
Note that there is a current through the N-type transistor 215 as a constant current source, but the value is small.
[0083]
・ When input voltage <output voltage
In the first differential stage 101, Ia <Ib, the potential at the point A increases, the P-type transistor 211 is turned off, and the output potential is not affected.
[0084]
On the other hand, in the second differential stage 102, Ic <Id, the potential at the point B decreases, the P-type transistor 212 turns on, and the potential at the point C increases. Therefore, the current flowing through the N-type transistor 214 increases, and the output is drawn to GND, so that the output potential decreases. As a result, the state transitions to the state of input voltage = output voltage.
[0085]
・ When input voltage = output voltage
The first differential stage 101 is in a steady state because Ia = Ib.
[0086]
On the other hand, as described above, the second differential stage 102 increases the threshold voltage of the P-type transistor 206 and increases the threshold voltage of the N-type transistor 209 relative to other P-type transistors and N-type transistors. Since the voltage is set to be small, even when the input voltage = the output voltage, the offset voltage is in a state of Ic> Id. Therefore, since the potential at point B is high, the P-type transistor 212 is directed in the off direction. Therefore, as described above, the N-type transistor 214 also remains in the off direction.
[0087]
Therefore, the output voltage is determined by a constant current flowing through the P-type transistor 211 and the N-type transistor 215 serving as a constant current source. Therefore, a through current through the P-type transistor 211 and the N-type transistor 214 can be prevented.
[0088]
As described above, in this embodiment, in order to increase the output voltage, current supply from the power supply voltage Vdd via the P-type transistor 211 is performed, while to decrease the output voltage, the N-type transistor 214 is set. This is done by drawing current into the ground voltage GND via
[0089]
Therefore, as described above, by increasing the drive capability of the P-type transistor 211 and the N-type transistor 214, there is no problem in increasing the follow-up capability with respect to voltage fluctuation. As a result, although not shown, it is possible to drive well even when a large load is connected to the output.
[0090]
When the input voltage is equal to the output voltage, only a predetermined constant current flows from the P-type transistor 211 by the N-type transistor 215. That is, in a steady state (input voltage = output voltage), the flowing current is defined by the N-type transistor 215 that functions as a constant current source. The driving capability of the N-type transistor 215 is completely irrelevant to the follow-up to the above-described voltage fluctuation. Thereby, even if the voltage value of the constant voltage source VBN is lowered and the current value is reduced, the follow-up operation can be performed satisfactorily.
[0091]
Therefore, since the constant current value that is always flowing can be reduced, an offset voltage is provided between the two differential stages as in this voltage follower circuit, thereby reducing the power consumption and high-speed tracking (follow-up) of the voltage follower circuit. ) Can be compatible with sex.
[0092]
In general, since transistor characteristics vary due to variations in the manufacturing of transistors at the input section of the differential stage, offset voltage (here, “intra-differential stage offset” is also applied to the positive and negative phases of one differential stage. "Offset voltage" in the present application means that an offset voltage (an offset voltage between differential stages) is provided between two differential stages.
[0093]
In the present embodiment, on the current discharge side (current discharge portion side), Ia = Ib is when input voltage = output voltage, but on the current draw side (current draw portion side), it is more than that. Only when the output voltage is increased by the offset voltage, Ic = Id. As a result, with respect to the increase of the output voltage, after the current emission part (P-type transistor 211) is sufficiently turned off and after the offset voltage separation, the current drawing part (N-type transistor 214) is sufficient. Turns on. As a result, there is no output voltage range in which both the current emission unit and the current drawing unit are sufficiently turned on.
[0094]
[Embodiment 2]
The following will describe another embodiment of the present invention with reference to FIG. For convenience of explanation, members having the same functions as those shown in the drawings of the above-described embodiment are denoted by the same reference numerals and description thereof is omitted.
[0095]
FIG. 3 shows an amplifier (voltage follower circuit) in which a differential stage input unit is configured by P-type transistors, and has two differential stages 301 and 302 in the figure.
[0096]
The first differential stage (attraction side differential stage) 301 includes a P-type transistor 405 whose source is connected to the power supply (Vdd) and whose gate is connected to a constant voltage source VBP output from a bias generation circuit (not shown). The P-type transistors 403 and 404 connecting the drain and the source of the P-type transistor 405 constitute a differential input circuit as an input unit. Each drain is connected to the drains of the P-type transistors 403 and 404, the gates are connected to each other, and the N-type transistors 401 and 402 are connected to the ground voltage GND to form a current mirror circuit. Yes.
[0097]
The gate of the P-type transistor 403 of the differential input circuit is the input b, and the gate of the P-type transistor 404 is the input a. The gate of the current mirror circuit is connected to the drain of the P-type transistor 404 whose input a is the gate input.
[0098]
The second differential stage (emission-side differential stage) 302 has a P-type transistor 410 whose source is connected to the power supply (Vdd) and whose gate is connected to a constant voltage source VBP output from a bias generation circuit (not shown). The P-type transistors 410 and 409 connected to the drains of the P-type transistors 410 and the sources constitute a differential input circuit as an input unit. Further, a current mirror circuit is constituted by N-type transistors 406 and 407 having their drains connected to the drains of the P-type transistors 408 and 409, their gates connected to each other, and their sources connected to GND.
[0099]
The gate of the P-type transistor 408 of the differential input circuit is the input b, and the gate of the P-type transistor 409 is the input a. The gate of the current mirror circuit is connected to the drain of a P-type transistor 408 whose input b is the gate input.
[0100]
The drain of the P-type transistor 403 to which the input b of the first differential stage 301 is input to the gate, the drain of the N-type transistor 401, and the gate of the N-type transistor 411 serving as a current drawing unit are connected to each other. The source of the transistor 411 is connected to GND, and the drain is connected to the output.
[0101]
The drain of the P-type transistor 409 to which the input a of the second differential stage 302 is input to the gate, the drain of the N-type transistor 407, and the gate of the N-type transistor 412 are connected to each other, and the source of the N-type transistor 412 is The drain is connected to the GND, and the drain is connected to the gate and drain of the P-type transistor 413 and the gate of the P-type transistor 414 as a current emission unit. The sources of the P-type transistors 413 and 414 are connected to the power supply (Vdd), and the drain of the P-type transistor 414 is connected to the output.
[0102]
In addition, the output is connected to the drain of a P-type transistor 415 as a constant current supply unit in which the constant voltage source VBP is connected to the gate and the source is the power source (Vdd).
[0103]
Input a is a negative phase input terminal, and input b is a positive phase input terminal.
[0104]
When the circuit of FIG. 3 is used as a voltage follower circuit with the output fed back to the input a and the input b as the input, the circuit is as shown in FIG.
[0105]
This circuit prevents a through current in a state where the input voltage and the output voltage are balanced (steady state), that is, a current between the power supply and GND that flows through the N-type transistor 411 and the P-type transistor 414. The second differential stage 302 is given an offset. For example, the channel width of the N-type transistor 407 is reduced or the channel length is increased, and the channel width of the P-type transistor 408 is increased or the channel length is reduced.
[0106]
As a result, the threshold voltage of the N-type transistor 407 is set higher than that of the other N-type transistors, while the threshold voltage of the P-type transistor 408 is set lower than that of the other P-type transistors. Will be.
[0107]
The operation of the voltage follower circuit at this time will be described below.
[0108]
In the first differential stage 301, the constant current flowing through the P-type transistor 405 input to the gate of the constant voltage source VBP is I1, the current flowing through the N-type transistor 401 and the P-type transistor 403 is Ia, and the N-type transistor 402 and The current flowing through the P-type transistor 404 is Ib.
[0109]
In the second differential stage 302, the constant current flowing through the P-type transistor 410 input to the gate of the constant voltage source VBP is I2, the current flowing through the N-type transistor 406 and the P-type transistor 408 is Ic, and the N-type transistor 407 and Let Id be the current flowing through the P-type transistor 409.
[0110]
・ When input voltage <output voltage
In the first differential stage 301, Ia> Ib, the potential at the point A increases, the N-type transistor 411 is turned on, the current flowing through the N-type transistor 411 increases, and current is drawn from the output to the ground voltage GND. As a result, the potential of the output decreases. As a result, the state transitions to the state of input voltage = output voltage.
[0111]
On the other hand, in the second differential stage 302, Ic> Id, the potential at the point B decreases, the N-type transistor 412 turns off, and the potential at the point C increases. For this reason, the P-type transistor 414 is turned off and does not affect the output potential. Therefore, the output voltage is determined by the N-type transistor 411.
[0112]
There is also a current through the P-type transistor 415 as a constant current source, but the value is small.
[0113]
・ When input voltage> output voltage
In the first differential stage 301, Ia <Ib, the potential at the point A decreases, the N-type transistor 411 is turned off, and the output potential is not affected.
[0114]
On the other hand, in the second differential stage 302, Ic <Id, the potential at the point B increases, the N-type transistor 412 turns on, and the potential at the point C decreases. Therefore, the current flowing through the P-type transistor 414 increases and the output potential increases. As a result, the state transitions to the state of input voltage = output voltage.
[0115]
・ When input voltage = output voltage
The first differential stage 301 is in a steady state because Ia = Ib.
[0116]
On the other hand, as described above, the second differential stage 302 reduces the threshold voltage of the P-type transistor 408 and the threshold voltage of the N-type transistor 407 with respect to other P-type transistors and N-type transistors. Since it is set so as to increase, even when the input voltage = the output voltage, the offset voltage is in a state of Ic> Id. Therefore, since the potential at point B is in a low state, the N-type transistor 412 is directed in the off direction. Therefore, as described above, the P-type transistor 414 also remains in the off direction.
[0117]
Therefore, the output voltage is determined by a constant current flowing through the N-type transistor 411 and the P-type transistor 415 acting as a constant current source. Therefore, a through current through the N-type transistor 411 and the P-type transistor 414 can be prevented.
[0118]
As described above, in this embodiment, in order to increase the output voltage, the current is supplied from the power supply voltage Vdd via the P-type transistor 414. On the other hand, to decrease the output voltage, the N-type transistor 411 is used. This is done by drawing current into the ground voltage GND via
[0119]
Therefore, as described above, by increasing the driving capability of the P-type transistor 414 and the N-type transistor 411, there is no problem in increasing the tracking (following) capability against voltage fluctuation. As a result, although not shown, it is possible to drive well even when a large load is connected to the output.
[0120]
When the input voltage is equal to the output voltage, only a predetermined constant current flows through the N-type transistor 411 by the P-type transistor 415. That is, in a steady state (input voltage = output voltage), the flowing current is defined by the P-type transistor 415 that functions as a constant current source. The driving capability of the P-type transistor 415 is completely irrelevant to the follow-up to the above-described voltage fluctuation. As a result, even if the voltage value of the constant voltage source VBP is increased and the current value is decreased, the follow-up operation can be performed satisfactorily.
[0121]
Therefore, since the constant current value that is always flowing can be reduced, an offset voltage is provided between the two differential stages as in this voltage follower circuit, thereby reducing the power consumption and high-speed tracking (follow-up) of the voltage follower circuit. ) Can be compatible with sex.
[0122]
In the present embodiment, on the current drawing side (current drawing unit side), Ia = Ib is when the input voltage = output voltage, but on the current emission side (current emission unit side) Only when the output voltage is reduced by the offset voltage, Ic = Id. As a result, the current drawing unit (N-type transistor 411) is sufficiently separated after the offset voltage is separated after the current emitting unit (P-type transistor 414) is sufficiently turned off with respect to the increase in output voltage. Turns on. As a result, there is no output voltage range in which both the current emission unit and the current drawing unit are sufficiently turned on.
[0123]
[Embodiment 3]
The following will describe still another embodiment of the present invention with reference to FIGS. For convenience of explanation, members having the same functions as those shown in the drawings of the above-described embodiment are denoted by the same reference numerals and description thereof is omitted.
[0124]
As an example of application using the voltage follower circuit according to the present invention, an example of use in a low impedance conversion circuit in a reference voltage generation circuit for generating various voltages for driving a liquid crystal element of a liquid crystal display device will be described.
[0125]
First, FIG. 4 shows a block configuration of a liquid crystal display device using TFT (thin film transistor) which is one of active matrix methods.
[0126]
The liquid crystal display device includes a liquid crystal display unit and a liquid crystal driving device (display device driving device) for driving the liquid crystal display unit. The liquid crystal display unit includes a TFT liquid crystal panel 601 for each pixel, and a counter electrode (common electrode) 606 and a liquid crystal display element (pixel) (not shown) are provided in the liquid crystal panel 601.
[0127]
On the other hand, the liquid crystal driving device includes a source driver 602, a gate driver 603, a controller 604, and a liquid crystal driving power source 605, each of which is an IC (Integrated Circuit). The liquid crystal driving power source 605 supplies a reference voltage VR for display on the liquid crystal panel to the source driver 602 and the gate driver 603.
[0128]
The controller 604 outputs the digitized display data and various control signals to the source driver 602 and also outputs various control signals to the gate driver 603.
[0129]
Main control signals to the source driver 602 include a horizontal synchronization signal, a start pulse signal, and a source driver clock signal. On the other hand, main control signals to the gate driver 603 include a vertical synchronization signal and a gate driver clock signal. and so on.
[0130]
The digital display data input from the outside is output as digital display data D to the source driver 602 after the timing is adjusted by the controller 604.
[0131]
FIG. 5 shows an example of a circuit block of the source driver 602. The source driver 602 transfers the digital display data D (DR, DG, DB) input from the input latch circuit 701 by the internal shift register circuit 702 based on the start pulse signal SP and the clock signal CK, and the sampling memory circuit 703. And sample and store in time division. Thereafter, the hold memory circuit 704 latches in synchronization with the horizontal synchronization signal of the display screen input from the controller 604. Thereafter, the level of the signal is converted by the level shifter circuit 705. Next, a DA (digital analog) conversion circuit 706 selects a gradation display voltage corresponding to display data from a plurality of gradation display voltages output from the reference voltage generation circuit 709, and an output circuit 707. Is output from the liquid crystal driving voltage output terminal 708 to the source line of the pixel of the liquid crystal panel 601.
[0132]
FIG. 6 shows a circuit configuration example of the reference voltage generation circuit 709. The reference voltage generation circuit 709 is a display element drive voltage supply circuit that supplies a voltage for driving a liquid crystal display element as a display element. The reference voltage generation circuit 709 includes a resistance dividing circuit 710 having resistors connected in series and a low impedance conversion circuit 711. It is configured.
[0133]
Considering an example in which digital display data (R, G, B) are each composed of 6 bits, 64 gray scale displays, that is, 64 types of analog voltages are required.
[0134]
The resistance dividing circuit 710 is supplied with power lines V 0 and V 64 from the liquid crystal driving power source 605. As the halftone voltage, the voltage follower circuit of the present invention (FIG. 2) is used as the low impedance conversion circuit 711 for each halftone voltage line for nine types of reference voltages V0 ′, V8 ′,..., V56 ′, V64 ′. Is adopted.
[0135]
Then, the output of the low impedance conversion circuit 711 is further divided into eight by a resistance dividing circuit (in the drawing, each resistance portion is simplified), and V0 ′, V1 ′, V2 ′,..., V62 ′, V63. A voltage value of “, V64” is generated and input to the DA conversion circuit 706.
[0136]
Here, the pixels of the liquid crystal panel are capacitive loads, and in order to perform gradation display, it is necessary to charge or discharge the pixel capacitance each time. In order to improve the quality of the screen, the voltage applied to the liquid crystal element needs to have a driving ability to sharply recover voltage fluctuations due to charging or discharging of the pixel capacitor.
[0137]
On the other hand, the liquid crystal driving device is often used for a portable display device provided in a mobile phone or the like due to its low power consumption. Therefore, a reduction in power consumption of the driving device for liquid crystal display devices is also strongly desired. Therefore, by adopting the configuration of the present invention in the voltage follower circuit, which is an analog circuit unit that consumes power, among the driving devices, a great effect can be achieved in terms of reducing power consumption.
[0138]
Here, an example in which the configuration of the voltage follower circuit of the present invention is employed in the output stage of the reference voltage generation circuit 709 has been described, but the output circuit 707 of the source driver 602 may be used. Further, it may be used for an output buffer circuit of the liquid crystal driving power source 605.
[0139]
The voltage follower circuit of the present invention is effective as a low-impedance conversion circuit that requires a low load power consumption while the load is capacitive and requires rapid charge / discharge, and is particularly useful for portable display devices. When adopted, the effect is enormous.
[0140]
【The invention's effect】
As described above, the voltage follower circuit of the present invention includes the first differential stage, the second differential stage having an offset voltage with respect to the first differential stage, the first differential stage, and the second differential stage. One of the differential stages is a discharge-side differential stage, and a current discharge unit that outputs current to the outside in response to a change in the output current; the other of the first differential stage and the second differential stage As a pull-in differential stage, a current pull-in section that draws current from the outside according to the change in the output current, a constant current supply section as a constant current source, the positive-phase input terminal of the first differential stage, and the first Both the positive-phase input terminals of the two differential stages are connected, and the input terminal for inputting the input voltage is connected to the current emission unit, the current drawing unit, and the constant current supply unit, and output from there. Output voltage of the first differential stage and the second differential stage. A configuration in which an output terminal is fed back to the negative phase input terminal.
[0141]
As a result, in both cases where the output voltage is smaller and larger than the input voltage, the constant current flowing from the constant current source to the output terminal in the steady state where the input voltage and the output voltage are equal can be increased. It is possible to quickly change to a steady state. Therefore, there is an effect that the output voltage can quickly follow the input voltage without increasing the current consumption.
[0142]
In addition to the above configuration, the voltage follower circuit of the present invention has the same circuit configuration in the first differential stage and the second differential stage, and at least one of the transistors constituting them is In this structure, at least one of the channel length and the channel width of the transistor is different.
[0143]
Thereby, an offset voltage can be provided between the first differential stage and the second differential stage with a simpler configuration. Therefore, in addition to the effect of the above configuration, there is an effect that it is possible to prevent generation of a through current that penetrates the circuit in the constant current supply unit with a simpler configuration.
[0144]
According to the voltage follower circuit of the present invention, in addition to the above configuration, the transistor having at least one of the channel length and the channel width is different from that of the positive phase input terminal or the negative phase input terminal. It is the structure which is a transistor.
[0145]
Thereby, an offset voltage can be provided between the first differential stage and the second differential stage with a simpler configuration. Therefore, in addition to the effect of the above configuration, there is an effect that it is possible to prevent generation of a through current that penetrates the circuit in the constant current supply unit with a simpler configuration.
[0146]
In addition to the above configuration, the voltage follower circuit of the present invention has a configuration in which, in a steady state, only one of the current emission unit or the current drawing unit operates with the constant current supply unit as a load. is there.
[0147]
Thereby, the flow of current in a steady state can be simplified. Therefore, in addition to the effect of the above configuration, there is an effect that the configuration and design of the circuit can be further simplified.
[0148]
In addition to the above configuration, the voltage follower circuit according to the present invention includes the current emitting unit when the output voltage is smaller than the input voltage in a transition period in which the input voltage and the output voltage are different from each other. When the output voltage is larger than the input voltage, the current drawing unit operates.
[0149]
As a result, it is possible to simplify the change in the current flow during the period of transition toward the steady state. Therefore, in addition to the effects of the above-described configuration, it is possible to simplify the change in the current flow during the transition to the steady state where the circuit configuration and design can be further simplified. Therefore, in addition to the effect of the above configuration, there is an effect that the configuration and design of the circuit can be further simplified.
[0150]
The display device drive device of the present invention has a configuration in which at least one of the display element drive voltage supply circuit and the output circuit is configured using the voltage follower circuit having the above configuration.
[0151]
As a result, in the display element drive voltage supply circuit and the output circuit, the constant current source is connected to the output terminal in a steady state where the input voltage and the output voltage are equal regardless of whether the output voltage is smaller or larger than the input voltage. Even if the constant current flowing from the terminal is not increased, the steady state can be quickly changed. Therefore, in the display device driving device, there is an effect that the output voltage can quickly follow the input voltage without increasing the current consumption.
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing a configuration example of a voltage follower circuit according to the present invention.
FIG. 2 is a block diagram illustrating a schematic configuration example of a voltage follower circuit.
FIG. 3 is a circuit diagram showing a configuration example of a voltage follower circuit according to the present invention.
FIG. 4 is a block diagram illustrating a configuration example of a liquid crystal display device using a voltage follower circuit according to the present invention.
FIG. 5 is a block diagram illustrating a configuration example of a source driver.
FIG. 6 is a block diagram illustrating a configuration example of a reference voltage generation circuit.
FIG. 7 is a block diagram illustrating a schematic configuration example of a conventional voltage follower circuit.
FIG. 8 is a circuit diagram showing a configuration example of a conventional voltage follower circuit.
FIG. 9 is a circuit diagram showing a configuration example of a conventional voltage follower circuit.
FIG. 10 is a circuit diagram showing a configuration example of a conventional voltage follower circuit.
FIG. 11 is a circuit diagram illustrating a configuration example of a conventional voltage follower circuit.
[Explanation of symbols]
101 First differential stage (emission-side differential stage)
102 Second differential stage (pull-side differential stage)
201, 202 P-type transistor
203, 204, 205 N-type transistor
206, 207 P-type transistor
208, 209, 210 N-type transistor
211 P-type transistor (current emitter)
212 P-type transistor
213 N-type transistor
214 N-type transistor (current sink)
215 N-type transistor (constant current supply unit)
301 1st differential stage (pull-side differential stage)
302 Second differential stage (emission-side differential stage)
401, 402 N-type transistor
403, 404, 405 P-type transistor
406, 407 N-type transistor
408, 409, 410 P-type transistor
411 N-type transistor (current sink)
412 N-type transistor
413 P-type transistor
414 P-type transistor (current emitter)
415 P-type transistor (constant current supply unit)
601 LCD panel
602 Source driver
603 Gate driver
604 controller
605 LCD drive power supply
606 Counter electrode
701 Input latch circuit
702 Shift register circuit
703 Sampling memory circuit
704 hold memory circuit
705 Level shifter circuit
706 DA converter circuit
707 Output circuit
708 LCD drive voltage output terminal
709 Reference voltage generation circuit (display element drive voltage supply circuit)
710 Resistance divider circuit
711 Low impedance conversion circuit
CK clock signal
D, DR, DG, DB Digital display data
GND Ground voltage
I1, I2 constant current
Ia, Ib, Ic, Id Current
SP start pulse signal
VBN constant voltage source
VBP constant voltage source
Vdd power supply

Claims (6)

第１差動段と、
上記第１差動段に対してオフセット電圧を持つ第２差動段と、
上記第１差動段および上記第２差動段のうちの一方を放出側差動段として、その出力電流変化に応じて電流を外部に出力する電流放出部と、
上記第１差動段および上記第２差動段のうちの他方を引き込み側差動段として、その出力電流変化に応じて電流を外部から引き込む電流引き込み部と、
定電流源としての定電流供給部と、
上記第１差動段の正相入力端子と上記第２差動段の正相入力端子との両方が接続されて、入力電圧を入力される入力端子と、
上記電流放出部、電流引き込み部および定電流供給部が接続されるとともに、そこから出力される出力電圧が上記第１差動段の逆相入力端子と上記第２差動段の逆相入力端子とに帰還される出力端子とを備え、
上記第１差動段と第２差動段とは、それぞれＰ型およびＮ型の何れか一方の導電型の複数のトランジスタより構成される差動入力回路と他方の導電型の複数のトランジスタより構成されるカレントミラー回路とを含み、互いに左右対称型に回路構成し、且つ
上記第１差動段および第２差動段のうち上記引き込み側差動段において、上記差動入力回路を構成する一方のトランジスタと、他方のトランジスタと対をなす、カレントミラー回路を構成するトランジスタとが、チャネル長の長短関係またはチャネル幅の広狭関係の少なくとも一つの関係が互いに逆の関係で、それぞれ他の同一導電型のトランジスタと異ならされていることを特徴とするボルテージフォロア回路。A first differential stage;
A second differential stage having an offset voltage relative to the first differential stage;
One of the first differential stage and the second differential stage as a discharge-side differential stage, and a current emission unit that outputs a current to the outside according to a change in the output current;
A current drawing unit that draws a current from the outside according to a change in the output current, with the other of the first differential stage and the second differential stage being a pull-in differential stage;
A constant current supply unit as a constant current source;
An input terminal to which an input voltage is input, wherein both the positive phase input terminal of the first differential stage and the positive phase input terminal of the second differential stage are connected;
The current discharge unit, the current drawing unit, and the constant current supply unit are connected, and the output voltage output therefrom is a negative phase input terminal of the first differential stage and a negative phase input terminal of the second differential stage. And an output terminal fed back to
The first differential stage and the second differential stage are respectively composed of a differential input circuit composed of a plurality of transistors of either P-type or N-type conductivity and a plurality of transistors of the other conductivity type. A current mirror circuit configured, and a circuit configuration symmetrical to each other, and
Among the first differential stage and the second differential stage, in the pull-in differential stage, a transistor constituting a current mirror circuit that forms a pair with one transistor constituting the differential input circuit and the other transistor Is different from other transistors of the same conductivity type in that at least one of the relationship between the length of the channel length and the relationship between the width and narrowness of the channel width is opposite to each other, and the voltage follower circuit. 定常状態においては、上記定電流供給部を負荷として、上記電流放出部または上記電流引き込み部のいずれか一方のみが動作することを特徴とする請求項１記載のボルテージフォロア回路。 2. The voltage follower circuit according to claim 1 , wherein, in a steady state, only one of the current discharge unit and the current drawing unit operates with the constant current supply unit as a load . 上記入力電圧と上記出力電圧とが互いに異なっている変遷期間において、上記出力電圧が上記入力電圧より小さい場合は、上記電流放出部が動作し、上記出力電圧が上記入力電圧より大きい場合は、上記電流引き込み部が動作することを特徴とする請求項１または２に記載のボルテージフォロア回路。 In the transition period in which the input voltage and the output voltage are different from each other, when the output voltage is smaller than the input voltage, the current discharge unit operates, and when the output voltage is larger than the input voltage, The voltage follower circuit according to claim 1, wherein the current drawing unit operates. 請求項１ないし３のいずれかに記載のボルテージフォロア回路を用いて、表示素子駆動電圧供給回路を構成したことを特徴とする表示装置用駆動装置。 A display device driving device comprising a display element driving voltage supply circuit using the voltage follower circuit according to claim 1 . 請求項１ないし３のいずれかに記載のボルテージフォロア回路を用いて、ソースドライバの出力回路を構成したことを特徴とする表示装置用駆動装置。4. A display device drive device comprising a source driver output circuit using the voltage follower circuit according to claim 1. 請求項１ないし３のいずれかに記載のボルテージフォロア回路を用いて、液晶駆動電源の出力バッファ回路を構成したことを特徴とする表示装置用駆動装置。An output buffer circuit of a liquid crystal driving power source is configured using the voltage follower circuit according to claim 1.
JP2001094045A 2001-03-28 2001-03-28 VOLTAGE FOLLOWER CIRCUIT AND DISPLAY DEVICE DRIVE DEVICE Expired - Fee Related JP3770377B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001094045A JP3770377B2 (en) 2001-03-28 2001-03-28 VOLTAGE FOLLOWER CIRCUIT AND DISPLAY DEVICE DRIVE DEVICE

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001094045A JP3770377B2 (en) 2001-03-28 2001-03-28 VOLTAGE FOLLOWER CIRCUIT AND DISPLAY DEVICE DRIVE DEVICE

Publications (2)

Publication Number Publication Date
JP2002290172A JP2002290172A (en) 2002-10-04
JP3770377B2 true JP3770377B2 (en) 2006-04-26

Family

ID=18948299

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001094045A Expired - Fee Related JP3770377B2 (en) 2001-03-28 2001-03-28 VOLTAGE FOLLOWER CIRCUIT AND DISPLAY DEVICE DRIVE DEVICE

Country Status (1)

Country Link
JP (1) JP3770377B2 (en)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2004034368A1 (en) * 2002-10-11 2006-02-09 三菱電機株式会社 Display device
KR100768876B1 (en) * 2002-11-26 2007-10-22 미쓰비시덴키 가부시키가이샤 Drive circuit
JP2005266346A (en) * 2004-03-18 2005-09-29 Seiko Epson Corp Reference voltage generation circuit, data driver, display device and electronic equipment
US6965265B2 (en) * 2004-03-31 2005-11-15 Himax Technologies, Inc. Driving apparatus in a liquid crystal display
JP2005321526A (en) * 2004-05-07 2005-11-17 Renesas Technology Corp Semiconductor integrated circuit system, display apparatus and system
JP5025171B2 (en) 2005-09-29 2012-09-12 エスケーハイニックス株式会社 Differential amplifier
JP2007116568A (en) * 2005-10-24 2007-05-10 Niigata Seimitsu Kk Differential amplifier
JP4493681B2 (en) * 2007-05-17 2010-06-30 Ｏｋｉセミコンダクタ株式会社 Liquid crystal drive device
JP5172748B2 (en) * 2009-03-11 2013-03-27 ルネサスエレクトロニクス株式会社 Display panel driver and display device using the same
JP2010278733A (en) * 2009-05-28 2010-12-09 Alps Electric Co Ltd Operational amplifier circuit
JP2012134790A (en) 2010-12-22 2012-07-12 Sumitomo Electric Ind Ltd Bidirectional drive circuit

Also Published As

Publication number Publication date
JP2002290172A (en) 2002-10-04

Similar Documents

Publication Publication Date Title
US6567327B2 (en) Driving circuit, charge/discharge circuit and the like
US7545305B2 (en) Data driver and display device
JP4515821B2 (en) Drive circuit, operation state detection circuit, and display device
US8390609B2 (en) Differential amplifier and drive circuit of display device using the same
US7646371B2 (en) Driver circuit, electro-optical device, and electronic instrument
US7903078B2 (en) Data driver and display device
US20060279356A1 (en) Source driver controlling slew rate
US6897726B2 (en) Differential circuit, amplifier circuit, and display device using the amplifier circuit
US7795961B2 (en) Offset cancellation circuit and display device
JP5143431B2 (en) Output buffer with improved output deviation and source driver for flat panel display having the same
JP3776890B2 (en) Display device drive circuit
US20050073490A1 (en) Liquid crystal display device, power supply circuit, and method for controlling liquid crystal display device
US6624669B1 (en) Drive circuit and drive circuit system for capacitive load
JP4816152B2 (en) Receiver circuit, differential signal receiver circuit, interface circuit, and electronic device
JP2007171225A (en) Amplifier circuit, driving circuit for liquid crystal display device, and liquid crystal display device
JP2006078556A (en) Source driver, electro-optical device, electronic equipment, and driving method
JP3770377B2 (en) VOLTAGE FOLLOWER CIRCUIT AND DISPLAY DEVICE DRIVE DEVICE
JP4179194B2 (en) Data driver, display device, and data driver control method
US20100079437A1 (en) Source driver circuit having bias circuit which produces bias current based on vertical synchronizing signal and method of controlling the same
US20200312264A1 (en) Semiconductor device and data driver
JP2003084723A (en) Power supply device and display device provided with the power supply device
US7116171B2 (en) Operational amplifier and driver circuit using the same
JP3201910B2 (en) Buffer circuit and image display device
JP3175983B2 (en) Constant voltage generating circuit and semiconductor integrated circuit device using the same
JP2011004309A (en) Differential signal receiving circuit and display device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040909

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040914

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051108

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051227

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20051227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060131

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060201

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100217

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100217

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110217

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120217

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120217

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130217

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130217

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140217

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees