JP3767899B2 - Interconnected inverter device - Google Patents
Interconnected inverter device Download PDFInfo
- Publication number
- JP3767899B2 JP3767899B2 JP2004184210A JP2004184210A JP3767899B2 JP 3767899 B2 JP3767899 B2 JP 3767899B2 JP 2004184210 A JP2004184210 A JP 2004184210A JP 2004184210 A JP2004184210 A JP 2004184210A JP 3767899 B2 JP3767899 B2 JP 3767899B2
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- transmission line
- line
- switching
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Inverter Devices (AREA)
Description
本発明は、連系インバータ装置に関するものであり、特に、簡易な構成の連系インバータ装置に関するものである。 The present invention relates to a connected inverter device, and more particularly to a connected inverter device having a simple configuration.
従来より、発電装置などの電力装置を商用電源などの系統側に連系させる場合には、電源周波数との同期や、単独運転防止等などの系統連系技術指針や、系統連系技術要件ガイドラインに適合させる必要があり、これらの処理は専ら所定の制御装置(CPU)などが行っていた。 Conventionally, when connecting a power device such as a power generator to the grid side of a commercial power supply, etc., grid connection technical guidelines such as synchronization with the power frequency and prevention of isolated operation, and grid connection technical requirement guidelines These processes are performed exclusively by a predetermined control device (CPU) or the like.
例えば、シフトレジスタや、カウンタ、CPUなどが備えられ、適当な段数のシフトレジスタによる遅延処理によって、インバータの出力電流に対する位相シフト量、すなわちインバータの力率を高精度に制御する系統連系インバータの力率制御回路が開示されている(特許文献1)。この特許文献では、インバータの出力電流に対する位相シフト量を精度良く制御することにより、エネルギーの有効利用を図っている。 For example, a shift register, a counter, a CPU, and the like are provided, and a phase shift amount with respect to the output current of the inverter, that is, a power factor of the inverter is controlled with high accuracy by delay processing by a shift register having an appropriate number of stages. A power factor control circuit is disclosed (Patent Document 1). In this patent document, energy is effectively used by accurately controlling the phase shift amount with respect to the output current of the inverter.
しかしながら、上記特許文献1に示される従来技術では、CPUを用いた制御を行うため、高精度な検出装置や、制御手段が必要となり、コスト増が避けられないという問題点があった。また、CPU制御のため、処理時間に所定の遅延が生じ、この種の系統連系システムが増大するにしたがって系自体が不安定となり、電力供給を制限しなければならないという問題点もあった。 However, in the prior art disclosed in Patent Document 1, since control using a CPU is performed, a highly accurate detection device and control means are necessary, and there is a problem that an increase in cost cannot be avoided. Also, because of the CPU control, a predetermined delay occurs in the processing time, and as this type of grid interconnection system increases, the system itself becomes unstable, and power supply must be restricted.
本発明は、上記に鑑みてなされたものであって、CPUなどの制御手段を用いずに簡易な制御手段にて系統連系を可能とする連系インバータ装置を提供することを目的とする。 The present invention has been made in view of the above, and it is an object of the present invention to provide an interconnection inverter device that enables system interconnection by simple control means without using control means such as a CPU.
上述した課題を解決し、目的を達成するため、本発明にかかる連系インバータ装置は、負荷に交流電源を供給する伝送線路に並列に接続されかつ互いに直列接続された第1スイッチング素子および第2スイッチング素子と、前記伝送線路に並列に接続されかつ互いに直列接続された第3スイッチング素子、第1整流素子、第4スイッチング素子および第2整流素子と、前記第1スイッチング素子と前記第2スイッチング素子の接続点と、前記第3スイッチング素子と前記第1整流素子の直列回路と前記第4スイッチング素子と前記第2整流素子の直列回路との接続点と、の間に直列接続された直流電源およびインダクターと、前記伝送線路の電圧位相を検知する検出手段と、を有し、前記第1整流素子は、該第1整流素子の前記伝送線路の一方の側に接続されている端の電位が前記伝送線路の一方の線の電位より低い場合該第1整流素子に流れる電流を遮断し、前記第2整流素子は、該第2整流素子の前記伝送線路の他方の側に接続されている端の電位が前記伝送線路の他方の線の電位より低い場合該第2整流素子に流れる電流を遮断し、前記伝送線路の一方の線の電圧位相が正であることを前記検知手段が検知したとき、前記第2スイッチング素子をオン制御しかつ記第3スイッチング素子と前記第4スイッチング素子とを交互にオン/オフ制御することにより、前記伝送線路の一方の線に正の電位を出力し、前記伝送線路の一方の線の電圧位相が負であることを前記検知手段が検知したとき、前記第1スイッチング素子をオン制御しかつ前記第3スイッチング素子と前記第4スイッチング素子とを交互にオン/オフ制御することにより、前記伝送線路の一方の線に負の電位を出力することを特徴とする。 In order to solve the above-described problems and achieve the object, a connected inverter device according to the present invention includes a first switching element and a second switching element connected in parallel to each other and connected in series to a transmission line that supplies an AC power to a load. A switching element, a third switching element connected in parallel to the transmission line and connected in series with each other, a first rectifying element, a fourth switching element and a second rectifying element, the first switching element and the second switching element; A direct current power source connected in series between the connection point of the first switching rectifier and the connection point of the series circuit of the third switching element and the first rectifying element and the series circuit of the fourth switching element and the second rectifying element; An inductor and detection means for detecting a voltage phase of the transmission line, wherein the first rectifier element is one of the transmission lines of the first rectifier element. When the potential of the end connected to the side of the transmission line is lower than the potential of one line of the transmission line, the current flowing through the first rectifying element is cut off, and the second rectifying element is connected to the transmission of the second rectifying element. When the potential of the end connected to the other side of the line is lower than the potential of the other line of the transmission line, the current flowing through the second rectifying element is cut off, and the voltage phase of one line of the transmission line is positive. When the detecting means detects that the second switching element is turned on and the third switching element and the fourth switching element are alternately turned on / off, one of the transmission lines When the detection means detects that the voltage phase of one line of the transmission line is negative, the first switching element is turned on and the third switching element The 4th By controlling on / off and switching element alternately, and outputs a negative electric potential to one line of the transmission line.
つぎの発明にかかる連系インバータ装置は、負荷に交流電源を供給する伝送線路に並列に接続されかつ互いに直列接続された第1スイッチング素子および第2スイッチング素子と、前記伝送線路に並列に接続されかつ互いに直列接続された第3スイッチング素子、第1整流素子、第4スイッチング素子および第2整流素子と、前記第1スイッチング素子と前記第2スイッチング素子の接続点と、前記第3スイッチング素子と前記第1整流素子の直列回路と前記第4スイッチング素子と前記第2整流素子の直列回路との接続点、との間に直列接続された直流電源およびインダクターと、前記伝送線路の電圧位相および電圧値を検知する検出手段と、を有し、前記第1整流素子は、該第1整流素子の前記伝送線路の一方の側に接続されている端の電位が前記伝送線路の一方の線の電位より低い場合該第1整流素子に流れる電流を遮断し、前記第2整流素子は、該第2整流素子の前記伝送線路の他方の側に接続されている端の電位が前記伝送線路の他方の線の電位より低い場合該第2整流素子に流れる電流を遮断し、前記伝送線路の一方の線の電圧位相が正であることを前記検知手段が検知したときに、前記第3スイッチング素子をオン制御しかつ前記第4スイッチング素子をオン/オフ制御した上で、さらに前記伝送線路の一方の線の電圧値が規定値を満たすことを前記検知手段が検知したときに、前記第2スイッチング素子をオン制御することにより、前記伝送線路の一方の線に正の電位を出力し、前記伝送線路の一方の線の電圧位相が負であることを前記検知手段が検知したときに、前記第4スイッチング素子をオン制御しかつ前記第3スイッチング素子をオン/オフ制御した上で、さらに前記伝送線路の一方の線の電圧値が規定値を満たすことを前記検知手段が検知したときに、前記第1スイッチング素子をオン制御することにより、前記伝送線路の一方の線に負の電位を出力することを特徴とする。 The interconnected inverter device according to the next invention is connected in parallel to a transmission line for supplying AC power to a load and connected in series to each other, and connected in parallel to the transmission line. And a third switching element, a first rectifying element, a fourth switching element and a second rectifying element connected in series with each other, a connection point between the first switching element and the second switching element, the third switching element and the A DC power source and an inductor connected in series between a series circuit of a first rectifier element, a connection point of the fourth switching element and a series circuit of the second rectifier element, and a voltage phase and a voltage value of the transmission line Detecting means for detecting the first rectifying element, wherein the first rectifying element is connected to one side of the transmission line of the first rectifying element. When the position is lower than the potential of one line of the transmission line, the current flowing through the first rectifying element is cut off, and the second rectifying element is connected to the other side of the transmission line of the second rectifying element. When the potential at one end of the transmission line is lower than the potential of the other line of the transmission line, the current flowing through the second rectifying element is cut off, and the detection means detects that the voltage phase of one line of the transmission line is positive The detecting means controls that the third switching element is turned on and the fourth switching element is turned on / off, and that the voltage value of one line of the transmission line satisfies a specified value. When detected, by turning on the second switching element, a positive potential is output to one line of the transmission line, and the voltage phase of the one line of the transmission line is negative. When the means detects When the detection means detects that the voltage value of one line of the transmission line satisfies a specified value after the fourth switching element is turned on and the third switching element is turned on / off. The first switching element is turned on to output a negative potential to one of the transmission lines .
本発明にかかる連系インバータ装置によれば、CPU等の制御部が不要であり、回路構成を単純にできるので、信頼性に優れ、安価に構成できるという効果を奏する。また、任意の電圧や周波数に対しても、それらに同期して送電できるので適用範囲が広いという効果を奏する。また、停電対応の単独運転防止機能については、受動的に行われるので系統への影響が全くないという効果を奏する。 According to the interconnected inverter device according to the present invention, a control unit such as a CPU is unnecessary, and the circuit configuration can be simplified. Therefore, there is an effect that the configuration is excellent in reliability and inexpensive. In addition, any voltage and frequency can be transmitted in synchronism with them, so that the application range is wide. In addition, the isolated operation prevention function corresponding to the power failure is passively performed, so that there is no effect on the system.
以下に、本発明にかかる連系インバータ装置の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。また、以下に示す回路構成は、その一例を示すものであり、本発明の技術的意義を逸脱しない範囲内で種々の変形が可能である。 Embodiments of a connected inverter device according to the present invention will be described below in detail with reference to the drawings. Note that the present invention is not limited to the embodiments. The circuit configuration shown below shows an example, and various modifications can be made without departing from the technical significance of the present invention.
実施の形態1.
図1は、本発明にかかる連系インバータ装置の構成を示す回路図である。同図において、入力端子と出力端子と有した連系インバータ装置10は、電源周波数に同期した制御を行う電源周波数同期制御回路16と、電源周波数同期制御回路16からの制御を受ける一対のスイッチング部14,15と、電源周波数よりも高い周波数のPWM制御を行うPWM制御回路19と、PWM制御回路19からの制御を受ける一対のスイッチング部17,18と、一対のスイッチング部17,18の間に逆直列に接続される一対のダイオード34,36と、そして、一対のスイッチング部14,15,17,18およびダイオード34,36で構成される回路を上下に2分する形で挿入された直流出力発生部20およびチョッパコイル21の直列回路とを備えている。なお、連系インバータ装置10の入力端子には商用電源11が接続され、出力端子には負荷12が接続されている。
Embodiment 1 FIG.
FIG. 1 is a circuit diagram showing a configuration of a connected inverter device according to the present invention. In the figure, a connected
つぎに、図1に示したこの実施の形態の連系インバータ装置10の回路構成について説明する。同図において、電源周波数同期制御回路16およびPWM制御回路19は、それぞれ連系インバータ装置10内の電源ラインに接続される。一対のスイッチング部14,15は、電界効果トランジスタ(以下「FET」と呼称)などのスイッチング素子を具備してなり、スイッチング部14の一端(ドレイン端子)が電源ラインの一方に接続され、スイッチング部15の一端(ドレイン端子)が電源ラインの他方に接続される。また、一対のスイッチング部14,15の各他端(ソース端子)同士は接続される。一方、同様なスイッチング素子を具備してなる一対のスイッチング部17,18のうち、スイッチング部17の一端(ソース端子)は電源ラインの一方に接続され、他端(ドレイン端子)はダイオード34のカソード端子に接続される。同様に、スイッチング部18の一端(ソース端子)は電源ラインの他方に接続され、他端(ドレイン端子)はダイオード36のカソード端子に接続される。他方、ダイオード34,36の各アノード端子同士が接続され、この接続端にはチョッパコイル21の一端が接続される。チョッパコイル21の他端は、直流出力発生部20の正極側に接続される。直流出力発生部20の負極側は、一対のスイッチング部14,15の他端同士の接続点に接続される。なお、同図において、直列回路を構成する直流出力発生部20およびチョッパコイル21、スイッチング部17およびダイオード34、ならびにスイッチング部18およびダイオード36については、その接続順序を逆にしても差し支えない。
Next, the circuit configuration of the
つぎに、図1に示す連系インバータ装置10の動作について説明する。同図において、電源周波数同期制御回路16は商用電源11から供給された出力波形(電圧または電流波形)の極性を判定し、その極性に基づいてスイッチング部14,15のオン/オフを制御する。なお、スイッチング部14,15が同時オンとなることはなく、これらのスイッチング部14,15を通じた貫通電流が防止される。したがって、電源周波数同期制御回路16は出力波形の極性のみを判定すればよく、その電圧値を検出する必要はない。一方、PWM制御回路19は、商用電源11が供給した出力波形の極性を判定し、その極性に基づいてスイッチング部17,18のオン/オフを制御(PWM制御)する。PWM制御回路19が行うPWM制御は、電源周波数同期制御回路16が行う制御に比べて高速な制御を行う。なお、これらの制御の詳細については後述する。
Next, the operation of the
ダイオード34,36の逆直列接続回路は、スイッチング部17,18の両者が同時にオンした場合に商用電源11からこれらのスイッチング部17,18に流れ込む電流(貫通電流)を防止するために挿入されており、ダイオード34が正の半サイクルに対して、ダイオード36が負の半サイクルに対してその役目を担う。チョッパコイル21には予め直流出力発生部20からの直流電流が流されるが、この直流電流をオフさせるとチョッパコイル21に逆起電力が発生する。この逆起電力に基づく電流が、負荷12に対して供給される。このとき、スイッチング部17,18は、負荷12に供給される電流の電流路を形成する役目を担う。なお、この逆起電力に基づく電流は、逆起電力の大きさに依存して商用電源11側にも流れる場合がある。例えば、商用電源11の電圧が100Vのときに10Aの負荷電流が流れる場合に、チョッパコイル21に1kVA以上の逆起電力が発生するとすれば、負荷12に対する供給電力以外の余剰電力が商用電源11側にも逆流する。
The reverse series connection circuit of the
つぎに、上述の動作をさらに詳細に説明する。図2は、商用電源11の正の半サイクルにおいてチョッパコイル21に電磁エネルギーを蓄積させる場合の電流の流れを図1に示す回路上に示した図であり、図3は、商用電源11の正の半サイクルにおいてチョッパコイル21に蓄積された電磁エネルギーを負荷に流す場合の電流の流れを図1に示す回路上に示した図である。なお、これらの図に図示した太線の部分が、回路に流れる電流を示している。まず、図2において、商用電源11の正の半サイクル(すなわち、電源ラインの一端側が正の電圧値)において、商用電源11は、負荷12に対して所定の電流を供給する(回路電流は不図示)。この正の半サイクル時に、スイッチング部14,17がオフの状態に制御され、スイッチング部15,18がオンの状態に制御されると、直流出力発生部20からの電流が、チョッパコイル21→ダイオード36→スイッチング部18→スイッチング部15のルートで流れ、チョッパコイル21に電磁エネルギーが蓄積される。
Next, the above operation will be described in more detail. FIG. 2 is a diagram showing the flow of current on the circuit shown in FIG. 1 when electromagnetic energy is accumulated in the
つぎに、同じく正の半サイクルにおいて、スイッチング部14をオフの状態に保持し、スイッチング部15をオンの状態に保持したまま、スイッチング部18をオフの状態に制御し、スイッチング部17をオンの状態に制御すると、図3に示すように、チョッパコイル21からに蓄積された電磁エネルギーが、ダイオード34→スイッチング部17→負荷12→スイッチング部15のルートで流れる。すなわち、チョッパコイル21に蓄積された電磁エネルギーが負荷12に対して供給される。チョッパコイル21に蓄積される電磁エネルギーの放出は、短時間で行われるため、PWM制御回路19は、スイッチング部17,18のオン/オフを商用電源11の周期よりも短い周期で交互に繰り返すことにより、チョッパコイル21に蓄積される電磁エネルギーの放出を効率的に行うことができる。また、商用電源11の負の半サイクルにおいては、スイッチング部14をオン、スイッチング部15をオフの状態に制御し、スイッチング部17,18を上述のようなオン/オフ切替制御を行うことでチョッパコイル21に蓄積された電磁エネルギーを負荷12に供給することができる。
Next, in the same positive half cycle, the switching
図4は、図1に示した連系インバータ装置回路の各サイクルにおける各スイッチング部に対する制御信号を示すタイムチャートである。なお、同図のタイムチャートとでは、制御信号の振幅が出力されているときに当該スイッチング部がオンの状態に制御されるものとして示している。同図に示すように、商用電源11の電源電圧(A)が、正の半サイクル(t=0〜t1)では、上述のように、スイッチング部14がオフの状態に制御され(B)、スイッチング部15がオンの状態に制御される(C)。一方、スイッチング部17,18は、PWM制御回路19によって、例えば、同図のようにPWM制御される(D,E)。
FIG. 4 is a time chart showing control signals for each switching unit in each cycle of the interconnection inverter device circuit shown in FIG. In the time chart of the figure, the switching unit is controlled to be turned on when the amplitude of the control signal is output. As shown in the figure, when the power supply voltage (A) of the
一方、商用電源11の電源電圧(A)が、負の半サイクル(t=t1〜t2)では、チョッパコイル21に対する電磁エネルギーの蓄積は、直流出力発生部20から、チョッパコイル21→ダイオード34→スイッチング部17→スイッチング部14のルートで流れる電流により行われ、また、チョッパコイル21に蓄積された電磁エネルギーの放出は、チョッパコイル21→ダイオード36→スイッチング部18→負荷12→スイッチング部14のルートで流れる電流により行われる。したがって、負の半サイクル時の各スイッチング部に対する制御信号は、正の半サイクルのときと全く逆の制御信号が出力される。なお、同図では、前段のサイクル(t=0〜t2)と、後段のサイクル(t=t2〜t4)では、スイッチング部17,18に対する制御パルス幅が異なっている。この相違は、負荷12に供給する電流量を制御するためである。例えば、前段のサイクルよりも後段のサイクルの方が、電磁エネルギー蓄積時間と電磁エネルギー放出時間との合計に対する電磁エネルギー放出時間の比が大きいので、後段のサイクルの方が、より多くの電流を負荷12に対して供給することができる。このように、スイッチング部17,18を制御する制御信号のパルス幅を可変制御することで、負荷12に対する供給電流を制御することができる。
On the other hand, when the power supply voltage (A) of the
以上説明したように、この実施の形態の連系インバータ装置によれば、チョッパコイルに蓄積された電磁エネルギーを電源周波数に同期して負荷に供給するようにしているので、CPU等の制御部が不要であり、回路構成を単純にできるので、信頼性に優れ、安価に構成できるという効果を奏する。また、任意の電圧や周波数に対しても、それらに同期して送電できるので、適用範囲が広いという効果を奏する。また、停電対応の単独運転防止機能を受動的に行われるので系統への影響が全くないという効果を奏する。 As described above, according to the interconnection inverter device of this embodiment, the electromagnetic energy accumulated in the chopper coil is supplied to the load in synchronization with the power supply frequency. Since it is not necessary and the circuit configuration can be simplified, there is an effect that it is excellent in reliability and can be configured at low cost. Further, since power can be transmitted in synchronism with any voltage or frequency, there is an effect that the application range is wide. Moreover, since the independent operation prevention function corresponding to a power failure is passively performed, there is an effect that there is no influence on the system.
なお、直流出力発生部20としては、例えば、一次電池、二次電池、あるいは直流発電機などの任意の出力源を用いることができる。また、直流発電機では、電機子巻線や界磁巻線がインダクタとしての機能を有しているので、本発明のチョッパコイル21の機能をこれらの巻線にて代用することができる。
In addition, as the direct-current
実施の形態2.
図5は、本発明の実施の形態2にかかる連系インバータ装置に備えられる電源周波数同期制御回路16の構成例を示す回路図である。実施の形態1では、PWM制御回路19がPWM制御を行う場合には、スイッチング部17,18を交互にオン/オフさせるスイッチング制御を行っていたが、この実施の形態では、交流サイクルの各半サイクルにおいて、一方のスイッチング部のみをスイッチング制御し、他方のスイッチング部はスイッチング制御せずに常にオンの状態に保持しておくことで、実施の形態1と同等の機能を実現するものである。すなわち、この実施の形態の連系インバータ装置10は、スイッチング制御の回数を削減することにより、電力消費効率を高めるように改善したものである。
Embodiment 2. FIG.
FIG. 5 is a circuit diagram showing a configuration example of the power frequency
図5において、トランス41は、一次巻線411および二次巻線412を備えている。一次巻線411は、連系インバータ装置10内の電源ラインに接続される。また、二次巻線412は、中間タップを有し、その一端は、電流制限抵抗42aと定電圧素子43aの直列接続回路を介してスイッチング部14の制御端(ゲート端子)に接続され、その他端は、電流制限抵抗42bと定電圧素子43bの直列接続回路を介してスイッチング部15の制御端(ゲート端子)に接続される。また、二次巻線412の中間タップは、スイッチング部14とスイッチング部15の接続点に接続され、その接続点とスイッチング部14,15の各制御端との間には、それぞれバイアス抵抗44a,44bが接続される。
In FIG. 5, the
つぎに、図5に示す電源周波数同期制御回路16の動作について説明する。なお、説明の容易性を確保するため、前提事項として以下の事項を仮定する。まず、商用電源11の電最大電圧を100Vとし、直流出力発生部20の出力電圧を10Vとする。また、トランス41の一次巻線411と二次巻線412の巻数比は1:1とし、定電圧素子43a,43bの定電圧設定値は各5Vとする。また、スイッチング部14,15は各制御端に0V以上の電圧が印加された場合にゲーティングされるものとする。
Next, the operation of the power supply frequency
図5において、正の半サイクルにおいて、商用電源11の出力が最大値(+100V)のとき、トランス41の二次巻線412の他端(スイッチング部15の制御端に接続される側)と中間タップとの間には+50V程度の出力が現れるので、この出力は5Vの定電圧素子43bを通過してスイッチング部15をゲーティングする。一方、商用電源11の出力が+10V〜0Vのとき、トランス41の二次巻線412の他端と中間タップとの間に現れる出力電圧は5V以下となるので、スイッチング部15はゲーティングされない。
5, in the positive half cycle, when the output of the
また、負の半サイクルでは、商用電源11の出力が最小値(−100V)のとき、トランス41の二次巻線412の一端(スイッチング部14の制御端に接続される側)と中間タップとの間には+50V程度の出力が現れるので、この出力は5Vの定電圧素子43a通過してスイッチング部14をゲーティングする。一方、商用電源11の出力が−10V〜0Vのとき、トランス41の二次巻線412の一端と中間タップとの間に現れる出力電圧は5V以下となるので、スイッチング部14はゲーティングされない。
Further, in the negative half cycle, when the output of the
上述の内容を商用電源の交流信号波形上に示すと図6のようになる。すなわち、図6は、連系インバータ装置10のスイッチング部14,15の制御範囲を交流信号波形上に示した図である。同図に示す“ON”の区間のうち、+10V〜+100Vの範囲は、スイッチング部15がオンとなり、スイッチング部14はオフの状態が保持され、−100V〜−10Vの範囲は、スイッチング部14がオンとなり、スイッチング部15はオフの状態が保持される。また、“OFF”の区間である−10V〜+10Vの範囲は、スイッチング部14,15ともにオフの状態が保持され、あるいはオフの状態に設定される。
FIG. 6 shows the above contents on the AC signal waveform of the commercial power supply. That is, FIG. 6 is a diagram showing the control range of the switching
なお、ここで示した+10V、あるいは−10Vという設定電圧は、定電圧素子43a,43bの設定定電圧値5Vの2倍であり、直流出力発生部20の出力電圧値に適合させたものである。もし、図5の構成で、直流出力発生部20の出力電圧値が20Vであり、トランス41の一次巻線411と二次巻線412の巻数比が1:1であれば、定電圧素子43a,43bの設定定電圧値をそれぞれ10Vに設定すればよい。一方、定電圧素子43a,43bとして5Vの設定定電圧値のものを用いる場合には、トランス41の一次巻線411と二次巻線412の巻数比を2:1とすればよく、図5に示す電源周波数同期制御回路16と同等の回路構成となる。
The set voltage of + 10V or −10V shown here is twice the set constant voltage value 5V of the
図7は、図5に示す電源周波数同期制御回路16を備えた連系インバータ装置回路の各サイクルにおける各スイッチング部に対する制御信号を示すタイムチャートである。なお、スイッチング部14,15の制御状態については、上述した内容と重複するので説明を省略する。
FIG. 7 is a time chart showing control signals for each switching unit in each cycle of the interconnected inverter device circuit including the power supply frequency
図1において、実施の形態1の制御態様の場合には、正の半サイクル時にスイッチング部15がオンの状態に設定されているので、電源ラインの一端側の電圧値が直流出力発生部20の出力電圧値よりも低いときに、チョッパコイル21→ダイオード34→スイッチング部17→商用電源11→スイッチング部15→直流出力発生部20のルートで流れる電流路が存在するため、スイッチング部17をオンに設定する時間をチョッパコイル21を通じて負荷に流す間に限定するようにしていた。しかしながら、この実施の形態では、図7に示すように、電源ラインの一端側の電圧値が直流出力発生部20の出力電圧値よりも低いとき、すなわち、電源電圧値が0V〜+10Vの間において、スイッチング部15がオフとなるように制御しているので、上述のような懸念は生じない。したがって、スイッチング部17をオンに設定する時間を制限する必要はなく、正の半サイクルにおいて常時オンに設定することができる。このことは、負の半サイクルにおいても同様であり、電源ラインの他端側の電圧値が直流出力発生部20の出力電圧値よりも低いとき、すなわち、電源電圧値が−10V〜0Vの間において、スイッチング部14がオフとなるように制御することで、スイッチング部18が常時オンとなるように制御することができる。
In FIG. 1, in the case of the control mode of the first embodiment, the switching
以上説明したように、この実施の形態の連系インバータ装置によれば、チョッパコイルに蓄積された電磁エネルギーを電源周波数に同期して負荷に供給するとともに、スイッチング制御回数を削減するようにしていうるで、実施の形態1の効果に加えて、電力消費効率が増大するという効果を奏する。 As described above, according to the interconnection inverter device of this embodiment, the electromagnetic energy accumulated in the chopper coil can be supplied to the load in synchronization with the power supply frequency, and the number of times of switching control can be reduced. Thus, in addition to the effect of the first embodiment, there is an effect that the power consumption efficiency is increased.
なお、直流出力発生部20としては、例えば、一次電池、二次電池、あるいは直流発電機などの任意の出力源を用いることができる。また、直流発電機では、電機子巻線や界磁巻線がインダクタとしての機能を有しているので、本発明のチョッパコイル21の機能をこれらの巻線にて代用することができる。
In addition, as the direct-current
以上のように、本発明にかかる連系インバータ装置は、簡易な構成で系統連系できるインバータ装置として有用であり、また、系統連系システム全体の安定度を損なわない系統連系装置として大きく貢献できる。 As described above, the interconnection inverter device according to the present invention is useful as an inverter device capable of grid interconnection with a simple configuration, and greatly contributes as a grid interconnection device that does not impair the stability of the entire grid interconnection system. it can.
10 連系インバータ装置
11 商用電源
12 負荷
14,15,17,18 スイッチング部
16 電源周波数同期制御回路
19 PWM制御回路
20 直流出力発生部
21 チョッパコイル
34,36 ダイオード
41 トランス
411 一次巻線
412 二次巻線
42a,42b 電流制限抵抗
43a,43b 定電圧素子
44a,44b バイアス抵抗
DESCRIPTION OF
Claims (2)
前記伝送線路に並列に接続されかつ互いに直列接続された第3スイッチング素子、第1整流素子、第4スイッチング素子および第2整流素子と、
前記第1スイッチング素子と前記第2スイッチング素子の接続点と、前記第3スイッチング素子と前記第1整流素子の直列回路と前記第4スイッチング素子と前記第2整流素子の直列回路との接続点と、の間に直列接続された直流電源およびインダクターと、
前記伝送線路の電圧位相を検知する検出手段と、
を有し、
前記第1整流素子は、該第1整流素子の前記伝送線路の一方の側に接続されている端の電位が前記伝送線路の一方の線の電位より低い場合該第1整流素子に流れる電流を遮断し、
前記第2整流素子は、該第2整流素子の前記伝送線路の他方の側に接続されている端の電位が前記伝送線路の他方の線の電位より低い場合該第2整流素子に流れる電流を遮断し、
前記伝送線路の一方の線の電圧位相が正であることを前記検知手段が検知したとき、
前記第2スイッチング素子をオン制御しかつ記第3スイッチング素子と前記第4スイッチング素子とを交互にオン/オフ制御することにより、前記伝送線路の一方の線に正の電位を出力し、
前記伝送線路の一方の線の電圧位相が負であることを前記検知手段が検知したとき、
前記第1スイッチング素子をオン制御しかつ前記第3スイッチング素子と前記第4スイッチング素子とを交互にオン/オフ制御することにより、前記伝送線路の一方の線に負の電位を出力することを特徴とする連系インバータ装置。 A first switching element and a second switching element connected in parallel to each other and connected in series to a transmission line for supplying an alternating current power to a load;
A third switching element connected in parallel to the transmission line and connected in series with each other, a first rectifying element, a fourth switching element and a second rectifying element;
A connection point of the first switching element and the second switching element, a connection point of a series circuit of the third switching element and the first rectifying element, and a series circuit of the fourth switching element and the second rectifying element; DC power supply and inductor connected in series between
Detecting means for detecting a voltage phase of the transmission line;
Have
The first rectifier element is configured to generate a current flowing through the first rectifier element when a potential of an end connected to one side of the transmission line of the first rectifier element is lower than a potential of one line of the transmission line. Shut off,
The second rectifying element has a current flowing through the second rectifying element when the potential of the end connected to the other side of the transmission line of the second rectifying element is lower than the potential of the other line of the transmission line. Shut off,
When the detection means detects that the voltage phase of one line of the transmission line is positive,
By turning on the second switching element and alternately turning on / off the third switching element and the fourth switching element, a positive potential is output to one line of the transmission line,
When the detection means detects that the voltage phase of one line of the transmission line is negative,
A negative potential is output to one line of the transmission line by turning on the first switching element and alternately turning on / off the third switching element and the fourth switching element. Connected inverter device.
前記伝送線路に並列に接続されかつ互いに直列接続された第3スイッチング素子、第1整流素子、第4スイッチング素子および第2整流素子と、
前記第1スイッチング素子と前記第2スイッチング素子の接続点と、前記第3スイッチング素子と前記第1整流素子の直列回路と前記第4スイッチング素子と前記第2整流素子の直列回路との接続点、との間に直列接続された直流電源およびインダクターと、
前記伝送線路の電圧位相および電圧値を検知する検出手段と、
を有し、
前記第1整流素子は、該第1整流素子の前記伝送線路の一方の側に接続されている端の電位が前記伝送線路の一方の線の電位より低い場合該第1整流素子に流れる電流を遮断し、
前記第2整流素子は、該第2整流素子の前記伝送線路の他方の側に接続されている端の電位が前記伝送線路の他方の線の電位より低い場合該第2整流素子に流れる電流を遮断し、
前記伝送線路の一方の線の電圧位相が正であることを前記検知手段が検知したときに、前記第3スイッチング素子をオン制御しかつ前記第4スイッチング素子をオン/オフ制御した上で、さらに前記伝送線路の一方の線の電圧値が規定値を満たすことを前記検知手段が検知したときに、前記第2スイッチング素子をオン制御することにより、前記伝送線路の一方の線に正の電位を出力し、
前記伝送線路の一方の線の電圧位相が負であることを前記検知手段が検知したときに、前記第4スイッチング素子をオン制御しかつ前記第3スイッチング素子をオン/オフ制御した上で、さらに前記伝送線路の一方の線の電圧値が規定値を満たすことを前記検知手段が検知したときに、前記第1スイッチング素子をオン制御することにより、前記伝送線路の一方の線に負の電位を出力することを特徴とする連系インバータ装置。 A first switching element and a second switching element connected in parallel to each other and connected in series to a transmission line for supplying an alternating current power to a load;
A third switching element connected in parallel to the transmission line and connected in series with each other, a first rectifying element, a fourth switching element and a second rectifying element;
A connection point of the first switching element and the second switching element; a connection point of a series circuit of the third switching element and the first rectifying element; and a series circuit of the fourth switching element and the second rectifying element; DC power supply and inductor connected in series between
Detecting means for detecting a voltage phase and a voltage value of the transmission line;
Have
The first rectifier element is configured to generate a current flowing through the first rectifier element when a potential of an end connected to one side of the transmission line of the first rectifier element is lower than a potential of one line of the transmission line. Shut off,
The second rectifying element has a current flowing through the second rectifying element when the potential of the end connected to the other side of the transmission line of the second rectifying element is lower than the potential of the other line of the transmission line. Shut off,
When the detection means detects that the voltage phase of one line of the transmission line is positive, the third switching element is turned on and the fourth switching element is turned on / off. When the detection means detects that the voltage value of one line of the transmission line satisfies a specified value, a positive potential is applied to one line of the transmission line by turning on the second switching element. Output,
When the detection means detects that the voltage phase of one line of the transmission line is negative, the fourth switching element is on-controlled and the third switching element is on-off controlled, and When the detection means detects that the voltage value of one line of the transmission line satisfies a specified value, a negative potential is applied to the one line of the transmission line by turning on the first switching element. A connected inverter device that outputs .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004184210A JP3767899B2 (en) | 2004-06-22 | 2004-06-22 | Interconnected inverter device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004184210A JP3767899B2 (en) | 2004-06-22 | 2004-06-22 | Interconnected inverter device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006014407A JP2006014407A (en) | 2006-01-12 |
JP3767899B2 true JP3767899B2 (en) | 2006-04-19 |
Family
ID=35780977
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004184210A Expired - Fee Related JP3767899B2 (en) | 2004-06-22 | 2004-06-22 | Interconnected inverter device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3767899B2 (en) |
-
2004
- 2004-06-22 JP JP2004184210A patent/JP3767899B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006014407A (en) | 2006-01-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5929703B2 (en) | DC / DC converter | |
JP4715429B2 (en) | AC / DC converter | |
EP1605576A1 (en) | Device and method for extending the input voltage range of a DC/DC converter | |
JP2019176605A (en) | Zero current detection circuit for bridgeless totem-pole power factor improving converter, and bridgeless totem-pole power factor improving converter | |
US9621046B2 (en) | Power converter for driving a switch based on current command and current flowing therein | |
JP2015162919A (en) | power conversion circuit system | |
JP4591198B2 (en) | Magnetic field detector for DC-DC converter | |
JP2008228491A (en) | Control method for inverter device | |
US7002818B2 (en) | Power converter with improved output switching timing | |
JP6286380B2 (en) | Power converter | |
JP2015223056A (en) | Exciting current detection circuit, exciting current detection method, control circuit of inverter circuit, and power supply device | |
JP3767899B2 (en) | Interconnected inverter device | |
JP5351944B2 (en) | Power converter | |
JP7405041B2 (en) | Converter equipment and power supply equipment | |
JP4972583B2 (en) | Inverter and method of suppressing demagnetization | |
JP4684758B2 (en) | Power supply | |
JP4964106B2 (en) | High-speed pulse power supply | |
JP5055212B2 (en) | Welding power supply and welding machine | |
JP2017118758A (en) | Switching element drive power supply circuit | |
JP2013243859A (en) | Inverter gate control circuit and inverter power supply device having the inverter gate control circuit | |
CN109075716B (en) | Clock-controlled power supply unit with galvanic isolation | |
JP2019106809A (en) | Insulation type switching power supply | |
JP2003259642A (en) | Contactless power supply unit | |
WO2013038963A1 (en) | Inverter device | |
JP2011109900A (en) | Dc power supply device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051122 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051227 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060124 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060130 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |