JP3761019B2 - Inverter circuit - Google Patents
Inverter circuit Download PDFInfo
- Publication number
- JP3761019B2 JP3761019B2 JP2000052121A JP2000052121A JP3761019B2 JP 3761019 B2 JP3761019 B2 JP 3761019B2 JP 2000052121 A JP2000052121 A JP 2000052121A JP 2000052121 A JP2000052121 A JP 2000052121A JP 3761019 B2 JP3761019 B2 JP 3761019B2
- Authority
- JP
- Japan
- Prior art keywords
- switching elements
- switching element
- voltage
- load
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Inverter Devices (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、低電圧、大電流を必要とする負荷の給電回路に適したインバータ回路に関するものである。
【0002】
【従来の技術】
図6は、特公平7−20378号公報に記載されたこの種のインバータ回路の従来技術である。
図において、1は直流電源(電圧Ed)、2a,2bは直流電源1の両端に直列接続された直流電圧源としての分圧用のコンデンサ、3a,3bはコンデンサ2aに並列接続されたMOSFET等のスイッチング素子、3c,3dはコンデンサ2bに並列接続されたスイッチング素子対、4a〜4dは各スイッチング素子3a〜3dにそれぞれ逆並列接続されたダイオード、5は一端がスイッチング素子3a,3b同士の接続点に接続されたコンデンサ、7は一次巻線の一端が前記コンデンサ5の他端に接続され、他端がスイッチング素子3c,3d同士の接続点に接続された変圧器、6は変圧器7の二次巻線の両端に接続された負荷であり、低電圧、大電流を必要とする誘導加熱装置等である。
【0003】
このインバータ回路においては、スイッチング素子の耐電圧の2倍の直流中間電圧Edがスイッチング素子3a〜3dの直列回路両端に印加され、±Ed/4の負荷電圧とスイッチング素子の許容電流の2倍の負荷電流を供給するように動作する。
また、前記変圧器7は、インバータ回路の出力電圧を1/2倍にし、出力電流を2倍にして負荷6に供給する機能を持つ。
【0004】
その動作を詳述すると、上記従来技術では、直列接続された2つのスイッチング素子対のそれぞれ外側のスイッチング素子3a,3dと、内側のスイッチング素子3b,3cとを交互にスイッチングすることにより、負荷6に交流電力を供給する。
つまり、直流中間電圧Edを分圧するコンデンサ2a,2bが並列接続された各スイッチング素子対の中の一方のスイッチング素子がオンするので、各スイッチング素子3a〜3dには、直流中間電圧Edの1/2以下が印加されることになる。
【0005】
外側のスイッチング素子3a,3dがオンしているとき、電流はコンデンサ5を介して負荷6に供給されるため、図示の極性で電圧が印加されているコンデンサ5の電圧が差し引かれ、変圧器7の一次巻線に電圧(+Ed/2)が印加される。また、内側のスイッチング素子3b,3cがオンしているとき、コンデンサ5の電圧(−Ed/2)が変圧器7の一次巻線に印加されることになる。
【0006】
【発明が解決しようとする課題】
図6に示したインバータ回路では、出力電圧を1/2倍、出力電流を2倍にするためにインバータ回路の出力側に変圧器が接続されており、装置全体が大形化するとともにコストが高くなるという問題があった。
そこで本発明は、出力側に変圧器を設けなくても低電圧、大電流の負荷に対して所望の交流電力を供給できるようにしたインバータ回路を提供しようとするものである。
【0007】
【課題を解決するための手段】
上記課題を解決するため、請求項1記載の発明は、各々2個のスイッチング素子の直列回路からなる第1、第2のスイッチング素子対を直列に接続し、各スイッチング素子対に並列に直流電圧源を接続するとともに、各スイッチング素子対を構成する2個のスイッチング素子同士の接続点と、2つのスイッチング素子対同士の接続点またはスイッチング素子対の一端との間に、コンデンサと負荷との直列回路を形成して構成され、各スイッチング素子対の上アームのスイッチング素子同士と下アームのスイッチング素子同士とを一括して交互にオン・オフさせるものである。
【0008】
本発明においては、スイッチング素子対に並列に接続されたコンデンサ電圧と負荷側に接続されたコンデンサ電圧との組合せにより、負荷の両端にそれぞれ直流中間電圧Edを±1/(2×2)倍にした電圧を出力し、負荷には電流を並列的に供給してスイッチング素子の許容電流の2倍の電流を流すことができる。
【0009】
請求項2記載の発明は、各々2個のスイッチング素子の直列回路からなる3つ以上のスイッチング素子対を直列に接続し、各スイッチング素子対に並列に直流電圧源を接続するとともに、各スイッチング素子対を構成する2個のスイッチング素子同士の接続点と、2つのスイッチング素子対同士の接続点またはスイッチング素子対の一端との間に、コンデンサと負荷との直列回路を形成して構成され、各スイッチング素子対の上アームのスイッチング素子同士と下アームのスイッチング素子同士とを一括して交互にオン・オフさせるものである。
【0010】
【発明の実施の形態】
以下、図に沿って本発明の実施形態を説明する。まず、図1は請求項1に記載した発明の実施形態を示す回路図であり、図6と同一の構成要素には同一の参照符号を付してある。
【0011】
図1の実施形態は、図6と同様にスイッチング素子対が2個直列に接続されている。すなわち、スイッチング素子の耐電圧の2倍の電圧を供給する直流電源1に直流電圧源としての分圧用のコンデンサ2a,2bの直列回路が接続され、コンデンサ2aには直列接続されたMOSFET等の第1、第2のスイッチング素子3a,3bが、コンデンサ2bには直列接続された第3、第4のスイッチング素子3c,3dがそれぞれ並列に接続されている。
ここで、スイッチング素子3a,3bは第1のスイッチング素子対を構成し、スイッチング素子3c,3dは第2のスイッチング素子対を構成している。また、各スイッチング素子3a〜3dには、逆並列にダイオード4a〜4dが接続されている。
【0012】
更に、スイッチング素子3a,3b同士の接続点と負荷6の一端との間にコンデンサ5aが接続され、スイッチング素子3c,3d同士の接続点と負荷6の一端との間にコンデンサ5bが接続されている。また、負荷6の他端はスイッチング素子3b,3c同士の接続点に接続されている。
上記接続構成は、見方を変えれば、スイッチング素子3a,3b同士の接続点と第1、第2のスイッチング素子対同士の接続点との間、及び、スイッチング素子3c,3d同士の接続点と第1、第2のスイッチング素子対同士の接続点との間に、何れも負荷6とコンデンサ5a(またはコンデンサ5b)との直列回路が形成されるものである。
コンデンサ5a,5bは、直流分電圧Ed/4を分担する目的ばかりでなく、インダクタンス負荷との直列共振コンデンサ、負荷の偏磁防止用直流分カットコンデンサ等を兼ねることができる。
【0013】
上記実施形態の動作を、図2、図3を用いて説明する。なお、図3は本実施形態におけるスイッチング素子3a〜3dの動作を示すタイミングチャート、並びに各部の電圧、電流波形図である。ここで、図3における電圧の極性は図1に矢印で示すとおりであり、電流については図1の矢印方向を正方向とする。
この実施形態では、直列接続された第1、第2のスイッチング素子対の、それぞれ上アームのスイッチング素子(第1、第3のスイッチング素子)3a,3cと下アームのスイッチング素子(第2、第4のスイッチング素子)3b,3dとを一括して交互にオン・オフすることにより、負荷6に低電圧、大電流の交流電力を供給する。
【0014】
まず、図2(A)に示すように第1、第3のスイッチング素子3a,3cがオン状態、第2、第4のスイッチング素子3b,3dがオフ状態のとき、スイッチング素子3aから出力された電流は、コンデンサ5a→負荷6→コンデンサ2a→スイッチング素子3aの経路で流れる。これにより、負荷6には、コンデンサ2aの電圧(+Ed/2)にコンデンサ5aの電圧(−Ed/4)を足し合わせた電圧(+Ed/4)が印加される。
また、スイッチング素子3cから出力された電流は、コンデンサ5b→負荷6→スイッチング素子3cの経路で流れる。すなわち、上記スイッチング素子3aを流れる電流と並列的な経路をとる。このため、負荷6には、コンデンサ5bの電圧(+Ed/4)が印加される。
【0015】
次に、図2(B)に示すように第2、第4のスイッチング素子3b,3dがオン状態、第1、第3のスイッチング素子3a,3cがオフ状態のとき、電流はスイッチング素子3b→負荷6→コンデンサ5a→スイッチング素子3bの経路を流れ、負荷6には、コンデンサ5aの電圧(−Ed/4)が印加される。
また、他の電流は、スイッチング素子3d→コンデンサ2b→負荷6→コンデンサ5b→スイッチング素子3dの経路で並列的に流れ、負荷6には、コンデンサ2bの電圧(−Ed/2)にコンデンサ5bの電圧(+Ed/4)を足し合わせた電圧(−Ed/4)が印加される。
【0016】
上記のようにこの実施形態では、従来技術と同様に、直流中間電圧Edを分圧したコンデンサ2a,2bが並列接続された、第1、第2のスイッチング素子対の中の上アームまたは下アームのスイッチング素子がオンするので、各スイッチング素子3a〜3dには何れも直流中間電圧Edの1/2以下が印加される。
また、スイッチング素子に逆並列接続されたダイオードに電流が流れるときは、負荷6に印加される電圧は同じであり、電流が逆方向となる。
以後、スイッチング素子3a,3cと3b,3dとのオン・オフを交互に繰り返すことにより、負荷6には、±Ed/4の電圧とスイッチング素子の許容電流の2倍の電流とによる交流電力が供給される。
【0017】
次いで、請求項2に記載した発明の実施形態を図4に示す。この実施形態では、各々2個のスイッチング素子の直列回路からなる第1〜第3のスイッチング素子対が直列に接続されている。
すなわち、スイッチング素子の耐電圧の3倍の電圧を供給する直流電源1に分圧用のコンデンサ2a,2b,2cの直列回路が接続され、コンデンサ2aには直列接続された第1、第2のスイッチング素子3a,3bが、コンデンサ2bには直列接続された第3、第4のスイッチング素子3c,3dが、コンデンサ2cには直列接続された第5、第6のスイッチング素子3e,3fがそれぞれ並列に接続されている。ここで、第1、第2のスイッチング素子3a,3bは第1のスイッチング素子対を構成し、第3、第4のスイッチング素子3c,3dは第2のスイッチング素子対を構成し、第5、第6のスイッチング素子3e,3fは第3のスイッチング素子対を構成している。また、各スイッチング素子3a〜3fには、逆並列にダイオード4a〜4fが接続されている。
【0018】
更に、スイッチング素子3a,3b同士の接続点と負荷6の一端との間にコンデンサ5aが接続され、スイッチング素子3c,3d同士の接続点と負荷6の一端との間にコンデンサ5bが接続されているとともに、スイッチング素子3e,3f同士の接続点と負荷6の一端との間にコンデンサ5cが接続されている。また、負荷6の他端はスイッチング素子3e,3f同士の接続点に接続されている。
【0019】
上記接続構成は、見方を変えれば、スイッチング素子3a,3b同士の接続点と第2、第3のスイッチング素子対同士の接続点との間、スイッチング素子3c,3d同士の接続点と第2、第3のスイッチング素子対同士の接続点との間、及び、スイッチング素子3e,3f同士の接続点と第2、第3のスイッチング素子対同士の接続点との間に、何れも負荷6とコンデンサ(5aまたは5bまたは5c)との直列回路が形成されるものである。
【0020】
この実施形態では、直列接続された第1、第2、第3のスイッチング素子対の、各々上アームのスイッチング素子(第1、第3、第5のスイッチング素子)3a,3c,3eと下アームのスイッチング素子(第2、第4、第6のスイッチング素子)3b,3d,3fとを一括して交互にオン・オフすることにより、負荷6に低電圧、大電流の交流電力を供給する。
その際の電流経路の図示は省略するが、各分圧用コンデンサ2a,2b,2cの電圧がEd/3である状態で上述したようなスイッチングを行い、負荷側コンデンサ5a,5b,5cの電圧を図示するようにEd/2,Ed/6,Ed/6(それぞれの極性を矢印で示す)とすれば、負荷6には、±Ed/6の電圧とスイッチング素子の許容電流の3倍の電流とによる交流電力が供給されることになる。
【0021】
次に、図5は請求項2の発明の他の実施形態を示している。図4と異なるのは、図5では第2のスイッチング素子対を構成するスイッチング素子3c,3d同士の接続点が負荷6の一端に直接接続され、負荷6の他端が、コンデンサ8a,8b,8cを介して、スイッチング素子3b,3c同士(第1、第2のスイッチング素子対同士)の接続点、同3d,3e同士(第2、第3のスイッチング素子対同士)の接続点、スイッチング素子3fとコンデンサ2cとの接続点(直流電源1の負極)にそれぞれ接続されている点である。
【0022】
この実施形態においても、第1、第3、第5のスイッチング素子3a,3c,3eと第2、第4、第6のスイッチング素子3b,3d,3fとを一括して交互にオン・オフすることにより、負荷6に低電圧、大電流の交流電力を供給する。上述したようなスイッチングを行い、出力側コンデンサ5a,5b,8a,8b,8cの電圧を図示するようにEd/3,Ed/3,Ed/6,Ed/6,Ed/2(それぞれの極性を矢印で示す)とすれば、負荷6には、図4の実施形態と同様に±Ed/6の電圧とスイッチング素子の許容電流の3倍の電流とによる交流電力が供給されるものである。
【0023】
なお、本発明は一般に、2個のスイッチング素子の直列回路からなるスイッチング素子対がn(nは2以上の整数)個直列接続されたインバータ回路であって、スイッチング素子の耐電圧のn倍以上の直流電圧が電源として供給された場合に、スイッチング素子を必要個数直列接続する等の手段によらずに、各スイッチング素子に印加される電圧を耐電圧以下にし、また変圧器等を用いることなく、1/(2×n)の負荷電圧でスイッチング素子の許容電流のn倍の負荷電流を供給することができる。
【0024】
なお、上記実施形態では、インバータ回路を構成するスイッチング素子としてMOSFETを用いているが、他のスイッチング素子(例えばGTO等の自己消弧形素子)を使用しても良い。
【0025】
【発明の効果】
以上のように本発明によれば、従来のように変圧器等を用いることなく低電圧、大電流の交流出力が得られるため、信頼性が高く、小形かつ低コストのインバータ回路を提供することができる。特に本発明は、低電圧、大電流を必要とする誘導加熱装置等の電源装置に適用すると有効である。
【図面の簡単な説明】
【図1】請求項1に記載した発明の実施形態を示す回路図である。
【図2】図1の実施形態の動作説明図である。
【図3】図1の実施形態におけるスイッチング素子の動作を示すタイミングチャート、並びに各部の電圧、電流波形図である。
【図4】請求項2に記載した発明の実施形態を示す回路図である。
【図5】請求項2に記載した発明の他の実施形態を示す回路図である。
【図6】従来技術を示す回路図である。
【符号の説明】
1 直流電源
2a,2b,2c,5a,5b,5c,8a,8b,8c コンデンサ
3a〜3f スイッチング素子
4a〜4f ダイオード
6 負荷[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an inverter circuit suitable for a power supply circuit for a load that requires a low voltage and a large current.
[0002]
[Prior art]
FIG. 6 shows a prior art of this type of inverter circuit described in Japanese Patent Publication No. 7-20378.
In the figure, 1 is a DC power supply (voltage E d ), 2a and 2b are voltage dividing capacitors as DC voltage sources connected in series at both ends of the
[0003]
In this inverter circuit, a DC intermediate voltage Ed that is twice the withstand voltage of the switching element is applied across the series circuit of the
Further, the transformer 7 has a function of doubling the output voltage of the inverter circuit and doubling the output current and supplying the
[0004]
The operation will be described in detail. In the above prior art, the
That is, since one switching element in each switching element pair in which the
[0005]
Since the current is supplied to the
[0006]
[Problems to be solved by the invention]
In the inverter circuit shown in FIG. 6, a transformer is connected to the output side of the inverter circuit in order to double the output voltage and double the output current. There was a problem of becoming higher.
Accordingly, the present invention is intended to provide an inverter circuit that can supply desired AC power to a low-voltage, large-current load without providing a transformer on the output side.
[0007]
[Means for Solving the Problems]
In order to solve the above-mentioned problem, the invention according to
[0008]
In the present invention, the combination of the capacitor voltage connected in parallel to the switching element pair and the capacitor voltage connected to the load side allows the DC intermediate voltage E d to be ± 1 / (2 × 2) times at both ends of the load. Thus, the current can be supplied in parallel to the load, and a current twice as much as the allowable current of the switching element can flow.
[0009]
According to a second aspect of the present invention, three or more switching element pairs each consisting of a series circuit of two switching elements are connected in series, a DC voltage source is connected in parallel to each switching element pair, and each switching element A series circuit of a capacitor and a load is formed between a connection point between two switching elements constituting the pair and a connection point between the two switching element pairs or one end of the switching element pair. The switching elements of the upper arm and the switching elements of the lower arm of the switching element pair are alternately turned on / off collectively.
[0010]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings. First, FIG. 1 is a circuit diagram showing an embodiment of the invention described in
[0011]
In the embodiment of FIG. 1, two pairs of switching elements are connected in series as in FIG. That is, a series circuit of voltage dividing
Here, the
[0012]
Further, a capacitor 5a is connected between a connection point between the
From a different viewpoint, the connection configuration described above includes a connection point between the
The
[0013]
The operation of the above embodiment will be described with reference to FIGS. FIG. 3 is a timing chart showing the operation of the
In this embodiment, upper arm switching elements (first and third switching elements) 3a and 3c and lower arm switching elements (second and second switching elements) of the first and second switching element pairs connected in series, respectively. 4 switching elements) 3b and 3d are alternately turned on and off collectively to supply low-voltage, large-current AC power to the
[0014]
First, as shown in FIG. 2A, when the first and
Further, the current output from the switching element 3c flows through the path of the
[0015]
Next, as shown in FIG. 2B, when the second and
The other current flows in parallel through the path of switching
[0016]
As described above, in this embodiment, as in the prior art, the upper arm or the lower of the first and second switching element pairs in which the
Further, when a current flows through a diode connected in reverse parallel to the switching element, the voltage applied to the
Thereafter, the
[0017]
Next, an embodiment of the invention described in
That is, a series circuit of
[0018]
Further, a capacitor 5a is connected between a connection point between the switching
[0019]
From the viewpoint of the above connection configuration, the connection point between the switching
[0020]
In this embodiment, the upper arm switching elements (first, third, and fifth switching elements) 3a, 3c, and 3e and the lower arm of the first, second, and third switching element pairs that are connected in series. The switching elements (second, fourth, and sixth switching elements) 3b, 3d, and 3f are alternately turned on and off collectively to supply low-voltage and large-current AC power to the
Although illustration of the current path at that time is omitted, the switching as described above is performed in a state where the voltages of the
[0021]
Next, FIG. 5 shows another embodiment of the invention of
[0022]
Also in this embodiment, the first, third, and
[0023]
In general, the present invention is an inverter circuit in which n (n is an integer of 2 or more) switching element pairs each formed of a series circuit of two switching elements, and is n times or more the withstand voltage of the switching element. When a direct current voltage is supplied as a power source, the voltage applied to each switching element is set to a withstand voltage or less without using a necessary number of switching elements connected in series, and without using a transformer or the like. , 1 / (2 × n) of load current can be supplied at a load voltage n times the allowable current of the switching element.
[0024]
In the above embodiment, a MOSFET is used as a switching element constituting the inverter circuit. However, another switching element (for example, a self-extinguishing element such as GTO) may be used.
[0025]
【The invention's effect】
As described above, according to the present invention, since a low voltage, large current AC output can be obtained without using a transformer or the like as in the prior art, a highly reliable, small and low cost inverter circuit is provided. Can do. In particular, the present invention is effective when applied to a power supply apparatus such as an induction heating apparatus that requires a low voltage and a large current.
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing an embodiment of the invention as set forth in
FIG. 2 is an operation explanatory diagram of the embodiment of FIG. 1;
FIG. 3 is a timing chart showing the operation of the switching element in the embodiment of FIG. 1, and voltage and current waveform diagrams of each part.
FIG. 4 is a circuit diagram showing an embodiment of the invention as set forth in
FIG. 5 is a circuit diagram showing another embodiment of the invention described in
FIG. 6 is a circuit diagram showing a conventional technique.
[Explanation of symbols]
1
Claims (2)
各スイッチング素子対を構成する2個のスイッチング素子同士の接続点と、2つのスイッチング素子対同士の接続点またはスイッチング素子対の一端との間に、コンデンサと負荷との直列回路を形成して構成され、
各スイッチング素子対の上アームのスイッチング素子同士と下アームのスイッチング素子同士とを一括して交互にオン・オフさせることを特徴とするインバータ回路。First and second switching element pairs each consisting of a series circuit of two switching elements are connected in series, a DC voltage source is connected in parallel to each switching element pair, and
A series circuit of a capacitor and a load is formed between a connection point between two switching elements constituting each switching element pair and a connection point between the two switching element pairs or one end of the switching element pair. And
An inverter circuit characterized in that the switching elements of the upper arm and the switching elements of the lower arm of each pair of switching elements are alternately turned on and off at once.
各スイッチング素子対を構成する2個のスイッチング素子同士の接続点と、2つのスイッチング素子対同士の接続点またはスイッチング素子対の一端との間に、コンデンサと負荷との直列回路を形成して構成され、
各スイッチング素子対の上アームのスイッチング素子同士と下アームのスイッチング素子同士とを一括して交互にオン・オフさせることを特徴とするインバータ回路。Three or more switching element pairs each consisting of a series circuit of two switching elements are connected in series, a DC voltage source is connected in parallel to each switching element pair, and
A series circuit of a capacitor and a load is formed between a connection point between two switching elements constituting each switching element pair and a connection point between the two switching element pairs or one end of the switching element pair. And
An inverter circuit characterized in that the switching elements of the upper arm and the switching elements of the lower arm of each pair of switching elements are alternately turned on and off at once.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000052121A JP3761019B2 (en) | 2000-02-23 | 2000-02-23 | Inverter circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000052121A JP3761019B2 (en) | 2000-02-23 | 2000-02-23 | Inverter circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001238463A JP2001238463A (en) | 2001-08-31 |
JP3761019B2 true JP3761019B2 (en) | 2006-03-29 |
Family
ID=18573688
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000052121A Expired - Fee Related JP3761019B2 (en) | 2000-02-23 | 2000-02-23 | Inverter circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3761019B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105247775B (en) * | 2013-07-08 | 2017-12-26 | 株式会社村田制作所 | Power transformation circuit, power transmission system and power conversion system |
CN107422779B (en) * | 2017-08-21 | 2019-02-22 | 南京矽力杰半导体技术有限公司 | Voltage regulator |
CN112350569B (en) * | 2020-09-29 | 2022-08-16 | 北京交通大学 | Isolated resonant switch capacitor converter |
-
2000
- 2000-02-23 JP JP2000052121A patent/JP3761019B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001238463A (en) | 2001-08-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6859372B2 (en) | Bridge-buck converter with self-driven synchronous rectifiers | |
JPH02501704A (en) | DC/DC power converter | |
JP2579077B2 (en) | Inverter welding power supply | |
KR970077923A (en) | AC current source circuit for converting DC voltage to AC current | |
JP3761019B2 (en) | Inverter circuit | |
US6005779A (en) | Rectification and inversion circuits | |
US6657872B2 (en) | Voltage converter | |
JP3656223B2 (en) | High output generation circuit | |
JP2988405B2 (en) | Switching power supply circuit | |
JPH07135769A (en) | Dc resonance converter | |
JPWO2007116444A1 (en) | Power supply device and power supply control method | |
JP4644950B2 (en) | Switching power supply | |
JPH0431830Y2 (en) | ||
JPH1169815A (en) | Power supply unit | |
JP2001086750A (en) | Power-supply unit | |
JP3501132B2 (en) | Power supply for magnetron drive | |
JPH04271275A (en) | Snubber circuit for rectifier | |
JP3246159B2 (en) | DC-AC converter | |
JPH11145791A (en) | Pulsating power unit with bias function | |
JP3729050B2 (en) | Inverter device | |
JPH08149854A (en) | Bridge type inverter device | |
JPH10225143A (en) | Inverter device | |
JPH0311078B2 (en) | ||
JPH06311761A (en) | Power supply apparatus | |
JPS6392265A (en) | Dc-dc converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20031209 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20031226 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040205 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050930 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051011 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051222 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060104 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |