JP3753986B2 - Semiconductor device manufacturing method and substrate processing apparatus - Google Patents
Semiconductor device manufacturing method and substrate processing apparatus Download PDFInfo
- Publication number
- JP3753986B2 JP3753986B2 JP2002021367A JP2002021367A JP3753986B2 JP 3753986 B2 JP3753986 B2 JP 3753986B2 JP 2002021367 A JP2002021367 A JP 2002021367A JP 2002021367 A JP2002021367 A JP 2002021367A JP 3753986 B2 JP3753986 B2 JP 3753986B2
- Authority
- JP
- Japan
- Prior art keywords
- boron
- film formation
- boron trichloride
- substrate
- pressure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Description
【0001】
【発明の属する技術分野】
本発明は、半導体装置の製造方法および基板処理装置に関し、特に、減圧CVD法(化学気相堆積法)によって、ポリシリコンゲルマニウムまたはアモルファスシリコンゲルマニウムを成膜する半導体装置の製造方法および基板処理装置に関する。
【0002】
【従来の技術】
IC、LSI等の半導体デバイスを製造する工程においては、減圧CVD法(化学気相堆積法)によって、基板上に薄膜を成膜することが行われている。そのような成膜工程の中の一つとして、減圧CVD法によって、シリコンゲルマニウム膜を形成することが試みられている。
【0003】
シリコンゲルマニウムは、目的のデバイスによって、例えばヘテロ接合型バイポーラトランジスタ(HBT)ではベース領域にエピタキシャルシリコンゲルマニウムを成長させることやMOSトランジスタではゲート電極部分にポリシリコンゲルマニウム膜を形成することが試みられている。
【0004】
従来の減圧CVD装置によるポリシリコンゲルマニウム成膜において、ボロンをドーピングするのにジボラン(B2H6)が用いられていた。しかし、ジボランを用いた場合、バッチ処理である縦型減圧CVD装置においては、ウェハ面内・ウェハ面間でのシリコンゲルマニウム膜中でのボロン(B)濃度均一性を確保することが困難であった。そこで、ジボランの代替ドーピングガスとして三塩化ホウ素(BCl3)を用いることが行われた。三塩化ホウ素は、ジボランと比較して反応性が低いため、ガス流れ方向に対して、それほど消費が多くないので、ボロン濃度面間均一性を確保できる。またウェハ間隔が5.2mmピッチ程度と狭くても、三塩化ホウ素はウェハ中心部まで行き渡り、ボロン濃度面内均一性も良くなることがわかっている。
【0005】
【発明が解決しようとする課題】
シリコンゲルマニウム膜中でのボロン濃度の適正値は適用デバイス部分によって異なり、例えば、ゲート電極用では低抵抗化するために高濃度のボロンを導入する。ジボランによるシリコンゲルマニウム膜中のボロン濃度はジボラン分圧に比例して単調増加することがわかっている。しかしながら、塩素を含んでいる三塩化ホウ素の場合どのような挙動を示すのかわかっていない。そこで、三塩化ホウ素をドーピングガスとして用いた場合の、シリコンゲルマニウム膜中のボロンの挙動を明らかにすることは、適正な濃度のボロンドーピングを実行する上で、重要な課題となる。
【0006】
本発明の目的は、上記課題を解決し、減圧CVD法によって、適正なボロンドーピング濃度のボロンドープポリシリコンゲルマニウムまたはボロンドープアモルファスシリコンゲルマニウムを成膜することを可能とする半導体装置の製造方法および基板処理装置を提供することにある。
【0007】
【課題を解決するための手段】
前記課題を解決するために、本発明は、請求項1に記載のように、
反応ガスとしてモノシランとモノゲルマンとを使用し、反応炉内において、減圧CVD法により、基板上にMOSトランジスタのゲート電極としてボロンドープポリシリコンゲルマニウムまたはボロンドープアモルファスシリコンゲルマニウムを成膜する半導体装置の製造方法において、前記反応炉内の圧力を30Pa以上120Pa以下とし、ドーピングガスとして三塩化ホウ素を用い、成膜時における前記三塩化ホウ素の分圧を0.2Pa以上1Pa以下とし、成膜時における前記反応炉内の温度を450℃以上500℃以下とし、成膜時におけるモノシランに対する三塩化ホウ素の流量比を0.000017〜0.028とすることを特徴とする半導体装置の製造方法を構成する。
【0008】
また、本発明は、請求項2に記載のように、
基板上にMOSトランジスタのゲート電極としてボロンドープポリシリコンゲルマニウムまたはボロンドープアモルファスシリコンゲルマニウムを成膜する基板処理装置であって、前記基板を処理する反応管と、前記反応管内の前記基板を加熱するヒータと、前記反応管内に成膜用ガスであるモノシランを供給するノズルと、成膜用ガスであるモノゲルマンを供給するノズルと、ドーピングガスである三塩化ホウ素を供給するノズルと、前記反応管内を排気する排気管と、前記反応管内の圧力を30Pa以上120Pa以下とし、成膜時における前記反応炉内の温度を450℃以上500℃以下とし、成膜時におけるモノシランに対する三塩化ホウ素の流量比を0.000017〜0.028とし、成膜時の前記三塩化ホウ素の分圧を0.2Pa以上1Pa以下に制御する制御装置とを有することを特徴とする基板処理装置を構成する。
【0009】
【発明の実施の形態】
本発明者らは鋭意検討の結果、三塩化ホウ素をドーピングガスとして用いた場合においてシリコンゲルマニウム膜中に取り込まれるボロン濃度と三塩化ホウ素の分圧との関係を究明し、その結果に基づいて本発明をなすに到った。
【0010】
本発明に係る半導体装置の製造方法は、本発明に係る基板処理装置の一つである縦型減圧CVD装置において、反応ガスとしてモノシラン(SiH4)及びモノゲルマン(GeH4)、ドーピングガスとして三塩化ホウ素を使用し、ウェハ上にボロンドープポリシリコンゲルマニウムまたはボロンドープアモルファスシリコンゲルマニウムを成膜するものである。
【0011】
上記縦型減圧CVD装置の一例であるホットウォール縦型減圧CVD装置の反応炉構造概略図を図1に示す。図において、ホットウォール炉を構成し、基板を加熱する4ゾーン(U、CU、CLおよびL)に分かれたヒータ6の内側に、反応炉11の外筒である石英製のアウターチューブ1およびアウターチューブ1内部のインナーチューブ2が設置されており、この2種のチューブの間をメカニカルブースタポンプ7およびドライポンプ8を用いて真空引きしている。従って、インナーチューブ2内側に4本の途中供給ノズル12から反応ガスとしてモノゲルマン、SiH4+GeH4ノズル13から反応ガスとしてモノシランとモノゲルマンとの混合ガス、さらにBCl3ノズル14からドーピングガスとして三塩化ホウ素が導入され、反応ガスとドーピングガスとはインナーチューブ2内を上昇し、2種のチューブ1、2の間を下降して排気される。なお、各ガスの供給流量は各ガス供給系にそれぞれ設けられた図示しない流量制御装置により制御される。
【0012】
複数枚の基板であるウェハ4が垂直方向に積層されて装填された積載基板支持具である石英製のボート3(例えば8インチウェハ用、ウェハ間間隔5.2mmピッチ)はインナーチューブ2内に設置され、反応ガスにさらされた時に気相中およびウェハ4表面での反応により、ウェハ4上にボロンドープシリコンゲルマニウム薄膜が形成される。その際、反応炉11内の圧力を制御するために、N2バラスト用バルブ16を通して窒素(N2)を排気系に導入し、その窒素の流量を、コントローラ17が、圧力計15の出力信号に基づいて制御する。なお、三塩化ホウ素の分圧は、炉内圧力と、総流量、BCl3流量の比率を調整することにより制御する。しかし、炉内圧力(成長圧力)は、ウェハ面内の膜厚均一性に大きく影響を及ぼすので、本実施形態では、BCl3の流量を増減させることで、BCl3分圧を制御している。すなわち、本実施形態では、N2バラスト用バルブ16と圧力計15とコントローラ17とで構成される圧力制御装置と、三塩化ホウ素の流量を制御する流量制御装置(図示せず)とが請求項2に記載の、三塩化ホウ素の分圧を制御する制御装置を構成している。
【0013】
断熱板5はボート3と装置下部との間を断熱するためのものである。また9はボート回転軸であり、10はステンレス製蓋である。
【0014】
図2は、図1に示した基板処理装置を用いる成膜手順を示している。
【0015】
まず、複数枚のウェハ4をボート3に投入し、反応炉11内を成膜温度に安定化させた後、ウェハ4を装填したボート3を反応炉11内にロード(挿入)する。リアクター(反応炉11)内を排気し、ボート3やチューブ1、2に吸着した水分等を脱離させるためにN2パージを行う。
【0016】
その後、リアクター内リークチェックを行った後、各原料ガスの流量を設定し、反応炉11内に各ガスを流しながら成長圧力になるようN2バラストによって安定化させる。このとき、BCl3分圧は成長圧力と総流量、BCl3流量の比率の関係で決まる。しかし、前述のように、成長圧力はウェハ4面内の膜厚均一性に大きく影響を及ぼすので、本実施形態では、BCl3流量を増減させることでBCl3分圧を制御する。そして反応炉11内の成長圧力が安定した後、成膜を行う。
【0017】
成膜が終了したら、反応ガスの流入を停止し、配管内をN2でサイクルパージし、N2でリアクター(反応炉11)内を大気圧まで戻す。大気圧に戻ったらボート3をアンロードし、ウェハ4を自然冷却する。最後にウェハ4をボート3から取り出す。
【0018】
実施の形態例を以下に示す。
【0019】
図1に示す基板処理装置を用いて、8インチウェハに対してボロンドープシリコンゲルマニウムを成膜した。
【0020】
この場合の成膜条件は成膜温度450〜500℃、成長圧力30〜120Pa、GeH4/SiH4=0.038、BCl3/SiH4=0.000017〜0.028とした。なお、これらの比(GeH4/SiH4、BCl3/SiH4)は、それぞれ、SiH4に対するGeH4、BCl3の流量比を示している。
【0021】
図3は、三塩化ホウ素の分圧を1.02×10−4〜2(Pa)の範囲で制御した内の0.05〜2Paまでの、三塩化ホウ素の分圧とボロン濃度との関係を示す。
【0022】
図3に示すように、三塩化ホウ素分圧を増加させることで単調増加し、三塩化ホウ素分圧“a”点でボロン濃度がおおよそ飽和することがわかった。この点は、シリコンゲルマニウム膜中に取り込まれるボロンの固溶限界領域付近にある。したがって、三塩化ホウ素の分圧を“a”点における分圧すなわち0.1Pa以上とすることにより、ボロンを最大限にドーピングすることができる。また、これから三塩化ホウ素の分圧を制御することにより任意のボロン濃度を得ることができることが判る。
【0023】
図4は、三塩化ホウ素によってドーピングされたボロンドープシリコンゲルマニウム膜の成膜直後のボロン濃度と抵抗率の関係を示した図である。図から、ボロン濃度の増加と共に抵抗率が低下していることがわかる。逆に、ボロン濃度の低下と共に、抵抗率は増加し、“b”点以下のボロン濃度になると抵抗率が高くなり過ぎ好ましくない。また、ボロン濃度が“c”点より高くなると、ボロン濃度が増加するにもかかわらず、抵抗率が高くなる傾向があり好ましくない。これらのことから、“b”点以上“c”点以下のボロン濃度範囲が、低抵抗化が必要であるゲート電極にとって適した範囲であるといえる。なお、図4の“b”点、“c”点におけるボロン濃度は図3の“d”点、“e”点におけるボロン濃度に対応している。従って、前述のようなゲート電極に適したボロン濃度範囲のシリコンゲルマニウム膜は、三塩化ホウ素の分圧を、図3の“d”点における分圧すなわち0.2Pa以上、“e”点における分圧すなわち1Pa以下とすることによって、成膜されることが判る。なお、三塩化ホウ素の分圧を1Paよりも大きくしても、図3に示したように、膜中のボロン濃度はわずかに増大するのみであり、しかも、図4に示したように、抵抗率は上昇するので、実用上有利ではない。
【0024】
このことから、三塩化ホウ素の分圧を、0.2Pa以上、1Pa以下とすることで、ゲート電極に適したボロン濃度のシリコンゲルマニウム膜を得ることができることが判る。このようなシリコンゲルマニウム膜の抵抗率は、成膜温度450〜500℃における成膜直後に実現するものであり、このことから、高温(500℃よりも高い温度)のアニール処理工程を用いなくても、低温(500℃以下)処理工程のみによって、低抵抗のシリコンゲルマニウム膜を成膜することができることが判る。
【0025】
なお、上記成膜条件を適宜決定すればアモルファス、ポリの何れの成膜も可能である。
【0026】
以上に説明したように、本発明の実施によって、縦型減圧CVD装置におけるボロンドープポリシリコンゲルマニウムまたはボロンドープアモルファスシリコンゲルマニウムを成膜する半導体の製造方法および基板処理装置において、三塩化ホウ素の分圧を制御することによりゲート電極に適したボロン濃度を得ることができ、高温のアニール処理工程を用いなくても低温で低抵抗化することができる半導体装置の製造方法および基板処理装置を提供することができる。
【0027】
【発明の効果】
本発明の実施によって、減圧CVD法によって、適正なボロン濃度のボロンドープポリシリコンゲルマニウムまたはボロンドープアモルファスシリコンゲルマニウムを成膜することを可能とする半導体装置の製造方法および基板処理装置を提供することができる。
【図面の簡単な説明】
【図1】本発明の実施の形態例である縦型減圧CVD装置の反応炉構造概略を示す図である。
【図2】減圧CVD法による成膜手順を説明する図である。
【図3】成膜工程中における三塩化ホウ素分圧とシリコンゲルマニウム膜中のボロン濃度との関係を示す図である。
【図4】シリコンゲルマニウム膜中のボロン濃度とシリコンゲルマニウム膜抵抗率との関係を示す図である。
【符号の説明】
1…アウターチューブ、2…インナーチューブ、3…ボート、4…ウェハ、5…断熱板、6…ヒータ、7…メカニカルブースタポンプ、8…ドライポンプ、9…ボート回転軸、10…ステンレス製蓋、11…反応炉、12…途中供給ノズル、13…SiH4+GeH4ノズル、14…BCl3ノズル、15…圧力計、16…N2バラスト用バルブ、17…コントローラ。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device manufacturing method and a substrate processing apparatus, and more particularly to a semiconductor device manufacturing method and a substrate processing apparatus for depositing polysilicon germanium or amorphous silicon germanium by a low pressure CVD method (chemical vapor deposition method). .
[0002]
[Prior art]
In a process of manufacturing a semiconductor device such as an IC or LSI, a thin film is formed on a substrate by a low pressure CVD method (chemical vapor deposition method). As one of such film formation processes, attempts have been made to form a silicon germanium film by a low pressure CVD method.
[0003]
For silicon germanium, attempts are being made to grow epitaxial silicon germanium in the base region in a heterojunction bipolar transistor (HBT), for example, and to form a polysilicon germanium film in the gate electrode portion in a MOS transistor, depending on the target device. .
[0004]
In polysilicon germanium film formation by a conventional low pressure CVD apparatus, diborane (B 2 H 6 ) has been used to dope boron. However, when diborane is used, it is difficult to ensure the uniformity of boron (B) concentration in the silicon germanium film within the wafer surface and between the wafer surfaces in the vertical vacuum CVD apparatus that is a batch process. It was. Therefore, boron trichloride (BCl 3 ) has been used as an alternative doping gas for diborane. Since boron trichloride is less reactive than diborane, it does not consume much in the gas flow direction, so it is possible to ensure uniformity between boron concentration surfaces. Further, it is known that even when the wafer interval is as narrow as about 5.2 mm pitch, boron trichloride spreads to the center of the wafer and the boron concentration in-plane uniformity is improved.
[0005]
[Problems to be solved by the invention]
The appropriate value of the boron concentration in the silicon germanium film varies depending on the device part to be applied. For example, in the case of a gate electrode, a high concentration of boron is introduced to reduce the resistance. It is known that the boron concentration in the silicon germanium film due to diborane increases monotonically in proportion to the diborane partial pressure. However, the behavior of boron trichloride containing chlorine is not known. Therefore, clarifying the behavior of boron in the silicon germanium film when boron trichloride is used as a doping gas is an important issue in performing boron doping at an appropriate concentration.
[0006]
SUMMARY OF THE INVENTION An object of the present invention is to provide a semiconductor device manufacturing method and substrate capable of solving the above-described problems and depositing boron-doped polysilicon germanium or boron-doped amorphous silicon germanium having an appropriate boron doping concentration by a low pressure CVD method. It is to provide a processing apparatus.
[0007]
[Means for Solving the Problems]
In order to solve the above-mentioned problem, the present invention as described in claim 1,
Manufacture of a semiconductor device using monosilane and monogermane as reaction gases and depositing boron-doped polysilicon germanium or boron-doped amorphous silicon germanium as a gate electrode of a MOS transistor on a substrate by a low pressure CVD method in a reaction furnace In the method, the pressure in the reactor is set to 30 Pa to 120 Pa, boron trichloride is used as a doping gas, the partial pressure of the boron trichloride at the time of film formation is set to 0.2 Pa to 1 Pa, and at the time of film formation The temperature in the reaction furnace is set to 450 ° C. or more and 500 ° C. or less, and the flow ratio of boron trichloride to monosilane during film formation is set to 0.000017 to 0.028. .
[0008]
Further, the present invention provides the following, as described in
A substrate processing apparatus for forming boron-doped polysilicon germanium or boron-doped amorphous silicon germanium on a substrate as a gate electrode of a MOS transistor, a reaction tube for processing the substrate, and a heater for heating the substrate in the reaction tube A nozzle for supplying monosilane as a film forming gas into the reaction tube, a nozzle for supplying monogermane as a film forming gas, a nozzle for supplying boron trichloride as a doping gas, and the inside of the reaction tube. The exhaust pipe to be exhausted, the pressure in the reaction tube is set to 30 Pa to 120 Pa , the temperature in the reaction furnace at the time of film formation is set to 450 ° C. to 500 ° C., and the flow ratio of boron trichloride to monosilane at the time of film formation is and 0.000017 to 0.028, 0.2 the partial pressure of the boron trichloride in film formation constituting the substrate processing apparatus characterized by a control device for controlling the a least 1Pa or less.
[0009]
DETAILED DESCRIPTION OF THE INVENTION
As a result of intensive studies, the present inventors have investigated the relationship between the concentration of boron taken into the silicon germanium film and the partial pressure of boron trichloride when boron trichloride is used as a doping gas, and based on the results, Invented.
[0010]
A method for manufacturing a semiconductor device according to the present invention includes a vertical reduced pressure CVD apparatus which is one of the substrate processing apparatuses according to the present invention, wherein monosilane (SiH 4 ) and monogermane (GeH 4 ) are used as reaction gases, and three are used as doping gases. Boron chloride is used to deposit boron-doped polysilicon germanium or boron-doped amorphous silicon germanium on the wafer.
[0011]
FIG. 1 shows a schematic diagram of a reactor structure of a hot wall vertical vacuum CVD apparatus which is an example of the vertical vacuum CVD apparatus. In the figure, a quartz outer tube 1 and an outer tube, which are outer cylinders of a
[0012]
A quartz boat 3 (for example, for 8-inch wafers, a pitch between wafers of 5.2 mm) is a loading substrate support in which a plurality of wafers 4 are stacked and loaded in a vertical direction. A boron-doped silicon germanium thin film is formed on the wafer 4 by reaction in the gas phase and on the surface of the wafer 4 when placed and exposed to the reaction gas. At that time, in order to control the pressure in the
[0013]
The
[0014]
FIG. 2 shows a film forming procedure using the substrate processing apparatus shown in FIG.
[0015]
First, a plurality of wafers 4 are put into the
[0016]
Thereafter, after performing a leak check in the reactor, the flow rate of each raw material gas is set and stabilized by N 2 ballast so as to reach a growth pressure while flowing each gas into the
[0017]
After deposition is completed, the flow of the reaction gas is stopped, the pipe was cycle purged with N 2, returning the reactor (reactor 11) with N 2 to atmospheric pressure. When the pressure returns to atmospheric pressure, the
[0018]
Embodiments are shown below.
[0019]
Boron-doped silicon germanium was deposited on an 8-inch wafer using the substrate processing apparatus shown in FIG.
[0020]
The film formation conditions in this case were a film formation temperature of 450 to 500 ° C., a growth pressure of 30 to 120 Pa, GeH 4 / SiH 4 = 0.038, and BCl 3 / SiH 4 = 0.000017 to 0.028. These ratios (GeH 4 / SiH 4 , BCl 3 / SiH 4 ) indicate the flow ratios of GeH 4 and BCl 3 to SiH 4 , respectively.
[0021]
FIG. 3 shows the relationship between boron trichloride partial pressure and boron concentration from 0.05 to 2 Pa of which the partial pressure of boron trichloride is controlled in the range of 1.02 × 10 −4 to 2 (Pa). Indicates.
[0022]
As shown in FIG. 3, it was found that the boron trichloride monotonously increased by increasing the boron trichloride partial pressure, and the boron concentration was approximately saturated at the point of boron trichloride partial pressure “a”. This point is in the vicinity of the solid solution limit region of boron taken into the silicon germanium film. Therefore, boron can be doped to the maximum by setting the partial pressure of boron trichloride to the partial pressure at the point “a”, that is, 0.1 Pa or more. Also, it can be seen that an arbitrary boron concentration can be obtained by controlling the partial pressure of boron trichloride.
[0023]
FIG. 4 is a graph showing the relationship between the boron concentration and the resistivity immediately after the formation of the boron-doped silicon germanium film doped with boron trichloride. From the figure, it can be seen that the resistivity decreases as the boron concentration increases. On the other hand, the resistivity increases with a decrease in the boron concentration. If the boron concentration is lower than the “b” point, the resistivity becomes too high, which is not preferable. Further, if the boron concentration is higher than the “c” point, the resistivity tends to increase despite the increase in boron concentration, which is not preferable. From these facts, it can be said that the boron concentration range from the “b” point to the “c” point is a suitable range for a gate electrode that requires a reduction in resistance. Note that the boron concentrations at points “b” and “c” in FIG. 4 correspond to the boron concentrations at points “d” and “e” in FIG. Therefore, the silicon germanium film having a boron concentration range suitable for the gate electrode as described above has a partial pressure of boron trichloride that is a partial pressure at the point “d” in FIG. It can be seen that the film is formed when the pressure is set to 1 Pa or less. Even if the partial pressure of boron trichloride is higher than 1 Pa, the boron concentration in the film only slightly increases as shown in FIG. 3, and as shown in FIG. Since the rate rises, it is not practically advantageous.
[0024]
From this, it is understood that a boron germanium film having a boron concentration suitable for the gate electrode can be obtained by setting the partial pressure of boron trichloride to 0.2 Pa or more and 1 Pa or less. Such a resistivity of the silicon germanium film is realized immediately after film formation at a film formation temperature of 450 to 500 ° C., and therefore, a high temperature (temperature higher than 500 ° C.) annealing process is not used. However, it can be seen that a low-resistance silicon germanium film can be formed only by a low-temperature (500 ° C. or lower) processing step.
[0025]
Note that amorphous or poly film formation is possible if the film formation conditions are appropriately determined.
[0026]
As described above, in the semiconductor manufacturing method and substrate processing apparatus for depositing boron-doped polysilicon germanium or boron-doped amorphous silicon germanium in the vertical reduced pressure CVD apparatus according to the implementation of the present invention, the partial pressure of boron trichloride is increased. A method of manufacturing a semiconductor device and a substrate processing apparatus capable of obtaining a boron concentration suitable for a gate electrode by controlling the temperature and reducing the resistance at a low temperature without using a high temperature annealing process are provided. Can do.
[0027]
【The invention's effect】
By implementing the present invention, it is possible to provide a method of manufacturing a semiconductor device and a substrate processing apparatus capable of forming a boron-doped polysilicon germanium or boron-doped amorphous silicon germanium having an appropriate boron concentration by a low pressure CVD method. it can.
[Brief description of the drawings]
FIG. 1 is a diagram schematically showing a reaction furnace structure of a vertical reduced pressure CVD apparatus according to an embodiment of the present invention.
FIG. 2 is a diagram illustrating a film forming procedure by a low pressure CVD method.
FIG. 3 is a diagram showing a relationship between a partial pressure of boron trichloride and a boron concentration in a silicon germanium film during a film forming process.
FIG. 4 is a diagram showing a relationship between a boron concentration in a silicon germanium film and a silicon germanium film resistivity.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Outer tube, 2 ... Inner tube, 3 ... Boat, 4 ... Wafer, 5 ... Heat insulation board, 6 ... Heater, 7 ... Mechanical booster pump, 8 ... Dry pump, 9 ... Boat rotating shaft, 10 ... Stainless steel lid, 11 ... reactor, 12 ... halfway supply nozzle, 13 ... SiH 4 + GeH 4 nozzle, 14 ... BCl 3 nozzles, 15 ... pressure gauge, 16 ... N 2 ballast valve, 17 ... controller.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002021367A JP3753986B2 (en) | 2002-01-30 | 2002-01-30 | Semiconductor device manufacturing method and substrate processing apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002021367A JP3753986B2 (en) | 2002-01-30 | 2002-01-30 | Semiconductor device manufacturing method and substrate processing apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003224075A JP2003224075A (en) | 2003-08-08 |
JP3753986B2 true JP3753986B2 (en) | 2006-03-08 |
Family
ID=27744627
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002021367A Expired - Lifetime JP3753986B2 (en) | 2002-01-30 | 2002-01-30 | Semiconductor device manufacturing method and substrate processing apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3753986B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7772097B2 (en) | 2007-11-05 | 2010-08-10 | Asm America, Inc. | Methods of selectively depositing silicon-containing films |
-
2002
- 2002-01-30 JP JP2002021367A patent/JP3753986B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2003224075A (en) | 2003-08-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6686281B2 (en) | Method for fabricating a semiconductor device and a substrate processing apparatus | |
JP3265042B2 (en) | Film formation method | |
JP3437832B2 (en) | Film forming method and film forming apparatus | |
JP5383784B2 (en) | Semiconductor device manufacturing method, substrate processing method, and substrate processing apparatus | |
JP5697849B2 (en) | Semiconductor device manufacturing method and substrate processing apparatus | |
JP3356531B2 (en) | Method for forming boron-containing polysilicon film | |
JP5220049B2 (en) | Method for manufacturing silicon carbide semiconductor device | |
JP2006054432A (en) | Film forming method, film-forming device, and storage medium | |
KR20090037821A (en) | Method for forming poly-silicon film | |
KR100860683B1 (en) | Film forming method and heat treating device | |
JPH0786174A (en) | Film deposition system | |
US5677235A (en) | Method for forming silicon film | |
US5783257A (en) | Method for forming doped polysilicon films | |
JPH10321361A (en) | High frequency induction heating coil, semiconductor manufacture device, and manufacture of high frequency induction heating coil | |
JP3753986B2 (en) | Semiconductor device manufacturing method and substrate processing apparatus | |
JP3938877B2 (en) | Manufacturing method of semiconductor device | |
JP4792180B2 (en) | Semiconductor device manufacturing method, substrate processing method, and substrate processing apparatus | |
JP3806410B2 (en) | Semiconductor device manufacturing method and semiconductor manufacturing apparatus | |
JP2822756B2 (en) | Vapor phase growth apparatus and thin film forming method thereof | |
JP2001308085A (en) | Heat-treating method | |
JP4456341B2 (en) | Semiconductor device manufacturing method and substrate processing apparatus | |
JP3100702B2 (en) | Reduced pressure chemical reaction method and apparatus | |
EP4174209A1 (en) | Method of forming a doped polysilicon layer | |
US20020016051A1 (en) | Method for manufacturing semiconductor device, substrate treatment method, and semiconductor manufacturing apparatus | |
JPH07307292A (en) | Film formation method and low pressure cvd device used for film formation method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040929 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050516 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050614 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050803 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050830 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051017 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20051021 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051213 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051214 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3753986 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091222 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091222 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131222 Year of fee payment: 8 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |