JP3737424B2 - Game machine - Google Patents

Game machine Download PDF

Info

Publication number
JP3737424B2
JP3737424B2 JP2001372061A JP2001372061A JP3737424B2 JP 3737424 B2 JP3737424 B2 JP 3737424B2 JP 2001372061 A JP2001372061 A JP 2001372061A JP 2001372061 A JP2001372061 A JP 2001372061A JP 3737424 B2 JP3737424 B2 JP 3737424B2
Authority
JP
Japan
Prior art keywords
payout
command
ball
switch
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001372061A
Other languages
Japanese (ja)
Other versions
JP2003169905A5 (en
JP2003169905A (en
Inventor
詔八 鵜川
貴之 石川
康男 神林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sankyo Co Ltd
Original Assignee
Sankyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sankyo Co Ltd filed Critical Sankyo Co Ltd
Priority to JP2001372061A priority Critical patent/JP3737424B2/en
Publication of JP2003169905A publication Critical patent/JP2003169905A/en
Publication of JP2003169905A5 publication Critical patent/JP2003169905A5/ja
Application granted granted Critical
Publication of JP3737424B2 publication Critical patent/JP3737424B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【０００１】
【発明の属する技術分野】
本発明は、遊技者が所定の遊技を行うことが可能なパチンコ遊技機やスロット機等の遊技機に関する。
【０００２】
【従来の技術】
遊技機として、遊技球などの遊技媒体を発射装置によって遊技領域に発射し、遊技領域に設けられている入賞口などの入賞領域に遊技媒体が入賞すると、所定個の賞球が遊技者に払い出されるものがある。さらに、表示状態が変化可能な可変表示部が設けられ、可変表示部の表示結果があらかじめ定められた特定表示態様となった場合に所定の遊技価値を遊技者に与えるように構成されたものがある。
【０００３】
なお、遊技価値とは、遊技機の遊技領域に設けられた可変入賞球装置の状態が打球が入賞しやすい遊技者にとって有利な状態になることや、遊技者にとって有利な状態となるための権利を発生させたりすることや、賞球払出の条件が成立しやすくなる状態になることである。
【０００４】
パチンコ遊技機では、特別図柄を表示する可変表示部の表示結果があらかじめ定められた特定表示態様の組合せとなることを、通常、「大当り」という。大当りが発生すると、例えば、大入賞口が所定回数開放して打球が入賞しやすい大当り遊技状態に移行する。そして、各開放期間において、所定個（例えば１０個）の大入賞口への入賞があると大入賞口は閉成する。そして、大入賞口の開放回数は、所定回数（例えば１６ラウンド）に固定されている。なお、各開放について開放時間（例えば２９．５秒）が決められ、入賞数が所定個に達しなくても開放時間が経過すると大入賞口は閉成する。また、大入賞口が閉成した時点で所定の条件（例えば、大入賞口内に設けられているＶゾーンへの入賞）が成立していない場合には、大当り遊技状態は終了する。
【０００５】
また、可変表示装置において最終停止図柄（例えば左右中図柄のうち中図柄）となる図柄以外の図柄が、所定時間継続して、特定表示態様と一致している状態で停止、揺動、拡大縮小もしくは変形している状態、または、複数の図柄が同一図柄で同期して変動したり、表示図柄の位置が入れ替わっていたりして、最終結果が表示される前で大当り発生の可能性が継続している状態（以下、これらの状態をリーチ状態という。）において行われる演出をリーチ演出という。また、リーチ演出を含む可変表示をリーチ可変表示という。リーチ状態において、変動パターンを通常状態における変動パターンとは異なるパターンにすることによって、遊技の興趣が高められている。そして、可変表示装置に可変表示される図柄の表示結果がリーチ状態となる条件を満たさない場合には「はずれ」となり、可変表示状態は終了する。遊技者は、大当りをいかにして発生させるかを楽しみつつ遊技を行う。
【０００６】
遊技機における遊技進行はマイクロコンピュータ等による遊技制御手段によって制御される。可変表示部に表示される識別情報、キャラクタ画像および背景画像は、マイクロコンピュータの指示に応じて画像データを生成して可変表示部側に転送するビデオディスプレイプロセッサ（ＶＤＰ）とによって制御されるが、マイクロコンピュータが必要とするプログラム容量は大きい。
【０００７】
従って、プログラムを格納させるメモリ容量に制限のある遊技制御手段のマイクロコンピュータで可変表示部に表示される識別情報等を制御することはできず、遊技制御手段のマイクロコンピュータとは別の表示制御用のマイクロコンピュータ等による表示制御手段を搭載した図柄制御基板が設置される。遊技の進行を制御する遊技制御手段は、表示制御手段に対して表示制御のためのコマンドを送信する必要がある。
【０００８】
賞球払出の制御を行う払出制御手段が、遊技制御手段が搭載されている主基板とは別の払出制御基板に搭載されている場合、遊技の進行は主基板に搭載された遊技制御手段によって制御されるので、入賞にもとづく賞球個数は、遊技制御手段によって決定され、払出制御基板に送信される。一方、遊技媒体の貸し出しは、遊技の進行とは無関係であるから、一般に、遊技制御手段を介さず払出制御手段によって制御される。
【０００９】
以上のように、遊技機には、遊技制御手段の他に種々の制御手段が搭載されている。そして、遊技の進行を制御する遊技制御手段は、遊技状況に応じて動作指示を示す各コマンドを、各制御基板に搭載された各制御手段に送信する。以下、遊技制御手段その他の制御手段を電気部品制御手段といい、電気部品制御手段が搭載された基板を電気部品制御基板ということがある。
【００１０】
【発明が解決しようとする課題】
以上のように、遊技機には、遊技制御手段を初めとする種々の電気部品制御手段が搭載されている。一般に、各電気部品制御手段はマイクロコンピュータを含んだ構成とされる。そのような電気部品制御手段は、一般に、電源電圧が立ち上がると初期化処理を行い初期状態から制御を開始する。すると、停電等の不測の電源断が生じ、その後、電源復旧すると初期状態に戻ってしまうので、遊技者が得た遊技価値等が消滅してしまう等の問題が生ずることがある。そのような問題が生じないようにするには、電源電圧値の低下に伴なって発生される所定の信号に応じて遊技制御を中断し、そのときの制御状態を、遊技機に対する電力供給停止中でも電源バックアップされている記憶手段（バックアップ記憶手段）に保存し、電力供給が完全に停止するのを待つように制御すればよい。そのような遊技機は、記憶手段に遊技状態が保存されている状態で電力供給が再開されたら、保存されている制御状態にもとづいて遊技を再開するので、遊技者に不利益が与えられることが防止される。
【００１１】
しかし、上記のように保存されている制御状態にもとづいて遊技を再開する構成とする場合には、遊技制御手段は、電力供給停止時の制御状態に復旧させるためのコマンドを他の電気部品制御手段に対して送信するなどの各種の処理を実行する必要がある。上述したように、遊技制御手段にはプログラムを格納させるメモリ容量に制限があるので、遊技状態を復旧させるための処理を実行するために用いられるプログラムの容量は極力小さくすることが好ましい。そのためには、遊技状態を復旧させるための処理をより効率良く実行し得るようにすることが望まれる。
【００１２】
そこで、本発明は、遊技状態を復旧させるための処理を効率良く実行することができる遊技機を提供することを目的とする。
【００１３】
【課題を解決するための手段】
本発明による遊技機は、遊技者が所定の遊技を行うことが可能な遊技機であって、遊技の進行を制御し、定期的に発生するタイマ割込に応じて遊技制御処理を実行する遊技制御手段（例えばＣＰＵ５６を含む遊技制御手段、図６５に示す遊技制御手段５６１）と、遊技制御手段からのコマンドに従って遊技機に設けられた電気部品（例えば、球払出装置９７、可変表示装置９、図６５に示す電気部品８０２）を制御する電気部品制御手段（例えば、払出制御用ＣＰＵ３７１を含む払出制御手段、表示制御用ＣＰＵ１０１を含む表示制御手段、ランプ制御用ＣＰＵ３５１を含むランプ制御手段、図６５に示す電気部品制御手段８０１）と、遊技機への電力供給が停止しても所定期間は記憶内容を保持することが可能な変動データ記憶手段（例えば主基板３１が備える電源バックアップされたＲＡＭ５５や払出制御基板３７が備える電源バックアップされたＲＡＭ、図６５に示す変動データ記憶手段５５１）と、遊技機で用いられる所定の電源の状態を監視して、遊技機への電力の供給停止にかかわる検出条件（例えば監視電圧であるＶSL（＋３０Ｖ）の電圧値が＋２２Ｖまで低下したときに成立する条件）が成立したときに検出信号（例えば電源断信号、図６５に示す検出信号）を出力する電源監視手段（例えば電源監視用ＩＣ９０２、図６５に示す電源監視手段９１０ａ）とを備え、遊技制御手段が、電気部品制御手段にコマンドを送信するときにサブルーチン（例えばコマンドセット処理を実行するサブルーチン）コールによって呼び出したコマンド送信プログラム（例えばコマンドセット処理を実行するためのプログラム）を実行して遊技の進行に応じたコマンドを送信するコマンド送信手段（例えばＣＰＵ５６を含む遊技制御手段、図６５に示すコマンド送信手段５６２）を有し、電源監視手段からの検出信号に応じて制御状態を復旧させるために必要なデータ（例えばＣＰＵ５６や払出制御用ＣＰＵ３７１に用いられるレジスタのデータ等）を変動データ記憶手段に保存するための電力供給停止時処理（例えば図２３〜図２５に示す処理、図６５に示すステップＳ４５０の電力供給停止時処理）を実行し、電力供給が復帰し所定の復旧条件（例えばステップＳ７〜ステップＳ９の条件）が成立したときには、変動データ記憶手段に保存されていた記憶内容にもとづいて制御状態を電力供給が停止する前の状態に復旧させる復旧処理（例えば図２１に示す遊技状態復旧処理、図６５に示すステップＳ１００の復旧処理）を実行し、所定の復旧条件が不成立であったときには、変動データ記憶手段に保持されていた記憶内容を初期化する初期化処理（例えばステップＳ１１〜ステップＳ１５）を実行し、コマンド送信手段が、復旧処理にてサブルーチンコールによって呼び出したコマンド送信プログラムを実行することで、電気部品制御手段に電力供給が停止する前の制御状態へ復旧することを示すコマンドを送信する処理（例えばステップＳ８２〜ステップＳ８５、図６５に示すステップＳ５６２ａのコマンド送信処理）を実行し、遊技制御手段が、サブルーチンコールがあったこと（例えばステップＳ８４）に応じて、実行されていた制御プログラムのアドレスデータであるプログラムアドレスデータを変動データ記憶手段のスタック領域（例えば図６５に示すスタック領域５５２）へ退避させ、スタックポインタ（例えば図６５に示すスタックポインタ５６３）により示されるアドレスによりスタック領域に退避されたデータのうち、次に読み出されるべきデータが格納されているアドレスを特定し、電力供給停止時処理において、スタックポインタにより示されるアドレスデータであるスタックアドレスデータを変動データ記憶手段に退避する処理（例えばステップＳ４５８、図６５に示すステップＳ４５０ａの退避処理）を行い、電力供給が開始されたときは、初期設定としてスタックポインタに指定アドレスを設定した後、所定の復旧条件が成立したか否かを判定し、復旧処理において、電力供給停止時処理にて変動データ記憶手段に退避したスタックアドレスデータ（例えば図６５に示すスタックアドレスデータ５５２ａ）をスタックポインタに復帰（例えばステップＳ８１、図６５に示すステップＳ１００ａのスタックポインタ設定処理）させた後にサブルーチンコールを行い、コマンド送信手段により電力供給が停止する前の制御状態へ復旧することを示すコマンドを送信する処理（例えばステップＳ８２〜ステップＳ８５）を実行し、該コマンドを送信する処理を実行した後にタイマ割込の設定を行い、該タイマ割込の設定を行った後、ス タックポインタにより示されるアドレスによって特定されるプログラムアドレスデータをプログラムカウンタに設定することにより電力供給停止前の状態に復旧させることを特徴とする。
【００１７】
遊技機への電力供給が開始したときに、遊技制御手段が遊技に関わる制御が可能な状態になる時期を、電気部品制御手段が電気部品の制御が可能な状態になる時期よりも遅い時期となるように規制する起動順序規制手段（例えば遅延回路９６０）を備えた構成とされていてもよい。
【００１８】
電気部品制御手段は、識別情報の可変表示を行う可変表示装置（例えば可変表示装置９）を制御する表示制御手段（例えば表示制御用ＣＰＵ１０１を含む表示制御手段）と、可変表示装置における識別情報の可変表示の保留回数を示す始動入賞記憶数を表示する始動入賞記憶数表示手段（例えば始動記憶表示器１８）を制御する始動入賞記憶数表示制御手段（例えば表示制御用ＣＰＵ１０１を含む表示制御手段、ランプ制御用ＣＰＵ３５１を含むランプ制御手段）とを含み、コマンド送信手段が、復旧処理にて、始動入賞記憶数を指定する始動入賞記憶数指定コマンド（例えば始動入賞記憶数ランプ指定コマンド）を、始動入賞記憶数表示制御手段に対して送信するように構成されていてもよい。
【００１９】
電気部品制御手段は、識別情報の可変表示を行う可変表示装置（例えば可変表示装置９）を制御する表示制御手段（例えば表示制御用ＣＰＵ１０１を含む表示制御手段）を含み、遊技機は、可変表示装置に表示される識別情報の表示結果が特定の表示態様（例えば大当り表示態様）となったときに遊技者にとって有利な特定遊技状態（例えば大当り遊技状態）に制御可能であるとともに、識別情報の表示結果が特定の表示態様となる確率が高い特別遊技状態（例えば確変状態）に制御可能であって、コマンド送信手段は、復旧処理にて、変動データ記憶手段の記憶内容にもとづいて、特別遊技状態であったか否かを判定し、該判定に応じたコマンド送信テーブルをセットした後、サブルーチンコールによって呼び出したコマンド送信プログラムを実行することで、特別遊技状態であるか否かを指定する特別遊技状態指定コマンド（例えば確変状態指定コマンド）を、表示制御手段に対して送信するように構成されていてもよい。
【００２０】
電気部品制御手段は、識別情報の可変表示を行う可変表示装置を制御する表示制御手段を含み、コマンド送信手段が、復旧処理にて、変動データ記憶手段の記憶内容にもとづいて、識別情報の可変表示中であったか否かを判定し、該判定に応じたコマンド送信テーブルをセットした後、サブルーチンコールによって呼び出したコマンド送信プログラムを実行し、識別情報の可変表示中であったときには該可変表示後の停止識別情報を指定する識別情報指定コマンドを、識別情報の可変表示中でなかったときには前回の可変表示における停止識別情報を指定する識別情報指定コマンドを、表示制御手段に対して送信するように構成されていてもよい。
【００２４】
【発明の実施の形態】
以下、本発明の一実施形態を図面を参照して説明する。
まず、遊技機の一例であるパチンコ遊技機の全体の構成について説明する。図１はパチンコ遊技機を正面からみた正面図、図２は遊技盤の前面を示す正面図である。なお、以下の実施の形態では、パチンコ遊技機を例に説明を行うが、本発明による遊技機はパチンコ遊技機に限られず、例えば画像式の遊技機やスロット機に適用することもできる。
【００２５】
パチンコ遊技機１は、縦長の方形状に形成された外枠（図示せず）と、外枠の内側に開閉可能に取り付けられた遊技枠とで構成される。また、パチンコ遊技機１は、遊技枠に開閉可能に設けられている額縁状に形成されたガラス扉枠２を有する。遊技枠は、外枠に対して開閉自在に設置される前面枠（図示せず）と、機構部品等が取り付けられる機構板と、それらに取り付けられる種々の部品（後述する遊技盤を除く。）とを含む構造体である。
【００２６】
図１に示すように、パチンコ遊技機１は、額縁状に形成されたガラス扉枠２を有する。ガラス扉枠２の下部表面には打球供給皿（上皿）３がある。打球供給皿３の下部には、打球供給皿３に収容しきれない遊技球を貯留する余剰球受皿４と打球を発射する打球操作ハンドル（操作ノブ）５が設けられている。ガラス扉枠２の背面には、遊技盤６が着脱可能に取り付けられている。なお、遊技盤６は、それを構成する板状体と、その板状体に取り付けられた種々の部品とを含む構造体である。また、遊技盤６の前面には遊技領域７が形成されている。
【００２７】
遊技領域７の中央付近には、それぞれが識別情報としての図柄を可変表示する複数の可変表示部を含む可変表示装置（特別図柄表示装置）９が設けられている。可変表示装置９には、例えば「左」、「中」、「右」の３つの可変表示部（図柄表示エリア）がある。可変表示装置９の下方には、始動入賞口１４が設けられている。始動入賞口１４に入った入賞球は、遊技盤６の背面に導かれ、始動口スイッチ１４ａによって検出される。また、始動入賞口１４の下部には開閉動作を行う可変入賞球装置１５が設けられている。可変入賞球装置１５は、ソレノイド１６によって開状態とされる。
【００２８】
可変入賞球装置１５の下部には、特定遊技状態（大当り状態）においてソレノイド２１によって開状態とされる開閉板２０が設けられている。開閉板２０は大入賞口を開閉する手段である。開閉板２０から遊技盤６の背面に導かれた入賞球のうち一方（Ｖ入賞領域）に入った入賞球はＶ入賞スイッチ２２で検出され、開閉板２０からの入賞球はカウントスイッチ２３で検出される。遊技盤６の背面には、大入賞口内の経路を切り換えるためのソレノイド２１Ａも設けられている。また、可変表示装置９の下部には、始動入賞口１４に入った有効入賞球数すなわち始動記憶数を表示する４つのＬＥＤによる特別図柄始動記憶表示器（以下、始動記憶表示器という。）１８が設けられている。有効始動入賞がある毎に、始動記憶表示器１８は点灯するＬＥＤを１増やす。そして、可変表示装置９の可変表示が開始される毎に、点灯するＬＥＤを１減らす。
【００２９】
ゲート３２に遊技球が入賞しゲートスイッチ３２ａで検出されると、普通図柄表示器１０の表示の可変表示が開始される。この実施の形態では、左右のランプ（点灯時に図柄が視認可能になる）が交互に点灯することによって可変表示が行われ、例えば、可変表示の終了時に右側のランプが点灯すれば当たりとなる。そして、普通図柄表示器１０における停止図柄が所定の図柄（当り図柄）である場合に、可変入賞球装置１５が所定回数、所定時間だけ開状態になる。普通図柄表示器１０の近傍には、ゲート３２に入った入賞球数を表示する４つのＬＥＤによる表示部を有する普通図柄始動記憶表示器４１が設けられている。ゲート３２への入賞がある毎に、普通図柄始動記憶表示器４１は点灯するＬＥＤを１増やす。そして、普通図柄表示器１０の可変表示が開始される毎に、点灯するＬＥＤを１減らす。
【００３０】
遊技盤６には、複数の入賞口２９，３０，３３，３９が設けられ、遊技球の入賞口２９，３０，３３への入賞は、それぞれ入賞口スイッチ２９ａ，３０ａ，３３ａ，３９ａによって検出される。各入賞口２９，３０，３３，３９は、遊技媒体を受け入れて入賞を許容する領域として遊技盤６に設けられる入賞領域を構成している。なお、遊技媒体を受け入れて入賞を許容する始動入賞口１４や、大入賞口も、入賞領域を構成する。遊技領域７の左右周辺には、遊技中に点滅表示される装飾ランプ２５が設けられ、下部には、入賞しなかった打球を吸収するアウト口２６がある。また、遊技領域７の外側の左右上部には、効果音を発する２つのスピーカ２７が設けられている。遊技領域７の外周には、天枠ランプ２８ａ、左枠ランプ２８ｂおよび右枠ランプ２８ｃが設けられている。さらに、遊技領域７における各構造物（大入賞口等）の周囲には装飾ＬＥＤが設置されている。天枠ランプ２８ａ、左枠ランプ２８ｂおよび右枠ランプ２８ｃおよび装飾用ＬＥＤは、遊技機に設けられている装飾発光体の一例である。
【００３１】
そして、この例では、左枠ランプ２８ｂの近傍に、賞球残数があるときに点灯する賞球ランプ５１が設けられ、天枠ランプ２８ａの近傍に、補給球が切れたときに点灯する球切れランプ５２が設けられている。上記のように、本例のパチンコ遊技機１には、発光体としてのランプやＬＥＤが各所に設けられている。さらに、図１には、パチンコ遊技機１に隣接して設置され、プリペイドカードが挿入されることによって球貸しを可能にするカードユニット（プリペイドカードユニット）５０も示されている。
【００３２】
カードユニット５０には、使用可能状態であるか否かを示す使用可表示ランプ１５１、カードユニット５０がいずれの側のパチンコ遊技機１に対応しているのかを示す連結台方向表示器１５３、カードユニット５０内にカードが投入されていることを示すカード投入表示ランプ１５４、記録媒体としてのカードが挿入されるカード挿入口１５５、およびカード挿入口１５５の裏面に設けられているカードリーダライタの機構を点検する場合にカードユニット５０を解放するためのカードユニット錠１５６が設けられている。
【００３３】
打球発射装置から発射された遊技球は、打球レールを通って遊技領域７に入り、その後、遊技領域７を下りてくる。打球が始動入賞口１４に入り始動口スイッチ１４ａで検出されると、図柄の可変表示を開始できる状態であれば、可変表示装置９において特別図柄が可変表示（変動）を始める。図柄の可変表示を開始できる状態でなければ、始動記憶数を１増やす。
【００３４】
可変表示装置９における特別図柄の可変表示は、一定時間が経過したときに停止する。停止時の特別図柄の組み合わせが大当り図柄（特定表示結果）であると、大当り遊技状態に移行する。すなわち、開閉板２０が、一定時間経過するまで、または、所定個数（例えば１０個）の打球が入賞するまで開放する。そして、開閉板２０の開放中に打球がＶ入賞領域に入賞しＶ入賞スイッチ２２で検出されると、継続権が発生し開閉板２０の開放が再度行われる。継続権の発生は、所定回数（例えば１５ラウンド）許容される。
【００３５】
停止時の可変表示装置９における特別図柄の組み合わせが確率変動を伴う大当り図柄（確変図柄）の組み合わせである場合には、次に大当りとなる確率が高くなる。すなわち、確変状態という遊技者にとってさらに有利な状態となる。
【００３６】
打球がゲート３２に入賞すると、普通図柄表示器１０において普通図柄が可変表示される状態になる。また、普通図柄表示器１０における停止図柄が所定の図柄（当り図柄）である場合に、可変入賞球装置１５が所定時間だけ開状態になる。さらに、確変状態では、普通図柄表示器１０における停止図柄が当り図柄になる確率が高められるとともに、可変入賞球装置１５の開放時間と開放回数が高められる。すなわち、可変入賞球装置１５の開放時間と開放回数は、普通図柄の停止図柄が当り図柄であったり、特別図柄の停止図柄が確変図柄である場合等に高められ、遊技者にとって不利な状態から有利な状態に変化する。なお、開放回数が高められることは、閉状態から開状態になることも含む概念である。
【００３７】
次に、パチンコ遊技機１の裏面の構造について図３および図４を参照して説明する。図３は、遊技機を裏面から見た背面図である。図４は、各種部材が取り付けられた機構板を遊技機背面側から見た背面図である。
【００３８】
図３に示すように、遊技機裏面側では、可変表示装置９を制御する図柄制御基板８０を含む可変表示制御ユニット４９、遊技制御用マイクロコンピュータ等が搭載された遊技制御基板（主基板）３１が設置されている。また、球払出制御を行う払出制御用マイクロコンピュータ等が搭載された払出制御基板３７が設置されている。さらに、遊技盤６に設けられている各種装飾ＬＥＤ、始動記憶表示器１８および普通図柄始動記憶表示器４１、装飾ランプ２５、枠側に設けられている天枠ランプ２８ａ、左枠ランプ２８ｂ、右枠ランプ２８ｃ、賞球ランプ５１および球切れランプ５２を点灯制御するランプ制御手段が搭載されたランプ制御基板３５、スピーカ２７からの音発生を制御する音制御手段が搭載された音制御基板７０も設けられている。また、また、ＤＣ３０Ｖ、ＤＣ２１Ｖ、ＤＣ１２ＶおよびＤＣ５Ｖを作成する電源回路が搭載された電源基板９１０や発射制御基板９１が設けられている。
【００３９】
遊技機裏面において、上方には、各種情報を遊技機外部に出力するための各端子を備えたターミナル基板１６０が設置されている。ターミナル基板１６０には、少なくとも、球切れ検出スイッチの出力を導入して外部出力するための球切れ用端子、賞球個数信号を外部出力するための賞球用端子および球貸し個数信号を外部出力するための球貸し用端子が設けられている。また、中央付近には、主基板３１からの各種情報を遊技機外部に出力するための各端子を備えた情報端子基板（情報出力基板）３４が設置されている。
【００４０】
貯留タンク３８に貯留された遊技球は誘導レール３９を通り、図４に示されるように、カーブ樋１８６を経て賞球ケース４０Ａで覆われた球払出装置に至る。球払出装置の上部には、遊技媒体切れ検出手段としての球切れスイッチ１８７が設けられている。球切れスイッチ１８７が球切れを検出すると、球払出装置の払出動作が停止する。球切れスイッチ１８７は遊技球通路内の遊技球の有無を検出するスイッチであるが、貯留タンク３８内の補給球の不足を検出する球切れ検出スイッチ１６７も誘導レール３９における上流部分（貯留タンク３８に近接する部分）に設けられている。球切れ検出スイッチ１６７が遊技球の不足を検知すると、遊技機設置島に設けられている補給機構から遊技機に対して遊技球の補給が行われる。
【００４１】
入賞にもとづく景品としての遊技球や球貸し要求にもとづく遊技球が多数払い出されて打球供給皿３が満杯になり、ついには遊技球が連絡口４５に到達した後さらに遊技球が払い出されると、遊技球は、余剰球通路４６を経て余剰球受皿４に導かれる。さらに遊技球が払い出されると、感知レバー４７が貯留状態検出手段としての満タンスイッチ４８を押圧して、貯留状態検出手段としての満タンスイッチ４８がオンする。その状態では、球払出装置内の払出モータの回転が停止して球払出装置の動作が停止するとともに発射装置の駆動も停止する。
【００４２】
図４に示すように、球払出装置の側方には、カーブ樋１８６から遊技機下部の排出口１９２に至る球抜き通路１９１が形成されている。球抜き通路１９１の上部には球抜きレバー１９３が設けられ、球抜きレバー１９３が遊技店員等によって操作されると、誘導レール３９から球抜き通路１９１への遊技球通路が形成され、貯留タンク３８内に貯留されている遊技球は、排出口１９２から遊技機外に排出される。
【００４３】
図５は、球払出装置９７の構成例を示す分解斜視図である。この例では、賞球ケース４０Ａとしての３つのケース１４０，１４１，１４２の内部に球払出装置９７が形成されている。ケース１４０，１４１の上部には、球切れスイッチ１８７の下部の球通路と連通する穴１７０，１７１が設けられ、遊技球は、穴１７０，１７１から球払出装置９７に流入する。
【００４４】
球払出装置９７は駆動源となる払出モータ（例えばステッピングモータ）２８９を含む。払出モータ２８９の回転力は、払出モータ２８９の回転軸に嵌合しているギア２９０に伝えられ、さらに、ギア２９０と噛み合うギア２９１に伝えられる。ギア２９１の中心軸には、凹部を有するスプロケット２９２が嵌合している。穴１７０，１７１から流入した遊技球は、スプロケット２９２の凹部によって、スプロケット２９２の下方の球通路２９３ａ，２９３ｂに１個ずつ落下させられる。
【００４５】
球通路（遊技媒体払出通路の一例）２９３ａ，２９３ｂには遊技球の流下路を切り替えるための振分部材３１１が設けられている。振分部材３１１はソレノイド３１０によって駆動され、賞球払出時には、球通路２９３ａ，２９３ｂにおける一方の流下路（球通路２９３ａ：景品遊技媒体通路の一例）を遊技球が流下するように倒れ、球貸し時には球通路２９３ａ，２９３ｂにおける他方の流下路（球通路２９３ｂ：貸出遊技媒体通路の一例）を遊技球が流下するように倒れる。なお、払出モータ２８９およびソレノイド３１０は、払出制御基板３７に搭載されている払出制御用ＣＰＵによって制御される。また、払出制御用ＣＰＵは、主基板３１に搭載されている遊技制御用のＣＰＵからの指令に応じて払出モータ２８９およびソレノイド３１０を制御する。
【００４６】
賞球払出時に選択される流下路の下方には球払出装置によって払い出された遊技球を検出する賞球センサ（賞球カウントスイッチ）３０１Ａが設けられ、球貸し時に選択される流下路の下方には球払出装置によって払い出された遊技球を検出する球貸しセンサ（球貸しカウントスイッチ）３０１Ｂが設けられている。賞球カウントスイッチ３０１Ａの検出信号と球貸しカウントスイッチ３０１Ｂの検出信号は払出制御基板３７の払出制御用ＣＰＵに入力される。払出制御用ＣＰＵは、それらの検出信号にもとづいて、実際に払い出された遊技球の個数を計数する。なお、賞球カウントスイッチ３０１Ａの検出信号は、主基板３１のＣＰＵにも入力される。球貸しカウントスイッチ３０１Ｂに対する電源基板９１０からの電力供給は、払出制御基板３７を介してなされる。なお、賞球カウントスイッチ３０１Ａに対する電源基板９１０からの電力供給は、主基板３１を介してなされるが、払出制御基板３７を介してなされるようにしてもよい。また、賞球センサと球貸しセンサは、それぞれ複数設けられていてもよい。また、賞球センサは、主基板３１用のものと払出制御基板３７用のものが別個に設けられていてもよい。
【００４７】
なお、ギア２９１の周辺部には、払出モータ位置センサを形成する突起部が形成されている。突起部は、ギア２９１の回転すなわち払出モータ２８９の回転に伴って発光体（図示せず）からの光を、払出モータ位置センサの受光部（図示せず）に対して透過させたり遮蔽したりする。払出制御用ＣＰＵは、受光部からの検出信号によって払出モータ２８９の位置を認識することができる。
【００４８】
また、球払出装置は、賞球払出と球貸しとを共に行うように構成されていてもよいが、賞球払出を行う球払出装置と球貸しを行う球払出装置が別個に設けられていてもよい。さらに、例えばスプロケットの回転方向を変えて賞球払出と球貸しとを分けるように構成されていてもよいし、本実施の形態において例示する球払出装置９７以外のどのような構造の球払出装置を用いても、本発明を適用することができる。
【００４９】
図６は、遊技枠を構成する機構板に設置されている電源基板９１０の露出部分を示す正面図である。図６に示すように、電源基板９１０は、大部分が主基板３１と重なっているが、主基板３１に重なることなく外部から視認可能に露出した露出部分がある。この露出部分には、遊技機１への電力供給を実行あるいは遮断するための電源スイッチ９１４と、各基板（主基板３１や払出制御基板３７等）に含まれる記憶内容保持手段（例えば、電力供給停止時にもその内容を保持可能なバックアップＲＡＭ）に記憶されたバックアップデータをクリアするための操作手段としてのクリアスイッチ９２１とが設けられている。このように、電源スイッチ９１４とクリアスイッチ９２１とが近くに配置されているので、クリアスイッチ９２１の操作が容易となる。
【００５０】
図７は、主基板３１における回路構成の一例を示すブロック図である。なお、図７には、払出制御基板３７、ランプ制御基板３５、音制御基板７０、発射制御基板９１および図柄制御基板８０も示されている。主基板３１には、プログラムに従ってパチンコ遊技機１を制御する基本回路５３と、ゲートスイッチ３２ａ、始動口スイッチ１４ａ、Ｖ入賞スイッチ２２、カウントスイッチ２３、入賞口スイッチ２９ａ，３０ａ，３３ａ，３９ａ、満タンスイッチ４８、球切れスイッチ１８７、賞球カウントスイッチ３０１Ａおよびクリアスイッチ９２１からの信号を基本回路５３に与えるスイッチ回路５８と、可変入賞球装置１５を開閉するソレノイド１６、開閉板２０を開閉するソレノイド２１および大入賞口内の経路を切り換えるためのソレノイド２１Ａを基本回路５３からの指令に従って駆動するソレノイド回路５９とが搭載されている。
【００５１】
なお、図７には示されていないが、カウントスイッチ短絡信号もスイッチ回路５８を介して基本回路５３に伝達される。また、ゲートスイッチ３２ａ、始動口スイッチ１４ａ、Ｖ入賞スイッチ２２、カウントスイッチ２３、入賞口スイッチ２９ａ，３０ａ，３３ａ，３９ａ、満タンスイッチ４８、球切れスイッチ１８７、賞球カウントスイッチ３０１Ａ等のスイッチは、センサと称されているものでもよい。すなわち、遊技球を検出できる遊技媒体検出手段（この例では遊技球検出手段）であれば、その名称を問わない。特に、入賞検出を行う始動口スイッチ１４ａ、カウントスイッチ２３、および入賞口スイッチ２９ａ，３０ａ，３３ａ，３９ａの各スイッチは、入賞検出手段でもある。なお、入賞検出手段は、複数の入賞口に別個に入賞したそれぞれの遊技球をまとめて検出するものであってもよい。また、ゲートスイッチ３２ａのような通過ゲートであっても、賞球の払い出しが行われるものであれば、通過ゲートへ遊技球が進入することが入賞となり、通過ゲートに設けられているスイッチ（例えばゲートスイッチ３２ａ）が入賞検出手段となる。
【００５２】
また、基本回路５３から与えられるデータに従って、大当りの発生を示す大当り情報、可変表示装置９における図柄の可変表示開始に利用された始動入賞球の個数を示す有効始動情報、確率変動が生じたことを示す確変情報等の情報出力信号をホールコンピュータ等の外部装置に対して出力する情報出力回路６４が搭載されている。
【００５３】
基本回路５３は、ゲーム制御用のプログラム等を記憶するＲＯＭ５４、ワークメモリとして使用される記憶手段（変動データを記憶する手段）としてのＲＡＭ５５、プログラムに従って制御動作を行うＣＰＵ５６およびＩ／Ｏポート部５７を含む。この実施の形態では、ＲＯＭ５４，ＲＡＭ５５はＣＰＵ５６に内蔵されている。すなわち、ＣＰＵ５６は、１チップマイクロコンピュータである。なお、１チップマイクロコンピュータは、少なくともＲＡＭ５５が内蔵されていればよく、ＲＯＭ５４およびＩ／Ｏポート部５７は外付けであっても内蔵されていてもよい。
【００５４】
また、ＲＡＭ（ＣＰＵ内蔵ＲＡＭであってもよい。）５５の一部または全部が、電源基板９１０において作成されるバックアップ電源よってバックアップされているバックアップＲＡＭである。すなわち、遊技機に対する電力供給が停止しても、所定期間は、ＲＡＭ５５の一部または全部の内容は保存される。
【００５５】
この実施の形態では、電源基板９１０から主基板３１に対して、ローレベルがリセット状態を示すリセット信号、ローアクティブの復帰信号およびローアクティブの電源断信号も入力される。リセット信号と復帰信号とはＡＮＤ回路１６１に入力され、ＡＮＤ回路１６１の出力がＣＰＵ５６のリセット端子に入力される。また、電源断信号は、ＣＰＵ５６のマスク不能割込（ＮＭＩ）端子に入力される。
【００５６】
遊技球を打撃して発射する打球発射装置は発射制御基板９１上の回路によって制御される駆動モータ９４で駆動される。そして、駆動モータ９４の駆動力は、操作ノブ５の操作量に従って調整される。すなわち、発射制御基板９１上の回路によって、操作ノブ５の操作量に応じた速度で打球が発射されるように制御される。
【００５７】
なお、この実施の形態では、ランプ制御基板３５に搭載されているランプ制御手段が、遊技盤に設けられている始動記憶表示器１８、普通図柄始動記憶表示器４１および装飾ランプ２５の表示制御を行うとともに、枠側に設けられている天枠ランプ２８ａ、左枠ランプ２８ｂ、右枠ランプ２８ｃ、賞球ランプ５１および球切れランプ５２の表示制御を行う。また、特別図柄を可変表示する可変表示装置９および普通図柄を可変表示する普通図柄表示器１０の表示制御は、図柄制御基板８０に搭載されている表示制御手段によって行われる。
【００５８】
図８は、払出制御基板３７および球払出装置９７の構成要素などの払出に関連する構成要素を示すブロック図である。図８に示すように、満タンスイッチ４８からの検出信号は、中継基板７１を介して主基板３１のＩ／Ｏポート部５７に入力される。また、球切れスイッチ１８７からの検出信号も、中継基板７２および中継基板７１を介して主基板３１のＩ／Ｏポート部５７に入力される。
【００５９】
主基板３１のＣＰＵ５６は、球切れスイッチ１８７からの検出信号が球切れ状態を示しているか、または、満タンスイッチ４８からの検出信号が満タン状態を示していると、払出を停止すべき状態であることを指示する払出制御コマンドを送出する。払出を停止すべき状態であることを指示する払出制御コマンドを受信すると、払出制御基板３７の払出制御用ＣＰＵ３７１は球払出処理を停止する。
【００６０】
さらに、賞球カウントスイッチ３０１Ａからの検出信号は、中継基板７２および中継基板７１を介して主基板３１のＩ／Ｏポート部５７に入力されるとともに、中継基板７２を介して払出制御基板３７の入力ポート３７２ｂに入力される。賞球カウントスイッチ３０１Ａは、球払出装置９７の払出機構部分に設けられ、実際に払い出された賞球払出球を検出する。
【００６１】
入賞があると、払出制御基板３７には、主基板３１の出力ポート（ポート０，１）５７０，５７１から賞球個数を示す払出制御コマンドが入力される。出力ポート（出力ポート１）５７１は８ビットのデータを出力し、出力ポート（出力ポート０）５７０は１ビットのＩＮＴ信号を出力する。賞球個数を示す払出制御コマンドは、入力バッファ回路３７３Ａを介してＩ／Ｏポート３７２ａに入力される。ＩＮＴ信号は、入力バッファ回路３７３Ｂを介して払出制御用ＣＰＵ３７１の割込端子に入力されている。払出制御用ＣＰＵ３７１は、Ｉ／Ｏポート３７２ａを介して払出制御コマンドを入力し、払出制御コマンドに応じて球払出装置９７を駆動して賞球払出を行う。なお、この実施の形態では、払出制御用ＣＰＵ３７１は、１チップマイクロコンピュータであり、少なくともＲＡＭが内蔵されている。
【００６２】
また、主基板３１において、出力ポート５７０，５７１の外側にバッファ回路６２０，６８Ａが設けられている。バッファ回路６２０，６８Ａとして、例えば、汎用のＣＭＯＳ−ＩＣである７４ＨＣ２５０，７４ＨＣ１４が用いられる。このような構成によれば、外部から主基板３１の内部に入力される信号が阻止されるので、払出制御基板３７から主基板３１に信号が与えられる可能性がある信号ラインをさらに確実になくすことができる。なお、バッファ回路６２０，６８Ａの出力側にノイズフィルタを設けてもよい。
【００６３】
払出制御用ＣＰＵ３７１は、出力ポート３７２ｃを介して、貸し球数を示す球貸し個数信号をターミナル基板１６０に出力する。さらに、出力ポート３７２ｄを介して、エラー表示用ＬＥＤ３７４にエラー信号を出力する。
【００６４】
さらに、払出制御基板３７の入力ポート３７２ｂには、中継基板７２を介して、球貸しカウントスイッチ３０１Ｂ、および払出モータ２８９の回転位置を検出するための払出モータ位置センサからの検出信号が入力される。球貸しカウントスイッチ３０１Ｂは、球払出装置９７の払出機構部分に設けられ、実際に払い出された貸し球を検出する。払出制御基板３７からの払出モータ２８９への駆動信号は、出力ポート３７２ｃおよび中継基板７２を介して球払出装置９７の払出機構部分における払出モータ２８９に伝えられ、振分ソレノイド３１０への駆動信号は、出力ポート３７２ｅおよび中継基板７２を介して球払出装置９７の払出機構部分における振分ソレノイド３１０に伝えられる。また、クリアスイッチ９２１の出力も、入力ポート３７２ｂに入力される。
【００６５】
カードユニット５０には、カードユニット制御用マイクロコンピュータが搭載されている。また、カードユニット５０には、使用可表示ランプ１５１、連結台方向表示器１５３、カード投入表示ランプ１５４およびカード挿入口１５５が設けられている（図１参照）。残高表示基板７４には、打球供給皿３の近傍に設けられている度数表示ＬＥＤ、球貸しスイッチおよび返却スイッチが接続される。
【００６６】
残高表示基板７４からカードユニット５０には、遊技者の操作に応じて、球貸しスイッチ信号および返却スイッチ信号が払出制御基板３７を介して与えられる。また、カードユニット５０から残高表示基板７４には、プリペイドカードの残高を示すカード残高表示信号および球貸し可表示信号が払出制御基板３７を介して与えられる。このように、残高表示基板７４とカードユニット５０は、直接接続されることなく、払出制御基板３７を介して接続されている。カードユニット５０と払出制御基板３７の間では、接続信号（ＶＬ信号）、ユニット操作信号（ＢＲＤＹ信号）、球貸し要求信号（ＢＲＱ信号）、球貸し完了信号（ＥＸＳ信号）およびパチンコ機動作信号（ＰＲＤＹ信号）が入力ポート３７２ｂおよび出力ポート３７２ｅを介してやりとりされる。なお、カードユニット５０と払出制御基板３７の間には、図示しないインタフェース基板が介在しており、接続信号（ＶＬ信号）等の信号はインタフェース基板を介してやりとりされる。
【００６７】
パチンコ遊技機１の電源が投入されると、払出制御基板３７の払出制御用ＣＰＵ３７１は、カードユニット５０にＰＲＤＹ信号を出力する。また、カードユニット制御用マイクロコンピュータは、ＶＬ信号を出力する。払出制御用ＣＰＵ３７１は、ＶＬ信号の入力状態により接続状態／未接続状態を判定する。カードユニット５０においてカードが受け付けられ、球貸しスイッチが操作され球貸しスイッチ信号が入力されると、カードユニット制御用マイクロコンピュータは、払出制御基板３７にＢＲＤＹ信号を出力する。この時点から所定の遅延時間が経過すると、カードユニット制御用マイクロコンピュータは、払出制御基板３７にＢＲＱ信号を出力する。
【００６８】
そして、払出制御基板３７の払出制御用ＣＰＵ３７１は、カードユニット５０に対するＥＸＳ信号を立ち上げ、カードユニット５０からのＢＲＱ信号の立ち下がりを検出すると、払出モータ２８９を駆動し、所定個の貸し球を遊技者に払い出す。このとき、振分ソレノイド３１０は駆動状態とされている。すなわち、球振分部材３１１を球貸し側に向ける。そして、払出が完了したら、払出制御用ＣＰＵ３７１は、カードユニット５０に対するＥＸＳ信号を立ち下げる。その後、カードユニット５０からのＢＲＤＹ信号がオン状態でなければ、賞球払出制御を実行する。
【００６９】
以上のように、カードユニット５０からの信号は全て払出制御基板３７に入力される構成になっている。従って、球貸し制御に関して、カードユニット５０から主基板３１に信号が入力されることはなく、主基板３１の基本回路５３にカードユニット５０の側から不正に信号が入力される余地はない。また、カードユニット５０で用いられる電源電圧ＡＣ２４Ｖは払出制御基板３７から供給される。
【００７０】
この実施の形態では、電源基板９１０から払出制御基板３７に対して、リセット信号、復帰信号および電源断信号も入力される。リセット信号と復帰信号とはＡＮＤ回路３８５に入力され、ＡＮＤ回路３８５の出力が払出制御用ＣＰＵ３７１のリセット端子に入力される。また、電源断信号は、払出制御用ＣＰＵ３７１のマスク不能割込（ＮＭＩ）端子に入力される。さらに、払出制御基板３７に存在するＲＡＭ（ＣＰＵ内蔵ＲＡＭであってもよい。）の少なくとも一部は、電源基板９１０において作成されるバックアップ電源によって、バックアップされている。すなわち、遊技機に対する電力供給が停止しても、所定期間は、ＲＡＭの少なくとも一部の内容は保存される。
【００７１】
なお、この実施の形態では、カードユニット５０が遊技機とは別体として遊技機に隣接して設置されている場合を例にするが、カードユニット５０は遊技機と一体化されていてもよい。また、コイン投入に応じてその金額に応じた遊技球が貸し出されるような場合でも本発明を適用できる。
【００７２】
図９は、図柄制御基板８０内の回路構成を、可変表示装置９の一実現例であるＬＣＤ（液晶表示装置）８２、普通図柄表示器１０、主基板３１の出力ポート（ポート０，２）５７０，５７２および出力バッファ回路６２０，６２Ａとともに示すブロック図である。出力ポート（出力ポート２）５７２からは８ビットのデータが出力され、出力ポート５７０からは１ビットのストローブ信号（ＩＮＴ信号）が出力される。
【００７３】
表示制御用ＣＰＵ１０１は、制御データＲＯＭ１０２に格納されたプログラムに従って動作し、主基板３１からノイズフィルタ１０７および入力バッファ回路１０５Ｂを介してＩＮＴ信号が入力されると、入力バッファ回路１０５Ａを介して表示制御コマンドを受信する。入力バッファ回路１０５Ａ，１０５Ｂとして、例えば汎用ＩＣである７４ＨＣ５４０，７４ＨＣ１４を使用することができる。なお、表示制御用ＣＰＵ１０１がＩ／Ｏポートを内蔵していない場合には、入力バッファ回路１０５Ａ，１０５Ｂと表示制御用ＣＰＵ１０１との間に、Ｉ／Ｏポートが設けられる。
【００７４】
そして、表示制御用ＣＰＵ１０１は、受信した表示制御コマンドに従って、ＬＣＤ８２に表示される画面の表示制御を行う。具体的には、表示制御コマンドに応じた指令をＶＤＰ（ビデオディスプレイプロセッサ）１０３に与える。ＶＤＰ１０３は、キャラクタＲＯＭ８６から必要なデータを読み出す。ＶＤＰ１０３は、入力したデータに従ってＬＣＤ８２に表示するための画像データを生成し、Ｒ，Ｇ，Ｂ信号および同期信号をＬＣＤ８２に出力する。
【００７５】
なお、図９には、ＶＤＰ１０３をリセットするためのリセット回路８３、ＶＤＰ１０３に動作クロックを与えるための発振回路８５、および使用頻度の高い画像データを格納するキャラクタＲＯＭ８６も示されている。キャラクタＲＯＭ８６に格納される使用頻度の高い画像データとは、例えば、ＬＣＤ８２に表示される人物、動物、または、文字、図形もしくは記号等からなる画像などである。
【００７６】
入力バッファ回路１０５Ａ，１０５Ｂは、主基板３１から図柄制御基板８０へ向かう方向にのみ信号を通過させることができる。従って、図柄制御基板８０側から主基板３１側に信号が伝わる余地はない。すなわち、入力バッファ回路１０５Ａ，１０５Ｂは、入力ポートともに不可逆性情報入力手段を構成する。図柄制御基板８０内の回路に不正改造が加えられても、不正改造によって出力される信号が主基板３１側に伝わることはない。
【００７７】
高周波信号を遮断するノイズフィルタ１０７として、例えば３端子コンデンサやフェライトビーズが使用されるが、ノイズフィルタ１０７の存在によって、表示制御コマンドに基板間でノイズが乗ったとしても、その影響は除去される。また、主基板３１のバッファ回路６２０，６２Ａの出力側にもノイズフィルタを設けてもよい。
【００７８】
図１０は、主基板３１およびランプ制御基板３５における信号送受信部分を示すブロック図である。この実施の形態では、遊技領域７の外側に設けられている点枠ランプ２８ａ、左枠ランプ２８ｂ、右枠ランプ２８ｃと遊技盤に設けられている装飾ランプ２５の点灯／消灯と、賞球ランプ５１および球切れランプ５２の点灯／消灯とを示すランプ制御コマンドが主基板３１からランプ制御基板３５に出力される。また、始動記憶表示器１８および普通図柄始動記憶表示器４１の点灯個数を示すランプ制御コマンドも主基板３１からランプ制御基板３５に出力される。
【００７９】
図１０に示すように、ランプ制御に関するランプ制御コマンドは、基本回路５３におけるＩ／Ｏポート部５７の出力ポート（出力ポート０，３）５７０，５７３から出力される。出力ポート（出力ポート３）５７３は８ビットのデータを出力し、出力ポート５７０は１ビットのＩＮＴ信号を出力する。ランプ制御基板３５において、主基板３１からの制御コマンドは、入力バッファ回路３５５Ａ，３５５Ｂを介してランプ制御用ＣＰＵ３５１に入力する。なお、ランプ制御用ＣＰＵ３５１がＩ／Ｏポートを内蔵していない場合には、入力バッファ回路３５５Ａ，３５５Ｂとランプ制御用ＣＰＵ３５１との間に、Ｉ／Ｏポートが設けられる。
【００８０】
ランプ制御基板３５において、ランプ制御用ＣＰＵ３５１は、各制御コマンドに応じて定義されている天枠ランプ２８ａ、左枠ランプ２８ｂ、右枠ランプ２８ｃ、装飾ランプ２５の点灯／消灯パターンに従って、天枠ランプ２８ａ、左枠ランプ２８ｂ、右枠ランプ２８ｃ、装飾ランプ２５に対して点灯／消灯信号を出力する。点灯／消灯信号は、天枠ランプ２８ａ、左枠ランプ２８ｂ、右枠ランプ２８ｃ、装飾ランプ２５に出力される。なお、点灯／消灯パターンは、ランプ制御用ＣＰＵ３５１の内蔵ＲＯＭまたは外付けＲＯＭに記憶されている。
【００８１】
主基板３１において、ＣＰＵ５６は、ＲＡＭ５５の記憶内容に未払出の賞球残数があるときに賞球ランプ５１の点灯を指示する制御コマンドを出力し、遊技盤裏面の払出球通路の上流に設置されている球切れスイッチ１８７（図３参照）が遊技球を検出しなくなると球切れランプ５２の点灯を指示する制御コマンドを出力する。ランプ制御基板３５において、各制御コマンドは、入力バッファ回路３５５Ａ，３５５Ｂを介してランプ制御用ＣＰＵ３５１に入力する。ランプ制御用ＣＰＵ３５１は、それらの制御コマンドに応じて、賞球ランプ５１および球切れランプ５２を点灯／消灯する。なお、点灯／消灯パターンは、ランプ制御用ＣＰＵ３５１の内蔵ＲＯＭまたは外付けＲＯＭに記憶されている。
【００８２】
さらに、ランプ制御用ＣＰＵ３５１は、制御コマンドに応じて始動記憶表示器１８および普通図柄始動記憶表示器４１に対して点灯／消灯信号を出力する。
【００８３】
入力バッファ回路３５５Ａ，３５５Ｂとして、例えば、汎用のＣＭＯＳ−ＩＣである７４ＨＣ５４０，７４ＨＣ１４が用いられる。入力バッファ回路３５５Ａ，３５５Ｂは、主基板３１からランプ制御基板３５へ向かう方向にのみ信号を通過させることができる。従って、ランプ制御基板３５側から主基板３１側に信号が伝わる余地はない。たとえ、ランプ制御基板３５内の回路に不正改造が加えられても、不正改造によって出力される信号がメイン基板３１側に伝わることはない。なお、入力バッファ回路３５５Ａ，３５５Ｂの入力側にノイズフィルタを設けてもよい。
【００８４】
また、主基板３１において、出力ポート５７０，５７３の外側にバッファ回路６２０，６３Ａが設けられている。バッファ回路６２０，６３Ａとして、例えば、汎用のＣＭＯＳ−ＩＣである７４ＨＣ２５０，７４ＨＣ１４が用いられる。このような構成によれば、外部から主基板３１の内部に入力される信号が阻止されるので、ランプ制御基板３５から主基板３１に信号が与えられる可能性がある信号ラインをさらに確実になくすことができる。なお、バッファ回路６２０，６３Ａの出力側にノイズフィルタを設けてもよい。
【００８５】
図１１は、電源基板９１０の一構成例を示すブロック図である。電源基板９１０は、主基板３１、図柄制御基板８０、音制御基板７０、ランプ制御基板３５および払出制御基板３７等の電気部品制御基板と独立して設置され、遊技機内の各電気部品制御基板および機構部品が使用する電圧を生成する。この例では、ＡＣ２４Ｖ、ＶSL（ＤＣ＋３０Ｖ）、ＤＣ＋２１Ｖ、ＤＣ＋１２ＶおよびＤＣ＋５Ｖを生成する。また、バックアップ電源すなわち記憶保持手段となるコンデンサ９１６は、ＤＣ＋５Ｖすなわち各基板上のＩＣ等を駆動する電源のラインから充電される。なお、ＶSLは、整流回路９１２において、整流素子でＡＣ２４Ｖを整流昇圧することによって生成される。ＶSLは、ソレノイド駆動電源となる。
【００８６】
電源基板９１０には、遊技機内の各電気部品制御基板や機構部品への電力供給を実行または遮断するための電源スイッチ９１４が設けられている。トランス９１１は、交流電源からの交流電圧を２４Ｖに変換する。ＡＣ２４Ｖ電圧は、コネクタ９１５に出力される。また、整流回路９１２は、ＡＣ２４Ｖから＋３０Ｖの直流電圧を生成し、ＤＣ−ＤＣコンバータ９１３およびコネクタ９１５に出力する。ＤＣ−ＤＣコンバータ９１３は、１つまたは複数のコンバータＩＣ９２０（図１１では１つのみを示す。）を有し、ＶSLにもとづいて＋２１Ｖ、＋１２Ｖおよび＋５Ｖを生成してコネクタ９１５に出力する。コンバータＩＣ９２０の入力側には、比較的大容量のコンデンサ９２３が接続されている。従って、外部からの遊技機に対する電力供給が停止したときに、＋３０Ｖ、＋１２Ｖ、＋５Ｖ等の直流電圧は、比較的緩やかに低下する。また、コネクタ９１５の入力側にも、比較的大容量のコンデンサ９２４が接続されている。従って、コネクタ９１５に出力される＋３０Ｖの直流電圧は、他の直流電圧よりもさらに緩やかに低下する。この結果、コンデンサ９２３，９２４は、後述する補助駆動電源の役割を果たす。コネクタ９１５は例えば中継基板に接続され、中継基板から各電気部品制御基板および機構部品に必要な電圧の電力が供給される。
【００８７】
ただし、電源基板９１０に各電気部品制御基板に至る各コネクタを設け、電源基板９１０から、中継基板を介さずにそれぞれの基板に至る各電圧を供給するようにしてもよい。また、図１１には１つのコネクタ９１５が代表して示されているが、コネクタは、各電気部品制御基板対応に設けられている。
【００８８】
ＤＣ−ＤＣコンバータ９１３からの＋５Ｖラインは分岐してバックアップ＋５Ｖラインを形成する。バックアップ＋５Ｖラインとグラウンドレベルとの間には大容量のコンデンサ９１６が接続されている。コンデンサ９１６は、遊技機に対する電力供給が停止したときの電気部品制御基板のバックアップＲＡＭ（電源バックアップされているＲＡＭすなわち電力供給停止時にも記憶内容保持状態となりうるバックアップ記憶手段）に対して記憶状態を保持できるように電力を供給するバックアップ電源となる。また、＋５Ｖラインとバックアップ＋５Ｖラインとの間に、逆流防止用のダイオード９１７が挿入される。なお、この実施の形態では、バックアップ用の＋５Ｖは、主基板３１および払出制御基板３７に供給される。
【００８９】
なお、バックアップ電源として、＋５Ｖ電源から充電可能な電池を用いてもよい。電池を用いる場合には、＋５Ｖ電源から電力供給されない状態が所定時間継続すると容量がなくなるような充電池が用いられる。また、上記のコンデンサ９２３，９２４の代わりに、＋３０Ｖ電源から充電可能な電池を用いてもよい。コンデンサ９２３の代わりに電池を用いる場合には、後述する払出確認期間以上の期間、賞球カウントスイッチ３０１Ａや球貸しカウントスイッチ３０１Ｂに電力を供給可能な充電池が用いられる。また、コンデンサ９２４の代わりに電池を用いる場合には、後述する払出確認期間以上の期間、振分ソレノイド３１０に電力を供給可能な充電池が用いられる。なお、上記の電池は、充電機能を有するものでなくてもよく、例えばニッカド電池、アルカリ電池、マンガン電池などの電池が用いられる。
【００９０】
また、電源基板９１０には、電源監視回路としての電源監視用ＩＣ９０２が搭載されている。電源監視用ＩＣ９０２は、ＶSL電圧を導入し、ＶSL電圧を監視することによって遊技機への電力供給停止の発生を検出する。具体的には、ＶSL電圧が所定値（この例では＋２２Ｖ）以下になったら、電力供給の停止が生ずるとして電源断信号を出力する。従って、賞球カウントスイッチ３０１Ａによる賞球の検出が有効に行われているときに電源供給停止時処理を開始することができる。従って、電源供給停止時処理を開始したあとしばらくは補助駆動電源にたよることなく賞球の検出が可能となり、補助駆動電源としてのコンデンサ９２３の容量が少なくて済む。なお、監視対象の電源電圧は、各電気部品制御基板に搭載されている回路素子の電源電圧（この例では＋５Ｖ）よりも高い電圧であることが好ましい。この例では、交流から直流に変換された直後の電圧であるＶSLが用いられている。電源監視用ＩＣ９０２からの電源断信号は、主基板３１や払出制御基板３７等に供給される。
【００９１】
電源監視用ＩＣ９０２が電力供給の停止を検知するための所定値は、通常時の電圧より低いが、各電気部品制御基板上のＣＰＵが暫くの間動作しうる程度の電圧である。また、電源監視用ＩＣ９０２が、ＣＰＵ等の回路素子を駆動するための電圧（この例では＋５Ｖ）よりも高く、また、交流から直流に変換された直後の電圧を監視するように構成されているので、ＣＰＵが必要とする電圧に対して監視範囲を広げることができる。従って、より精密な監視を行うことができる。
【００９２】
さらに、監視電圧としてＶSL（＋３０Ｖ）を用いる場合には、遊技機の各種スイッチに供給される電圧が＋１２Ｖであることから、電源瞬断時のスイッチオン誤検出の防止も期待できる。すなわち、＋３０Ｖ電源の電圧を監視すると、＋３０Ｖ作成の以降に作られる＋１２Ｖが落ち始める以前の段階でそれの低下を検出できる。＋１２Ｖ電源の電圧が低下するとスイッチ出力がオン状態を呈するようになるが、＋１２Ｖより早く低下する＋３０Ｖ電源電圧を監視して電力供給の停止を認識すれば、スイッチ出力がオン状態を呈する前に電源復旧待ちの状態に入ってスイッチ出力を検出しない状態となることができる。
【００９３】
また、監視電圧としてのＶSL（＋３０Ｖ）の電源監視用ＩＣ９０２への入力ラインと異なり、ソレノイドやモータなどに供給される電圧としてのＶSL（＋３０Ｖ）のコネクタ９１５への入力ラインには大容量のコンデンサ９２４が接続されている。従って、監視電圧としてのＶSL（＋３０Ｖ）は、大容量のコンデンサ９２４が接続されているコネクタ９１５に出力されるＶSL（＋３０Ｖ）より早く低下する。すなわち、監視電圧としてのＶSL（＋３０Ｖ）が落ち始めたあとも、所定期間は、ソレノイドやモータなどに供給される電圧としてのＶSL（＋３０Ｖ）の供給状態が維持される。その後、ソレノイドやモータなどに供給される電圧としてのＶSL（＋３０Ｖ）は、緩やかに低下してく。よって、監視電圧としてのＶSL（＋３０Ｖ）が落ち始める場合であっても、所定期間は、ソレノイドやモータなどを駆動可能な状態とすることができる。また、コネクタ９１５に出力されるＶSL（＋３０Ｖ）が落ち始める前に、電力供給の停止を認識することができる。
【００９４】
また、電源監視用ＩＣ９０２は、電気部品制御基板とは別個の電源基板９１０に搭載されているので、電源監視回路から複数の電気部品制御基板に電源断信号を供給することができる。電源断信号を必要とする電気部品制御基板が幾つあっても電源監視手段は１つ設けられていればよいので、各電気部品制御基板における各電気部品制御手段が後述する復旧制御を行っても、遊技機のコストはさほど上昇しない。
【００９５】
なお、図１１に示された構成では、電源監視用ＩＣ９０２の検出信号（電源断信号）は、バッファ回路９１８，９１９を介してそれぞれの電気部品制御基板（例えば主基板３１と払出制御基板３７）に伝達されるが、例えば、１つの検出信号を中継基板に伝達し、中継基板から各電気部品制御基板に同じ信号を分配する構成でもよい。また、電源断信号を必要とする基板数に応じたバッファ回路を設けてもよい。さらに、主基板３１と払出制御基板３７とに出力される電源断信号について、電源断信号を出力することになる電源監視回路の監視電圧を異ならせてもよい。
【００９６】
図１１に示すように、電源基板９１０には、押しボタン構造のクリアスイッチ９２１が搭載されている。クリアスイッチ９２１が押下されるとローレベル（オン状態）のクリアスイッチ信号が出力され、コネクタ９１５を介して主基板３１等に送信される。また、クリアスイッチ９２１が押下されていなければハイレベル（オフ状態）の信号が出力される。
【００９７】
なお、クリアスイッチ９２１が、押しボタン構造以外の他の構成とされていてもよい。図１２は、クリアスイッチ９２１の他の構成例を示す構成図である。図１２に示すクリアスイッチ９２１は、「ＯＦＦ」、「ＯＮ」および「クリア」の選択切り換えを行うための切換操作部９２１ａを有する。切換操作部９２１ａによって、「ＯＦＦ」が選択されているときは何らの信号も発生しない。「ＯＮ」が選択されているときはハイレベルの信号を出力する。なお、クリアスイッチ９２１が、遊技機１に対する電源供給のオン／オフ切換のためのスイッチも兼ねていてもよい。その場合、「ＯＦＦ」が選択されると、遊技機１に対する電源供給が停止された状態（遊技機の電源がオフの状態）になる。「ＯＮ」または「クリア」が選択されると、遊技機１に対して電源供給が行われる状態（遊技機の電源がオンの状態）になる。また、「クリア」が選択されているときに、ローレベルのクリアスイッチ信号が出力される。
【００９８】
この実施の形態では、クリアスイッチ９２１が電源基板９１０に搭載されているので、遊技盤６の入れ替え等の場合に入れ替え後の遊技盤６に対して電源基板９１０をそのまま使用しても、入れ替え後の遊技盤６において、そのままで遊技状態復旧処理等を実行することができる。すなわち、電源基板９１０の使い回しを行うことができる。なお、電源基板９１０ではなく、別の箇所にクリアスイッチ９２１が搭載される構成としてもよい。別の箇所としては、例えば、クリアスイッチ９２１が搭載されるスイッチ基板や、クリアスイッチ９２１と電源スイッチ９１４とが搭載されるターミナル基板などが考えられる。
【００９９】
電源基板９１０には、各基板にリセット信号および復帰信号を供給するリセット管理回路９４０が搭載されている。リセット管理回路９４０は、起動順序制御手段の一実現例である。
【０１００】
図１３は、リセット管理回路９４０の構成例を示すブロック図である。リセット管理回路９４０において、リセット回路６５におけるリセットＩＣ６５１は、電源投入時に、外付けのコンデンサの容量で決まる所定時間だけ出力をローレベルとし、所定時間が経過すると出力をハイレベルにする。すなわち、リセット信号をハイレベルに立ち上げてＣＰＵ５６を動作可能状態にする。また、リセットＩＣ６５１は、電源監視用ＩＣ９０２が監視する電源電圧と等しい電源電圧であるＶSLの電源電圧を監視して電圧値が所定値（電源監視回路が電源断信号を出力する電源電圧値よりも低い値）以下になると出力をローレベルにする。従って、ＣＰＵ５６および払出制御用ＣＰＵ３７１は、電源監視用ＩＣ９０２からの電源断信号に応じて所定の電力供給停止時処理を行った後、システムリセットされる（すなわち、システムの最初の状態に戻される）。
【０１０１】
図１３に示すように、リセットＩＣ６５１に外付けされているコンデンサには、リセットＩＣ６５１に監視電圧を導入する電源電圧ラインを分岐させたラインが導入されている。このコンデンサは、電力供給が開始されたときに、リセットＩＣ６５１に導入される監視電圧がその所定値以上の値となることを遅延させるために設けられている。従って、電源供給が開始されると、リセットＩＣ６５１に導入される電圧は、電源供給が開始してから所定期間が経過したあとに、リセット信号をハイレベルに立ち上げることとなる所定値に到達することとなる。この所定期間は、コンデンサの容量によって決まり、容量を大きくすると期間を長くすることができる。
【０１０２】
リセットＩＣ６５１の出力は、リセット信号回路９５０における各回路９４１〜９４９を介して、バッファ回路９６１〜９６４および遅延回路９６０に供給される。遅延回路９６０の出力はバッファ回路９６５に入力する。そして、バッファ回路９６１〜９６５が各電気部品制御基板にリセット信号として供給される。従って、リセットＩＣ６５１の出力がハイレベルになると、各電気部品制御基板におけるＣＰＵが動作可能状態になる。
【０１０３】
図１３に示すように、リセットＩＣ６５１からのリセット信号は、ＮＡＮＤ回路９４７に入力されるとともに、反転回路（ＮＯＴ回路）９４４を介してカウンタＩＣ９４１のクリア端子に入力される。カウンタＩＣ９４１は、クリア端子への入力がローレベルになると、発振器９４３からのクロック信号をカウントする。そして、カウンタＩＣ９４１のＱ５出力がＮＯＴ回路９４５，９４６を介してＮＡＮＤ回路９４７に入力される。また、カウンタＩＣ９４１のＱ６出力は、フリップフロップ（ＦＦ）９４２のクロック端子に入力される。フリップフロップ９４２のＤ入力はハイレベルに固定され、Ｑ出力は論理和回路（ＯＲ回路）９４９に入力される。ＯＲ回路９４９の他方の入力には、ＮＡＮＤ回路９４７の出力がＮＯＴ回路９４８を介して導入される。そして、ＯＲ回路９４９の出力が、バッファ回路９６１〜９６５を介して各ＣＰＵに供給されている。このような構成によれば、電源投入時に、各ＣＰＵのリセット端子に２回のリセット信号（ローレベル信号）が与えられるので、各ＣＰＵは、確実に動作を開始する。
【０１０４】
そして、例えば、電源監視回路の検出電圧（電源断信号を出力することになる電圧）を＋２２Ｖとし、リセット信号をローレベルにするための検出電圧を＋９Ｖとする。そのように構成した場合には、電源監視回路とシステムリセット回路６５とが、同一の電源ＶSLの電圧を監視するので、電圧監視回路が電源断信号を出力するタイミングとシステムリセット回路６５がシステムリセット信号を出力するタイミングの差を所望の所定期間に確実に設定することができる。所望の所定期間とは、電源監視回路からの電源断信号に応じて電力供給停止時処理を開始してから電力供給停止時処理が確実に完了するまでの期間である。
【０１０５】
なお、電源監視回路とシステムリセット回路６５とが監視する電源の電圧は異なっていてもよい。また、システムリセット回路６５は、第２の電源監視手段に相当する。
【０１０６】
この例では、電源監視手段が検出信号を出力することになる検出条件は＋３０Ｖ電源電圧が＋２２Ｖにまで低下したことであり、リセットＩＣ６５１がリセットレベルであるローレベルを出力することになる条件は＋３０Ｖ電源電圧が＋９Ｖにまで低下したことになる。ただし、ここで用いられている電圧値は一例であって、他の値を用いてもよい。
【０１０７】
ただし、監視範囲が狭まるが、電源監視手段およびリセットＩＣ６５１の監視電圧として＋５Ｖ電源電圧を用いることも可能である。その場合にも、電源監視回路の検出電圧は、リセットＩＣ６５１の検出電圧よりも高く設定される。
【０１０８】
主基板３１のＣＰＵ５６および払出制御基板３７の払出制御用ＣＰＵ３７１の駆動電源である＋５Ｖ電源から電力が供給されていない間、ＲＡＭの少なくとも一部は、電源基板９１０から供給されるバックアップ電源によってバックアップされ、遊技機に対する電源が断しても内容は保存される。そして、電源が復旧すると、リセット管理回路９４０からのリセット信号がハイレベルになるので、ＣＰＵ５６および払出制御用ＣＰＵ３７１は、通常の動作状態に復帰する。そのとき、必要なデータがバックアップＲＡＭに保存されているので、停電等からの復旧時に停電発生時の遊技状態に復帰することができる。
【０１０９】
なお、図１３には、電源投入時に各電気部品制御基板のＣＰＵのリセット端子に２回のリセット信号（ローレベル信号）が与えられる構成が示されたが、リセット信号の立ち上がりタイミングが１回しかなくても確実にリセット解除されるＣＰＵを使用する場合には、符号９４１〜９４９で示された回路素子は不要である。そのような場合などには、符号９４１〜９４９で示された回路素子を設けない構成としてもよい。この場合、リセットＩＣ６５１の出力がそのままバッファ回路９６１〜９６４および遅延回路９６０に接続される。
【０１１０】
また、上記の例では、電源基板９１０にリセット回路６５が設けられ、主基板３１や払出制御基板３７などの各基板にリセット信号や復帰信号を出力するようにしていたが、主基板３１や払出制御基板３７などの各基板それぞれにリセット回路を設ける構成としてもよい。
【０１１１】
この実施の形態では、電源投入時に、リセット回路６５におけるリセットＩＣ６５１は、外付けのコンデンサの容量で決まる所定時間だけ各電気部品制御基板のＣＰＵに供給しているリセット信号の立ち上げ遅延させる。すなわち、リセットＩＣ６５１の外付けのコンデンサの容量を、所定の遅延時間を生成するような値に選定すれば、外付けのコンデンサの容量で決まる所定時間だけ出力がローレベルとなり、所定時間が経過すると出力がハイレベルとなる。
【０１１２】
従って、電源投入時に、リセット信号がハイレベルに立ち上がるタイミングを遅らせて、電源監視回路からの電源断信号（ＮＭＩ信号）がハイレベルに立ち上がった後にリセット信号をハイレベルに立ち上げるようにすることができ、リセット状態が解除されたときに電源断信号が出力状態となっていて、電源供給が再開して復旧しているときに電源断処理が実行されてしまうことを防止することができる。
【０１１３】
また、この実施の形態では、電源基板９１０から各電気部品制御基板のＣＰＵにリセット信号が供給されるときに、遅延回路９６０が、主基板３１のＣＰＵ５６に対するリセット信号の立ち上げを遅延させる。従って、電源投入時に、主基板３１のＣＰＵ５６が備えるリセット端子の入力信号は、他の電気部品制御基板のＣＰＵに供給されるリセット信号が立ち上げられるときよりも遅く立ち上げられる。
【０１１４】
例えば、主基板３１のＣＰＵ５６が他の電気部品制御基板に対して制御コマンドを出力する際に、他の電気部品制御基板におけるＣＰＵは既に立ち上がっているので、制御コマンドは確実に受信側の電気部品制御基板のＣＰＵで受信される。
【０１１５】
さらに、電源基板９１０には、待機期間を計測して復帰信号を出力する復帰信号出力手段の一例であるカウンタ９７１が搭載されている。カウンタ９７１は、電源断信号がローレベルになってクリアが解けると、発振器９４３からのクロック信号をカウントする。そして、カウントアップすると、Ｑ出力として、ハイレベルの１パルスを発生する。そのパルス信号は反転回路９７２で論理反転され、バッファ回路９７３および遅延回路９７４に入力する。遅延回路９７４は、入力信号を所定期間遅延させてバッファ回路９７５に入力させる。
【０１１６】
バッファ回路９７３の出力は、払出制御基板３７への復帰信号となる。また、バッファ回路９７５の出力は、主基板３１への復帰信号となる。なお、バッファ回路９７３，９７５は、払出制御基板３７、主基板３１に設けられていてもよい。
【０１１７】
図１４は、主基板３１におけるＣＰＵ５６周りの一構成例を示すブロック図である。図１４に示すように、電源基板９１０の電源監視回路（電源監視手段）からの電源断信号が、ＣＰＵ５６のマスク不能割込端子（ＸＮＭＩ端子）に接続されている。上述したように、電源監視回路は、遊技機が使用する各種直流電源のうちのいずれかの電源の電圧を監視して電源電圧低下を検出する回路である。この実施の形態では、ＶSLの電源電圧を監視して電圧値が所定値以下になるとローレベルの電源断信号を発生する。ＶSLは、遊技機における直流電圧のうちで最大のものであり、この例では＋３０Ｖである。従って、ＣＰＵ５６は、割込処理によって電源断の発生を確認することができる。
【０１１８】
また、図１４に示すように、電源基板９１０からのリセット信号と復帰信号とはＡＮＤ回路１６１に入力され、ＡＮＤ回路１６１の出力がＣＰＵ５６のリセット端子（リセット信号入力部）に入力される。
【０１１９】
図１５は、カウンタ９７１の作用を説明するためのタイミング図である。図１５（Ａ）に示すように、電源電圧が低下し、ＶSLの電圧値が電源断信号出力レベル（この例では＋２２Ｖ）まで低下すると電源断信号が発生する。具体的には、電源断信号がローレベルになる。すると、後述するように、主基板３１のＣＰＵ３１および払出制御用ＣＰＵ３７１は、電力供給停止時処理の実行を開始し、その処理が終了すると、何の制御もしないループ状態（待機状態）に入る。
【０１２０】
カウンタ９７１は、電源断信号がローレベルになるとカウントを開始するのであるが、カウントアップ値は、電源断信号がローレベルになってから、ＶSLの電圧値がＶcc生成可能電圧にまで低下する時間以上に設定される。すなわち、少なくとも、電源電圧が、制御動作が不能になる電圧にまで低下する時間以上に設定される。カウンタ９７１はＶccを電源として動作するので、カウントアップ値は、カウンタ９７１の動作可能期間に相当する値以上に設定される。従って、一般には、カウンタ９７１がカウントアップして復帰信号が出力される前に、カウンタ９７１およびその他の回路部品は動作しなくなる。
【０１２１】
電源の瞬断等が生ずると、図１５（Ｂ）に示すように、ＶSLの電圧レベルが短期間低下した後に復旧する。ＶSLの電圧レベルが電源断信号出力レベル以下になると、電源断信号がローレベルになって、電力供給停止時処理が開始される。そして、ＣＰＵ５６および払出制御用ＣＰＵ３７１は電力供給停止時処理終了後にループ状態に入る。何らの制御も行わないと、ループ処理から抜けられないのであるが、この場合には、カウンタ９７１がカウントアップして復帰信号が発生する。
【０１２２】
図７および図８に示されたように、主基板３１および払出制御基板３７１において、復帰信号は、ＡＮＤ回路１６１，３８５を介して、ＣＰＵ５６および払出制御用ＣＰＵ３７１のリセット端子に入力される。従って、ＣＰＵ５６および払出制御用ＣＰＵ３７１にはシステムリセットがかかる。その結果、ＣＰＵ５６および払出制御用ＣＰＵ３７１はループ状態から抜け出すことができる。
【０１２３】
なお、図１５（Ｂ）には、カウンタ９７１のカウントアップ後に、直ちに復帰信号が出力される場合が示されているが、図１３に示されたように電源基板９１０には遅延回路９７４があるので、主基板３１のＣＰＵ５６に対する復帰信号の供給タイミングは、払出制御用ＣＰＵ３７１に対する復帰信号の供給タイミングよりも遅れる。すなわち、通常の電力供給開始時にリセット信号が与えられる場合と同様に、遊技制御手段のリセット解除タイミングは、払出制御手段のリセット解除タイミングに対して遅れる。よって、復帰信号によって制御動作が復旧する場合も、遊技制御手段は、他の電気部品制御手段に対して、遅れて起動されることになる。
【０１２４】
図１６および図１７は、この実施の形態における出力ポートの割り当てを示す説明図である。図１６に示すように、出力ポート０は各電気部品制御基板に送出される制御コマンドのＩＮＴ信号の出力ポートである。また、払出制御基板３７に送出される払出制御コマンドの８ビットのデータは出力ポート１から出力され、図柄制御基板８０に送出される表示制御コマンドの８ビットのデータは出力ポート２から出力され、ランプ制御基板３５に送出されるランプ制御コマンドの８ビットのデータは出力ポート３から出力される。そして、図１７に示すように、音制御基板７０に送出される音制御コマンドの８ビットのデータは出力ポート４から出力される。
【０１２５】
また、出力ポート５から、情報出力回路６４を介して情報端子板３４やターミナル基板１６０に至る各種情報出力用信号すなわち制御に関わる情報の出力データが出力される。そして、出力ポート６から、可変入賞球装置１５を開閉するためのソレノイド１６、大入賞口の開閉板２を開閉するためのソレノイド２１、および大入賞口内の経路を切り換えるためのソレノイド２１Ａに対する駆動信号が出力される。
【０１２６】
図１７に示すように、払出制御基板３７、図柄制御基板８０、ランプ制御基板３５および音制御基板７０に対して出力される各ＩＮＴ信号（払出制御信号ＩＮＴ、表示制御信号ＩＮＴ、ランプ制御信号ＩＮＴおよび音声制御信号ＩＮＴ）を出力する出力ポート（出力ポート０）と、払出制御信号ＣＤ０〜ＣＤ７、表示制御信号ＣＤ０〜ＣＤ７、ランプ制御信号ＣＤ０〜ＣＤ７および音声制御信号ＣＤ０〜ＣＤ７を出力する出力ポート（出力ポート１〜４）とは、別ポートである。
【０１２７】
従って、ＩＮＴ信号を出力する際に、誤って払出制御信号ＣＤ０〜ＣＤ７、表示制御信号ＣＤ０〜ＣＤ７、ランプ制御信号ＣＤ０〜ＣＤ７および音声制御信号ＣＤ０〜ＣＤ７を変化させてしまう可能性が低減する。また、払出制御信号ＣＤ０〜ＣＤ７、表示制御信号ＣＤ０〜ＣＤ７、ランプ制御信号ＣＤ０〜ＣＤ７または音声制御信号ＣＤ０〜ＣＤ７を出力する際に、誤ってＩＮＴ信号を変化させてしまう可能性が低減する。その結果、主基板３１の遊技制御手段から各電気部品制御基板に対するコマンドは、より確実に送出されることになる。さらに、各ＩＮＴ信号は、全て出力ポート０から出力されるように構成されているので、遊技制御手段のＩＮＴ信号出力処理の負担が軽減される。
【０１２８】
図１８は、この実施の形態における入力ポートのビット割り当てを示す説明図である。図１８に示すように、入力ポート０のビット０〜７には、それぞれ、入賞口スイッチ３３ａ，３９ａ，２９ａ，３０ａ、ゲートスイッチ３２ａ、始動口スイッチ１４ａ、カウントスイッチ２３、Ｖ入賞スイッチ２２の検出信号が入力される。また、入力ポート１のビット０〜４には、それぞれ、賞球カウントスイッチ３０１Ａ、満タンスイッチ４８、球切れスイッチ１８７の検出信号、カウントスイッチ短絡信号およびクリアスイッチ９２１の検出信号が入力される。なお、各スイッチからの検出信号は、スイッチ回路５８において論理反転されている。このように、クリアスイッチ９２１の検出信号すなわち操作手段の操作入力は、遊技球を検出するためのスイッチの検出信号が入力される入力ポート（８ビット構成の入力部）と同一の入力ポートにおけるビット（入力ポート回路）に入力されている。
【０１２９】
次に遊技機の動作について説明する。図１９は、主基板３１における遊技制御手段（ＣＰＵ５６およびＲＯＭ，ＲＡＭ等の周辺回路）が実行するメイン処理を示すフローチャートである。遊技機に対して電源が投入され、リセット端子の入力レベルがハイレベルになると、ＣＰＵ５６は、ステップＳ１以降のメイン処理を開始する。メイン処理において、ＣＰＵ５６は、まず、必要な初期設定を行う。
【０１３０】
初期設定処理において、ＣＰＵ５６は、まず、割込禁止に設定する（ステップＳ１）。次に、割込モードを割込モード２に設定し（ステップＳ２）、スタックポインタにスタックポインタ指定アドレスを設定する（ステップＳ３）。そして、内蔵デバイスレジスタの初期化を行う（ステップＳ４）。また、内蔵デバイス（内蔵周辺回路）であるＣＴＣ（カウンタ／タイマ）およびＰＩＯ（パラレル入出力ポート）の初期化（ステップＳ５）を行った後、ＲＡＭをアクセス可能状態に設定する（ステップＳ６）。
【０１３１】
この実施の形態で用いられるＣＰＵ５６は、Ｉ／Ｏポート（ＰＩＯ）およびタイマ／カウンタ回路（ＣＴＣ）も内蔵している。また、ＣＴＣは、２本の外部クロック／タイマトリガ入力ＣＬＫ／ＴＲＧ２，３と２本のタイマ出力ＺＣ／ＴＯ０，１を備えている。
【０１３２】
この実施の形態で用いられているＣＰＵ５６には、マスク可能な割込のモードとして以下の３種類のモードが用意されている。なお、マスク可能な割込が発生すると、ＣＰＵ５６は、自動的に割込禁止状態に設定するとともに、プログラムカウンタの内容をスタックにセーブする。
【０１３３】
割込モード０：割込要求を行った内蔵デバイスがＲＳＴ命令（１バイト）またはＣＡＬＬ命令（３バイト）をＣＰＵの内部データバス上に送出する。よって、ＣＰＵ５６は、ＲＳＴ命令に対応したアドレスまたはＣＡＬＬ命令で指定されるアドレスの命令を実行する。リセット時に、ＣＰＵ５６は自動的に割込モード０になる。よって、割込モード１または割込モード２に設定したい場合には、初期設定処理において、割込モード１または割込モード２に設定するための処理を行う必要がある。
【０１３４】
割込モード１：割込が受け付けられると、常に００３８（ｈ）番地に飛ぶモードである。
【０１３５】
割込モード２：ＣＰＵ５６の特定レジスタ（Ｉレジスタ）の値（１バイト）と内蔵デバイスが出力する割込ベクタ（１バイト：最下位ビット０）から合成されるアドレスが、割込番地を示すモードである。すなわち、割込番地は、上位アドレスが特定レジスタの値とされ下位アドレスが割込ベクタとされた２バイトで示されるアドレスである。従って、任意の（飛び飛びではあるが）偶数番地に割込処理を設置することができる。各内蔵デバイスは割込要求を行うときに割込ベクタを送出する機能を有している。
【０１３６】
よって、割込モード２に設定されると、各内蔵デバイスからの割込要求を容易に処理することが可能になり、また、プログラムにおける任意の位置に割込処理を設置することが可能になる。さらに、割込モード１とは異なり、割込発生要因毎のそれぞれの割込処理を用意しておくことも容易である。上述したように、この実施の形態では、初期設定処理のステップＳ２において、ＣＰＵ５６は割込モード２に設定される。
【０１３７】
次いで、ＣＰＵ５６は、入力ポート１を介して入力されるクリアスイッチ９２１の出力信号の状態を１回だけ確認する（ステップＳ７）。その確認においてオンを検出した場合には、ＣＰＵ５６は、通常の初期化処理を実行する（ステップＳ１１〜ステップＳ１５）。クリアスイッチ９２１がオンである場合（押下されている場合）には、ローレベルのクリアスイッチ信号が出力されている。なお、入力ポート１では、クリアスイッチ信号のオン状態はハイレベルである（図１８参照）。また、例えば、遊技店員は、クリアスイッチ９２１をオン状態にしながら遊技機に対する電力供給を開始することによって、容易に初期化処理を実行させることができる。すなわち、ＲＡＭクリア等を行うことができる。
【０１３８】
クリアスイッチ９２１がオンの状態でない場合には、遊技機への電力供給が停止したときにバックアップＲＡＭ領域のデータ保護処理（例えばパリティデータの付加等の電力供給停止時処理）が行われたか否か確認する（ステップＳ８）。この実施の形態では、電力供給の停止が生じた場合には、バックアップＲＡＭ領域のデータを保護するための処理が行われている。そのような保護処理が行われていた場合をバックアップありとする。そのような保護処理が行われていないことを確認したら、ＣＰＵ５６は初期化処理を実行する。
【０１３９】
この実施の形態では、バックアップＲＡＭ領域にバックアップデータがあるか否かは、電力供給停止時処理においてバックアップＲＡＭ領域に設定されるバックアップフラグの状態によって確認される。この例では、図２０に示すように、バックアップフラグ領域に「５５Ｈ」が設定されていればバックアップあり（オン状態）を意味し、「５５Ｈ」以外の値が設定されていればバックアップなし（オフ状態）を意味する。
【０１４０】
バックアップありを確認したら、ＣＰＵ５６は、バックアップＲＡＭ領域のデータチェック（この例ではパリティチェック）を行う（ステップＳ９）。この実施の形態では、クリアデータ（００）をチェックサムデータエリアにセットし、チェックサム算出開始アドレスをポインタにセットする。また、チェックサムの対象となるデータ数に対応するチェックサム算出回数をセットする。そして、チェックサムデータエリアの内容とポインタが指すＲＡＭ領域の内容との排他的論理和を演算する。演算結果をチェックサムデータエリアにストアするとともに、ポインタの値を１増やし、チェックサム算出回数の値を１減算する。以上の処理が、チェックサム算出回数の値が０になるまで繰り返される。チェックサム算出回数の値が０になったら、ＣＰＵ５６は、チェックサムデータエリアの内容の各ビットの値を反転し、反転後のデータをチェックサムとする。
【０１４１】
電力供給停止時処理において、上記の処理と同様の処理によってチェックサムが算出され、チェックサムはバックアップＲＡＭ領域に保存されている。ステップＳ９では、算出したチェックサムと保存されているチェックサムとを比較する。不測の停電等の電力供給停止が生じた後に復旧した場合には、バックアップＲＡＭ領域のデータは保存されているはずであるから、チェック結果（比較結果）は正常（一致）になる。チェック結果が正常でないということは、バックアップＲＡＭ領域のデータが、電力供給停止時のデータとは異なっていることを意味する。そのような場合には、内部状態を電力供給停止時の状態に戻すことができないので、電力供給の停止からの復旧時でない電源投入時に実行される初期化処理を実行する。
【０１４２】
チェック結果が正常であれば、ＣＰＵ５６は、遊技制御手段の内部状態と表示制御手段等の電気部品制御手段の制御状態を電力供給停止時の状態に戻すための遊技状態復旧処理を行う（ステップＳ１０）。そして、バックアップＲＡＭ領域に保存されていたＰＣ（プログラムカウンタ）の退避値がＰＣに設定され、そのアドレスに復帰する。
【０１４３】
このように、バックアップフラグとチェックサム等のチェックデータとを用いてバックアップＲＡＭ領域のデータが保存されているか否かを確認することによって、遊技状態を電力供給停止時の状態に正確に戻すことができる。すなわち、バックアップＲＡＭ領域のデータにもとづく状態復旧処理の確実性が向上する。なお、この実施の形態では、バックアップフラグとチェックデータとの双方を用いてバックアップＲＡＭ領域のデータが保存されているか否かを確認しているが、いずれか一方のみを用いてもよい。すなわち、バックアップフラグとチェックデータとのいずれかを、状態復旧処理を実行するための契機としてもよい。
【０１４４】
また、バックアップフラグの状態によって「バックアップあり」が確認されなかった場合には、後述する遊技状態復旧処理を行うことなく後述する初期化処理を行うようにしているので、バックアップデータが存在しないのにもかかわらず遊技状態復旧処理が実行されてしまうことを防止することができ、初期化処理によって制御状態を初期状態に戻すことが可能となる。
【０１４５】
さらに、チェックデータを用いたチェック結果が正常でなかった場合には、後述する遊技状態復旧処理を行うことなく後述する初期化処理を行うようにしているので、電力供給停止時とは異なる内容となってしまっているバックアップデータにもとづいて遊技状態復旧処理が実行されてしまうことを防止することができ、初期化処理によって制御状態を初期状態に戻すことが可能となる。
【０１４６】
初期化処理では、ＣＰＵ５６は、まず、ＲＡＭクリア処理を行う（ステップＳ１１）。また、所定の作業領域（例えば、普通図柄判定用乱数カウンタ、普通図柄判定用バッファ、特別図柄左中右図柄バッファ、特別図柄プロセスフラグ、払出コマンド格納ポインタ、賞球中フラグ、球切れフラグ、払出停止フラグなど制御状態に応じて選択的に処理を行うためのフラグ）に初期値を設定する作業領域設定処理を行う（ステップＳ１２）。
【０１４７】
さらに、ＣＰＵ５６は、所定の払出禁止条件が成立しているか否かを判定し（ステップＳ１３ａ）、払出禁止条件が成立していなければ、球払出装置９７からの払出が可能であることを指示する払出許可状態指定コマンド（以下、払出可能状態指定コマンドという。）を払出制御基板３７に対して送信する処理を行う（ステップＳ１３ｂ）。なお、払出禁止条件が成立していれば、主基板３１の制御状態を払出禁止状態に設定する。本例では、球切れフラグを球切れ状態を示す状態（オン状態）とするとともに、満タンフラグを下皿満タンを示す状態（オン状態）とすることで、主基板３１の制御状態を払出禁止状態に設定する。払出禁止条件は、例えば球切れ状態となっている場合や下皿満タン状態となっている場合など、払い出すべき遊技球を払い出すことができないおそれがある場合や遊技球を払い出すことが適当でない場合に成立する。従って、ステップＳ１３ａでは、例えば、球切れスイッチ１８７による検出状態の確認や、満タンスイッチ４８による検出状態の確認が行われる。なお、ステップＳ１３ａの判定処理が実行される段階では後述するタイマ割込の設定が行われていないため、ソフトウェアタイマによるウエイト処理などによって監視時間（例えば２ｍｓ）を作成し、後述するスイッチの状態を監視する処理（ステップＳ１５０〜ステップＳ１５９）と同様の処理を実行することで、その監視時間毎に球切れスイッチ１８７や満タンスイッチ４８の状態を監視してスイッチがオンしたか否かを判定するようにすればよい。
【０１４８】
また、ＣＰＵ５６は、他のサブ基板（ランプ制御基板３５、音制御基板７０、図柄制御基板８０）を初期化するための初期化コマンドを各サブ基板に送信する処理を実行する（ステップＳ１４）。初期化コマンドとして、可変表示装置９に表示される初期図柄を示すコマンド（図柄制御基板８０に対して）や賞球ランプ５１および球切れランプ５２の消灯を指示するコマンド（ランプ制御基板３５に対して）等がある。
【０１４９】
初期化処理では、払出制御基板３７に対して、払出禁止条件が成立していない場合に払出可能状態指定コマンドが送信され、払出禁止条件が成立している場合に払出禁止状態指定コマンド（以下、払出禁止状態指定コマンドという。）は送信されない。仮に、遊技機の状態が球払出装置９７からの払出が可能でない状態（払出禁止条件が成立している状態）であった場合であっても、払出制御基板３７における初期化処理にて払出禁止状態に設定されているはずなので問題はない。なお、払出可能状態指定コマンドおよび他のサブ基板に対する初期化コマンドの送信処理において、例えば、各コマンドが設定されているテーブル（ＲＯＭ領域）のアドレスをポインタにセットし、後述するコマンドセット処理（図４２参照）のような処理ルーチンをコールすればよい。
【０１５０】
そして、２ｍｓ毎に定期的にタイマ割込がかかるようにＣＰＵ５６に設けられているＣＴＣのレジスタの設定が行われる（ステップＳ１５）。すなわち、初期値として２ｍｓに相当する値が所定のレジスタ（時間定数レジスタ）に設定される。
【０１５１】
初期化処理の実行（ステップＳ１１〜Ｓ１５）が完了すると、メイン処理で、表示用乱数更新処理（ステップＳ１７）および初期値用乱数更新処理（ステップＳ１８）が繰り返し実行される。表示用乱数更新処理および初期値用乱数更新処理が実行されるときには割込禁止状態とされ（ステップＳ１６）、表示用乱数更新処理および初期値用乱数更新処理の実行が終了すると割込許可状態とされる（ステップＳ１９）。表示用乱数とは、可変表示装置９に表示される図柄を決定するための乱数であり、表示用乱数更新処理とは、表示用乱数を発生するためのカウンタのカウント値を更新する処理である。また、初期値用乱数更新処理とは、初期値用乱数を発生するためのカウンタのカウント値を更新する処理である。初期値用乱数とは、大当りとするか否かを決定するための乱数を発生するためのカウンタ（大当り決定用乱数発生カウンタ）等のカウント値の初期値を決定するための乱数である。後述する遊技制御処理において、大当り決定用乱数発生カウンタのカウント値が１周すると、そのカウンタに初期値が設定される。
【０１５２】
なお、表示用乱数更新処理が実行されるときには割込禁止状態とされるのは、表示用乱数更新処理が後述するタイマ割込処理でも実行されることから、タイマ割込処理における処理と競合してしまうのを避けるためである。すなわち、ステップＳ１７の処理中にタイマ割込が発生してタイマ割込処理中で表示用乱数を発生するためのカウンタのカウント値を更新してしまったのでは、カウント値の連続性が損なわれる場合がある。しかし、ステップＳ１７の処理中では割込禁止状態にしておけば、そのような不都合が生ずることはない。
【０１５３】
表示用乱数更新処理における更新値には、例えば、リフレッシュレジスタ（Ｒレジスタ）によって特定される値が用いられる。Ｒレジスタは、ダイナミックＲＡＭを用いる場合にリフレッシュカウンタとして使用されるレジスタであり、ＣＰＵ５６は、そのようなＲレジスタを内蔵している。また、Ｒレジスタは、ＣＰＵ５６が命令フェッチを行う毎にインクリメントされる。この場合、ＣＰＵ５６は、変動パターン決定用乱数等を更新する場合にＲレジスタの値（１バイト）を参照し、所定の上位ビットをマスクし、残りの下位ビットデータを更新値（表示用乱数を発生するためのカウンタのカウント値に加算される値）として用いる。具体的には、左図柄更新用の乱数が０〜１１の範囲で更新される場合であって、加算される更新値として０〜７の範囲の数値が用いられる場合には、左図柄更新用の乱数を更新するときに、Ｒレジスタの下位３ビットのデータを用いるようにする。Ｒレジスタの下位３ビットのデータによって、０〜７のランダム値を得ることができるので、簡単な構成でランダム値を更新値とすることができる。また、命令フェッチのタイミングと表示用乱数更新処理の実行タイミングとは同期しないので、Ｒレジスタの下位ビットを乱数の更新値として用いることにより、表示用乱数を発生するためのカウンタのカウント値をランダムな値にすることができ、出現する表示図柄や変動パターンのランダム性を向上させることができる。また、Ｒレジスタの機能を利用するので、プログラム構成が単純化され、機種変更などに柔軟に対応できるようになる。さらに、上位ビットをマスクして使用するので、マスクする範囲を変更することで、複数の更新範囲の乱数の更新に対応できる。
【０１５４】
図２１は、遊技状態復旧処理の一例を示すフローチャートである。遊技状態復旧処理において、ＣＰＵ５６は、まず、スタックポインタの復帰処理を行う（ステップＳ８１）。スタックポインタの値は、後で詳述する電力供給停止時処理において、所定のＲＡＭエリア（電源バックアップされている作業領域におけるスタックポインタ退避バッファ）に退避している。よって、ステップＳ８１では、そのＲＡＭエリアの値をスタックポインタに設定することによって復帰させる。具体的には、ＲＡＭエリアに退避しているスタック領域のアドレスを示すデータ（スタックアドレスデータ）がスタックポインタに設定される。なお、復帰されたスタックポインタが指す領域（すなわちスタック領域）には、電力供給が停止したときのレジスタ値やプログラムカウンタ（ＰＣ）の値が退避している。
【０１５５】
次いで、ＣＰＵ５６は、払出禁止状態であったか否か確認する（ステップＳ８２）。払出禁止状態であったか否かは、電源バックアップされているＲＡＭエリアに保存されている所定の作業領域（例えば、普通図柄判定用乱数カウンタ、普通図柄判定用バッファ、特別図柄左中右図柄バッファ、特別図柄プロセスフラグ、払出コマンド格納ポインタ、確変フラグ、賞球中フラグ、球切れフラグ、満タンフラグ、払出停止フラグなど）における払出状態データとしての払出停止フラグによって確認される。払出停止フラグは、球切れフラグまたは満タンフラグのいずれか一方がオン状態となったときにオン状態となり、球切れフラグおよび満タンフラグの双方がオフしたときにオフ状態となる。払出禁止状態であった場合には、主基板３１の制御状態を払出禁止状態に設定する。本例では、球切れフラグを球切れ状態を示す状態（オン状態）とするとともに、満タンフラグを下皿満タンを示す状態（オン状態）とすることで、主基板３１の制御状態を払出禁止状態に設定する。
【０１５６】
払出禁止状態でなかった場合には、払出制御手段に対して払出が可能であることを指示する払出制御コマンド（払出可能状態指定コマンド）に関するコマンド送信テーブルをセットし（ステップＳ８３）、コマンドセット処理をコールする（ステップＳ８４）。ステップＳ８３では、払出可能状態指定コマンドの払出制御コマンドが格納されているコマンド送信テーブル（ＲＯＭ）の先頭アドレスが、コマンド送信テーブルのアドレスとして設定される。払出可能状態指定コマンドに関するコマンド送信テーブルには、後述するＩＮＴデータ、払出制御コマンドの１バイト目のデータ、および払出制御コマンドの２バイト目のデータが設定されている。なお、ステップＳ８４のコール命令によって、ステップＳ８１にて復帰されているスタックポインタがインクリメントされ、そのスタックポインタが指すスタック領域に、実行されていたプログラムのアドレスデータ（プログラムアドレスデータ）が退避される。そして、コール命令にもとづくコマンドセット処理を終えると、スタックポインタが指しているスタック領域に退避されているアドレスデータ（プログラムアドレスデータ）にもとづいて、コマンドセット処理をコールしたときのアドレスにリターンする。
【０１５７】
なお、ステップＳ８２にて払出禁止状態であった場合には払出の停止を指示する払出制御コマンド（払出禁止状態指定コマンド）は送信されないが、払出制御基板３７における復旧処理（図５０参照）にて払出禁止状態に設定されているはずなので問題はない。
【０１５８】
補給球の不足や余剰球受皿４の満タンについて払出制御手段は認識できないので、遊技制御手段から通知しないと、停電等からの復旧時に、補給球の不足や余剰球受皿４の満タンであるにもかかわらず遊技球の払出処理を開始してしまうおそれがある。しかし、この実施の形態では、補給球の不足や余剰球受皿４の満タンでない場合に、遊技状態復旧処理において払出が可能であること指示する払出制御コマンドが送信されるとともに、その払出制御コマンドを受信しない限り払出制御手段が払出処理を実行しない構成とされているので、補給球の不足や余剰球受皿４の満タンであるにもかかわらず払出制御手段が遊技球の払出処理を開始してしまうことはない。なお、払出制御手段が実行する処理については、あとで詳しく説明する。
【０１５９】
次いで、ＣＰＵ５６は、電力供給が停止したときの可変表示装置９における特別図柄の表示状態に応じて、その表示状態を復旧させるための表示制御コマンドに関するコマンド送信テーブルをセットし（ステップＳ８５）、コマンドセット処理をコールする（ステップＳ８６）。ステップＳ８５では、表示状態を復旧させるための表示制御コマンドが格納されているコマンド送信テーブル（ＲＯＭ）の先頭アドレスが、コマンド送信テーブルのアドレスとして設定される。表示状態を復旧させるための表示制御コマンドに関するコマンド送信テーブルには、後述するＩＮＴデータ、払出制御コマンドの１バイト目のデータ、および払出制御コマンドの２バイト目のデータが設定されている。
【０１６０】
ステップＳ８５でセットされる表示制御コマンドには、復旧後に可変表示装置９に表示させる特別図柄を指定する左中右の図柄指定コマンドが含まれる。例えば電力供給が停止したときに特別図柄が変動中であった場合には、その変動後の最終停止図柄を指定する図柄指定コマンドに関するコマンド送信テーブルがセットされ、また、例えば電力供給が停止したときに特別図柄が停止中であった場合には、前回の図柄変動における最終停止図柄を指定する図柄指定コマンドに関するコマンド送信テーブルがセットされる。表示制御用ＣＰＵ１０１は、電力供給が開始されたあとに左中右の図柄指定コマンドを受信すると、図柄変動中の表示状態に復旧した場合には、その図柄変動が終了したあと受信した図柄指定コマンドに応じて確定図柄（最終停止図柄）を表示する。また、図柄停止中の表示状態に復旧した場合には、所定の表示タイミングで受信した図柄指定コマンドに応じた確定図柄（前回の図柄変動における確定図柄）を表示する。上記のように、電力供給が開始された場合に、可変表示装置９の表示状態を電源断前の状態から再開させることができるようになる。
【０１６１】
また、ステップＳ８５でセットされる表示制御コマンドには、確変状態であることを図柄表示基板８０に通知するための表示制御コマンド（例えば確変状態指定コマンド）が含まれる。例えば、バックアップされていた確変フラグがオン状態であった場合には、ステップＳ８５にて確変状態であることを示す表示制御コマンドに関するコマンド送信テーブルがセットされる。なお、確変フラグは、高確率状態（大当りが発生しやすい状態）に制御されているときにオン状態とされ、通常状態（大当りが発生する確率が高確率でない状態）に制御されているときはオフ状態とされるフラグであり、バックアップＲＡＭ領域に記憶されている。表示制御用ＣＰＵ１０１は、確変状態指定コマンドを受信すると、確変時の表示態様（例えば背景の色を確変時の色にする）で表示するように、可変表示装置９の表示制御を行う。上記のように、電力供給が開始された場合に、可変表示装置９の表示状態を電源断前の状態から再開させることができるようになる。
【０１６２】
次に、ＣＰＵ５６は、２ｍｓ毎に定期的にタイマ割込がかかるようにＣＰＵ５６に設けられているＣＴＣのレジスタの設定を行う（ステップＳ８７）。すなわち、初期値として２ｍｓに相当する値が所定のレジスタ（時間定数レジスタ）に設定される。このように、サブ基板に対して制御状態を復旧させるためのコマンドを送信した直後にタイマ割込の設定を行うので、主基板３１とサブ基板とで同期をとることが容易となる。
【０１６３】
その後、ＣＰＵ５６は、バックアップフラグをクリアする（ステップＳ８８）すなわち、前回の電力供給停止時に所定の記憶保護処理が実行されたことを示すフラグをリセットする。よって、制御状態の復旧後に不必要な情報が残存しないようにすることができる。また、スタック領域から各種レジスタの退避値を読み出して、各種レジスタ（ＩＸレジスタ、ＨＬレジスタ、ＤＥレジスタ、ＢＣレジスタ）に設定する（ステップＳ８９）。すなわち、レジスタ復元処理を行う。なお、各レジスタが復元させる毎に、スタックポインタの値が減らされる。すなわち、スタックポインタの値が、スタック領域の１つ前のアドレスを指すように更新される。そして、パリティフラグがオンしていない場合には割込許可状態にする（ステップＳ９０，Ｓ９１）。最後に、ＡＦレジスタ（アキュミュレータとフラグのレジスタ）をスタック領域から復元する（ステップＳ９２）。
【０１６４】
そして、ＲＥＴ命令が実行される。ＲＥＴ命令が実行されるときには、ＣＰＵ５６は、スタックポインタが指す領域に格納されているデータをプログラムカウンタに設定することによってプログラムのリターン動作を実現する。ただし、ここでのリターン先は、遊技状態復旧処理をコールした部分ではない。なぜなら、ステップＳ８１においてスタックポインタの復帰処理がなされ、ステップＳ９２でレジスタの復元処理が終了した後では、スタック領域を指すスタックポインタは、ＮＭＩによる電力供給停止時処理が開始されたときに実行されていたプログラムのアドレスが退避している領域を指している。すなわち、復帰されたスタックポインタが指すスタック領域に格納されているリターンアドレスは、プログラムにおける前回の電力供給停止時にＮＭＩが発生したアドレスである。従って、ステップＳ９２の次のＲＥＴ命令によって、電力供給停止時にＮＭＩが発生したアドレスにリターンする。すなわち、本例では、スタック領域に退避されていたアドレスデータ（プログラムアドレスデータ）にもとづいて復旧制御が実行されている。
【０１６５】
上記のように、遊技状態を復旧させるための制御コマンドを送信する前に、スタックポインタを復帰する構成としているので、コマンドを送信するための処理（コマンドセット処理）をサブルーチンとすることができ、そのサブルーチンをコールすることで遊技状態を復旧させるための制御コマンドの送信処理を実行することができるようになる。
【０１６６】
スタックポインタを復帰する前の状態においては、スタックポインタは電源投入時に設定される所定の値（例えば００００（Ｈ）やＦＦＦＦ（Ｈ））となっている。従って、スタックポインタを復帰することなくサブルーチンのコール命令を行うと、スタックポインタの値が取り得る最高値（例えばＦＦＦＦ（Ｈ））を指していた場合には、コール命令にもとづくスタックポインタの内容のインクリメントを行うことができないという不具合が発生し得る。また、スタックポインタがスタック領域のアドレスを指しているとは限らない（ＲＯＭ５４の領域を指している可能性もある）ので、プログラムカウンタの内容のスタックを行うことができないという不具合も発生し得る。さらに、コール命令にもとづいてプログラムカウンタの内容をスタックすることによって、ＲＡＭ５５にバックアップ記憶されているデータが消去（上書きによる消去）されてしまうという不具合も考えられる。
【０１６７】
しかし、本例では、上述したようにコマンドを送信する処理を実行する前にスタックポインタを復帰するようにしているので、サブルーチン処理によって遊技状態を復旧させるための制御コマンドの送信処理を実行することができる。従って、遊技制御に用いられるプログラム容量を減らすことができ、ＲＯＭ５４の必要容量を低減させることができる。また、ＣＰＵ５６が、遊技状態復旧処理を効率よく行うことができるようになる。
【０１６８】
タイマ割込が発生すると、ＣＰＵ５６は、レジスタの退避処理（ステップＳ２０）を行った後、図２２に示すステップＳ２１〜Ｓ３２の遊技制御処理を実行する。ステップＳ２０でのレジスタの退避処理では、実行されていたプログラムのアドレスデータ（プログラムアドレスデータ）をスタックポインタが指すスタック領域に退避する処理も実行される。そして、遊技制御処理を実行したあとのレジスタ復帰処理（ステップＳ３３）にて、スタック領域に退避しているアドレスデータにもとづいて、タイマ割込が発生したときのアドレスに復帰する。遊技制御処理において、ＣＰＵ５６は、まず、スイッチ回路５８を介して、ゲートスイッチ３２ａ、始動口スイッチ１４ａ、カウントスイッチ２３および入賞口スイッチ２９ａ，３０ａ，３３ａ，３９ａ等のスイッチの検出信号を入力し、それらの状態判定を行う（スイッチ処理：ステップＳ２１）。
【０１６９】
次いで、パチンコ遊技機１の内部に備えられている自己診断機能によって種々の異常診断処理が行われ、その結果に応じて必要ならば警報が発せられる（エラー処理：ステップＳ２２）。
【０１７０】
次に、遊技制御に用いられる大当り判定用の乱数等の各判定用乱数を生成するための各カウンタのカウント値を更新する処理を行う（ステップＳ２３）。ＣＰＵ５６は、さらに、表示用乱数および初期値用乱数を生成するためのカウンタのカウント値を更新する処理を行う（ステップＳ２４，Ｓ２５）。
【０１７１】
さらに、ＣＰＵ５６は、特別図柄プロセス処理を行う（ステップＳ２６）。特別図柄プロセス制御では、遊技状態に応じてパチンコ遊技機１を所定の順序で制御するための特別図柄プロセスフラグに従って該当する処理が選び出されて実行される。そして、特別図柄プロセスフラグの値は、遊技状態に応じて各処理中に更新される。また、普通図柄プロセス処理を行う（ステップＳ２７）。普通図柄プロセス処理では、普通図柄表示器１０の表示状態を所定の順序で制御するための普通図柄プロセスフラグに従って該当する処理が選び出されて実行される。そして、普通図柄プロセスフラグの値は、遊技状態に応じて各処理中に更新される。
【０１７２】
次いで、ＣＰＵ５６は、特別図柄に関する表示制御コマンドをＲＡＭ５５の所定の領域に設定して表示制御コマンドを送出する処理を行う（特別図柄コマンド制御処理：ステップＳ２８）。また、普通図柄に関する表示制御コマンドをＲＡＭ５５の所定の領域に設定して表示制御コマンドを送出する処理を行う（普通図柄コマンド制御処理：ステップＳ２９）。
【０１７３】
さらに、ＣＰＵ５６は、例えばホール管理用コンピュータに供給される大当り情報、始動情報、確率変動情報などのデータを出力する情報出力処理を行う（ステップＳ３０）。
【０１７４】
また、ＣＰＵ５６は、所定の条件が成立したときにソレノイド回路５９に駆動指令を行う（ステップＳ３１）。可変入賞球装置１５または開閉板２０を開状態または閉状態としたり、大入賞口内の遊技球通路を切り替えたりするために、ソレノイド回路５９は、駆動指令に応じてソレノイド１６，２１，２１Ａを駆動する。
【０１７５】
そして、ＣＰＵ５６は、入賞口スイッチ２９ａ，３０ａ，３３ａ，３９ａの検出信号にもとづく賞球個数の設定などを行う賞球処理を実行する（ステップＳ３２）。具体的には、入賞口スイッチ２９ａ，３０ａ，３３ａ，３９ａがオンしたことにもとづく入賞検出に応じて、払出制御基板３７に賞球個数を示す払出制御コマンドを出力する。払出制御基板３７に搭載されている払出制御用ＣＰＵ３７１は、賞球個数を示す払出制御コマンドに応じて球払出装置９７を駆動する。その後、ＣＰＵ５６は、レジスタの内容を復帰させ（ステップＳ３３）、割込許可状態に設定する（ステップＳ３４）。
【０１７６】
以上の制御によって、この実施の形態では、遊技制御処理は２ｍｓ毎に起動されることになる。なお、この実施の形態では、タイマ割込処理で遊技制御処理が実行されているが、タイマ割込処理では例えば割込が発生したことを示すフラグのセットのみがなされ、遊技制御処理はメイン処理において実行されるようにしてもよい。
【０１７７】
図２３〜図２５は、電源基板９１０からの電源断信号に応じて実行されるマスク不能割込処理（電力供給停止時処理）の処理例を示すフローチャートである。なお、マスク不能割込処理とは、割込禁止がかけられない処理を意味する。マスク不能割込が発生すると、ＣＰＵ５６に内蔵されている割込制御機構は、マスク不能割込発生時に実行されていたプログラムのアドレス（具体的には実行完了後の次のアドレス）を、スタックポインタが指すスタック領域に退避させるとともに、スタックポインタの値を増やす。すなわち、スタックポインタの値がスタック領域の次のアドレスを指すように更新する。
【０１７８】
電力供給停止時処理において、ＣＰＵ５６は、ＡＦレジスタ（アキュミュレータとフラグのレジスタ）を所定のバックアップＲＡＭ領域に退避する（ステップＳ４５１）。また、割込フラグをパリティフラグにコピーする（ステップＳ４５２）。パリティフラグはバックアップＲＡＭ領域に形成されている。また、ＢＣレジスタ、ＤＥレジスタ、ＨＬレジスタ、ＩＸレジスタおよびスタックポインタをバックアップＲＡＭ領域に退避する（ステップＳ４５４〜Ｓ４５８）。なお、電源復旧時には、退避された内容にもとづいてレジスタ内容が復元され、パリティフラグの内容に応じて、割込許可状態／禁止状態の内部設定がなされる。なお、Ｓ４５８ではスタックポインタが退避されるが、さらに詳しく言えば、スタックポインタに設定されているスタック領域のアドレスを示すデータ（スタックアドレスデータ）がバックアップＲＡＭ領域に退避される。
【０１７９】
次いで、ＣＰＵ５６は、クリアデータ（００）を適当なレジスタにセットし（ステップＳ４５９）、処理数（この例では「７」）を別のレジスタにセットする（ステップＳ４６０）。また、出力ポート０のアドレスをＩＯポインタに設定する（ステップＳ４６１）。ＩＯポインタとして、さらに別のレジスタが用いられる。
【０１８０】
そして、ＩＯポインタが指すアドレスにクリアデータをセットするとともに（ステップＳ４６２）、ＩＯポインタの値を１増やし（ステップＳ４６３）、処理数の値を１減算する（ステップＳ４６４）。ステップＳ４６２〜Ｓ４６４の処理が、処理数の値が０になるまで繰り返される（ステップＳ４６５）。その結果、全ての出力ポート０〜６（図１６および図１７参照）にクリアデータが設定される。図１６および図１７に示すように、この例では、「１」がオン状態であり、クリアデータである「００」が各出力ポートにセットされるので、全ての出力ポートがオフ状態になる。
【０１８１】
上記のように、各出力ポートがオフ状態になるので、保存される遊技状態と整合しない状況が発生することは確実に防止される。つまり、パチンコ遊技機のように可変入賞球装置を有している遊技機において、実装の関係上、可変入賞球装置における可変入賞口の位置と入賞を検出する入賞口スイッチの設置位置とを、ある程度離さざるを得ない。出力ポート、特に可変入賞球装置を開放状態にするための信号が出力される出力ポートを直ちにオフ状態にしないと、電力供給停止時に、可変入賞口に入賞したにもかかわらず、電力供給停止時処理の実行が開始されて入賞口スイッチの検出がなされない状況が起こりうる。その場合、可変入賞口に入賞があったことは保存されない。すなわち、実際に生じている遊技状態（入賞があったこと）と保存される遊技状態とが整合しない。しかし、この実施の形態では、出力ポートがクリアされて可変入賞球装置が閉じられるので、保存される遊技状態と整合しない状況が発生することは確実に防止される。
【０１８２】
また、電気部品の駆動が不能になる状態になる前に実行される電力供給停止時処理の際に、出力ポートをクリアすることができるので、電気部品の駆動が不能になる状態となる前に遊技制御手段によって制御される各電気部品を、適切な動作停止状態にすることができる。例えば、開放中の大入賞口を閉成させ、また開放中の可変入賞球装置１５を閉成させるなど、電気部品についての作動を停止させたあとに電気部品の駆動が不能になる状態とすることができる。従って、適切な停止状態で電力供給の復旧を待つことが可能となる。
【０１８３】
さらに、電力供給停止時処理の際に、各電気部品を動作停止状態にするので、各電気部品を駆動するために電力が費やされることがなくなり、また、出力ポートからの信号出力に用いられる電流が遮断されるので、微量ではあるが電力消費を抑えることができる。
【０１８４】
さらに、この実施の形態では、所定期間（以下、払出確認期間という）、賞球カウントスイッチ３０１Ａの検出信号をチェックする。そして、賞球カウントスイッチ３０１Ａがオンしたら総賞球数バッファの内容を１減らす。
【０１８５】
なお、この実施の形態では、払出確認期間を計測するために、払出確認期間計測用カウンタが用いられる。払出確認期間計測用カウンタの値は、初期値ｍから、以下に説明するスイッチ検出処理のループ（Ｓ４６７から始まってＳ４６７に戻るループ）が１回実行される毎に−１され、その値が０になると、払出確認期間が終了したとする。検出処理のループでは、例外はあるがほぼ一定の処理が行われるので、ループの１周に要する時間のｍ倍の時間が、ほぼ払出確認期間に相当する。
【０１８６】
払出確認期間を計測するために、ＣＰＵ５６の内蔵タイマを用いてもよい。すなわち、スイッチ検出処理開始時に、内蔵タイマに所定値（払出確認期間に相当）を設定しておく。そして、スイッチ検出処理のループが１回実行される毎に、内蔵タイマのカウント値をチェックする。そして、カウント値が０になったら、払出確認期間が終了したとする。内蔵タイマの値が０になったことを検出するために内蔵タイマによる割込を用いることもできるが、この段階では制御内容（ＲＡＭに格納されている各値など）を変化させないように、割込を用いず、内蔵タイマのカウント値を読み出してチェックするようなプログラム構成の方が好ましい。
【０１８７】
また、払出確認期間は、遊技球が、球払出装置９７から落下した時点（例えば図５に示すスプロケット２９２の下方の球通路２９３ａ，２９３ｂに送り出された時点）から、賞球カウントスイッチ３０１Ａに到達するまでの時間以上に設定される。球払出装置９７から賞球カウントスイッチ３０１Ａまでの距離をＬとすると、その間の落下時間ｔは、ｔ＝√（２Ｌ／ｇ）（ｇ：重力加速度）になるので、払出確認期間は、それ以上に設定される。払出確認期間の具体的な値は、距離Ｌの値や、落下時間ｔからどの程度余裕を持たせるかによって異なるが、例えば１００［ｍｓ］〜１５０［ｍｓ］程度とされる。
【０１８８】
遊技制御手段において貸し球の払出検出を行う場合にも、同様にして、払出確認期間が設定される。すなわち、遊技球が、球払出装置９７から落下した時点（例えば図５に示すスプロケット２９２の下方の球通路２９３ａ，２９３ｂに送り出された時点）から、球貸しカウントスイッチ３０１Ｂに到達するまでの時間以上に設定される。従って、球払出装置９７から球貸しカウントスイッチ３０１Ｂまでの距離をＬとすると、その間の落下時間ｔは、やはりｔ＝√（２Ｌ／ｇ）（ｇ：重力加速度）になるので、払出確認期間はそれ以上に設定される。この場合にも、払出確認期間の具体的な値は距離Ｌの値や、落下時間ｔからどの程度余裕を持たせるかによって異なるが、例えば１００［ｍｓ］〜１５０［ｍｓ］程度とされる。
【０１８９】
なお、球払出装置９７から賞球カウントスイッチ３０１Ａまでの距離と貸し球カウントスイッチ３０１Ｂまでの距離とが異なる場合には、球払出装置９７からの距離が離れているスイッチの距離にもとづいて払出確認期間を定めるようにすればよい。
【０１９０】
少なくとも、スイッチ検出処理が実行される払出確認期間では、賞球カウントスイッチ３０１Ａが遊技球を検出できる状態でなければならない。そこで、この実施の形態では、図１１に示されたように、電源基板９１０におけるコンバータＩＣ９２０の入力側に比較的大容量の補助駆動電源としてのコンデンサ９２３が接続されている。よって、遊技機に対する電力供給停止時にも、ある程度の期間は＋１２Ｖ電源電圧がスイッチ駆動可能な範囲に維持され、賞球カウントスイッチ３０１Ａが動作可能になる。その期間が、上記の払出確認期間以上になるように、コンデンサ９２３の容量が決定される。
【０１９１】
なお、入力ポートおよびＣＰＵ５６も、コンバータＩＣ９２０で作成される＋５Ｖ電源で駆動されるので、電力供給停止時にも、比較的長い期間動作可能になっている。
【０１９２】
上記のように、この例では、払出確認期間計測用カウンタに初期値ｍが設定される（ステップＳ４６６）。また、ステップＳ４６７において、２ｍｓ計測用カウンタに２ｍｓの時間に相当する初期値ｎが設定される。そして、２ｍｓ計測用カウンタの値が０になるまで（ステップＳ４６８）、２ｍｓ計測用カウンタの値が−１される（ステップＳ４６９）。
【０１９３】
２ｍｓ計測用カウンタの値が０になると、賞球カウントスイッチ３０１Ａの検出信号の入力チェックが行われる。すなわち、後述するスイッチ処理およびスイッチチェック処理に類似した処理が行われる。具体的には、入力ポート１に入力されているデータを入力する（ステップＳ４７０）。次いで、クリアデータ（００）をセットする（ステップＳ４７１）。また、ポート入力データ、この場合には入力ポート１からの入力データを「比較値」として設定する（ステップＳ４７２）。さらに、賞球カウントスイッチ３０１Ａのためのスイッチタイマのアドレスをポインタにセットする（ステップＳ４７３）。
【０１９４】
そして、ポインタ（スイッチタイマのアドレスが設定されている）が指すスイッチタイマをロードするとともに（ステップＳ４７４）、比較値を右（上位ビットから下位ビットへの方向）にシフトする（ステップＳ４７５）。比較値には入力ポート１のデータ設定されている。そして、この場合には、賞球カウントスイッチ３０１Ａの検出信号がキャリーフラグに押し出される。
【０１９５】
キャリーフラグの値が「１」であれば（ステップＳ４７６）、すなわち賞球カウントスイッチ３０１Ａの検出信号がオン状態であれば、スイッチタイマの値を１加算する（ステップＳ４７７）。キャリーフラグの値が「０」であれば、すなわち賞球カウントスイッチ３０１Ａの検出信号がオフ状態であれば、スイッチタイマにクリアデータをセットする（ステップＳ４７８）。すなわち、スイッチがオフ状態であれば、スイッチタイマの値が０に戻る。
【０１９６】
そして、スイッチタイマの値が２になったときに（ステップＳ４７９）、総賞球数格納バッファの格納値を１減算するとともに（ステップＳ４８０）、賞球情報カウンタの値を＋１する（ステップＳ４８１）。そして、賞球情報カウンタの値が１０以上であれば（ステップＳ４８２）、賞球情報出力カウンタの値を＋１するとともに（ステップＳ４８３）、賞球情報カウンタの値を−１０する（ステップＳ４８４）。
【０１９７】
次いで、払出確認期間計測用カウンタの値を−１し（ステップＳ４８５）、その値が０になっていなければステップＳ４６７に戻る。
【０１９８】
以上の処理によって、払出確認期間内に賞球カウントスイッチ３０１Ａがオンしたら、総賞球数格納バッファの値が−１される。バックアップＲＡＭの内容を保存するための処理は、このようなスイッチ検出処理の後で行われるので、払出が完了した賞球について、必ず総賞球数格納バッファが−１される。従って、遊技球の払出に関して、保存される制御状態に矛盾が生じてしまうことが防止される。また、スイッチ検出処理において、遊技機外部への賞球情報出力のための賞球情報出力回数カウンタの演算も行われるので、外部に出力される賞球情報と実際の払出賞球数とが食い違ってしまうようなこともない。
【０１９９】
また、上記のスイッチ検出処理では、検出期間用カウンタを用いたタイマ処理が施されている。すなわち、２ｍｓ毎に賞球カウントスイッチ３０１Ａの検出出力のチェックが行われ、２回連続してオン検出した場合に、賞球カウントスイッチ３０１Ａが確実にオンしたと見なされる。すなわち、所定の遊技媒体検出判定期間（電力供給停止時処理において、遊技媒体（ここでは払い出された賞球）の検出の有無を判定するための期間。本例では、２ｍｓ以上の期間）の前後に２回連続してオン検出した場合に、１個の賞球の払出が完了したと見なされる。このように、本例では、遊技媒体検出判定期間を、通常遊技媒体検出判定期間（電力供給停止時処理での処理でない、通常の遊技状態において遊技媒体の有無を判定するための期間。本例では、後述するスイッチオン判定値（図３５参照）によって決定される２ｍｓ以上の期間であって、後述する図３３のステップＳ１８８の判断で用いられている。）と同じ期間としている。従って、通常の制御と同一の条件の下で、賞球カウントスイッチ３０１Ａがオンしたか否かを判定することができる。また、通常の制御と同一の条件の下、同一の処理によって賞球カウントスイッチ３０１Ａがオンしたか否かを判定するので、電力供給停止時処理でのスイッチ検出の処理モジュールと、通常の制御におけるスイッチ検出の処理モジュール（図２９の処理や図３０の処理を含む図２２のステップＳ２１の処理モジュール）を、共通の処理モジュールとすることができる。すなわち、通常の制御におけるスイッチ検出の処理モジュールを、電力供給停止時処理でのスイッチ検出の際に利用することができる。なお、遊技媒体検出判定期間は、通常遊技媒体検出判定期間と異なる期間としてもよい。上記のように、２回連続してオン検出した場合に、賞球カウントスイッチ３０１Ａが確実にオンしたと見なされるようにしているため、誤ってスイッチオン検出がなされてしまうことが防止され、払い出された賞球を確実に検出することが可能となる。
【０２００】
なお、この実施の形態では、賞球カウントスイッチ３０１Ａのみのスイッチ検出処理が行われたが、始動入賞口のスイッチや大入賞口に関連するＶ入賞スイッチ２２やカウントスイッチについても同様のスイッチ検出処理を行ってもよい。また、他の入賞についても同様のスイッチ検出処理を行ってもよい。そのようなオンチェックも行う場合には、入賞口に遊技球が入賞した直後に停電が発生したような場合でも、その入賞が確実に検出され、保存される遊技状態に反映される。
【０２０１】
払出確認期間が経過すると（ステップＳ４８６）、すなわち、払出確認期間計測用カウンタの値が０になると、バックアップあり指定値（この例では「５５Ｈ」）をバックアップフラグにストアする（ステップＳ４８７）。バックアップフラグはバックアップＲＡＭ領域に形成されている。次いで、パリティデータを作成する（ステップＳ４８８〜Ｓ４９７）。すなわち、まず、クリアデータ（００）をチェックサムデータエリアにセットし（ステップＳ４８８）、チェックサム算出開始アドレスをポインタにセットする（ステップＳ４８９）。また、チェックサム算出回数をセットする（ステップＳ４９０）。
【０２０２】
そして、チェックサムデータエリアの内容とポインタが指すＲＡＭ領域の内容との排他的論理和を演算する（ステップＳ４９１）。演算結果をチェックサムデータエリアにストアするとともに（ステップＳ４９２）、ポインタの値を１増やし（ステップＳ４９３）、チェックサム算出回数の値を１減算する（ステップＳ４９４）。ステップＳ４９１〜Ｓ４９４の処理が、チェックサム算出回数の値が０になるまで繰り返される（ステップＳ４９５）。
【０２０３】
チェックサム算出回数の値が０になったら、ＣＰＵ５６は、チェックサムデータエリアの内容の各ビットの値を反転する（ステップＳ４９６）。そして、反転後のデータをチェックサムデータエリアにストアする（ステップＳ４９７）。このデータが、電源投入時にチェックされるパリティデータとなる。次いで、ＲＡＭアクセスレジスタにアクセス禁止値を設定する（ステップＳ４９８）。以後、内蔵ＲＡＭ５５のアクセスができなくなる。
【０２０４】
そして、ＲＡＭアクセスレジスタにアクセス禁止値を設定すると、ＣＰＵ５６は、待機状態（ループ状態）に入る。従って、システムリセットされるまで、何もしない状態になる。
【０２０５】
この実施の形態では、遊技制御処理において用いられるデータが格納されるＲＡＭ領域は全て電源バックアップされている。従って、その内容が正しく保存されているか否かを示すチェックサムの生成処理、およびその内容を書き換えないようにするためのＲＡＭアクセス防止処理が、遊技状態を保存するための処理に相当する。
【０２０６】
なお、この実施の形態では、ＮＭＩに応じて電力供給停止時処理が実行されたが、電源断信号をＣＰＵ５６のマスク可能端子に接続し、マスク可能割込処理によって電力供給停止時処理を実行してもよい。また、電源断信号を入力ポートに入力し、入力ポートのチェック結果に応じて電力供給停止時処理を実行してもよい。
【０２０７】
また、この実施の形態では、電源断信号に応じて起動される処理の最初にレジスタの保存処理が行われたが、スイッチ検出処理においてレジスタを使用しない場合には、スイッチ検出処理の実行後に、すなわち、バックアップフラグの設定とチェックサムの算出の処理の前にレジスタ保存処理を行うことができる。その場合には、レジスタ保存処理、バックアップフラグ設定処理、チェックサム算出処理および出力ポートのオフ設定処理を電力供給停止時処理と見なすことができる。さらに、スイッチ検出処理において幾つかのレジスタを使用する場合であっても、使用しないレジスタについては、バックアップフラグの設定とチェックサムの算出の処理の前にレジスタ保存処理を行うことができる。
【０２０８】
なお、上記の例では、出力ポートのクリア処理を、スイッチ検出処理の実行前（ステップＳ４６６の前）に行っている。電力供給停止時処理の実行中では、ＣＰＵ５６やスイッチ類はコンデンサ９２３，９２４の充電電力等で駆動されることになる。出力ポートのクリア処理をスイッチ検出処理の実行前に行っているので、大入賞口や可変入賞装置等がソレノイド等の電気部品で駆動されるように構成されていても、それらが駆動されることはなく、コンデンサ（特にコンデンサ９２４）の充電電力等を電力供給停止時処理のために効果的に使用することができる。
【０２０９】
なお、上記の例において、電源が断することが検出された後にＶ入賞スイッチ２２を検出する場合には、ソレノイド２１（大入賞口をＶ入賞スイッチに誘導するための部材を動作させるもの）の出力ポートについては、スイッチ検出処理の実行後にクリアする。そのようにすれば、継続権発生の条件であるＶ入賞をしていない状態で停電が発生した場合、停電発生直前に大入賞口に入った遊技球をＶ入賞スイッチ２２の側に誘導することができる。従って、不当な継続権の消滅を防止することができる。この場合、上記の払出確認期間の相当する期間は、大入賞口に入賞した遊技球がＶ入賞スイッチ２２に到達するまでの時間以上の所定期間である。なお、ラッチ式のソレノイドを用いた場合には、出力ポートのクリア処理は不要である。
【０２１０】
また、出力ポートのクリアによって大入賞口が閉じた場合でも、大入賞口内に遊技球があることも考えられるので、電源断信号に応じて実行されるスイッチ検出処理において、カウントスイッチ２３の検出も行うことが望ましい。上記の例外的な処理については、第１種パチンコ遊技機においてのみならず、第２種パチンコ遊技機や第３種パチンコ遊技機についても同様である。
【０２１１】
図２６は、遊技機への電力供給停止時の電源電圧低下やＮＭＩ信号（＝電源断信号：電力供給停止時信号）の様子を示すタイミング図である。遊技機に対する電力供給が停止すると、最も高い直流電源電圧であるＶSLのうちの監視電圧（電源監視用ＩＣ９０２に入力される電圧）の電圧値は徐々に低下する。そして、この例では、＋２２Ｖにまで低下すると、電源基板９１０に搭載されている電源監視用ＩＣ９０２から電源断信号が出力される（ローレベルになる）。
【０２１２】
電源断信号は、電気部品制御基板（この実施の形態では主基板３１および払出制御基板３７）に導入され、ＣＰＵ５６および払出制御用ＣＰＵ３７１のＮＭＩ端子に入力される。ＣＰＵ５６および払出制御用ＣＰＵ３７１は、ＮＭＩ処理によって、所定の電力供給停止時処理を実行する。
【０２１３】
ＶSLの電圧値がさらに低下して所定値（この例では＋９Ｖ）にまで低下すると、主基板３１や払出制御基板３７に搭載されているシステムリセット回路の出力がローレベルになり、ＣＰＵ５６および払出制御用ＣＰＵ３７１がシステムリセット状態になる。なお、ＣＰＵ５６および払出制御用ＣＰＵ３７１は、システムリセット状態とされる前に、電力供給停止時処理を完了している。
【０２１４】
ＶSLの電圧値がさらに低下してＶcc（各種回路を駆動するための＋５Ｖ）を生成することが可能な電圧を下回ると、各基板において各回路が動作できない状態となる。しかし、少なくとも主基板３１や払出制御基板３７では、電力供給停止時処理が実行され、ＣＰＵ５６および払出制御用ＣＰＵ３７１がシステムリセット状態とされている。
【０２１５】
以上のように、この実施の形態では、電源監視回路は、遊技機で使用される直流電圧のうちで最も高い電源ＶSLの電圧を監視して、その電源の電圧が所定値を下回ったら電圧低下信号（電源断検出信号）を発生する。図２６に示すように、電源断信号が出力されるタイミングでは、ＩＣ駆動電圧は、まだ各種回路素子を十分駆動できる電圧値になっている。従って、ＩＣ駆動電圧で動作する主基板３１のＣＰＵ５６が所定の電力供給停止時処理を行うための動作時間が確保されている。
【０２１６】
なお、ここでは、電源監視回路は、遊技機で使用される直流電圧のうちで最も高い電源ＶSLから分岐された電圧を監視したが、電源断信号を発生するタイミングが、ＩＣ駆動電圧で動作する電気部品制御手段が所定の電力供給停止時処理を行うための動作時間が確保されるようなタイミングであれば、監視対象電圧は、最も高い電源ＶSLの電圧でなくてもよい。すなわち、少なくともＩＣやソレノイドの駆動電圧よりも高い電圧を監視すれば、電気部品制御手段が所定の電力供給停止時処理を行うための動作時間が確保されるようなタイミングで電源断信号を発生することができる。この例では、ソレノイド等の駆動電圧として電源ＶSLから分岐された電圧が用いられるが、監視対象電圧が供給されるラインとは異なり、ソレノイド等に駆動電圧を供給するラインに大容量のコンデンサ９２４が接続されているので、ソレノイド等に対する駆動電圧の供給を継続することができる所定期間が確保されているタイミングで電源断信号を発生することができる。
【０２１７】
最も高い電源ＶSL以外の電圧を監視対象電圧とする場合、上述したように、監視対象電圧は、電力供給停止時のスイッチオン誤検出の防止も期待できる電圧であることが好ましい。すなわち、遊技機の各種スイッチに供給される電圧（スイッチ電圧：例えば賞球カウントスイッチ３０１Ａ、球貸しカウントスイッチ３０１Ｂ）が＋１２Ｖであることから、＋１２Ｖ電源電圧が落ち始める以前の段階で、電圧低下を検出できることが好ましい。よって、少なくともスイッチ電圧よりも高い電圧を監視することが好ましい。
【０２１８】
図２７は、払出検出手段からの検出信号の入力処理が実行される様子の一例を示すタイミング図である。この実施の形態では、電源断信号は、主基板３１および払出制御基板３７に入力され、主基板３１のＣＰＵ５６および払出制御用ＣＰＵ３７１のＮＭＩ端子に入力される。主基板３１のＣＰＵ５６は、マスク不能割込処理によって、上述した電力供給停止時処理を実行する。
【０２１９】
図２７に示すように、電源断信号がオン（この例ではハイレベルからローレベルに変化）するあたりで賞球払出が実行された場合、払出検出手段からの検出信号の入力処理が実行される払出確認期間（検出維持期間）内で賞球カウントスイッチ３０１Ａがオンする。従って、電源断信号がオンするあたりで実行された球払出についても、電力供給停止時処理が実行される際に、総賞球数バッファに反映することができる。
【０２２０】
ＶSLの電圧値がさらに低下して所定値（この例では＋９Ｖ）にまで低下すると、主基板３１に入力されているリセットＩＣ６５１からの信号がローレベルになり、ＣＰＵ５６がシステムリセット状態になる。なお、ＣＰＵ５６は、システムリセット状態とされる前に、電力供給停止時処理を完了している。
【０２２１】
ＶSLの電圧値がさらに低下してＶcc（各種回路を駆動するための＋５Ｖ）を生成することが可能な電圧を下回ると、各基板において各回路が動作できない状態となる。しかし、主基板３１では、電力供給停止時処理が実行され、ＣＰＵ５６がシステムリセット状態とされている。
【０２２２】
なお、払出制御基板３７における払出制御用ＣＰＵ３７１も、同様に電力供給停止時処理を行った後にシステムリセット状態になる。
【０２２３】
次に、メイン処理におけるスイッチ処理（ステップＳ２１）の具体例を説明する。この実施の形態では、各スイッチの検出信号のオン状態が所定時間継続すると、確かにスイッチがオンしたと判定されスイッチオンに対応した処理が開始される。所定時間を計測するために、スイッチタイマが用いられる。スイッチタイマは、バックアップＲＡＭ領域に形成された１バイトのカウンタであり、検出信号がオン状態を示している場合に２ｍｓ毎に＋１される。図２８に示すように、スイッチタイマは検出信号の数Ｎ（クリアスイッチ９２１の検出信号を除く）だけ設けられている。この実施の形態ではＮ＝１３である。また、ＲＡＭ５５において、各スイッチタイマのアドレスは、入力ポートのビット配列順（図１８に示された上から下への順）と同じ順序で並んでいる。
【０２２４】
図２９は、遊技制御処理におけるステップＳ２１のスイッチ処理の処理例を示すフローチャートである。なお、スイッチ処理は、図２２に示すように遊技制御処理において最初に実行される。スイッチ処理において、ＣＰＵ５６は、まず、入力ポート０に入力されているデータを入力する（ステップＳ１０１）。次いで、処理数として「８」を設定し（ステップＳ１０２）、入賞口スイッチ３３ａのためのスイッチタイマのアドレスをポインタにセットする（ステップＳ１０３）。そして、スイッチチェック処理サブルーチンをコールする（ステップＳ１０４）。
【０２２５】
図３０は、スイッチチェック処理サブルーチンを示すフローチャートである。スイッチチェック処理サブルーチンにおいて、ＣＰＵ５６は、ポート入力データ、この場合には入力ポート０からの入力データを「比較値」として設定する（ステップＳ１２１）。また、クリアデータ（００）をセットする（ステップＳ１２２）。そして、ポインタ（スイッチタイマのアドレスが設定されている）が指すスイッチタイマをロードするとともに（ステップＳ１２３）、比較値を右（上位ビットから下位ビットへの方向）にシフトする（ステップＳ１２４）。比較値には入力ポート０のデータ設定されている。そして、この場合には、入賞口スイッチ３３ａの検出信号がキャリーフラグに押し出される。
【０２２６】
キャリーフラグの値が「１」であれば（ステップＳ１２５）、すなわち入賞口スイッチ３３ａの検出信号がオン状態であれば、スイッチタイマの値を１加算する（ステップＳ１２７）。加算後の値が０でなければ加算値をスイッチタイマに戻す（ステップＳ１２８，Ｓ１２９）。加算後の値が０になった場合には加算値をスイッチタイマに戻さない。すなわち、スイッチタイマの値が既に最大値（２５５）に達している場合には、それよりも値を増やさない。
【０２２７】
キャリーフラグの値が「０」であれば、すなわち入賞口スイッチ３３ａの検出信号がオフ状態であれば、スイッチタイマにクリアデータをセットする（ステップＳ１２６）。すなわち、スイッチがオフ状態であれば、スイッチタイマの値が０に戻る。
【０２２８】
その後、ＣＰＵ５６は、ポインタ（スイッチタイマのアドレス）を１加算するとともに（ステップＳ１３０）、処理数を１減算する（ステップＳ１３１）。処理数が０になっていなければステップＳ１２２に戻る。そして、ステップＳ１２２〜Ｓ１３２の処理が繰り返される。
【０２２９】
ステップＳ１２２〜Ｓ１３２の処理は、処理数分すなわち８回繰り返され、その間に、入力ポート０の８ビットに入力されるスイッチの検出信号について、順次、オン状態かオフ状態か否かのチェック処理が行われ、オン状態であれば、対応するスイッチタイマの値が１増やされる。
【０２３０】
ＣＰＵ５６は、スイッチ処理のステップＳ１０５において、入力ポート１に入力されているデータを入力する。次いで、処理数として「４」を設定し（ステップＳ１０６）、賞球カウントスイッチ３０１Ａのためのスイッチタイマのアドレスをポインタにセットする（ステップＳ１０７）。そして、スイッチチェック処理サブルーチンをコールする（ステップＳ１０８）。
【０２３１】
スイッチチェック処理サブルーチンでは、上述した処理が実行されるので、ステップＳ１２２〜Ｓ１３２の処理が、処理数分すなわち４回繰り返され、その間に、入力ポート１の４ビットに入力されるスイッチの検出信号について、順次、オン状態かオフ状態か否かのチェック処理が行われ、オン状態であれば、対応するスイッチタイマの値が１増やされる。
【０２３２】
なお、この実施の形態では、遊技制御処理が２ｍｓ毎に起動されるので、スイッチ処理も２ｍｓに１回実行される。従って、スイッチタイマは、２ｍｓ毎に＋１される。
【０２３３】
図３１〜図３３は、遊技制御処理におけるステップＳ３２の賞球処理の一例を示すフローチャートである。この実施の形態では、賞球処理では、賞球払出の対象となる入賞口スイッチ３３ａ，３９ａ，２９ａ，３０ａ、カウントスイッチ２３および始動口スイッチ１４ａが確実にオンしたか否か判定されるとともに、オンしたら賞球個数を示す払出制御コマンドが払出制御基板３７に送出されるように制御し、また、満タンスイッチ４８および球切れスイッチ１８７が確実にオンしたか否か判定されるとともに、オンしたら所定の払出制御コマンドが払出制御基板３７に送出されるように制御する等の処理が行われる。
【０２３４】
賞球処理において、ＣＰＵ５６は、入力判定値テーブルのオフセットとして「１」を設定し（ステップＳ１５０）、スイッチタイマのアドレスのオフセットとして「９」を設定する（ステップＳ１５１）。入力判定値テーブル（図３５参照）のオフセット「１」は、入力判定値テーブルの２番目のデータ「５０」を使用することを意味する。また、各スイッチタイマは、図１８に示された入力ポートのビット順と同順に並んでいるので、スイッチタイマのアドレスのオフセット「９」は満タンスイッチ４８に対応したスイッチタイマが指定されることを意味する。そして、スイッチオンチェックルーチンがコールされる（ステップＳ１５２）。
【０２３５】
入力判定値テーブルとは、各スイッチについて、連続何回のオンが検出されたら確かにスイッチがオンしたと判定するための判定値が設定されているＲＯＭ領域である。入力判定値テーブルの構成例は図３５に示されている。図３５に示すように、入力判定値テーブルには、上から順に、すなわちアドレス値が小さい領域から順に、「２」、「５０」、「２５０」、「３０」、「２５０」、「１」の判定値が設定されている。また、スイッチオンチェックルーチンでは、入力判定値テーブルの先頭アドレスとオフセット値とで決まるアドレスに設定されている判定値と、スイッチタイマの先頭アドレスとオフセット値とで決まるスイッチタイマの値とが比較され、一致した場合には、例えばスイッチオンフラグがセットされる。
【０２３６】
スイッチオンチェックルーチンの一例が図３４に示されている。スイッチオンチェックルーチンにおいて、満タンスイッチ４８に対応するスイッチタイマの値が満タンスイッチオン判定値「５０」に一致していればスイッチオンフラグがセットされるので（ステップＳ１５３）、満タンフラグがセットされる（ステップＳ１５４）。なお、図３１には明示されていないが、満タンスイッチ４８に対応したスイッチタイマの値が０になると、満タンフラグはリセットされる。
【０２３７】
また、ＣＰＵ５６は、入力判定値テーブルのオフセットとして「２」を設定し（ステップＳ１５５）、スイッチタイマのアドレスのオフセットとして「０Ａ（Ｈ）」を設定する（ステップＳ１５６）。入力判定値テーブルのオフセット「２」は、入力判定値テーブルの３番目のデータ「２５０」を使用することを意味する。また、各スイッチタイマは、図１８に示された入力ポートのビット順と同順に並んでいるので、スイッチタイマのアドレスのオフセット「０Ａ（Ｈ）」は球切れスイッチ１８７に対応したスイッチタイマが指定されることを意味する。そして、スイッチオンチェックルーチンがコールされる（ステップＳ１５７）。
【０２３８】
スイッチオンチェックルーチンにおいて、球切れスイッチ１８７に対応するスイッチタイマの値が球切れスイッチオン判定値「２５０」に一致していればスイッチオンフラグがセットされるので（ステップＳ１５８）、球切れフラグがセットされる（ステップＳ１５９）。なお、図３１には明示されていないが、球切れスイッチ１８７に対応したスイッチオフタイマが用意され、その値が５０になると、球切れフラグはリセットされる。
【０２３９】
そして、ＣＰＵ５６は、払出禁止状態であるか否か確認する（ステップＳ１６０）。払出禁止状態は、払出制御基板３７に対して払出を停止すべき状態であることを指示する払出制御コマンドである払出禁止状態指定コマンドを送出した後の状態であり、具体的には、作業領域における払出停止フラグがセットされている状態である。払出禁止状態でなければ、上述した球切れ状態フラグまたは満タンフラグがオンになったか否かを確認する（ステップＳ１６１）。
【０２４０】
いずれかがオン状態に変化したときには、払出停止フラグをセットするとともに（ステップＳ１６２）、払出禁止状態指定コマンドに関するコマンド送信テーブルをセットし（ステップＳ１６３）、コマンドセット処理をコールする（ステップＳ１６４）。ステップＳ１６３では、払出禁止状態指定コマンドの払出制御コマンドが格納されているコマンド送信テーブル（ＲＯＭ）の先頭アドレスが、コマンド送信テーブルのアドレスとして設定される。払出禁止状態指定コマンドに関するコマンド送信テーブルには、後述するＩＮＴデータ、払出制御コマンドの１バイト目のデータ、および払出制御コマンドの２バイト目のデータが設定されている。なお、ステップＳ１６１において、いずれか一方のフラグが既にオン状態であったときに他方のフラグがオン状態になったときには、ステップＳ１６２〜ステップＳ１６４の処理は行われない。
【０２４１】
また、払出禁止状態であれば、球切れ状態フラグおよび満タンフラグがともにオフ状態になったか否かを確認する（ステップＳ１６５）。ともにオフ状態となったとき（後述する解除条件が成立したとき）には、払出停止フラグをリセットするとともに（ステップＳ１６６）、払出可能状態指定コマンドに関するコマンド送信テーブルをセットし（ステップＳ１６７）、コマンドセット処理をコールする（ステップＳ１６８）。ステップＳ１６７では、払出可能状態指定コマンドの払出制御コマンドが格納されているコマンド送信テーブル（ＲＯＭ）の先頭アドレスが、コマンド送信テーブルのアドレスとして設定される。払出可能状態指定コマンドに関するコマンド送信テーブルには、後述するＩＮＴデータ、払出制御コマンドの１バイト目のデータ、および払出制御コマンドの２バイト目のデータが設定されている。
【０２４２】
なお、解除条件は、払出禁止状態を解除するための条件であり、払出禁止状態を維持する必要がなくなったときに成立する条件である。本例では、解除条件は、払出禁止状態とされているときに、余剰球受皿４が満タン状態でなく、かつ、球切れ状態でもない状態でない状態となったこととされている。
【０２４３】
さらに、ＣＰＵ５６は、入力判定値テーブルのオフセットとして「０」を設定し（ステップＳ１６９）、スイッチタイマのアドレスのオフセットとして「０」を設定する（ステップＳ１７０）。入力判定値テーブルのオフセット「０」は、入力判定値テーブルの最初のデータを使用することを意味する。また、各スイッチタイマは、図１８に示された入力ポートのビット順と同順に並んでいるので、スイッチタイマのアドレスのオフセット「０」は入賞口スイッチ３３ａに対応したスイッチタイマが指定されることを意味する。また、繰り返し数として「４」をセットする（ステップＳ１７１）。そして、スイッチオンチェックルーチンがコールされる（ステップＳ１７２）。
【０２４４】
スイッチオンチェックルーチンにおいて、ＣＰＵ５６は、入力判定値テーブル（図３５参照）の先頭アドレスを設定する（ステップＳ２８１）。そして、そのアドレスにオフセットを加算し（ステップＳ２８２）、加算後のアドレスからスイッチオン判定値をロードする（ステップＳ２８３）。
【０２４５】
次いで、ＣＰＵ５６は、スイッチタイマの先頭アドレスを設定し（ステップＳ２８４）、そのアドレスにオフセットを加算し（ステップＳ２８５）、加算後のアドレスからスイッチタイマの値をロードする（ステップＳ２８６）。各スイッチタイマは、図１８に示された入力ポートのビット順と同順に並んでいるので、スイッチに対応したスイッチタイマの値がロードされる。
【０２４６】
そして、ＣＰＵ５６は、ロードしたスイッチタイマの値とスイッチオン判定値とを比較する（ステップＳ２８７）。それらが一致すれば、スイッチオンフラグをセットする（ステップ２２８）。
【０２４７】
この場合には、スイッチオンチェックルーチンにおいて、入賞口スイッチ３３ａに対応するスイッチタイマの値がスイッチオン判定値「２」に一致していればスイッチオンフラグがセットされる（ステップＳ１７３）。そして、スイッチチェックオンルーチンは、スイッチタイマのアドレスのオフセットが更新されつつ（ステップＳ１７８）、最初に設定された繰り返し数分だけ実行されるので（ステップＳ１７６，Ｓ１７７）、結局、入賞口スイッチ３３ａ，３９ａ，２９ａ，３０ａについて、対応するスイッチタイマの値がスイッチオン判定値「２」と比較されることになる。
【０２４８】
スイッチオンフラグがセットされたら、払い出すべき賞球個数としての「１０」をリングバッファに設定する（ステップＳ１７４）。そして、総賞球数格納バッファの格納値（未払出数データ）に１０を加算する（ステップＳ１７５）。なお、リングバッファにデータを書き込んだときには、書込ポインタをインクリメントし、リングバッファの最後の領域にデータを書き込まれたときには、書込ポインタを、リングバッファの最初の領域を指すように更新する。
【０２４９】
総賞球数格納バッファは、払出制御手段に対して指示した賞球個数の累積値（ただし、払い出しがなされると減算される）が格納されるバッファであり、バックアップＲＡＭに形成されている。なお、この実施の形態では、リングバッファにデータを書き込んだ時点で総賞球数格納バッファの格納値に対する加算処理が行われるが、払い出すべき賞球個数を指示する払出制御コマンドを出力ポートに出力した時点で総賞球数格納バッファの格納値に対する、出力する払出制御コマンドに対応した賞球数の加算処理を行ってもよい。
【０２５０】
次に、ＣＰＵ５６は、入力判定値テーブルのオフセットとして「０」を設定し（ステップＳ１７９）、スイッチタイマのアドレスのオフセットとして「５」を設定する（ステップＳ１８０）。入力判定値テーブルのオフセット「０」は、入力判定値テーブルの最初のデータを使用することを意味する。また、各スイッチタイマは、図１８に示された入力ポートのビット順と同順に並んでいるので、スイッチタイマのアドレスのオフセット「５」は始動口スイッチ１４ａに対応したスイッチタイマが指定されることを意味する。そして、スイッチオンチェックルーチンがコールされる（ステップＳ１８１）。
【０２５１】
スイッチオンチェックルーチンにおいて、始動口スイッチ１４ａに対応するスイッチタイマの値がスイッチオン判定値「２」に一致していればスイッチオンフラグがセットされる（ステップＳ１８２）。スイッチオンフラグがセットされたら、払い出すべき賞球個数としての「６」をリングバッファに設定する（ステップＳ１８３）。また、総賞球数格納バッファの格納値に６を加算する（ステップＳ１８４）。
【０２５２】
次いで、ＣＰＵ５６は、入力判定値テーブルのオフセットとして「０」を設定し（ステップＳ１８５）、スイッチタイマのアドレスのオフセットとして「６」を設定する（ステップＳ１８６）。入力判定値テーブルのオフセット「０」は、入力判定値テーブルの最初のデータを使用することを意味する。また、各スイッチタイマは、図１８に示された入力ポートのビット順と同順に並んでいるので、スイッチタイマのアドレスのオフセット「６」はカウントスイッチ２３に対応したスイッチタイマが指定されることを意味する。そして、スイッチオンチェックルーチンがコールされる（ステップＳ１８７）。
【０２５３】
スイッチオンチェックルーチンにおいて、カウントスイッチ２３に対応するスイッチタイマの値がスイッチオン判定値「２」に一致していればスイッチオンフラグがセットされる（ステップＳ１８８）。スイッチオンフラグがセットされたら、払い出すべき賞球個数としての「１５」をリングバッファに設定する（ステップＳ１８９）。また、総賞球数格納バッファの格納値に１５を加算する（ステップＳ１９０）。
【０２５４】
そして、リングバッファにデータが存在する場合には（ステップＳ１９１）、読出ポインタが指すリングバッファの内容を送信バッファにセットするとともに（ステップＳ１９２）、読出ポインタの値を更新（リングバッファの次の領域を指すように更新）し（ステップＳ１９３）、賞球個数に関するコマンド送信テーブルをセットし（ステップＳ１９４）、コマンドセット処理をコールする（ステップＳ１９５）。コマンドセット処理の動作については後で詳しく説明する。
【０２５５】
ステップＳ１９４では、賞球個数に関する払出制御コマンドが格納されているコマンド送信テーブル（ＲＯＭ）の先頭アドレスが、コマンド送信テーブルのアドレスとして設定される。賞球個数に関するコマンド送信テーブルには、後述するＩＮＴデータ（０１（Ｈ））、払出制御コマンドの１バイト目のデータ（Ｆ０（Ｈ））、および払出制御コマンドの２バイト目のデータが設定されている。ただし、２バイト目のデータとして「８０（Ｈ）」が設定されている。
【０２５６】
以上のように、遊技制御手段から払出制御基板３７に賞球個数を指示する払出制御コマンドを出力しようとするときに、賞球個数に関するコマンド送信テーブルのアドレス設定と送信バッファの設定とが行われる。そして、コマンドセット処理によって、賞球個数に関するコマンド送信テーブルと送信バッファの設定内容とにもとづいて払出制御コマンドが払出制御基板３７に送出される。なお、ステップＳ１９１において、書込ポインタと読出ポインタとの差によってデータがあるか否か確認することができるが、リングバッファ内の未処理のデータ個数を示すカウンタを設け、カウント値によってデータがあるか否か確認するようにしてもよい。
【０２５７】
そして、総賞球数格納バッファの内容が０でない場合、すなわち、まだ賞球残がある場合には、ＣＰＵ５６は、賞球払出中フラグをオンする（ステップＳ１９６，Ｓ１９７）。
【０２５８】
また、ＣＰＵ５６は、賞球払出中フラグがオンしているときには（ステップＳ１９８）、球払出装置９７から実際に払い出された賞球個数を監視して総賞球数格納バッファの格納値を減算する賞球個数減算処理を行う（ステップＳ１９９）。なお、賞球払出中フラグがオンからオフに変化したときには、ランプ制御基板３５に対して、賞球ランプ５１の点灯を指示するランプ制御コマンドが送出される。
【０２５９】
なお、払出制御手段は、払出禁止状態指定コマンドを受信すると、賞球としての球払出と球貸しとしての球払出とをともに停止させる。また、払出可能状態指定コマンドを受信すると、賞球としての球払出と球貸しとしての球払出とをともに可能な状態とする。しかし、遊技制御手段から払出制御手段に対して、賞球としての球払出を停止または再開させる払出制御コマンドと、球貸しとしての球払出を停止または再開させる払出制御コマンドとを、別の制御コマンドとして送信するようにしてもよい。
【０２６０】
また、この実施の形態では、払出停止中であっても（ステップＳ１６０，Ｓ１６５）、ステップＳ１６９〜Ｓ１９５の処理が実行される。すなわち、遊技制御手段は、払出禁止状態であっても、賞球個数を指示するための払出制御コマンドを送出することができる。すなわち、賞球個数を指示するためのコマンドが、払出禁止状態であっても払出制御手段に伝達され、払出禁止状態が解除されたときに、早めに賞球払出を開始することができる。また、遊技制御手段において、払出禁止状態における入賞にもとづく賞球個数を記憶するための大きな記憶領域は必要とされない。
【０２６１】
さらに、この実施の形態では、遊技媒体の払出状況とは無関係に、ステップＳ１６９〜Ｓ１９５の処理が実行される。すなわち、遊技制御手段は、前回までに指定した賞球個数の払い出しが完了しているか否かに関わらず、新たな賞球個数を指示するための払出制御コマンドを送信することができる。よって、遊技制御手段の払い出しに関する処理負担を軽減させることができるとともに、賞球の払出処理を迅速に行うことができる。
【０２６２】
次に、遊技制御手段から各電気部品制御手段に対する制御コマンドの送出方式について説明しておく。遊技制御手段から他の電気部品制御基板（サブ基板）に制御コマンドを出力しようとするときに、コマンド送信テーブルの先頭アドレスの設定が行われる。図３６（Ａ）は、コマンド送信テーブルの一構成例を示す説明図である。１つのコマンド送信テーブルは３バイトで構成され、１バイト目にはＩＮＴデータが設定される。また、２バイト目のコマンドデータ１には、制御コマンドの１バイト目のＭＯＤＥデータが設定される。そして、３バイト目のコマンドデータ２には、制御コマンドの２バイト目のＥＸＴデータが設定される。
【０２６３】
なお、ＥＸＴデータそのものがコマンドデータ２の領域に設定されてもよいが、コマンドデータ２には、ＥＸＴデータが格納されているテーブルのアドレスを指定するためのデータが設定されるようにしてもよい。例えば、コマンドデータ２のビット７（ワークエリア参照ビット）が０であれば、コマンドデータ２にＥＸＴデータそのものが設定されていることを示す。そのようなＥＸＴデータはビット７が０であるデータである。この実施の形態では、ワークエリア参照ビットが１であれば、ＥＸＴデータとして、送信バッファの内容を使用することを示す。なお、ワークエリア参照ビットが１であれば、他の７ビットが、ＥＸＴデータが格納されているテーブルのアドレスを指定するためのオフセットであることを示すように構成することもできる。
【０２６４】
図３６（Ｂ）は、ＩＮＴデータの一構成例を示す説明図である。ＩＮＴデータにおけるビット０は、払出制御基板３７に払出制御コマンドを送出すべきか否かを示す。ビット０が「１」であるならば、払出制御コマンドを送出すべきことを示す。従って、ＣＰＵ５６は、例えば賞球処理（メイン処理のステップＳ３２）において、ＩＮＴデータに「０１（Ｈ）」を設定する。また、ＩＮＴデータにおけるビット１は、図柄出制御基板８０に表示制御コマンドを送出すべきか否かを示す。ビット１が「１」であるならば、表示制御コマンドを送出すべきことを示す。従って、ＣＰＵ５６は、例えば特別図柄コマンド制御処理（メイン処理のステップＳ２８）において、ＩＮＴデータに「０２（Ｈ）」を設定する。
【０２６５】
ＩＮＴデータのビット２，３は、それぞれ、ランプ制御コマンド、音制御コマンドを送出すべきか否かを示すビットであり、ＣＰＵ５６は、それらのコマンドを送出すべきタイミングになったら、特別図柄プロセス処理等で、ポインタが指しているコマンド送信テーブルに、ＩＮＴデータ、コマンドデータ１およびコマンドデータ２を設定する。それらのコマンドを送出するときには、ＩＮＴデータの該当ビットが「１」に設定され、コマンドデータ１およびコマンドデータ２にＭＯＤＥデータおよびＥＸＴデータが設定される。
【０２６６】
この実施の形態では、払出制御コマンドについて、図３６（Ｃ）に示すように、リングバッファおよび送信バッファが用意されている。そして、賞球処理において、賞球払出条件が成立すると、成立した条件に応じた賞球個数が順次リングバッファに設定される。また、賞球個数に関する払出制御コマンド送出する際に、リングバッファから１個のデータが送信バッファに転送される。なお、図３６（Ｃ）に示す例では、リングバッファには、１２個分の払出制御コマンドに相当するデータが格納可能になっている。すなわち、１２個のバッファがある。なお、リングバッファにおけるバッファの数は、賞球を発生させる入賞口の数に対応した数であればよい。同時入賞が発生した場合でも、それぞれの入賞にもとづく払出制御コマンドのデータの格納が可能だからである。
【０２６７】
図３７は、主基板３１から他の電気部品制御基板に送出される制御コマンドのコマンド形態の一例を示す説明図である。この実施の形態では、制御コマンドは２バイト構成であり、１バイト目はＭＯＤＥ（コマンドの分類）を表し、２バイト目はＥＸＴ（コマンドの種類）を表す。ＭＯＤＥデータの先頭ビット（ビット７）は必ず「１」とされ、ＥＸＴデータの先頭ビット（ビット７）は必ず「０」とされる。このように、電気部品制御基板へのコマンドとなる制御コマンドは、複数のデータで構成され、先頭ビットによってそれぞれを区別可能な態様になっている。なお、図３７に示されたコマンド形態は一例であって他のコマンド形態を用いてもよい。例えば、１バイトや３バイト以上で構成される制御コマンドを用いてもよい。また、図３７では払出制御基板３７に送出される払出制御コマンドを例示するが、他の電気部品制御基板に送出される制御コマンドも同一構成である。
【０２６８】
図３８は、各電気部品制御手段に対する制御コマンドを構成する８ビットの制御信号ＣＤ０〜ＣＤ７とＩＮＴ信号との関係を示すタイミング図である。図３８に示すように、ＭＯＤＥまたはＥＸＴのデータが出力ポート（出力ポート１〜出力ポート４のうちのいずれか）に出力されてから、Ａで示される期間が経過すると、ＣＰＵ５６は、データ出力を示す信号であるＩＮＴ信号をハイレベル（オンデータ）にする。また、そこからＢで示される期間が経過するとＩＮＴ信号をローレベル（オフデータ）にする。さらに、次に送出すべきデータがある場合には、すなわち、ＭＯＤＥデータ送出後では、Ｃで示される期間をおいてから２バイト目のデータを出力ポートに送出する。２バイト目のデータに関して、Ａ，Ｂの期間は、１バイト目の場合と同様である。このように、取込信号はＭＯＤＥおよびＥＸＴのデータのそれぞれについて出力される。
【０２６９】
Ａの期間は、ＣＰＵ５６が、コマンドの送出準備の期間すなわちバッファに送出コマンドを設定する処理に要する期間であるとともに、制御信号線におけるデータの安定化のための期間である。すなわち、制御信号線において制御信号ＣＤ０〜ＣＤ７が出力された後、所定期間（Ａの期間：オフ出力期間の一部）経過後に、取込信号としてのＩＮＴ信号が出力される。また、Ｂの期間（オン出力期間）は、ＩＮＴ信号安定化のための期間である。そして、Ｃの期間（オフ出力期間の一部）は、電気部品制御手段が確実にデータを取り込めるように設定されている期間である。Ｂ，Ｃの期間では、信号線上のデータは変化しない。すなわち、Ｂ，Ｃの期間が経過するまでデータ出力が維持される。
【０２７０】
この実施の形態では、払出制御基板３７への払出制御コマンド、図柄制御基板８０への表示制御コマンド、ランプ制御基板３５へのランプ制御コマンドおよび音制御基板７０への音制御コマンドは、同一のコマンド送信処理ルーチン（共通モジュール）を用いて送出される。そこで、Ｂ，Ｃの期間すなわち１バイト目に関するＩＮＴ信号が立ち上がってから２バイト目のデータが送出開始されるまでの期間は、コマンド受信処理に最も時間がかかる電気部品制御手段における受信処理時間よりも長くなるように設定される。
【０２７１】
なお、各電気部品制御手段は、ＩＮＴ信号が立ち上がったことを検知して、例えば割込処理によって１バイトのデータの取り込み処理を開始する。
【０２７２】
Ｂ，Ｃの期間が、コマンド受信処理に最も時間がかかる電気部品制御手段における受信処理時間よりも長いので、遊技制御手段が、各電気部品制御手段に対するコマンド送出処理を共通モジュールで制御しても、いずれの電気部品制御手段でも遊技制御手段からの制御コマンドを確実に受信することができる。
【０２７３】
ＣＰＵ５６は、ＩＮＴ信号出力処理を実行した後に所定期間が経過すると次のデータを送出できる状態になるが、その所定期間（Ｂ，Ｃの期間）は、ＩＮＴ信号出力処理の前にデータを送出してからＩＮＴ信号を出力開始するまでの期間（Ａの期間）よりも長い。上述したように、Ａの期間はコマンドの信号線における安定化期間であり、Ｂ，Ｃの期間は受信側がデータを取り込むのに要する時間を確保するための期間である。従って、Ａの期間をＢ，Ｃの期間よりも短くすることによって、受信側の電気部品制御手段が確実にコマンドを受信できる状態になるという効果を得ることができるとともに、１つのコマンドの送出完了に要する期間が短縮される効果もある。
【０２７４】
図３９は、払出制御コマンドの内容の一例を示す説明図である。本例では、払出制御を実行するために、複数種類の払出制御コマンドが用いられる。図３９に示された例において、ＭＯＤＥ＝ＦＦ（Ｈ），ＥＸＴ＝００（Ｈ）のコマンドＦＦ００（Ｈ）は、払出が可能であることを指示する払出制御コマンド（払出可能状態指定コマンド）である。ＭＯＤＥ＝ＦＦ（Ｈ），ＥＸＴ＝０１（Ｈ）のコマンドＦＦ０１（Ｈ）は、払出を禁止すべき状態であることを指示する払出制御コマンド（払出禁止状態指定コマンド）である。また、ＭＯＤＥ＝Ｆ０（Ｈ）のコマンドＦ０ＸＸ（Ｈ）は、賞球個数を指定する払出制御コマンド（払出個数指定コマンド）である。ＥＸＴである「ＸＸ」が払出個数を示す。
【０２７５】
払出制御手段は、主基板３１の遊技制御手段からＦＦ０１（Ｈ）の払出制御コマンドを受信すると賞球払出および球貸しを停止する状態となり、ＦＦ００（Ｈ）の払出制御コマンドを受信すると賞球払出および球貸しができる状態になる。また、賞球個数を指定する払出制御コマンドを受信すると、受信したコマンドで指定された個数に応じた賞球払出制御を行う。
【０２７６】
なお、払出制御コマンドは、払出制御手段が認識可能に１回だけ送出される。認識可能とは、この例では、ＩＮＴ信号のレベルが変化することであり、認識可能に１回だけ送出されるとは、この例では、払出制御信号の１バイト目および２バイト目のそれぞれに応じてＩＮＴ信号が１回だけパルス状（矩形波状）に出力されることである。
【０２７７】
各電気部品制御基板への制御コマンドを、対応する出力ポート（出力ポート１〜４）に出力する際に、出力ポート０のビット０〜３のうちのいずれかのビットが所定期間「１」（ハイレベル）になるのであるが、ＩＮＴデータにおけるビット配列と出力ポート０におけるビット配列とは対応している。従って、各電気部品制御基板に制御コマンドを送出する際に、ＩＮＴデータにもとづいて、容易にＩＮＴ信号の出力を行うことができる。
【０２７８】
図４０は、図柄制御基板８０に送出される表示制御コマンドの内容の一例を示す説明図である。図４０に示す例において、コマンド８０００（Ｈ）〜８０ＸＸ（Ｈ）（Ｘ＝４ビットの任意の値）は、特別図柄を可変表示する可変表示装置９における特別図柄の変動パターンを指定する表示制御コマンドである。なお、変動パターンを指定するコマンドは変動開始指示も兼ねている。
【０２７９】
コマンド８Ｆ００（Ｈ）および８Ｆ０１（Ｈ）は、電源投入時に送出される特別図柄電源投入時指定コマンド（初期表示態様コマンドの一例）および普通図柄電源投入時指定コマンド（初期表示態様コマンドの一例）である。初期表示態様コマンドは、電源供給開始時に可変表示装置９に表示させる識別情報の態様（初期表示態様）を指示するとともに、その初期表示態様の表示を指示するためのコマンドである。具体的には、初期表示態様コマンドは、例えば、初期表示態様を示すデータはキャラクタＲＯＭ８６の所定の領域に保存されていること、およびキャラクタＲＯＭ８６の所定の領域から初期表示態様を示すデータを読み出して可変表示装置９に表示させることを指示するコマンドである。なお、初期表示態様コマンドは、例えば、初期表示態様は「７」、「８」、「９」の特別図柄であること、およびその初期表示態様を可変表示装置９に表示させることを指示するコマンドであるとされていてもよい。なお、普通図柄電源投入時指定コマンドは、表示制御手段が普通図柄変動制御を行う場合に用いられ、普通図柄表示器１０がランプ制御手段で制御される場合には、図柄制御基板８０には送出されない。表示制御手段は、特別図柄電源投入時指定コマンドを受信すると、初期表示を行う制御を開始する。
【０２８０】
コマンド９１ＸＸ（Ｈ）、９２ＸＸ（Ｈ）および９３ＸＸ（Ｈ）は、特別図柄の左中右の停止図柄を指定する表示制御コマンドである。また、コマンドＡ０００（Ｈ）は、特別図柄の可変表示の停止を指示する表示制御コマンド（確定コマンド）である。
【０２８１】
コマンドＢＸＸＸ（Ｈ）は、大当り遊技開始から大当り遊技終了までの間に送出される表示制御コマンドである。コマンドＢ１ＸＸ（Ｈ）は、大当り遊技中における大入賞口の開放回数（ラウンド数）の表示を指定するための表示制御コマンドである。コマンドＢ２００（Ｈ）は、大当り遊技が開始されるときに、大当り遊技の開始を示す表示を指定するための表示制御コマンドである。コマンドＢ２ＸＸ（Ｈ）（ＸＸ＝０１以上）は、大当り遊技中における、大入賞口の開放前の表示（例えば、これから実行されるラウンドが何ラウンド目であるかを報知する表示）を指定するための表示制御コマンドである。コマンドＢ４００（Ｈ）は、大当り遊技中において、所定のタイミングで所定の回数（例えば各ラウンド間に大当り図柄が表示されるようなタイミングで、ラウンド数−１回）送出されるコマンドであり、大当り図柄の表示を指定する表示制御コマンド（大当り図柄表示コマンド）である。コマンドＢ５００（Ｈ）は、非特定大当り（非確変大当り）が終了したことを示す表示を指定するための表示制御コマンドである。コマンドＢ５０１（Ｈ）は、特定大当り（確変大当り）が終了したことを示す表示を指定するための表示制御コマンドである。また、コマンドＣＸＸＸ（Ｈ）は、特別図柄の変動および大当り遊技に関わらない可変表示装置９の表示状態に関する表示制御コマンドである。そして、コマンドＤ０００（Ｈ）〜Ｄ４００（Ｈ）は、普通図柄の変動パターンに関する表示制御コマンドである。
【０２８２】
図柄制御基板８０の表示制御手段は、主基板３１の遊技制御手段から上述した表示制御コマンドを受信すると図４０に示された内容に応じて可変表示装置９および普通図柄表示器１０の表示状態を変更する。
【０２８３】
図４１は、遊技の制御を行う主基板３１からランプ制御基板３５に送出されるランプ制御コマンドの内容の一例を示す説明図である。ランプ制御コマンドもＭＯＤＥとＥＸＴの２バイト構成である。図４１に示す例において、コマンド８０ＸＸ（Ｘ＝４ビットの任意の値）は、可変表示装置９における特別図柄の変動パターンに対応したランプ・ＬＥＤ表示制御パターンを指定するランプ制御コマンドである。また、コマンドＡ０ＸＸ（Ｈ）は、特別図柄の可変表示の停止時のランプ・ＬＥＤ表示制御パターンを指示するランプ制御コマンドであり、コマンドＢＸＸＸ（Ｈ）は、大当り遊技開始から大当り遊技終了までの間のランプ・ＬＥＤ表示制御パターンを指示するランプ制御コマンドである。そして、コマンド９００１（Ｈ）は、客待ちデモンストレーション時のランプ・ＬＥＤ表示制御パターンを指示するランプ制御コマンドである。
【０２８４】
なお、コマンド８ＸＸＸ（Ｈ）、９ＸＸＸ（Ｈ），ＡＸＸＸ（Ｈ）、ＢＸＸＸ（Ｈ）およびＣＸＸＸ（Ｈ）は、遊技進行状況に応じて遊技制御手段から送出されるランプ制御コマンドである。ランプ制御手段は、主基板３１の遊技制御手段から上述したランプ制御コマンドを受信すると図４１に示された内容に応じてランプ・ＬＥＤの表示状態を変更する。なお、コマンド８ＸＸＸ（Ｈ）、９ＸＸＸ（Ｈ），ＡＸＸＸ（Ｈ）、ＢＸＸＸ（Ｈ）およびＣＸＸＸ（Ｈ）は、表示制御コマンドや音声制御コマンドと例えば共通の制御状態において共通に用いられる。
【０２８５】
コマンドＥ０ＸＸ（Ｈ）は、始動記憶表示器１８の点灯個数を示すランプ制御コマンドである。例えば、ランプ制御手段は、始動記憶表示器１８における「ＸＸ（Ｈ）」で指定される個数の表示器を点灯状態とする。また、コマンドＥ１ＸＸ（Ｈ）は、普通図柄始動記憶表示器４１の点灯個数を示すランプ制御コマンドである。例えば、ランプ制御手段は、普通図柄始動記憶表示器４１における「ＸＸ（Ｈ）」で指定される個数の表示器を点灯状態とする。すなわち、それらのコマンドは、保留個数という情報を報知するために設けられている発光体の制御を指示するコマンドである。なお、始動記憶表示器１８および普通図柄始動記憶表示器４１の点灯個数に関するコマンドが点灯個数の増減を示すように構成されていてもよい。
【０２８６】
コマンドＥ２００（Ｈ）およびＥ２０１（Ｈ）は、賞球ランプ５１の表示状態に関するランプ制御コマンドであり、コマンドＥ３００（Ｈ）およびＥ３０１（Ｈ）は、球切れランプ５２の表示状態に関するランプ制御コマンドである。ランプ制御手段は、主基板３１の遊技制御手段から「Ｅ２０１（Ｈ）」のランプ制御コマンドを受信すると賞球ランプ５１の表示状態を賞球残がある場合としてあらかじめ定められた表示状態とし、「Ｅ２００（Ｈ）」のランプ制御コマンドを受信すると賞球ランプ５１の表示状態を賞球残がない場合としてあらかじめ定められた表示状態とする。また、主基板３１の遊技制御手段から「Ｅ３００（Ｈ）」のランプ制御コマンドを受信すると球切れランプ５２の表示状態を球あり中の表示状態とし、「Ｅ３０１（Ｈ）」のランプ制御コマンドを受信すると球切れランプ５２の表示状態を球切れ中の表示状態とする。すなわち、コマンドＥ２００およびＥ２０１（Ｈ）は、未賞球の遊技球があることを遊技者等に報知するために設けられている発光体を制御することを示すコマンドであり、コマンドＥ３００（Ｈ）およびＥ３０１（Ｈ）は、補給球が切れていることを遊技者や遊技店員に報知するために設けられている発光体を制御することを示すコマンドである。
【０２８７】
図４２は、コマンドセット処理（ステップＳ１６４，Ｓ１６８，Ｓ１９５）の処理例を示すフローチャートである。コマンドセット処理は、コマンド出力処理とＩＮＴ信号出力処理とを含む処理である。コマンドセット処理において、ＣＰＵ５６は、まず、コマンド送信テーブルのアドレス（送信信号指示手段としてのポインタの内容）をスタック等に退避する（ステップＳ３３１）。そして、ポインタが指していたコマンド送信テーブルのＩＮＴデータを引数１にロードする（ステップＳ３３２）。引数１は、後述するコマンド送信処理に対する入力情報になる。また、コマンド送信テーブルを指すアドレスを＋１する（ステップＳ３３３）。従って、コマンド送信テーブルを指すアドレスは、コマンドデータ１のアドレスに一致する。
【０２８８】
そこで、ＣＰＵ５６は、コマンドデータ１を読み出して引数２に設定する（ステップＳ３３４）。引数２も、後述するコマンド送信処理に対する入力情報になる。そして、コマンド送信処理ルーチンをコールする（ステップＳ３３５）。
【０２８９】
図４３は、コマンド送信処理ルーチンを示すフローチャートである。コマンド送信処理ルーチンにおいて、ＣＰＵ５６は、引数１に設定されているデータすなわちＩＮＴデータを、比較値として決められているワークエリアに設定する（ステップＳ３５１）。なお、コマンド送信中フラグは、コマンド送信処理中であるか否かを示すフラグであって、ＲＡＭ５５の所定の領域に記憶されている。次いで、ＣＰＵ５６は、送信回数＝４を、処理数として決められているワークエリアに設定する（ステップＳ３５２）。そして、払出制御信号を出力するためのポート１のアドレスをＩＯアドレスにセットする（ステップＳ３５３）。この実施の形態では、ポート１のアドレスは、払出制御信号を出力するための出力ポートのアドレスである。また、ポート２〜４のアドレスが、表示制御信号、ランプ制御信号、音声制御信号を出力するための出力ポートのアドレスである。
【０２９０】
次に、ＣＰＵ５６は、比較値を１ビット右にシフトする（ステップＳ３５４）。シフト処理の結果、キャリービットが１になったか否か確認する（ステップＳ３５５）。キャリービットが１になったということは、ＩＮＴデータにおける最も右側のビットが「１」であったことを意味する。この実施の形態では４回のシフト処理が行われるのであるが、例えば、払出制御コマンドを送出すべきことが指定されているときには、最初のシフト処理でキャリービットが１になる。
【０２９１】
キャリービットが１になった場合には、引数２に設定されているデータ、この場合にはコマンドデータ１（すなわちＭＯＤＥデータ）を、ＩＯアドレスとして設定されているアドレスに出力する（ステップＳ３５６）。最初のシフト処理が行われたときにはＩＯアドレスにポート１のアドレスが設定されているので、そのときに、払出制御コマンドのＭＯＤＥデータがポート１に出力される。
【０２９２】
次いで、ＣＰＵ５６は、ＩＯアドレスを１加算するとともに（ステップＳ３５７）、処理数を１減算する（ステップＳ３５８）。加算前にポート１を示していた場合には、ＩＯアドレスに対する加算処理によって、ＩＯアドレスにはポート２のアドレスが設定される。ポート２は、表示制御コマンドを出力するためのポートである。そして、ＣＰＵ５６は、処理数の値を確認し（ステップＳ３５９）、値が０になっていなければ、ステップＳ３５４に戻る。ステップＳ３５４で再度シフト処理が行われる。
【０２９３】
２回目のシフト処理ではＩＮＴデータにおけるビット１の値が押し出され、ビット１の値に応じてキャリーフラグが「１」または「０」になる。従って、表示制御コマンドを送出すべきことが指定されているか否かのチェックが行われる。同様に、３回目および４回目のシフト処理によって、ランプ制御コマンドおよび音制御コマンドを送出すべきことが指定されているか否かのチェックが行われる。このように、それぞれのシフト処理が行われるときに、ＩＯアドレスには、シフト処理によってチェックされる制御コマンド（払出制御コマンド、表示制御コマンド、ランプ制御コマンド、音制御コマンド）に対応したＩＯアドレスが設定されている。
【０２９４】
よって、キャリーフラグが「１」になったときには、対応する出力ポート（ポート１〜ポート４）に制御コマンドが送出される。すなわち、１つの共通モジュールで、各電気部品制御手段に対する制御コマンドの送出処理を行うことができる。
【０２９５】
また、このように、シフト処理のみによってどの電気部品制御手段に対して制御コマンドを出力すべきかが判定されるので、いずれの電気部品制御手段に対して制御コマンドを出力すべきか判定する処理が簡略化されている。
【０２９６】
次に、ＣＰＵ５６は、シフト処理開始前のＩＮＴデータが格納されている引数１の内容を読み出し（ステップＳ３６０）、読み出したデータをポート０に出力する（ステップＳ３６１）。この実施の形態では、ポート０のアドレスは、各制御信号についてのＩＮＴ信号を出力するためのポートであり、ポート０のビット０〜４が、それぞれ、払出制御ＩＮＴ信号、表示制御ＩＮＴ信号、ランプ制御ＩＮＴ信号、音制御ＩＮＴ信号を出力するためのポートである。ＩＮＴデータでは、ステップＳ３５１〜Ｓ３５９の処理で出力された制御コマンド（払出制御コマンド、表示制御コマンド、ランプ制御コマンド、音制御コマンド）に応じたＩＮＴ信号の出力ビットに対応したビットが「１」になっている。従って、ポート１〜ポート４のいずれかに出力された制御コマンド（払出制御コマンド、表示制御コマンド、ランプ制御コマンド、音制御コマンド）に対応したＩＮＴ信号がハイレベルになる。
【０２９７】
次いで、ＣＰＵ５６は、ウェイトカウンタに所定値を設定し（ステップＳ３６２）、その値が０になるまで１ずつ減算する（ステップＳ３６３，Ｓ３６４）。この処理は、図３８に示されたＢの期間を設定するための処理である。ウェイトカウンタの値が０になると、クリアデータ（００）を設定して（ステップＳ３６５）、そのデータをポート０に出力する（ステップＳ３６６）。よって、ＩＮＴ信号はローレベルになる。また、ウェイトカウンタに所定値を設定し（ステップＳ３６２）、その値が０になるまで１ずつ減算する（ステップＳ３６８，Ｓ３６９）。この処理は、図３８に示されたＣの期間を設定するための処理である。ただし、実際のＣの期間は、ステップＳ３６７〜Ｓ３６９で作成される時間に、その後の処理時間（この時点でＭＯＤＥデータが出力されている場合にはＥＸＴデータを出力するまでに要する制御にかかる時間）が加算された期間となる。このように、Ｃの期間が設定されることによって、連続してコマンドが送出される場合であっても、一のコマンドの出力完了後、次にコマンドの送出が開始されるまでに所定期間がおかれることになり、コマンドを受信する電気部品制御手段の側で、容易に連続するコマンドの区切りを識別することができ、各コマンドは確実に受信される。
【０２９８】
従って、ステップＳ３６７でウェイトカウンタに設定される値は、Ｃの期間が、制御コマンド受信対象となる全ての電気部品制御手段が確実にコマンド受信処理を行うのに十分な期間になるような値である。また、ウェイトカウンタに設定される値は、Ｃの期間が、ステップＳ３５７〜Ｓ３５９の処理に要する時間（Ａの期間に相当）よりも長くなるような値である。なお、Ａの期間をより長くしたい場合には、Ａの期間を作成するためのウェイト処理（例えば、ウェイトカウンタに所定値を設定し、ウェイトカウンタの値が０になるまで減算を行う処理）を行う。
【０２９９】
以上のようにして、制御コマンドの１バイト目のＭＯＤＥデータが送出される。そこで、ＣＰＵ５６は、図４２に示すステップＳ３３６で、コマンド送信テーブルを指す値を１加算する。従って、３バイト目のコマンドデータ２の領域が指定される。ＣＰＵ５６は、指し示されたコマンドデータ２の内容を引数２にロードする（ステップＳ３３７）。また、コマンドデータ２のビット７（ワークエリア参照ビット）の値が「０」であるか否か確認する（ステップＳ３３８）。０でなければ、送信バッファの内容を引数２にロードする（ステップＳ３３９）。なお、ワークエリア参照ビットの値が「１」であるときに拡張データを使用するように構成されている場合には、コマンド拡張データアドレステーブルの先頭アドレスをポインタにセットし、そのポインタにコマンドデータ２のビット６〜ビット０の値を加算してアドレスを算出する。そして、そのアドレスが指すエリアのデータを引数２にロードする。
【０３００】
送信バッファには賞球個数を特定可能なデータが設定されているので、引数２にそのデータが設定される。なお、ワークエリア参照ビットの値が「１」であるときに拡張データを使用するように構成されている場合には、コマンド拡張データアドレステーブルには、電気部品制御手段に送出されうるＥＸＴデータが順次設定される。よって、ワークエリア参照ビットの値が「１」であれば、コマンドデータ２の内容に応じたコマンド拡張データアドレステーブル内のＥＸＴデータが引数２にロードされる。
【０３０１】
次に、ＣＰＵ５６は、コマンド送信処理ルーチンをコールする（ステップＳ３４０）。従って、ＭＯＤＥデータの送出の場合と同様のタイミングでＥＸＴデータが送出される。
【０３０２】
以上のようにして、２バイト構成の制御コマンド（払出制御コマンド、表示制御コマンド、ランプ制御コマンド、音制御コマンド）が、対応する電気部品制御手段に送信される。電気部品制御手段ではＩＮＴ信号の立ち上がりを検出すると制御コマンドの取り込み処理を開始するのであるが、各電気部品制御手段でのコマンド受信処理が完了したあとに終了するように設定されるウエイト期間（ステップＳ３６７〜ステップＳ３６９の処理によって特定される期間：Ｃの期間の一部）が経過するまでは新たな信号を出力しないようにしているので、いずれの電気部品制御手段についても、取り込み処理が完了する前に遊技制御手段からの新たな信号が信号線に出力されることはない。すなわち、各電気部品制御手段において、確実なコマンド受信処理が行われる。なお、各電気部品制御手段は、ＩＮＴ信号の立ち下がりで制御コマンドの取り込み処理を開始してもよい。また、ＩＮＴ信号の極性を図３７に示された場合と逆にしてもよい。
【０３０３】
また、この実施の形態では、賞球処理において、賞球払出条件が成立すると賞球個数を特定可能なデータが、同時に複数のデータを格納可能なリングバッファに格納され、賞球個数を指定する払出制御コマンドを送出する際に、読出ポインタが指しているリングバッファの領域のデータが送信バッファに転送される。従って、同時に複数の賞球払出条件の成立があっても、それらの条件成立にもとづく賞球個数を特定可能なデータがリングバッファに保存されるので、各条件成立にもとづくコマンド出力処理は問題なく実行される。
【０３０４】
さらに、この実施の形態では、１回の賞球処理内で払出禁止状態指定コマンドまたは払出可能状態指定コマンドと賞球個数を示すコマンドとの双方を送出することができる。すなわち、２ｍｓ毎に起動される１回の制御期間内において、複数のコマンドを送出することができる。また、この実施の形態では、各制御手段への制御コマンド（表示制御コマンド、ランプ制御コマンド、音制御コマンド、払出制御コマンド）毎に、それぞれ複数のリングバッファが用意されているので、例えば、表示制御コマンド、ランプ制御コマンドおよび音制御コマンドのリングバッファに制御コマンドを特定可能なデータが設定されている場合には、１回のコマンド制御処理で複数の表示制御コマンド、ランプ制御コマンドおよび音制御コマンドを送出するように構成することも可能である。すなわち、同時に（遊技制御処理すなわち２ｍｓタイマ割込処理の起動周期での意味）、複数の制御コマンドを送出することができる。遊技演出の進行上、それらの制御コマンドの送出タイミングは同時に発生するので、このように構成されているのは便利である。ただし、払出制御コマンドは、遊技演出の進行とは無関係に発生するので、一般には、表示制御コマンド、ランプ制御コマンドおよび音制御コマンドと同時に送出されることはない。
【０３０５】
図４４は、賞球個数減算処理の一例を示すフローチャートである。賞球個数減算処理において、ＣＰＵ５６は、まず、総賞球数格納バッファの格納値をロードする（ステップＳ３８１）。そして、格納値が０であるか否か確認する（ステップＳ３８２）。０であれば処理を終了する。
【０３０６】
０でなければ、賞球カウントスイッチ用のスイッチタイマをロードし（ステップＳ３８３）、ロード値とオン判定値（この場合は「２」）とを比較する（ステップＳ３８４）。一致したら（ステップＳ３８５）、賞球カウントスイッチ３０１Ａが確かにオンしたとして、すなわち、確かに１個の遊技球が球払出装置９７から払い出されたとして、総賞球数格納バッファの格納値を１減算する（ステップＳ３８６）。
【０３０７】
また、賞球情報カウンタの値を＋１する（ステップＳ３８７）。そして、賞球情報カウンタの値が１０以上であれば（ステップＳ３８８）、賞球情報出力カウンタの値を＋１するとともに（ステップＳ３８９）、賞球情報カウンタの値を−１０する（ステップＳ３９０）。なお、賞球情報出力カウンタの値は、図２２に示された遊技制御処理における情報出力処理（ステップＳ３０）で参照され、その値が１以上であれば、賞球信号（出力ポート５のビット７：図１７参照）として１パルスが出力される。よって、この実施の形態では、１０個の遊技球が賞球として払い出される度に、１つの賞球信号が遊技機外部に出力される。
【０３０８】
そして、総賞球数格納バッファの格納値が０になったら（ステップＳ３９１）、賞球払出中フラグをクリアし（ステップＳ３９２）、賞球残数がないことを報知するために、ランプ制御コマンド用のコマンド送信テーブルに賞球ランプ５１の消灯を示すコマンドデータを設定した後（ステップＳ３９３）、ランプ制御コマンドの送出処理を実行する（ステップＳ３９４）。
【０３０９】
次に、遊技制御手段以外の電気部品制御手段の例として、払出制御手段について説明する。
図４５は、払出制御用ＣＰＵ３７１周りの一構成例を示すブロック図である。図４５に示すように、電源基板９１０の電源監視回路（電源監視手段）からの電源断信号が、バッファ回路９８０を介して払出制御用ＣＰＵ３７１のマスク不能割込端子（ＸＮＭＩ端子）に接続されている。従って、払出制御用ＣＰＵ３７１は、マスク不能割込処理によって電源断の発生を確認することができる。また、電源基板９１０からのリセット信号と復帰信号とはＡＮＤ回路３８５に入力され、ＡＮＤ回路３８５の出力が払出制御用ＣＰＵ３７１のリセット端子に入力される。
【０３１０】
払出制御用ＣＰＵ３７１のＣＬＫ／ＴＲＧ２端子には、主基板３１からのＩＮＴ信号が接続されている。ＣＬＫ／ＴＲＧ２端子にクロック信号が入力されると、払出制御用ＣＰＵ３７１に内蔵されているタイマカウンタレジスタＣＬＫ／ＴＲＧ２の値がダウンカウントされる。そして、レジスタ値が０になると割込が発生する。従って、タイマカウンタレジスタＣＬＫ／ＴＲＧ２の初期値を「１」に設定しておけば、ＩＮＴ信号の入力に応じて割込が発生することになる。なお、ＩＮＴ信号とは、遊技制御手段から払出制御手段に対する払出制御コマンドが送出されたことを意味する信号である。払出制御用ＣＰＵ３７１は、ＩＮＴ信号の入力に応じて発生する割込によって、払出制御コマンド受信処理を開始する。
【０３１１】
図４６は、この実施の形態における出力ポートの割り当てを示す説明図である。図４６に示すように、出力ポートＣ（アドレス００Ｈ）は、払出モータ２８９に出力される駆動信号等の出力ポートである。また、出力ポートＤ（アドレス０１Ｈ）は、７セグメントＬＥＤであるエラー表示ＬＥＤ３７４に出力される表示制御信号の出力ポートである。そして、出力ポートＥ（アドレス０２Ｈ）は、振分ソレノイド３１０に出力される駆動信号、およびカードユニット５０に対するＥＸＳ信号とＰＲＤＹ信号とを出力するための出力ポートである。
【０３１２】
図４７は、この実施の形態における入力ポートのビット割り当てを示す説明図である。図４７に示すように、入力ポートＡ（アドレス０６Ｈ）は、主基板３１から送出された払出制御コマンドの８ビットの払出制御信号を取り込むための入力ポートである。また、入力ポートＢ（アドレス０７Ｈ）のビット０〜１には、それぞれ、賞球カウントスイッチ３０１Ａおよび球貸しカウントスイッチ３０１Ｂの検出信号が入力される。ビット２〜５には、カードユニット５０からのＢＲＤＹ信号、ＢＲＱ信号、ＶＬ信号およびクリアスイッチ９２１の検出信号が入力される。
【０３１３】
図４８は、払出制御手段（払出制御用ＣＰＵ３７１およびＲＯＭ，ＲＡＭ等の周辺回路）のメイン処理を示すフローチャートである。メイン処理では、払出制御用ＣＰＵ３７１は、まず、必要な初期設定を行う。すなわち、払出制御用ＣＰＵ３７１は、まず、割込禁止に設定する（ステップＳ７０１）。次に、割込モードを割込モード２に設定し（ステップＳ７０２）、スタックポインタにスタックポインタ指定アドレスを設定する（ステップＳ７０３）。また、払出制御用ＣＰＵ３７１は、内蔵デバイスレジスタの初期化を行い（ステップＳ７０４）、ＣＴＣおよびＰＩＯの初期化（ステップＳ７０５）を行った後に、ＲＡＭをアクセス可能状態に設定する（ステップＳ７０６）。
【０３１４】
この実施の形態では、内蔵ＣＴＣのうちの一つのチャネルがタイマモードで使用される。従って、ステップＳ７０４の内蔵デバイスレジスタの設定処理およびステップＳ７０５の処理において、使用するチャネルをタイマモードに設定するためのレジスタ設定、割込発生を許可するためのレジスタ設定および割込ベクタを設定するためのレジスタ設定が行われる。そして、そのチャネルによる割込がタイマ割込として用いられる。タイマ割込を例えば２ｍｓ毎に発生させたい場合は、初期値として２ｍｓに相当する値が所定のレジスタ（時間定数レジスタ）に設定される。
【０３１５】
なお、タイマモードに設定されたチャネル（この実施の形態ではチャネル３）に設定される割込ベクタは、タイマ割込処理の先頭アドレスに相当するものである。具体的は、Ｉレジスタに設定された値と割込ベクタとでタイマ割込処理の先頭アドレスが特定される。タイマ割込処理では、払出制御処理が実行される。
【０３１６】
また、内蔵ＣＴＣのうちの他の一つのチャネル（この実施の形態ではチャネル２）が、遊技制御手段からの払出制御コマンド受信のための割込発生用のチャネルとして用いられ、そのチャネルがカウンタモードで使用される。従って、ステップＳ７０４の内蔵デバイスレジスタの設定処理およびステップＳ７０５の処理において、使用するチャネルをカウンタモードに設定するためのレジスタ設定、割込発生を許可するためのレジスタ設定および割込ベクタを設定するためのレジスタ設定が行われる。
【０３１７】
カウンタモードに設定されたチャネル（チャネル２）に設定される割込ベクタは、後述するコマンド受信割込処理の先頭アドレスに相当するものである。具体的は、Ｉレジスタに設定された値と割込ベクタとでコマンド受信割込処理の先頭アドレスが特定される。
【０３１８】
この実施の形態では、払出制御用ＣＰＵ３７１でも割込モード２が設定される。従って、内蔵ＣＴＣのカウントアップにもとづく割込処理を使用することができる。また、ＣＴＣが送出した割込ベクタに応じた割込処理開始アドレスを設定することができる。
【０３１９】
ＣＴＣのチャネル２（ＣＨ２）のカウントアップにもとづく割込は、上述したタイマカウンタレジスタＣＬＫ／ＴＲＧ２の値が「０」になったときに発生する割込である。従って、例えばステップＳ７０５において、特定レジスタとしてのタイマカウンタレジスタＣＬＫ／ＴＲＧ２に初期値「１」が設定される。さらに、ＣＬＫ／ＴＲＧ２端子に入力される信号の立ち上がりまたは立ち下がりで特定レジスタとしてのタイマカウンタレジスタＣＬＫ／ＴＲＧ２のカウント値が−１されるのであるが、所定の特定レジスタの設定によって、立ち上がり／立ち下がりの選択を行うことができる。この実施の形態では、ＣＬＫ／ＴＲＧ２端子に入力される信号の立ち上がりで、タイマカウンタレジスタＣＬＫ／ＴＲＧ２のカウント値が−１されるような設定が行われる。
【０３２０】
また、ＣＴＣのチャネル３（ＣＨ３）のカウントアップにもとづく割込は、ＣＰＵの内部クロック（システムクロック）をカウントダウンしてレジスタ値が「０」になったら発生する割込であり、後述する２ｍｓタイマ割込として用いられる。具体的には、ＣＰＵ３７１の動作クロックを分周したクロックがＣＴＣに与えられ、クロックの入力によってレジスタの値が減算され、レジスタの値が０になるとタイマ割込が発生する。例えば、ＣＨ３のレジスタ値はシステムクロックの１／２５６周期で減算される。分周したクロックにもとづいて減算が行われるので、レジスタの初期値は大きくならない。ステップＳ７０５において、ＣＨ３のレジスタには、初期値として２ｍｓに相当する値が設定される。
【０３２１】
ＣＴＣのＣＨ２のカウントアップにもとづく割込は、ＣＨ３のカウントアップにもとづく割込よりも優先順位が高い。従って、同時にカウントアップが生じた場合に、ＣＨ２のカウントアップにもとづく割込、すなわち、コマンド受信割込処理の実行契機となる割込の方が優先される。
【０３２２】
次いで、払出制御用ＣＰＵ３７１は、入力ポートＢ（図４７参照）を介して入力されるクリアスイッチ９２１の出力信号の状態を１回だけ確認する（ステップＳ７０７）。その確認においてオンを検出した場合には、払出制御用ＣＰＵ３７１は、通常の初期化処理を実行する（ステップＳ７１１〜ステップＳ７１４）。クリアスイッチ９２１がオンである場合（押下されている場合）には、ローレベルのクリアスイッチ信号が出力されている。なお、入力ポート３７２では、クリアスイッチ信号のオン状態はハイレベルである。また、払出制御手段においては、ステップＳ７０７の判定を行わなくてもよい。
【０３２３】
なお、払出制御用ＣＰＵ３７１も、主基板３１のＣＰＵ５６と同様に、スイッチの検出信号のオン判定を行う場合には、例えば、オン状態が少なくとも２ｍｓ（２ｍｓ毎に起動される処理の１回目の処理における検出直前に検出信号がオンした場合）継続しないとスイッチオンとは見なさないが、クリアスイッチ９２１のオン検出の場合には、１回のオン判定でオン／オフが判定される。すなわち、操作手段としてのクリアスイッチ９２１が所定の操作状態であるか否かを払出制御用ＣＰＵ３７１が判定するための初期化要求検出判定期間は、遊技媒体検出手段としての賞球カウントスイッチ等が遊技媒体を検出したことを判定するための遊技媒体検出判定期間とは異なる期間とされている。
【０３２４】
クリアスイッチ９２１がオンの状態でない場合には、払出制御用ＣＰＵ３７１は、払出制御用のバックアップＲＡＭ領域にバックアップデータが存在しているか否かの確認を行う（ステップＳ７０８）。例えば、主基板３１のＣＰＵ５６の処理と同様に、遊技機への電力供給停止時にセットされるバックアップフラグがセット状態になっているか否かによって、バックアップデータが存在しているか否か確認する。バックアップフラグがセット状態になっている場合には、バックアップデータありと判断する。
【０３２５】
バックアップありを確認したら、払出制御用ＣＰＵ３７１は、バックアップＲＡＭ領域のデータチェック（この例ではパリティチェック）を行う。不測の停電等の電力供給の停止が生じた後に復旧した場合には、バックアップＲＡＭ領域のデータは保存されていたはずであるから、チェック結果は正常になる。チェック結果が正常でない場合には、内部状態を電力供給の停止時の状態に戻すことができないので、不足の停電等からの復旧時ではなく電源投入時に実行される初期化処理を実行する。
【０３２６】
チェック結果が正常であれば（ステップＳ７０９）、払出制御用ＣＰＵ３７１は、内部状態を電力供給停止時の状態に戻すための払出状態復旧処理を行う（ステップＳ７１０）。そして、バックアップＲＡＭ領域に保存されていたＰＣ（プログラムカウンタ）の指すアドレスに復帰する。
【０３２７】
初期化処理では、払出制御用ＣＰＵ３７１は、まず、ＲＡＭクリア処理を行う（ステップＳ７１１）。そして、２ｍｓ毎に定期的にタイマ割込がかかるように払出制御用ＣＰＵ３７１に設けられているＣＴＣのレジスタの設定が行われる（ステップＳ７１２）。すなわち、初期値として２ｍｓに相当する値が所定のレジスタ（時間定数レジスタ）に設定される。また、本例では、払出制御用ＣＰＵ３７１は、初期状態として払出禁止状態に設定する（ステップＳ７１３）。なお、払出禁止状態に設定するときには、例えば払出モータ２８９の駆動が停止されるとともに払出停止中であることを示す内部フラグ（払出停止中フラグ）がセットされる。すなわち、ステップＳ７１３では、払い出しが禁止された状態であることを示すデータ（セットされた払出停止中フラグ）を所定の記憶領域に記憶する処理が実行されている。払出停止中フラグについては、あとで詳しく説明する。そして、初期設定処理のステップＳ７０１において割込禁止とされているので、初期化処理を終える前に割込が許可される（ステップＳ７１４）。
【０３２８】
この実施の形態では、払出制御用ＣＰＵ３７１の内蔵ＣＴＣが繰り返しタイマ割込を発生するように設定される。この実施の形態では、繰り返し周期は２ｍｓに設定される。そして、タイマ割込が発生すると、図４９に示すように、タイマ割込があったことを示すタイマ割込フラグがセットされる（ステップＳ７９２）。そして、メイン処理において、タイマ割込フラグがセットされたことが検出されたら（ステップＳ７１５）、タイマ割込フラグがリセットされるとともに（ステップＳ７５１）、払出制御処理（ステップＳ７５１〜Ｓ７６０）が実行される。
【０３２９】
なお、タイマ割込では、図４９に示すように、最初に割込許可状態に設定される（ステップＳ７９１）。よって、タイマ割込処理中では割込許可状態になり、ＩＮＴ信号の入力にもとづく払出制御コマンド受信処理を優先して実行することができる。
【０３３０】
払出制御処理において、払出制御用ＣＰＵ３７１は、まず、入力ポート３７２ｂに入力される賞球カウントスイッチ３０１Ａや球貸しカウントスイッチ３０１Ｂ等のスイッチがオンしたか否かを判定する（スイッチ処理：ステップＳ７５２）。
【０３３１】
次に、払出制御用ＣＰＵ３７１は、主基板３１から払出禁止状態指定コマンドを受信していたら払出禁止状態に設定し、払出可能状態指定コマンドを受信していたら払出禁止状態の解除を行う（払出禁止状態設定処理：ステップＳ７５３）。また、受信した払出制御コマンドを解析し、解析結果に応じた処理を実行する（コマンド解析実行処理：ステップＳ７５４）。さらに、プリペイドカードユニット制御処理を行う（ステップＳ７５５）。
【０３３２】
次いで、払出制御用ＣＰＵ３７１は、球貸し要求に応じて貸し球を払い出す制御を行う（ステップＳ７５６）。このとき、払出制御用ＣＰＵ３７１は、振分ソレノイド３１０によって球振分部材３１１を球貸し側に設定する。
【０３３３】
さらに、払出制御用ＣＰＵ３７１は、総合個数記憶に格納された個数の賞球を払い出す賞球制御処理を行う（ステップＳ７５７）。このとき、払出制御用ＣＰＵ３７１は、振分ソレノイド３１０によって球振分部材３１１を賞球側に設定する。そして、出力ポート３７２ｃおよび中継基板７２を介して球払出装置９７の払出機構部分における払出モータ２８９に対して駆動信号を出力し、所定の回転数分払出モータ２８９を回転させる払出モータ制御処理を行う（ステップＳ７５８）。
【０３３４】
なお、この実施の形態では、払出モータ２８９としてステッピングモータが用いられ、それらを制御するために１−２相励磁方式が用いられる。従って、具体的には、払出モータ制御処理において、８種類の励磁パターンデータが繰り返し払出モータ２８９に出力される。また、この実施の形態では、各励磁パターンデータが４ｍｓずつ出力される。
【０３３５】
次いで、エラー検出処理が行われ、その結果に応じてエラー表示ＬＥＤ３７４に所定の表示を行う（エラー処理：ステップＳ７５９）。また、遊技機外部に出力される球貸し個数信号を出力する処理等を行う（出力処理：ステップＳ７６０）。
【０３３６】
なお、図４６に示す出力ポートＣは、払出制御処理における払出モータ制御処理（ステップＳ７５８）でアクセスされる。また、出力ポートＤは、払出制御処理におけるエラー処理（ステップＳ７５９）でアクセスされる。そして、出力ポートＥは、払出制御処理における球貸し制御処理（ステップＳ７５６）および賞球制御処理（ステップＳ７５７）でアクセスされる。
【０３３７】
図５０は、ステップＳ７１０の払出状態復旧処理の一例を示すフローチャートである。払出状態復旧処理において、払出制御用ＣＰＵ３７１は、まず、スタックポインタの復帰処理を行う（ステップＳ７３１）。スタックポインタの値は、後述する電力供給停止時処理において、所定のＲＡＭエリア（電源バックアップされている）に退避している。よって、ステップＳ７３１では、そのＲＡＭエリアの値をスタックポインタに設定することによって復帰させる。なお、復帰されたスタックポインタが指す領域（すなわちスタック領域）には、電力供給が停止したときのレジスタ値やプログラムカウンタ（ＰＣ）の値が退避している。
【０３３８】
次いで、払出制御用ＣＰＵ３７１は、復旧する払い出しに関する状態として、本例では払出禁止状態に設定する（ステップＳ７３２）。なお、払出禁止状態に設定するときには、例えば払出モータ２８９の駆動が停止されるとともに払出停止中であることを示す内部フラグ（払出停止中フラグ）がセットされる。すなわち、ステップＳ７３２では、払い出しが禁止された状態であることを示すデータ（セットされた払出停止中フラグ）を所定の記憶領域に記憶する処理が実行されている。払出停止中フラグについては、あとで詳しく説明する。
【０３３９】
また、払出制御用ＣＰＵ３７１は、バックアップフラグをクリアする（ステップＳ７３３）すなわち、前回の電力供給停止時に所定の記憶保護処理が実行されたことを示すフラグをリセットする。また、スタック領域から各種レジスタの退避値を読み出して、各種レジスタに設定する（ステップＳ７３４）。すなわち、レジスタ復元処理を行う。そして、パリティフラグがオンしていない場合には割込許可状態にする（ステップＳ７３５，Ｓ７３６）。最後に、ＡＦレジスタ（アキュミュレータとフラグのレジスタ）をスタック領域から復元する（ステップＳ７３７）。
【０３４０】
そして、ＲＥＴ命令が実行されるのであるが、ここでのリターン先は、払出状態復旧処理をコールした部分ではない。なぜなら、ステップＳ７３１においてスタックポインタの復帰処理がなされ、復帰されたスタックポインタが指すスタック領域に格納されているリターンアドレスは、プログラムにおける前回の電力供給停止時にＮＭＩが発生したアドレスである。従って、ステップＳ７３７の次のＲＥＴ命令によって、電力供給停止時にＮＭＩが発生したアドレスにリターンする。すなわち、スタック領域に退避されていたアドレスにもとづいて復旧制御が実行されている。
【０３４１】
図５１〜図５３は、電源基板９１０からの電源断信号に応じて実行されるマスク不能割込処理（ＮＭＩ処理：電力供給停止時処理）の処理例を示すフローチャートである。この例では、ＮＭＩに応じて電力供給停止時処理が実行されるが、電源断信号を払出制御用ＣＰＵ３７１のマスク可能端子に接続し、マスク可能割込処理によって電力供給停止時処理を実行してもよい。また、電源断信号を入力ポートに入力し、入力ポートのチェック結果に応じて電力供給停止時処理を実行してもよい。
【０３４２】
マスク不能割込処理において、払出制御用ＣＰＵ３７１は、ＡＦレジスタを所定のバックアップＲＡＭ領域に退避する（ステップＳ８０１）。また、割込フラグをパリティフラグにコピーする（ステップＳ８０２）。パリティフラグはバックアップＲＡＭ領域に形成されている。また、ＢＣレジスタ、ＤＥレジスタ、ＨＬレジスタ、ＩＸレジスタおよびスタックポインタをバックアップＲＡＭ領域に退避する（ステップＳ８０４〜８０８）。なお、電源復旧時には、退避された内容にもとづいてレジスタ内容が復元され、パリティフラグの内容に応じて、割込許可状態／禁止状態の内部設定がなされる。
【０３４３】
なお、本例では、払出モータ２８９として、払出制御用ＣＰＵ３７１からのパルス信号（駆動信号）によって回転するステッピングモータが用いられている。従って、払出モータ２８９に対するパルス信号の出力が停止されることによって、球払出装置９７の駆動は停止する。
【０３４４】
次いで、払出制御用ＣＰＵ３７１は、クリアデータ（００）を適当なレジスタにセットし（ステップＳ８０９）、処理数（この例では「２」）を別のレジスタにセットする（ステップＳ８１０）。また、出力ポートＣのアドレス（この例では「００Ｈ」）をＩＯポインタに設定する（ステップＳ８１１）。ＩＯポインタとして、さらに別のレジスタが用いられる。
【０３４５】
そして、ＩＯポインタが指すアドレスにクリアデータをセットするとともに（ステップＳ８１２）、ＩＯポインタの値を１増やし（ステップＳ８１３）、処理数の値を１減算する（ステップＳ８１４）。ステップＳ８１２〜Ｓ８１４の処理が、処理数の値が０になるまで繰り返される（ステップＳ８１５）。その結果、出力ポートＣおよび出力ポートＤ（図４６参照）にクリアデータが設定される。図４６に示すように、この例では、「１」がオン状態であり、クリアデータである「００」が各出力ポートにセットされるので、出力ポートＣおよび出力ポートＤの全てのポートがオフ状態になる。この例では、出力ポートＥのクリア処理は実行されないので、振分ソレノイド３１０の出力ポートはオフ状態とはされない。出力ポートＥにおける振分ソレノイド３１０の出力ポート以外の出力ポートについて、クリア処理を行うようにしてもよい。
【０３４６】
その後、この実施の形態では、所定期間（以下、「払出確認期間」という）、払出検出手段としての賞球カウントスイッチ３０１Ａ（賞遊技媒体払出検出手段に相当）および球貸しカウントスイッチ３０１Ｂ（貸出遊技媒体払出検出手段に相当）の検出信号をチェックする。そして、賞球カウントスイッチ３０１Ａがオンしたら総合個数記憶の内容を１減らす。また、球貸しカウントスイッチ３０１Ｂがオンしたら貸し球個数記憶の内容を１減らす。
【０３４７】
なお、この実施の形態では、払出確認期間を計測するために、払出確認期間計測用カウンタが用いられる。払出確認期間計測用カウンタの値は、初期値ｍから、以下に説明するスイッチ検出処理のループ（Ｓ８１７から始まってＳ８１７に戻るループ）が１回実行される毎に−１され、その値が０になると、払出確認期間が終了したとする。検出処理のループでは、例外はあるがほぼ一定の処理が行われるので、ループの１周に要する時間のｍ倍の時間が、ほぼ払出確認期間に相当する。
【０３４８】
払出確認期間を計測するために、払出制御用ＣＰＵ３７１の内蔵タイマを用いてもよい。すなわち、スイッチ検出処理開始時に、内蔵タイマに所定値（払出確認期間に相当）を設定しておく。そして、スイッチ検出処理のループが１回実行される毎に、内蔵タイマのカウント値をチェックする。そして、カウント値が０になったら、払出確認期間が終了したとする。内蔵タイマの値が０になったことを検出するために内蔵タイマによる割込を用いることもできるが、この段階では制御内容（ＲＡＭに格納されている各値など）を変化させないように、割込を用いず、内蔵タイマのカウント値を読み出してチェックするようなプログラム構成の方が好ましい。また、払出確認期間は、遊技球が、球払出装置９７から落下した時点から、賞球カウントスイッチ３０１Ａまたは球貸しカウントスイッチ３０１Ｂに到達するまでの時間以上に設定される。
【０３４９】
少なくとも、スイッチ検出処理が実行される払出確認期間（遊技球が球払出装置９７から落下した時点から賞球カウントスイッチ３０１Ａや球貸しカウントスイッチ３０１Ｂに到達するまでの期間以上の期間。例えば、１００［ｍｓ］〜１５０［ｍｓ］程度。）では、賞球カウントスイッチ３０１Ａおよび球貸しカウントスイッチ３０１Ｂが遊技球を検出できる状態でなければならない。そこで、この実施の形態では、図１１に示されたように、電源基板９１０におけるコンバータＩＣ９２０の入力側に比較的大容量の補助駆動電源としてのコンデンサ９２３が接続されている。よって、遊技機に対する電力供給停止時にも、ある程度の期間は＋１２Ｖ電源電圧がスイッチ駆動可能な範囲に維持され、賞球カウントスイッチ３０１Ａおよび球貸しカウントスイッチ３０１Ｂが動作可能になる。その期間が、払出確認期間以上になるように、コンデンサの容量が決定される。払出確認期間が長い程、あるいは払出確認期間以上とされるスイッチ駆動可能な期間に余裕を持たせる程、より容量の大きいコンデンサが必要になるため、払出確認期間を短く設定するとともに、スイッチ駆動可能な期間に余裕を持たせすぎないようにすることが望ましい。
【０３５０】
なお、入力ポートおよび払出制御用ＣＰＵ３７１も、コンバータＩＣ９２０で作成される＋５Ｖ電源で駆動されるので、電力供給停止時にも、比較的長い期間動作可能になっている。
【０３５１】
さらに、この実施の形態では、賞球路と貸し球路とを切り換えるために振分ソレノイド３１０が用いられている。よって、図１１に示されたコンデンサ９２４の容量は、少なくとも上記の払出確認期間の間、振分ソレノイド３１０を駆動できるような容量になっている。なお、コンデンサ９２４は、各電気部品に電力供給を行うためのライン（コネクタ９１５の入力側のライン）に接続されているが、電源断信号に応じて遊技制御手段が他のソレノイド（大入賞口開閉用等）の駆動信号をオフ状態にしているので、電源断信号発生後では、コンデンサ９２４は、各ソレノイドのうちでは振分ソレノイド３１０のみを駆動できればよい。
【０３５２】
なお、この実施の形態で用いられているコンデンサ９２３およびコンデンサ９２４は補助駆動電源の一つの例であるが、補助駆動電源として他のものを用いてもよい。少なくとも、上記の払出確認期間の間は、賞球カウントスイッチ３０１Ａ、球貸しカウントスイッチ３０１Ｂ、振分ソレノイド３１０および払出制御用ＣＰＵ３７１等の払出制御手段を駆動できるものであれば、他の態様の補助駆動電源を用いることができる。
【０３５３】
払出検出手段からの検出信号の入力処理（スイッチ検出処理）では、払出制御用ＣＰＵ３７１は、まず、払出確認期間計測用カウンタに、払出確認期間に対応した値ｍを設定する（ステップＳ８１６）。そして、払出制御用ＣＰＵ３７１は、払出確認期間計測用カウンタの値を−１し（ステップＳ８１７）、払出確認期間計測用カウンタの値を確認する（ステップＳ８１８）。その値が０であれば、スイッチ検出処理を終了し、制御状態を保存するための処理に移行する。
【０３５４】
払出確認期間計測用カウンタの値が０になっていなければ、賞球カウントスイッチオン中であるか否か確認する（ステップＳ８１９）。この確認は、後述する賞球カウントスイッチＯＮ中フラグの状態を確認することで行われる。賞球カウントスイッチＯＮ中フラグがセットされていれば、賞球カウントスイッチオン中であると判定し、検出期間用カウンタの値を１減らした後（ステップＳ８２０）、検出期間用カウンタの値が０になったか否か確認する（ステップＳ８２１）。０になっていれば、入力ポートを介して賞球カウントスイッチ３０１Ａの検出信号を確認し（ステップＳ８２２）、オン状態を示していれば、賞球カウントスイッチ３０１Ａが確実にオンしたとして、総合個数記憶の値を１減らす（ステップＳ８２３）。
【０３５５】
ステップＳ８１９で、賞球カウントスイッチオン中でないこと（賞球カウントスイッチＯＮ中フラグがセットされていないこと）を確認したら、入力ポートを介して賞球カウントスイッチ３０１Ａの検出信号を確認し（ステップＳ８２４）、オン状態を示していれば、賞球カウントスイッチＯＮ中フラグをセットするとともに（ステップＳ８２５）、検出期間用カウンタに初期値ｎをセットする（ステップＳ８２６）。
【０３５６】
以上の処理によって、払出確認期間内に賞球カウントスイッチ３０１Ａがオンしたら、総合個数記憶の値が−１される。バックアップＲＡＭの内容を保存するための処理は、このようなスイッチ検出処理の後で行われるので、払出が完了した賞球について、必ず総合個数記憶が−１される。従って、遊技球の払出に関して、保存される制御状態に矛盾が生じてしまうことが防止される。また、上記のスイッチ検出処理では、検出期間用カウンタを用いたタイマ処理が施されている。すなわち、一度賞球カウントスイッチ３０１Ａのオンが検出された後、所定時間（Ｓ８１７からＳ８２１に至りＳ８１７に戻るループにおける処理時間のｎ倍：遊技媒体検出判定期間）の経過後にもオンが検出されないとスイッチオンと見なされない。つまり、最初のオン検出後、所定の遊技媒体検出判定期間経過後にもオン検出した場合に、１個の賞球の払出が完了したと見なされる。従って、誤ってスイッチオン検出がなされてしまうことは防止される。
【０３５７】
この場合、例えば、遊技媒体検出判定期間がほぼ２ｍｓとなるようにｎを設定すれば、遊技媒体検出判定期間を通常遊技媒体検出判定期間（電力供給停止時処理での処理でない、通常の遊技状態において遊技媒体の有無を判定するための期間。本例では、後述する図５７における７５１ｃで賞球カウントスイッチオンフラグの値が２であることが確認されるまでの２ｍｓ以上の期間）と同じ期間とすることが可能となる。このように構成すれば、通常の制御とほぼ同一の条件で、賞球カウントスイッチ３０１Ａがオンしたか否かを判定することが可能となる。
【０３５８】
なお、通常時のスイッチ処理（図４８におけるステップＳ７５２）でも、誤検出防止用のタイマ処理が施されている。よって、そのような通常時のスイッチ処理をコールするようにしてもよい。また、ここでは、検出期間用カウンタを用いたタイマ処理が行われたが、払出確認期間の計測の場合にＣＰＵ内蔵タイマを用いてもよいのと同様、ＣＰＵ内蔵タイマを用いてスイッチ検出処理におけるタイマ処理を実現してもよい。
【０３５９】
賞球カウントスイッチオン中でなく、かつ、賞球カウントスイッチ３０１Ａのオン状態が検出できない場合には、球貸しカウントスイッチ３０１Ｂについてスイッチ検出処理を行う。すなわち、払出制御用ＣＰＵ３７１は、球貸しカウントスイッチオン中であるか否か確認する（ステップＳ８２７）。オン中であれば、検出期間用カウンタの値を１減らした後（ステップＳ８２８）、検出期間用カウンタの値が０になったか否か確認する（ステップＳ８２９）。０になっていれば、入力ポートを介して球貸しカウントスイッチ３０１Ｂの検出信号を確認し（ステップＳ８３０）、オン状態を示していれば、球貸しカウントスイッチ３０１Ｂが確実にオンしたとして、貸し球個数記憶の値を１減らす（ステップＳ８３１）。
【０３６０】
ステップＳ８２７で、球貸しカウントスイッチオン中でないことを確認したら、入力ポートを介して球貸しカウントスイッチ３０１Ｂの検出信号を確認し（ステップＳ８３２）、オン状態を示していれば、球貸しカウントスイッチＯＮ中フラグをセットするとともに（ステップＳ８３３）、検出期間用カウンタに初期値ｎをセットする（ステップＳ８３４）。
【０３６１】
以上の処理によって、払出確認期間内に球貸しカウントスイッチ３０１Ｂがオンしたら、貸し球個数記憶の値が−１される。バックアップＲＡＭの内容を保存するための処理は、このようなスイッチ検出処理の後で行われるので、払出が完了した貸し球について、必ず貸し球個数記憶が−１される。従って、遊技球の払出に関して、保存される制御状態に矛盾が生じてしまうことが防止される。また、上記のスイッチ検出処理では、検出期間用カウンタを用いたタイマ処理が施されている。すなわち、球貸しカウントスイッチ３０１Ｂのオンが所定時間（遊技媒体検出判定期間）以上継続しないとスイッチオンと見なされない。つまり、賞球の払出検出の場合と同様に、最初のオン検出後、所定の遊技媒体検出判定期間経過後にもオン検出した場合に、１個の貸し球の払出が完了したと見なされる。従って、誤ってスイッチオン検出がなされてしまうことは防止される。
【０３６２】
また、賞球の払出検出の場合と同様に、例えば、遊技媒体検出判定期間がほぼ２ｍｓとなるようにｎを設定すれば、遊技媒体検出判定期間を通常遊技媒体検出判定期間（電力供給停止時処理での処理でない、通常の遊技状態において遊技媒体の有無を判定するための期間。本例では、図５７における７５１ｈで球貸しカウントスイッチオンフラグの値が２であることが確認されるまでの２ｍｓ以上の期間）と同じ期間とすることが可能となる。このように構成すれば、通常の制御とほぼ同一の条件で、球貸しカウントスイッチ３０１Ｂがオンしたか否かを判定することが可能となる。
【０３６３】
払出確認期間が経過すると（ステップＳ８１８）、払出制御用ＣＰＵ３７１は、バックアップあり指定値（この例では「５５Ｈ」）をバックアップフラグにストアする（ステップＳ８３５）。バックアップフラグはバックアップＲＡＭ領域に形成されている。次いで、主基板３１のＣＰＵ５６の処理と同様の処理を行ってパリティデータを作成しバックアップＲＡＭ領域に保存する（ステップＳ８３６〜Ｓ８４５）。そして、ＲＡＭアクセスレジスタにアクセス禁止値を設定する（ステップＳ８４６）。以後、内蔵ＲＡＭのアクセスができなくなる。
【０３６４】
なお、この実施の形態では、払出制御処理において用いられるデータが格納されるＲＡＭ領域は全て電源バックアップされている。従って、その内容が正しく保存されているか否かを示すチェックサムの生成処理、およびその内容を書き換えないようにするためのＲＡＭアクセス防止処理が、払出制御状態を保存するための処理に相当する。
【０３６５】
以上のように、この実施の形態では、停電等の発生に応じて電源断信号が出力されたら、まず、球払出装置９７の駆動を停止した後、払出確認期間、払出検出手段からの検出信号の入力処理が実行され、その後、払出制御状態を保存するための処理が行われる。従って、停電発生時に払出途中であった遊技球も、バックアップＲＡＭの保存内容に反映される。
【０３６６】
すなわち、この実施の形態では、遊技機への電力供給停止時に制御状態をバックアップ記憶手段に保存するように構成した場合に、制御の矛盾等を生じさせないようにすることができる。
【０３６７】
また、この実施の形態では、遊技媒体検出手段が所定の遊技媒体検出判定期間の前後において２回連続してオン検出した場合に、１個の賞球あるいは貸し球の払出を完了したと見なすようにしたので、誤ってスイッチオン検出がなされてしまうことを防止することができる。従って、電源断時における制御の適正化を図ることが可能となる。
【０３６８】
上述したように、この例では、振分ソレノイド３１０の出力ポート以外の出力ポートのクリア処理が、スイッチ検出処理の実行前（ステップＳ７６２の前）に行われる。電力供給停止時処理の実行中では、払出制御用ＣＰＵ３７１やスイッチ類はコンデンサ９２３，９２４の充電電力等で駆動されることになる。この例では、出力ポートのクリア処理をスイッチ検出処理の実行前に行っているので、コンデンサの充電電力等を電力供給停止時処理のために効率的に使用することができる。
【０３６９】
ＲＡＭアクセスレジスタにアクセス禁止値を設定すると、払出制御用ＣＰＵ３７１は、待機状態（ループ状態）に入る。従って、システムリセットされるまで、何もしない状態になる。
【０３７０】
この例では、電源の瞬断等に起因して電源断信号が発生した場合には、電源電圧は平常時の値に復旧し遊技機は制御可能な状態に戻る。そのような状況が発生したときには、電源基板９１０から復帰信号が払出基板３７に供給される。復帰信号が入力されると、払出制御用ＣＰＵ３７１にリセットがかかる。従って、払出制御用ＣＰＵ３７１は、図４８に示されたメイン処理の実行を開始することができる。その際、電源断信号が出力されたときに遊技状態が保存されているので、ステップＳ７１０の処理で払出状態復旧処理が実行され、払出制御は、電源断信号発生時の状態に戻り、その状態から払出制御が続行される。
【０３７１】
なお、ここでは、賞球カウントスイッチ３０１Ａまたは球貸しカウントスイッチ３０１Ｂの検出信号がオン状態を示したらタイマ（検出期間用カウンタ）をセットし、タイマがタイムアップしたときにも検出信号がオン状態を示していたら、スイッチが確実にオンしたと判定したが、主基板３１のＣＰＵ５６と同様に、２ｍｓのタイマ（２ｍｓ計測用カウンタ）がタイムアップする毎に検出信号の判定を行うように構成してもよい。
【０３７２】
また、この実施の形態でも、電源断信号に応じて起動される処理の最初にレジスタの保存処理が行われたが、スイッチ検出処理においてレジスタを使用しない場合には、スイッチ検出処理の実行後に、すなわち、バックアップフラグの設定とチェックサムの算出の処理の前にレジスタ保存処理を行うことができる。その場合には、レジスタ保存処理、バックアップフラグ設定処理、チェックサム算出処理および出力ポートのオフ設定処理を電力供給停止時処理と見なすことができる。さらに、スイッチ検出処理において幾つかのレジスタを使用する場合であっても、使用しないレジスタについては、バックアップフラグの設定とチェックサムの算出の処理の前にレジスタ保存処理を行うことができる。
【０３７３】
図５４は、払出制御用ＣＰＵ３７１が内蔵するＲＡＭの使用例を示す説明図である。この例では、バックアップＲＡＭ領域に、総合個数記憶（例えば２バイト）と貸し球個数記憶とがそれぞれ形成されている。総合個数記憶は、主基板３１の側から指示された賞球払出個数の総数を記憶するものである。貸し球個数記憶は、未払出の球貸し個数を記憶するものである。なお、バックアップＲＡＭ領域には、上記の遊技球の個数に関する情報を記憶する領域に限られず、例えば、後述する払出停止中フラグ、賞球経路エラーフラグなどのエラー状態を示すフラグ、バックアップフラグなどの各種のフラグを記憶する領域や、受信コマンドバッファなどの各種のバッファなどを記憶する領域なども形成されている。また、払出制御処理において用いられるデータが格納されるＲＡＭ領域は全て電源バックアップされるようにしてもよい。
【０３７４】
そして、払出制御用ＣＰＵ３７１は、例えば、賞球制御処理（ステップＳ７５７）において、遊技制御手段から賞球個数を示す払出制御コマンドを受信すると、指示された個数分だけ総合個数記憶に内容を増加する。また、球貸し制御処理（ステップＳ７５６）において、カードユニット５０から球貸し要求の信号を受信する毎に１単位（例えば２５個）の個数分だけ貸し球個数記憶に内容を増加する。さらに、払出制御用ＣＰＵ３７１は、賞球制御処理において賞球カウントスイッチ３０１Ａが１個の賞球払出を検出すると総合個数記憶の値を１減らし、球貸し制御処理において球貸しカウントスイッチ３０１Ｂが１個の貸し球払出を検出すると貸し球個数記憶の値を１減らす。
【０３７５】
従って、未払出の賞球個数と貸し球個数とが、所定期間はその内容を保持可能なバックアップＲＡＭ領域に記憶されることになる。よって、停電等の不測の電力供給停止が生じても、所定期間内に電力供給が復旧すれば、バックアップＲＡＭ領域の記憶内容にもとづいて賞球処理および球貸し処理を再開することができる。すなわち、遊技機への電力供給が停止しても、電力供給が再開すれば、電力供給停止時の未払出の賞球個数と貸し球個数とにもとづいて払い出しが行われ、遊技者に与えられる不利益を低減することができる。
【０３７６】
図５５は、主基板３１から受信した払出制御コマンドを格納するための受信バッファの一構成例を示す説明図である。この例では、２バイト構成の払出制御コマンドを６個格納可能なリングバッファ形式の受信バッファが用いられる。従って、受信バッファは、受信コマンドバッファ１〜１２の１２バイトの領域で構成される。そして、受信したコマンドをどの領域に格納するのかを示すコマンド受信個数カウンタが用いられる。コマンド受信個数カウンタは、０〜１１の値をとる。
【０３７７】
図５６は、割込処理による払出制御コマンド受信処理を示すフローチャートである。主基板３１からの払出制御用のＩＮＴ信号は払出制御用ＣＰＵ３７１のＣＬＫ／ＴＲＧ２端子に入力されている。よって、主基板３１からのＩＮＴ信号が立ち上がると、払出制御用ＣＰＵ３７１に割込がかかり、図５６に示す払出制御コマンドの受信処理が開始される。なお、払出制御用ＣＰＵ３７１は、割込が発生すると、ソフトウェアで割込許可にしない限り、マスク可能割込がさらに生ずることはないような構造のＣＰＵである。
【０３７８】
なお、ここでは払出制御手段のコマンド受信処理について説明するが、表示制御手段、ランプ制御手段および音制御手段でも、同様のコマンド受信処理が実行されている。また、この実施の形態では、ＣＬＫ／ＴＲＧ２端子の入力が立ち上がるとタイマカウンタレジスタＣＬＫ／ＴＲＧ２の値が−１されるような初期設定を行ったが、すなわち、ＩＮＴ信号の立ち上がりで割込が発生するような初期設定を行ったが、ＣＬＫ／ＴＲＧ２端子の入力が立ち下がるとタイマカウンタレジスタＣＬＫ／ＴＲＧ２の値が−１されるような初期設定を行ってもよい。換言すれば、ＩＮＴ信号の立ち下がりで割込が発生するような初期設定を行ってもよい。
【０３７９】
すなわち、取込信号としてのパルス状（矩形波状）のＩＮＴ信号のレベル変化タイミング（エッジ）で割込が発生するように構成すれば、エッジは立ち上がりエッジであっても立ち下がりエッジであってもよい。いずれにせよ、取込信号としてのパルス状（矩形波状）のＩＮＴ信号のレベル変化タイミング（エッジ）で割込が発生するように構成される。このようにすることで、コマンドの取込が指示された段階でいち早くコマンド受信を行うことが可能になる。また、Ａの期間（図３８参照）が経過するまでＩＮＴ信号の出力が待機されるので、ＩＮＴ信号の出力時に、制御信号ＣＤ０〜ＣＤ７のライン上のコマンドデータの出力状態は安定している。よって、払出制御手段において、払出制御コマンドは良好に受信される。
【０３８０】
払出制御コマンドの受信処理において、払出制御用ＣＰＵ３７１は、まず、各レジスタをスタックに退避する（ステップＳ８５０）。次いで、払出制御コマンドデータの入力に割り当てられている入力ポート３７２ａ（図８参照）からデータを読み込む（ステップＳ８５１）。次いで、読み込んだデータが規則内のデータであるか否か確認する（ステップＳ８５１ａ）。規則内のデータであるか否かは、受信したデータの構成や内容が予め定められている規則に適合しているか否かを確認することで行われる。例えば、受信したデータが、正規のコマンドとはバイト数が異なるデータであった場合や、データの内容が正規のコマンドではあり得ない内容となっている場合などには、規則外のデータであると判定される。読み込んだデータが規則内のデータであれば、２バイト構成の払出制御コマンドのうちの１バイト目であるか否か確認する（ステップＳ８５２）。１バイト目であるか否かは、受信したコマンドの先頭ビットが「１」であるか否かによって確認される。先頭ビットが「１」であるのは、２バイト構成である払出制御コマンドのうちのＭＯＤＥバイト（１バイト目）のはずである（図３７参照）。そこで、払出制御用ＣＰＵ３７１は、先頭ビットが「１」であれば、有効な１バイト目を受信したとして、受信したコマンドを受信バッファ領域におけるコマンド受信個数カウンタが示す受信コマンドバッファに格納する（ステップＳ８５３）。
【０３８１】
払出制御コマンドのうちの１バイト目でなければ、１バイト目を既に受信したか否か確認する（ステップＳ８５４）。既に受信したか否かは、受信バッファ（受信コマンドバッファ）に有効なデータが設定されているか否かによって確認される。
【０３８２】
１バイト目を既に受信している場合には、受信した１バイトのうちの先頭ビットが「０」であるか否か確認する。そして、先頭ビットが「０」であれば、有効な２バイト目を受信したとして、受信したコマンドを、受信バッファ領域におけるコマンド受信個数カウンタ＋１が示す受信コマンドバッファに格納する（ステップＳ８５５）。先頭ビットが「０」であるのは、２バイト構成である払出制御コマンドのうちのＥＸＴバイト（２バイト目）のはずである（図３７参照）。なお、ステップＳ８５４における確認結果が１バイト目を既に受信している場合には、２バイト目として受信したデータのうちの先頭ビットが「０」でなければ処理を終了する。なお、ステップＳ８５４で「Ｎ」と判断された場合には、ステップＳ８５６の処理が行われないので、次に受信したコマンドは、今回受信したコマンドが格納されるはずであったバッファ領域に格納される。
【０３８３】
ステップＳ８５５において、２バイト目のコマンドデータを格納すると、コマンド受信個数カウンタに２を加算する（ステップＳ８５６）。そして、コマンド受信カウンタが１２以上であるか否か確認し（ステップＳ８５７）、１２以上であればコマンド受信個数カウンタをクリアする（ステップＳ８５８）。その後、退避されていたレジスタを復帰し（ステップＳ８５９）、最後に割込許可に設定する（ステップＳ８６０）。
【０３８４】
コマンド受信割込処理中は割込禁止状態になっている。上述したように、２ｍｓタイマ割込処理中は割込許可状態になっているので、２ｍｓタイマ割込中にコマンド受信割込が発生した場合には、コマンド受信割込処理が優先して実行される。また、コマンド受信割込処理中に２ｍｓタイマ割込が発生しても、その割込処理は待たされる。このように、この実施の形態では、主基板３１からのコマンド受信処理の処理優先度が高くなっている。また、コマンド受信処理中には他の割込処理が実行されないので、コマンド受信処理に要する最長時間は決まる。コマンド受信処理中に他の割込処理が実行可能であるように構成したのでは、コマンド受信処理に要する最長の時間を見積もることは困難である。コマンド受信処理に要する最長時間が決まるので、遊技制御手段のコマンド送出処理におけるＣの期間（図３８参照）をどの程度にすればよいのかを正確に判断することができる。さらに具体的には、コマンド受信処理に要する最長時間が決まるので、ステップＳ３６７にてセットするウエイトカウンタの値をどの程度にすればよいのかを正確に判断することができる。
【０３８５】
また、払出制御コマンドは２バイト構成であって、１バイト目（ＭＯＤＥ）と２バイト目（ＥＸＴ）とは、受信側で直ちに区別可能に構成されている。すなわち、先頭ビットによって、ＭＯＤＥとしてのデータを受信したのかＥＸＴとしてのデータを受信したのかを、受信側において直ちに検出できる。よって、上述したように、適正なデータを受信したのか否かを容易に判定することができる。
【０３８６】
図５７は、ステップＳ７５２のスイッチ処理の一例を示すフローチャートである。スイッチ処理において、払出制御用ＣＰＵ３７１は、賞球カウントスイッチ３０１Ａがオン状態を示しているか否か確認する（ステップＳ７５１ａ）。オン状態を示していれば、払出制御用ＣＰＵ３７１は、賞球カウントスイッチオンカウンタを＋１する（ステップＳ７５１ｂ）。賞球カウントスイッチオンカウンタは、賞球カウントスイッチ３０１Ａのオン状態を検出した回数を計数するためのカウンタである。
【０３８７】
そして、賞球カウントスイッチオンカウンタの値をチェックし（ステップＳ７５１ｃ）、その値が２になっていれば、１個の賞球の払出が行われたと判断する。１個の賞球の払出が行われたと判断した場合には、払出制御用ＣＰＵ３７１は、賞球未払出カウンタ（総合個数記憶に格納されている賞球個数：未払出数データ）を−１する（ステップＳ７５１ｄ）。
【０３８８】
ステップＳ７５１ａにおいて賞球カウントスイッチ３０１Ａがオン状態でないことが確認されると、払出制御用ＣＰＵ３７１は、賞球カウントスイッチオンカウンタをクリアする（ステップＳ７５１ｅ）。そして、この実施の形態では、球貸しカウントスイッチ３０１Ｂがオン状態を示しているか否か確認する（ステップＳ７５１ｆ）。オン状態を示していれば、払出制御用ＣＰＵ３７１は、球貸しカウントスイッチオンカウンタを＋１する（ステップＳ７５１ｇ）。球貸しカウントスイッチオンカウンタは、球貸しカウントスイッチ３０１Ｂのオン状態を検出した回数を計数するためのカウンタである。
【０３８９】
そして、球貸しカウントスイッチオンカウンタの値をチェックし（ステップＳ７５１ｈ）、その値が２になっていれば、１個の貸し球の払出が行われたと判断する。１個の貸し球の払出が行われたと判断した場合には、払出制御用ＣＰＵ３７１は、貸し球未払出個数カウンタ（貸し球個数記憶に格納されている貸し球数：未払出数データ）を−１する（ステップＳ７５１ｉ）。
【０３９０】
ステップＳ７５１ｆにおいて球貸しカウントスイッチ３０１Ｂがオン状態でないことが確認されると、払出制御用ＣＰＵ３７１は、球貸しカウントスイッチオンカウンタをクリアする（ステップＳ７５１ｊ）。
【０３９１】
図５８は、ステップＳ７５３の払出禁止状態設定処理の一例を示すフローチャートである。払出禁止状態設定処理において、払出制御用ＣＰＵ３７１は、受信バッファ中に受信コマンドがあるか否かの確認を行う（ステップＳ７５３ａ）。受信バッファ中に受信コマンドがあれば、受信した払出制御コマンドが払出禁止状態指定コマンドであるか否かの確認を行う（ステップＳ７５３ｂ）。払出禁止状態指定コマンドであれば、払出制御用ＣＰＵ３７１は、払出禁止状態に設定する（ステップＳ７５３ｃ）。
【０３９２】
ステップＳ７５３ｂで受信コマンドが払出禁止状態指定コマンドでないことを確認すると、受信した払出制御コマンドが払出可能状態指定コマンドであるか否かの確認を行う（ステップＳ７５３ｄ）。払出可能状態指定コマンドであれば、払出禁止状態を解除する（ステップＳ７５３ｅ）。
【０３９３】
なお、払出禁止状態に設定するときには、例えば払出モータ２８９の駆動が停止されるとともに払出停止中であることを示す内部フラグ（払出停止中フラグ）がセットされる。また、払出禁止状態を解除するときには、払出モータ２８９の駆動が再開されるとともに、払出停止中フラグがリセットされる。すなわち、ステップＳ７５３ｃでは、払い出しが禁止された状態であることを示すデータ（セットされた払出停止中フラグ）を所定の記憶領域に記憶する処理が実行されており、ステップＳ７５３ｅでは、払い出しが許可された状態であることを示すデータ（リセットされた払出停止中フラグ）を所定の記憶領域に記憶する処理が実行されている。
【０３９４】
払出停止中フラグは、例えばバックアップＲＡＭ領域に格納されている。払出停止中フラグは、例えばＤ０〜Ｄ７の各ビットから成る１バイト構成とされる。この場合、例えば、Ｄ０が「１」であれば払出禁止状態が設定されている状態を示し、Ｄ１が「１」であれば払出禁止状態が解除されている状態を示すようにすればよい。また、Ｄ２は、例えば、払出禁止状態が解除されたあとの復帰待ち状態であることを示すために用いられる。なお、Ｄ３〜Ｄ７は、未使用領域とされる。
【０３９５】
ここで、図５８の処理における払出停止中フラグの状態を具体的に説明する。ステップＳ７５３ｃの処理では、払出制御用ＣＰＵ３７１は、払出停止中フラグのＤ０を「０」とするとともに、Ｄ１を「１」とする。また、ステップＳ７５３ｅの処理では、払出制御用ＣＰＵ３７１は、払出停止中フラグのＤ０を「１」にするとともにＤ１を「０」とし、Ｄ２を「１」とする。なお、払出制御用ＣＰＵ３７１は、Ｄ２を「１」とした場合には、所定期間（例えば１［ｓ］）経過後にＤ２を「０」にする。本例では、払出停止中フラグは、Ｄ０が「０」であり、かつＤ１が「１」の状態であるときに、払出禁止状態であることを示す。また、Ｄ０が「１」であり、かつＤ１が「０」の状態であるときに、払出許可状態（払出禁止状態状態が解除されている状態）であることを示す。なお、払出停止中フラグは、１バイト構成以外の他の構成であってもよく、各ビットを他の態様で使用するようにしてもよい（例えば、Ｄ０のみを用いるようにして、Ｄ０が「０」であれば払出禁止状態を示し、Ｄ０が「１」であれば払出許可状態を示すようにしてもよい）。
【０３９６】
払出禁止状態に設定された場合に、直ちに払出モータ２８９を停止してもよいが、そのように制御するのではなく、切りのよいところで払出モータ２８９を停止するようにしてもよい。例えば、遊技球の払出を２５個単位で実行し、一単位の払出が完了した時点で払出モータ２８９を停止するとともに、内部状態を払出禁止状態に設定するようにしてもよい。上述したように、球切れスイッチ１８７は、払出球通路に２７〜２８個程度の遊技球が存在することを検出できるような位置に設置されているので、主基板３１の遊技制御手段が球切れを検出しても、その時点から少なくとも２５個の払出は可能である。従って、一単位の払出が完了した時点で払出禁止状態にしても問題は生じない。また、一単位の区切りで払出禁止状態とすれば、払出再開時の制御が容易になる。
【０３９７】
図５９は、ステップＳ７５４のコマンド解析実行処理の一例を示すフローチャートである。コマンド解析実行処理において、払出制御用ＣＰＵ３７１は、受信バッファに受信コマンドがあるか否かの確認を行う（ステップＳ７５４ａ）。受信コマンドがあれば、受信した払出制御コマンドが賞球個数を指定するための払出制御コマンドであるか否かの確認を行う（ステップＳ７５４ｂ）。なお、払出制御用ＣＰＵ３７１は、コマンド指示手段としての読出ポインタが指す受信バッファ中のアドレスに格納されている受信コマンドについてステップＳ７５４ｂの判断を行う。また、その判断後、読出ポインタの値は＋１される。読出ポインタが指すアドレスが受信コマンドバッファ１２（図５５参照）のアドレスを越えた場合には、読出ポインタの値は、受信コマンドバッファ１を指すように更新される。
【０３９８】
受信した払出制御コマンドが賞球個数を指定するための払出制御コマンドであれば、払出制御コマンドで指示された個数を総合個数記憶に加算する（ステップＳ７５４ｃ）。すなわち、払出制御用ＣＰＵ３７１は、主基板３１のＣＰＵ５６から送られた払出制御コマンドに含まれる賞球個数をバックアップＲＡＭ領域（総合個数記憶）に記憶する。
【０３９９】
なお、払出制御用ＣＰＵ３７１は、必要ならば、コマンド受信個数カウンタの減算や受信バッファにおける受信コマンドシフト処理を行う。また、払出禁止状態設定処理およびコマンド解析実行処理が、読出ポインタの値と受信バッファにおける最新コマンド格納位置とが一致するまで繰り返すように構成されていてもよい。例えば、読出ポインタの値と受信バッファにおける最新コマンド格納位置との差が「３」であれば未処理の受信済みコマンドが３つあることになるが、一致するまで繰り返し処理が実行されることによって、未処理の受信済みコマンドがなくなる。すなわち、受信バッファに格納されている受信済みコマンドが、一度の処理で、全て読み出されて処理される。
【０４００】
図６０および図６１は、ステップＳ７５６の球貸し制御処理の一例を示すフローチャートである。なお、この実施の形態では、連続的な払出数の最大値を貸し球の一単位（例えば２５個）とするが、連続的な払出数の最大値は他の数であってもよい。
【０４０１】
球貸し制御処理において、払出制御用ＣＰＵ３７１は、球貸し停止中であるか否かを確認する（ステップＳ５１０）。停止中であれば、処理を終了する。なお、球貸し停止中であるか否かは、図５８に示された払出禁止状態設定処理などにおいて設定される払出停止中フラグがオンしているか否かによって確認される。
【０４０２】
球貸し停止中でなければ、払出制御用ＣＰＵ３７１は、貸し球払出中であるか否かの確認を行い（ステップＳ５１１）、貸し球払出中であれば図６１に示す球貸し中の処理に移行する。なお、貸し球払出中であるか否かは、後述する球貸し処理中フラグの状態によって判断される。貸し球払出中でなければ、賞球の払出中であるか否か確認する（ステップＳ５１２）。賞球の払出中であるか否は、後述する賞球処理中フラグの状態によって判断される。
【０４０３】
貸し球払出中でも賞球払出中でもなければ、払出制御用ＣＰＵ３７１は、カードユニット５０から球貸し要求があったか否かを確認する（ステップＳ５１３）。要求があれば、球貸し処理中フラグをオンするとともに（ステップＳ５１４）、２５（球貸し一単位数：ここでは１００円分）をバックアップＲＡＭ領域の貸し球個数記憶に設定する（ステップＳ５１５）。そして、払出制御用ＣＰＵ３７１は、ＥＸＳ信号をオンする（ステップＳ５１６）。また、球払出装置９７の下方の球振分部材３１１を球貸し側に設定するために振分用ソレノイド３１０を駆動する（ステップＳ５１７）。さらに、払出制御用ＣＰＵ３７１は、２５個の遊技球を払い出すためのモータ回転時間を設定するか、または、モータ回転時間に応じた数の出力パルス数を決定する。そして、払出モータ２８９をオンして（ステップＳ５１８）、図６１に示す球貸し中の処理に移行する。
【０４０４】
なお、払出モータ２８９をオンするのは、厳密には、カードユニット５０が受付を認識したことを示すためにＢＲＱ信号をオフ状態にしてからである。また、球貸し処理中フラグはバックアップＲＡＭ領域に設定される。
【０４０５】
図６１は、払出制御用ＣＰＵ３７１による払出制御処理における球貸し中の処理を示すフローチャートである。球貸し処理では、払出モータ２８９がオンしていなければオンする。なお、この実施の形態では、ステップＳ７５１のスイッチ処理で、球貸しカウントスイッチ３０１Ｂの検出信号による遊技球の払出がなされたか否かの確認を行うので、球貸し制御処理では貸し球個数記憶の減算などは行われない。
【０４０６】
球貸し制御処理において、払出制御用ＣＰＵ３７１は、貸し球通過待ち時間中であるか否かの確認を行う（ステップＳ５１９）。貸し球通過待ち時間中でなければ、貸し球の払出を行い（ステップＳ５２０）、払出モータ２８９の駆動を終了すべきか（一単位の払出動作が終了したか）否かの確認を行う（ステップＳ５２１）。具体的には、所定個数の払出に対応した回転が完了したか否かを確認する。所定個数の払出に対応した回転が完了した場合には、払出制御用ＣＰＵ３７１は、払出モータ２８９の駆動を停止し（ステップＳ５２２）、貸し球通過待ち時間の設定を行う（ステップＳ５２３）。
【０４０７】
ステップＳ５１９で貸し球通過待ち時間中であれば、払出制御用ＣＰＵ３７１は、貸し球通過待ち時間が終了したか否かの確認を行う（ステップＳ５２４）。貸し球通過待ち時間は、最後の払出球が払出モータ２８９によって払い出されてから球貸しカウントスイッチ３０１Ｂを通過するまでの時間である。貸し球通過待ち時間の終了を確認すると、一単位の貸し球は全て払い出された状態であるので、カードユニット５０に対して次の球貸し要求の受付が可能になったことを示すためにＥＸＳ信号をオフにする（ステップＳ５２５）。また、振分ソレノイドをオフするとともに（ステップＳ５２６）、球貸し処理中フラグをオフする（ステップＳ５２７）。なお、貸し球通過待ち時間が経過するまでに最後の払出球が球貸しカウントスイッチ３０１Ｂを通過しなかった場合には、球貸し経路エラーとされる。また、この実施の形態では、賞球も球貸しも同じ払出装置で行われる。
【０４０８】
なお、球貸し要求の受付を示すＥＸＳ信号をオフにした後、所定期間内に再び球貸し要求信号であるＢＲＱ信号がオンしたら、振分ソレノイドおよび払出モータをオフせずに球貸し処理を続行するようにしてもよい。すなわち、所定単位（この例では１００円単位）毎に球貸し処理を行うのではなく、球貸し処理を連続して実行するように構成することもできる。
【０４０９】
貸し球個数記憶の内容は、遊技機への電力供給が停止しても、所定期間電源基板９１０のバックアップ電源によって保存される。従って、所定期間中に電力供給が復旧すると、払出制御用ＣＰＵ３７１は、貸し球個数記憶の内容にもとづいて球貸し処理を継続することができる。
【０４１０】
図６２および図６３は、ステップＳ７５７の賞球制御処理の一例を示すフローチャートである。なお、この例では、連続的な払出数の最大値を貸し球の一単位と同数（例えば２５個）とするが、連続的な払出数の最大値は他の数であってもよい。
【０４１１】
賞球制御処理において、払出制御用ＣＰＵ３７１は、まず、賞球停止中であるか否かを確認する（ステップＳ５３０）。停止中であれば、処理を終了する。なお、賞球停止中であるか否かは、図５８に示された払出禁止状態設定処理などにおいて設定される払出停止中フラグがオンしているか否かによって確認される。
【０４１２】
賞球停止中でなければ、払出制御用ＣＰＵ３７１は、貸し球払出中であるか否かの確認を行い（ステップＳ５３１）、貸し球払出中であれば処理を終了する。なお、貸し球払出中であるか否かは、球貸し処理中フラグの状態によって判断される。貸し球払出中でなければ、既に賞球払出処理が開始されているか否か、すなわち賞球中であるか否か確認する（ステップＳ５３２）。賞球中であれば図６３に示す賞球中の処理に移行する。なお、賞球中であるか否かは、後述する賞球処理中フラグの状態によって判断される。
【０４１３】
賞球払出中でなければ、払出制御用ＣＰＵ３７１は、総合個数記憶に格納されている賞球数（未払出の賞球数）が０でないか否か確認する（ステップＳ５３４）。総合個数記憶に格納されている賞球数が０でなければ、賞球制御用ＣＰＵ３７１は、賞球処理中フラグをオンし（ステップＳ５３５）、総合個数記憶の値が２５以上であるか否か確認する（ステップＳ５３６）。なお、賞球処理中フラグは、バックアップＲＡＭ領域に設定される。
【０４１４】
総合個数記憶に格納されている賞球個数が２５以上であると、払出制御用ＣＰＵ３７１は、２５個分の遊技球を払い出すまで払出モータ２８９を回転させるように払出モータ２８９に対して駆動信号を出力するために、２５個払出動作の設定を行う（ステップＳ５３７）。具体的には、２５個の遊技球を払い出すためのモータ回転時間を設定したり、モータ回転時間に応じた数の出力パルス数を決定する。
【０４１５】
総合個数記憶に格納されている賞球個数が２５以上でなければ、払出制御用ＣＰＵ３７１は、総合個数記憶に格納されている数に応じた遊技球を払い出すまで払出モータ２８９を回転させるように駆動信号を出力するために、全個数払出動作の設定を行う（ステップＳ５３８）。具体的には、遊技球を払い出すためのモータ回転時間を設定したり、モータ回転時間に応じた数の出力パルス数を決定する。次いで、払出モータ２８９をオンする（ステップＳ５３９）。なお、振分ソレノイドはオフ状態であるから、球払出装置９７の下方の球振分部材は賞球側に設定されている。そして、図６３に示す賞球制御処理における賞球払出中の処理に移行する。
【０４１６】
図６３は、払出制御用ＣＰＵ３７１による払出制御処理における賞球中の処理の一例を示すフローチャートである。賞球制御処理では、払出モータ２８９がオンしていなければオンする。なお、この実施の形態では、ステップＳ７５１のスイッチ処理で、賞球カウントスイッチ３０１Ａの検出信号による遊技球の払出がなされたか否かの確認を行うので、賞球制御処理では総合個数記憶の減算などは行われない。
【０４１７】
賞球中の処理において、払出制御用ＣＰＵ３７１は、賞球通過待ち時間中であるか否かの確認を行う（ステップＳ５４０）。賞球通過待ち時間中でなければ、賞球払出を行い（ステップＳ５４１）、払出モータ２８９の駆動を終了すべきか（２５個または２５個未満の所定の個数の払出動作が終了したか）否かの確認を行う（ステップＳ５４２）。具体的には、所定個数の払出に対応した回転が完了したか否かを確認する。所定個数の払出に対応した回転が完了した場合には、払出制御用ＣＰＵ３７１は、払出モータ２８９の駆動を停止し（ステップＳ５４３）、賞球通過待ち時間の設定を行う（ステップＳ５４４）。賞球通過待ち時間は、最後の払出球が払出モータ２８９によって払い出されてから賞球カウントスイッチ３０１Ａを通過するまでの時間である。
【０４１８】
ステップＳ５４０で賞球通過待ち時間中であれば、払出制御用ＣＰＵ３７１は、賞球通過待ち時間が終了したか否かの確認を行う（ステップＳ５４５）。賞球通過待ち時間が終了した時点は、ステップＳ５３７またはステップＳ５３８で設定された賞球が全て払い出された状態である。そこで、払出制御用ＣＰＵ３７１は、賞球通過待ち時間が終了していれば、賞球処理中フラグをオフする（ステップＳ５４６）。賞球通過待ち時間が経過するまでに最後の払出球が賞球カウントスイッチ３０１Ａを通過しなかった場合には、賞球経路エラーとされる。
【０４１９】
なお、この実施の形態では、ステップＳ５１１、ステップＳ５３１の判断によって球貸しが賞球処理よりも優先されることになるが、賞球処理が球貸しに優先するようにしてもよい。
【０４２０】
総合個数記憶および貸し球個数記憶の内容は、遊技機への電力供給が停止しても、所定期間電源基板９１０のバックアップ電源によって保存される。従って、所定期間中に電力供給が復旧すると、払出制御用ＣＰＵ３７１は、総合個数記憶の内容にもとづいて払出処理を継続することができる。
【０４２１】
なお、払出制御用ＣＰＵ３７１は、主基板３１から指示された賞球個数を賞球個数記憶で総数として管理したが、賞球個数毎（例えば１５個、１０個、６個）に管理してもよい。例えば、賞球個数毎に対応した個数カウンタを設け、払出個数指定コマンドを受信すると、そのコマンドで指定された個数に対応する個数カウンタを＋１する。そして、個数カウンタに対応した賞球払出が行われると、その個数カウンタを−１する（この場合、払出制御処理にて減算処理を行うようにする）。その場合にも、各個数カウンタはバックアップＲＡＭ領域に形成される。よって、遊技機への電力供給が停止しても、所定期間中に電源が復旧すれば、払出制御用ＣＰＵ３７１は、各個数カウンタの内容にもとづいて賞球払出処理を継続することができる。
【０４２２】
なお、この実施の形態では、払出制御手段は、払出制御信号に関するＩＮＴ信号が立ち上がったことを検知して、例えば割込処理によって１バイトのデータの取り込み処理を開始する。そして、複数の払出制御コマンドを格納可能な受信リングバッファ（この例では受信バッファ）が設けられているので、払出制御コマンドを受信後、そのコマンドにもとづく制御が開始されないうちに次の払出制御コマンドを受信しても、そのコマンドが、払出制御手段において受信されないということはない。
【０４２３】
払出制御手段において、払出禁止状態であっても割込処理は起動されるので、払出制御手段は、払出停止中であっても、払出制御コマンドを受信することができる。そして、払出停止中では受信した払出制御コマンドに応じた払出処理は停止しているのであるが、複数の払出制御コマンドを格納可能な受信リングバッファが設けられているので、遊技制御手段から送出された払出制御コマンドは、払出制御手段において消失してしまうようなことはない。
【０４２４】
そして、払出制御手段において、送出コマンドを受信リングバッファにおけるどの領域に格納するのかを示すアドレス指示手段としてのコマンド受信個数カウンタが用いられる。よって、どの領域を使用すればよいのかの判断は容易である。
【０４２５】
なお、上記の実施の形態では、変動データ記憶手段としてＲＡＭを用いた場合を示したが、変動データ記憶手段として、電気的に書き換えが可能な記憶手段であればＲＡＭ以外のものを用いてもよい。
【０４２６】
さらに、上記の実施の形態では、電源監視手段が電源基板９１０に設けられ、システムリセットのための信号を発生する回路は電気部品制御基板に設けられたが、それらがともに電気部品制御基板に設けられていてもよい。
【０４２７】
次に、この実施の形態の遊技機が、電力供給が開始したあとに遊技球の払い出しを開始する際の処理の例について説明する。図６４は、電力供給開始時におけるＣＰＵ５６による払出可能状態指定コマンドの送信処理や払出制御用ＣＰＵ３７１による球払出装置９７を用いた遊技球の払出処理などの処理タイミングの一例を示すタイミングチャートである。なお、図６４でも、電源基板９１０に搭載されているシステムリセット回路６５におけるリセットＩＣ６５１の外付けのコンデンサの容量と、電源監視用ＩＣ９０２の外付けのコンデンサの容量とを適切に選定することによって、電源監視用ＩＣ９０２から出力される電源断信号がハイレベルに立ち上がることとなる電圧値（この実施の形態では＋２２Ｖ）にＶSL電源電圧が到達した後に、リセット信号が立ち上がる例が示されている。
【０４２８】
遊技機に電源が投入され、ＶSL電源電圧が上昇して所定値（この実施の形態では＋９Ｖ）に到達すると、図６４に示されたように、主基板３１のＣＰＵ５６は、他の電気部品制御基板のＣＰＵ（この実施の形態では払出制御基板３７の払出制御用ＣＰＵ３７１）が動作を開始し、遅延回路９６０によって遅延される時間が経過したあとに動作を開始する。動作を開始すると、主基板３１のＣＰＵ５６は、制御状態を復旧する場合には、復旧する払出に関する制御状態が払出禁止状態でなければ払出可能状態指定コマンドを送信する（ステップＳ８３，ステップＳ８４参照）。なお、初期化する場合には、ＣＰＵ５６は、払出禁止条件が成立していなければ払出可能状態指定コマンドを送信する（ステップＳ１３ｂ参照）。
【０４２９】
主基板３１のＣＰＵ５６が払出制御基板３７に対して払出可能状態指定コマンドを出力することができるということは、主基板３１のＣＰＵ５６が既に立ち上がっていることを意味する。従って、主基板３１のＣＰＵ５６は、賞球カウントスイッチ３０１Ａの検出信号を受信することができる状態となっている。
【０４３０】
払出可能状態指定コマンドを受信すると、払出制御用ＣＰＵ３７１は、初期設定における上述したステップＳ７１３あるいは復旧処理における上述したステップＳ７３２で設定していた払出禁止状態を解除し（ステップＳ７５３ｅ参照）、未払出の遊技球が存在する場合には球払出装置９７を用いて遊技球の払出処理を実行する。そして、払い出された遊技球が賞球カウントスイッチ３０１Ａで検出される。賞球カウントスイッチ３０１Ａの検出信号は、動作を開始しているＣＰＵ５６および払出制御用ＣＰＵ３７１それぞれによって確実に受信される。
【０４３１】
図６５は、上述した本例の遊技機における特徴部分の構成を示すブロック図である。図６５に示すように、本例の遊技機は、遊技者が所定の遊技を行うことが可能な遊技機であって、遊技機に設けられた電気部品８０２を制御するための電気部品制御手段８０１と、遊技の進行を制御する遊技制御手段５６１と、遊技機への電力供給が停止しても所定期間は記憶内容を保持することが可能な変動データ記憶手段５５１と、遊技機で用いられる所定の電源の状態を監視して、遊技機への電力の供給停止にかかわる検出条件が成立した場合に検出信号を出力する電源監視手段９１０ａとを備え、遊技制御手段５６１は、電気部品制御手段８０１にコマンドを送信するためのコマンド送信プログラムを実行して遊技の進行に応じたコマンドを送信するコマンド送信手段５６２を有し、電源監視手段９１０ａからの検出信号に応じて制御状態を復旧させるために必要なデータを変動データ記憶手段５５１に保存するための電力供給停止時処理（ステップＳ４５０）と、変動データ記憶手段５５１に保存されていた記憶内容にもとづいて制御状態を電力供給が停止する前の状態に復旧させる復旧処理（ステップＳ１００）を実行し、コマンド送信手段５６２は、復旧処理（ステップＳ１００）にてサブルーチンコールによって呼び出したコマンド送信プログラムを実行することで、電気部品制御手段８０１に電力供給が停止する前の制御状態へ復旧するためのコマンドを送信する処理（ステップＳ５６２ａ）を実行し、変動データ記憶手段５５１は、サブルーチンコールがあったことに応じて、実行されていた制御プログラムのアドレスに関連するプログラムアドレスデータを退避させるスタック領域５５２を含み、遊技制御手段５６１が、スタックポインタ５６３により示されるアドレスによりスタック領域５５２に退避されたデータのうち、次に読み出されるべきデータが格納されているアドレスを特定し、電力供給停止時処理（ステップＳ４５０）において、スタックポインタ５６３により示されるアドレスに関連するスタックアドレスアドレスデータ５５２ａを変動データ記憶手段５５１に退避する処理（ステップＳ４５０ａ）を行い、復旧処理（ステップＳ１００）において、コマンド送信手段５６２が最初にコマンドを送信する前に、電力供給停止時処理（ステップＳ４５０）にて変動データ記憶手段５５１に退避したスタックアドレスデータ５５２ａによって、スタックポインタ５６３を設定する（ステップＳ１００ａ）ことを特徴とするものである。
【０４３２】
以上説明したように、遊技状態を復旧させるための制御コマンドを送信（ステップＳ８３〜ステップＳ８６）する前に、スタックポインタを復帰（ステップＳ８１）する構成としているので、コマンドを送信するための処理（コマンドセット処理）をサブルーチンとすることができ、そのサブルーチンをコールすることで遊技状態を復旧させるための制御コマンドの送信処理を実行することができるようになる。従って、遊技制御に用いられるプログラム容量を減らすことができ、ＲＯＭ５４の必要容量を低減させることができる。また、ＣＰＵ５６が、遊技状態復旧処理を効率よく実行することができる。すなわち、サブルーチンを利用した小容量のプログラムによって遊技状態復旧処理が実行されるので、遊技状態復旧処理がプログラム構成上無駄のない効率の良い処理となるのである。
【０４３３】
また、上述したように、復旧処理にて払出可能状態指定コマンドを送信する場合に、サブルーチン（ステップＳ８４）を利用する構成としたので、遊技状態復旧処理における払出可能状態指定コマンドの送信処理を効率良く行うことができる。
【０４３４】
また、上述したように、可変表示装置９の表示状態を復旧させるための表示制御コマンドを送信する場合に、サブルーチン（ステップＳ８６）を利用する構成としたので、遊技状態復旧処理における表示状態を復旧させるための表示制御コマンドの送信処理を効率良く行うことができる。具体的には、遊技状態復旧処理にて、サブルーチン（ステップＳ８６）を用いて確定図柄に関する情報を復旧させるための図柄指定コマンドを送信するようにしたので、電源断前に表示制御手段が認識していた確定図柄に関する情報の記憶状態を復旧させるための表示制御コマンドの送信処理を効率良く行うことができる。また、遊技が再開されたときに確定図柄の関する情報を遊技者に確実に報知することができる。また、遊技状態復旧処理にて、サブルーチン（ステップＳ８６）を用いて確変状態に関する表示状態を復旧させるための確変状態復旧指定コマンドを送信するようにしたので、電源断前における確変状態であることを示す表示状態に復旧させるための表示制御コマンドの送信処理を効率良く行うことができる。また、遊技が再開したときに確変状態であるか否かを遊技者に確実に報知することができる。
【０４３５】
また、上述したように、遊技状態復旧処理にて、制御状態を復旧させるためのコマンドを送信する処理を行った直後に、タイマ割込の設定（ステップＳ８７）を行うように構成されているので、遊技制御手段と他の電気部品制御手段との間で同期をとることが容易となる。
【０４３６】
また、上述したように、電力供給停止時処理（図２３〜図２５、図５１〜図５３参照）にて、検出維持期間が経過するまでの間は、コンデンサ９２３，９２４に充電された電力を用いて、電源基板９１０が、賞球カウントスイッチ３０１Ａおよび球貸しカウントスイッチ３０１Ｂを駆動可能な電力を供給するとともに、ソレノイド３１０が振分部材３１１の状態を保持するための駆動電力を供給し、遊技制御手段が賞球カウントスイッチ３０１Ａからの検出信号の入力処理（ステップＳ４６６〜ステップＳ４８６）を行い、払出制御手段（払出制御用ＣＰＵ３７１）が賞球カウントスイッチ３０１Ａおよび球貸しカウントスイッチ３０１Ｂからの検出信号の入力処理（ステップＳ８１６〜ステップＳ８３４）を行う構成としたので、電力供給停止時処理にて、払い出された景品遊技媒体（入賞領域への入賞にもとづいて景品として払い出される遊技媒体）や貸出遊技媒体（遊技者からの貸出要求に応じて貸し出される遊技媒体）を確実に検出することができるようになる。すなわち、上述した遊技機によれば、電力供給停止時処理にて払い出された遊技媒体の検出を確実に実行することができるので、遊技媒体の未払出数を正確に把握することができるようになる。
【０４３７】
また、上述したように、検出維持期間が経過するまでの間は、電源基板９１０が、ソレノイド３１０に対して振分部材３１１を駆動することが可能な電力を供給する構成とされているので、通路切換手段としてのソレノイド３１０の駆動状態を電気的な構成によって保持させることができる。上記のような構成とされていることから、電源基板９１０は、検出維持期間が経過するまでの間、振分部材３１１の状態を維持させるための電力を供給する作動状態保持手段として機能している。また、上記のように構成されているので、検出維持期間が経過するまでの間は振分部材３１１の状態が維持され、振分部材３１１が動作することがないので、振分部材３１１と球通路２９３ａ，２９３ｂ内の壁との間に遊技球が挟まってしまうことを防止できる。
【０４３８】
また、上述したように、停電等の発生に応じて電源断信号が出力されたら、まず、球払出装置９７の駆動が停止された後、所定の検出維持期間、払出検出手段（賞球カウントスイッチ３０１Ａや球貸しカウントスイッチ３０１Ｂ）からの検出信号の入力処理が実行され、その後、払出制御状態を保存するための処理が行われる。従って、停電発生時に払出途中であった遊技球も、バックアップＲＡＭの保存内容に確実に反映される。よって、遊技機への電力供給停止時に制御状態をバックアップ記憶手段に保存するように構成した場合に、保存される制御状態と実際の制御状態との間に矛盾等を生じさせないようにすることができる。
【０４３９】
また、上述したように、電源供給停止時処理のあとの待機状態が継続して実行されているのにもかかわらず電力供給が停止していない場合に、待機状態から復帰させるための復帰信号をＣＰＵ５６や払出制御用ＣＰＵ３７１に出力する構成としたので、復帰信号によって、ＣＰＵ５６や払出制御用ＣＰＵ３７１を待機状態から制御実行状態に復帰させることが可能になる。従って、ごく短時間で復旧する電源の瞬断等が生じても制御に支障を来すことがないようにすることができる。
【０４４０】
すなわち、上述した実施の形態では、記憶保持手段（例えばバックアップＲＡＭ）を有する遊技制御手段および払出制御手段が電源断信号に応じて電力供給停止時処理を行った後にシステムリセットを待つ待機状態にあるときに、電源復旧に応じて復帰信号が出力されると、遊技制御手段および払出制御手段は、プログラムの最初部分から動作を再開する。その際、電力供給停止時処理において保存された制御状態が復旧されるので、遊技者から見ると、何事もなかったかのように遊技が続行される。
【０４４１】
また、上述したように、復帰信号を出力可能な手段（例えばカウンタ９７１等で構成される手段：待機状態復帰手段の一例）が電源基板９１０に搭載される構成としたので、各制御基板毎に待機状態復帰手段を設ける必要がなく、簡単な構成で待機状態から復帰させることができるようになる。
【０４４２】
さらに、上述したように、電気部品制御手段は、電力供給が開始されたときに、電力供給停止時処理において保存された制御状態が残っていても、操作手段（クリアスイッチ９２１）が操作されている場合には、状態復旧処理を実行せず初期化処理を実行する。よって、遊技店員等が保存状態を容易にクリアすることができ、遊技店での遊技機運用上の利便性を向上させることが可能となる。
【０４４３】
なお、上述した実施の形態では、遊技状態復旧処理にて、サブルーチン（ステップＳ８６）を用いて確定図柄に関する情報を復旧させるための図柄指定コマンドや確変状態に関する表示状態を復旧させるための確変状態復旧指定コマンドを送信するようにしていたが、可変表示装置９の表示状態を復旧させるための他の表示制御コマンドを送信する構成としてもよい。
【０４４４】
また、上述した実施の形態では、始動入賞記憶数を始動記憶表示器１８を用いて表示する構成としていたが、可変表示装置９の表示領域で始動入賞記憶数を表示するようにしてもよい。この場合、可変表示装置９に、始動入賞口１４に入った有効入賞球数すなわち始動記憶数を表示する例えば４つの特別図柄始動記憶表示エリア（始動記憶表示エリア）を設ける構成とし、有効始動入賞がある毎に表示色を変化させる（例えば青色表示から赤色表示に変化させる）始動記憶表示エリアを１増やし、可変表示装置９の可変表示が開始される毎に表示色が変化している始動記憶数表示エリアを１減らす（すなわち表示色をもとに戻す）ようにすればよい。なお、図柄表示エリアと始動記憶表示エリアとが区分けされていても、始動記憶表示エリアを図柄表示エリアの一部に設けるようにしてもよい。始動記憶表示エリアを図柄表示エリアの一部に設けた場合には、可変表示中は始動記憶数の表示を中断するようにすればよい。
【０４４５】
また、上述した実施の形態では、始動入賞記憶数の最大値を４としていたが、最大値はいくつであってもよい。特に、可変表示装置９の表示領域で始動入賞記憶数を表示する構成とした場合には、始動入賞記憶数の最大値を大きい値としても、容易に対応することができる。
【０４４６】
また、上述した実施の形態では、総合個数記憶や貸し球個数記憶などをバックアップＲＡＭ領域に記憶させるようにして、払出制御基板３７において各種のデータをバックアップする構成としていたが、払出制御基板３７では各種のデータをバックアップしない構成とされていてもよい。この場合、主基板３１で未払出の賞球数および貸し球数をバックアップ記憶するようにして、電力供給が再開した場合に、主基板３１から、未払出の賞球数および貸し球数を示す払出制御コマンドを払出制御基板３７に向けて送信する構成とすればよい。上記のように構成すれば、払出制御基板３７が各種のデータのバックアップを行わない構成とされていても、電力供給が再開したあとに、払出制御用ＣＰＵ３７１が未払出の賞球や貸し球の払出処理を行うことが可能となる。
【０４４７】
また、上述した実施の形態では、遊技状態復旧処理にて、サブルーチン（ステップＳ８４、ステップＳ８６）を用いて払出制御コマンドや表示制御コマンドを送信する構成としていたが、ランプやＬＥＤなどの発光体の制御状態を復旧させるためにランプ制御コマンドを送信するようにしてもよく、スピーカ２７からの音声出力状態を復旧させるために音制御コマンドを送信するようにしてもよい。、例えば、遊技状態復旧処理にて、サブルーチンを用いて始動入賞記憶数ランプ指定コマンドを送信するようにして、始動記憶表示器１８の表示状態を復旧させるようにしてもよい。上記のようにすれば、サブルーチンを用いて始動入賞記憶数ランプ指定コマンドを送信するので、始動記憶表示器１８の表示状態を復旧させるためのランプ制御コマンドの送信処理を効率良く行うことができる。また、遊技が再開されたときに遊技者に対して始動入賞記憶数を確実に報知することができるようになる。なお、始動記憶表示器１８を表示制御手段が制御する構成とする場合には、サブルーチンを用いて表示制御コマンドとしての始動入賞記憶数ランプ指定コマンドを送信するようにすればよい。
【０４４８】
また、上述した実施の形態では、払出制御手段が、電力供給停止時処理において、賞球カウントスイッチ３０１Ａおよび球貸しカウントスイッチ３０１Ｂがオンしたか否かをそれぞれ確認する構成としていたが、いずれか一方のスイッチの状態を確認する構成としてもよい。
【０４４９】
図６６〜図６８は、上記のようにいずれか一方のスイッチの状態を確認する構成とする場合の電源基板９１０からの電源断信号に応じて実行されるマスク不能割込処理（ＮＭＩ処理：電力供給停止時処理）の処理例を示すフローチャートである。なお、上述した図５１〜図５３にて既に説明した処理等については詳細な説明を省略する。
【０４５０】
マスク不能割込処理において、払出制御用ＣＰＵ３７１は、ステップＳ８０１〜ステップＳ８０８の処理を行ったあと、ステップＳ８０９〜ステップＳ８１５に示した出力ポートクリア処理を行う。その後、この実施の形態では、所定期間（検出維持期間）、賞球カウントスイッチ３０１Ａ（賞遊技媒体払出検出手段に相当）または球貸しカウントスイッチ３０１Ｂ（貸出遊技媒体払出検出手段に相当）の検出信号をチェックする。この例では、遊技球を検出する可能性のあるスイッチについてのみ検出信号をチェックする。検出する可能性のあるスイッチが賞球カウントスイッチ３０１Ａである場合には、賞球カウントスイッチ３０１Ａをチェックして、オンしたら総合個数記憶の内容を１減らす。また、検出する可能性のあるスイッチが球貸しカウントスイッチ３０１Ｂである場合には、球貸しカウントスイッチ３０１Ｂをチェックして、オンしたら貸し球個数記憶の内容を１減らす。
【０４５１】
この例では、払出制御用ＣＰＵ３７１は、賞球処理中フラグがオンしているか否か確認し（ステップＳ８４７）、オンしている場合には賞球処理中であるため、賞球カウントスイッチ３０１Ａによって賞球が検出される可能性があると判定する。賞球処理中フラグがオンでなければ、払出制御用ＣＰＵ３７１は、球貸し処理中フラグがオンしているか否か確認し（ステップＳ８４８）、オンしている場合には球貸し処理中であるため、球貸しカウントスイッチ３０１Ｂによって貸し球が検出される可能性があると判定する。
【０４５２】
なお、この例では、いずれのスイッチをチェックする場合にも、払出確認期間を計測するために、払出確認期間計測用カウンタが用いられる。賞球カウントスイッチ３０１Ａをチェックする場合には、払出確認期間計測用カウンタの値は、初期値ｍから、以下に説明する賞球カウントスイッチ検出処理のループ（Ｓ８１７から始まってＳ８１７に戻るループ）が１回実行される毎に−１され、その値が０になると、払出確認期間が終了したとする。また、球貸しカウントスイッチ３０１Ｂをチェックする場合には、払出確認期間計測用カウンタの値は、初期値ｍから、以下に説明する球貸しカウントスイッチ検出処理のループ（Ｓ８１７ａから始まってＳ８１７ａに戻るループ）が１回実行される毎に−１され、その値が０になると、払出確認期間が終了したとする。検出処理のループでは、例外はあるがほぼ一定の処理が行われるので、ループの１周に要する時間のｍ倍の時間が、ほぼ払出確認期間に相当する。なお、払出確認期間を計測するために、払出制御用ＣＰＵ３７１の内蔵タイマを用いてもよい。
【０４５３】
ステップＳ８４７にて賞球処理中フラグがオンであれば、払出制御用ＣＰＵ３７１は、賞球カウントスイッチ３０１Ａからの検出信号の入力処理（賞球カウントスイッチ検出処理）を実行する。賞球カウントスイッチ検出処理では、払出制御用ＣＰＵ３７１は、まず、払出確認期間計測用カウンタに、払出確認期間に対応した値ｍを設定する（ステップＳ８１６）。そして、払出制御用ＣＰＵ３７１は、払出確認期間計測用カウンタの値を−１し（ステップＳ８１７）、払出確認期間計測用カウンタの値を確認する（ステップＳ８１８）。その値が０であれば、賞球カウントスイッチ検出処理を終了し、制御状態を保存するための処理である電力供給停止時処理に移行する。
【０４５４】
払出確認期間計測用カウンタの値が０になっていなければ、上述した図５４と同様にステップＳ８１９〜ステップＳ８２６の処理を行う。ただし、賞球カウントスイッチ検出処理では、ステップＳ８２１にて検出期間用カウンタの値が０になっていない場合、ステップＳ８２４にて賞球カウントスイッチ３０１Ａがオン状態を示していない場合、ステップＳ８２６にて検出期間用カウンタに初期値ｎをセットした場合のいずれの場合でも、それらの処理のあとにステップＳ８１７の処理に戻る。以上の処理によって、払出確認期間内に賞球カウントスイッチ３０１Ａがオンしたら、総合個数記憶の値が−１される。
【０４５５】
ステップＳ８４８にて球貸し処理中フラグがオンであれば、払出制御用ＣＰＵ３７１は、球貸しカウントスイッチ３０１Ｂからの検出信号の入力処理（球貸しカウントスイッチ検出処理）を実行する。球貸しカウントスイッチ検出処理では、払出制御用ＣＰＵ３７１は、まず、払出確認期間計測用カウンタに、払出確認期間に対応した値ｍを設定する（ステップＳ８１６ａ）。そして、払出制御用ＣＰＵ３７１は、払出確認期間計測用カウンタの値を−１し（ステップＳ８１７ａ）、払出確認期間計測用カウンタの値を確認する（ステップＳ８１８ａ）。その値が０であれば、球貸しカウントスイッチ検出処理を終了し、制御状態を保存するための処理である電力供給停止時処理に移行する。
【０４５６】
払出確認期間計測用カウンタの値が０になっていなければ、上述した図５２と同様にステップＳ８２７〜ステップＳ８３４の処理を行う。ただし、球貸しカウントスイッチ検出処理では、ステップＳ８２９にて検出期間用カウンタの値が０になっていない場合、ステップＳ８３２にて球貸しカウントスイッチ３０１Ｂがオン状態を示していない場合、ステップＳ８３４にて検出期間用カウンタに初期値ｎをセットした場合のいずれの場合でも、それらの処理のあとにステップＳ８１７ａの処理に戻る。以上の処理によって、払出確認期間内に球貸しカウントスイッチ３０１Ｂがオンしたら、貸し球個数記憶の値が−１される。
【０４５７】
また、ステップＳ８４７とステップＳ８４８にて、賞球処理中フラグおよび球貸し処理中フラグがともにオンでなければ、賞球カウントスイッチ３０１Ａと球貸しカウントスイッチ３０１Ｂのいずれもオンする可能性がないので、払出制御用ＣＰＵ３７１は、スイッチのチェックを行うことなく、上述した図５３の処理と同様のバックアップＲＡＭの内容の保存などの処理（ステップＳ８３５〜ステップＳ８４６）を行ったあと待機状態（ループ状態）に入る。
【０４５８】
上記のように、遊技球が検出される可能性がない場合には、賞球カウントスイッチ３０１Ａおよび球貸しカウントスイッチ３０１Ｂのいずれの検出状態も確認しない構成としたので、無駄な処理を省略することができ、電力供給停止時処理（図６６〜図６８）を迅速に行うことができる。
【０４５９】
また、上記のように、賞球カウントスイッチ３０１Ａまたは球貸しカウントスイッチ３０１Ｂのうち、遊技球が検出される可能性のあるスイッチについてのみ選択的に検出状態を確認する構成としたことで、無駄な処理を省略することができる。また、図５２に示したスイッチ検出処理のループ処理よりも、図６６等に示すスイッチ検出のループ処理の方が処理期間が短いので、たとえ所定時間計測用カウンタに設定する値が同じであっても、最終回のループ処理にて処理期間に差が出るため、上記の構成とすることで電力供給停止時処理（図６６〜図６８）を迅速に行うことができるようになる。従って、図５１等に示した電力供給停止時処理が実行される場合と比較して、コンデンサ９２３，９２４の容量を小さくすることができる。
【０４６０】
なお、上記の例では、賞球処理中フラグがオンでない場合に、球貸し処理中フラグの状態を確認する構成としたが、賞球処理中フラグがオンでなければ直ちに球貸しカウントスイッチ検出処理を実行する構成としてもよい。また、賞球処理中フラグを確認することなく球貸し処理中フラグの状態を確認する構成とし、球貸し処理中フラグがオンでなければ直ちに賞球カウントスイッチ検出処理を実行する構成としてもよい。このように構成すれば、検出される可能性が残されているスイッチの状態を迅速に確認することができる。
【０４６１】
また、上記の例では、賞球カウントスイッチ３０１Ａおよび球貸しカウントスイッチ３０１Ｂのいずれの検出状態も確認しないか、賞球カウントスイッチ３０１Ａまたは球貸しカウントスイッチ３０１Ｂのいずれか一方の検出状態を確認する構成としていたが、賞球カウントスイッチ３０１Ａおよび球貸しカウントスイッチ３０１Ｂのいずれも確認する構成としてもよい。このように構成すれば、いずれのスイッチからの検出信号であるか否かを確認することなく、検出信号の入力があった場合に賞球あるいは貸し球のいずれが検出されたのであるか認識することができる。例えば、賞球処理中フラグがオンしていることを確認したあとカウントスイッチからの検出信号が入力した場合には、払出制御用ＣＰＵ３７１が、賞球カウントスイッチ３０１Ａからの検出信号が入力したと認識するようにすればよい。よって、上記のように構成すれば、賞球および球貸し用の一つのカウントスイッチによって払い出された遊技球を検出する構成としても、検出した遊技球が賞球であるのか貸し球であるのかを的確に判定することができるようになる。
【０４６２】
また、上述した各実施の形態では、ソレノイド３１０のオン／オフに応じて、振分部材３１１が球貸し側／賞球側に遊技球が流下するように倒れる構成としていたが、例えば、振分部材３１１が倒れる位置をモータによって制御する構成とし、モータがオンする度に球貸し側／賞球側に交互に振分部材３１１が倒れる構成としてもよい。この構成では、振分部材３１１は、モータが新たにオンしない限り、現在の状態を継続して維持することになる。よって、上記のように構成することで、電力供給停止時処理にて、モータの駆動電源の電圧の状態とは無関係に、機械的な構造によって振分部材３１１の状態を維持しておくことができるようになる。なお、上記の構成とした場合には、電力供給が開始したあとの復旧処理あるいは初期化処理にて、振分部材３１１の状態を初期状態（例えば、球貸し側に遊技球が流下する状態）に戻す処理を実行するようにすればよい。所定の処理を行う度に球貸し側／賞球側に交互に振分部材３１１が倒れるようにすることができるものであれば、モータ以外の部材（例えばラッチ式のソレノイドなど）を用いるようにしてもよい。上記のように構成した場合には、振分部材３１１が倒れる位置を制御するモータが通路切換手段として機能するとともに、モータからの駆動信号がない限り現在の状態を維持可能な機構を有する振分部材３１１が作動状態保持手段として機能することになる。また、振分部材３１１が有する球貸し側／賞球側の状態を維持可能な機構が、検出維持期間が経過するまでの間、通路切換手段の状態を保持可能な保持機構として機能することになる。
【０４６３】
また、上記の各実施の形態では、遊技媒体検出判定期間（検出期間用カウンタによって計測される期間）がほぼ２ｍｓとなるようにｎ（ステップＳ８２６やステップＳ８３４参照）を設定するようにしてもよい旨の説明をしたが、例えばステップＳ８１７からステップＳ８１７に戻るループ処理が２ｍｓ毎に実行されるように、ステップＳ８１７のあとに所定の遅延期間（２ｍｓから通常のループ処理にかかる期間を減算した期間）が経過するまで遅延させる処理を行う構成としてもよい。遅延期間は、例えばソフトウェアタイマによって計測されるようにすればよい。なお、ステップＳ８１７ａからステップＳ８１７ａに戻るループ処理についても同様である。また、２ｍｓ以外の他の期間としてもよい。
【０４６４】
また、上記の各実施の形態では、電力供給停止時処理において、遊技球が払い出されたか否かを監視し、払い出された場合には未払出の遊技球数として記憶している値を減算する処理（ステップＳ４８０、ステップＳ８２３、ステップＳ８３１）を行っていたが、未払出数の記憶値を減算する処理を行うことなく、賞球カウントスイッチ３０１Ａや球貸しカウントスイッチ３０１Ｂがオンしたか否かを確認し、その確認結果を電源バックアップされているＲＡＭに保存する構成としてもよい。この場合、電力供給が開始したあとの復旧処理（図２１、図５０参照）において、電源バックアップされているＲＡＭの記憶内容にもとづいて電力供給停止時処理の実行中に賞球カウントスイッチ３０１Ａや球貸しカウントスイッチ３０１Ｂがオンしていたことが確認された場合に、未払出数の記憶値を減算する処理を行うようにすればよい。上記のように、電力供給停止時処理において賞球カウントスイッチ３０１Ａや球貸しカウントスイッチ３０１Ｂがオンした場合に、未払出数を更新することなく、その賞球カウントスイッチ３０１Ａや球貸しカウントスイッチ３０１Ｂからの検出信号の入力処理の結果を保存して、復旧時に、保存されていた入力処理の結果に応じて未払出数を更新する構成とすれば、電力供給停止時処理にて未払出数として記憶している値（未払出数データ）を変更する処理を行う必要がないので、電力供給停止時処理にて未払出数データを変更する処理を行う場合と比較して電力供給停止時処理を迅速に終えることができるようになり、電力供給が停止する前に未払出の遊技球数を管理するために実行される処理をより確実に完了させることができるようになる。
【０４６５】
また、上記の各実施の形態では、球払出装置９７が賞球も貸し球も払い出し、振分ソレノイド３１０で駆動される振分部材３１１によって、賞球流下経路（景品遊技媒体通路）と貸し球流下経路（貸出遊技媒体経路）とが切り換えられた。しかし、賞球払出球を行う払出装置と球貸しを行う払出装置とを別個に設けてもよい。
【０４６６】
また、上記の各実施の形態では、電源基板９１０からの復帰信号は、主基板３１においてＣＰＵ５６のリセット端子に入力されたが、Ｉ／Ｏポート部５７の入力ポートに入力されてもよい。
【０４６７】
このように構成される場合には、遊技制御手段のマスク不能割込処理（電力供給停止時処理）において、図２３〜図２５に示されたステップＳ４５１〜Ｓ４９８の処理の後のシステムリセットを待つ待機状態において、入力ポートを介して復帰信号のオンの検出が実行されるようにし、復帰信号がオンになったら、図１９に示されたメイン処理のステップＳ１にジャンプするようにすればよい。メイン処理の実行が開始されると、電源断信号が出力されたときに遊技状態が保存されているので、ステップＳ１０の処理で遊技状態復旧処理が実行され、遊技制御は、電源断信号発生時の状態に戻り、その状態から遊技制御が続行される。
【０４６８】
なお、復帰信号は、例えば入力ポート１のビット５（図１８参照）に入力される。また、この例では、復帰信号のオンが検出されると直ちにステップＳ１にジャンプしたが、ノイズ除去等のために、複数回連続したオンを検出したらステップＳ１にジャンプするようにしたり、オン検出後所定期間経過後にも再度オンが検出されたらステップＳ１にジャンプするようにしてもよい。さらに、払出制御手段のマスク不能割込処理においても、入力ポートに入力される復帰信号を検出するようにしてもよい。
【０４６９】
また、上記の各実施の形態では、復帰信号は電源基板９１０で作成されたが、復帰信号を必要とする電気部品制御基板において作成されてもよい。すなわち、待機状態復帰手段が、主基板３１や払出制御基板３７などの各制御基板にそれぞれ設けれられる構成としてもよい。復帰信号が各制御基板において作成される場合に用いられる電源基板は、復帰信号を出力しない構成とされる。また、リセット管理回路は、図１３に示された回路構成から復帰信号生成部分を除いた構成とすればよい。
【０４７０】
図６９は、電源基板において復帰信号が生成されない場合の遊技制御手段のマスク不能割込処理（電力供給停止時処理）の一例を示すフローチャートである。図６９に示すフローチャートは、図２３〜図２５に示されたステップＳ４５１〜Ｓ４９８の処理に続いて実行される。すなわち、この実施の形態では、ＲＡＭアクセス禁止値が設定された後（ステップＳ４９８）、システムリセットを待つ待機状態において、まず、カウンタの初期値Ｍが設定される（ステップＳ１１１）。そして、カウンタの値を１減算しつつ（ステップＳ１１２）、カウンタの値が０になったか否か確認する（ステップＳ１１３）。
【０４７１】
そして、カウンタの値が０になったら、図１９に示されたメイン処理のステップＳ１にジャンプする。メイン処理の実行が開始されると、電源断信号が出力されたときに遊技状態が保存されているので、ステップＳ１０の処理で遊技状態復旧処理が実行され、遊技制御は、電源断信号発生時の状態に戻り、その状態から遊技制御が続行される。
【０４７２】
カウンタに初期値Ｍが設定されてからカウントアップ（＝０になる）するまでの時間は、［ステップＳ１１２およびＳ１１３の処理に要する時間］×Ｍであるが、Ｍの値は、電源断信号が発生してから、Ｖcc電源で動作するＣＰＵ５６が動作不能になるまでに時間よりも長い時間をカウントするように設定される。従って、一般には、一般には、カウンタがカウントアップしてステップＳ１にジャンプする前に、ＣＰＵ５６は動作しなくなる。すなわち、ステップＳ１にジャンプすることはない。
【０４７３】
しかし、電源の瞬断等が生ずると、電源電圧レベルが短期間低下した後に復旧する。その場合にも、ＶSLの電圧レベルが電源断信号出力レベル以下になると、電源断信号がローレベルになって、電力供給停止時処理が開始される。そして、ＣＰＵ５６は電力供給停止時処理終了後ループ状態に入る。何らの制御も行わないと、ループ処理から抜けられないのであるが、この場合には、カウンタがカウントアップしてメイン処理に復帰することができる。
【０４７４】
すなわち、この実施の形態におけるカウンタは、電源断信号に応じた処理における待機状態において実行されるタイマ処理を行うためのソフトウェアタイマに相当する。そして、カウンタがカウントアップすると、すなわち、タイマ処理によって所定期間の経過が計測されると、復帰手段としてのＣＰＵ５６が、待機状態から遊技制御状態に復帰させる制御を行う。
【０４７５】
このような構成でも、電源の瞬断等に起因して電源断信号が発生したにもかかわらず電源電圧が平常時の値に復旧したときに、ＣＰＵ５６は、図１９に示されたメイン処理の実行を再開することができる。その際、電源断信号が出力されたときに遊技状態が保存されているので、ステップＳ１０の処理で遊技状態復旧処理が実行され、遊技制御は、電源断信号発生時の状態に戻り、その状態から遊技制御が続行される。
【０４７６】
このような制御は、払出制御手段が実行することも可能である。図７０は、電源基板において復帰信号が生成されない場合の払出制御手段のマスク不能割込処理（電力供給停止時処理）の一例を示すフローチャートである。図７０に示すフローチャートは、図５１〜図５３あるいは図６６〜図６８に示されたステップＳ８０１〜Ｓ８４６の処理に続いて実行される。すなわち、この実施の形態では、ＲＡＭアクセス禁止値が設定された後（ステップＳ８４６）、システムリセットを待つ待機状態において、まず、カウンタの初期値Ｍが設定される（ステップＳ９２１）。そして、カウンタの値を１減算しつつ（ステップＳ９２２）、カウンタの値が０になったか否か確認する（ステップＳ９２３）。
【０４７７】
そして、カウンタの値が０になったら、図４８に示されたメイン処理のステップＳ７０１にジャンプする。メイン処理の実行が開始されると、電源断信号が出力されたときに制御状態が保存されているので、ステップＳ７１０の処理で払出状態復旧処理が実行され、制御は電源断信号発生時の状態に戻り、その状態から払出制御が続行される。
【０４７８】
なお、主基板３１のＣＰＵ５６が扱うカウントアップ値（図６９におけるＳ１１１で設定されるＭ）は、払出制御用ＣＰＵ３７１が扱うカウントアップ値よりも大きい値であることが好ましい。ＣＰＵ５６が扱うカウントアップ値の方が大きい値である場合には、遊技制御手段よりも前に払出制御手段が再起動することになる。従って、払出制御手段が先に立ち上がって、遊技制御手段からの払出制御コマンドを取りこぼすようなことはない。
【０４７９】
上記のように、電源基板において復帰信号が生成されない場合にソフトウェアによってタイマ処理を行うことによって待機状態から制御状態に戻ることができるが、タイマ処理は、ハードウェアによって実行されてもよい。
【０４８０】
図７１は、電源基板において復帰信号が生成されない場合にハードウェアによってタイマ処理を行うような構成の一例を示すブロック図である。この例では、主基板３１に、ウォッチドッグタイマとして機能するカウンタ（ウォッチドッグタイマ回路）１６２が設けられる。ウォッチドッグタイマ回路１６２は、発振回路１６４の出力パルスをカウントし、カウントアップすると、Ｑ出力としてハイレベルの１パルスを発生する。そのパルス信号は、反転回路１６３で論理反転され、復帰信号としてＡＮＤ回路１６１に入力される。ＡＮＤ回路１６１は、リセット信号と復帰信号の論理積をとってＣＰＵ５６のリセット端子に供給する。なお、ＣＰＵ５６からシステムクロックまたはその分周クロックを出力するように設定し、そのクロックを、ウォッチドッグタイマ回路１６２の入力クロック信号としてもよい。
【０４８１】
カウントアップ値は、電源断信号がローレベルになってから、ＶSLの電圧値がＶcc生成可能電圧にまで低下する時間以上に設定される。ウォッチドッグタイマ回路１６２はＶccを電源として動作するので、カウントアップ値は、ウォッチドッグタイマ回路１６２の動作可能期間に相当する値以上に設定される。従って、遊技機への電力供給停止時には、一般には、ウォッチドッグタイマ回路１６２がカウントアップして復帰信号が出力される前に、ウォッチドッグタイマ回路１６２およびその他の回路部品は動作しなくなる。
【０４８２】
なお、ＣＰＵ５６が遊技制御を行っているときには、定期的にクリアパルスがウォッチドッグタイマ回路１６２に与えられる。クリアパルスの出力周期は、ウォッチドッグタイマ回路１６２がカウントアップするまでの時間よりも短い。従って、ＣＰＵ５６が、通常の遊技制御を行っているときにウォッチドッグタイマ回路１６２のＱ出力にパルスが現れることはない。
【０４８３】
図７２は、ウォッチドッグタイマ回路１６２が設けられた場合の遊技制御手段の２ｍｓタイマ割込処理を示すフローチャートである。図７２に示すように、遊技制御処理（ステップＳ２１〜Ｓ３２ａ）内において、ウォッチドッグタイマクリア処理（ステップＳ３２ａ）が実行される。従って、ウォッチドッグタイマクリア処理は、２ｍｓ毎に実行される。
【０４８４】
ウォッチドッグタイマクリア処理（ステップＳ３２ａ）では、ウォッチドッグタイマ回路１６２のクリア端子に至る出力ポートに１パルスを出力する処理が行われる。よって、遊技制御処理の実行中では、ウォッチドッグタイマ回路１６２に定期的にクリアパルスが与えられるので、カウントアップすることはない。
【０４８５】
遊技機に対する供給電圧が低下して電源断信号が出力されると、図２３〜図２５に示されたようなマスク不能割込処理が開始される。その処理中ではウォッチドッグタイマ回路１６２に対してクリアパルスは出力されない。従って、電源電圧が復旧して、ウォッチドッグタイマ回路１６２がカウントアップするまで動作しているような場合には復帰信号が出力される。
【０４８６】
図７３は、上述したソフトウェアタイマ処理またはウォッチドッグタイマ回路１６２によって復帰信号が作成される場合の復帰信号の出力タイミング等を示すタイミング図である。図７３（Ａ）は、遊技機に対する電力供給が停止された場合の例である。ソフトウェアタイマ処理は電力供給停止時処理が終了して待機状態になってから開始される。また、マスク不能割込処理ではウォッチドッグタイマ回路１６２に対してクリアパルスは出力されないので、ウォッチドッグタイマ回路１６は、実質的に、電力供給停止時処理の開始時から起動される。いずれの場合でも、タイムアップ値（カウントアップ値）は、電源電圧がＶcc生成可能電圧値よりも小さくなるまでタイムアップしないように設定されているので、復帰信号が発生することはない。
【０４８７】
電源の瞬断等が生ずると、図７３（Ｂ）に示すように、ＶSLの電圧レベルが短期間低下した後に復旧する。その場合にも、ＶSLの電圧レベルが電源断信号出力レベル以下になると、電源断信号がローレベルになって、電力供給停止時処理が開始される。そして、ＣＰＵ５６は電力供給停止時処理終了後ループ状態に入る。何らの制御も行わないと、ループ処理から抜けられないのであるが、この場合には、ウォッチドッグタイマ回路１６２がカウントアップして復帰信号が発生する。
【０４８８】
図７１に示されたように、主基板３１において、復帰信号は、ＡＮＤ回路１６１を介して、ＣＰＵ５６のリセット端子に入力される。従って、ＣＰＵ５６にはシステムリセットがかかる。その結果、ＣＰＵ５６は待機状態から抜け出すことができる。
【０４８９】
図７４は、電源基板において復帰信号が生成されない場合に払出制御基板３７におけるハードウェアによってタイマ処理を行うような構成の一例を示すブロック図である。この例では、払出制御基板３７に、ウォッチドッグタイマとして機能するカウンタ（ウォッチドッグタイマ回路）３８６が設けられる。ウォッチドッグタイマ回路３８６は、発振回路３８８の出力パルスをカウントし、カウントアップすると、Ｑ出力としてハイレベルの１パルスを発生する。そのパルス信号は、反転回路３８７で論理反転され、復帰信号としてＡＮＤ回路３８５に入力される。ＡＮＤ回路３８５は、リセット信号と復帰信号の論理積をとってＣＰＵ５６のリセット端子に供給する。
【０４９０】
カウントアップ値は、電源断信号がローレベルになってから、ＶSLの電圧値がＶcc生成可能電圧にまで低下する時間以上に設定される。ウォッチドッグタイマ回路３８６はＶccを電源として動作するので、カウントアップ値は、ウォッチドッグタイマ回路３８６の動作可能期間に相当する値以上に設定される。従って、一般には、ウォッチドッグタイマ回路３８６がカウントアップして復帰信号が出力される前に、ウォッチドッグタイマ回路３８６およびその他の回路部品は動作しなくなる。なお、払出制御用ＣＰＵ３７１が払出制御を行っているときには、定期的にクリアパルスがウォッチドッグタイマ回路３８６に与えられる。クリアパルスの出力周期は、ウォッチドッグタイマ回路３８６がカウントアップするまでの時間よりも短い。従って、払出制御用ＣＰＵ３７１が、通常の遊技制御を行っているときにウォッチドッグタイマ回路３８７６のＱ出力にパルスが現れることはない。
【０４９１】
図７５は、ウォッチドッグタイマ回路３８６が設けられた場合の払出制御手段のメイン処理の一部を示すフローチャートである。図８４に示す処理は、図４８に示されたステップＳ７０１〜Ｓ７１４の処理に続いて実行される。この場合には、払出制御処理のループ（ステップＳ７１５，Ｓ７５１〜Ｓ７６１）内において、ウォッチドッグタイマクリア処理（ステップＳ７６１）が実行される。従って、ウォッチドッグタイマクリア処理は、２ｍｓ毎に実行される。
【０４９２】
ウォッチドッグタイマクリア処理（ステップＳ７６１）では、ウォッチドッグタイマ回路３８６のクリア端子に至る出力ポートに１パルスを出力する処理が行われる。よって、払出制御処理の実行中では、ウォッチドッグタイマ回路３８６に定期的にクリアパルスが与えられるので、カウントアップすることはない。
【０４９３】
遊技機に対する供給電圧が低下して電源断信号が出力されると、図５１〜図５３に示されたようなマスク不能割込処理が開始される。その処理中ではウォッチドッグタイマ回路３８６に対してクリアパルスは出力されない。従って、電源電圧が復旧して、ウォッチドッグタイマ回路３８６がカウントアップするまで動作しているような場合には復帰信号が出力される。
【０４９４】
図７４に示されたように、払出制御基板３７において、復帰信号は、ＡＮＤ回路３８５を介して、払出制御用ＣＰＵ３７１のリセット端子に入力される。従って、払出制御用ＣＰＵ３７１にはシステムリセットがかかる。その結果、払出制御用ＣＰＵ３７１は待機状態から抜け出すことができる。
【０４９５】
上記のように、主基板３１および払出制御基板３７においてウォッチドッグタイマ回路１６２，３８６が設けられている場合には、ハードウェアによって復帰信号を発生させることができる。しかも、電源電圧が低下したときのみならず、何らかの理由で、ＣＰＵ５６または払出制御用ＣＰＵ３７１の制御が無限ループに入ってしまったような場合にも、ループ状態から抜け出すことができる。
【０４９６】
なお、主基板３１のウォッチドッグタイマ回路１６２のカウントアップ値は、払出制御基板３７のウォッチドッグタイマ回路３８６のカウントアップ値よりも大きい値であることが好ましい。ウォッチドッグタイマ回路１６２のカウントアップ値の方が大きい値である場合には、復帰信号は、遊技制御手段よりも前に払出制御手段に対して供給される。従って、払出制御手段が先に立ち上がって、遊技制御手段からの払出制御コマンドを取りこぼすようなことはない。
【０４９７】
また、例えば主基板３１のみにウォッチドッグタイマ回路１６２を設置し、ウォッチドッグタイマ回路１６２による復帰信号をＣＰＵ５６に供給するとともに、払出制御基板３７に供給してもよい。そのように構成した場合には、全体的な回路構成規模を小さくすることができる。また、そのように構成した場合には、払出制御手段が先に立ち上がるように、ウォッチドッグタイマ回路１６２とＣＰＵ５６のリセット端子との間に遅延回路を置くことが好ましい。
【０４９８】
さらに、ウォッチドッグタイマ回路１６２，３８６による復帰信号をＣＰＵのリセット端子に接続するのではなく、入力ポートの入力するようにしてもよい。その場合には、電力供給停止時処理における待機状態で入力ポートの監視が行われ、復帰信号がオンしたことが検出されると、メイン処理の最初にジャンプする。さらに、ウォッチドッグタイマ回路１６２，３８６による復帰信号をＣＰＵのＣＴＣ端子に入力してもよい。その場合には、あらかじめ、復帰信号の入力に応じてＣＴＣ割込がかかるように設定される。また、待機状態で割込許可に設定される。そして、ＣＴＣ割込がかかると、メイン処理の最初にジャンプする。
【０４９９】
また、上記の各実施の形態では、払出制御基板３７において、ＮＭＩに応じて電力供給停止時処理が実行されたが、電源断信号を払出制御用ＣＰＵ３７１のマスク可能端子に接続し、マスク可能割込処理によって電力供給停止時処理を実行してもよい。また、電源断信号を入力ポートに入力し、入力ポートのチェック結果に応じて電力供給停止時処理を実行してもよい。
【０５００】
また、上記の各実施の形態では、各電気部品制御手段に供給するリセット信号を発生する回路（リセット回路６５）が電源基板９１０に１つ設けられる構成としていたが、主基板３１のＣＰＵ５６に供給するリセット信号を発生する回路と、他の電気部品制御基板のＣＰＵに供給するリセット信号を発生する回路とを別個に設ける構成としてもよい。
【０５０１】
また、上述した実施の形態では、各電気部品制御手段に供給するリセット信号を発生する回路（リセット回路６５）が電源基板９１０に１つ設けられる構成としていたが、各電気部品制御基板それぞれにリセット信号を発生する回路を設ける構成としてもよい。
【０５０２】
上記のように、システムリセット手段（リセット回路６５）が、各電気部品制御手段が搭載される各電気部品制御基板それぞれに搭載される構成とした場合には、システムリセット手段の出力信号を伝送するケーブル（システムリセット手段とＣＰＵとを接続するケーブル）を短くすることができ、ノイズの影響を受けにくくすることができる。
【０５０３】
また、上述した実施の形態では、電源供給停止時処理においてコマンド出力ポートをクリアする構成としていたが、出力ポートをクリアする前にコマンド出力ポートの状態をＲＡＭのバックアップ領域に保存する処理を行い、電源復旧処理においてコマンド出力ポートの状態を電源断前の状態に復旧する構成としてもよい。このように構成すれば、例えば出力ポートに制御コマンドを出力したものの、ＩＮＴ信号を出力する前に電源供給が停止したような場合が発生しても、電源供給が再開したあとに確実に送信先に制御コマンドを出力することができるようになる。
【０５０４】
また、上述した実施の形態では、電源監視手段（例えば電源監視用ＩＣ９０２）は、電源電圧が所定の値（例えば２２Ｖ）となった場合に電源断信号を出力する構成としているが、例えば、交流電源に関連する交流波をデジタル変換したデジタル信号を監視し、そのデジタル信号が所定期間途切れた場合に電源断信号を出力する構成としてもよい。
【０５０５】
また、上述した各実施の形態では、制御コマンドがＭＯＤＥデータとＥＸＴデータとで構成されていたが、制御コマンドは３以上のデータによって構成されていてもよく、１のデータによって構成されていてもよい。また、制御コマンドは、上述したように、２バイト構成に限られない。
【０５０６】
また、上述した各実施の形態では、ＩＮＴ信号の受信に応じてコマンドの受信処理（図５６参照）が実行される構成としていたが、ＩＮＴ信号が用いられることなくコマンド受信処理を実行する構成とされていてもよい。この場合、例えば、コマンド受信側の各電気部品制御基板が、所定期間毎にコマンド入力ポート（例えば、図４７に示す入力ポートＡ）を監視するようにし、ポートの状態に応じてコマンド受信処理を実行する構成とすればよい。
【０５０７】
また、上述した各実施の形態では、コマンドを複数の信号線を用いて伝送する構成としていたが、コマンドをシリアル信号によって構成し、１の信号線を用いたシリアル伝送を行うように構成されていてもよい。
【０５０８】
また、上記の各実施の形態では、遊技制御以外の電気部品制御手段として、主として、電気部品としての球払出装置９７等を制御する払出制御手段を例にしたが、本発明が適用される電気部品制御手段が、払出制御手段以外の他の制御手段であるとしてもよい。
【０５０９】
また、上述した実施の形態では、遊技媒体の払い出しが可能であるか否かを判定する払出状態判定手段（遊技制御手段の一部）が払出可能でないことを検出したら、原因の如何に関わらず、１種類の払出禁止状態指定コマンド（すなわち、本例では、払出禁止状態指定コマンドは、払い出しを禁止する複数種類の条件のうちのどの条件が成立した場合であっても、共通して用いられるコマンドとされている。）が送信されるようにしたが、原因別のコマンド（上述した例では、補給球の不足を示すコマンドと下皿満タンを示すコマンド）に分けて送信してもよい。この場合、払出状態判定手段がいずれかの払出禁止条件が不成立となったことを検出したら、該当する払出禁止条件が解除されたことを示すコマンド（例えば、補給球の不足の解消を示すコマンド、下皿満タンの解消を示すコマンド）を送信するようにすればよい。上記の構成とする場合、払出制御手段は、払い出しの禁止条件の原因別に設けられているコマンドのいずれかを受信した場合に払出制御の実行が不能な状態とし、払い出しを禁止する複数種類の条件の全てが解除された場合（例えば、払出禁止条件別に設けられたそれぞれのフラグが全て条件不成立を示す状態となった場合）に払出制御の実行が可能な状態とすればよい。
【０５１０】
また、遊技球の払出が可能でない場合に、遊技の継続を禁止するために遊技球の発射を禁止することを指示するコマンドを払出制御基板３７に対して送信してもよい。払出制御基板３７に搭載された払出制御手段は、遊技球の発射を禁止することを指示するコマンドを受信したら、打球発射装置の駆動を停止する。また、遊技球の払出が可能でない場合に、遊技制御手段が発射制御手段に対して、直接、遊技球の発射を禁止することを指示する信号を与えてもよい。また、払出制御手段は、払出禁止状態指定コマンドを受信した場合に、打球発射装置の駆動を停止するようにしてもよい。
【０５１１】
また、上述した実施の形態では、払出モータ２８９として、払出制御用ＣＰＵ３７１からのパルス信号（駆動信号）によって回転するステッピングモータを用いる構成としたが、ソレノイドを用いる構成としてもよい。この場合、電力供給停止時処理において、賞球カウントスイッチ３０１Ａや球貸しカウントスイッチ３０１Ｂの状態を確認する処理の前（例えばステップＳ８１６の前）に、払出モータ２８９の駆動を停止させる処理を行うようにすればよい。このように構成すれば、ソレノイドを用いて払出モータ２８９を構成したとしても、電力消費を抑制することができるようになる。
【０５１２】
また、上記の各実施の形態では、払出手段は球貸しも賞球払出も実行可能な構成であったが、球貸しを行う機構と賞球払出を行う機構とが独立していても本発明を適用することができる。その場合、球貸しを行う機構と賞球払出を行う機構とが独立していても、払出制御手段が両方の機構を制御するように構成されていれば、上記の実施の形態のように、遊技制御手段が、複数の景品払出禁止条件のうちいずれの条件が成立した場合でも、払出手段における賞球払出を行う機構からの景品としての遊技媒体の払い出しを禁止することを示す共通の景品払出禁止状態指定コマンドを払出制御手段に対して送信し、複数の貸出禁止条件のうちいずれの条件が成立した場合でも、払出手段における球貸しを行う機構からの遊技媒体の貸し出しを禁止することを示す共通の貸出禁止状態指定コマンドを払出制御手段に対して送信するように構成することができる。
【０５１３】
また、上記の各実施の形態では、電力供給停止時処理において、遊技球が払い出されたか否かを監視し、払い出された場合には未払出の遊技球数として記憶している値を減算する処理を行っていたが、未払出数の記憶値を減算する処理を行うことなく、賞球カウントスイッチ３０１Ａや球貸しカウントスイッチ３０１Ｂがオンしたか否かを確認し、その確認結果を電源バックアップされているＲＡＭに保存する構成としてもよい。この場合、電力供給が開始したときに、電源バックアップされているＲＡＭの記憶内容にもとづいて、電力供給停止時処理の実行中に賞球カウントスイッチ３０１Ａや球貸しカウントスイッチ３０１Ｂがオンしていたことが確認された場合に、未払出数の記憶値を減算する処理を行うようにすればよい。上記のように構成すれば、電力供給停止時処理に未払出数として記憶している値を変更する処理を行う必要がないので、電力供給が停止する前に未払出の遊技球数を管理するために実行される処理をより確実に完了させることができるようになる。
【０５１４】
また、上記の各実施の形態では、球切れ状態や下皿満タン状態である場合に払出禁止条件が成立するものとしていたが、他の払い出しを行うことが好ましくない場合や払い出しを行うことができない場合に払出禁止条件が成立するようにしてもよい。例えば、ガラス扉枠２が開状態となっているとき、カウントスイッチ短絡信号が入力されているとき、ＶＬ信号の入力状態によりカードユニット５０が未接続状態であることが確認されているとき、賞球詰まりフラグがオンであるとき、あるいは貸し球詰まりフラグがオンであるときなどの場合に、払出禁止条件が成立するように構成されていてもよい。
【０５１５】
なお、上記の各実施の形態にて説明したように、待機状態復帰手段（電力供給停止時処理の後の待機状態にて、遊技機への電力供給が停止しない場合に当該待機状態から復帰させ復旧処理を実行可能（必ずしも復旧処理を実行させる必要はなく、電気部品制御手段の状態をリセットして待機状態から復帰させるようにすればよいことを意味する）にする手段。）は、複数の制御手段（ＣＰＵ５６、払出制御用ＣＰＵ３７１）を復帰させる単一の手段による構成（復帰信号を出力可能な電源基板９１０に備えられたカウンタ９７１による構成）や、遊技制御手段および払出制御手段それぞれに設けられる構成（ウォッチドッグタイマにタイムアップにもとづきシステムリセットする機能を有するＣＰＵ５６や払出制御用ＣＰＵ３７１による構成）とした。しかし、上記のような種類の異なる待機状態復帰手段を複数備える構成としてもよい。この場合、複数の待機状態復帰手段によって機能が重複してしまうため、不具合が生じてしまう可能性があるので、種類の異なる複数の待機状態復帰手段のうちいずれか一方を優先させて動作させ、他方は補助的に動作させる構成とすることが望ましい。これにより一方の待機状態復帰手段が何らかのトラブルにより機能が停止した場合であっても、制御手段（ＣＰＵ５６、払出制御用ＣＰＵ３７１）は確実に待機状態から復旧させることが可能となる。
【０５１６】
また、上述した各実施の形態では、待機状態として無限ループを用いたが、これに限らず制御プログラムの電力供給停止時処理の最後にＨＡＬＴ（ホールト）指令等を用いることで制御手段（ＣＰＵ５６、払出制御用ＣＰＵ３７１）の制御状態を待機状態（割込みを受付可能な待機状態）としてもよい。この場合には、割込端子への信号入力が有効になり、割込端子への信号入力トリガに制御状態を復帰させることが可能になり、簡単な構成で待機状態復帰手段を構成することができる。
【０５１７】
また、上述した各実施の形態において、ＲＡＭにバックアップ電源を供給する手段は、制御手段（ＣＰＵ５６、払出制御用ＣＰＵ３７１）毎に設けられている構成としてもよい。すなわち、バックアップＲＡＭ領域を含むＲＡＭ毎に、バックアップ電源を供給する手段が設けられていてもよい。また、そのような手段の数や搭載位置（制御基板上、あるいは電源基板上に搭載するか否か）は、どのように構成されていてもよい。
【０５１８】
また、上述した各実施の形態では、賞球カウントスイッチ３０１Ａに対する電源基板９１０からの電力供給は、主基板３１を介してなされるが、払出制御基板３７を介してなされるようにしてもよい。また、電源基板９１０から直接電力供給される構成とされていてもよい。
【０５１９】
また、上述した各実施の形態では、球貸しカウントスイッチ３０１Ｂに対する電源基板９１０からの電力供給は、払出制御基板３７を介してなされるが、主基板３１を介してなされるようにしてもよい（例えば、後述するように遊技制御手段に球貸しカウントスイッチ３０１Ｂの検出信号が入力される場合）。また、電源基板９１０から直接電力供給される構成とされていてもよい。
【０５２０】
また、上述した各実施の形態において、補助電力供給手段は、電源監視手段からの検出信号が出力された後、少なくとも賞球カウントスイッチ３０１Ａおよび球貸しカウントスイッチ３０１Ｂへの電源を供給するものであれば、賞球カウントスイッチ３０１Ａおよび球貸しカウントスイッチ３０１Ｂ以外のもの（入賞検出スイッチなど）への電力をも供給するものであってもよく、賞球カウントスイッチ３０１Ａおよび球貸しカウントスイッチ３０１Ｂのみに電力を供給するものであってもよい。賞球カウントスイッチ３０１Ａおよび球貸しカウントスイッチ３０１Ｂのみに電力を供給するものであれば、補助電力供給手段の消費電力（充電容量）を小さくすることができる。
【０５２１】
また、上述した各実施の形態において、補助電力供給手段は、各電気部品制御手段（ＣＰＵ５６、払出制御用ＣＰＵ３７１）毎に設けられていても良い。
【０５２２】
また、上述した各実施の形態では、球貸しカウントスイッチ３０１Ｂの検出信号は、払出制御手段（払出制御基板３７が備える払出制御用ＣＰＵ３７１）にのみ入力される構成としていたが、遊技制御手段（主基板３１が備えるＣＰＵ５６）に入力される構成としてもよく、払出制御手段および遊技制御手段の双方に入力される構成としてもよい。そして、遊技制御手段が、遊技制御処理（具体的には上述したステップＳ２１のスイッチ処理）および電力供給停止時処理にて、球貸しカウントスイッチ３０１Ｂの検出信号の入力処理を実行するように構成されていてもよい。この場合、遊技制御手段のＲＡＭ５５の電源バックアップ領域に、貸し球の未払出数を示すデータを格納するバッファ（貸し球数格納バッファ）を設けるようにし、電力供給停止時処理（図２３〜図２５）にて、上述したステップＳ４６７〜ステップＳ４８６に示した賞球カウントスイッチ３０１Ａの検出信号の入力処理と同様の処理を、球貸しカウントスイッチ３０１Ｂの検出信号の入力処理として実行するようにすればよい。また、遊技制御処理（例えばステップＳ２１に示したスイッチ処理）において、上述した賞球個数減算処理（図４４参照）と同様の処理を、貸し球個数の減算処理として実行するようにすればよい。また、上記の構成とする場合には、遊技制御手段が、上述した払出制御手段におけるプリペイドカードユニット５０との信号のやりとりに関する処理を実行する機能を備えるようにして、払出制御コマンドを用いて貸出要求があった貸し球の数に関する情報を払出制御手段に向けて送信する処理を行うようにすればよい。なお、電力供給停止時処理（図２３〜図２５）にて球貸しカウントスイッチ３０１Ｂの検出信号の入力処理を実行する場合には、ステップＳ４６６のあとステップＳ４８７の前（例えばステップＳ４８７の直前）に実行するようにすればよい。
上記のように構成すれば、遊技制御手段にて貸し球の個数管理を実行することができるようになる。特に球貸しカウントスイッチ３０１Ｂの検出信号を払出制御手段および遊技制御手段の双方に入力する構成とした場合には、遊技制御手段と払出制御手段双方で貸し球の個数管理を実行することができるようになり、貸し球の個数管理をより正確に行うことが可能となる。
なお、上記のように構成する場合には、遊技機に対する電力供給停止時において、少なくとも払出確認期間以上の期間は＋１２Ｖ電源電圧がスイッチ駆動可能な範囲に維持され、球貸しカウントスイッチ３０１Ｂ（あるいは賞球カウントスイッチ３０１Ａおよび球貸しカウントスイッチ３０１Ｂ）が動作可能となるように、コンデンサ９２３の容量が決定されることは勿論である。
【０５２３】
また、上述した各実施の形態において、電力供給停止時処理でのスイッチ検出処理（例えば図２４、図５２に示す処理）の処理モジュールと、通常の制御におけるスイッチ検出処理（図２９の処理や図３０の処理を含む図２２のステップＳ２１の処理、図４８のステップＳ７５２の処理）の処理モジュールとを共通の処理モジュールとする（すなわち、共通のサブルーチンを用いるようにする）ことができるが、この場合には、入力処理（上記のスイッチ検出処理）にてスタックポインタの内容が書き換えられる。従って、共通モジュールを用いる場合には、遊技制御手段においては、ステップＳ４５８の処理をステップＳ４８７の処理の前に行うようにし、払出制御手段においては、ステップＳ８０８の処理をステップＳ８３５の処理の前に行うようにすればよい。
なお、電力供給停止時処理でのスイッチ検出処理の処理モジュールと、通常の制御におけるスイッチ検出処理の処理モジュールとを共通の処理モジュールとすることは、上記のように球貸しカウントスイッチ３０１Ｂの検出信号を遊技制御手段に入力する構成とした場合には、遊技制御手段が実行する球貸しカウントスイッチ３０１Ｂのスイッチ検出処理（検出信号の入力処理）に適用することができる。
【０５２４】
また、上述した実施の形態では、電力供給が開始されたときにステップＳ７１３またはステップＳ７３２にて払出停止中フラグをセットすることで払出禁止状態とする構成としていたが、ステップＳ７１３またはステップＳ７３２にて球払出装置９７を制御するための制御信号が出力される出力ポート（図４６に示す出力ポートＣ）をクリアすることによって払出禁止状態をする構成としてもよい。
【０５２５】
また、上述した実施の形態では、電源監視手段（例えば電源監視用ＩＣ９０２）は、電源電圧が所定の値（例えば２２Ｖ）となった場合に電源断信号を出力する構成としているが、例えば、交流電源（例えばＡＣ２４Ｖ）に関連する交流波をデジタル変換したデジタル信号を監視し、そのデジタル信号が所定期間途切れた場合に電源断信号を出力する構成としてもよい。
【０５２６】
また、上述した実施の形態では、電源監視手段（例えば電源監視用ＩＣ９０２）が、電源電圧が所定の値（例えば２２Ｖ）となったことを検出した場合に電源断時処理が実行され、さらに電源電圧が所定の値（例えば９Ｖ）となったことを第２の電源監視手段（例えば電源監視用ＩＣ９０２）が検出した場合にシステムリセットされる構成としていたが、電源断時処理を開始したあと所定期間の経過後に、自動的にシステムリセットされるようにしてもよい。このように構成すれば、電源電圧が所定の値（例えば２２Ｖ）となったことが電源監視手段（例えば電源監視用ＩＣ９０２）によって検出された場合には、その後の第２の電源監視手段（例えば電源監視用ＩＣ９０２）による検出がなされなかった場合であっても、確実にシステムリセットすることができるようになる。
【０５２７】
また、上述した実施の形態では、電源基板９１０からの電源断信号がマスク不能割込端子（ＸＮＭＩ）に入力したことに応じて主基板３１および払出制御基板３７にて電力供給停止時処理（図２３〜図２５、図５１〜図５３）が実行される構成としていたが、払出制御基板３７のマスク不能割込端子に入力される電源断信号を主基板３１が出力する構成としてもよい。この場合、ＣＰＵ５６は、電源基板９１０からの電源断信号がマスク不能割込端子に入力したことに応じて、電力供給停止時処理（図２３〜図２５）を開始するとともに、払出制御基板３７のマスク不能割込端子に向けて電源断信号を出力する処理を行う。そして、払出制御用ＣＰＵ３７１は、主基板３１からの電源断信号がマスク不能割込端子に入力すると、電力供給停止時処理（図５１〜図５３）を開始する。このように構成すれば、電源基板９１０の構成を簡略化することができる。
なお、上記の構成とした場合に、ＣＰＵ５６が、コマンドの送信中（図４２、図４３に示した処理の実行中）に電源断信号を受信した場合には、コマンドの送信処理を完了したあとに、払出制御基板３７に向けて電源断信号を送信する処理を実行するようにしてもよい。このように構成すれば、払出制御基板３７にて、コマンドの受信に関する処理を完了したあとに電力供給停止時処理（図５１〜図５３）が実行されるようにすることが可能となる。
また、上記の構成とした場合に、ＣＰＵ５６が、電源基板９１０からの電源断信号がマスク不能割込端子に入力したことに応じて、払出制御基板３７に向けて電力供給停止時処理の実行を指定する払出制御コマンドを送信するようにしてもよい。この場合、払出制御用ＣＰＵ３７１は、電力供給停止時処理の実行を指定する払出制御コマンドを受信すると、電力供給停止時処理（図５１〜図５３）を開始する。
さらに、払出制御基板３７以外の他のサブ基板（図柄制御基板８０、ランプ制御基板３５、音制御基板７０）についても上記のような構成とするようにしてもよい。
【０５２８】
なお、上述した実施の形態において、「特定遊技状態」とは、所定の遊技価値が付与された遊技者にとって有利な状態を意味する。具体的には、「特定遊技状態」は、例えば、例えば可変入賞球装置の状態が打球が入賞しやすい遊技者にとって有利な状態（大当り遊技状態）、遊技者にとって有利な状態となるための権利が発生した状態、景品遊技媒体払出の条件が成立しやすくなる状態などの、所定の遊技価値が付与された状態である。
【０５２９】
また、上述した実施の形態において、「特別遊技状態」とは、大当りとなりやすい遊技者にとって有利な状態を意味する。具体的には、「特別遊技状態」は、例えば、特別図柄が大当り図柄で揃う確率が高確率状態とされる確変状態、単位時間あたりの普通図柄の変動回数が高められる時短状態、可変入賞球装置１５の開成期間や開成回数が高められる開放延長状態などの大当りとなる確率が高められている高確率状態である。なお、時短状態は、可変入賞球装置１５の開放回数が高められていることから単位時間あたりの入賞回数が増加し、単位時間あたりの特別図柄の可変表示回数が高められるので、大当りとなる確率が高められている状態といえる。また、同様に、開放延長状態は、可変入賞球装置１５の開成期間や開成回数が高められていることから単位時間あたりの入賞回数が増加し、単位時間あたりの特別図柄の可変表示回数が高められるので、大当りとなる確率が高められている状態といえる。
【０５３０】
上記の各実施の形態のパチンコ遊技機は、主として、始動入賞にもとづいて可変表示部９に可変表示される特別図柄の停止図柄が所定の図柄の組み合わせになると所定の遊技価値が遊技者に付与可能になる第１種パチンコ遊技機であったが、始動入賞にもとづいて開放する電動役物の所定領域への入賞があると所定の遊技価値が遊技者に付与可能になる第２種パチンコ遊技機や、始動入賞にもとづいて可変表示される図柄の停止図柄が所定の図柄の組み合わせになると開放する所定の電動役物への入賞があると所定の権利が発生または継続する第３種パチンコ遊技機であっても、本発明を適用できる。
【０５３１】
さらに、遊技媒体が遊技球であるパチンコ遊技機に限られず、スロット機等においても、遊技媒体の払い出しを行う電気部品が備えられている場合には本発明を適用することができる。
【０５３２】
【発明の効果】
以上のように、請求項１記載の発明によれば、遊技機を、遊技制御手段が、電気部品制御手段にコマンドを送信するときにサブルーチンコールによって呼び出したコマンド送信プログラムを実行して遊技の進行に応じたコマンドを送信するコマンド送信手段を有し、電源監視手段からの検出信号に応じて制御状態を復旧させるために必要なデータを変動データ記憶手段に保存するための電力供給停止時処理を実行し、電力供給が復帰し所定の復旧条件が成立したときには、変動データ記憶手段に保存されていた記憶内容にもとづいて制御状態を電力供給が停止する前の状態に復旧させる復旧処理を実行し、所定の復旧条件が不成立であったときには、変動データ記憶手段に保持されていた記憶内容を初期化する初期化処理を実行し、コマンド送信手段は、復旧処理にてサブルーチンコールによって呼び出したコマンド送信プログラムを実行することで、電気部品制御手段に電力供給が停止する前の制御状態へ復旧することを示すコマンドを送信する処理を実行し、遊技制御手段が、サブルーチンコールがあったことに応じて、実行されていた制御プログラムのアドレスデータであるプログラムアドレスデータを変動データ記憶手段のスタック領域へ退避させ、スタックポインタにより示されるアドレスによりスタック領域に退避されたデータのうち、次に読み出されるべきデータが格納されているアドレスを特定し、電力供給停止時処理において、スタックポインタにより示されるアドレスデータであるスタックアドレスデータを変動データ記憶手段に退避する処理を行い、電力供給が開始されたときは、初期設定としてスタックポインタに指定アドレスを設定した後、所定の復旧条件が成立したか否かを判定し、復旧処理において、電力供給停止時処理にて変動データ記憶手段に退避したスタックアドレスデータをスタックポインタに復帰させた後にサブルーチンコールを行い、コマンド送信手段により電力供給が停止する前の制御状態へ復旧することを示すコマンドを送信する処理を実行し、該コマンドを送信する処理を実行した後にタイマ割込の設定を行い、該タイマ割込の設定を行った後、スタックポインタにより示されるアドレスによって特定されるプログラムアドレスデータをプログラムカウンタに設定することにより電力供給停止前の状態に復旧させることを特徴としており、復旧処理におけるコマンドを送信するための処理をサブルーチンによって行うことができるようになるので、遊技状態を復旧させるための処理を実行するためのプログラムの容量を小さくすることができ、遊技状態を復旧させるための処理をプログラム構成上効率良く実行することができるという効果を有する。また、復旧条件が成立している場合にのみ制御状態を復旧させることができるようになる。
【０５３６】
請求項２記載の発明では、遊技機への電力供給が開始したときに、遊技制御手段が遊技に関わる制御が可能な状態になる時期を、電気部品制御手段が電気部品の制御が可能な状態になる時期よりも遅い時期となるように規制する起動順序規制手段を備えたので、電力供給開始時に遊技制御手段からのコマンドを受信する電気部品制御手段がコマンドを確実に受信することができるという効果がある。
【０５３７】
請求項３記載の発明では、コマンド送信手段が、復旧処理にて、始動入賞記憶数を指定する始動入賞記憶数指定コマンドを、始動入賞記憶数表示制御手段に対して送信するように構成されているので、始動入賞記憶数指定コマンドを送信するための処理をサブルーチンによって行うことができるようになる。また、遊技が再開されたときに始動入賞記憶数を遊技者に対して確実に報知することができる。
【０５３８】
請求項４記載の発明では、コマンド送信手段が、復旧処理にて、変動データ記憶手段の記憶内容にもとづいて、特別遊技状態であったか否かを判定し、該判定に応じたコマンド送信テーブルをセットした後、サブルーチンコールによって呼び出したコマンド送信プログラムを実行することで、特別遊技状態であるか否かを指定する特別遊技状態指定コマンドを、表示制御手段に対して送信するように構成されているので、特別遊技状態指定コマンドを送信するための処理をサブルーチンによって行うことができるようになる。また、遊技が再開されたときに特別遊技状態であるか否かを遊技者に対して確実に報知することができる。
【図面の簡単な説明】
【図１】 パチンコ遊技機を正面からみた正面図である。
【図２】 ガラス扉枠を取り外した状態での遊技盤の前面を示す正面図である。
【図３】 遊技機を裏面から見た背面図である。
【図４】 各種部材が取り付けられた機構板を遊技機背面側から見た背面図である。
【図５】 球払出装置の構成例を示す分解斜視図である。
【図６】 機構板に設置されている電源基板の露出部分を示す正面図である。
【図７】 遊技制御基板（主基板）の回路構成例を示すブロック図である。
【図８】 払出制御基板の回路構成例を示すブロック図である。
【図９】 図柄制御基板の回路構成例を示すブロック図である。
【図１０】 ランプ制御基板の回路構成例を示すブロック図である。
【図１１】 電源基板の回路構成例を示すブロック図である。
【図１２】 クリアスイッチの他の構成例を示す説明図である。
【図１３】 リセット管理回路の構成例を示すブロック図である。
【図１４】 ＣＰＵ周りの一構成例を示すブロック図である。
【図１５】 タイマ手段の一例であるカウンタの作用を説明するためのタイミング図である。
【図１６】 出力ポートのビット割り当ての一例を示す説明図である。
【図１７】 出力ポートのビット割り当ての一例を示す説明図である。
【図１８】 入力ポートのビット割り当ての一例を示す説明図である。
【図１９】 主基板におけるＣＰＵが実行するメイン処理を示すフローチャートである。
【図２０】 バックアップフラグと遊技状態復旧処理を実行するか否かとの関係の一例を示す説明図である。
【図２１】 遊技状態復旧処理を示すフローチャートである。
【図２２】 ２ｍｓタイマ割込処理を示すフローチャートである。
【図２３】 マスク不能割込処理（電力供給停止時処理）を示すフローチャートである。
【図２４】 マスク不能割込処理（電力供給停止時処理）を示すフローチャートである。
【図２５】 マスク不能割込処理（電力供給停止時処理）を示すフローチャートである。
【図２６】 遊技機への電力供給停止時の電源低下やＮＭＩ信号の様子を示すタイミング図である。
【図２７】 検出信号の入力処理が実行される様子の一例を示すタイミング図である。
【図２８】 ＲＡＭにおけるスイッチタイマの形成例を示す説明図である。
【図２９】 スイッチ処理の一例を示すフローチャートである。
【図３０】 スイッチチェック処理の一例を示すフローチャートである。
【図３１】 賞球処理の一例を示すフローチャートである。
【図３２】 賞球処理の一例を示すフローチャートである。
【図３３】 賞球処理の一例を示すフローチャートである。
【図３４】 スイッチオンチェック処理を示すフローチャートである。
【図３５】 入力判定値テーブルの構成例を示す説明図である。
【図３６】 コマンド送信テーブル等の一構成例を示す説明図である。
【図３７】 制御コマンドのコマンド形態の一例を示す説明図である。
【図３８】 制御コマンドを構成する８ビットの制御信号とＩＮＴ信号との関係を示すタイミング図である。
【図３９】 払出制御コマンドの内容の一例を示す説明図である。
【図４０】 表示制御コマンドの内容の一例を示す説明図である。
【図４１】 ランプ制御コマンドの内容の一例を示す説明図である。
【図４２】 コマンドセット処理の処理例を示すフローチャートである。
【図４３】 コマンド送信処理ルーチンを示すフローチャートである。
【図４４】 賞球個数減算処理の一例を示すフローチャートである。
【図４５】 払出制御用ＣＰＵ周りの一構成例を示すブロック図である。
【図４６】 出力ポートのビット割り当ての一例を示す説明図である。
【図４７】 入力ポートのビット割り当ての一例を示す説明図である。
【図４８】 払出制御基板におけるＣＰＵが実行するメイン処理を示すフローチャートである。
【図４９】 ２ｍｓタイマ割込処理を示すフローチャートである。
【図５０】 払出状態復旧処理を示すフローチャートである。
【図５１】 マスク不能割込処理（電力供給停止時処理）を示すフローチャートである。
【図５２】 マスク不能割込処理（電力供給停止時処理）を示すフローチャートである。
【図５３】 マスク不能割込処理（電力供給停止時処理）を示すフローチャートである。
【図５４】 払出制御手段におけるＲＡＭの一構成例を示す説明図である。
【図５５】 受信コマンドバッファの一構成例を示す説明図である。
【図５６】 払出制御用ＣＰＵのコマンド受信処理の例を示すフローチャートである。
【図５７】 スイッチ処理の例を示すフローチャートである。
【図５８】 払出禁止状態設定処理の例を示すフローチャートである。
【図５９】 コマンド解析実行処理の例を示すフローチャートである。
【図６０】 球貸し制御処理の例を示すフローチャートである。
【図６１】 球貸し制御処理の例を示すフローチャートである。
【図６２】 賞球制御処理の例を示すフローチャートである。
【図６３】 賞球制御処理の例を示すフローチャートである。
【図６４】 電力供給が開始したあとに払出処理が実行されるタイミングの例を示すタイミングチャートである。
【図６５】 遊技機の構成を示すブロック図である。
【図６６】 マスク不能割込処理（電力供給停止時処理）の他の例を示すフローチャートである。
【図６７】 マスク不能割込処理（電力供給停止時処理）の他の例を示すフローチャートである。
【図６８】 マスク不能割込処理（電力供給停止時処理）の他の例を示すフローチャートである。
【図６９】 遊技制御手段における電力供給停止時処理の他の例を示すフローチャートである。
【図７０】 払出制御手段における電力供給停止時処理の他の例を示すフローチャートである。
【図７１】 遊技制御手段の他の構成例の一部を示すブロック図である。
【図７２】 主基板におけるＣＰＵが実行する２ｍｓタイマ割込処理の他の例を示すフローチャートである。
【図７３】 ソフトウェアタイマおよびウォッチドッグタイマ回路の作用を説明するためのタイミング図である。
【図７４】 払出制御手段の他の構成例の一部を示すブロック図である。
【図７５】 払出制御基板におけるＣＰＵが実行するメイン処理の他の例を示すフローチャートである。
【符号の説明】
１ パチンコ遊技機
３１ 遊技制御基板（主基板）
３７ 払出制御基板
５６ ＣＰＵ
３７１ 払出制御用ＣＰＵ
９１０ 電源基板
９０２ 電源監視用ＩＣ（電源監視手段）
９７１ カウンタ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a gaming machine such as a pachinko gaming machine or a slot machine that allows a player to play a predetermined game.
[0002]
[Prior art]
As a gaming machine, a game medium such as a game ball is launched into a game area by a launching device, and when a game medium wins a prize area such as a prize opening provided in the game area, a predetermined number of prize balls are paid out to the player. There is something to be done. Furthermore, there is provided a variable display unit capable of changing the display state, and configured to give a predetermined game value to the player when the display result of the variable display unit is in a predetermined specific display mode. is there.
[0003]
Note that the game value is the right that the state of the variable winning ball device provided in the gaming area of the gaming machine is advantageous for a player who is likely to win a ball, or the advantageous state for a player. Or a condition where the winning ball payout condition is easily established.
[0004]
In a pachinko gaming machine, a combination of a predetermined display mode with a display result of a variable display unit that displays a special symbol is usually referred to as “big hit”. When a big hit occurs, for example, the big winning opening is opened a predetermined number of times, and the game shifts to a big hit gaming state in which a hit ball is easy to win. And in each open period, if there is a prize for a predetermined number (for example, 10) of the big prize opening, the big prize opening is closed. And the number of times the special winning opening is opened is fixed to a predetermined number (for example, 16 rounds). Note that an opening time (for example, 29.5 seconds) is determined for each opening, and even if the number of winnings does not reach a predetermined number, the big winning opening is closed when the opening time elapses. If a predetermined condition (for example, winning in the V zone provided in the big prize opening) is not established at the time when the big prize opening is closed, the big hit gaming state is ended.
[0005]
In addition, in the variable display device, the symbols other than the symbol that becomes the final stop symbol (for example, the middle symbol of the left and right middle symbols) are stopped, swung, and enlarged / reduced in a state in which the symbols continuously match the specific display mode for a predetermined time. Or, the possibility of big hits continues before the final result is displayed due to the deformed state, multiple symbols changing synchronously with the same symbol, or the position of the display symbol changing. An effect that is performed in a state where these are in progress (hereinafter, these states are referred to as reach states) is referred to as reach effect. A variable display including a reach effect is referred to as a reach variable display. In the reach state, the interest of the game is enhanced by making the variation pattern different from the variation pattern in the normal state. Then, when the display result of the symbols variably displayed on the variable display device does not satisfy the condition for reaching the reach state, the state is “missed” and the variable display state is terminated. A player plays a game while enjoying how to generate a big hit.
[0006]
The game progress in the gaming machine is controlled by game control means such as a microcomputer. The identification information, character image, and background image displayed on the variable display unit are controlled by a video display processor (VDP) that generates image data in accordance with instructions from the microcomputer and transfers the image data to the variable display unit side. The program capacity required by the microcomputer is large.
[0007]
Therefore, the identification information displayed on the variable display unit cannot be controlled by the microcomputer of the game control means having a limited memory capacity for storing the program, and is for display control different from the microcomputer of the game control means. A symbol control board equipped with display control means such as a microcomputer is installed. The game control means for controlling the progress of the game needs to transmit a display control command to the display control means.
[0008]
When the payout control means for controlling the prize ball payout is mounted on a payout control board different from the main board on which the game control means is mounted, the progress of the game is performed by the game control means mounted on the main board. Since it is controlled, the number of winning balls based on winning is determined by the game control means and transmitted to the payout control board. On the other hand, the rental of game media is irrelevant to the progress of the game, and is generally controlled by the payout control means without going through the game control means.
[0009]
As described above, various control means are mounted on the gaming machine in addition to the game control means. Then, the game control means for controlling the progress of the game transmits each command indicating an operation instruction according to the game situation to each control means mounted on each control board. Hereinafter, the game control means and other control means may be referred to as electrical component control means, and the board on which the electrical component control means is mounted may be referred to as an electrical component control board.
[0010]
[Problems to be solved by the invention]
As described above, various electrical component control means including game control means are mounted in the gaming machine. In general, each electrical component control means includes a microcomputer. Such an electrical component control means generally performs an initialization process and starts control from an initial state when a power supply voltage rises. Then, an unexpected power failure such as a power failure occurs, and then the power returns to the initial state when the power is restored. Therefore, there is a problem that the game value obtained by the player disappears. In order to prevent such a problem from occurring, the game control is interrupted according to a predetermined signal generated as the power supply voltage value decreases, and the power supply to the gaming machine is stopped at that time. In particular, it may be controlled to store in a storage means (backup storage means) that is backed up and wait for the power supply to be completely stopped. Such a gaming machine resumes the game based on the stored control state when power supply is resumed while the game state is stored in the storage means, so that a disadvantage is given to the player. Is prevented.
[0011]
However, when the game is resumed based on the stored control state as described above, the game control means sends a command for restoring the control state at the time of stopping power supply to other electrical component controls. It is necessary to execute various processes such as transmission to the means. As described above, since the game control means has a limited memory capacity for storing the program, it is preferable to reduce the capacity of the program used for executing the process for restoring the game state as much as possible. For that purpose, it is desirable to be able to more efficiently execute the process for restoring the gaming state.
[0012]
Therefore, an object of the present invention is to provide a gaming machine that can efficiently execute processing for restoring a gaming state.
[0013]
[Means for Solving the Problems]
  The gaming machine according to the present invention isA player can play a predetermined gameA gaming machine that controls the progress of the gameAnd execute game control processing in response to timer interrupts that occur periodicallyGame control means (for example, game control means including the CPU 56, game control means 561 shown in FIG. 65), and a command from the game control meansElectric component control means (for example, a payout control means including a payout control CPU 371), a display for controlling electric parts (for example, ball payout device 97, variable display device 9, electric component 802 shown in FIG. 65) provided in the gaming machine 65. Display control means including control CPU 101, lamp control means including lamp control CPU 351, electrical component control means 801 shown in FIG.In addition, even if the power supply to the gaming machine stops, the fluctuation data storage means (for example, the power-backed RAM 55 provided in the main board 31 or the power-supply backup provided in the payout control board 37 can retain the stored contents for a predetermined period. 65, the fluctuation data storage means 551 shown in FIG. 65, and the state of a predetermined power source used in the gaming machine, and a detection condition (for example, VSL which is a monitoring voltage) related to the stop of power supply to the gaming machine When a (+ 30V) voltage value is reduced to + 22V, a power monitoring unit (for example, a power monitoring IC 902) that outputs a detection signal (for example, a power-off signal, the detection signal shown in FIG. 65) is established. Power supply monitoring means 910a) shown in FIG.Electrical component control meansWhen a command is transmitted to a command, a command transmission program (for example, a program for executing command set processing) called by a subroutine (for example, a subroutine for executing command set processing) is executed and a command corresponding to the progress of the game is transmitted. Command transmission means (for example, a game control means including the CPU 56, command transmission means 562 shown in FIG. 65), and data necessary for restoring the control state in accordance with a detection signal from the power supply monitoring means (for example, the CPU 56 or Processing for stopping power supply for storing data used in the payout control CPU 371 in the fluctuation data storage means (for example, processing shown in FIGS. 23 to 25, processing for stopping power supply in step S450 shown in FIG. 65) )When the power supply is restored and a predetermined restoration condition (for example, the conditions in steps S7 to S9) is satisfied,Recovery processing for restoring the control state to the state before the power supply is stopped based on the stored contents stored in the fluctuation data storage means (for example, the game state recovery processing shown in FIG. 21, the recovery processing in step S100 shown in FIG. 65) )When the predetermined restoration condition is not satisfied, an initialization process (for example, step S11 to step S15) for initializing the stored contents held in the fluctuation data storage unit is executed,The command transmission means executes the command transmission program called by the subroutine call in the recovery process,Electrical component control meansTo the control state before the power supply stopsIndicate thatProcessing for transmitting a command (for example, step S82 to step S85, command transmission processing of step S562a shown in FIG. 65) is executed, and the game control means is executed in response to a subroutine call (for example, step S84). The program address data which is the address data of the control program which has been saved is saved in the stack area (for example, the stack area 552 shown in FIG. 65) of the fluctuation data storage means.,Among the data saved in the stack area by the address indicated by the stack pointer (for example, the stack pointer 563 shown in FIG. 65), the address where the data to be read next is stored is specified. A process of saving the stack address data, which is the address data indicated by the stack pointer, to the variation data storage means (for example, the save process of step S458 and step S450a shown in FIG. 65) is performed.When power supply is started, after setting a specified address in the stack pointer as an initial setting, determine whether or not a predetermined recovery condition is satisfied,In the recovery process,Stack address data (for example, stack address data 552a shown in FIG. 65) saved in the fluctuation data storage means in the power supply stop processTheStack pointerReturn to(For example, step S81, stack pointer setting processing in step S100a shown in FIG. 65)Processing to send a command indicating that the control is restored to the control state before the power supply is stopped by the command transmission means.(For example, step S82 to step S85), Execute the process to send the command, set the timer interrupt, set the timer interrupt, The program address data specified by the address indicated by the tack pointer is set in the program counter to restore the state before stopping power supply.It is characterized by that.
[0017]
  When the power supply to the gaming machine is started, the time when the game control means becomes in a state where control relating to the game is possible,Electrical component control means is electrical componentIt may be configured to include a starting order restricting means (for example, a delay circuit 960) that restricts the time to be later than the time when the control becomes possible.
[0018]
  The electrical component control means includes display control means (for example, display control means including the display control CPU 101) for controlling a variable display device (for example, the variable display device 9) that performs variable display of identification information,Start winning memory number display control means (for example, for display control) for controlling a starting winning memory number display means (for example, the start memory display 18) for displaying the starting winning memory number indicating the number of suspensions of variable display of identification information in the variable display Display control means including CPU 101, lamp control means including lamp control CPU 351)WhenThe command transmission means transmits a start prize memory number designation command (for example, a start prize memory number lamp designation command) for designating the start prize memory number to the start prize memory number display control means in the recovery process. It may be configured as follows.
[0019]
  The electrical component control means includes display control means (for example, display control means including the display control CPU 101) for controlling a variable display device (for example, the variable display device 9) that performs variable display of the identification information. The display result of the identification information displayed on the device is controllable to a specific gaming state (for example, a jackpot gaming state) advantageous to the player when a specific display mode (for example, a jackpot display mode) is achieved,The control result can be controlled to a special gaming state (for example, a probable variation state) that has a high probability that the display result of the identification information becomes a specific display mode. It is determined whether or not it is in a special gaming state, and after setting a command transmission table according to the determination, a command transmission program called by a subroutine call is executed to specify whether or not it is in a special gaming state A special gaming state designation command (for example, a probability change state designation command) may be configured to be transmitted to the display control means.
[0020]
  The electrical component control means includes display control means for controlling a variable display device that performs variable display of identification information,The command transmission means determines whether or not the identification information is being variably displayed based on the stored contents of the fluctuation data storage means in the recovery process, sets the command transmission table according to the determination, and then calls the subroutine call. The command transmission program called by the above is executed. When the identification information is being variably displayed, the identification information designation command for designating the stop identification information after the variable display is designated. When the identification information is not being variably displayed, the previous variable An identification information designation command for designating stop identification information in display may be configured to be transmitted to the display control means.
[0024]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
First, the overall configuration of a pachinko gaming machine that is an example of a gaming machine will be described. FIG. 1 is a front view of a pachinko gaming machine as viewed from the front, and FIG. 2 is a front view showing the front of the game board. In the following embodiments, a pachinko gaming machine will be described as an example. However, the gaming machine according to the present invention is not limited to a pachinko gaming machine, and can be applied to, for example, an image-type gaming machine or a slot machine.
[0025]
The pachinko gaming machine 1 includes an outer frame (not shown) formed in a vertically long rectangular shape and a game frame attached to the inside of the outer frame so as to be openable and closable. Further, the pachinko gaming machine 1 has a glass door frame 2 formed in a frame shape that is provided in the game frame so as to be opened and closed. The game frame includes a front frame (not shown) installed to be openable and closable with respect to the outer frame, a mechanism plate to which mechanism parts and the like are attached, and various parts attached to them (excluding a game board described later). Is a structure including
[0026]
As shown in FIG. 1, the pachinko gaming machine 1 has a glass door frame 2 formed in a frame shape. On the lower surface of the glass door frame 2 is a hitting ball supply tray (upper plate) 3. Under the hitting ball supply tray 3, an extra ball receiving tray 4 for storing game balls that cannot be accommodated in the hitting ball supply tray 3 and a hitting operation handle (operation knob) 5 for firing the hitting ball are provided. A game board 6 is detachably attached to the back surface of the glass door frame 2. The game board 6 is a structure including a plate-like body constituting the game board 6 and various components attached to the plate-like body. A game area 7 is formed on the front surface of the game board 6.
[0027]
Near the center of the game area 7, there is provided a variable display device (special symbol display device) 9 including a plurality of variable display portions each variably displaying a symbol as identification information. The variable display device 9 has, for example, three variable display portions (symbol display areas) of “left”, “middle”, and “right”. A start winning opening 14 is provided below the variable display device 9. The winning ball that has entered the start winning opening 14 is guided to the back of the game board 6 and detected by the start opening switch 14a. A variable winning ball device 15 that opens and closes is provided below the start winning opening 14. The variable winning ball device 15 is opened by a solenoid 16.
[0028]
An open / close plate 20 that is opened by a solenoid 21 in a specific gaming state (big hit state) is provided below the variable winning ball device 15. The opening / closing plate 20 is a means for opening and closing the special winning opening. Of the winning balls guided from the opening / closing plate 20 to the back of the game board 6, the winning ball entering one (V winning area) is detected by the V winning switch 22, and the winning ball from the opening / closing plate 20 is detected by the count switch 23. Is done. On the back of the game board 6, a solenoid 21A for switching the route in the special winning opening is also provided. Also, at the bottom of the variable display device 9, a special symbol start memory display (hereinafter referred to as a start memory display) 18 using four LEDs for displaying the number of effective winning balls that have entered the start winning opening 14, that is, the start memory number. Is provided. Every time there is a valid start prize, the start memory display 18 increases the number of LEDs to be turned on by one. Each time variable display of the variable display device 9 is started, the number of LEDs to be lit is reduced by one.
[0029]
When a game ball wins the gate 32 and is detected by the gate switch 32a, variable display of the normal symbol display 10 is started. In this embodiment, variable display is performed by alternately lighting the left and right lamps (a symbol can be visually recognized when the lamp is lit). For example, if the right lamp is lit when the variable display ends, it is a win. When the stop symbol on the normal symbol display 10 is a predetermined symbol (winning symbol), the variable winning ball device 15 is opened for a predetermined number of times. In the vicinity of the normal symbol display 10, a normal symbol start memory display 41 having a display unit with four LEDs for displaying the number of winning balls entered into the gate 32 is provided. Each time there is a prize at the gate 32, the normal symbol start memory display 41 increases the number of LEDs to be turned on by one. Then, every time variable display on the normal symbol display 10 is started, the number of LEDs to be lit is reduced by one.
[0030]
The gaming board 6 is provided with a plurality of winning holes 29, 30, 33, 39, and winning of the game balls to the winning holes 29, 30, 33 is detected by winning hole switches 29a, 30a, 33a, 39a, respectively. The Each winning opening 29, 30, 33, 39 constitutes a winning area provided in the game board 6 as an area for accepting game media and allowing winning. The start winning port 14 that accepts game media and allows winnings, and the big winning port also constitute a winning area. Decorative lamps 25 blinking during the game are provided around the left and right sides of the game area 7, and an outlet 26 for absorbing a hit ball that has not won a prize is provided below. Two speakers 27 that emit sound effects are provided on the left and right upper portions outside the game area 7. On the outer periphery of the game area 7, a top frame lamp 28a, a left frame lamp 28b, and a right frame lamp 28c are provided. Further, a decoration LED is installed around each structure (such as a big prize opening) in the game area 7. The top frame lamp 28a, the left frame lamp 28b, the right frame lamp 28c, and the decoration LED are examples of a decorative light emitter provided in the gaming machine.
[0031]
In this example, a prize ball lamp 51 that is turned on when there is a remaining number of prize balls is provided in the vicinity of the left frame lamp 28b, and a ball that is turned on in the vicinity of the top frame lamp 28a when the supply ball is cut. A cut lamp 52 is provided. As described above, the pachinko gaming machine 1 of this example is provided with lamps and LEDs as light emitters in various places. Further, FIG. 1 also shows a card unit (prepaid card unit) 50 that is installed adjacent to the pachinko gaming machine 1 and allows a ball lending by inserting a prepaid card.
[0032]
The card unit 50 includes a use indicator lamp 151 that indicates whether or not the card unit 50 is in a usable state, a connection table direction indicator 153 that indicates which side of the pachinko gaming machine 1 corresponds to the card unit 50, a card A card insertion indicator lamp 154 indicating that a card is inserted into the unit 50, a card insertion slot 155 into which a card as a recording medium is inserted, and a card reader / writer mechanism provided on the back surface of the card insertion slot 155 A card unit lock 156 is provided for releasing the card unit 50 when checking the card.
[0033]
The game balls launched from the hit ball launching device enter the game area 7 through the hit ball rail, and then descend the game area 7. When the hit ball enters the start winning opening 14 and is detected by the start opening switch 14a, the variable display device 9 starts variable display (variation) if the variable display of the symbol can be started. If the variable display of the symbol cannot be started, the start memory number is increased by one.
[0034]
The variable display of the special symbol on the variable display device 9 stops when a certain time has elapsed. If the combination of special symbols at the time of stoppage is a jackpot symbol (specific display result), the game shifts to a jackpot gaming state. That is, the opening / closing plate 20 is opened until a predetermined time elapses or a predetermined number (for example, 10) of hit balls wins. When the hit ball enters the V winning area while the opening / closing plate 20 is opened and is detected by the V winning switch 22, a continuation right is generated and the opening / closing plate 20 is opened again. The generation of the continuation right is allowed a predetermined number of times (for example, 15 rounds).
[0035]
When the combination of special symbols in the variable display device 9 at the time of stopping is a combination of jackpot symbols (probability variation symbols) with probability fluctuations, the probability of the next jackpot increases. That is, it becomes a more advantageous state for the player in the probability variation state.
[0036]
When the hit ball wins the gate 32, the normal symbol display unit 10 is in a state where the normal symbol is variably displayed. Further, when the stop symbol on the normal symbol display 10 is a predetermined symbol (winning symbol), the variable winning ball device 15 is opened for a predetermined time. Further, in the probability variation state, the probability that the stop symbol in the normal symbol display 10 becomes a winning symbol is increased, and the opening time and the number of times of opening of the variable winning ball device 15 are increased. That is, the opening time and the number of times of opening of the variable winning ball device 15 can be increased when the stop symbol of the normal symbol is a winning symbol or the stop symbol of the special symbol is a probabilistic symbol. Change to an advantageous state. It should be noted that increasing the number of times of opening is a concept including changing from a closed state to an open state.
[0037]
Next, the structure of the back surface of the pachinko gaming machine 1 will be described with reference to FIG. 3 and FIG. FIG. 3 is a rear view of the gaming machine as seen from the back side. FIG. 4 is a rear view of the mechanism plate to which various members are attached as viewed from the back side of the gaming machine.
[0038]
As shown in FIG. 3, on the back side of the gaming machine, a game control board (main board) 31 on which a variable display control unit 49 including a symbol control board 80 for controlling the variable display device 9, a game control microcomputer, and the like are mounted. Is installed. In addition, a payout control board 37 on which a payout control microcomputer for performing ball payout control is mounted is installed. Further, various decoration LEDs provided on the game board 6, start memory display 18 and normal symbol start memory display 41, decoration lamp 25, top frame lamp 28a provided on the frame side, left frame lamp 28b, right A lamp control board 35 on which lamp control means for controlling lighting of the frame lamp 28c, the prize ball lamp 51 and the ball break lamp 52 is mounted, and a sound control board 70 on which sound control means for controlling sound generation from the speaker 27 are also mounted. Is provided. In addition, a power supply board 910 and a launch control board 91 on which a power supply circuit for generating DC30V, DC21V, DC12V, and DC5V is mounted are provided.
[0039]
On the back side of the gaming machine, a terminal board 160 provided with terminals for outputting various information to the outside of the gaming machine is installed above. The terminal board 160 has at least a ball break terminal for introducing and outputting an output of the ball break detection switch, an award ball terminal for outputting the award ball number signal to the outside, and a ball lending number signal externally output. A ball lending terminal is provided. In addition, an information terminal board (information output board) 34 provided with terminals for outputting various information from the main board 31 to the outside of the gaming machine is installed near the center.
[0040]
The game balls stored in the storage tank 38 pass through the guide rail 39 and, as shown in FIG. 4, reach the ball payout device covered with the prize ball case 40A through the curve rod 186. Above the ball payout device, a ball break switch 187 is provided as a game medium break detection means. When the ball break switch 187 detects a ball break, the payout operation of the ball payout device stops. The ball break switch 187 is a switch for detecting the presence or absence of a game ball in the game ball passage, but the ball break detection switch 167 for detecting the shortage of supply balls in the storage tank 38 is also an upstream portion (storage tank 38). In the vicinity of the head). When the ball break detection switch 167 detects the shortage of game balls, the game machine is replenished to the game machine from the supply mechanism provided on the gaming machine installation island.
[0041]
A large number of game balls as prizes based on winning prizes and game balls based on ball lending requests are paid out and the hitting ball supply tray 3 becomes full, and finally game balls are paid out after the game balls reach the contact port 45. The game ball is guided to the surplus ball receiving tray 4 through the surplus ball passage 46. Further, when the game ball is paid out, the sensing lever 47 presses the full tank switch 48 as the storage state detection means, and the full tank switch 48 as the storage state detection means is turned on. In this state, the rotation of the payout motor in the ball payout device stops, the operation of the ball payout device stops, and the drive of the launching device also stops.
[0042]
As shown in FIG. 4, a ball removal passage 191 is formed on the side of the ball payout device from the curve rod 186 to the discharge port 192 at the lower part of the gaming machine. A ball removal lever 193 is provided above the ball removal passage 191. When the ball removal lever 193 is operated by a game clerk or the like, a game ball passage from the guide rail 39 to the ball removal passage 191 is formed, and the storage tank 38 is provided. The game balls stored inside are discharged from the discharge port 192 to the outside of the gaming machine.
[0043]
FIG. 5 is an exploded perspective view showing a configuration example of the ball dispensing device 97. In this example, a ball payout device 97 is formed inside three cases 140, 141, 142 as the prize ball case 40A. The upper portions of the cases 140 and 141 are provided with holes 170 and 171 communicating with the lower ball passage of the ball break switch 187, and the game balls flow into the ball dispensing device 97 through the holes 170 and 171.
[0044]
The ball payout device 97 includes a payout motor (for example, a stepping motor) 289 serving as a drive source. The rotational force of the payout motor 289 is transmitted to the gear 290 fitted to the rotation shaft of the payout motor 289, and further transmitted to the gear 291 that meshes with the gear 290. A sprocket 292 having a recess is fitted to the central axis of the gear 291. The game balls that have flowed in from the holes 170 and 171 are dropped one by one into the ball passages 293 a and 293 b below the sprocket 292 by the recesses of the sprocket 292.
[0045]
The ball passages (an example of the game medium payout passage) 293a and 293b are provided with a sorting member 311 for switching the flow path of the game balls. The distribution member 311 is driven by a solenoid 310, and at the time of paying out a prize ball, the game ball falls down so that the game ball flows down in one of the flow paths (ball path 293a: an example of a prize game medium path) in the ball paths 293a and 293b. Occasionally, the game ball falls down so that the game ball flows down through the other flow path in the ball paths 293a and 293b (ball path 293b: an example of a rental game medium path). The payout motor 289 and the solenoid 310 are controlled by a payout control CPU mounted on the payout control board 37. The payout control CPU controls the payout motor 289 and the solenoid 310 in accordance with a command from the game control CPU mounted on the main board 31.
[0046]
A prize ball sensor (prize ball count switch) 301A for detecting a game ball paid out by the ball payout device is provided below the flow path selected at the time of paying out the winning ball, and below the flow path selected at the time of lending the ball Is provided with a ball lending sensor (ball lending count switch) 301B for detecting a game ball paid out by the ball paying device. The detection signal of the winning ball count switch 301A and the detection signal of the ball lending count switch 301B are input to the payout control CPU of the payout control board 37. The payout control CPU counts the number of game balls actually paid out based on these detection signals. The detection signal of the prize ball count switch 301A is also input to the CPU of the main board 31. Power is supplied from the power supply board 910 to the ball lending count switch 301B via the payout control board 37. The power supply from the power supply board 910 to the prize ball count switch 301A is made via the main board 31 but may be made via the payout control board 37. A plurality of prize ball sensors and ball lending sensors may be provided. In addition, the prize ball sensor may be provided separately for the main board 31 and for the payout control board 37.
[0047]
A protrusion that forms a payout motor position sensor is formed on the periphery of the gear 291. The protrusions transmit or shield light from a light emitter (not shown) with respect to the light receiving part (not shown) of the payout motor position sensor as the gear 291 rotates, that is, the payout motor 289 rotates. To do. The payout control CPU can recognize the position of the payout motor 289 from the detection signal from the light receiving unit.
[0048]
Further, the ball payout device may be configured to perform both the prize ball payout and the ball lending, but the ball payout device that performs the prize ball payout and the ball payout device that performs the ball lending are provided separately. Also good. Further, for example, the sprocket rotation direction may be changed to separate the award ball payout and the ball lending, or the ball payout device having any structure other than the ball payout device 97 illustrated in the present embodiment. Even if is used, the present invention can be applied.
[0049]
FIG. 6 is a front view showing an exposed portion of the power supply board 910 installed on the mechanism board constituting the game frame. As shown in FIG. 6, most of the power supply substrate 910 overlaps with the main substrate 31, but there is an exposed portion that is exposed to the outside without overlapping with the main substrate 31. In the exposed portion, a power switch 914 for executing or cutting off power supply to the gaming machine 1 and storage content holding means (for example, power supply) included in each board (the main board 31, the payout control board 37, etc.) A clear switch 921 is provided as an operation means for clearing backup data stored in a backup RAM capable of retaining the contents even when stopped. As described above, since the power switch 914 and the clear switch 921 are arranged close to each other, the operation of the clear switch 921 becomes easy.
[0050]
FIG. 7 is a block diagram illustrating an example of a circuit configuration in the main board 31. 7 also shows the payout control board 37, the lamp control board 35, the sound control board 70, the launch control board 91, and the symbol control board 80. The main board 31 includes a basic circuit 53 for controlling the pachinko gaming machine 1 according to a program, a gate switch 32a, a start port switch 14a, a V winning switch 22, a count switch 23, winning port switches 29a, 30a, 33a, 39a, A switch circuit 58 for supplying signals from the tongue switch 48, the ball break switch 187, the prize ball count switch 301A and the clear switch 921 to the basic circuit 53, a solenoid 16 for opening and closing the variable winning ball apparatus 15, and a solenoid for opening and closing the opening and closing plate 20. 21 and a solenoid circuit 59 for driving a solenoid 21A for switching a route in the special winning opening in accordance with a command from the basic circuit 53 is mounted.
[0051]
Although not shown in FIG. 7, the count switch short-circuit signal is also transmitted to the basic circuit 53 via the switch circuit 58. Further, the gate switch 32a, the start port switch 14a, the V winning switch 22, the count switch 23, the winning port switches 29a, 30a, 33a, 39a, the full switch 48, the ball running switch 187, the winning ball count switch 301A, etc. Also, what is called a sensor may be used. That is, the name of the game medium detection means is not limited as long as it is a game medium detection means (game ball detection means in this example) that can detect a game ball. In particular, each of the start port switch 14a, the count switch 23, and the winning port switches 29a, 30a, 33a, and 39a that perform winning detection is also a winning detection means. Note that the winning detection means may be configured to collectively detect the respective game balls that have won separately a plurality of winning openings. In addition, even if a passing gate such as the gate switch 32a is used, if a prize ball is paid out, a game ball entering the passing gate becomes a win, and a switch (for example, a switch provided in the passing gate) The gate switch 32a) becomes a winning detection means.
[0052]
Further, according to the data given from the basic circuit 53, the jackpot information indicating the occurrence of the jackpot, the effective starting information indicating the number of starting winning balls used for starting the variable display of the symbols in the variable display device 9, the probability variation has occurred. An information output circuit 64 for outputting an information output signal such as probability variation information indicating the above to an external device such as a hall computer is mounted.
[0053]
The basic circuit 53 includes a ROM 54 for storing a game control program and the like, a RAM 55 as storage means (means for storing variation data) used as a work memory, a CPU 56 for performing control operations according to the program, and an I / O port unit 57 including. In this embodiment, the ROM 54 and RAM 55 are built in the CPU 56. That is, the CPU 56 is a one-chip microcomputer. The one-chip microcomputer only needs to incorporate at least the RAM 55, and the ROM 54 and the I / O port unit 57 may be externally attached or built-in.
[0054]
Further, a part or all of the RAM (may be a CPU built-in RAM) 55 is a backup RAM that is backed up by a backup power source created in the power supply substrate 910. That is, even if the power supply to the gaming machine is stopped, a part or all of the contents of the RAM 55 is saved for a predetermined period.
[0055]
In this embodiment, a reset signal whose low level indicates a reset state, a low active return signal, and a low active power-off signal are also input from the power supply board 910 to the main board 31. The reset signal and the return signal are input to the AND circuit 161, and the output of the AND circuit 161 is input to the reset terminal of the CPU 56. The power-off signal is input to the non-maskable interrupt (NMI) terminal of the CPU 56.
[0056]
A ball hitting device for hitting and launching a game ball is driven by a drive motor 94 controlled by a circuit on the launch control board 91. Then, the driving force of the drive motor 94 is adjusted according to the operation amount of the operation knob 5. That is, the circuit on the firing control board 91 is controlled so that the hit ball is fired at a speed corresponding to the operation amount of the operation knob 5.
[0057]
In this embodiment, the lamp control means mounted on the lamp control board 35 controls the display of the start memory display 18, the normal symbol start memory display 41 and the decoration lamp 25 provided on the game board. In addition, display control of the top frame lamp 28a, the left frame lamp 28b, the right frame lamp 28c, the prize ball lamp 51, and the ball-out lamp 52 provided on the frame side is performed. In addition, display control of the variable display device 9 for variably displaying the special symbol and the normal symbol display 10 for variably displaying the normal symbol is performed by display control means mounted on the symbol control board 80.
[0058]
FIG. 8 is a block diagram showing components related to payout, such as components of the payout control board 37 and the ball payout device 97. As shown in FIG. 8, the detection signal from the full switch 48 is input to the I / O port unit 57 of the main board 31 via the relay board 71. The detection signal from the ball break switch 187 is also input to the I / O port portion 57 of the main board 31 through the relay board 72 and the relay board 71.
[0059]
The CPU 56 of the main board 31 should stop paying out when the detection signal from the ball-off switch 187 indicates a ball-out state, or when the detection signal from the full-tan switch 48 indicates a full-up state. A payout control command is sent to instruct that this is the case. When receiving a payout control command instructing that payout should be stopped, the payout control CPU 371 of the payout control board 37 stops the ball payout process.
[0060]
Further, the detection signal from the prize ball count switch 301A is input to the I / O port portion 57 of the main board 31 via the relay board 72 and the relay board 71, and also from the payout control board 37 via the relay board 72. Input to the input port 372b. The prize ball count switch 301A is provided in a payout mechanism portion of the ball payout device 97, and detects a prize ball payout ball actually paid out.
[0061]
When there is a winning, a payout control command indicating the number of winning balls is input to the payout control board 37 from the output ports (ports 0, 1) 570, 571 of the main board 31. The output port (output port 1) 571 outputs 8-bit data, and the output port (output port 0) 570 outputs a 1-bit INT signal. A payout control command indicating the number of winning balls is input to the I / O port 372a via the input buffer circuit 373A. The INT signal is input to the interrupt terminal of the payout control CPU 371 via the input buffer circuit 373B. The payout control CPU 371 inputs a payout control command via the I / O port 372a, and drives the ball payout device 97 in accordance with the payout control command to perform prize ball payout. In this embodiment, the payout control CPU 371 is a one-chip microcomputer and incorporates at least a RAM.
[0062]
In the main board 31, buffer circuits 620 and 68A are provided outside the output ports 570 and 571. As the buffer circuits 620 and 68A, for example, general-purpose CMOS-ICs 74HC250 and 74HC14 are used. According to such a configuration, since a signal input from the outside to the inside of the main board 31 is blocked, it is possible to more reliably eliminate a signal line from which a signal may be given from the payout control board 37 to the main board 31. be able to. A noise filter may be provided on the output side of the buffer circuits 620 and 68A.
[0063]
The payout control CPU 371 outputs a ball lending number signal indicating the number of lending balls to the terminal board 160 via the output port 372c. Further, an error signal is output to the error display LED 374 via the output port 372d.
[0064]
Further, a detection signal from the payout motor position sensor for detecting the rotational position of the ball lending count switch 301B and the payout motor 289 is input to the input port 372b of the payout control board 37 via the relay board 72. . The ball lending count switch 301B is provided in a payout mechanism portion of the ball payout device 97, and detects a lending ball actually paid out. The drive signal from the payout control board 37 to the payout motor 289 is transmitted to the payout motor 289 in the payout mechanism portion of the ball payout device 97 via the output port 372c and the relay board 72, and the drive signal to the sorting solenoid 310 is This is transmitted to the sorting solenoid 310 in the payout mechanism portion of the ball payout device 97 via the output port 372e and the relay board 72. The output of the clear switch 921 is also input to the input port 372b.
[0065]
The card unit 50 is equipped with a card unit control microcomputer. In addition, the card unit 50 is provided with a usable display lamp 151, a connecting table direction indicator 153, a card insertion display lamp 154, and a card insertion slot 155 (see FIG. 1). The balance display board 74 is connected with a frequency display LED, a ball lending switch, and a return switch provided in the vicinity of the hitting ball supply tray 3.
[0066]
A ball lending switch signal and a return switch signal are given from the balance display board 74 to the card unit 50 via the payout control board 37 in accordance with the player's operation. Further, a card balance display signal indicating a prepaid card balance and a ball lending display signal are given to the balance display board 74 from the card unit 50 via the payout control board 37. Thus, the balance display board 74 and the card unit 50 are connected via the payout control board 37 without being directly connected. Between the card unit 50 and the payout control board 37, a connection signal (VL signal), a unit operation signal (BRDY signal), a ball lending request signal (BRQ signal), a ball lending completion signal (EXS signal) and a pachinko machine operation signal ( PRDY signal) is exchanged via the input port 372b and the output port 372e. An interface board (not shown) is interposed between the card unit 50 and the payout control board 37, and signals such as a connection signal (VL signal) are exchanged via the interface board.
[0067]
When the power of the pachinko gaming machine 1 is turned on, the payout control CPU 371 of the payout control board 37 outputs a PRDY signal to the card unit 50. The card unit control microcomputer outputs a VL signal. The payout control CPU 371 determines the connected / unconnected state based on the input state of the VL signal. When a card is received in the card unit 50, the ball lending switch is operated and a ball lending switch signal is input, the card unit control microcomputer outputs a BRDY signal to the payout control board 37. When a predetermined delay time elapses from this point, the card unit control microcomputer outputs a BRQ signal to the payout control board 37.
[0068]
Then, the payout control CPU 371 of the payout control board 37 raises the EXS signal to the card unit 50, and when detecting the fall of the BRQ signal from the card unit 50, drives the payout motor 289 to draw a predetermined number of rental balls. Pay to the player. At this time, the sorting solenoid 310 is in a driving state. That is, the ball distribution member 311 is directed to the ball lending side. When the payout is completed, the payout control CPU 371 causes the EXS signal to the card unit 50 to fall. Thereafter, if the BRDY signal from the card unit 50 is not on, prize ball payout control is executed.
[0069]
As described above, all signals from the card unit 50 are input to the payout control board 37. Accordingly, with respect to the ball lending control, no signal is input from the card unit 50 to the main board 31, and there is no room for an illegal signal input from the card unit 50 side to the basic circuit 53 of the main board 31. The power supply voltage AC24V used in the card unit 50 is supplied from the payout control board 37.
[0070]
In this embodiment, a reset signal, a return signal, and a power-off signal are also input from the power supply board 910 to the payout control board 37. The reset signal and the return signal are input to the AND circuit 385, and the output of the AND circuit 385 is input to the reset terminal of the payout control CPU 371. The power-off signal is input to a non-maskable interrupt (NMI) terminal of the payout control CPU 371. Furthermore, at least a part of the RAM (may be a CPU built-in RAM) present on the payout control board 37 is backed up by a backup power source created on the power board 910. That is, even if the power supply to the gaming machine is stopped, at least a part of the contents of the RAM is stored for a predetermined period.
[0071]
In this embodiment, the case where the card unit 50 is installed adjacent to the gaming machine as a separate body from the gaming machine is taken as an example, but the card unit 50 may be integrated with the gaming machine. . Further, the present invention can be applied even when a game ball corresponding to the amount of money is lent out in accordance with coin insertion.
[0072]
FIG. 9 shows the circuit configuration in the symbol control board 80. The LCD (liquid crystal display device) 82, the normal symbol display 10, and the output ports (ports 0 and 2) of the main board 31 are examples of realization of the variable display device 9. It is a block diagram shown with 570,572 and output buffer circuit 620,62A. The output port (output port 2) 572 outputs 8-bit data, and the output port 570 outputs a 1-bit strobe signal (INT signal).
[0073]
The display control CPU 101 operates in accordance with a program stored in the control data ROM 102. When an INT signal is input from the main board 31 via the noise filter 107 and the input buffer circuit 105B, display control is performed via the input buffer circuit 105A. Receive commands. As the input buffer circuits 105A and 105B, for example, general-purpose ICs 74HC540 and 74HC14 can be used. When the display control CPU 101 does not have an I / O port, an I / O port is provided between the input buffer circuits 105A and 105B and the display control CPU 101.
[0074]
Then, the display control CPU 101 performs display control of the screen displayed on the LCD 82 in accordance with the received display control command. Specifically, a command according to the display control command is given to a VDP (video display processor) 103. The VDP 103 reads out necessary data from the character ROM 86. The VDP 103 generates image data to be displayed on the LCD 82 according to the input data, and outputs R, G, B signals and a synchronization signal to the LCD 82.
[0075]
FIG. 9 also shows a reset circuit 83 for resetting the VDP 103, an oscillation circuit 85 for supplying an operation clock to the VDP 103, and a character ROM 86 for storing frequently used image data. The frequently used image data stored in the character ROM 86 is, for example, a person, animal, or an image made up of characters, figures, symbols, or the like displayed on the LCD 82.
[0076]
The input buffer circuits 105A and 105B can pass signals only in the direction from the main board 31 toward the symbol control board 80. Therefore, there is no room for signals to be transmitted from the symbol control board 80 side to the main board 31 side. That is, the input buffer circuits 105A and 105B constitute irreversible information input means together with the input ports. Even if the tampering is added to the circuit in the symbol control board 80, the signal output by the tampering is not transmitted to the main board 31 side.
[0077]
For example, a three-terminal capacitor or a ferrite bead is used as the noise filter 107 that cuts off the high-frequency signal. However, even if noise is added between the substrates due to the presence of the noise filter 107, the influence is eliminated. . A noise filter may also be provided on the output side of the buffer circuits 620 and 62A of the main board 31.
[0078]
FIG. 10 is a block diagram showing signal transmission / reception portions in the main board 31 and the lamp control board 35. In this embodiment, the dot frame lamp 28a, the left frame lamp 28b, the right frame lamp 28c provided on the outside of the game area 7 and the decoration lamp 25 provided on the game board are turned on / off, and a prize ball lamp. 51 and a lamp control command indicating turning on / off of the ball-out lamp 52 are output from the main board 31 to the lamp control board 35. A lamp control command indicating the number of lighting of the start memory display 18 and the normal symbol start memory display 41 is also output from the main board 31 to the lamp control board 35.
[0079]
As shown in FIG. 10, the lamp control command related to the lamp control is output from the output ports (output ports 0 and 3) 570 and 573 of the I / O port unit 57 in the basic circuit 53. The output port (output port 3) 573 outputs 8-bit data, and the output port 570 outputs a 1-bit INT signal. In the lamp control board 35, a control command from the main board 31 is input to the lamp control CPU 351 via the input buffer circuits 355A and 355B. When the lamp control CPU 351 does not include an I / O port, an I / O port is provided between the input buffer circuits 355A and 355B and the lamp control CPU 351.
[0080]
In the lamp control board 35, the lamp control CPU 351 performs the ceiling frame lamp according to the lighting / extinguishing pattern of the ceiling frame lamp 28a, the left frame lamp 28b, the right frame lamp 28c, and the decoration lamp 25 defined according to each control command. 28a, left frame lamp 28b, right frame lamp 28c, and decorative lamp 25 are turned on / off. The on / off signal is output to the top frame lamp 28a, the left frame lamp 28b, the right frame lamp 28c, and the decoration lamp 25. The on / off pattern is stored in the built-in ROM or external ROM of the lamp control CPU 351.
[0081]
In the main board 31, the CPU 56 outputs a control command for instructing the lighting of the prize ball lamp 51 when there is an unpaid prize ball remaining in the stored contents of the RAM 55, and is installed upstream of the payout ball passage on the back of the game board. When the off-ball switch 187 (see FIG. 3) is no longer detecting a game ball, a control command for instructing lighting of the off-ball lamp 52 is output. In the lamp control board 35, each control command is input to the lamp control CPU 351 via the input buffer circuits 355A and 355B. The lamp control CPU 351 turns on / off the prize ball lamp 51 and the ball-out lamp 52 in accordance with these control commands. The on / off pattern is stored in the built-in ROM or external ROM of the lamp control CPU 351.
[0082]
Further, the lamp control CPU 351 outputs a turn-on / off signal to the start memory display 18 and the normal symbol start memory display 41 in accordance with the control command.
[0083]
As the input buffer circuits 355A and 355B, for example, 74HC540 and 74HC14 which are general-purpose CMOS-ICs are used. The input buffer circuits 355A and 355B can pass signals only in the direction from the main board 31 toward the lamp control board 35. Therefore, there is no room for signals to be transmitted from the lamp control board 35 side to the main board 31 side. Even if unauthorized modification is added to the circuit in the lamp control board 35, the signal output by the unauthorized modification is not transmitted to the main board 31 side. Note that a noise filter may be provided on the input side of the input buffer circuits 355A and 355B.
[0084]
In the main board 31, buffer circuits 620 and 63A are provided outside the output ports 570 and 573. As the buffer circuits 620 and 63A, for example, general-purpose CMOS-ICs 74HC250 and 74HC14 are used. According to such a configuration, since a signal input from the outside to the inside of the main board 31 is blocked, it is possible to more reliably eliminate a signal line from which a signal may be given from the lamp control board 35 to the main board 31. be able to. A noise filter may be provided on the output side of the buffer circuits 620 and 63A.
[0085]
FIG. 11 is a block diagram illustrating a configuration example of the power supply substrate 910. The power supply board 910 is installed independently of the electric part control boards such as the main board 31, the symbol control board 80, the sound control board 70, the lamp control board 35, and the payout control board 37, and each electric part control board in the gaming machine and Generates voltage used by mechanical components. In this example, AC24V, VSL (DC + 30V), DC + 21V, DC + 12V, and DC + 5V are generated. Further, a capacitor 916 serving as a backup power source, that is, a memory holding means, is charged from a line of power source for driving DC + 5V, that is, an IC on each substrate. Note that VSL is generated by rectifying and boosting AC24V with a rectifier element in the rectifier circuit 912. VSL is a solenoid driving power source.
[0086]
The power supply board 910 is provided with a power switch 914 for executing or shutting off power supply to each electrical component control board and mechanism component in the gaming machine. The transformer 911 converts AC voltage from the AC power source into 24V. The AC 24V voltage is output to the connector 915. The rectifier circuit 912 also generates a DC voltage of +30 V from AC 24 V and outputs it to the DC-DC converter 913 and the connector 915. The DC-DC converter 913 includes one or a plurality of converter ICs 920 (only one is shown in FIG. 11), generates + 21V, + 12V, and + 5V based on VSL and outputs the generated voltages to the connector 915. A relatively large capacitor 923 is connected to the input side of the converter IC 920. Accordingly, when the power supply to the gaming machine from the outside is stopped, the DC voltage such as + 30V, + 12V, + 5V, etc., decreases relatively slowly. A relatively large capacitor 924 is also connected to the input side of the connector 915. Therefore, the + 30V DC voltage output to the connector 915 is more gradually reduced than the other DC voltages. As a result, the capacitors 923 and 924 serve as an auxiliary drive power source described later. The connector 915 is connected to, for example, a relay board, and power of a voltage necessary for each electric component control board and the mechanism component is supplied from the relay board.
[0087]
However, each connector reaching each electric component control board may be provided on the power supply board 910 to supply each voltage from the power supply board 910 to each board without going through the relay board. Further, in FIG. 11, one connector 915 is representatively shown, but the connector is provided for each electric component control board.
[0088]
The + 5V line from the DC-DC converter 913 branches to form a backup + 5V line. A large-capacitance capacitor 916 is connected between the backup + 5V line and the ground level. The capacitor 916 has a storage state with respect to the backup RAM of the electrical component control board when the power supply to the gaming machine is stopped (a RAM that is backed up by power, that is, a backup storage unit that can be in a storage content holding state even when the power supply is stopped). It becomes a backup power supply that supplies power so that it can be maintained. Further, a backflow preventing diode 917 is inserted between the + 5V line and the backup + 5V line. In this embodiment, +5 V for backup is supplied to the main board 31 and the payout control board 37.
[0089]
A battery that can be charged from a + 5V power supply may be used as the backup power supply. In the case of using a battery, a rechargeable battery is used in which the capacity disappears when a state in which no power is supplied from the +5 V power source continues for a predetermined time. Instead of the capacitors 923 and 924, a battery that can be charged from a + 30V power source may be used. When a battery is used instead of the capacitor 923, a rechargeable battery that can supply power to the award ball count switch 301A and the ball lending count switch 301B is used for a period equal to or longer than a payout confirmation period to be described later. When a battery is used instead of the capacitor 924, a rechargeable battery that can supply power to the sorting solenoid 310 for a period longer than a payout confirmation period described later is used. In addition, said battery does not need to have a charging function, For example, batteries, such as a nickel cadmium battery, an alkaline battery, and a manganese battery, are used.
[0090]
The power supply board 910 is equipped with a power supply monitoring IC 902 as a power supply monitoring circuit. The power monitoring IC 902 detects the occurrence of power supply stoppage to the gaming machine by introducing the VSL voltage and monitoring the VSL voltage. Specifically, when the VSL voltage becomes equal to or lower than a predetermined value (+22 V in this example), a power-off signal is output because power supply is stopped. Therefore, when the prize ball is detected by the prize ball count switch 301A, the power supply stop process can be started. Therefore, it is possible to detect a prize ball without depending on the auxiliary drive power supply for a while after starting the power supply stop process, and the capacity of the capacitor 923 as the auxiliary drive power supply can be reduced. The power supply voltage to be monitored is preferably higher than the power supply voltage (+5 V in this example) of the circuit element mounted on each electric component control board. In this example, VSL, which is a voltage immediately after being converted from AC to DC, is used. A power-off signal from the power monitoring IC 902 is supplied to the main board 31, the payout control board 37, and the like.
[0091]
The predetermined value for the power monitoring IC 902 to detect the stop of power supply is lower than the normal voltage, but is a voltage that allows the CPU on each electrical component control board to operate for a while. Further, the power monitoring IC 902 is configured to monitor a voltage that is higher than a voltage for driving a circuit element such as a CPU (+5 V in this example) and immediately after being converted from AC to DC. Therefore, the monitoring range can be expanded for the voltage required by the CPU. Therefore, more precise monitoring can be performed.
[0092]
Furthermore, when VSL (+ 30V) is used as the monitoring voltage, the voltage supplied to the various switches of the gaming machine is + 12V, so that it can be expected to prevent erroneous switch-on detection at the time of instantaneous power interruption. That is, when the voltage of the + 30V power supply is monitored, it is possible to detect a decrease in the level before + 12V created after the creation of + 30V starts to drop. When the voltage of the + 12V power supply decreases, the switch output becomes on. However, if the + 30V power supply voltage, which decreases faster than + 12V, is monitored and the stop of the power supply is recognized, the power supply is turned on before the switch output shows the on state. It is possible to enter a state of waiting for recovery and not detect switch output.
[0093]
Unlike the input line to the power supply monitoring IC 902 for VSL (+ 30V) as a monitoring voltage, a large-capacitance capacitor is used for the input line to the connector 915 for VSL (+ 30V) as a voltage supplied to a solenoid or a motor. 924 is connected. Therefore, VSL (+30 V) as the monitoring voltage decreases faster than VSL (+30 V) output to the connector 915 to which the large-capacitance capacitor 924 is connected. That is, even after VSL (+30 V) as a monitoring voltage starts to drop, the supply state of VSL (+30 V) as a voltage supplied to a solenoid, a motor, or the like is maintained for a predetermined period. After that, VSL (+ 30V) as the voltage supplied to the solenoid, motor, etc. gradually decreases. Therefore, even when VSL (+30 V) as the monitoring voltage starts to drop, the solenoid, the motor, and the like can be driven for a predetermined period. In addition, the stop of power supply can be recognized before VSL (+30 V) output to the connector 915 starts to drop.
[0094]
Further, since the power monitoring IC 902 is mounted on the power supply board 910 that is separate from the electrical component control board, a power-off signal can be supplied from the power monitoring circuit to the plurality of electrical component control boards. Even if there are any number of electrical component control boards that require a power-off signal, it is only necessary to provide one power supply monitoring means. Therefore, even if each electrical component control means in each electrical component control board performs recovery control described later. The cost of the gaming machine does not increase so much.
[0095]
In the configuration shown in FIG. 11, the detection signal (power cut-off signal) of the power monitoring IC 902 is sent to the respective electric component control boards (for example, the main board 31 and the payout control board 37) via the buffer circuits 918 and 919. For example, a configuration may be adopted in which one detection signal is transmitted to the relay board, and the same signal is distributed from the relay board to each electrical component control board. Further, a buffer circuit corresponding to the number of substrates that require a power-off signal may be provided. Further, regarding the power-off signal output to the main board 31 and the payout control board 37, the monitoring voltage of the power supply monitoring circuit that outputs the power-off signal may be different.
[0096]
As shown in FIG. 11, a clear switch 921 having a push button structure is mounted on the power supply substrate 910. When the clear switch 921 is pressed, a low level (on state) clear switch signal is output and transmitted to the main board 31 or the like via the connector 915. If the clear switch 921 is not pressed, a high level (off state) signal is output.
[0097]
Note that the clear switch 921 may have a configuration other than the push button structure. FIG. 12 is a configuration diagram illustrating another configuration example of the clear switch 921. The clear switch 921 shown in FIG. 12 includes a switching operation unit 921a for selecting and switching “OFF”, “ON”, and “clear”. No signal is generated when “OFF” is selected by the switching operation unit 921a. When “ON” is selected, a high level signal is output. The clear switch 921 may also serve as a switch for switching on / off the power supply to the gaming machine 1. In that case, when “OFF” is selected, the power supply to the gaming machine 1 is stopped (the gaming machine is turned off). When “ON” or “Clear” is selected, power is supplied to the gaming machine 1 (the gaming machine is powered on). Further, when “Clear” is selected, a low-level clear switch signal is output.
[0098]
In this embodiment, since the clear switch 921 is mounted on the power supply board 910, even if the power board 910 is used as it is for the replaced game board 6 in the case of replacement of the game board 6 or the like, In the game board 6, the game state restoration process or the like can be executed as it is. That is, the power supply board 910 can be reused. Note that the clear switch 921 may be mounted in another place instead of the power supply board 910. As another place, for example, a switch board on which the clear switch 921 is mounted, a terminal board on which the clear switch 921 and the power switch 914 are mounted, and the like can be considered.
[0099]
On the power supply board 910, a reset management circuit 940 for supplying a reset signal and a return signal to each board is mounted. The reset management circuit 940 is an implementation example of the activation order control unit.
[0100]
FIG. 13 is a block diagram illustrating a configuration example of the reset management circuit 940. In the reset management circuit 940, the reset IC 651 in the reset circuit 65 sets the output to the low level for a predetermined time determined by the capacity of the external capacitor when the power is turned on, and sets the output to the high level when the predetermined time elapses. That is, the reset signal is raised to a high level to make the CPU 56 operable. Further, the reset IC 651 monitors the power supply voltage of VSL, which is the same as the power supply voltage monitored by the power supply monitoring IC 902, and the voltage value is a predetermined value (than the power supply voltage value at which the power supply monitoring circuit outputs a power-off signal. When the value is less than (low value), the output is set to low level. Therefore, the CPU 56 and the payout control CPU 371 perform a predetermined power supply stop process in response to the power-off signal from the power supply monitoring IC 902, and then are reset (that is, returned to the initial state of the system). .
[0101]
As shown in FIG. 13, the capacitor externally connected to the reset IC 651 is provided with a line branched from a power supply voltage line for introducing a monitoring voltage to the reset IC 651. This capacitor is provided to delay the monitoring voltage introduced into the reset IC 651 from becoming a value equal to or higher than the predetermined value when power supply is started. Therefore, when the power supply is started, the voltage introduced into the reset IC 651 reaches a predetermined value that causes the reset signal to rise to a high level after a predetermined period has elapsed since the power supply started. It will be. This predetermined period is determined by the capacitance of the capacitor, and the period can be lengthened by increasing the capacitance.
[0102]
The output of the reset IC 651 is supplied to the buffer circuits 961 to 964 and the delay circuit 960 via the circuits 941 to 949 in the reset signal circuit 950. The output of the delay circuit 960 is input to the buffer circuit 965. Then, the buffer circuits 961 to 965 are supplied as reset signals to the electric component control boards. Therefore, when the output of the reset IC 651 becomes high level, the CPU in each electric component control board becomes operable.
[0103]
As shown in FIG. 13, the reset signal from the reset IC 651 is input to the NAND circuit 947 and also input to the clear terminal of the counter IC 941 via the inverting circuit (NOT circuit) 944. The counter IC 941 counts the clock signal from the oscillator 943 when the input to the clear terminal becomes low level. The Q5 output of the counter IC 941 is input to the NAND circuit 947 via the NOT circuits 945 and 946. The Q6 output of the counter IC 941 is input to the clock terminal of the flip-flop (FF) 942. The D input of the flip-flop 942 is fixed at a high level, and the Q output is input to an OR circuit (OR circuit) 949. The output of the NAND circuit 947 is introduced into the other input of the OR circuit 949 via the NOT circuit 948. The output of the OR circuit 949 is supplied to each CPU via the buffer circuits 961 to 965. According to such a configuration, when the power is turned on, two reset signals (low level signals) are given to the reset terminal of each CPU, so that each CPU surely starts its operation.
[0104]
For example, the detection voltage of the power supply monitoring circuit (the voltage that outputs the power-off signal) is + 22V, and the detection voltage for setting the reset signal to low level is + 9V. In such a configuration, since the power supply monitoring circuit and the system reset circuit 65 monitor the voltage of the same power supply VSL, the timing at which the voltage monitoring circuit outputs a power-off signal and the system reset circuit 65 reset the system. It is possible to reliably set the difference in timing for outputting the signal within a desired predetermined period. The desired predetermined period is a period from the start of the power supply stop process in response to the power-off signal from the power supply monitoring circuit until the completion of the power supply stop process.
[0105]
The power supply voltage monitored by the power supply monitoring circuit and the system reset circuit 65 may be different. The system reset circuit 65 corresponds to second power supply monitoring means.
[0106]
In this example, the detection condition for the power supply monitoring means to output a detection signal is that the + 30V power supply voltage has dropped to + 22V, and the condition for the reset IC 651 to output a low level that is a reset level is + 30V. The power supply voltage has dropped to + 9V. However, the voltage value used here is an example, and other values may be used.
[0107]
However, although the monitoring range is narrowed, it is also possible to use a + 5V power supply voltage as the monitoring voltage of the power supply monitoring means and the reset IC 651. Even in that case, the detection voltage of the power monitoring circuit is set higher than the detection voltage of the reset IC 651.
[0108]
While power is not supplied from the + 5V power source that is the driving power source of the CPU 56 of the main board 31 and the payout control CPU 371 of the payout control board 37, at least a part of the RAM is backed up by a backup power supply supplied from the power supply board 910. Even if the power to the gaming machine is cut off, the contents are preserved. When the power is restored, the reset signal from the reset management circuit 940 becomes high level, so the CPU 56 and the payout control CPU 371 return to the normal operation state. At that time, since necessary data is stored in the backup RAM, it is possible to return to the gaming state at the time of occurrence of the power failure when recovering from the power failure.
[0109]
FIG. 13 shows a configuration in which a reset signal (low level signal) is given twice to the reset terminal of the CPU of each electrical component control board when the power is turned on, but the reset signal rise timing is only once. When using a CPU that reliably releases reset even if not, the circuit elements denoted by reference numerals 941 to 949 are not necessary. In such a case, the circuit elements indicated by reference numerals 941 to 949 may not be provided. In this case, the output of the reset IC 651 is directly connected to the buffer circuits 961 to 964 and the delay circuit 960.
[0110]
In the above example, the power circuit board 910 is provided with the reset circuit 65 and outputs a reset signal and a return signal to each board such as the main board 31 and the payout control board 37. A configuration may be adopted in which a reset circuit is provided on each substrate such as the control substrate 37.
[0111]
In this embodiment, when power is turned on, the reset IC 651 in the reset circuit 65 delays the rise of the reset signal supplied to the CPU of each electrical component control board for a predetermined time determined by the capacity of the external capacitor. In other words, if the capacitance of the external capacitor of the reset IC 651 is selected to a value that generates a predetermined delay time, the output becomes low level for a predetermined time determined by the capacitance of the external capacitor, and when the predetermined time elapses. The output goes high.
[0112]
Therefore, when the power is turned on, the timing at which the reset signal rises to a high level is delayed so that the reset signal rises to a high level after the power-off signal (NMI signal) from the power monitoring circuit rises to a high level. It is possible to prevent the power-off process from being executed when the power-off signal is in the output state when the reset state is released and the power supply is resumed and restored.
[0113]
In this embodiment, when a reset signal is supplied from the power supply board 910 to the CPU of each electrical component control board, the delay circuit 960 delays the rise of the reset signal for the CPU 56 of the main board 31. Therefore, when the power is turned on, the input signal of the reset terminal included in the CPU 56 of the main board 31 is raised later than when the reset signal supplied to the CPU of another electrical component control board is raised.
[0114]
For example, when the CPU 56 of the main board 31 outputs a control command to another electric component control board, since the CPU in the other electric component control board has already started, the control command is surely received on the electric component on the receiving side. Received by the CPU of the control board.
[0115]
Further, the power supply board 910 is equipped with a counter 971 that is an example of a return signal output unit that measures a standby period and outputs a return signal. The counter 971 counts the clock signal from the oscillator 943 when the power-off signal becomes low level and clearing is solved. When counting up, a high-level pulse is generated as a Q output. The pulse signal is logically inverted by an inversion circuit 972 and input to the buffer circuit 973 and the delay circuit 974. The delay circuit 974 delays the input signal for a predetermined period and inputs the input signal to the buffer circuit 975.
[0116]
The output of the buffer circuit 973 becomes a return signal to the payout control board 37. The output of the buffer circuit 975 is a return signal to the main board 31. The buffer circuits 973 and 975 may be provided on the payout control board 37 and the main board 31.
[0117]
FIG. 14 is a block diagram illustrating a configuration example around the CPU 56 in the main board 31. As shown in FIG. 14, the power-off signal from the power supply monitoring circuit (power supply monitoring means) of the power supply board 910 is connected to the non-maskable interrupt terminal (XNMI terminal) of the CPU 56. As described above, the power supply monitoring circuit is a circuit that detects a power supply voltage drop by monitoring the voltage of any of the various DC power supplies used by the gaming machine. In this embodiment, the power supply voltage of VSL is monitored, and when the voltage value falls below a predetermined value, a low-level power cut-off signal is generated. VSL is the largest DC voltage in the gaming machine, and is +30 V in this example. Therefore, the CPU 56 can confirm the occurrence of power interruption by the interrupt process.
[0118]
As shown in FIG. 14, the reset signal and the return signal from the power supply substrate 910 are input to the AND circuit 161, and the output of the AND circuit 161 is input to the reset terminal (reset signal input unit) of the CPU 56.
[0119]
FIG. 15 is a timing chart for explaining the operation of the counter 971. As shown in FIG. 15A, when the power supply voltage decreases and the voltage value of VSL decreases to the power-off signal output level (+22 V in this example), a power-off signal is generated. Specifically, the power-off signal becomes low level. Then, as will be described later, the CPU 31 and the payout control CPU 371 of the main board 31 start executing the power supply stop process, and when the process ends, enter a loop state (standby state) in which no control is performed.
[0120]
The counter 971 starts counting when the power-off signal becomes low level, but the count-up value is the time for the voltage value of VSL to drop to a voltage capable of generating Vcc after the power-off signal becomes low level. Set as above. That is, at least the power supply voltage is set to be equal to or longer than the time during which the power supply voltage is reduced to a voltage at which the control operation is disabled. Since the counter 971 operates using Vcc as a power source, the count-up value is set to be equal to or greater than the value corresponding to the operable period of the counter 971. Therefore, generally, the counter 971 and other circuit components do not operate before the counter 971 counts up and a return signal is output.
[0121]
When an instantaneous power interruption or the like occurs, as shown in FIG. 15B, the voltage level of VSL is restored after a short period of time drop. When the voltage level of VSL becomes equal to or lower than the power-off signal output level, the power-off signal becomes low level, and the power supply stop process is started. Then, the CPU 56 and the payout control CPU 371 enter a loop state after the end of the power supply stop process. If no control is performed, the loop process cannot be exited. In this case, the counter 971 counts up and a return signal is generated.
[0122]
As shown in FIGS. 7 and 8, in the main board 31 and the payout control board 371, the return signal is input to the reset terminals of the CPU 56 and the payout control CPU 371 via the AND circuits 161 and 385. Therefore, a system reset is applied to the CPU 56 and the payout control CPU 371. As a result, the CPU 56 and the payout control CPU 371 can exit the loop state.
[0123]
FIG. 15B shows a case where a return signal is output immediately after the counter 971 counts up, but the power supply substrate 910 has a delay circuit 974 as shown in FIG. Therefore, the supply timing of the return signal to the CPU 56 of the main board 31 is delayed from the supply timing of the return signal to the payout control CPU 371. That is, the reset release timing of the game control means is delayed with respect to the reset release timing of the payout control means, as in the case where a reset signal is given at the start of normal power supply. Therefore, even when the control operation is restored by the return signal, the game control means is activated with a delay relative to the other electrical component control means.
[0124]
FIGS. 16 and 17 are explanatory diagrams showing output port allocation in this embodiment. As shown in FIG. 16, the output port 0 is an output port for an INT signal of a control command sent to each electrical component control board. The 8-bit data of the payout control command sent to the payout control board 37 is output from the output port 1, and the 8-bit data of the display control command sent to the symbol control board 80 is output from the output port 2. The 8-bit data of the lamp control command sent to the lamp control board 35 is output from the output port 3. Then, as shown in FIG. 17, 8-bit data of the sound control command sent to the sound control board 70 is output from the output port 4.
[0125]
Further, various information output signals from the output port 5 to the information terminal board 34 and the terminal board 160 through the information output circuit 64, that is, output data of information related to control are output. Then, a drive signal from the output port 6 to the solenoid 16 for opening and closing the variable winning ball apparatus 15, the solenoid 21 for opening and closing the opening / closing plate 2 of the big winning opening, and the solenoid 21A for switching the path in the big winning opening. Is output.
[0126]
As shown in FIG. 17, each INT signal (payout control signal INT, display control signal INT, lamp control signal INT) output to the payout control board 37, the symbol control board 80, the lamp control board 35, and the sound control board 70. And an output port (output port 0) for outputting the voice control signal INT) and an output port for outputting the payout control signals CD0 to CD7, the display control signals CD0 to CD7, the ramp control signals CD0 to CD7 and the voice control signals CD0 to CD7. (Output ports 1 to 4) are different ports.
[0127]
Therefore, when outputting the INT signal, the possibility that the payout control signals CD0 to CD7, the display control signals CD0 to CD7, the ramp control signals CD0 to CD7, and the audio control signals CD0 to CD7 are erroneously changed is reduced. Further, when outputting the payout control signals CD0 to CD7, the display control signals CD0 to CD7, the ramp control signals CD0 to CD7, or the audio control signals CD0 to CD7, the possibility of erroneously changing the INT signal is reduced. As a result, a command for each electric component control board is more reliably sent from the game control means of the main board 31. Furthermore, since all the INT signals are output from the output port 0, the burden of the INT signal output process of the game control means is reduced.
[0128]
FIG. 18 is an explanatory diagram showing bit assignment of input ports in this embodiment. As shown in FIG. 18, the detection of the winning port switches 33a, 39a, 29a, 30a, the gate switch 32a, the starting port switch 14a, the count switch 23, and the V winning switch 22 are detected in bits 0 to 7 of the input port 0, respectively. A signal is input. In addition, the award ball count switch 301A, the full switch 48, the ball break switch 187 detection signal, the count switch short-circuit signal, and the clear switch 921 detection signal are input to bits 0 to 4 of the input port 1, respectively. The detection signal from each switch is logically inverted in the switch circuit 58. As described above, the detection signal of the clear switch 921, that is, the operation input of the operation means, is a bit in the same input port as the input port (an input unit having an 8-bit configuration) to which the detection signal of the switch for detecting the game ball is input. (Input port circuit).
[0129]
Next, the operation of the gaming machine will be described. FIG. 19 is a flowchart showing main processing executed by game control means (CPU 56 and peripheral circuits such as ROM and RAM) in the main board 31. When power is turned on to the gaming machine and the input level of the reset terminal becomes high level, the CPU 56 starts main processing after step S1. In the main process, the CPU 56 first performs necessary initial settings.
[0130]
In the initial setting process, the CPU 56 first sets the interrupt prohibition (step S1). Next, the interrupt mode is set to interrupt mode 2 (step S2), and a stack pointer designation address is set to the stack pointer (step S3). Then, the built-in device register is initialized (step S4). Further, after initialization (step S5) of CTC (counter / timer) and PIO (parallel input / output port) which are built-in devices (built-in peripheral circuits), the RAM is set to an accessible state (step S6).
[0131]
The CPU 56 used in this embodiment also incorporates an I / O port (PIO) and a timer / counter circuit (CTC). The CTC includes two external clock / timer trigger inputs CLK / TRG 2 and 3 and two timer outputs ZC / TO 0 and 1.
[0132]
In the CPU 56 used in this embodiment, the following three types of modes are prepared as maskable interrupt modes. When a maskable interrupt occurs, the CPU 56 automatically sets the interrupt disabled state and saves the contents of the program counter on the stack.
[0133]
Interrupt mode 0: The built-in device that issued the interrupt request sends an RST instruction (1 byte) or a CALL instruction (3 bytes) onto the internal data bus of the CPU. Therefore, the CPU 56 executes the instruction at the address corresponding to the RST instruction or the address specified by the CALL instruction. At reset, the CPU 56 automatically enters interrupt mode 0. Therefore, when setting to interrupt mode 1 or interrupt mode 2, it is necessary to perform a process for setting to interrupt mode 1 or interrupt mode 2 in the initial setting process.
[0134]
Interrupt mode 1: When an interrupt is accepted, the mode always jumps to address 0038 (h).
[0135]
Interrupt mode 2: A mode in which the address synthesized from the value (1 byte) of the specific register (I register) of the CPU 56 and the interrupt vector (1 byte: least significant bit 0) output by the built-in device indicates the interrupt address It is. That is, the interrupt address is an address indicated by 2 bytes in which the upper address is the value of the specific register and the lower address is the interrupt vector. Therefore, an interrupt process can be set at an arbitrary address (although it is skipped). Each built-in device has a function of transmitting an interrupt vector when making an interrupt request.
[0136]
Therefore, when the interrupt mode 2 is set, it becomes possible to easily process an interrupt request from each built-in device, and it is possible to install an interrupt process at an arbitrary position in the program. . Furthermore, unlike interrupt mode 1, it is also easy to prepare each interrupt process for each interrupt generation factor. As described above, in this embodiment, the CPU 56 is set to the interrupt mode 2 in step S2 of the initial setting process.
[0137]
Next, the CPU 56 confirms the state of the output signal of the clear switch 921 input via the input port 1 only once (step S7). When the on-state is detected in the confirmation, the CPU 56 executes normal initialization processing (steps S11 to S15). When the clear switch 921 is on (when pressed), a low-level clear switch signal is output. In the input port 1, the clear switch signal is in the high level (see FIG. 18). Further, for example, the game store clerk can easily execute the initialization process by starting the power supply to the gaming machine while the clear switch 921 is turned on. That is, RAM clear or the like can be performed.
[0138]
If the clear switch 921 is not in the on state, whether or not data protection processing of the backup RAM area (for example, power supply stop processing such as addition of parity data) has been performed when power supply to the gaming machine is stopped Confirm (step S8). In this embodiment, when power supply is stopped, a process for protecting data in the backup RAM area is performed. When such protection processing is performed, it is assumed that there is a backup. When it is confirmed that such protection processing is not performed, the CPU 56 executes initialization processing.
[0139]
In this embodiment, whether or not there is backup data in the backup RAM area is confirmed by the state of the backup flag set in the backup RAM area in the power supply stop process. In this example, as shown in FIG. 20, if “55H” is set in the backup flag area, it means that there is a backup (ON state), and if a value other than “55H” is set, there is no backup (OFF). State).
[0140]
After confirming that there is a backup, the CPU 56 performs a data check of the backup RAM area (parity check in this example) (step S9). In this embodiment, clear data (00) is set in the checksum data area, and the checksum calculation start address is set in the pointer. Also, the number of checksum calculations corresponding to the number of data to be checksum is set. Then, the exclusive OR of the contents of the checksum data area and the contents of the RAM area pointed to by the pointer is calculated. The calculation result is stored in the checksum data area, the pointer value is incremented by 1, and the checksum calculation count value is decremented by 1. The above process is repeated until the value of the checksum calculation count becomes zero. When the value of the checksum calculation count becomes 0, the CPU 56 inverts the value of each bit of the contents of the checksum data area and uses the inverted data as the checksum.
[0141]
In the power supply stop process, a checksum is calculated by the same process as described above, and the checksum is stored in the backup RAM area. In step S9, the calculated checksum is compared with the stored checksum. When the power supply is stopped after an unexpected power outage or the like, the data in the backup RAM area should be saved, so the check result (comparison result) is normal (matched). That the check result is not normal means that the data in the backup RAM area is different from the data when the power supply is stopped. In such a case, since the internal state cannot be returned to the state when the power supply is stopped, an initialization process that is executed when the power is turned on is not performed when the power supply is stopped.
[0142]
If the check result is normal, the CPU 56 performs a game state restoration process for returning the internal state of the game control means and the control state of the electric component control means such as the display control means to the state when the power supply is stopped (step S10). ). Then, the saved value of the PC (program counter) stored in the backup RAM area is set in the PC, and the address is restored.
[0143]
In this way, it is possible to accurately return the gaming state to the state when the power supply is stopped by checking whether the data in the backup RAM area is stored using the backup flag and check data such as a checksum. it can. That is, the certainty of the state restoration process based on the data in the backup RAM area is improved. In this embodiment, it is confirmed whether or not the data in the backup RAM area is stored by using both the backup flag and the check data, but only one of them may be used. That is, either the backup flag or the check data may be used as an opportunity for executing the state recovery process.
[0144]
In addition, when “backup exists” is not confirmed according to the status of the backup flag, the initialization process described later is performed without performing the gaming state recovery process described later, so the backup data does not exist. Nevertheless, it is possible to prevent the gaming state restoration process from being executed, and it is possible to return the control state to the initial state by the initialization process.
[0145]
Furthermore, when the check result using the check data is not normal, the initialization process described later is performed without performing the gaming state recovery process described later, so that the contents differ from those at the time of stopping the power supply. It is possible to prevent the gaming state restoration process from being executed based on the backup data that has been made, and the control state can be returned to the initial state by the initialization process.
[0146]
In the initialization process, the CPU 56 first performs a RAM clear process (step S11). In addition, a predetermined work area (for example, a normal symbol determination random number counter, a normal symbol determination buffer, a special symbol left middle right symbol buffer, a special symbol process flag, a payout command storage pointer, a winning ball flag, a ball out flag, a payout A work area setting process for setting an initial value to a flag such as a stop flag for selectively performing processing according to the control state is performed (step S12).
[0147]
Further, the CPU 56 determines whether or not a predetermined payout prohibition condition is satisfied (step S13a), and if the payout prohibition condition is not satisfied, instructs that the payout from the ball payout device 97 is possible. A process of transmitting a payout permission state designation command (hereinafter referred to as a payout enable state designation command) to the payout control board 37 is performed (step S13b). If the payout prohibition condition is satisfied, the control state of the main board 31 is set to the payout prohibition state. In this example, the control state of the main board 31 is prohibited from being dispensed by setting the ball-out flag to a state (ON state) indicating a ball-out state and setting the full-tan flag to a state (ON state) indicating the lower pan full state. Set to state. The payout prohibition condition is, for example, when there is a possibility that the game ball to be paid out cannot be paid out, such as when the ball is out of play or when the lower plate is full, or when the game ball is paid out This is true if it is not appropriate. Accordingly, in step S13a, for example, confirmation of the detection state by the ball break switch 187 and confirmation of the detection state by the full switch 48 are performed. In addition, since the timer interrupt described later is not set at the stage where the determination process of step S13a is executed, a monitoring time (for example, 2 ms) is created by a wait process using a software timer, and the state of the switch described later is changed. By executing processing similar to the monitoring processing (steps S150 to S159), the state of the ball break switch 187 and the full switch 48 is monitored at each monitoring time to determine whether the switch is turned on. What should I do?
[0148]
Further, the CPU 56 executes processing for transmitting an initialization command for initializing other sub-boards (lamp control board 35, sound control board 70, symbol control board 80) to each sub-board (step S14). As an initialization command, a command indicating the initial symbol displayed on the variable display device 9 (for the symbol control board 80) and a command for instructing the extinction of the prize ball lamp 51 and the ball-out lamp 52 (to the lamp control board 35) Etc).
[0149]
In the initialization process, a payout enable state designation command is transmitted to the payout control board 37 when the payout prohibition condition is not satisfied, and when the payout prohibition condition is satisfied, the payout prohibition state designation command (hereinafter, referred to as the payout prohibition condition specifying command). This is referred to as a withdrawal prohibition state designation command). Even if the state of the gaming machine is a state in which the payout from the ball payout device 97 is not possible (a state in which the payout prohibition condition is satisfied), the payout is prohibited by the initialization process in the payout control board 37. There should be no problem as it should be set to state. In the process of transmitting the payable state designation command and the initialization command to other sub-boards, for example, the address of the table (ROM area) in which each command is set is set to the pointer, and the command setting process (see FIG. 42) may be called.
[0150]
Then, a CTC register set in the CPU 56 is set so that a timer interrupt is periodically generated every 2 ms (step S15). That is, a value corresponding to 2 ms is set in a predetermined register (time constant register) as an initial value.
[0151]
When the execution of the initialization process (steps S11 to S15) is completed, the display random number update process (step S17) and the initial value random number update process (step S18) are repeatedly executed in the main process. When the display random number update process and the initial value random number update process are executed, the interrupt disabled state is set (step S16). When the display random number update process and the initial value random number update process are finished, the interrupt enabled state is set. (Step S19). The display random number is a random number for determining a symbol displayed on the variable display device 9, and the display random number update process is a process for updating the count value of the counter for generating the display random number. . The initial value random number update process is a process for updating the count value of the counter for generating the initial value random number. The initial value random number is a random number for determining an initial value of a count value such as a counter for generating a random number for determining whether or not to make a big hit (a big hit determination random number generation counter). In a game control process described later, when the count value of the jackpot determination random number generation counter makes one round, an initial value is set in the counter.
[0152]
Note that when the display random number update process is executed, the interrupt is prohibited. The display random number update process is also executed in the timer interrupt process described later, and thus conflicts with the process in the timer interrupt process. This is to avoid that. That is, if the timer interrupt is generated during the process of step S17 and the counter value for generating the display random number is updated during the timer interrupt process, the continuity of the count value is impaired. There is a case. However, such an inconvenience does not occur if the interrupt is prohibited during the process of step S17.
[0153]
For example, a value specified by a refresh register (R register) is used as the update value in the display random number update process. The R register is a register used as a refresh counter when a dynamic RAM is used, and the CPU 56 has such an R register built therein. The R register is incremented every time the CPU 56 fetches an instruction. In this case, the CPU 56 refers to the value of the R register (1 byte) when updating the random number for determining the variation pattern, masks a predetermined upper bit, and updates the remaining lower bit data to the updated value (display random number). As a value added to the count value of the counter for generating). Specifically, when the random number for updating the left symbol is updated in the range of 0 to 11, and the numerical value in the range of 0 to 7 is used as the update value to be added, When the random number is updated, the lower 3 bits of data in the R register are used. Since random values of 0 to 7 can be obtained from the lower 3 bits of data in the R register, the random value can be used as an updated value with a simple configuration. In addition, since the instruction fetch timing and the display random number update processing execution timing are not synchronized, the count value of the counter for generating the display random number is randomly determined by using the lower bits of the R register as the random number update value. Therefore, the randomness of the displayed display pattern and the variation pattern can be improved. In addition, since the function of the R register is used, the program configuration is simplified, and it becomes possible to flexibly cope with model changes and the like. Furthermore, since the higher bits are masked and used, changing the masking range can cope with the update of random numbers in a plurality of update ranges.
[0154]
FIG. 21 is a flowchart illustrating an example of the game state restoration process. In the game state restoration process, the CPU 56 first performs a stack pointer restoration process (step S81). The value of the stack pointer is saved in a predetermined RAM area (stack pointer save buffer in the work area backed up by power) in the power supply stop process described in detail later. Therefore, in step S81, the RAM area value is set in the stack pointer to return. Specifically, data indicating the address of the stack area saved in the RAM area (stack address data) is set in the stack pointer. Note that the register value and the value of the program counter (PC) when the power supply is stopped are saved in the area pointed to by the restored stack pointer (that is, the stack area).
[0155]
Next, the CPU 56 confirms whether or not the payout is prohibited (step S82). Whether or not the payout is prohibited is determined based on a predetermined work area (for example, a normal symbol determination random number counter, a normal symbol determination buffer, a special symbol left middle right symbol buffer, a special symbol, This is confirmed by a payout stop flag as payout status data in a symbol process flag, a payout command storage pointer, a probability change flag, a winning ball flag, a ball out flag, a full tank flag, a payout stop flag, etc. The payout stop flag is turned on when either the ball break flag or the full tank flag is turned on, and is turned off when both the ball break flag and the full tank flag are turned off. If the payout is prohibited, the control state of the main board 31 is set to the payout prohibited state. In this example, the control state of the main board 31 is prohibited from being dispensed by setting the ball-out flag to a state (ON state) indicating a ball-out state and setting the full-tan flag to a state (ON state) indicating the lower pan full state. Set to state.
[0156]
If it is not in the payout prohibition state, a command transmission table relating to a payout control command (payable state designation command) that instructs the payout control means that payout is possible is set (step S83), and command setting processing is performed. Is called (step S84). In step S83, the head address of the command transmission table (ROM) in which the payout control command of the payable state designation command is stored is set as the address of the command transmission table. In the command transmission table related to the payout enable state designation command, INT data, data of the first byte of the payout control command, and data of the second byte of the payout control command, which will be described later, are set. Note that the stack pointer restored in step S81 is incremented by the call instruction in step S84, and the address data (program address data) of the program being executed is saved in the stack area pointed to by the stack pointer. When the command set process based on the call instruction is completed, the process returns to the address when the command set process is called based on the address data (program address data) saved in the stack area pointed to by the stack pointer.
[0157]
If the payout is prohibited in step S82, a payout control command (payout prohibited state designation command) for instructing stoppage of payout is not transmitted, but in the recovery process (see FIG. 50) on the payout control board 37. There is no problem because it should be set to the withdrawal prohibited state.
[0158]
Since the payout control means cannot recognize the shortage of the supply balls or the full tank of the surplus ball receiving tray 4, if there is no notification from the game control means, the supply ball shortage or the surplus ball receiving tray 4 will be full at the time of recovery from a power failure or the like. Nevertheless, there is a risk of starting the game ball payout process. However, in this embodiment, when the supply ball is not insufficient or the surplus ball receiving tray 4 is not full, a payout control command is transmitted to instruct that payout is possible in the gaming state restoration process, and the payout control command Since the payout control means does not execute the payout process unless the command is received, the payout control means starts the game ball payout process in spite of the shortage of replenishment balls or the surplus ball receiving tray 4 being full. There is no end to it. The processing executed by the payout control means will be described in detail later.
[0159]
Next, the CPU 56 sets a command transmission table related to a display control command for restoring the display state according to the display state of the special symbol in the variable display device 9 when the power supply is stopped (step S85). The set process is called (step S86). In step S85, the head address of the command transmission table (ROM) storing the display control command for restoring the display state is set as the address of the command transmission table. In the command transmission table related to the display control command for restoring the display state, INT data, the first byte data of the payout control command, and the second byte data of the payout control command, which will be described later, are set.
[0160]
The display control command set in step S85 includes a left / right / right symbol designation command for designating a special symbol to be displayed on the variable display device 9 after recovery. For example, if the special symbol is changing when the power supply is stopped, the command transmission table related to the symbol specifying command for specifying the final stop symbol after the change is set, for example, when the power supply is stopped. If the special symbol is stopped, the command transmission table for the symbol designating command for designating the final halt symbol in the previous symbol variation is set. When the display control CPU 101 receives the symbol designating command for the left middle right after the power supply is started, when the display state is restored during the symbol variation, the symbol designation command received after the symbol variation is completed. Depending on, the confirmed symbol (final stop symbol) is displayed. In addition, when the display state is restored while the symbol is stopped, a confirmed symbol (a confirmed symbol in the previous symbol variation) corresponding to the symbol designation command received at a predetermined display timing is displayed. As described above, when the power supply is started, the display state of the variable display device 9 can be resumed from the state before the power is turned off.
[0161]
Further, the display control command set in step S85 includes a display control command (for example, a probability variation state designation command) for notifying the symbol display board 80 that the probability variation state is present. For example, if the probability variation flag that has been backed up is in the on state, a command transmission table related to a display control command that indicates the probability variation state is set in step S85. Note that the probability variation flag is turned on when controlled to a high probability state (a state where a big hit is likely to occur), and is controlled to a normal state (a state where the probability of a big hit is not a high probability). This flag is turned off and is stored in the backup RAM area. When the CPU 101 for display control receives the probability change state designation command, the display control CPU 101 performs display control of the variable display device 9 so as to display in the display mode at the time of probability change (for example, the background color is changed to the color at the time of probability change). As described above, when the power supply is started, the display state of the variable display device 9 can be resumed from the state before the power is turned off.
[0162]
Next, the CPU 56 sets a CTC register provided in the CPU 56 so that a timer interrupt is periodically generated every 2 ms (step S87). That is, a value corresponding to 2 ms is set in a predetermined register (time constant register) as an initial value. As described above, since the timer interrupt is set immediately after transmitting the command for restoring the control state to the sub-board, it becomes easy to synchronize the main board 31 and the sub-board.
[0163]
Thereafter, the CPU 56 clears the backup flag (step S88), that is, resets a flag indicating that a predetermined storage protection process has been executed when the previous power supply was stopped. Therefore, unnecessary information can be prevented from remaining after the control state is restored. Also, the saved values of various registers are read from the stack area and set in various registers (IX register, HL register, DE register, BC register) (step S89). That is, register restoration processing is performed. Each time each register is restored, the value of the stack pointer is decreased. In other words, the value of the stack pointer is updated to point to the previous address in the stack area. If the parity flag is not turned on, an interrupt permission state is set (steps S90 and S91). Finally, the AF register (accumulator and flag register) is restored from the stack area (step S92).
[0164]
Then, the RET instruction is executed. When the RET instruction is executed, the CPU 56 realizes a program return operation by setting the data stored in the area pointed to by the stack pointer in the program counter. However, the return destination here is not the part that called the game state restoration process. This is because the stack pointer restoration process is performed in step S81, and after the register restoration process is completed in step S92, the stack pointer indicating the stack area is executed when the power supply stop process by the NMI is started. Indicates the area where the program address is saved. That is, the return address stored in the stack area pointed to by the returned stack pointer is the address where the NMI occurred when the power supply was last stopped in the program. Therefore, the next RET command in step S92 returns to the address where the NMI occurred when the power supply was stopped. That is, in this example, recovery control is executed based on the address data (program address data) saved in the stack area.
[0165]
As described above, the stack pointer is restored before sending the control command for restoring the gaming state, so the process for sending the command (command set process) can be a subroutine, By calling the subroutine, it is possible to execute a control command transmission process for restoring the gaming state.
[0166]
In a state before returning the stack pointer, the stack pointer has a predetermined value (for example, 0000 (H) or FFFF (H)) set when the power is turned on. Therefore, when a subroutine call instruction is performed without returning the stack pointer, if the value of the stack pointer indicates the highest possible value (for example, FFFF (H)), the contents of the stack pointer based on the call instruction are displayed. There may be a problem that the increment cannot be performed. Further, since the stack pointer does not always point to the address of the stack area (it may point to the area of the ROM 54), there may be a problem that the contents of the program counter cannot be stacked. Further, there is a problem that the data stored in the RAM 55 is erased (erased by overwriting) by stacking the contents of the program counter based on the call instruction.
[0167]
However, in this example, the stack pointer is restored before executing the command transmission process as described above, so that the control command transmission process for restoring the gaming state by the subroutine process is executed. Can do. Therefore, the program capacity used for game control can be reduced, and the required capacity of the ROM 54 can be reduced. Further, the CPU 56 can efficiently perform the game state restoration process.
[0168]
When the timer interrupt occurs, the CPU 56 performs the register saving process (step S20), and then executes the game control processes of steps S21 to S32 shown in FIG. In the register saving process in step S20, the process of saving the address data (program address data) of the program being executed to the stack area indicated by the stack pointer is also executed. Then, in the register restoration process (step S33) after executing the game control process, the address is restored to the address when the timer interrupt is generated based on the address data saved in the stack area. In the game control process, the CPU 56 first inputs detection signals of switches such as the gate switch 32a, the start port switch 14a, the count switch 23, and the winning port switches 29a, 30a, 33a, and 39a through the switch circuit 58. These state determinations are performed (switch processing: step S21).
[0169]
Next, various abnormality diagnosis processes are performed by the self-diagnosis function provided in the pachinko gaming machine 1, and an alarm is issued if necessary according to the result (error process: step S22).
[0170]
Next, a process of updating the count value of each counter for generating each determination random number such as a big hit determination random number used for game control is performed (step S23). The CPU 56 further performs a process of updating the count value of the counter for generating the display random number and the initial value random number (steps S24 and S25).
[0171]
Further, the CPU 56 performs special symbol process processing (step S26). In the special symbol process control, corresponding processing is selected and executed according to a special symbol process flag for controlling the pachinko gaming machine 1 in a predetermined order according to the gaming state. The value of the special symbol process flag is updated during each process according to the gaming state. Further, normal symbol process processing is performed (step S27). In the normal symbol process, the corresponding process is selected and executed according to the normal symbol process flag for controlling the display state of the normal symbol display 10 in a predetermined order. The value of the normal symbol process flag is updated during each process according to the gaming state.
[0172]
Next, the CPU 56 performs a process of setting a display control command related to the special symbol in a predetermined area of the RAM 55 and sending the display control command (special symbol command control process: step S28). In addition, a display control command related to the normal symbol is set in a predetermined area of the RAM 55 and a process of sending the display control command is performed (normal symbol command control process: step S29).
[0173]
Further, the CPU 56 performs information output processing for outputting data such as jackpot information, start information, probability variation information supplied to the hall management computer, for example (step S30).
[0174]
Further, the CPU 56 issues a drive command to the solenoid circuit 59 when a predetermined condition is satisfied (step S31). The solenoid circuit 59 drives the solenoids 16, 21, and 21A in response to a drive command in order to open or close the variable winning ball device 15 or the opening / closing plate 20, or to switch the game ball passage in the special winning opening. To do.
[0175]
Then, the CPU 56 executes a prize ball process for setting the number of prize balls based on the detection signals from the winning opening switches 29a, 30a, 33a, 39a (step S32). Specifically, a payout control command indicating the number of winning balls is output to the payout control board 37 in response to winning detection based on the winning opening switches 29a, 30a, 33a, 39a being turned on. The payout control CPU 371 mounted on the payout control board 37 drives the ball payout device 97 according to a payout control command indicating the number of prize balls. Thereafter, the CPU 56 restores the contents of the register (step S33) and sets the interrupt permitted state (step S34).
[0176]
With the above control, in this embodiment, the game control process is started every 2 ms. In this embodiment, the game control process is executed by the timer interrupt process. However, in the timer interrupt process, for example, only a flag indicating that an interrupt has occurred is set, and the game control process is performed by the main process. May be executed.
[0177]
23 to 25 are flowcharts showing a processing example of a non-maskable interrupt process (power supply stop process) executed in response to a power-off signal from the power supply board 910. The non-maskable interrupt process means a process that cannot be prohibited from being interrupted. When a non-maskable interrupt occurs, the interrupt control mechanism built in the CPU 56 sets the address of the program executed when the non-maskable interrupt occurs (specifically, the next address after completion of execution) as a stack pointer. Is saved in the stack area pointed to by and the value of the stack pointer is increased. That is, the stack pointer value is updated to point to the next address in the stack area.
[0178]
In the power supply stop process, the CPU 56 saves the AF register (accumulator and flag register) in a predetermined backup RAM area (step S451). Further, the interrupt flag is copied to the parity flag (step S452). The parity flag is formed in the backup RAM area. Also, the BC register, DE register, HL register, IX register, and stack pointer are saved in the backup RAM area (steps S454 to S458). When the power is restored, the register contents are restored based on the saved contents, and the interrupt permission / prohibition state is internally set according to the contents of the parity flag. In S458, the stack pointer is saved, but more specifically, data indicating the address of the stack area set in the stack pointer (stack address data) is saved in the backup RAM area.
[0179]
Next, the CPU 56 sets clear data (00) in an appropriate register (step S459), and sets the number of processes (in this example, “7”) in another register (step S460). Further, the address of the output port 0 is set in the IO pointer (step S461). Another register is used as the IO pointer.
[0180]
Then, clear data is set at the address indicated by the IO pointer (step S462), the value of the IO pointer is incremented by 1 (step S463), and the value of the processing number is subtracted by 1 (step S464). The processes of steps S462 to S464 are repeated until the value of the number of processes becomes 0 (step S465). As a result, clear data is set in all the output ports 0 to 6 (see FIGS. 16 and 17). As shown in FIGS. 16 and 17, in this example, “1” is in the on state and “00”, which is the clear data, is set in each output port, so all the output ports are in the off state.
[0181]
As described above, since each output port is turned off, it is reliably prevented that a situation inconsistent with the saved gaming state occurs. In other words, in a gaming machine having a variable winning ball device such as a pachinko gaming machine, the position of the variable winning hole in the variable winning ball device and the installation position of the winning port switch for detecting a winning are determined due to mounting. It must be separated to some extent. If the output port, in particular the output port that outputs the signal for opening the variable winning ball device, is not turned off immediately, the power supply will stop when the power supply is stopped, even though the variable prize opening has been won. There may be a situation in which the execution of the process is started and the winning opening switch is not detected. In that case, it is not stored that there was a winning in the variable winning opening. In other words, the gaming state that is actually occurring (the winning has been) does not match the saved gaming state. However, in this embodiment, since the output port is cleared and the variable winning ball device is closed, it is reliably prevented that a situation inconsistent with the saved gaming state occurs.
[0182]
In addition, since the output port can be cleared in the process of stopping power supply that is executed before the electric component can be driven, before the electric component can be driven. Each electric component controlled by the game control means can be put into an appropriate operation stop state. For example, the operation of the electrical component is stopped after the operation of the electrical component is stopped, such as closing the open large winning opening and closing the open variable winning ball device 15. be able to. Therefore, it is possible to wait for the restoration of power supply in an appropriate stop state.
[0183]
Further, since the electric components are stopped during the power supply stop process, power is not consumed to drive the electric components, and the current used for signal output from the output port Is cut off, so that power consumption can be suppressed although it is in a small amount.
[0184]
Further, in this embodiment, the detection signal of the prize ball count switch 301A is checked for a predetermined period (hereinafter referred to as a payout confirmation period). When the prize ball count switch 301A is turned on, the content of the total prize ball number buffer is reduced by one.
[0185]
In this embodiment, a payout confirmation period measuring counter is used to measure the payout confirmation period. The value of the payout confirmation period measurement counter is decremented by 1 from the initial value m every time a switch detection processing loop (a loop starting from S467 and returning to S467) described below is executed once. It is assumed that the payout confirmation period has ended. In the detection processing loop, although there is an exception, almost constant processing is performed, and therefore m times the time required for one round of the loop corresponds to the payout confirmation period.
[0186]
In order to measure the payout confirmation period, a built-in timer of the CPU 56 may be used. That is, a predetermined value (corresponding to the payout confirmation period) is set in the built-in timer at the start of the switch detection process. Each time the switch detection processing loop is executed once, the count value of the built-in timer is checked. When the count value becomes 0, it is assumed that the payout confirmation period has ended. An interrupt by the internal timer can be used to detect that the value of the internal timer has reached 0, but at this stage, the control content (such as each value stored in the RAM) should not be changed. A program configuration is preferred in which the count value of the built-in timer is read and checked instead of using a program.
[0187]
Also, during the payout confirmation period, the game ball reaches the prize ball count switch 301A from the time when the game ball falls from the ball payout device 97 (for example, when it is sent to the ball passages 293a and 293b below the sprocket 292 shown in FIG. 5). It is set to more than the time until. If the distance from the ball payout device 97 to the prize ball count switch 301A is L, the drop time t during that time is t = √ (2L / g) (g: gravitational acceleration), so the payout confirmation period is longer than that. Set to The specific value of the payout confirmation period varies depending on the value of the distance L and the extent of allowance from the drop time t, but is, for example, about 100 [ms] to 150 [ms].
[0188]
Similarly, when the game control means detects the rental ball payout, a payout confirmation period is set. That is, the time from when the game ball drops from the ball payout device 97 (for example, when it is sent to the ball passages 293a and 293b below the sprocket 292 shown in FIG. 5) to reach the ball lending count switch 301B. Set to Accordingly, if the distance from the ball payout device 97 to the ball lending count switch 301B is L, the drop time t during that time is also t = √ (2L / g) (g: gravitational acceleration). More than that. In this case as well, the specific value of the payout confirmation period varies depending on the value of the distance L and the extent of allowance from the drop time t, but is, for example, about 100 [ms] to 150 [ms].
[0189]
When the distance from the ball payout device 97 to the prize ball count switch 301A is different from the distance from the lending ball count switch 301B, the payout confirmation is made based on the distance of the switch that is far from the ball payout device 97. A period may be determined.
[0190]
At least in the payout confirmation period in which the switch detection process is executed, the prize ball count switch 301A must be in a state where it can detect a game ball. Therefore, in this embodiment, as shown in FIG. 11, a capacitor 923 serving as a relatively large capacity auxiliary drive power source is connected to the input side of the converter IC 920 in the power supply substrate 910. Therefore, even when the power supply to the gaming machine is stopped, the + 12V power supply voltage is maintained in a range in which the switch can be driven for a certain period, and the winning ball count switch 301A becomes operable. The capacity of the capacitor 923 is determined so that the period is equal to or longer than the above-mentioned payout confirmation period.
[0191]
Since the input port and the CPU 56 are also driven by the + 5V power source created by the converter IC 920, they can operate for a relatively long period even when the power supply is stopped.
[0192]
As described above, in this example, the initial value m is set in the payout confirmation period measurement counter (step S466). In step S467, an initial value n corresponding to a time of 2 ms is set in the 2 ms measurement counter. Until the value of the 2 ms measurement counter becomes 0 (step S468), the value of the 2 ms measurement counter is decremented by 1 (step S469).
[0193]
When the value of the 2 ms measurement counter becomes 0, the input of the detection signal of the prize ball count switch 301A is checked. That is, processing similar to the switch processing and switch check processing described later is performed. Specifically, the data input to the input port 1 is input (step S470). Next, clear data (00) is set (step S471). Port input data, in this case, input data from the input port 1 is set as a “comparison value” (step S472). Further, the address of the switch timer for the winning ball count switch 301A is set in the pointer (step S473).
[0194]
Then, the switch timer pointed to by the pointer (switch timer address is set) is loaded (step S474), and the comparison value is shifted to the right (from the upper bit to the lower bit) (step S475). Data of the input port 1 is set as the comparison value. In this case, the detection signal of the winning ball count switch 301A is pushed out to the carry flag.
[0195]
If the value of the carry flag is “1” (step S476), that is, if the detection signal of the prize ball count switch 301A is ON, the value of the switch timer is incremented by 1 (step S477). If the value of the carry flag is “0”, that is, if the detection signal of the prize ball count switch 301A is OFF, clear data is set in the switch timer (step S478). That is, if the switch is off, the value of the switch timer returns to zero.
[0196]
When the value of the switch timer becomes 2 (step S479), 1 is subtracted from the value stored in the total prize ball number storage buffer (step S480), and the value of the prize ball information counter is incremented by 1 (step S481). . If the value of the prize ball information counter is 10 or more (step S482), the value of the prize ball information output counter is incremented by 1 (step S483) and the value of the prize ball information counter is incremented by -10 (step S484).
[0197]
Next, the value of the payout confirmation period measurement counter is decremented by -1 (step S485). If the value is not 0, the process returns to step S467.
[0198]
If the prize ball count switch 301A is turned on within the payout confirmation period by the above processing, the value of the total prize ball number storage buffer is decremented by one. Since the processing for saving the contents of the backup RAM is performed after such switch detection processing, the total winning ball number storage buffer is always decremented by 1 for winning balls that have been paid out. Therefore, it is possible to prevent a contradiction in the stored control state with respect to the game ball payout. In addition, in the switch detection process, the calculation of a prize ball information output number counter for outputting prize ball information to the outside of the gaming machine is also performed, so the prize ball information output to the outside and the actual number of paid-out prize balls are different. There is no such thing.
[0199]
In the above switch detection process, a timer process using a detection period counter is performed. That is, the detection output of the prize ball count switch 301A is checked every 2 ms, and it is considered that the prize ball count switch 301A is reliably turned on when it is detected to be turned on twice in succession. That is, in a predetermined game medium detection determination period (a period for determining whether or not a game medium (paid awarded ball) is detected in the power supply stop process, in this example, a period of 2 ms or more) When ON is detected twice consecutively before and after, it is considered that the payout of one prize ball is completed. In this way, in this example, the game medium detection determination period is the normal game medium detection determination period (a period for determining the presence or absence of a game medium in a normal game state, which is not a process in the power supply stop process. Is a period of 2 ms or more determined by a switch-on determination value (see FIG. 35), which will be described later, and is used in the determination of step S188 in FIG. 33 (described later). Therefore, it is possible to determine whether or not the prize ball count switch 301A is turned on under the same conditions as in normal control. Further, since it is determined whether or not the prize ball count switch 301A is turned on by the same process under the same conditions as the normal control, the switch detection processing module in the power supply stop process and the normal control The switch detection processing module (the processing module in step S21 in FIG. 22 including the processing in FIG. 29 and the processing in FIG. 30) can be a common processing module. That is, the switch detection processing module in the normal control can be used for the switch detection in the power supply stop process. Note that the game medium detection determination period may be a period different from the normal game medium detection determination period. As described above, when the turn-on is detected twice in succession, the prize ball count switch 301A is considered to be surely turned on, so that the switch-on detection is prevented from being erroneously performed. It is possible to reliably detect the award ball that has been issued.
[0200]
In this embodiment, the switch detection process of only the winning ball count switch 301A is performed, but the same switch detection process is also performed for the V winning switch 22 and the count switch related to the start winning opening switch and the big winning opening. May be performed. The same switch detection process may be performed for other winnings. When such an on-check is also performed, even if a power failure occurs immediately after a game ball wins a winning opening, the winning is reliably detected and reflected in the saved game state.
[0201]
When the payout confirmation period has elapsed (step S486), that is, when the value of the payout confirmation period measurement counter becomes 0, the backup specified value (in this example, “55H”) is stored in the backup flag (step S487). The backup flag is formed in the backup RAM area. Next, parity data is created (steps S488 to S497). That is, first, the clear data (00) is set in the checksum data area (step S488), and the checksum calculation start address is set in the pointer (step S489). Also, the number of checksum calculations is set (step S490).
[0202]
Then, the exclusive OR of the contents of the checksum data area and the contents of the RAM area pointed to by the pointer is calculated (step S491). The calculation result is stored in the checksum data area (step S492), the pointer value is incremented by 1 (step S493), and the value of the checksum calculation count is decremented by 1 (step S494). The processes in steps S491 to S494 are repeated until the value of the checksum calculation count becomes 0 (step S495).
[0203]
When the value of the checksum calculation count becomes 0, the CPU 56 inverts the value of each bit of the contents of the checksum data area (step S496). Then, the inverted data is stored in the checksum data area (step S497). This data becomes parity data to be checked when the power is turned on. Next, an access prohibition value is set in the RAM access register (step S498). Thereafter, the built-in RAM 55 cannot be accessed.
[0204]
When the access prohibition value is set in the RAM access register, the CPU 56 enters a standby state (loop state). Therefore, nothing is done until the system is reset.
[0205]
In this embodiment, all RAM areas in which data used in the game control process are stored are backed up. Therefore, the checksum generation process indicating whether or not the contents are correctly stored and the RAM access prevention process for preventing the contents from being rewritten correspond to the process for storing the gaming state.
[0206]
In this embodiment, the power supply stop process is executed according to the NMI. However, the power supply stop signal is connected to the maskable terminal of the CPU 56 and the power supply stop process is executed by the maskable interrupt process. May be. Alternatively, a power-off signal may be input to the input port and the power supply stop process may be executed according to the input port check result.
[0207]
Further, in this embodiment, the register saving process is performed at the beginning of the process activated in response to the power-off signal, but when the register is not used in the switch detection process, after executing the switch detection process, That is, the register saving process can be performed before the backup flag setting and the checksum calculation process. In this case, the register saving process, the backup flag setting process, the checksum calculation process, and the output port off setting process can be regarded as a power supply stop process. Further, even when several registers are used in the switch detection process, the register storage process can be performed before the backup flag setting process and the checksum calculation process for the unused registers.
[0208]
In the above example, the output port clear process is performed before the switch detection process is executed (before step S466). During execution of the power supply stop process, the CPU 56 and the switches are driven by the charging power of the capacitors 923 and 924 and the like. Since the output port clear process is performed before the switch detection process is executed, even if the big prize opening, variable prize winning device, etc. are configured to be driven by electrical components such as solenoids, they must be driven. Rather, the charging power of the capacitor (particularly the capacitor 924) can be effectively used for the power supply stop process.
[0209]
In the above example, when the V winning switch 22 is detected after it is detected that the power is cut off, the solenoid 21 (which operates the member for guiding the big winning opening to the V winning switch). The output port is cleared after the switch detection process is executed. In such a case, when a power failure occurs in a state where the V winning, which is a condition for generating the continuation right, is not generated, the game ball that has entered the big winning opening just before the power failure occurs is guided to the V winning switch 22 side. Can do. Therefore, it is possible to prevent the lapse of the unjust right to continue. In this case, the period corresponding to the above-mentioned payout confirmation period is a predetermined period that is equal to or longer than the time until the game ball that has won the big prize opening reaches the V winning switch 22. When a latch type solenoid is used, the output port clear process is not necessary.
[0210]
In addition, even when the big prize opening is closed by clearing the output port, there is a possibility that there is a game ball in the big prize opening. Therefore, in the switch detection process executed in response to the power-off signal, the count switch 23 is also detected. It is desirable to do. The above-mentioned exceptional processing is the same not only for the first type pachinko gaming machine but also for the second type pachinko gaming machine and the third type pachinko gaming machine.
[0211]
FIG. 26 is a timing chart showing a state of a power supply voltage drop and an NMI signal (= power supply cut-off signal: power supply stop signal) when power supply to the gaming machine is stopped. When the power supply to the gaming machine is stopped, the voltage value of the monitoring voltage (the voltage input to the power supply monitoring IC 902) in the VSL that is the highest DC power supply voltage gradually decreases. In this example, when the voltage drops to +22 V, a power cut-off signal is output from the power monitoring IC 902 mounted on the power board 910 (becomes a low level).
[0212]
The power-off signal is introduced into the electrical component control board (in this embodiment, the main board 31 and the payout control board 37) and input to the NMI terminals of the CPU 56 and the payout control CPU 371. The CPU 56 and the payout control CPU 371 execute predetermined power supply stop processing by NMI processing.
[0213]
When the voltage value of VSL further decreases to a predetermined value (+9 V in this example), the output of the system reset circuit mounted on the main board 31 and the payout control board 37 becomes low level, and the CPU 56 and payout control CPU 371 enters a system reset state. Note that the CPU 56 and the payout control CPU 371 have completed the power supply stop process before being set to the system reset state.
[0214]
When the voltage value of VSL is further decreased to be lower than a voltage capable of generating Vcc (+5 V for driving various circuits), each circuit cannot be operated on each substrate. However, at least the main board 31 and the payout control board 37 execute the power supply stop process, and the CPU 56 and the payout control CPU 371 are in the system reset state.
[0215]
As described above, in this embodiment, the power supply monitoring circuit monitors the voltage of the highest power supply VSL among the DC voltages used in the gaming machine, and the voltage drops when the voltage of the power supply falls below a predetermined value. Generates a signal (power failure detection signal). As shown in FIG. 26, at the timing when the power-off signal is output, the IC drive voltage is still a voltage value that can sufficiently drive various circuit elements. Therefore, an operation time is ensured for the CPU 56 of the main board 31 operating with the IC drive voltage to perform a predetermined power supply stop process.
[0216]
Here, the power supply monitoring circuit monitors the voltage branched from the highest power supply VSL among the DC voltages used in the gaming machine, but the timing of generating the power-off signal operates with the IC drive voltage. The monitoring target voltage may not be the highest voltage of the power supply VSL as long as the operation time for the electrical component control means to perform the predetermined power supply stop process is ensured. In other words, if at least a voltage higher than the driving voltage of the IC or solenoid is monitored, the power-off signal is generated at such a timing that the operation time for the electric component control means to perform the predetermined power supply stop process is secured. be able to. In this example, a voltage branched from the power source VSL is used as a drive voltage for a solenoid or the like. Unlike a line to which a monitoring target voltage is supplied, a large-capacitance capacitor 924 is provided on a line for supplying a drive voltage to a solenoid or the like. Since it is connected, the power-off signal can be generated at a timing when a predetermined period during which the supply of the drive voltage to the solenoid or the like can be continued is secured.
[0217]
When a voltage other than the highest power supply VSL is used as the monitoring target voltage, as described above, the monitoring target voltage is preferably a voltage that can be expected to prevent erroneous switch-on detection when power supply is stopped. That is, since the voltage (switch voltage: for example, the winning ball count switch 301A and the ball lending count switch 301B) supplied to the various switches of the gaming machine is + 12V, the voltage drop is reduced before the + 12V power supply voltage starts to drop. Preferably it can be detected. Therefore, it is preferable to monitor a voltage higher than at least the switch voltage.
[0218]
FIG. 27 is a timing chart showing an example of how detection signal input processing from the payout detection means is executed. In this embodiment, the power-off signal is input to the main board 31 and the payout control board 37 and input to the NMI terminals of the CPU 56 of the main board 31 and the payout control CPU 371. The CPU 56 of the main board 31 executes the above-described power supply stop process by the non-maskable interrupt process.
[0219]
As shown in FIG. 27, when a prize ball payout is executed when the power-off signal is turned on (in this example, changes from a high level to a low level), detection signal input processing from the payout detection means is executed. The prize ball count switch 301A is turned on within the payout confirmation period (detection maintenance period). Therefore, the ball payout executed when the power-off signal is turned on can also be reflected in the total winning ball number buffer when the power supply stop process is executed.
[0220]
When the voltage value of VSL further decreases to a predetermined value (+9 V in this example), the signal from the reset IC 651 input to the main board 31 becomes a low level, and the CPU 56 enters a system reset state. Note that the CPU 56 has completed the power supply stop process before entering the system reset state.
[0221]
When the voltage value of VSL is further decreased to be lower than a voltage capable of generating Vcc (+5 V for driving various circuits), each circuit cannot be operated on each substrate. However, in the main board 31, the power supply stop process is executed, and the CPU 56 is in a system reset state.
[0222]
Note that the payout control CPU 371 on the payout control board 37 similarly enters the system reset state after performing the power supply stop process.
[0223]
Next, a specific example of the switch process (step S21) in the main process will be described. In this embodiment, when the ON state of the detection signal of each switch continues for a predetermined time, it is determined that the switch has been turned ON, and processing corresponding to the switch ON is started. A switch timer is used to measure the predetermined time. The switch timer is a 1-byte counter formed in the backup RAM area, and is incremented by 1 every 2 ms when the detection signal indicates an ON state. As shown in FIG. 28, the switch timer is provided for the number N of detection signals (excluding the detection signal of the clear switch 921). In this embodiment, N = 13. In the RAM 55, the addresses of the switch timers are arranged in the same order as the bit arrangement order of the input ports (from top to bottom shown in FIG. 18).
[0224]
FIG. 29 is a flowchart illustrating a processing example of the switch processing in step S21 in the game control processing. The switch process is first executed in the game control process as shown in FIG. In the switch process, the CPU 56 first inputs data input to the input port 0 (step S101). Next, “8” is set as the number of processes (step S102), and the address of the switch timer for the winning opening switch 33a is set in the pointer (step S103). Then, a switch check processing subroutine is called (step S104).
[0225]
FIG. 30 is a flowchart showing a switch check processing subroutine. In the switch check processing subroutine, the CPU 56 sets port input data, in this case, input data from the input port 0, as a “comparison value” (step S121). Further, clear data (00) is set (step S122). Then, the switch timer pointed to by the pointer (switch timer address is set) is loaded (step S123), and the comparison value is shifted to the right (from the upper bit to the lower bit) (step S124). Data of input port 0 is set as the comparison value. In this case, the detection signal of the winning opening switch 33a is pushed out to the carry flag.
[0226]
If the value of the carry flag is “1” (step S125), that is, if the detection signal of the winning opening switch 33a is on, the switch timer value is incremented by 1 (step S127). If the value after addition is not 0, the addition value is returned to the switch timer (steps S128 and S129). When the value after addition becomes 0, the addition value is not returned to the switch timer. That is, when the value of the switch timer has already reached the maximum value (255), the value is not increased further.
[0227]
If the value of the carry flag is “0”, that is, if the detection signal of the winning opening switch 33a is in the OFF state, clear data is set in the switch timer (step S126). That is, if the switch is off, the value of the switch timer returns to zero.
[0228]
Thereafter, the CPU 56 adds 1 to the pointer (switch timer address) (step S130) and subtracts 1 from the number of processes (step S131). If the number of processes is not 0, the process returns to step S122. Then, the processes of steps S122 to S132 are repeated.
[0229]
The processes in steps S122 to S132 are repeated for the number of processes, that is, eight times, and during that time, the detection signal of the switch input to the 8 bits of the input port 0 is sequentially checked to determine whether it is on or off. If it is ON, the value of the corresponding switch timer is incremented by one.
[0230]
The CPU 56 inputs the data input to the input port 1 in step S105 of the switch process. Next, “4” is set as the processing number (step S106), and the address of the switch timer for the winning ball count switch 301A is set in the pointer (step S107). Then, a switch check processing subroutine is called (step S108).
[0231]
In the switch check processing subroutine, since the above-described processing is executed, the processing in steps S122 to S132 is repeated for the number of processing, that is, four times, and the detection signal of the switch input to the 4 bits of the input port 1 during that time. Then, a check process is sequentially performed to determine whether the state is on or off. If the state is on, the value of the corresponding switch timer is incremented by one.
[0232]
In this embodiment, since the game control process is started every 2 ms, the switch process is also executed once every 2 ms. Therefore, the switch timer is incremented by 1 every 2 ms.
[0233]
31 to 33 are flowcharts showing an example of the prize ball process in step S32 in the game control process. In this embodiment, in the prize ball processing, it is determined whether or not the prize opening switches 33a, 39a, 29a, 30a, the count switch 23, and the start opening switch 14a to be paid out are surely turned on. When turned on, control is performed so that a payout control command indicating the number of award balls is sent to the payout control board 37, and it is determined whether the full tank switch 48 and the ball shortage switch 187 are turned on reliably. Processing such as control to send a predetermined payout control command to the payout control board 37 is performed.
[0234]
In the prize ball process, the CPU 56 sets “1” as the offset of the input determination value table (step S150), and sets “9” as the offset of the address of the switch timer (step S151). The offset “1” in the input determination value table (see FIG. 35) means that the second data “50” in the input determination value table is used. Since the switch timers are arranged in the same order as the bit order of the input ports shown in FIG. 18, the switch timer address offset “9” designates the switch timer corresponding to the full switch 48. Means. Then, a switch-on check routine is called (step S152).
[0235]
The input determination value table is a ROM area in which a determination value for determining that the switch has been turned on when it is detected how many times it is continuously turned on is set for each switch. A configuration example of the input determination value table is shown in FIG. As shown in FIG. 35, the input determination value table includes “2”, “50”, “250”, “30”, “250”, “1” in order from the top, that is, in order from the smallest address value. The judgment value is set. In the switch-on check routine, the judgment value set at the address determined by the head address and the offset value in the input judgment value table is compared with the value of the switch timer determined by the head address and the offset value of the switch timer. If they match, for example, a switch-on flag is set.
[0236]
An example of the switch-on check routine is shown in FIG. In the switch-on check routine, if the value of the switch timer corresponding to the full tank switch 48 matches the full tank switch on determination value “50”, the switch on flag is set (step S153), so the full tank flag is set. (Step S154). Although not explicitly shown in FIG. 31, when the value of the switch timer corresponding to the full tank switch 48 becomes 0, the full tank flag is reset.
[0237]
Further, the CPU 56 sets “2” as the offset of the input determination value table (step S155), and sets “0A (H)” as the offset of the address of the switch timer (step S156). The offset “2” in the input determination value table means that the third data “250” in the input determination value table is used. Also, since the switch timers are arranged in the same order as the bit order of the input ports shown in FIG. 18, the switch timer address offset “0A (H)” is designated by the switch timer corresponding to the ball break switch 187. Means that Then, a switch-on check routine is called (step S157).
[0238]
In the switch-on check routine, if the value of the switch timer corresponding to the ball-out switch 187 matches the ball-out switch-on determination value “250”, the switch-on flag is set (step S158). It is set (step S159). Although not explicitly shown in FIG. 31, when a switch-off timer corresponding to the ball-out switch 187 is prepared and the value becomes 50, the ball-out flag is reset.
[0239]
Then, the CPU 56 confirms whether or not the payout is prohibited (step S160). The payout prohibition state is a state after a payout prohibition state designation command that is a payout control command for instructing the payout control board 37 that payout should be stopped. This is a state in which the payout stop flag is set. If it is not in the payout prohibition state, it is confirmed whether or not the above-described ball-out state flag or full tank flag is turned on (step S161).
[0240]
When either of them changes to the ON state, a payout stop flag is set (step S162), a command transmission table related to a payout prohibition state designation command is set (step S163), and command set processing is called (step S164). In step S163, the head address of the command transmission table (ROM) storing the payout control command of the payout prohibition state designation command is set as the address of the command transmission table. In the command transmission table regarding the payout prohibition state designation command, INT data, data of the first byte of the payout control command, and data of the second byte of the payout control command, which will be described later, are set. In step S161, when one of the flags is already in the on state and the other flag is in the on state, the processing in steps S162 to S164 is not performed.
[0241]
If it is in the payout prohibited state, it is confirmed whether or not both the ball-out state flag and the full tank flag are turned off (step S165). When both are turned off (when a release condition to be described later is satisfied), the payout stop flag is reset (step S166), and a command transmission table related to a payable state designation command is set (step S167). The set process is called (step S168). In step S167, the head address of the command transmission table (ROM) in which the payout control command of the payable state designation command is stored is set as the address of the command transmission table. In the command transmission table related to the payout enable state designation command, INT data, data of the first byte of the payout control command, and data of the second byte of the payout control command, which will be described later, are set.
[0242]
The cancellation condition is a condition for canceling the payout prohibition state, and is a condition that is satisfied when it becomes unnecessary to maintain the payout prohibition state. In this example, the release condition is that, when the payout prohibition state is set, the surplus ball receiving tray 4 is not in a full tank state and is not in a state where the ball is not out of a ball.
[0243]
Further, the CPU 56 sets “0” as the offset of the input determination value table (step S169), and sets “0” as the offset of the switch timer address (step S170). The offset “0” in the input determination value table means that the first data in the input determination value table is used. Further, since the switch timers are arranged in the same order as the bit order of the input ports shown in FIG. 18, the switch timer address offset “0” designates the switch timer corresponding to the winning port switch 33a. Means. Also, “4” is set as the number of repetitions (step S171). Then, a switch-on check routine is called (step S172).
[0244]
In the switch-on check routine, the CPU 56 sets the head address of the input determination value table (see FIG. 35) (step S281). Then, an offset is added to the address (step S282), and a switch-on determination value is loaded from the address after the addition (step S283).
[0245]
Next, the CPU 56 sets the start address of the switch timer (step S284), adds an offset to the address (step S285), and loads the value of the switch timer from the address after the addition (step S286). Since the switch timers are arranged in the same order as the bit order of the input ports shown in FIG. 18, the values of the switch timers corresponding to the switches are loaded.
[0246]
Then, the CPU 56 compares the loaded switch timer value with the switch-on determination value (step S287). If they match, a switch-on flag is set (step 228).
[0247]
In this case, in the switch-on check routine, the switch-on flag is set if the value of the switch timer corresponding to the winning opening switch 33a matches the switch-on determination value “2” (step S173). Then, the switch check-on routine is executed for the number of repetitions initially set (step S176, S177) while the offset of the switch timer address is updated (step S178). For 39a, 29a, 30a, the corresponding switch timer value is compared with the switch-on determination value “2”.
[0248]
When the switch-on flag is set, “10” as the number of prize balls to be paid out is set in the ring buffer (step S174). Then, 10 is added to the stored value (unpaid-out number data) in the total winning ball number storage buffer (step S175). When data is written to the ring buffer, the write pointer is incremented. When data is written to the last area of the ring buffer, the write pointer is updated to point to the first area of the ring buffer.
[0249]
The total winning ball number storage buffer is a buffer for storing a cumulative value of the number of winning balls instructed to the payout control means (however, subtracted when paying out), and is formed in the backup RAM. In this embodiment, when data is written to the ring buffer, an addition process is performed on the stored value of the total prize ball number storage buffer, but a payout control command for instructing the number of prize balls to be paid out is output to the output port. At the time of output, the number of prize balls corresponding to the payout control command to be output may be added to the value stored in the total prize ball number storage buffer.
[0250]
Next, the CPU 56 sets “0” as the offset of the input determination value table (step S179), and sets “5” as the offset of the switch timer address (step S180). The offset “0” in the input determination value table means that the first data in the input determination value table is used. Further, since the switch timers are arranged in the same order as the bit order of the input ports shown in FIG. 18, the switch timer address offset “5” designates the switch timer corresponding to the start port switch 14a. Means. Then, a switch-on check routine is called (step S181).
[0251]
In the switch-on check routine, if the value of the switch timer corresponding to the start port switch 14a matches the switch-on determination value “2”, the switch-on flag is set (step S182). When the switch-on flag is set, “6” as the number of prize balls to be paid out is set in the ring buffer (step S183). Also, 6 is added to the stored value of the total prize ball number storage buffer (step S184).
[0252]
Next, the CPU 56 sets “0” as the offset of the input determination value table (step S185), and sets “6” as the offset of the switch timer address (step S186). The offset “0” in the input determination value table means that the first data in the input determination value table is used. Since the switch timers are arranged in the same order as the bit order of the input ports shown in FIG. 18, the offset “6” of the switch timer address indicates that the switch timer corresponding to the count switch 23 is designated. means. Then, a switch-on check routine is called (step S187).
[0253]
In the switch-on check routine, if the value of the switch timer corresponding to the count switch 23 matches the switch-on determination value “2”, the switch-on flag is set (step S188). When the switch-on flag is set, “15” as the number of prize balls to be paid out is set in the ring buffer (step S189). Further, 15 is added to the stored value of the total winning ball number storage buffer (step S190).
[0254]
If data exists in the ring buffer (step S191), the contents of the ring buffer pointed to by the read pointer are set in the transmission buffer (step S192), and the value of the read pointer is updated (next area of the ring buffer). (Step S193), the command transmission table regarding the number of winning balls is set (Step S194), and the command setting process is called (Step S195). The operation of the command set process will be described in detail later.
[0255]
In step S194, the head address of the command transmission table (ROM) in which the payout control command relating to the number of winning balls is stored is set as the address of the command transmission table. In the command transmission table relating to the number of winning balls, INT data (01 (H)) described later, data of the first byte of the payout control command (F0 (H)), and data of the second byte of the payout control command are set. ing. However, “80 (H)” is set as the second byte data.
[0256]
As described above, when the game control means tries to output a payout control command for instructing the number of prize balls to the payout control board 37, the command transmission table address setting and the transmission buffer setting regarding the number of prize balls are performed. . Then, a payout control command is sent to the payout control board 37 based on the command transmission table related to the number of winning balls and the setting contents of the transmission buffer by command set processing. In step S191, whether or not there is data can be confirmed by the difference between the write pointer and the read pointer. However, a counter indicating the number of unprocessed data in the ring buffer is provided, and there is data by the count value. It may be confirmed whether or not.
[0257]
If the content of the total winning ball number storage buffer is not 0, that is, if there is still a winning ball remaining, the CPU 56 turns on the winning ball paying-in flag (steps S196 and S197).
[0258]
Further, when the winning ball paying out flag is on (step S198), the CPU 56 monitors the number of winning balls actually paid out from the ball paying device 97 and subtracts the stored value in the total winning ball number storage buffer. The number of winning balls to be subtracted is performed (step S199). When the prize ball paying flag changes from on to off, a lamp control command for instructing lighting of the prize ball lamp 51 is sent to the lamp control board 35.
[0259]
When the payout control means receives the payout prohibition state designation command, the payout control means stops both the ball payout as the winning ball and the ball payout as the ball lending. In addition, when a payout enable state designation command is received, a ball payout as a winning ball and a ball payout as a ball lending are both enabled. However, the game control means gives the payout control means a separate payout control command for stopping or restarting the payout of the ball as a prize ball and a payout control command for stopping or restarting the payout of the ball as a ball rental. May be transmitted.
[0260]
In this embodiment, even if the payout is stopped (steps S160 and S165), the processes of steps S169 to S195 are executed. That is, the game control means can send out a payout control command for instructing the number of prize balls even in a payout prohibition state. That is, a command for instructing the number of prize balls is transmitted to the payout control means even in the payout prohibition state, and when the payout prohibition state is cancelled, the payout of the prize balls can be started early. Further, the game control means does not require a large storage area for storing the number of winning balls based on winning in the payout prohibited state.
[0261]
Furthermore, in this embodiment, the processes in steps S169 to S195 are executed regardless of the game medium payout status. That is, the game control means can transmit a payout control command for instructing a new number of winning balls regardless of whether or not the paying out of the number of winning balls designated up to the previous time has been completed. Therefore, it is possible to reduce the processing load related to the payout of the game control means, and it is possible to perform the winning ball payout process quickly.
[0262]
Next, a method for sending a control command from the game control means to each electric component control means will be described. When a control command is to be output from the game control means to another electrical component control board (sub board), the head address of the command transmission table is set. FIG. 36A is an explanatory diagram showing a configuration example of the command transmission table. One command transmission table is composed of 3 bytes, and INT data is set in the first byte. In the command data 1 of the second byte, MODE data of the first byte of the control command is set. Then, in the command data 2 of the third byte, the EXT data of the second byte of the control command is set.
[0263]
Although the EXT data itself may be set in the area of the command data 2, the command data 2 may be set with data for designating the address of the table storing the EXT data. . For example, if bit 7 (work area reference bit) of command data 2 is 0, it indicates that EXT data itself is set in command data 2. Such EXT data is data in which bit 7 is 0. In this embodiment, if the work area reference bit is 1, it indicates that the contents of the transmission buffer are used as EXT data. If the work area reference bit is 1, the other 7 bits may be configured to indicate an offset for designating an address of a table storing EXT data.
[0264]
FIG. 36B is an explanatory diagram showing a configuration example of INT data. Bit 0 in the INT data indicates whether or not a payout control command should be sent to the payout control board 37. If bit 0 is “1”, it indicates that a payout control command should be sent. Therefore, the CPU 56 sets “01 (H)” in the INT data, for example, in a prize ball process (step S32 of the main process). Bit 1 in the INT data indicates whether or not a display control command should be sent to the symbol output control board 80. If bit 1 is “1”, it indicates that a display control command should be sent. Accordingly, the CPU 56 sets “02 (H)” in the INT data, for example, in the special symbol command control process (step S28 of the main process).
[0265]
Bits 2 and 3 of the INT data are bits indicating whether or not a lamp control command and a sound control command should be sent, respectively, and the CPU 56 performs special symbol process processing when it is time to send those commands. Etc., INT data, command data 1 and command data 2 are set in the command transmission table pointed to by the pointer. When these commands are transmitted, the corresponding bit of the INT data is set to “1”, and MODE data and EXT data are set to the command data 1 and the command data 2.
[0266]
In this embodiment, for the payout control command, a ring buffer and a transmission buffer are prepared as shown in FIG. In the prize ball processing, when the prize ball payout condition is established, the number of prize balls according to the established condition is sequentially set in the ring buffer. Further, when a payout control command relating to the number of prize balls is sent, one piece of data is transferred from the ring buffer to the transmission buffer. In the example shown in FIG. 36C, data corresponding to 12 payout control commands can be stored in the ring buffer. That is, there are 12 buffers. Note that the number of buffers in the ring buffer may be a number corresponding to the number of winning openings for generating a prize ball. This is because even when simultaneous winnings occur, it is possible to store payout control command data based on each winning.
[0267]
FIG. 37 is an explanatory diagram showing an example of a command form of a control command sent from the main board 31 to another electrical component control board. In this embodiment, the control command has a 2-byte configuration, the first byte represents MODE (command classification), and the second byte represents EXT (command type). The first bit (bit 7) of the MODE data is always “1”, and the first bit (bit 7) of the EXT data is always “0”. As described above, the control command serving as a command to the electrical component control board is composed of a plurality of data and can be distinguished from each other by the first bit. Note that the command form shown in FIG. 37 is an example, and other command forms may be used. For example, a control command composed of 1 byte or 3 bytes or more may be used. In addition, FIG. 37 illustrates a payout control command sent to the payout control board 37, but the control commands sent to other electrical component control boards have the same configuration.
[0268]
FIG. 38 is a timing chart showing the relationship between the 8-bit control signals CD0 to CD7 and the INT signal constituting the control command for each electrical component control means. As shown in FIG. 38, after the MODE or EXT data is output to the output port (any one of the output port 1 to the output port 4), when the period indicated by A elapses, the CPU 56 outputs the data. The INT signal, which is a signal indicating the above, is set to a high level (ON data). Further, when the period indicated by B elapses thereafter, the INT signal is set to low level (off data). Further, when there is data to be transmitted next, that is, after the MODE data is transmitted, the second byte of data is transmitted to the output port after a period indicated by C. Regarding the second byte data, the periods A and B are the same as in the first byte. In this way, the capture signal is output for each of the MODE and EXT data.
[0269]
The period A is a period required for the CPU 56 to prepare for sending a command, that is, a process required to set a send command in the buffer, and a period for stabilizing data on the control signal line. That is, after the control signals CD0 to CD7 are output on the control signal line, the INT signal as the capture signal is output after a predetermined period (period A: part of the off output period) has elapsed. The period B (ON output period) is a period for stabilizing the INT signal. The period C (a part of the off-output period) is a period set so that the electrical component control means can reliably capture data. During the period of B and C, the data on the signal line does not change. That is, the data output is maintained until the period of B and C elapses.
[0270]
In this embodiment, the payout control command to the payout control board 37, the display control command to the symbol control board 80, the lamp control command to the lamp control board 35, and the sound control command to the sound control board 70 are the same command. It is sent out using a transmission processing routine (common module). Therefore, the period of B and C, that is, the period from when the INT signal related to the first byte rises to when the second byte data starts to be transmitted is longer than the reception processing time in the electrical component control means that takes the longest time for command reception processing. Is set to be longer.
[0271]
Each electrical component control means detects that the INT signal has risen, and starts a 1-byte data capture process, for example, by an interrupt process.
[0272]
Since the period of B and C is longer than the reception processing time in the electrical component control means that takes the longest time for command reception processing, even if the game control means controls the command transmission process for each electrical component control means with the common module Any electric component control means can reliably receive a control command from the game control means.
[0273]
The CPU 56 is ready to send the next data after a predetermined period of time has elapsed after executing the INT signal output process. During the predetermined period (B and C periods), the data is sent before the INT signal output process. Is longer than the period (period A) from when the INT signal starts to be output. As described above, the period A is a stabilization period in the command signal line, and the periods B and C are periods for securing a time required for the receiving side to capture data. Therefore, by making the period A shorter than the periods B and C, it is possible to obtain the effect that the electric component control means on the receiving side can reliably receive the command, and the transmission of one command is completed. This also has the effect of shortening the time required for.
[0274]
FIG. 39 is an explanatory diagram showing an example of the contents of the payout control command. In this example, a plurality of types of payout control commands are used to execute payout control. In the example shown in FIG. 39, the command FF00 (H) with MODE = FF (H) and EXT = 00 (H) is a payout control command (payout enable state designation command) for instructing that payout is possible. is there. A command FF01 (H) with MODE = FF (H) and EXT = 01 (H) is a payout control command (payout prohibition state designation command) for instructing that payout should be prohibited. A command F0XX (H) of MODE = F0 (H) is a payout control command (payout number designation command) for designating the number of winning balls. “XX”, which is EXT, indicates the number of payouts.
[0275]
When the payout control means receives the payout control command of FF01 (H) from the game control means of the main board 31, the payout payout and ball lending are stopped, and when the payout control command of FF00 (H) is received, the payout ball payout And you can rent a ball. When a payout control command for designating the number of prize balls is received, prize ball payout control is performed according to the number designated by the received command.
[0276]
The payout control command is sent only once so that the payout control means can recognize it. In this example, “recognizable” means that the level of the INT signal changes. In this example, “recognizable only once” means that in each of the first and second bytes of the payout control signal. Accordingly, the INT signal is output in a pulse shape (rectangular wave shape) only once.
[0277]
When a control command for each electrical component control board is output to the corresponding output port (output ports 1 to 4), any one of the bits 0 to 3 of the output port 0 is “1” ( However, the bit arrangement in the INT data and the bit arrangement in the output port 0 correspond to each other. Accordingly, when a control command is sent to each electric component control board, the INT signal can be easily output based on the INT data.
[0278]
FIG. 40 is an explanatory diagram showing an example of the content of a display control command sent to the symbol control board 80. In the example shown in FIG. 40, commands 8000 (H) to 80XX (H) (X = any value of 4 bits) are display controls for designating a special symbol variation pattern in the variable display device 9 that variably displays a special symbol. It is a command. Note that the command for specifying the variation pattern also serves as a variation start instruction.
[0279]
Commands 8F00 (H) and 8F01 (H) are special symbol power-on designation commands (an example of initial display mode commands) and normal symbol power-on designation commands (an example of initial display mode commands) that are sent when the power is turned on. is there. The initial display mode command is a command for instructing the mode of the identification information (initial display mode) to be displayed on the variable display device 9 at the start of power supply and instructing the display of the initial display mode. Specifically, the initial display mode command is, for example, that data indicating the initial display mode is stored in a predetermined area of the character ROM 86, and data indicating the initial display mode is read from the predetermined area of the character ROM 86. This is a command for instructing display on the variable display device 9. The initial display mode command is, for example, a command for instructing that the initial display mode is a special symbol of “7”, “8”, “9”, and that the initial display mode is displayed on the variable display device 9. It may be said that. The normal symbol power-on designation command is used when the display control means performs normal symbol fluctuation control. When the normal symbol display 10 is controlled by the lamp control means, it is sent to the symbol control board 80. Not. When receiving the special symbol power-on designation command, the display control means starts control for initial display.
[0280]
Commands 91XX (H), 92XX (H), and 93XX (H) are display control commands for designating a left middle right stop symbol of a special symbol. Command A000 (H) is a display control command (confirmation command) for instructing stop of variable symbol special display.
[0281]
The command BXXX (H) is a display control command that is sent from the start of the big hit game to the end of the big hit game. The command B1XX (H) is a display control command for designating display of the number of times of opening of the big winning opening (number of rounds) during the big hit game. Command B200 (H) is a display control command for designating a display indicating the start of a big hit game when the big hit game is started. The command B2XX (H) (XX = 01 or more) is for designating a display before the big winning opening is released during the big hit game (for example, a display for notifying which round is to be executed from now on). Display control command. The command B400 (H) is a command that is sent a predetermined number of times at a predetermined timing (for example, the number of rounds minus 1 at a timing at which a big hit symbol is displayed between rounds) during a big hit game. This is a display control command (hit symbol display command) for designating symbol display. Command B500 (H) is a display control command for designating a display indicating that the non-specific big hit (non-probable big hit) has ended. Command B 501 (H) is a display control command for designating a display indicating that the specific big hit (probability change big hit) has ended. The command CXXX (H) is a display control command related to the display state of the variable display device 9 which is not related to the special symbol variation and the big hit game. The commands D000 (H) to D400 (H) are display control commands relating to a normal symbol variation pattern.
[0282]
When the display control means of the symbol control board 80 receives the display control command described above from the game control means of the main board 31, the display state of the variable display device 9 and the normal symbol display 10 is changed according to the contents shown in FIG. change.
[0283]
FIG. 41 is an explanatory diagram showing an example of the contents of a lamp control command sent from the main board 31 that controls the game to the lamp control board 35. The lamp control command also has a 2-byte configuration of MODE and EXT. In the example shown in FIG. 41, a command 80XX (X = any value of 4 bits) is a lamp control command for designating a lamp / LED display control pattern corresponding to a special symbol variation pattern in the variable display device 9. The command A0XX (H) is a lamp control command for instructing a lamp / LED display control pattern when the special symbol variable display is stopped. The command BXXX (H) is from the start of the big hit game to the end of the big hit game. Is a lamp control command for instructing a lamp / LED display control pattern. A command 9001 (H) is a lamp control command for instructing a lamp / LED display control pattern during a customer waiting demonstration.
[0284]
Note that the commands 8XXX (H), 9XXX (H), AXXX (H), BXXX (H), and CXXX (H) are ramp control commands sent from the game control means in accordance with the game progress status. When the lamp control means receives the above-described lamp control command from the game control means of the main board 31, the lamp / LED display state is changed in accordance with the contents shown in FIG. Note that the commands 8XXX (H), 9XXX (H), AXXX (H), BXXX (H), and CXXX (H) are used in common, for example, in a common control state with display control commands and voice control commands.
[0285]
The command E0XX (H) is a lamp control command indicating the number of lighting of the start memory display 18. For example, the lamp control means turns on the number of indicators designated by “XX (H)” in the start memory indicator 18. The command E1XX (H) is a lamp control command indicating the number of lighting of the normal symbol start memory display 41. For example, the lamp control means turns on the number of indicators designated by “XX (H)” in the normal symbol start memory indicator 41. That is, these commands are commands for instructing the control of the light emitters provided for informing the information of the reserved number. In addition, the command regarding the number of lighting of the start memory | storage display 18 and the normal symbol start memory | storage display 41 may be comprised so that increase / decrease in the number of lighting may be shown.
[0286]
Commands E200 (H) and E201 (H) are lamp control commands related to the display state of the prize ball lamp 51, and commands E300 (H) and E301 (H) are lamp control commands related to the display state of the ball-out lamp 52. is there. When the lamp control means receives the lamp control command of “E201 (H)” from the game control means of the main board 31, the display state of the prize ball lamp 51 is changed to a display state determined in advance as a case where there is a prize ball remaining. When the lamp control command of “E200 (H)” is received, the display state of the prize ball lamp 51 is set to a display state that is determined in advance as a case where no prize ball remains. When the lamp control command “E300 (H)” is received from the game control means of the main board 31, the display state of the ball-out lamp 52 is changed to the display state with a ball, and the lamp control command “E301 (H)” is set. When received, the display state of the ball-out lamp 52 is changed to the display state during the ball-out. That is, commands E200 and E201 (H) are commands indicating control of a light emitter provided for notifying a player or the like that there is an unsuccessful game ball, and command E300 (H) E301 (H) is a command indicating that the light emitter provided to notify the player or game store clerk that the supply ball has run out is controlled.
[0287]
FIG. 42 is a flowchart illustrating a processing example of command set processing (steps S164, S168, and S195). The command set process is a process including a command output process and an INT signal output process. In the command set process, the CPU 56 first saves the address of the command transmission table (the contents of the pointer as the transmission signal instruction means) to the stack or the like (step S331). Then, the INT data of the command transmission table pointed to by the pointer is loaded into the argument 1 (step S332). The argument 1 is input information for a command transmission process to be described later. Also, the address indicating the command transmission table is incremented by 1 (step S333). Therefore, the address indicating the command transmission table matches the address of the command data 1.
[0288]
Therefore, the CPU 56 reads the command data 1 and sets it as the argument 2 (step S334). The argument 2 is also input information for a command transmission process to be described later. Then, the command transmission processing routine is called (step S335).
[0289]
FIG. 43 is a flowchart showing a command transmission processing routine. In the command transmission processing routine, the CPU 56 sets the data set in the argument 1, that is, the INT data, in the work area determined as the comparison value (step S351). The command transmission flag is a flag indicating whether command transmission processing is being performed, and is stored in a predetermined area of the RAM 55. Next, the CPU 56 sets the number of transmissions = 4 in the work area determined as the number of processes (step S352). Then, the port 1 address for outputting the payout control signal is set to the IO address (step S353). In this embodiment, the port 1 address is the output port address for outputting the payout control signal. The addresses of ports 2 to 4 are the addresses of output ports for outputting display control signals, lamp control signals, and audio control signals.
[0290]
Next, the CPU 56 shifts the comparison value to the right by 1 bit (step S354). As a result of the shift processing, it is confirmed whether or not the carry bit has become 1 (step S355). When the carry bit becomes 1, it means that the rightmost bit in the INT data is “1”. In this embodiment, four shift processes are performed. For example, when it is specified that a payout control command should be sent, the carry bit is set to 1 in the first shift process.
[0291]
When the carry bit becomes 1, the data set in the argument 2, in this case, the command data 1 (that is, MODE data) is output to the address set as the IO address (step S 356). Since the port 1 address is set as the IO address when the first shift processing is performed, the MODE data of the payout control command is output to the port 1 at that time.
[0292]
Next, the CPU 56 adds 1 to the IO address (step S357) and subtracts 1 from the number of processes (step S358). If port 1 is indicated before addition, the address of port 2 is set as the IO address by the addition processing for the IO address. Port 2 is a port for outputting a display control command. Then, the CPU 56 confirms the value of the number of processes (step S359), and if the value is not 0, returns to step S354. In step S354, the shift process is performed again.
[0293]
In the second shift process, the value of bit 1 in the INT data is pushed out, and the carry flag is set to “1” or “0” depending on the value of bit 1. Therefore, it is checked whether or not it is specified that the display control command should be sent. Similarly, it is checked whether or not the lamp control command and the sound control command are to be sent by the third and fourth shift processes. Thus, when each shift process is performed, the IO address corresponding to the control command (payout control command, display control command, lamp control command, sound control command) checked by the shift process is included in the IO address. Is set.
[0294]
Therefore, when the carry flag becomes “1”, a control command is sent to the corresponding output port (port 1 to port 4). That is, a single common module can perform control command transmission processing for each electric component control means.
[0295]
Further, since it is determined to which electrical component control means the control command should be output only by the shift process, the process for determining to which electrical component control means the control command should be output is simplified. It has become.
[0296]
Next, the CPU 56 reads the content of the argument 1 in which the INT data before the start of the shift process is stored (step S360), and outputs the read data to the port 0 (step S361). In this embodiment, the address of port 0 is a port for outputting an INT signal for each control signal, and bits 0 to 4 of port 0 are a payout control INT signal, a display control INT signal, and a ramp, respectively. This is a port for outputting a control INT signal and a sound control INT signal. In the INT data, the bit corresponding to the output bit of the INT signal corresponding to the control command (payout control command, display control command, lamp control command, sound control command) output in the processing of steps S351 to S359 is “1”. It has become. Therefore, the INT signal corresponding to the control command (payout control command, display control command, lamp control command, sound control command) output to any of the ports 1 to 4 becomes high level.
[0297]
Next, the CPU 56 sets a predetermined value in the wait counter (step S362), and subtracts one by one until the value becomes 0 (steps S363 and S364). This process is a process for setting the period B shown in FIG. When the value of the wait counter becomes 0, clear data (00) is set (step S365), and the data is output to port 0 (step S366). Therefore, the INT signal becomes low level. Further, a predetermined value is set in the wait counter (step S362), and 1 is subtracted one by one until the value becomes 0 (steps S368 and S369). This process is a process for setting the period C shown in FIG. However, the actual period of C is the time taken in steps S367 to S369 to the subsequent processing time (the time required for the control to output EXT data if MODE data is output at this time). ) Is added. Thus, even if commands are sent continuously by setting the period C, there is a predetermined period after the completion of the output of one command until the next command transmission is started. As a result, it is possible to easily identify the breaks between successive commands on the side of the electric component control means that receives the commands, and each command is reliably received.
[0298]
Therefore, the value set in the wait counter in step S367 is a value such that the period C is sufficient to ensure that all electrical component control means that are the control command reception target perform the command reception process. is there. The value set in the wait counter is a value such that the period C is longer than the time required for the processing in steps S357 to S359 (corresponding to the period A). If it is desired to make the period A longer, wait processing for creating the period A (for example, processing for setting a predetermined value in the weight counter and performing subtraction until the value of the weight counter becomes 0) is performed. Do.
[0299]
As described above, the MODE data of the first byte of the control command is transmitted. Therefore, the CPU 56 adds 1 to the value indicating the command transmission table in step S336 shown in FIG. Therefore, the command data 2 area of the third byte is designated. The CPU 56 loads the contents of the indicated command data 2 into the argument 2 (step S337). Further, it is confirmed whether or not the value of bit 7 (work area reference bit) of the command data 2 is “0” (step S338). If not 0, the contents of the transmission buffer are loaded into the argument 2 (step S339). When the extension data is used when the value of the work area reference bit is “1”, the head address of the command extension data address table is set in the pointer, and the command data is set in the pointer. The address is calculated by adding 2 bits 6 to 0. Then, the data of the area pointed to by the address is loaded into the argument 2.
[0300]
Since data capable of specifying the number of winning balls is set in the transmission buffer, the data is set in the argument 2. If the extension data is used when the value of the work area reference bit is “1”, the command extension data address table contains EXT data that can be sent to the electrical component control means. Set sequentially. Therefore, if the value of the work area reference bit is “1”, the EXT data in the command extension data address table corresponding to the contents of the command data 2 is loaded into the argument 2.
[0301]
Next, the CPU 56 calls a command transmission processing routine (step S340). Therefore, the EXT data is transmitted at the same timing as the transmission of MODE data.
[0302]
As described above, the control command (payout control command, display control command, lamp control command, sound control command) having a 2-byte configuration is transmitted to the corresponding electrical component control means. When the electrical component control means detects the rising edge of the INT signal, the control command fetching process is started. However, a wait period (step) set to end after completion of the command reception process in each electrical component control means. Since a new signal is not output until the period specified by the process of S367 to S369 (part of the period of C) elapses, the capture process is completed for any electrical component control means. A new signal from the game control means is not output to the signal line before. That is, reliable command reception processing is performed in each electrical component control means. In addition, each electric component control means may start taking in the control command at the falling edge of the INT signal. Further, the polarity of the INT signal may be reversed from that shown in FIG.
[0303]
In this embodiment, in the prize ball processing, when the prize ball payout condition is satisfied, data capable of specifying the number of prize balls is stored in a ring buffer capable of storing a plurality of data at the same time, and the number of prize balls is designated. When the payout control command is sent, the data in the ring buffer area pointed to by the read pointer is transferred to the transmission buffer. Therefore, even if a plurality of winning ball payout conditions are satisfied at the same time, data capable of specifying the number of winning balls based on the satisfaction of these conditions is stored in the ring buffer, so there is no problem in command output processing based on the satisfaction of each condition. Executed.
[0304]
Furthermore, in this embodiment, both a payout prohibition state designation command or a payout enable state designation command and a command indicating the number of prize balls can be sent out within one prize ball process. That is, a plurality of commands can be sent within one control period activated every 2 ms. In this embodiment, a plurality of ring buffers are prepared for each control command (display control command, lamp control command, sound control command, payout control command) to each control means. When data that can specify a control command is set in the ring buffer of the control command, lamp control command, and sound control command, a plurality of display control commands, lamp control commands, and sound control commands are performed in one command control process. It is also possible to configure so that That is, a plurality of control commands can be sent simultaneously (meaning in the start cycle of the game control process, that is, the 2 ms timer interrupt process). Since the sending timing of these control commands is generated at the same time in the progress of the game effect, it is convenient to have such a configuration. However, since the payout control command is generated regardless of the progress of the game effect, it is generally not sent simultaneously with the display control command, the lamp control command, and the sound control command.
[0305]
FIG. 44 is a flowchart illustrating an example of the prize ball number subtraction process. In the winning ball number subtraction process, the CPU 56 first loads the stored value of the total winning ball number storage buffer (step S381). Then, it is confirmed whether or not the stored value is 0 (step S382). If 0, the process ends.
[0306]
If it is not 0, the switch timer for the prize ball count switch is loaded (step S383), and the load value is compared with the ON determination value (in this case, “2”) (step S384). If they match (step S385), it is assumed that the prize ball count switch 301A has been turned on, that is, one game ball has been paid out from the ball payout device 97, and the stored value in the total prize ball number storage buffer is set. 1 is subtracted (step S386).
[0307]
Also, the value of the prize ball information counter is incremented by 1 (step S387). If the value of the prize ball information counter is 10 or more (step S388), the value of the prize ball information output counter is incremented by 1 (step S389), and the value of the prize ball information counter is incremented by -10 (step S390). The value of the prize ball information output counter is referred to in the information output process (step S30) in the game control process shown in FIG. 22. If the value is 1 or more, the prize ball signal (bit of output port 5) 7: See FIG. 17), one pulse is output. Therefore, in this embodiment, each time ten game balls are paid out as prize balls, one prize ball signal is output to the outside of the gaming machine.
[0308]
When the value stored in the total prize ball number storage buffer becomes 0 (step S391), the prize ball paying-in flag is cleared (step S392), and a lamp control command is sent to notify that there is no prize ball remaining number. After command data indicating that the prize ball lamp 51 is turned off is set in the command transmission table (step S393), a lamp control command sending process is executed (step S394).
[0309]
Next, payout control means will be described as an example of electrical component control means other than game control means.
FIG. 45 is a block diagram illustrating a configuration example around the payout control CPU 371. As shown in FIG. 45, the power-off signal from the power supply monitoring circuit (power supply monitoring means) of the power supply board 910 is connected to the non-maskable interrupt terminal (XNMI terminal) of the payout control CPU 371 via the buffer circuit 980. Yes. Therefore, the payout control CPU 371 can confirm the occurrence of power interruption by the non-maskable interrupt process. The reset signal and the return signal from the power supply substrate 910 are input to the AND circuit 385, and the output of the AND circuit 385 is input to the reset terminal of the payout control CPU 371.
[0310]
The INT signal from the main board 31 is connected to the CLK / TRG2 terminal of the payout control CPU 371. When a clock signal is input to the CLK / TRG2 terminal, the value of the timer counter register CLK / TRG2 built in the payout control CPU 371 is down-counted. When the register value becomes 0, an interrupt occurs. Therefore, if the initial value of the timer counter register CLK / TRG2 is set to “1”, an interrupt is generated according to the input of the INT signal. The INT signal is a signal that means that a payout control command is sent from the game control means to the payout control means. The payout control CPU 371 starts payout control command reception processing by an interrupt generated in response to the input of the INT signal.
[0311]
FIG. 46 is an explanatory diagram showing assignment of output ports in this embodiment. As shown in FIG. 46, the output port C (address 00H) is an output port for a drive signal or the like output to the payout motor 289. The output port D (address 01H) is an output port for a display control signal output to the error display LED 374 which is a 7 segment LED. The output port E (address 02H) is an output port for outputting a drive signal output to the sorting solenoid 310 and an EXS signal and a PRDY signal for the card unit 50.
[0312]
FIG. 47 is an explanatory diagram showing bit assignment of input ports in this embodiment. As shown in FIG. 47, the input port A (address 06H) is an input port for taking in an 8-bit payout control signal of the payout control command sent from the main board 31. In addition, detection signals of the winning ball count switch 301A and the ball lending count switch 301B are input to bits 0 to 1 of the input port B (address 07H), respectively. Bits 2 to 5 are supplied with a BRDY signal, a BRQ signal, a VL signal, and a clear switch 921 detection signal from the card unit 50.
[0313]
FIG. 48 is a flowchart showing the main processing of the payout control means (the payout control CPU 371 and peripheral circuits such as ROM and RAM). In the main process, the payout control CPU 371 first performs necessary initial settings. That is, the payout control CPU 371 first sets the interruption prohibition (step S701). Next, the interrupt mode is set to interrupt mode 2 (step S702), and a stack pointer designation address is set to the stack pointer (step S703). The payout control CPU 371 initializes the built-in device register (step S704), initializes the CTC and PIO (step S705), and then sets the RAM in an accessible state (step S706).
[0314]
In this embodiment, one channel of the built-in CTC is used in the timer mode. Accordingly, in the built-in device register setting process in step S704 and the process in step S705, register setting for setting the channel to be used to timer mode, register setting for permitting interrupt generation, and setting an interrupt vector. Register settings are made. The interrupt by the channel is used as a timer interrupt. For example, when it is desired to generate a timer interrupt every 2 ms, a value corresponding to 2 ms is set as an initial value in a predetermined register (time constant register).
[0315]
The interrupt vector set for the channel set to the timer mode (channel 3 in this embodiment) corresponds to the start address of the timer interrupt process. Specifically, the start address of the timer interrupt process is specified by the value set in the I register and the interrupt vector. In the timer interrupt process, a payout control process is executed.
[0316]
Further, another channel (channel 2 in this embodiment) of the built-in CTC is used as an interrupt generation channel for receiving a payout control command from the game control means, and this channel is used in the counter mode. Used in. Accordingly, in the built-in device register setting process in step S704 and the process in step S705, register setting for setting the channel to be used to the counter mode, register setting for permitting interrupt generation, and setting an interrupt vector. The register is set.
[0317]
The interrupt vector set in the channel (channel 2) set in the counter mode corresponds to the head address of the command reception interrupt process described later. Specifically, the start address of the command reception interrupt process is specified by the value set in the I register and the interrupt vector.
[0318]
In this embodiment, the interruption mode 2 is also set in the payout control CPU 371. Therefore, an interrupt process based on counting up the built-in CTC can be used. Also, an interrupt processing start address can be set according to the interrupt vector sent by the CTC.
[0319]
The interrupt based on the count-up of the CTC channel 2 (CH2) is an interrupt that occurs when the value of the timer counter register CLK / TRG2 described above becomes “0”. Therefore, for example, in step S705, the initial value “1” is set in the timer counter register CLK / TRG2 as the specific register. Further, the count value of the timer counter register CLK / TRG2 as the specific register is decremented by 1 at the rise or fall of the signal input to the CLK / TRG2 terminal. Decrease selection can be made. In this embodiment, setting is made such that the count value of the timer counter register CLK / TRG2 is -1 at the rising edge of the signal input to the CLK / TRG2 terminal.
[0320]
An interrupt based on the count-up of CTC channel 3 (CH3) is an interrupt that occurs when the internal clock (system clock) of the CPU is counted down and the register value becomes “0”. Used as an interrupt. Specifically, a clock obtained by dividing the operation clock of the CPU 371 is given to the CTC, the register value is subtracted by the input of the clock, and when the register value becomes 0, a timer interrupt occurs. For example, the register value of CH3 is subtracted at 1/256 period of the system clock. Since the subtraction is performed based on the divided clock, the initial value of the register does not increase. In step S705, the CH3 register is set to a value corresponding to 2 ms as an initial value.
[0321]
Interrupts based on CTC CH2 count-up have a higher priority than interrupts based on CH3 count-up. Therefore, when the count-up occurs simultaneously, the interrupt based on the CH2 count-up, that is, the interrupt that triggers the execution of the command reception interrupt process is given priority.
[0322]
Next, the payout control CPU 371 checks the state of the output signal of the clear switch 921 input via the input port B (see FIG. 47) only once (step S707). In the confirmation, when ON is detected, the payout control CPU 371 executes normal initialization processing (steps S711 to S714). When the clear switch 921 is on (when pressed), a low-level clear switch signal is output. Note that in the input port 372, the ON state of the clear switch signal is at a high level. Further, the payout control means does not have to make the determination in step S707.
[0323]
As with the CPU 56 of the main board 31, the payout control CPU 371 also determines that the switch detection signal is on, for example, when the on state is at least 2 ms (the first process of the process activated every 2 ms). If the detection signal is turned on immediately before the detection in (1), the switch is not considered to be turned on unless it is continued. That is, during the initialization request detection determination period for the payout control CPU 371 to determine whether or not the clear switch 921 as the operation means is in a predetermined operation state, the prize ball count switch as the game medium detection means or the like The period is different from the game medium detection determination period for determining that the medium has been detected.
[0324]
If the clear switch 921 is not in the ON state, the payout control CPU 371 checks whether backup data exists in the payout control backup RAM area (step S708). For example, as with the processing of the CPU 56 of the main board 31, whether or not backup data exists is confirmed by whether or not the backup flag that is set when power supply to the gaming machine is stopped is set. If the backup flag is set, it is determined that there is backup data.
[0325]
After confirming that there is a backup, the payout control CPU 371 performs a data check (parity check in this example) in the backup RAM area. If the power supply is restored after a power outage such as an unexpected power failure, the data in the backup RAM area should have been stored, so the check result is normal. If the check result is not normal, the internal state cannot be returned to the state at the time of stopping the power supply, and therefore the initialization process that is executed at the time of power-on is executed instead of the recovery from an insufficient power failure.
[0326]
If the check result is normal (step S709), the payout control CPU 371 performs a payout state recovery process for returning the internal state to the state when the power supply is stopped (step S710). Then, it returns to the address indicated by the PC (program counter) stored in the backup RAM area.
[0327]
In the initialization process, the payout control CPU 371 first performs a RAM clear process (step S711). Then, the CTC register provided in the payout control CPU 371 is set so that a timer interrupt is periodically generated every 2 ms (step S712). That is, a value corresponding to 2 ms is set in a predetermined register (time constant register) as an initial value. In this example, the payout control CPU 371 sets the payout prohibited state as the initial state (step S713). When setting the payout prohibited state, for example, the driving of the payout motor 289 is stopped and an internal flag (payout stop flag) indicating that payout is stopped is set. That is, in step S713, a process of storing data indicating that the payout is prohibited (a set payout stop flag) in a predetermined storage area is executed. The payout suspension flag will be described in detail later. Since interruption is prohibited in step S701 of the initial setting process, interruption is permitted before the initialization process is completed (step S714).
[0328]
In this embodiment, the built-in CTC of the payout control CPU 371 is set to repeatedly generate a timer interrupt. In this embodiment, the repetition period is set to 2 ms. When a timer interrupt occurs, a timer interrupt flag indicating that a timer interrupt has occurred is set as shown in FIG. 49 (step S792). If it is detected in the main process that the timer interrupt flag is set (step S715), the timer interrupt flag is reset (step S751), and the payout control process (steps S751 to S760) is executed. The
[0329]
In the timer interrupt, as shown in FIG. 49, the interrupt permission state is first set (step S791). Therefore, the interrupt is permitted during the timer interrupt process, and the payout control command receiving process based on the input of the INT signal can be preferentially executed.
[0330]
In the payout control process, the payout control CPU 371 first determines whether or not a switch such as the prize ball count switch 301A or the ball lending count switch 301B input to the input port 372b is turned on (switch process: step S752). .
[0331]
Next, the payout control CPU 371 sets a payout prohibition state if a payout prohibition state designation command is received from the main board 31, and cancels the payout prohibition state if a payout enable state designation command is received (payout prohibition). State setting process: Step S753). Also, the received payout control command is analyzed, and processing according to the analysis result is executed (command analysis execution processing: step S754). Further, a prepaid card unit control process is performed (step S755).
[0332]
Next, the payout control CPU 371 performs control for paying out the rental balls in response to the ball rental request (step S756). At this time, the payout control CPU 371 sets the ball sorting member 311 to the ball lending side by the sorting solenoid 310.
[0333]
Further, the payout control CPU 371 performs prize ball control processing for paying out the number of prize balls stored in the total number memory (step S757). At this time, the payout control CPU 371 sets the ball sorting member 311 to the prize ball side by the sorting solenoid 310. Then, a drive signal is output to the payout motor 289 in the payout mechanism portion of the ball payout device 97 via the output port 372c and the relay board 72, and a payout motor control process for rotating the payout motor 289 by a predetermined number of rotations is performed. (Step S758).
[0334]
In this embodiment, a stepping motor is used as the payout motor 289, and a 1-2 phase excitation method is used to control them. Therefore, specifically, eight types of excitation pattern data are repeatedly output to the payout motor 289 in the payout motor control process. In this embodiment, each excitation pattern data is output by 4 ms.
[0335]
Next, error detection processing is performed, and predetermined display is performed on the error display LED 374 according to the result (error processing: step S759). In addition, processing for outputting a ball lending number signal output to the outside of the gaming machine is performed (output processing: step S760).
[0336]
The output port C shown in FIG. 46 is accessed in the payout motor control process (step S758) in the payout control process. The output port D is accessed by error processing (step S759) in the payout control processing. The output port E is accessed in the ball lending control process (step S756) and the prize ball control process (step S757) in the payout control process.
[0337]
FIG. 50 is a flowchart illustrating an example of the payout state recovery process in step S710. In the payout state recovery process, the payout control CPU 371 first performs a stack pointer return process (step S731). The value of the stack pointer is saved in a predetermined RAM area (power backed up) in a power supply stop process described later. Therefore, in step S731, the RAM area value is set in the stack pointer to return. Note that the register value and the value of the program counter (PC) when the power supply is stopped are saved in the area pointed to by the restored stack pointer (that is, the stack area).
[0338]
Next, the payout control CPU 371 sets a payout prohibited state in this example as a state relating to payout to be restored (step S732). When setting the payout prohibited state, for example, the driving of the payout motor 289 is stopped and an internal flag (payout stop flag) indicating that payout is stopped is set. That is, in step S732, processing for storing data indicating that the payout is prohibited (a set payout stop flag) in a predetermined storage area is executed. The payout suspension flag will be described in detail later.
[0339]
Further, the payout control CPU 371 clears the backup flag (step S733), that is, resets a flag indicating that a predetermined storage protection process has been executed at the previous power supply stop. Further, the saved values of various registers are read from the stack area and set in the various registers (step S734). That is, register restoration processing is performed. If the parity flag is not turned on, an interrupt permission state is set (steps S735 and S736). Finally, the AF register (accumulator and flag register) is restored from the stack area (step S737).
[0340]
Then, the RET instruction is executed, but the return destination here is not the part that called out the payout state recovery process. This is because, in step S731, the stack pointer is restored, and the return address stored in the stack area pointed to by the restored stack pointer is the address where the NMI occurred when the power supply was last stopped in the program. Therefore, in response to the RET instruction subsequent to step S737, the process returns to the address where the NMI is generated when the power supply is stopped. That is, the recovery control is executed based on the address saved in the stack area.
[0341]
51 to 53 are flowcharts showing a processing example of non-maskable interrupt processing (NMI processing: power supply stop processing) executed in response to the power-off signal from the power supply board 910. In this example, the power supply stop process is executed according to the NMI, but the power cut signal is connected to the maskable terminal of the payout control CPU 371 and the power supply stop process is executed by the maskable interrupt process. Also good. Alternatively, a power-off signal may be input to the input port and the power supply stop process may be executed according to the input port check result.
[0342]
In the non-maskable interrupt process, the payout control CPU 371 saves the AF register in a predetermined backup RAM area (step S801). Further, the interrupt flag is copied to the parity flag (step S802). The parity flag is formed in the backup RAM area. Also, the BC register, DE register, HL register, IX register, and stack pointer are saved in the backup RAM area (steps S804 to S808). When the power is restored, the register contents are restored based on the saved contents, and the interrupt permission / prohibition state is internally set according to the contents of the parity flag.
[0343]
In this example, a stepping motor that is rotated by a pulse signal (drive signal) from the payout control CPU 371 is used as the payout motor 289. Therefore, when the output of the pulse signal to the payout motor 289 is stopped, the driving of the ball payout device 97 is stopped.
[0344]
Next, the payout control CPU 371 sets clear data (00) in an appropriate register (step S809), and sets the number of processes (in this example, “2”) in another register (step S810). The address of the output port C (“00H” in this example) is set in the IO pointer (step S811). Another register is used as the IO pointer.
[0345]
Then, clear data is set at the address pointed to by the IO pointer (step S812), the value of the IO pointer is incremented by 1 (step S813), and the value of the processing number is subtracted by 1 (step S814). The processes in steps S812 to S814 are repeated until the value of the number of processes becomes 0 (step S815). As a result, clear data is set in the output port C and the output port D (see FIG. 46). As shown in FIG. 46, in this example, “1” is on and clear data “00” is set to each output port, so that all of the output ports C and D are off. It becomes a state. In this example, the output port E is not cleared, so the output port of the sorting solenoid 310 is not turned off. Clear processing may be performed for output ports other than the output port of the sorting solenoid 310 in the output port E.
[0346]
Thereafter, in this embodiment, for a predetermined period (hereinafter referred to as “payout confirmation period”), a prize ball count switch 301A (corresponding to a prize game medium payout detection means) as a payout detection means and a ball lending count switch 301B (lending game) The detection signal of the medium payout detection means is checked. Then, when the prize ball count switch 301A is turned on, the content of the total number memory is reduced by one. Further, when the ball lending count switch 301B is turned on, the content of the lending ball number storage is reduced by one.
[0347]
In this embodiment, a payout confirmation period measuring counter is used to measure the payout confirmation period. The value of the payout confirmation period measurement counter is decremented by 1 from the initial value m every time a switch detection processing loop (a loop starting from S817 and returning to S817) described below is executed once. It is assumed that the payout confirmation period has ended. In the detection processing loop, although there is an exception, almost constant processing is performed, and therefore m times the time required for one round of the loop corresponds to the payout confirmation period.
[0348]
In order to measure the payout confirmation period, a built-in timer of the payout control CPU 371 may be used. That is, a predetermined value (corresponding to the payout confirmation period) is set in the built-in timer at the start of the switch detection process. Each time the switch detection processing loop is executed once, the count value of the built-in timer is checked. When the count value becomes 0, it is assumed that the payout confirmation period has ended. An interrupt by the internal timer can be used to detect that the value of the internal timer has reached 0, but at this stage, the control content (such as each value stored in the RAM) should not be changed. A program configuration is preferred in which the count value of the built-in timer is read and checked instead of using a program. Also, the payout confirmation period is set to be equal to or longer than the time from when the game ball falls from the ball payout device 97 until it reaches the prize ball count switch 301A or the ball lending count switch 301B.
[0349]
At least a payout confirmation period in which the switch detection process is executed (a period equal to or longer than a period from when the game ball falls from the ball payout device 97 until it reaches the prize ball count switch 301A or the ball lending count switch 301B. For example, 100 [ ms] to 150 [ms])), the award ball count switch 301A and the ball lending count switch 301B must be in a state in which a game ball can be detected. Therefore, in this embodiment, as shown in FIG. 11, a capacitor 923 serving as a relatively large capacity auxiliary drive power supply is connected to the input side of the converter IC 920 in the power supply substrate 910. Therefore, even when the power supply to the gaming machine is stopped, the + 12V power supply voltage is maintained in a range in which the switch can be driven for a certain period, and the winning ball count switch 301A and the ball lending count switch 301B can be operated. The capacitance of the capacitor is determined so that the period is equal to or longer than the payout confirmation period. The longer the payout confirmation period is, or the longer the payout confirmation period is, the longer the switch driveable period is, the larger the capacity of the capacitor is required, so the payout confirmation period is set shorter and the switch can be driven. It is desirable not to allow too much time for a long period.
[0350]
Since the input port and the payout control CPU 371 are also driven by the + 5V power source created by the converter IC 920, they can operate for a relatively long period even when the power supply is stopped.
[0351]
Furthermore, in this embodiment, the sorting solenoid 310 is used to switch between the award ball path and the rental ball path. Therefore, the capacity of the capacitor 924 shown in FIG. 11 is such that the sorting solenoid 310 can be driven at least during the payout confirmation period. The capacitor 924 is connected to a line for supplying power to each electrical component (line on the input side of the connector 915), but in response to the power-off signal, the game control means is connected to another solenoid (big prize opening). Since the drive signal (for opening and closing, etc.) is turned off, the capacitor 924 only needs to drive only the sorting solenoid 310 among the solenoids after the power-off signal is generated.
[0352]
Note that the capacitor 923 and the capacitor 924 used in this embodiment are one example of the auxiliary drive power supply, but other auxiliary drive power supply may be used. At least during the above-mentioned payout confirmation period, as long as the payout control means such as the prize ball count switch 301A, the ball lending count switch 301B, the sorting solenoid 310, and the payout control CPU 371 can be driven, the other types of assistance A drive power supply can be used.
[0353]
In the detection signal input process (switch detection process) from the payout detection means, the payout control CPU 371 first sets a value m corresponding to the payout confirmation period in the payout confirmation period measurement counter (step S816). Then, the payout control CPU 371 decrements the value of the payout confirmation period measurement counter by 1 (step S817), and checks the value of the payout confirmation period measurement counter (step S818). If the value is 0, the switch detection process is terminated, and the process proceeds to a process for saving the control state.
[0354]
If the value of the payout confirmation period measurement counter is not 0, it is confirmed whether or not the prize ball count switch is on (step S819). This confirmation is performed by confirming the state of a prize ball count switch ON flag which will be described later. If the award ball count switch ON flag is set, it is determined that the award ball count switch is ON, the detection period counter value is decremented by 1 (step S820), and then the detection period counter value is 0. It is confirmed whether or not (step S821). If it is 0, the detection signal of the prize ball count switch 301A is confirmed via the input port (step S822), and if it is in the ON state, it is determined that the prize ball count switch 301A is surely turned on and the total number The stored value is decreased by 1 (step S823).
[0355]
If it is confirmed in step S819 that the prize ball count switch is not on (the prize ball count switch ON flag is not set), the detection signal of the prize ball count switch 301A is confirmed via the input port (step S824). If the ON state is indicated, the award ball count switch ON flag is set (step S825), and the initial value n is set to the detection period counter (step S826).
[0356]
By the above processing, if the prize ball count switch 301A is turned on within the payout confirmation period, the value of the total number memory is decremented by one. Since the process for saving the contents of the backup RAM is performed after such a switch detection process, the total number storage is always reduced by -1 for a prize ball that has been paid out. Therefore, it is possible to prevent a contradiction in the stored control state with respect to the game ball payout. In the above switch detection process, a timer process using a detection period counter is performed. That is, once it is detected that the prize ball count switch 301A is turned on, it is not detected after a predetermined time (n times the processing time in the loop from S817 to S821 and returning to S817: game medium detection determination period). Not considered to be switched on. In other words, after the first ON detection, when the ON detection is performed even after the predetermined game medium detection determination period has elapsed, it is considered that the payout of one prize ball has been completed. Therefore, erroneous switch-on detection is prevented.
[0357]
In this case, for example, if n is set so that the game medium detection determination period is approximately 2 ms, the game medium detection determination period is changed to the normal game medium detection determination period (the normal game state that is not the process in the power supply stop process). In this example, the same period as 2 ms or more until it is confirmed that the value of the prize ball count switch-on flag is 2 in 751c in FIG. It becomes possible. With this configuration, it is possible to determine whether or not the prize ball count switch 301A is turned on under substantially the same conditions as in normal control.
[0358]
Note that a timer process for preventing erroneous detection is also performed in the normal switch process (step S752 in FIG. 48). Therefore, such normal switch processing may be called. Further, here, the timer process using the detection period counter is performed, but in the case of the payout confirmation period, the CPU built-in timer may be used in the switch detection process using the CPU built-in timer. Timer processing may be realized.
[0359]
When the winning ball count switch is not on and the ON state of the winning ball count switch 301A cannot be detected, a switch detection process is performed for the ball lending count switch 301B. That is, the payout control CPU 371 checks whether or not the ball lending count switch is on (step S827). If it is ON, the value of the detection period counter is decremented by 1 (step S828), and then it is confirmed whether or not the value of the detection period counter becomes 0 (step S829). If it is 0, the detection signal of the ball lending count switch 301B is confirmed via the input port (step S830), and if the on state is indicated, it is determined that the ball lending count switch 301B has been reliably turned on, and the lending ball The value stored in the number is decreased by 1 (step S831).
[0360]
If it is confirmed in step S827 that the ball lending count switch is not turned on, the detection signal of the ball lending count switch 301B is confirmed via the input port (step S832), and if the on state is indicated, the ball lending count switch is turned on. An intermediate flag is set (step S833), and an initial value n is set to the detection period counter (step S834).
[0361]
If the ball lending count switch 301B is turned on within the payout confirmation period by the above processing, the value of the lending ball number storage is decremented by one. Since the processing for saving the contents of the backup RAM is performed after such switch detection processing, the lending ball number storage is always decremented by 1 for the lending balls that have been paid out. Therefore, it is possible to prevent a contradiction in the stored control state with respect to the game ball payout. In the above switch detection process, a timer process using a detection period counter is performed. That is, the ball lending count switch 301B is not considered to be switched on unless the ball lending count switch 301B is turned on for a predetermined time (game medium detection determination period). In other words, as in the case of detecting the payout of a prize ball, it is considered that the payout of one lending ball is completed when the ON is detected even after the predetermined game medium detection determination period has elapsed after the first ON detection. Therefore, erroneous switch-on detection is prevented.
[0362]
As in the case of detection of award ball payout, for example, if n is set so that the game medium detection determination period is approximately 2 ms, the game medium detection determination period is set as the normal game medium detection determination period (when power supply is stopped). A period for determining the presence / absence of a game medium in a normal game state, which is not a process in the process, in this example, until it is confirmed that the value of the ball lending count switch-on flag is 2 at 751h in FIG. 2 ms or more). With this configuration, it is possible to determine whether or not the ball lending count switch 301B is turned on under substantially the same conditions as in normal control.
[0363]
When the payout confirmation period has elapsed (step S818), the payout control CPU 371 stores the backup specified value ("55H" in this example) in the backup flag (step S835). The backup flag is formed in the backup RAM area. Next, processing similar to that of the CPU 56 of the main board 31 is performed to create parity data and store it in the backup RAM area (steps S836 to S845). Then, an access prohibition value is set in the RAM access register (step S846). Thereafter, the built-in RAM cannot be accessed.
[0364]
In this embodiment, all RAM areas in which data used in the payout control process are stored are backed up. Therefore, the checksum generation process indicating whether or not the contents are correctly stored and the RAM access prevention process for preventing the contents from being rewritten correspond to the process for storing the payout control state.
[0365]
As described above, in this embodiment, when a power cut-off signal is output in response to the occurrence of a power failure or the like, first, after the driving of the ball payout device 97 is stopped, a payout confirmation period, a detection signal from the payout detection means The input process is executed, and then a process for saving the payout control state is performed. Therefore, the game ball that was being paid out when the power failure occurred is also reflected in the saved contents of the backup RAM.
[0366]
In other words, in this embodiment, when the control state is stored in the backup storage means when the power supply to the gaming machine is stopped, it is possible to prevent a control contradiction or the like from occurring.
[0367]
Further, in this embodiment, when the game medium detecting means detects ON continuously twice before and after a predetermined game medium detection determination period, it is considered that the payout of one prize ball or rental ball is completed. Therefore, it is possible to prevent erroneous switch-on detection. Therefore, it is possible to optimize the control when the power is turned off.
[0368]
As described above, in this example, the clear process for the output ports other than the output port of the sorting solenoid 310 is performed before the switch detection process is executed (before step S762). During execution of the power supply stop process, the payout control CPU 371 and switches are driven by the charging power of the capacitors 923 and 924 and the like. In this example, since the output port clear process is performed before the switch detection process is executed, the charging power of the capacitor can be efficiently used for the power supply stop process.
[0369]
When an access prohibition value is set in the RAM access register, the payout control CPU 371 enters a standby state (loop state). Therefore, nothing is done until the system is reset.
[0370]
In this example, when a power-off signal is generated due to a momentary power-off or the like, the power-supply voltage is restored to a normal value and the gaming machine returns to a controllable state. When such a situation occurs, a return signal is supplied from the power supply board 910 to the payout board 37. When the return signal is input, the payout control CPU 371 is reset. Therefore, the payout control CPU 371 can start execution of the main process shown in FIG. At that time, since the gaming state is stored when the power-off signal is output, the payout state recovery processing is executed in the process of step S710, and the payout control returns to the state at the time of the power-off signal being generated. The payout control is continued from
[0371]
Here, a timer (detection period counter) is set when the detection signal of the winning ball count switch 301A or the ball lending count switch 301B indicates an on state, and the detection signal remains on when the timer expires. If it is shown, it is determined that the switch has been reliably turned on. However, like the CPU 56 of the main board 31, the detection signal is determined every time the 2 ms timer (2 ms measurement counter) is up. Also good.
[0372]
Also in this embodiment, the register saving process was performed at the beginning of the process activated in response to the power-off signal, but when the register is not used in the switch detection process, after executing the switch detection process, That is, the register saving process can be performed before the backup flag setting and the checksum calculation process. In this case, the register saving process, the backup flag setting process, the checksum calculation process, and the output port off setting process can be regarded as a power supply stop process. Further, even when several registers are used in the switch detection process, the register storage process can be performed before the backup flag setting process and the checksum calculation process for the unused registers.
[0373]
FIG. 54 is an explanatory diagram showing a usage example of the RAM built in the payout control CPU 371. In this example, a total number storage (for example, 2 bytes) and a lending ball number storage are formed in the backup RAM area. The total number storage stores the total number of prize balls paid out instructed from the main board 31 side. The rented ball number storage stores the number of balls that have not been paid out. Note that the backup RAM area is not limited to the area for storing the information regarding the number of game balls described above. For example, a flag indicating an error state such as a payout stop flag, a winning ball path error flag, a backup flag, etc. An area for storing various flags, an area for storing various buffers such as a reception command buffer, and the like are also formed. Further, all RAM areas in which data used in the payout control process are stored may be backed up.
[0374]
Then, when the payout control CPU 371 receives a payout control command indicating the number of prize balls from the game control means, for example, in the prize ball control process (step S757), the content is increased in the total number memory by the indicated number. . In addition, in the ball lending control process (step S756), every time a ball lending request signal is received from the card unit 50, the content is increased in the lending ball number storage by the number of one unit (for example, 25). Further, the payout control CPU 371 reduces the value of the total number memory by 1 when the prize ball count switch 301A detects one prize ball payout in the prize ball control process, and one ball rental count switch 301B in the ball rental control process. When the lending ball payout is detected, the value of the lending ball number storage is reduced by one.
[0375]
Therefore, the number of unpaid prize balls and the number of rented balls are stored in a backup RAM area capable of holding the contents for a predetermined period. Therefore, even if an unexpected power supply stop such as a power failure occurs, the award ball processing and the ball lending processing can be resumed based on the stored contents of the backup RAM area if the power supply is restored within a predetermined period. That is, even if the power supply to the gaming machine is stopped, if the power supply is restarted, the payout is performed based on the number of unpaid prize balls and the number of rented balls at the time of the power supply stop, and given to the player The disadvantage can be reduced.
[0376]
FIG. 55 is an explanatory diagram showing a configuration example of a reception buffer for storing a payout control command received from the main board 31. In this example, a ring buffer type reception buffer capable of storing six 2-byte payout control commands is used. Therefore, the reception buffer is configured by a 12-byte area of reception command buffers 1 to 12. A command reception number counter indicating in which area the received command is stored is used. The command reception number counter takes a value from 0 to 11.
[0377]
FIG. 56 is a flowchart showing the payout control command receiving process by the interrupt process. The payout control INT signal from the main board 31 is input to the CLK / TRG2 terminal of the payout control CPU 371. Therefore, when the INT signal from the main board 31 rises, the payout control CPU 371 is interrupted, and the payout control command reception process shown in FIG. 56 is started. The payout control CPU 371 is a CPU having a structure such that when an interrupt occurs, a maskable interrupt does not occur unless the interrupt is permitted by software.
[0378]
Although the command reception process of the payout control unit will be described here, the same command reception process is executed in the display control unit, the lamp control unit, and the sound control unit. In this embodiment, the initial setting is made such that the value of the timer counter register CLK / TRG2 is decremented by 1 when the input of the CLK / TRG2 terminal rises. That is, an interrupt is generated at the rise of the INT signal. However, the initial setting may be performed such that the value of the timer counter register CLK / TRG2 is set to -1 when the input of the CLK / TRG2 terminal falls. In other words, initial settings may be made such that an interrupt occurs at the falling edge of the INT signal.
[0379]
In other words, if an interrupt is generated at the level change timing (edge) of a pulsed (rectangular wave) INT signal as an acquisition signal, the edge may be a rising edge or a falling edge. Good. In any case, the interrupt is generated at the level change timing (edge) of the pulsed (rectangular wave) INT signal as the capture signal. By doing so, it becomes possible to receive a command promptly at the stage where command fetch is instructed. Since the output of the INT signal is on standby until the period A (see FIG. 38) elapses, the output state of the command data on the lines of the control signals CD0 to CD7 is stable when the INT signal is output. Therefore, the payout control means receives the payout control command satisfactorily.
[0380]
In the payout control command reception process, the payout control CPU 371 first saves each register in the stack (step S850). Next, data is read from the input port 372a (see FIG. 8) assigned to input of the payout control command data (step S851). Next, it is confirmed whether or not the read data is data within the rules (step S851a). Whether or not the data is within the rule is determined by confirming whether or not the configuration and content of the received data conform to a predetermined rule. For example, if the received data is data that has a different number of bytes from the regular command, or if the content of the data cannot be a regular command, the data is out of rule. It is determined. If the read data is within the rules, it is confirmed whether or not it is the first byte of the payout control command having a 2-byte structure (step S852). Whether or not it is the first byte is confirmed by whether or not the first bit of the received command is “1”. The first bit “1” should be the MODE byte (first byte) of the payout control command having a 2-byte configuration (see FIG. 37). Therefore, if the first bit is “1”, the payout control CPU 371 determines that the valid first byte has been received, and stores the received command in the reception command buffer indicated by the command reception number counter in the reception buffer area (step S31). S853).
[0381]
If it is not the first byte of the payout control command, it is confirmed whether or not the first byte has already been received (step S854). Whether or not it has already been received is confirmed by whether or not valid data is set in the reception buffer (reception command buffer).
[0382]
If the first byte has already been received, it is confirmed whether or not the first bit of the received 1 byte is “0”. If the first bit is “0”, it is determined that the valid second byte has been received, and the received command is stored in the reception command buffer indicated by the command reception number counter + 1 in the reception buffer area (step S855). The leading bit “0” should be the EXT byte (second byte) in the payout control command having a two-byte configuration (see FIG. 37). If the first byte has already been received as the confirmation result in step S854, the process ends unless the first bit of the data received as the second byte is “0”. If “N” is determined in step S854, the process in step S856 is not performed, so the next received command is stored in the buffer area where the command received this time should have been stored. The
[0383]
When the second byte of command data is stored in step S855, 2 is added to the command reception number counter (step S856). Then, it is confirmed whether or not the command reception counter is 12 or more (step S857). If it is 12 or more, the command reception number counter is cleared (step S858). Thereafter, the saved register is restored (step S859), and finally, interrupt permission is set (step S860).
[0384]
Interrupts are disabled during command reception interrupt processing. As described above, since the interrupt is enabled during the 2 ms timer interrupt processing, if a command reception interrupt occurs during the 2 ms timer interrupt, the command reception interrupt processing is executed with priority. The Even if a 2 ms timer interrupt occurs during command reception interrupt processing, the interrupt processing is awaited. Thus, in this embodiment, the processing priority of command reception processing from the main board 31 is high. Further, since no other interrupt processing is executed during command reception processing, the maximum time required for command reception processing is determined. If the configuration is such that another interrupt process can be executed during the command reception process, it is difficult to estimate the longest time required for the command reception process. Since the longest time required for the command reception process is determined, it is possible to accurately determine how long the period C (see FIG. 38) in the command transmission process of the game control means should be. More specifically, since the longest time required for command reception processing is determined, it is possible to accurately determine how much the value of the wait counter set in step S367 should be set.
[0385]
The payout control command has a 2-byte configuration, and the first byte (MODE) and the second byte (EXT) can be immediately distinguished on the receiving side. In other words, the reception side can immediately detect whether the data as MODE or the data as EXT has been received by the first bit. Therefore, as described above, it can be easily determined whether or not appropriate data has been received.
[0386]
FIG. 57 is a flowchart illustrating an example of the switch process in step S752. In the switch process, the payout control CPU 371 checks whether or not the prize ball count switch 301A indicates the on state (step S751a). If the on state is indicated, the payout control CPU 371 increments the prize ball count switch on counter by 1 (step S751b). The prize ball count switch on counter is a counter for counting the number of times the on state of the prize ball count switch 301A is detected.
[0387]
Then, the value of the prize ball count switch-on counter is checked (step S751c). If the value is 2, it is determined that one prize ball has been paid out. When it is determined that one prize ball has been paid out, the payout control CPU 371 decrements the prize ball non-payout counter (the number of prize balls stored in the total number memory: unpaid-out number data). (Step S751d).
[0388]
When it is confirmed in step S751a that the prize ball count switch 301A is not in the on state, the payout control CPU 371 clears the prize ball count switch on counter (step S751e). In this embodiment, it is checked whether or not the ball lending count switch 301B indicates the on state (step S751f). If the on state is indicated, the payout control CPU 371 increments the ball lending count switch on counter by 1 (step S751g). The ball lending count switch on counter is a counter for counting the number of times that the ball lending count switch 301B is turned on.
[0389]
Then, the value of the ball lending count switch-on counter is checked (step S751h). If the value is 2, it is determined that one lending ball has been paid out. When it is determined that one lending ball has been paid out, the payout control CPU 371 displays a lending ball unpaid number counter (the number of lending balls stored in the lending ball number storage: unpaid number data). 1 (step S751i).
[0390]
When it is confirmed in step S751f that the ball lending count switch 301B is not in the on state, the payout control CPU 371 clears the ball lending count switch on counter (step S751j).
[0390]
FIG. 58 is a flowchart showing an example of the payout prohibition state setting process in step S753. In the payout prohibition state setting process, the payout control CPU 371 checks whether or not there is a reception command in the reception buffer (step S753a). If there is a reception command in the reception buffer, it is checked whether or not the received payout control command is a payout prohibition state designation command (step S753b). If it is a payout prohibition state designation command, the payout control CPU 371 sets the payout prohibition state (step S753c).
[0392]
If it is confirmed in step S753b that the received command is not a payout prohibition state designation command, it is confirmed whether or not the received payout control command is a payout enable state designation command (step S753d). If it is a payout enable state designation command, the payout prohibition state is canceled (step S753e).
[0393]
When setting the payout prohibited state, for example, the driving of the payout motor 289 is stopped and an internal flag (payout stop flag) indicating that payout is stopped is set. Further, when releasing the payout prohibition state, the drive of the payout motor 289 is resumed and the payout stop flag is reset. That is, in step S753c, a process of storing data indicating that payout is prohibited (a set payout stop flag) in a predetermined storage area is executed, and in step S753e, payout is permitted. A process of storing data indicating that the state is in a state (reset payout suspension flag) in a predetermined storage area is executed.
[0394]
The payout suspension flag is stored, for example, in the backup RAM area. The payout suspension flag has a 1-byte structure composed of bits D0 to D7, for example. In this case, for example, if D0 is “1”, it indicates a state in which the payout prohibition state is set, and if D1 is “1”, it indicates a state in which the payout prohibition state is cancelled. D2 is used, for example, to indicate a return waiting state after the payout prohibition state is canceled. D3 to D7 are unused areas.
[0395]
Here, the state of the payout suspension flag in the processing of FIG. 58 will be specifically described. In the process of step S753c, the payout control CPU 371 sets the payout stop flag D0 to “0” and sets D1 to “1”. In the process of step S753e, the payout control CPU 371 sets the payout stop flag D0 to “1”, sets D1 to “0”, and sets D2 to “1”. The payout control CPU 371 sets D2 to “0” after a predetermined period (for example, 1 [s]) when D2 is set to “1”. In this example, the payout suspension flag indicates that the payout is prohibited when D0 is “0” and D1 is “1”. Further, when D0 is “1” and D1 is “0”, it indicates that the payout is permitted (the state where the payout prohibition state is released). The payout suspension flag may have a configuration other than the 1-byte configuration, and each bit may be used in another manner (for example, only D0 is used and D0 is set to “ If it is “0”, it indicates a payout prohibition state, and if D0 is “1”, it indicates a payout permission state).
[0396]
When the payout prohibition state is set, the payout motor 289 may be stopped immediately. However, the payout motor 289 may be stopped at a place where the cut is good instead of being controlled as such. For example, the payout of game balls may be executed in units of 25, and when the payout of one unit is completed, the payout motor 289 may be stopped and the internal state may be set to the payout prohibition state. As described above, the ball break switch 187 is installed at a position where it is possible to detect the presence of about 27 to 28 game balls in the payout ball passage. Even if detected, at least 25 payouts are possible from that point. Accordingly, there is no problem even if the payout is prohibited when the payout of one unit is completed. Further, if the payout is prohibited in units of one unit, it becomes easy to control when payout is resumed.
[0397]
FIG. 59 is a flowchart illustrating an example of the command analysis execution process in step S754. In the command analysis execution process, the payout control CPU 371 checks whether or not there is a reception command in the reception buffer (step S754a). If there is a received command, it is checked whether or not the received payout control command is a payout control command for designating the number of winning balls (step S754b). The payout control CPU 371 determines in step S754b for the received command stored at the address in the receiving buffer pointed to by the read pointer as the command instruction means. Further, after the determination, the value of the read pointer is incremented by one. When the address pointed to by the read pointer exceeds the address of the reception command buffer 12 (see FIG. 55), the value of the read pointer is updated to indicate the reception command buffer 1.
[0398]
If the received payout control command is a payout control command for designating the number of winning balls, the number instructed by the payout control command is added to the total number memory (step S754c). That is, the payout control CPU 371 stores the number of prize balls included in the payout control command sent from the CPU 56 of the main board 31 in the backup RAM area (total number memory).
[0399]
The payout control CPU 371 performs subtraction of the command reception number counter and reception command shift processing in the reception buffer, if necessary. Further, the payout prohibition state setting process and the command analysis execution process may be repeated until the value of the read pointer matches the latest command storage position in the reception buffer. For example, if the difference between the value of the read pointer and the latest command storage position in the reception buffer is “3”, there are three unprocessed received commands, but the process is repeated until they match. , There are no outstanding received commands. That is, all received commands stored in the reception buffer are read and processed in a single process.
[0400]
60 and 61 are flowcharts showing an example of the ball lending control process in step S756. In this embodiment, the maximum value of the continuous payout number is set as one unit (for example, 25) of the lending ball, but the maximum value of the continuous payout number may be another number.
[0401]
In the ball lending control process, the payout control CPU 371 checks whether or not the ball lending is stopped (step S510). If it is stopped, the process is terminated. Whether or not the ball lending is stopped is confirmed by whether or not a payout suspension flag set in the payout prohibition state setting process or the like shown in FIG. 58 is turned on.
[0402]
If the ball lending is not stopped, the payout control CPU 371 checks whether or not the lending ball is being paid out (step S511). If the ball lending is being paid out, the process proceeds to the ball lending process shown in FIG. To do. Whether or not the lending ball is being paid out is determined by the state of a ball lending process flag which will be described later. If the rental ball is not being paid out, it is confirmed whether or not the prize ball is being paid out (step S512). Whether or not a prize ball is being paid out is determined based on a state of a prize ball processing flag to be described later.
[0403]
If neither the lending ball payout nor the prize ball payout, the payout control CPU 371 checks whether or not a ball lending request has been received from the card unit 50 (step S513). If there is a request, the ball lending process flag is turned on (step S514), and 25 (number of ball lending units: here 100 yen) is set in the lending ball number storage in the backup RAM area (step S515). Then, the payout control CPU 371 turns on the EXS signal (step S516). Further, the distribution solenoid 310 is driven to set the ball distribution member 311 below the ball dispensing device 97 to the ball lending side (step S517). Further, the payout control CPU 371 sets a motor rotation time for paying out 25 game balls, or determines the number of output pulses corresponding to the motor rotation time. Then, the payout motor 289 is turned on (step S518), and the process proceeds to the ball lending process shown in FIG.
[0404]
Strictly speaking, the payout motor 289 is turned on after the BRQ signal is turned off to indicate that the card unit 50 has recognized acceptance. In addition, the ball lending process flag is set in the backup RAM area.
[0405]
FIG. 61 is a flowchart showing a ball lending process in the payout control process by the payout control CPU 371. In the ball lending process, if the payout motor 289 is not turned on, it is turned on. In this embodiment, in the switch processing in step S751, it is confirmed whether or not a game ball has been paid out based on the detection signal from the ball lending count switch 301B. Is not done.
[0406]
In the ball lending control process, the payout control CPU 371 checks whether or not it is during the lending ball passage waiting time (step S519). If it is not during the lending ball passage waiting time, the lending ball is paid out (step S520), and it is confirmed whether or not the driving of the payout motor 289 should be finished (whether the payout operation of one unit has been finished) (step S521). ). Specifically, it is confirmed whether or not the rotation corresponding to the predetermined number of payouts has been completed. When the rotation corresponding to the predetermined number of payouts is completed, the payout control CPU 371 stops driving the payout motor 289 (step S522) and sets the lending ball passage waiting time (step S523).
[0407]
If it is during the lending ball passage waiting time in step S519, the payout control CPU 371 checks whether or not the lending ball passage waiting time has ended (step S524). The rental ball passage waiting time is the time from when the last payout ball is paid out by the payout motor 289 until it passes through the ball lending count switch 301B. When confirming the end of the lending ball passage waiting time, all lending balls of one unit have been paid out, so that the card unit 50 can accept the next lending request. The EXS signal is turned off (step S525). Further, the distribution solenoid is turned off (step S526), and the ball lending process flag is turned off (step S527). If the last payout ball does not pass the ball lending count switch 301B before the lending ball passage waiting time elapses, a ball lending route error is determined. In this embodiment, the winning ball and the lending are performed by the same payout device.
[0408]
After turning off the EXS signal indicating acceptance of a ball lending request, if the BRQ signal, which is a ball lending request signal, is turned on again within a predetermined period, the ball lending process is continued without turning off the sorting solenoid and the dispensing motor. You may make it do. That is, instead of performing the ball lending process for each predetermined unit (100 yen unit in this example), the ball lending process may be executed continuously.
[0409]
The contents of the rental ball number storage are saved by the backup power source of the power supply board 910 for a predetermined period even if the power supply to the gaming machine is stopped. Accordingly, when the power supply is restored during the predetermined period, the payout control CPU 371 can continue the ball lending process based on the contents of the lending ball number storage.
[0410]
62 and 63 are flowcharts showing an example of the prize ball control process in step S757. In this example, the maximum value of the continuous payout number is the same as the unit of the lending ball (for example, 25), but the maximum value of the continuous payout number may be another number.
[0411]
In the winning ball control process, the payout control CPU 371 first checks whether or not the winning ball is stopped (step S530). If it is stopped, the process is terminated. Whether or not the winning ball is stopped is confirmed by whether or not the payout stopping flag set in the payout prohibition state setting process or the like shown in FIG. 58 is turned on.
[0412]
If the winning ball is not stopped, the payout control CPU 371 checks whether or not the lending ball is being paid out (step S531), and if the lending ball is being paid out, the processing is terminated. Whether or not the lending ball is being paid out is determined based on the state of the lending ball processing flag. If the lending ball is not being paid out, it is confirmed whether or not the winning ball payout process has already been started, that is, whether or not the winning ball is being drawn (step S532). If it is during the winning ball, the process proceeds to the processing during the winning ball shown in FIG. Whether or not a prize ball is in progress is determined by the state of a prize ball processing flag to be described later.
[0413]
If no winning ball is being paid out, the payout control CPU 371 checks whether or not the number of winning balls (the number of unpaid prize balls) stored in the total number memory is zero (step S534). If the number of prize balls stored in the total number memory is not 0, the prize ball control CPU 371 turns on a prize ball processing flag (step S535), and whether or not the value of the total number memory is 25 or more. Confirmation is made (step S536). The prize ball processing flag is set in the backup RAM area.
[0414]
When the number of prize balls stored in the total number memory is 25 or more, the payout control CPU 371 drives the payout motor 289 to rotate the payout motor 289 until paying out 25 game balls. In order to output 25, the payout operation of 25 is set (step S537). Specifically, the motor rotation time for paying out 25 game balls is set, or the number of output pulses corresponding to the motor rotation time is determined.
[0415]
If the number of prize balls stored in the total number memory is not 25 or more, the payout control CPU 371 rotates the payout motor 289 until a game ball corresponding to the number stored in the total number memory is paid out. In order to output a drive signal, setting of the total number dispensing operation is performed (step S538). Specifically, the motor rotation time for paying out the game ball is set, or the number of output pulses corresponding to the motor rotation time is determined. Next, the payout motor 289 is turned on (step S539). Since the distribution solenoid is in the off state, the ball distribution member below the ball dispensing device 97 is set to the prize ball side. Then, the process proceeds to a process during payout of prize balls in the prize ball control process shown in FIG.
[0416]
FIG. 63 is a flowchart showing an example of a process during a prize ball in the payout control process by the payout control CPU 371. In the winning ball control process, if the payout motor 289 is not turned on, it is turned on. In this embodiment, in the switch process of step S751, it is confirmed whether or not a game ball has been paid out based on the detection signal of the prize ball count switch 301A. Therefore, in the prize ball control process, the total number memory is subtracted. Is not done.
[0417]
In the processing during the winning ball, the payout control CPU 371 checks whether or not it is during the waiting time for winning ball passing (step S540). If it is not during the waiting time for passing the prize ball, the prize ball is paid out (step S541), and whether or not the driving of the payout motor 289 should be terminated (whether a predetermined number of payout operations of 25 or less than 25 has been completed). Is confirmed (step S542). Specifically, it is confirmed whether or not the rotation corresponding to the predetermined number of payouts has been completed. When the rotation corresponding to the predetermined number of payouts is completed, the payout control CPU 371 stops driving the payout motor 289 (step S543), and sets the award ball passage waiting time (step S544). The award ball passing waiting time is a time from when the last payout ball is paid out by the payout motor 289 until it passes through the prize ball count switch 301A.
[0418]
If it is during the winning ball passage waiting time in step S540, the payout control CPU 371 checks whether or not the winning ball passage waiting time has ended (step S545). When the prize ball passing waiting time ends, all the prize balls set in step S537 or step S538 have been paid out. Therefore, the payout control CPU 371 turns off the award ball processing flag if the award ball passage waiting time has ended (step S546). If the last payout ball does not pass the prize ball count switch 301A before the prize ball passage waiting time elapses, a prize ball path error is determined.
[0419]
In this embodiment, the ball lending is prioritized over the winning ball processing according to the determinations in steps S511 and S531, but the winning ball processing may be prioritized over the ball lending.
[0420]
The contents of the total number storage and the rented ball number storage are saved by the backup power source of the power supply board 910 for a predetermined period even if the power supply to the gaming machine is stopped. Therefore, when the power supply is restored during the predetermined period, the payout control CPU 371 can continue the payout process based on the contents of the total number storage.
[0421]
The payout control CPU 371 manages the number of prize balls instructed from the main board 31 as the total number in the prize ball number storage, but may manage each prize ball number (for example, 15, 10, or 6). Good. For example, a number counter corresponding to each award ball number is provided, and when a payout number designation command is received, the number counter corresponding to the number designated by the command is incremented by one. When a prize ball payout corresponding to the number counter is performed, the number counter is decremented by 1 (in this case, a subtraction process is performed in the payout control process). Also in that case, each number counter is formed in the backup RAM area. Therefore, even if the power supply to the gaming machine is stopped, if the power is restored during a predetermined period, the payout control CPU 371 can continue the prize ball payout process based on the contents of each number counter.
[0422]
In this embodiment, the payout control means detects that the INT signal related to the payout control signal has risen, and starts a 1-byte data take-in process by an interrupt process, for example. Since a receiving ring buffer (in this example, a reception buffer) capable of storing a plurality of payout control commands is provided, the next payout control command is received after the payout control command is received and before the control based on the command is started. Even if the command is received, the command is not received by the payout control means.
[0423]
In the payout control means, the interruption process is started even in the payout prohibition state, so that the payout control means can receive the payout control command even when the payout is stopped. While the payout is stopped, payout processing according to the received payout control command is stopped, but since a receiving ring buffer capable of storing a plurality of payout control commands is provided, it is sent out from the game control means. The payout control command does not disappear in the payout control means.
[0424]
In the payout control means, a command reception number counter is used as an address instruction means for indicating in which area in the reception ring buffer the transmission command is stored. Therefore, it is easy to determine which area should be used.
[0425]
In the above embodiment, the RAM is used as the fluctuation data storage means. However, as the fluctuation data storage means, a storage means other than the RAM may be used as long as it is an electrically rewritable storage means. Good.
[0426]
Furthermore, in the above embodiment, the power supply monitoring means is provided on the power supply board 910, and the circuit for generating a signal for system reset is provided on the electrical component control board. It may be done.
[0427]
Next, an example of processing when the gaming machine of this embodiment starts paying out a game ball after power supply is started will be described. FIG. 64 is a timing chart showing an example of processing timings such as a payout enable state designation command transmission process by the CPU 56 and a game ball payout process using the ball payout device 97 by the payout control CPU 371 at the start of power supply. In FIG. 64, by appropriately selecting the capacity of the external capacitor of the reset IC 651 and the capacity of the external capacitor of the power monitoring IC 902 in the system reset circuit 65 mounted on the power supply board 910, An example is shown in which the reset signal rises after the VSL power supply voltage has reached a voltage value (+22 V in this embodiment) at which the power cut signal output from the power monitoring IC 902 rises to a high level.
[0428]
When the gaming machine is turned on and the VSL power supply voltage rises and reaches a predetermined value (+9 V in this embodiment), the CPU 56 of the main board 31 controls other electrical components as shown in FIG. The CPU of the board (in this embodiment, the payout control CPU 37 371 of the payout control board 37) starts operating, and starts operating after the time delayed by the delay circuit 960 has elapsed. When the operation is started, when the control state is restored, the CPU 56 of the main board 31 transmits a payout enable state designation command if the control state relating to the payout to be restored is not a payout prohibition state (see steps S83 and S84). . In the case of initialization, if the payout prohibition condition is not satisfied, the CPU 56 transmits a payable state designation command (see step S13b).
[0429]
The fact that the CPU 56 of the main board 31 can output a payable state designation command to the payout control board 37 means that the CPU 56 of the main board 31 has already started up. Therefore, the CPU 56 of the main board 31 can receive the detection signal of the prize ball count switch 301A.
[0430]
When the payout enable state designation command is received, the payout control CPU 371 cancels the payout prohibition state set in the above-described step S713 in the initial setting or the above-described step S732 in the recovery process (see step S753e), and has not been paid out. When there is a game ball, a game ball payout process is executed using the ball payout device 97. Then, the paid-out game balls are detected by the prize ball count switch 301A. The detection signal of the prize ball count switch 301A is reliably received by the CPU 56 and the payout control CPU 371 that have started operation.
[0431]
FIG. 65 is a block diagram showing a configuration of a characteristic portion in the gaming machine of the present example described above. As shown in FIG. 65, the gaming machine of this example is a gaming machine in which a player can perform a predetermined game, and an electrical component control means for controlling an electrical component 802 provided in the gaming machine. 801, a game control unit 561 for controlling the progress of the game, a variable data storage unit 551 capable of holding the stored contents for a predetermined period even when the power supply to the gaming machine is stopped, and a game machine Power supply monitoring means 910a that monitors the state of a predetermined power supply and outputs a detection signal when a detection condition relating to the stop of the supply of power to the gaming machine is satisfied, and the game control means 561 is an electrical component control means. A command transmission unit 562 that executes a command transmission program for transmitting a command to 801 and transmits a command according to the progress of the game is provided. Power supply stop processing (step S450) for saving data necessary for restoring the state in the fluctuation data storage means 551, and the control state based on the storage contents saved in the fluctuation data storage means 551 The restoration process (step S100) for restoring the state before the supply is stopped is executed, and the command transmission means 562 executes the command transmission program called by the subroutine call in the restoration process (step S100), thereby A process (step S562a) of transmitting a command for restoring the control state before the power supply is stopped to the control means 801 is executed (step S562a), and the fluctuation data storage means 551 is executed in response to a subroutine call. Program address data related to the address of the control program Including the stack area 552 to be avoided, the game control means 561 specifies the address where the data to be read next is stored among the data saved in the stack area 552 by the address indicated by the stack pointer 563, and the power In the supply stop process (step S450), the stack address address data 552a related to the address indicated by the stack pointer 563 is saved (step S450a) in the variation data storage unit 551, and in the recovery process (step S100). Before the command transmission unit 562 transmits a command for the first time, the stack pointer 563 is set by the stack address data 552a saved in the fluctuation data storage unit 551 in the power supply stop process (step S450) (step S450). S100a).
[0432]
As described above, the stack pointer is returned (step S81) before transmitting the control command for restoring the gaming state (steps S83 to S86), so the process for transmitting the command ( The command set process) can be a subroutine, and a control command transmission process for restoring the gaming state can be executed by calling the subroutine. Therefore, the program capacity used for game control can be reduced, and the required capacity of the ROM 54 can be reduced. Further, the CPU 56 can efficiently execute the gaming state restoration process. That is, since the game state restoration process is executed by a small-capacity program using a subroutine, the game state restoration process becomes an efficient process with no waste in terms of the program configuration.
[0433]
Further, as described above, since the subroutine (step S84) is used when the payable state designation command is transmitted in the recovery process, the payable state designation command transmission process in the gaming state recovery process is efficient. Can be done well.
[0434]
Further, as described above, when the display control command for restoring the display state of the variable display device 9 is transmitted, since the subroutine (step S86) is used, the display state in the game state restoration process is restored. Thus, it is possible to efficiently perform display control command transmission processing. Specifically, in the game state restoration process, a symbol designation command for restoring information related to the confirmed symbol is transmitted using a subroutine (step S86), so that the display control means recognizes it before the power is turned off. The display control command transmission process for restoring the storage state of the information related to the confirmed symbol can be performed efficiently. Further, when the game is resumed, it is possible to reliably notify the player of information related to the confirmed symbol. In the game state recovery process, since the probability change state recovery designation command for recovering the display state related to the probability change state is transmitted using a subroutine (step S86), it is determined that the state is the probability change state before the power is turned off. It is possible to efficiently perform display control command transmission processing for restoring the display state shown. In addition, when the game is resumed, it is possible to reliably notify the player whether or not the game is in a probable variation state.
[0435]
In addition, as described above, the timer interrupt setting (step S87) is performed immediately after performing the process of transmitting a command for restoring the control state in the gaming state restoration process. It becomes easy to synchronize between the game control means and the other electrical component control means.
[0436]
Further, as described above, in the power supply stop process (see FIGS. 23 to 25 and FIGS. 51 to 53), the power charged in the capacitors 923 and 924 is used until the detection maintenance period elapses. The power supply board 910 supplies power for driving the prize ball count switch 301A and the ball lending count switch 301B, and the solenoid 310 supplies driving power for maintaining the state of the sorting member 311. The control means performs a detection signal input process (steps S466 to S486) from the prize ball count switch 301A, and the payout control means (payout control CPU 371) detects the detection signals from the prize ball count switch 301A and the ball lending count switch 301B. Power input processing (steps S816 to S834) is performed. In the stop process, the paid out prize game media (game media to be paid out as a prize based on winning in the prize area) and the rented game media (game media to be rented in response to a loan request from the player) Will be able to be detected. That is, according to the above-described gaming machine, it is possible to reliably detect the gaming medium paid out in the power supply stop process, so that the number of unpaid gaming media can be accurately grasped. become.
[0437]
Further, as described above, until the detection maintenance period elapses, the power supply board 910 is configured to supply power that can drive the sorting member 311 to the solenoid 310. The driving state of the solenoid 310 as the path switching means can be held by an electrical configuration. Since the power supply board 910 is configured as described above, the power supply substrate 910 functions as an operation state holding unit that supplies power for maintaining the state of the distribution member 311 until the detection maintenance period elapses. Yes. In addition, since it is configured as described above, the state of the distribution member 311 is maintained until the detection maintenance period elapses, and the distribution member 311 does not operate. It is possible to prevent the game ball from being caught between the walls in the passages 293a and 293b.
[0438]
Further, as described above, when a power-off signal is output in response to the occurrence of a power failure or the like, first, after the driving of the ball payout device 97 is stopped, a payout detection means (award ball count switch) The detection signal input processing from 301A and the ball lending count switch 301B) is executed, and thereafter processing for storing the payout control state is performed. Therefore, the game ball that was being paid out when the power failure occurred is reliably reflected in the saved contents of the backup RAM. Therefore, in a case where the control state is stored in the backup storage means when the power supply to the gaming machine is stopped, it is possible to prevent inconsistencies between the stored control state and the actual control state. it can.
[0439]
In addition, as described above, when the power supply is not stopped even though the standby state after the power supply stop process is continuously executed, a return signal for returning from the standby state is provided. Since it is configured to output to the CPU 56 and the payout control CPU 371, the CPU 56 and the payout control CPU 371 can be returned from the standby state to the control execution state by the return signal. Therefore, it is possible to prevent the control from being hindered even if an instantaneous interruption of the power supply that recovers in a very short time occurs.
[0440]
That is, in the above-described embodiment, the game control means and the payout control means having the memory holding means (for example, backup RAM) are in a standby state waiting for a system reset after performing the power supply stop process according to the power-off signal. Sometimes, when a return signal is output in response to power recovery, the game control means and the payout control means resume operation from the first part of the program. At that time, since the control state saved in the power supply stop process is restored, the game is continued as if nothing happened when viewed from the player.
[0441]
In addition, as described above, since a means capable of outputting a return signal (for example, means constituted by a counter 971 or the like: an example of a standby state return means) is mounted on the power supply board 910, each control board is provided with each of the control boards. There is no need to provide a standby state return means, and it is possible to return from the standby state with a simple configuration.
[0442]
Furthermore, as described above, when the power supply is started, the electric component control means operates the operation means (clear switch 921) even if the control state stored in the power supply stop process remains. If yes, the initialization process is executed without executing the state recovery process. Therefore, a game store clerk or the like can easily clear the stored state, and it is possible to improve convenience in operating the gaming machine at the game store.
[0443]
In the above-described embodiment, in the game state recovery process, the symbol change command for recovering the symbol designation command for restoring information related to the confirmed symbol and the display state related to the probability change state using a subroutine (step S86). Although the designation command is transmitted, another display control command for restoring the display state of the variable display device 9 may be transmitted.
[0444]
In the above-described embodiment, the start winning memory number is displayed using the start memory display 18. However, the start winning memory number may be displayed in the display area of the variable display device 9. In this case, the variable display device 9 is provided with, for example, four special symbol start memory display areas (start memory display areas) for displaying the number of effective winning balls that have entered the start winning opening 14, that is, the start memory number. Each time there is a change, the display color is changed (for example, the display is changed from blue display to red display). The start storage display area is increased by 1, and the start storage whose display color is changed every time variable display of the variable display device 9 is started. The number display area may be reduced by 1 (that is, the display color is restored). Even if the symbol display area and the start memory display area are separated, the start memory display area may be provided in a part of the symbol display area. When the start memory display area is provided in a part of the symbol display area, the display of the start memory number may be interrupted during variable display.
[0445]
In the above-described embodiment, the maximum value of the number of start winning prizes is set to 4. However, the maximum value may be any number. In particular, when the start display memorized number is displayed in the display area of the variable display device 9, even if the maximum value of the start winning memorized number is set to a large value, it can be easily handled.
[0446]
In the above-described embodiment, the total number storage and the lending ball number storage are stored in the backup RAM area so that various data are backed up in the payout control board 37. However, in the payout control board 37, It may be configured not to back up various data. In this case, when the power supply is resumed by backing up the number of unpaid prize balls and the number of rented balls on the main board 31, the number of unpaid prize balls and the number of rented balls are indicated from the main board 31. The payout control command may be transmitted to the payout control board 37. With the above configuration, even if the payout control board 37 is configured not to back up various data, after the power supply is resumed, the payout control CPU 371 receives unpaid prize balls and rental balls. The payout process can be performed.
[0447]
In the above-described embodiment, the payout control command and the display control command are transmitted using the subroutine (step S84, step S86) in the game state restoration process. However, the light emitting body such as a lamp or LED is used. A lamp control command may be transmitted to restore the control state, and a sound control command may be transmitted to restore the sound output state from the speaker 27. For example, in the game state restoration process, the start winning memory number lamp designation command may be transmitted using a subroutine to restore the display state of the start memory display 18. According to the above, since the start winning memory number lamp designation command is transmitted using a subroutine, the lamp control command transmission process for restoring the display state of the start memory display 18 can be efficiently performed. In addition, when the game is resumed, it is possible to reliably notify the player of the number of start winning memories. When the start memory display 18 is controlled by the display control means, a start winning memory number lamp designation command as a display control command may be transmitted using a subroutine.
[0448]
In the above-described embodiment, the payout control unit is configured to confirm whether or not the prize ball count switch 301A and the ball lending count switch 301B are turned on in the power supply stop process. It is good also as a structure which confirms the state of this switch.
[0449]
66 to 68 show non-maskable interrupt processing (NMI processing: power) that is executed in response to a power-off signal from the power supply board 910 when the state of either one of the switches is confirmed as described above. It is a flowchart which shows the process example of a process at the time of a supply stop. Detailed description of the processing and the like already described with reference to FIGS.
[0450]
In the non-maskable interrupt process, the payout control CPU 371 performs the process of steps S801 to S808, and then performs the output port clear process shown in steps S809 to S815. Thereafter, in this embodiment, a detection signal of a prize ball count switch 301A (corresponding to a prize game medium payout detection means) or a ball rental count switch 301B (corresponding to a rental game medium payout detection means) for a predetermined period (detection maintenance period). Check. In this example, the detection signal is checked only for a switch that may detect a game ball. When the switch that can be detected is the prize ball count switch 301A, the prize ball count switch 301A is checked, and if it is turned on, the content of the total number memory is reduced by one. If the switch that may be detected is the ball lending count switch 301B, the ball lending count switch 301B is checked, and if it is turned on, the content of the lending ball number storage is reduced by one.
[0451]
In this example, the payout control CPU 371 checks whether or not the award ball processing flag is on (step S847). If the award ball processing flag is on, the award ball processing is in progress. It is determined that a prize ball may be detected. If the award ball processing flag is not on, the payout control CPU 371 checks whether or not the ball lending processing flag is on (step S848), and if it is on, the ball lending process is in progress. The ball lending count switch 301B determines that a lending ball may be detected.
[0452]
In this example, when any switch is checked, a payout confirmation period measuring counter is used to measure the payout confirmation period. When checking the prize ball count switch 301A, the value of the payout confirmation period measurement counter is changed from the initial value m to a prize ball count switch detection processing loop described below (a loop starting from S817 and returning to S817). The value is decremented by 1 every time it is executed, and when the value becomes 0, it is assumed that the payout confirmation period has ended. Also, when checking the ball lending count switch 301B, the value of the payout confirmation period measuring counter is changed from the initial value m to a ball lending count switch detection processing loop described below (a loop starting from S817a and returning to S817a). ) Is decremented every time it is executed once, and when the value becomes 0, it is assumed that the payout confirmation period has ended. In the detection processing loop, although there is an exception, almost constant processing is performed, and therefore m times the time required for one round of the loop corresponds to the payout confirmation period. In order to measure the payout confirmation period, a built-in timer of the payout control CPU 371 may be used.
[0453]
If the prize ball processing flag is on in step S847, the payout control CPU 371 executes a detection signal input process (prize ball count switch detection process) from the prize ball count switch 301A. In the prize ball count switch detection process, the payout control CPU 371 first sets a value m corresponding to the payout confirmation period in the payout confirmation period measurement counter (step S816). Then, the payout control CPU 371 decrements the value of the payout confirmation period measurement counter by 1 (step S817), and checks the value of the payout confirmation period measurement counter (step S818). If the value is 0, the award ball count switch detection process is terminated, and the process proceeds to a power supply stop process, which is a process for storing the control state.
[0454]
If the value of the payout confirmation period measurement counter is not 0, the processing from step S819 to step S826 is performed in the same manner as in FIG. However, in the award ball count switch detection process, if the value of the detection period counter is not 0 in step S821, or if the award ball count switch 301A does not indicate an on state in step S824, in step S826. In any case where the initial value n is set in the detection period counter, the process returns to the process of step S817 after those processes. If the prize ball count switch 301A is turned on within the payout confirmation period by the above processing, the value of the total number storage is decremented by one.
[0455]
If the ball lending process flag is on in step S848, the payout control CPU 371 executes a detection signal input process (ball lending count switch detection process) from the ball lending count switch 301B. In the ball lending count switch detection process, the payout control CPU 371 first sets a value m corresponding to the payout confirmation period in the payout check period measurement counter (step S816a). Then, the payout control CPU 371 decrements the value of the payout confirmation period measurement counter by 1 (step S817a), and checks the value of the payout confirmation period measurement counter (step S818a). If the value is 0, the ball lending count switch detection process is terminated, and the process proceeds to a power supply stop process, which is a process for storing the control state.
[0456]
If the value of the payout confirmation period measurement counter is not 0, the processing from step S827 to step S834 is performed as in FIG. However, in the ball lending count switch detection process, if the value of the detection period counter is not 0 in step S829, or if the ball lending count switch 301B does not indicate an on state in step S832, the process proceeds to step S834. In any case where the initial value n is set in the detection period counter, the process returns to the process of step S817a after those processes. If the ball lending count switch 301B is turned on within the payout confirmation period by the above processing, the value of the lending ball number storage is decremented by one.
[0457]
In addition, in both step S847 and step S848, if both the award ball processing flag and the ball lending processing flag are not on, there is no possibility that both the award ball count switch 301A and the ball lending count switch 301B are turned on. The payout control CPU 371 performs a process (step S835 to step S846) such as saving the contents of the backup RAM similar to the process of FIG. 53 without checking the switch, and then enters a standby state (loop state). enter.
[0458]
As described above, when there is no possibility that a game ball is detected, the detection state of either the winning ball count switch 301A or the ball lending count switch 301B is not confirmed, and therefore unnecessary processing is omitted. The power supply stop process (FIGS. 66 to 68) can be performed quickly.
[0459]
In addition, as described above, the detection state is selectively confirmed only for the switch that may detect a game ball among the award ball count switch 301A or the ball lending count switch 301B, which is useless. Processing can be omitted. In addition, the switch detection loop process shown in FIG. 66 or the like has a shorter processing period than the switch detection process loop process shown in FIG. 52, and therefore the value set in the predetermined time measurement counter is the same. However, since there is a difference in the processing period in the final loop processing, the power supply stop processing (FIGS. 66 to 68) can be quickly performed with the above configuration. Therefore, the capacitance of the capacitors 923 and 924 can be reduced as compared with the case where the power supply stop process shown in FIG.
[0460]
In the above example, the state of the ball lending process flag is confirmed when the award ball processing flag is not on. However, if the award ball processing flag is not on, the ball lending count switch detection process is immediately performed. It is good also as a structure which performs. Alternatively, the state of the ball lending process flag may be confirmed without confirming the award ball processing flag, and the award ball count switch detection process may be executed immediately if the ball lending process flag is not on. If comprised in this way, the state of the switch with the possibility of being detected can be confirmed rapidly.
[0461]
Further, in the above example, the configuration is such that neither the detection state of the prize ball count switch 301A or the ball rental count switch 301B is confirmed, or the detection state of either the prize ball count switch 301A or the ball rental count switch 301B is confirmed. However, it is possible to confirm both the prize ball count switch 301A and the ball lending count switch 301B. With this configuration, it is recognized whether a winning ball or a lending ball is detected when a detection signal is input without confirming which switch the detection signal is from. be able to. For example, when the detection signal from the count switch is input after confirming that the prize ball processing flag is on, the payout control CPU 371 recognizes that the detection signal from the prize ball count switch 301A has been input. You just have to do it. Therefore, if it is configured as described above, whether the detected game ball is a prize ball or a rental ball, even if the game ball paid out by one count switch for lending a ball and a ball is lent is detected? Can be accurately determined.
[0462]
Further, in each of the above-described embodiments, the distribution member 311 is configured to fall so that the game ball flows down to the ball lending side / prize ball side according to the on / off state of the solenoid 310. The position where the member 311 falls may be configured to be controlled by a motor, and the distribution member 311 may be alternately tilted to the ball lending side / prize ball side every time the motor is turned on. In this configuration, the sorting member 311 continues to maintain the current state unless the motor is newly turned on. Therefore, by configuring as described above, the state of the sorting member 311 can be maintained by the mechanical structure regardless of the voltage state of the motor drive power supply in the power supply stop process. become able to. In the case of the above configuration, the state of the sorting member 311 is set to the initial state (for example, the state where the game ball flows down to the ball lending side) in the restoration process or the initialization process after the power supply is started. It is sufficient to execute the process of returning to step (b). A member other than a motor (for example, a latch solenoid) may be used as long as the sorting member 311 can be alternately tilted to the ball lending side / prize ball side every time predetermined processing is performed. May be. In the case of the above configuration, the motor that controls the position where the sorting member 311 is tilted functions as a path switching means, and has a mechanism that can maintain the current state as long as there is no drive signal from the motor. The member 311 functions as an operating state holding unit. Further, the mechanism capable of maintaining the ball lending side / prize ball side state of the distribution member 311 functions as a holding mechanism capable of holding the state of the passage switching means until the detection maintenance period elapses. Become.
[0463]
In each of the above embodiments, n (see step S826 and step S834) may be set so that the game medium detection determination period (period measured by the detection period counter) is approximately 2 ms. As described above, for example, a predetermined delay period (a period obtained by subtracting the period required for normal loop processing from 2 ms) after step S817 so that the loop processing returning from step S817 to step S817 is executed every 2 ms. It is good also as a structure which performs the process delayed until elapses. The delay period may be measured by a software timer, for example. The same applies to the loop processing that returns from step S817a to step S817a. Also, a period other than 2 ms may be used.
[0464]
In each of the above embodiments, in the power supply stop process, it is monitored whether or not a game ball has been paid out, and if it has been paid out, the value stored as the number of unpaid game balls is stored. Whether or not the prize ball count switch 301A or the ball lending count switch 301B is turned on without performing the process of subtracting the stored value of the number of unpaid out has been performed (step S480, step S823, step S831). It is good also as a structure which confirms these and preserve | saves the confirmation result in RAM by which the power supply backup is carried out. In this case, in the recovery process (see FIGS. 21 and 50) after the power supply is started, the prize ball count switch 301A and the ball are executed during the power supply stop process based on the storage contents of the RAM backed up. When it is confirmed that the lending count switch 301B is turned on, a process of subtracting the stored value of the unpaid number may be performed. As described above, when the award ball count switch 301A or the ball lending count switch 301B is turned on in the power supply stop process, the award ball count switch 301A or the ball lending count switch 301B is not updated without updating the number of payouts. If the detection signal input process result is saved and the unpaid number is updated according to the saved input process result at the time of recovery, it is stored as the unpaid number in the power supply stop process. Because there is no need to perform processing to change the value (unpaid number data), the power supply stop process is faster than when the unpaid number data is changed in the power supply stop process. So that the process executed to manage the number of unpaid game balls before the power supply is stopped can be completed more reliably. It made.
[0465]
In each of the above-described embodiments, the ball payout device 97 pays out both the winning ball and the lending ball, and the distributing member 311 driven by the distributing solenoid 310 causes the winning ball flow path (the prize game medium passage) and the lending ball. The flow down route (rented game media route) was switched. However, a payout device for paying out a winning ball and a payout device for lending a ball may be provided separately.
[0466]
In each of the above embodiments, the return signal from the power supply board 910 is input to the reset terminal of the CPU 56 in the main board 31, but may be input to the input port of the I / O port unit 57.
[0467]
In the case of such a configuration, in the non-maskable interrupt process (power supply stop process) of the game control means, a system reset after the processes of steps S451 to S498 shown in FIGS. In the standby state, detection of the return signal being turned on is executed via the input port, and when the return signal is turned on, the process may jump to step S1 of the main process shown in FIG. When the execution of the main process is started, the gaming state is saved when the power-off signal is output. Therefore, the gaming state restoration process is executed in the process of step S10, and the game control is performed when the power-off signal is generated. The game control is continued from this state.
[0468]
The return signal is input to bit 5 (see FIG. 18) of the input port 1, for example. In this example, when the return signal ON is detected, the process jumps immediately to step S1. However, for the purpose of noise removal, the process jumps to step S1 when ON is detected for a plurality of consecutive times. If ON is detected again even after the predetermined period has elapsed, the routine may jump to step S1. Furthermore, a return signal input to the input port may be detected also in the non-maskable interrupt process of the payout control means.
[0469]
In each of the above embodiments, the return signal is generated by the power supply board 910. However, the return signal may be generated by an electrical component control board that requires the return signal. That is, the standby state return means may be provided on each control board such as the main board 31 and the payout control board 37. The power supply board used when the return signal is generated in each control board is configured not to output the return signal. The reset management circuit may have a configuration in which the return signal generation portion is removed from the circuit configuration shown in FIG.
[0470]
FIG. 69 is a flowchart showing an example of non-maskable interrupt processing (power supply stop processing) of the game control means when a return signal is not generated on the power supply board. The flowchart shown in FIG. 69 is executed following the processing of steps S451 to S498 shown in FIGS. That is, in this embodiment, after the RAM access prohibition value is set (step S498), in the standby state waiting for the system reset, first, the initial value M of the counter is set (step S111). Then, while subtracting 1 from the counter value (step S112), it is checked whether the counter value has become 0 (step S113).
[0471]
When the counter value becomes 0, the process jumps to step S1 of the main process shown in FIG. When the execution of the main process is started, the gaming state is saved when the power-off signal is output. Therefore, the gaming state restoration process is executed in the process of step S10, and the game control is performed when the power-off signal is generated. The game control is continued from this state.
[0472]
The time from when the initial value M is set in the counter to when the counter is counted up (= 0) is [the time required for the processing of steps S112 and S113] × M. It is set to count a time longer than the time from the occurrence until the CPU 56 operating with the Vcc power supply becomes inoperable. Therefore, in general, the CPU 56 generally does not operate before the counter counts up and jumps to step S1. That is, there is no jump to step S1.
[0473]
However, when an instantaneous power interruption occurs, the power supply voltage level recovers after a short period of decrease. Also in this case, when the voltage level of VSL becomes equal to or lower than the power-off signal output level, the power-off signal becomes low level, and the power supply stop process is started. Then, the CPU 56 enters a loop state after the end of the power supply stop process. If no control is performed, it is not possible to escape from the loop processing. In this case, the counter can count up and return to the main processing.
[0474]
That is, the counter in this embodiment corresponds to a software timer for performing a timer process that is executed in a standby state in a process according to the power-off signal. When the counter counts up, that is, when an elapse of a predetermined period is measured by the timer process, the CPU 56 as the return means performs control to return from the standby state to the game control state.
[0475]
Even in such a configuration, when the power supply voltage is restored to the normal value despite the occurrence of the power supply interruption signal due to the instantaneous power supply interruption or the like, the CPU 56 performs the main processing shown in FIG. Execution can be resumed. At that time, since the gaming state is stored when the power-off signal is output, the gaming state restoration processing is executed in the processing of step S10, and the game control returns to the state at the time of power-off signal generation, From now on, game control is continued.
[0476]
Such control can also be executed by the payout control means. FIG. 70 is a flowchart showing an example of a non-maskable interrupt process (process when power supply is stopped) of the payout control means when a return signal is not generated on the power supply board. The flowchart shown in FIG. 70 is executed following the processing of steps S801 to S846 shown in FIGS. 51 to 53 or 66 to 68. That is, in this embodiment, after the RAM access prohibition value is set (step S846), the initial value M of the counter is first set (step S921) in a standby state waiting for a system reset. Then, while subtracting 1 from the counter value (step S922), it is checked whether the counter value has become 0 (step S923).
[0477]
When the value of the counter becomes 0, the process jumps to step S701 of the main process shown in FIG. When the execution of the main process is started, the control state is saved when the power-off signal is output. Therefore, the payout state recovery process is executed in the process of step S710, and the control is the state when the power-off signal is generated. The payout control is continued from this state.
[0478]
The count-up value handled by the CPU 56 of the main board 31 (M set in S111 in FIG. 69) is preferably larger than the count-up value handled by the payout control CPU 371. When the count-up value handled by the CPU 56 is larger, the payout control means is restarted before the game control means. Therefore, the payout control means does not stand up first, and the payout control command from the game control means is not missed.
[0479]
As described above, when the return signal is not generated in the power supply board, the control process can be returned from the standby state by performing the timer process by software, but the timer process may be executed by hardware.
[0480]
FIG. 71 is a block diagram illustrating an example of a configuration in which timer processing is performed by hardware when a return signal is not generated in the power supply board. In this example, a counter (watchdog timer circuit) 162 that functions as a watchdog timer is provided on the main board 31. The watchdog timer circuit 162 counts the output pulse of the oscillation circuit 164, and when it counts up, generates a high-level pulse as a Q output. The pulse signal is logically inverted by the inversion circuit 163 and input to the AND circuit 161 as a return signal. The AND circuit 161 takes the logical product of the reset signal and the return signal and supplies it to the reset terminal of the CPU 56. The CPU 56 may be set to output a system clock or a frequency-divided clock thereof, and the clock may be used as an input clock signal for the watchdog timer circuit 162.
[0481]
The count-up value is set to be equal to or longer than the time during which the voltage value of VSL decreases to a voltage capable of generating Vcc after the power-off signal becomes low level. Since the watchdog timer circuit 162 operates using Vcc as a power source, the count-up value is set to be equal to or greater than the value corresponding to the operable period of the watchdog timer circuit 162. Therefore, when power supply to the gaming machine is stopped, the watchdog timer circuit 162 and other circuit components generally do not operate before the watchdog timer circuit 162 counts up and a return signal is output.
[0482]
When the CPU 56 is performing game control, a clear pulse is periodically given to the watchdog timer circuit 162. The output period of the clear pulse is shorter than the time until the watchdog timer circuit 162 counts up. Therefore, no pulse appears at the Q output of the watchdog timer circuit 162 when the CPU 56 is performing normal game control.
[0483]
FIG. 72 is a flowchart showing a 2 ms timer interrupt process of the game control means when the watchdog timer circuit 162 is provided. As shown in FIG. 72, a watchdog timer clear process (step S32a) is executed in the game control process (steps S21 to S32a). Therefore, the watchdog timer clear process is executed every 2 ms.
[0484]
In the watchdog timer clear process (step S32a), a process of outputting one pulse to the output port reaching the clear terminal of the watchdog timer circuit 162 is performed. Therefore, during the execution of the game control process, the clear pulse is periodically given to the watchdog timer circuit 162, so that the count-up is not performed.
[0485]
When the supply voltage to the gaming machine decreases and a power-off signal is output, a non-maskable interrupt process as shown in FIGS. 23 to 25 is started. During the process, no clear pulse is output to the watchdog timer circuit 162. Therefore, when the power supply voltage is restored and the watchdog timer circuit 162 is operating until it counts up, a return signal is output.
[0486]
FIG. 73 is a timing chart showing the output timing of the return signal and the like when the return signal is created by the software timer process or watchdog timer circuit 162 described above. FIG. 73A illustrates an example where power supply to the gaming machine is stopped. The software timer process is started after the process at the time of power supply stop is completed and the standby state is entered. In addition, since the clear pulse is not output to the watchdog timer circuit 162 in the non-maskable interrupt process, the watchdog timer circuit 16 is actually started from the start of the power supply stop process. In any case, the time-up value (count-up value) is set so as not to time out until the power supply voltage becomes lower than the Vcc-generating voltage value, so that no return signal is generated.
[0487]
When an instantaneous power interruption or the like occurs, as shown in FIG. 73B, the voltage level of VSL is restored after a short period of time drop. Also in this case, when the voltage level of VSL becomes equal to or lower than the power-off signal output level, the power-off signal becomes low level, and the power supply stop process is started. Then, the CPU 56 enters a loop state after the end of the power supply stop process. If no control is performed, the loop process cannot be exited. In this case, the watchdog timer circuit 162 counts up and a return signal is generated.
[0488]
As shown in FIG. 71, in the main board 31, the return signal is input to the reset terminal of the CPU 56 via the AND circuit 161. Therefore, a system reset is applied to the CPU 56. As a result, the CPU 56 can get out of the standby state.
[0489]
FIG. 74 is a block diagram showing an example of a configuration in which timer processing is performed by hardware in the payout control board 37 when a return signal is not generated in the power supply board. In this example, the payout control board 37 is provided with a counter (watchdog timer circuit) 386 that functions as a watchdog timer. The watchdog timer circuit 386 counts the output pulse of the oscillation circuit 388, and when it counts up, generates a high-level pulse as a Q output. The pulse signal is logically inverted by an inverting circuit 387 and input to the AND circuit 385 as a return signal. The AND circuit 385 takes a logical product of the reset signal and the return signal and supplies the logical product to the reset terminal of the CPU 56.
[0490]
The count-up value is set to be equal to or longer than the time during which the voltage value of VSL decreases to a voltage capable of generating Vcc after the power-off signal becomes low level. Since the watchdog timer circuit 386 operates using Vcc as a power source, the count-up value is set to be equal to or greater than the value corresponding to the operable period of the watchdog timer circuit 386. Therefore, in general, the watchdog timer circuit 386 and other circuit components do not operate before the watchdog timer circuit 386 counts up and a return signal is output. Note that when the payout control CPU 371 performs payout control, a clear pulse is periodically given to the watchdog timer circuit 386. The output period of the clear pulse is shorter than the time until the watchdog timer circuit 386 counts up. Therefore, no pulse appears in the Q output of the watchdog timer circuit 3876 when the payout control CPU 371 is performing normal game control.
[0491]
FIG. 75 is a flowchart showing a part of the main processing of the payout control means when the watchdog timer circuit 386 is provided. The process shown in FIG. 84 is executed following the processes of steps S701 to S714 shown in FIG. In this case, the watchdog timer clear process (step S761) is executed in the payout control process loop (steps S715, S751 to S761). Therefore, the watchdog timer clear process is executed every 2 ms.
[0492]
In the watchdog timer clear process (step S761), a process of outputting one pulse to the output port reaching the clear terminal of the watchdog timer circuit 386 is performed. Therefore, since the clear pulse is periodically given to the watchdog timer circuit 386 during the execution of the payout control process, the count-up is not performed.
[0493]
When the supply voltage to the gaming machine decreases and a power-off signal is output, a non-maskable interrupt process as shown in FIGS. 51 to 53 is started. During the processing, the clear pulse is not output to the watchdog timer circuit 386. Therefore, when the power supply voltage is restored and the watchdog timer circuit 386 is operating until it counts up, a return signal is output.
[0494]
As shown in FIG. 74, in the payout control board 37, the return signal is input to the reset terminal of the payout control CPU 371 via the AND circuit 385. Accordingly, a system reset is applied to the payout control CPU 371. As a result, the payout control CPU 371 can exit from the standby state.
[0495]
As described above, when the watchdog timer circuits 162 and 386 are provided in the main board 31 and the payout control board 37, a return signal can be generated by hardware. Moreover, not only when the power supply voltage is lowered but also when the control of the CPU 56 or the payout control CPU 371 enters an infinite loop for some reason, it is possible to get out of the loop state.
[0496]
The count-up value of the watchdog timer circuit 162 of the main board 31 is preferably larger than the count-up value of the watchdog timer circuit 386 of the payout control board 37. When the count-up value of the watchdog timer circuit 162 is larger, the return signal is supplied to the payout control means before the game control means. Therefore, the payout control means does not stand up first, and the payout control command from the game control means is not missed.
[0497]
Further, for example, the watchdog timer circuit 162 may be provided only on the main board 31, and a return signal from the watchdog timer circuit 162 may be supplied to the CPU 56 and supplied to the payout control board 37. In the case of such a configuration, the overall circuit configuration scale can be reduced. In such a configuration, it is preferable to place a delay circuit between the watchdog timer circuit 162 and the reset terminal of the CPU 56 so that the payout control means rises first.
[0498]
Further, the return signal from the watchdog timer circuits 162 and 386 may be input to the input port instead of being connected to the reset terminal of the CPU. In this case, the input port is monitored in the standby state in the power supply stop process, and when it is detected that the return signal is turned on, the process jumps to the beginning of the main process. Further, a return signal from the watchdog timer circuits 162 and 386 may be input to the CTC terminal of the CPU. In that case, the CTC interrupt is set in advance according to the input of the return signal. Also, interrupt permission is set in the standby state. When a CTC interrupt is applied, the process jumps to the beginning of the main process.
[0499]
Further, in each of the above-described embodiments, the power supply stop process is executed in accordance with the NMI in the payout control board 37. However, the power-off signal is connected to the maskable terminal of the payout control CPU 371 and maskable The power supply stop process may be executed by the insertion process. Alternatively, a power-off signal may be input to the input port and the power supply stop process may be executed according to the input port check result.
[0500]
Further, in each of the above-described embodiments, a circuit (reset circuit 65) that generates a reset signal to be supplied to each electrical component control unit is provided on the power supply board 910, but is supplied to the CPU 56 of the main board 31. A circuit for generating a reset signal to be generated and a circuit for generating a reset signal to be supplied to the CPU of another electrical component control board may be provided separately.
[0501]
In the above-described embodiment, the power supply board 910 is provided with one circuit (reset circuit 65) that generates a reset signal to be supplied to each electric component control means. However, each electric component control board is reset. A circuit for generating a signal may be provided.
[0502]
As described above, when the system reset means (reset circuit 65) is mounted on each electrical component control board on which each electrical component control means is mounted, the output signal of the system reset means is transmitted. The cable (the cable connecting the system reset means and the CPU) can be shortened and can be made less susceptible to noise.
[0503]
In the above-described embodiment, the command output port is cleared in the power supply stop process. However, before the output port is cleared, the command output port state is stored in the RAM backup area. A configuration may be adopted in which the state of the command output port is restored to the state before the power is turned off in the power restoration process. With this configuration, for example, even if a control command is output to the output port but the power supply is stopped before the INT signal is output, the transmission destination can be reliably transmitted after the power supply is restarted. Control commands can be output to
[0504]
In the above-described embodiment, the power monitoring unit (for example, the power monitoring IC 902) outputs the power-off signal when the power supply voltage reaches a predetermined value (for example, 22V). A configuration may be adopted in which a digital signal obtained by digitally converting an AC wave related to a power supply is monitored, and a power-off signal is output when the digital signal is interrupted for a predetermined period.
[0505]
In each embodiment described above, the control command is composed of MODE data and EXT data. However, the control command may be composed of three or more data, or may be composed of one data. Good. Further, the control command is not limited to the 2-byte configuration as described above.
[0506]
In each of the above-described embodiments, the command reception process (see FIG. 56) is executed in response to the reception of the INT signal. However, the command reception process is executed without using the INT signal. May be. In this case, for example, each electric component control board on the command receiving side monitors the command input port (for example, input port A shown in FIG. 47) every predetermined period, and performs the command receiving process according to the state of the port. What is necessary is just to set it as the structure performed.
[0507]
In each of the above-described embodiments, the command is transmitted using a plurality of signal lines. However, the command is configured by a serial signal and is configured to perform serial transmission using one signal line. May be.
[0508]
In each of the above embodiments, the payout control means for controlling the ball payout device 97 or the like as an electric part is mainly taken as an example of the electric parts control means other than the game control. However, the electric parts to which the present invention is applied are described. The parts control means may be control means other than the payout control means.
[0509]
Further, in the above-described embodiment, if the payout state determination means (a part of the game control means) for determining whether or not the game medium can be paid out detects that the payout is not possible, regardless of the cause. One type of withdrawal prohibition state designation command (that is, in this example, the withdrawal prohibition state designation command is used in common regardless of which of the multiple types of conditions prohibiting the withdrawal) Command). However, it may be transmitted separately for cause-specific commands (in the above-described example, a command indicating a shortage of supply balls and a command indicating a lower pan full). . In this case, when the payout state determination means detects that any one of the payout prohibition conditions is not established, a command indicating that the corresponding payout prohibition condition is canceled (for example, a command indicating elimination of the shortage of supply balls, A command indicating that the lower plate is full may be transmitted. In the case of the above configuration, the payout control means makes it impossible to execute the payout control when receiving any of the commands provided for each cause of the payout prohibition condition, and a plurality of types of conditions for prohibiting the payout. When all of the above are canceled (for example, when all the flags provided for each of the payout prohibition conditions are in a state indicating that the condition is not satisfied), it is possible to make the payout control executable.
[0510]
In addition, when the game ball cannot be paid out, a command instructing prohibition of the game ball may be transmitted to the payout control board 37 in order to prohibit the continuation of the game. When the payout control means mounted on the payout control board 37 receives a command instructing prohibition of the game ball, the drive of the hitting ball launching device is stopped. In addition, when the game ball cannot be paid out, the game control means may give a signal instructing the launch control means to prohibit the launch of the game ball directly. Further, the payout control means may stop the driving of the hit ball launching device when the payout prohibition state designation command is received.
[0511]
In the above-described embodiment, the stepping motor rotated by the pulse signal (drive signal) from the payout control CPU 371 is used as the payout motor 289. However, a solenoid may be used. In this case, in the power supply stop process, a process of stopping the driving of the payout motor 289 is performed before the process of checking the state of the prize ball count switch 301A or the ball lending count switch 301B (for example, before step S816). You can do it. With this configuration, even if the dispensing motor 289 is configured using a solenoid, power consumption can be suppressed.
[0512]
Further, in each of the above-described embodiments, the payout means is configured to execute both ball lending and prize ball payout. However, the present invention is applicable even if the mechanism for lending a ball and the mechanism for paying a prize ball are independent. Can be applied. In that case, even if the mechanism that lends the ball and the mechanism that pays out the prize ball are independent, as long as the payout control means is configured to control both mechanisms, as in the above embodiment, Common prize payout indicating that the game control means prohibits payout of game media as a prize from a mechanism for paying out prize balls in any of the plurality of prize payout prohibition conditions. A prohibited state designation command is transmitted to the payout control means, and indicates that the rental of game media from the mechanism that lends the ball in the payout means is prohibited regardless of any of the plurality of prohibition conditions. A common lending prohibition state designation command can be transmitted to the payout control means.
[0513]
In each of the above embodiments, in the power supply stop process, it is monitored whether or not a game ball has been paid out, and if it has been paid out, the value stored as the number of unpaid game balls is stored. Although the subtracting process has been performed, it is confirmed whether or not the prize ball count switch 301A or the ball lending count switch 301B is turned on without performing the process of subtracting the stored value of the unpaid number, and the confirmation result is supplied to the power source. The configuration may be such that the data is stored in a backed up RAM. In this case, when the power supply is started, the prize ball count switch 301A and the ball lending count switch 301B are turned on during the execution of the power supply stop process based on the stored contents of the RAM backed up. Is confirmed, the process of subtracting the stored value of the number of unpaid out may be performed. If configured as described above, it is not necessary to perform a process of changing the value stored as the number of unpaid in the power supply stop process, so the number of unpaid game balls is managed before the power supply stops. Therefore, it is possible to complete the process to be executed more reliably.
[0514]
In each of the above-described embodiments, the payout prohibition condition is established when the ball is out of the ball or the lower pan is full. However, when it is not preferable to perform another payout or when the payout is performed. If this is not possible, the payout prohibition condition may be satisfied. For example, when the glass door frame 2 is in the open state, when the count switch short-circuit signal is input, when the card unit 50 is confirmed to be unconnected by the input state of the VL signal, The payout prohibition condition may be established when the ball clogging flag is on, or when the lending ball clogging flag is on.
[0515]
As described in the above embodiments, the standby state return means (returns from the standby state when the power supply to the gaming machine does not stop in the standby state after the power supply stop process). A means for making the recovery process executable (meaning that it is not always necessary to execute the recovery process, which means that the state of the electrical component control means may be reset to return from the standby state)) Provided for each of the means for returning the control means (CPU 56, payout control CPU 371) (the structure of the counter 971 provided in the power supply board 910 capable of outputting the return signal), the game control means and the payout control means. Configuration (configuration by CPU 56 having a function of resetting the system based on time-up in watchdog timer or CPU 371 for payout control) And the. However, it may be configured to include a plurality of different standby state return means as described above. In this case, since functions are duplicated by a plurality of standby state return means, there is a possibility that a malfunction may occur, so that one of a plurality of different standby state return means is operated with priority, The other is preferably configured to operate in an auxiliary manner. As a result, even if one of the standby state return means has stopped functioning due to some trouble, the control means (CPU 56, payout control CPU 371) can be reliably recovered from the standby state.
[0516]
In each of the above-described embodiments, an infinite loop is used as the standby state. However, the present invention is not limited to this, and control means (CPU 56, The control state of the payout control CPU 371) may be a standby state (a standby state in which an interrupt can be accepted). In this case, the signal input to the interrupt terminal becomes valid, the control state can be returned to the signal input trigger to the interrupt terminal, and the standby state return means can be configured with a simple configuration. it can.
[0517]
In each embodiment described above, the means for supplying backup power to the RAM may be provided for each control means (CPU 56, payout control CPU 371). That is, means for supplying backup power may be provided for each RAM including the backup RAM area. Further, the number of such means and mounting positions (whether they are mounted on the control board or the power supply board) may be configured in any manner.
[0518]
Further, in each of the above-described embodiments, the power supply from the power supply board 910 to the prize ball count switch 301A is made via the main board 31 but may be made via the payout control board 37. Alternatively, power may be directly supplied from the power supply board 910.
[0519]
Further, in each of the above-described embodiments, the power supply from the power supply board 910 to the ball lending count switch 301B is made via the payout control board 37, but may be made via the main board 31 ( For example, as described later, when the detection signal of the ball lending count switch 301B is input to the game control means). Alternatively, power may be directly supplied from the power supply board 910.
[0520]
In each of the above-described embodiments, the auxiliary power supply means supplies power to at least the winning ball count switch 301A and the ball lending count switch 301B after the detection signal is output from the power monitoring means. For example, power may be supplied to other than the prize ball count switch 301A and the ball lending count switch 301B (such as a winning detection switch), and power is supplied only to the prize ball count switch 301A and the ball lending count switch 301B. May be provided. If power is supplied only to the prize ball count switch 301A and the ball lending count switch 301B, the power consumption (charging capacity) of the auxiliary power supply means can be reduced.
[0521]
In each embodiment described above, the auxiliary power supply means may be provided for each electric component control means (CPU 56, payout control CPU 371).
[0522]
In each of the above-described embodiments, the detection signal of the ball lending count switch 301B is input only to the payout control means (the payout control CPU 371 provided in the payout control board 37). It may be configured to be input to the CPU 56) provided in the board 31, or may be input to both the payout control means and the game control means. The game control means is configured to execute the detection signal input process of the ball lending count switch 301B in the game control process (specifically, the switch process in step S21 described above) and the power supply stop process. It may be. In this case, a buffer (rented ball number storage buffer) for storing data indicating the number of unpaid balls has been provided in the power backup area of the RAM 55 of the game control means, and the power supply stop process (FIGS. 23 to 25). ), The same processing as the detection signal input processing of the prize ball count switch 301A shown in steps S467 to S486 described above may be executed as the detection signal input processing of the ball lending count switch 301B. . Further, in the game control process (for example, the switch process shown in step S21), the same process as the above-described prize ball number subtraction process (see FIG. 44) may be executed as the lending ball number subtraction process. Further, in the case of the above configuration, the game control means is provided with a function for executing processing related to the exchange of signals with the prepaid card unit 50 in the above-mentioned payout control means, and the lending is performed using the payout control command. What is necessary is just to perform the process which transmits the information regarding the number of the lending balls requested | required toward the payout control means. In addition, when executing the input process of the detection signal of the ball lending count switch 301B in the power supply stop process (FIGS. 23 to 25), before step S487 after step S466 (for example, immediately before step S487). It should be executed.
If comprised as mentioned above, it will become possible to perform the number management of a lending ball by a game control means. In particular, when the detection signal of the ball lending count switch 301B is input to both the payout control means and the game control means, the number management of the lending balls can be executed by both the game control means and the payout control means. Thus, it becomes possible to manage the number of rented balls more accurately.
In the case of the above configuration, when the power supply to the gaming machine is stopped, the +12 V power supply voltage is maintained in the range in which the switch can be driven at least for a period longer than the payout confirmation period, and the ball lending count switch 301B (or the award) Of course, the capacity of the capacitor 923 is determined so that the ball count switch 301A and the ball lending count switch 301B) can be operated.
[0523]
Further, in each of the above-described embodiments, the switch detection process (for example, the process shown in FIGS. 24 and 52) in the power supply stop process and the switch detection process in the normal control (the process of FIG. The processing module of step S21 of FIG. 22 including the processing of 30 and the processing module of step S752 of FIG. 48 can be a common processing module (that is, a common subroutine is used). In this case, the contents of the stack pointer are rewritten in the input process (the switch detection process described above). Therefore, when using the common module, the game control means performs the process of step S458 before the process of step S487, and the payout control means performs the process of step S808 before the process of step S835. You just have to do it.
It should be noted that the processing module for the switch detection processing in the power supply stop processing and the processing module for the switch detection processing in the normal control may be a common processing module as described above. Can be applied to the switch detection process (detection signal input process) of the ball lending count switch 301B executed by the game control means.
[0524]
In the above-described embodiment, when the power supply is started, the payout suspension flag is set in step S713 or step S732 to set the payout prohibited state. However, in step S713 or step S732 The payout prohibition state may be established by clearing an output port (output port C shown in FIG. 46) from which a control signal for controlling the ball payout device 97 is output.
[0525]
In the above-described embodiment, the power monitoring unit (for example, the power monitoring IC 902) outputs the power-off signal when the power supply voltage reaches a predetermined value (for example, 22V). A digital signal obtained by digitally converting an AC wave related to a power source (for example, AC 24 V) may be monitored, and a power-off signal may be output when the digital signal is interrupted for a predetermined period.
[0526]
In the above-described embodiment, when the power supply monitoring unit (for example, the power supply monitoring IC 902) detects that the power supply voltage has reached a predetermined value (for example, 22V), the power-off process is executed. The system is reset when the second power supply monitoring unit (for example, power supply monitoring IC 902) detects that the voltage has reached a predetermined value (for example, 9V). The system may be automatically reset after the period has elapsed. With this configuration, when the power supply monitoring means (for example, the power supply monitoring IC 902) detects that the power supply voltage has reached a predetermined value (for example, 22V), the second power supply monitoring means (for example, the subsequent power supply voltage) Even if the detection by the power monitoring IC 902) is not performed, the system can be surely reset.
[0527]
Further, in the above-described embodiment, the main board 31 and the payout control board 37 perform processing when the power supply is stopped in response to the input of the power-off signal from the power board 910 to the non-maskable interrupt terminal (XNMI) (see FIG. 23 to 25 and FIGS. 51 to 53) are executed, but the main board 31 may be configured to output a power-off signal input to the non-maskable interrupt terminal of the payout control board 37. In this case, the CPU 56 starts the power supply stop process (FIGS. 23 to 25) in response to the input of the power-off signal from the power supply board 910 to the non-maskable interrupt terminal, and the payout control board 37 A process of outputting a power-off signal toward the non-maskable interrupt terminal is performed. When the power cut-off signal from the main board 31 is input to the non-maskable interrupt terminal, the payout control CPU 371 starts the power supply stop process (FIGS. 51 to 53). With this configuration, the configuration of the power supply substrate 910 can be simplified.
In the above configuration, when the CPU 56 receives a power-off signal during command transmission (during the execution of the processing shown in FIGS. 42 and 43), after completing the command transmission processing In addition, a process of transmitting a power-off signal toward the payout control board 37 may be executed. If comprised in this way, it will become possible to perform the process at the time of a power supply stop (FIGS. 51-53) after completing the process regarding reception of a command in the payout control board 37. FIG.
Further, in the case of the above configuration, the CPU 56 executes the power supply stop process for the payout control board 37 in response to the power-off signal from the power board 910 being input to the non-maskable interrupt terminal. A designated payout control command may be transmitted. In this case, when the payout control CPU 371 receives a payout control command designating execution of the power supply stop process, it starts the power supply stop process (FIGS. 51 to 53).
Further, other sub-boards (the symbol control board 80, the lamp control board 35, and the sound control board 70) other than the payout control board 37 may be configured as described above.
[0528]
In the embodiment described above, the “specific game state” means a state that is advantageous for a player who is given a predetermined game value. Specifically, the “specific game state” is, for example, a right for a variable winning ball apparatus to be in a state advantageous to a player who easily hits a ball (a big hit gaming state) or a state advantageous to a player. Is a state in which a predetermined game value is given, such as a state in which a game has occurred, or a condition in which a premium game medium payout condition is easily established.
[0529]
In the above-described embodiment, the “special game state” means a state advantageous to a player who is likely to make a big hit. Specifically, the “special game state” includes, for example, a probability variation state in which the probability that a special symbol is a big hit symbol is a high probability state, a short time state in which the number of fluctuations of a normal symbol per unit time is increased, a variable winning ball This is a high probability state in which the probability of a big hit such as an open extended state in which the opening period and the number of opening times of the device 15 are increased is increased. In the short-time state, since the number of opening of the variable winning ball apparatus 15 is increased, the number of winnings per unit time is increased, and the variable display number of special symbols per unit time is increased. It can be said that has been raised. Similarly, in the open extended state, since the opening period and the number of opening times of the variable winning ball apparatus 15 are increased, the number of winnings per unit time is increased, and the number of special symbols variable display times per unit time is increased. Therefore, it can be said that the probability of being a big hit is increased.
[0530]
The pachinko gaming machine of each of the above embodiments mainly gives a player a predetermined game value when the stop symbol of the special symbol variably displayed on the variable display unit 9 based on the start winning is a combination of the predetermined symbols. It was a first type pachinko game machine that can be used, but if there is a prize in a predetermined area of an electric game that is released based on a start prize, a second type pachinko game that can give a predetermined game value to a player 3rd type pachinko game where a predetermined right is generated or continued when there is a prize for a predetermined electric game that is released when the stop symbol of the pattern variably displayed based on the machine or the start winning combination becomes a combination of the predetermined pattern The present invention can be applied even to a machine.
[0531]
Furthermore, the present invention can be applied to a slot machine or the like provided with an electrical component for paying out the game medium, not limited to a pachinko game machine in which the game medium is a game ball.
[0532]
【The invention's effect】
  As described above, according to the first aspect of the present invention, the gaming machine is the gaming control means,Electrical component control meansIt has a command transmission means that executes a command transmission program called by a subroutine call when transmitting a command to transmit a command according to the progress of the game, and restores the control state according to the detection signal from the power supply monitoring means Processing when the power supply is stopped to save the data necessary for storage in the variable data storage meansWhen power supply is restored and a predetermined recovery condition is met,Based on the stored contents stored in the fluctuation data storage means, execute a recovery process to restore the control state to the state before the power supply stopped,When the predetermined recovery condition is not satisfied, an initialization process for initializing the stored contents held in the fluctuation data storage means is executed,The command transmission means executes the command transmission program called by the subroutine call in the recovery process,Electrical component control meansTo the control state before the power supply stopsIndicate thatThe process of transmitting the command is executed, and the game control means saves the program address data, which is the address data of the control program being executed, to the stack area of the variable data storage means in response to the subroutine call.,Among the data saved in the stack area by the address indicated by the stack pointer, the address where the data to be read next is stored is specified, and the stack which is the address data indicated by the stack pointer in the power supply stop process Performs processing to save the address data to the variable data storage means,When power supply is started, after setting a specified address in the stack pointer as an initial setting, determine whether or not a predetermined recovery condition is satisfied,In the recovery process,Stack address data saved in variable data storage means during power supply stop processingTheStack pointerAfter executing the subroutine call, the command transmission means performs a process of transmitting a command indicating that the power supply is restored to the state before the power supply is stopped, and after executing the process of transmitting the command, the timer allocation is performed. After the timer interrupt is set, the program address data specified by the address indicated by the stack pointer is set in the program counter to restore the state before the power supply is stopped.Since the process for sending the command in the restoration process can be performed by a subroutine, the capacity of the program for executing the process for restoring the gaming state can be reduced. The processing for recovering the gaming state can be efficiently executed on the program configuration.Further, the control state can be restored only when the restoration condition is satisfied.
[0536]
  Claim2In the described invention, when the power supply to the gaming machine is started, the time when the game control means becomes in a state capable of controlling the game,Electrical component control means is electrical componentSince the activation order regulation means for regulating the timing so as to be later than the timing at which the control becomes possible, a command from the game control means is received at the start of power supplyElectrical component control meansHas an effect of reliably receiving the command.
[0537]
  Claim3In the described invention, the command transmission means is configured to transmit a start prize memory number designation command for designating the start prize memory number to the start prize memory number display control means in the recovery process. Processing for transmitting the start winning memory number designation command can be performed by a subroutine. In addition, when the game is resumed, it is possible to reliably notify the player of the start winning memory number.
[0538]
  Claim4In the described invention, after the command transmission means determines whether or not it is in a special gaming state based on the storage contents of the fluctuation data storage means in the recovery process, and sets the command transmission table according to the determination, By executing a command transmission program called by a subroutine call, a special game state designation command for designating whether or not the game state is a special game state is transmitted to the display control means. Processing for transmitting a state designation command can be performed by a subroutine. Further, when the game is resumed, it can be surely notified to the player whether or not it is in the special game state.
[Brief description of the drawings]
FIG. 1 is a front view of a pachinko gaming machine as viewed from the front.
FIG. 2 is a front view showing the front surface of the game board with the glass door frame removed.
FIG. 3 is a rear view of the gaming machine as seen from the back side.
FIG. 4 is a rear view of the mechanism plate to which various members are attached as viewed from the back side of the gaming machine.
FIG. 5 is an exploded perspective view showing a configuration example of a ball dispensing device.
FIG. 6 is a front view showing an exposed portion of a power supply board installed on a mechanism plate.
FIG. 7 is a block diagram showing a circuit configuration example of a game control board (main board).
FIG. 8 is a block diagram showing a circuit configuration example of a payout control board.
FIG. 9 is a block diagram showing a circuit configuration example of a symbol control board.
FIG. 10 is a block diagram showing a circuit configuration example of a lamp control board.
FIG. 11 is a block diagram illustrating a circuit configuration example of a power supply substrate.
FIG. 12 is an explanatory diagram showing another configuration example of the clear switch.
FIG. 13 is a block diagram illustrating a configuration example of a reset management circuit.
FIG. 14 is a block diagram illustrating a configuration example around a CPU.
FIG. 15 is a timing chart for explaining the operation of a counter which is an example of timer means.
FIG. 16 is an explanatory diagram illustrating an example of bit assignment of an output port.
FIG. 17 is an explanatory diagram illustrating an example of bit assignment of an output port.
FIG. 18 is an explanatory diagram illustrating an example of bit assignment of an input port.
FIG. 19 is a flowchart showing main processing executed by the CPU on the main board.
FIG. 20 is an explanatory diagram showing an example of a relationship between a backup flag and whether or not to execute a gaming state recovery process.
FIG. 21 is a flowchart showing gaming state recovery processing.
FIG. 22 is a flowchart showing a 2 ms timer interrupt process.
FIG. 23 is a flowchart showing a non-maskable interrupt process (power supply stop process).
FIG. 24 is a flowchart showing a non-maskable interrupt process (power supply stop process).
FIG. 25 is a flowchart showing a non-maskable interrupt process (power supply stop process).
FIG. 26 is a timing chart showing the state of power supply reduction and NMI signal when power supply to the gaming machine is stopped.
FIG. 27 is a timing diagram illustrating an example of how detection signal input processing is performed;
FIG. 28 is an explanatory diagram showing an example of forming a switch timer in a RAM.
FIG. 29 is a flowchart illustrating an example of switch processing.
FIG. 30 is a flowchart illustrating an example of a switch check process.
FIG. 31 is a flowchart showing an example of a prize ball process.
FIG. 32 is a flowchart showing an example of a prize ball process.
FIG. 33 is a flowchart showing an example of a prize ball process.
FIG. 34 is a flowchart showing a switch-on check process.
FIG. 35 is an explanatory diagram of a configuration example of an input determination value table.
FIG. 36 is an explanatory diagram showing a configuration example of a command transmission table and the like.
FIG. 37 is an explanatory diagram showing an example of a command form of a control command.
FIG. 38 is a timing chart showing the relationship between an 8-bit control signal and an INT signal that constitute a control command.
FIG. 39 is an explanatory diagram showing an example of the contents of a payout control command.
FIG. 40 is an explanatory diagram illustrating an example of the content of a display control command.
FIG. 41 is an explanatory diagram showing an example of the content of a lamp control command.
FIG. 42 is a flowchart illustrating a processing example of command set processing.
FIG. 43 is a flowchart showing a command transmission processing routine.
FIG. 44 is a flowchart showing an example of a prize ball number subtraction process.
FIG. 45 is a block diagram showing an example of the configuration around a payout control CPU.
FIG. 46 is an explanatory diagram illustrating an example of bit assignment of an output port.
FIG. 47 is an explanatory diagram of an example of bit assignment of an input port.
FIG. 48 is a flowchart showing main processing executed by the CPU in the payout control board.
FIG. 49 is a flowchart showing a 2 ms timer interrupt process.
FIG. 50 is a flowchart showing a payout state recovery process.
FIG. 51 is a flowchart showing a non-maskable interrupt process (power supply stop process).
FIG. 52 is a flowchart showing a non-maskable interrupt process (power supply stop process).
FIG. 53 is a flowchart showing a non-maskable interrupt process (power supply stop process).
FIG. 54 is an explanatory diagram showing a configuration example of a RAM in the payout control unit.
FIG. 55 is an explanatory diagram of a configuration example of a reception command buffer.
FIG. 56 is a flowchart showing an example of command reception processing of a payout control CPU.
FIG. 57 is a flowchart illustrating an example of switch processing.
FIG. 58 is a flowchart showing an example of a payout prohibition state setting process.
FIG. 59 is a flowchart illustrating an example of command analysis execution processing.
FIG. 60 is a flowchart illustrating an example of a ball lending control process.
FIG. 61 is a flowchart showing an example of a ball lending control process.
FIG. 62 is a flowchart showing an example of a winning ball control process.
FIG. 63 is a flowchart showing an example of a winning ball control process.
FIG. 64 is a timing chart showing an example of timing at which payout processing is executed after power supply is started.
FIG. 65 is a block diagram showing a configuration of a gaming machine.
FIG. 66 is a flowchart showing another example of non-maskable interrupt processing (processing when power supply is stopped).
FIG. 67 is a flowchart showing another example of non-maskable interrupt processing (processing when power supply is stopped).
FIG. 68 is a flowchart showing another example of non-maskable interrupt processing (processing when power supply is stopped).
FIG. 69 is a flowchart showing another example of the power supply stop process in the game control means.
FIG. 70 is a flowchart showing another example of the power supply stop process in the payout control means.
FIG. 71 is a block diagram showing a part of another configuration example of the game control means.
FIG. 72 is a flowchart showing another example of a 2 ms timer interrupt process executed by the CPU on the main board.
FIG. 73 is a timing chart for explaining the operation of the software timer and watchdog timer circuit;
74 is a block diagram showing a part of another configuration example of the payout control means. FIG.
FIG. 75 is a flowchart showing another example of the main process executed by the CPU in the payout control board.
[Explanation of symbols]
1 Pachinko machine
31 Game control board (main board)
37 Dispensing control board
56 CPU
371 CPU for payout control
910 Power supply board
902 IC for power monitoring (power monitoring means)
971 counter

Claims (5)

遊技者が所定の遊技を行うことが可能な遊技機であって、
遊技の進行を制御し、定期的に発生するタイマ割込に応じて遊技制御処理を実行する遊技制御手段と、
前記遊技制御手段からのコマンドに従って遊技機に設けられた電気部品を制御する電気部品制御手段と、
遊技機への電力供給が停止しても所定期間は記憶内容を保持することが可能な変動データ記憶手段と、
遊技機で用いられる所定の電源の状態を監視して、遊技機への電力の供給停止にかかわる検出条件が成立したときに検出信号を出力する電源監視手段とを備え、
前記遊技制御手段は、
前記電気部品制御手段にコマンドを送信するときにサブルーチンコールによって呼び出したコマンド送信プログラムを実行して遊技の進行に応じたコマンドを送信するコマンド送信手段を有し、
前記電源監視手段からの検出信号に応じて制御状態を復旧させるために必要なデータを前記変動データ記憶手段に保存するための電力供給停止時処理を実行し、
電力供給が復帰し所定の復旧条件が成立したときには、前記変動データ記憶手段に保存されていた記憶内容にもとづいて制御状態を電力供給が停止する前の状態に復旧させる復旧処理を実行し、
前記所定の復旧条件が不成立であったときには、前記変動データ記憶手段に保持されていた記憶内容を初期化する初期化処理を実行し、
前記コマンド送信手段は、前記復旧処理にてサブルーチンコールによって呼び出した前記コマンド送信プログラムを実行することで、前記電気部品制御手段に電力供給が停止する前の制御状態へ復旧することを示すコマンドを送信する処理を実行し、
前記遊技制御手段は、
サブルーチンコールがあったことに応じて、実行されていた制御プログラムのアドレスデータであるプログラムアドレスデータを前記変動データ記憶手段のスタック領域へ退避させ、
スタックポインタにより示されるアドレスにより前記スタック領域に退避されたデータのうち、次に読み出されるべきデータが格納されているアドレスを特定し、
前記電力供給停止時処理において、前記スタックポインタにより示されるアドレスデータであるスタックアドレスデータを前記変動データ記憶手段に退避する処理を行い、
電力供給が開始されたときは、初期設定として前記スタックポインタに指定アドレスを設定した後、前記所定の復旧条件が成立したか否かを判定し、
前記復旧処理において、前記電力供給停止時処理にて前記変動データ記憶手段に退避した前記スタックアドレスデータを前記スタックポインタに復帰させた後に前記サブルーチンコールを行い、前記コマンド送信手段により電力供給が停止する前の制御状態へ復旧することを示すコマンドを送信する処理を実行し、該コマンドを送信する処理を実行した後に前記タイマ割込の設定を行い、該タイマ割込の設定を行った後、前記スタックポインタにより示されるアドレスによって特定されるプログラムアドレスデータをプログラムカウンタに設定することにより電力供給停止前の状態に復旧させる
ことを特徴とする遊技機。 A gaming machine in which a player can play a predetermined game ,
Game control means for controlling the progress of the game and executing a game control process in response to a timer interrupt that occurs periodically ;
Electrical component control means for controlling electrical components provided in the gaming machine in accordance with commands from the game control means ;
Fluctuating data storage means capable of holding stored contents for a predetermined period even when power supply to the gaming machine is stopped,
Power supply monitoring means for monitoring a state of a predetermined power source used in the gaming machine and outputting a detection signal when a detection condition related to stopping the supply of power to the gaming machine is satisfied,
The game control means includes
Command transmission means for executing a command transmission program called by a subroutine call when transmitting a command to the electrical component control means and transmitting a command according to the progress of the game,
Executing power supply stop processing for saving data necessary for restoring the control state in the fluctuation data storage means in response to a detection signal from the power monitoring means ;
When the power supply is restored and a predetermined restoration condition is established, a restoration process for restoring the control state to the state before the power supply is stopped based on the stored contents stored in the fluctuation data storage unit is executed,
When the predetermined recovery condition is not satisfied, an initialization process for initializing the storage content held in the variation data storage unit is executed,
Said command transmission means, the recovery process by executing the command transmission program that called the subroutine called in, send a command indicating that the power supply is restored to the control state before stopping the electric component control means Execute the process to
The game control means,
In response to the subroutine call, the program address data which is the address data of the control program being executed is saved in the stack area of the variable data storage means ,
Among the data saved in the stack area by the address indicated by the stack pointer, specify the address where the data to be read next is stored,
In the power supply stop process, a process of saving the stack address data, which is the address data indicated by the stack pointer, to the variable data storage unit is performed.
When power supply is started, after setting a specified address in the stack pointer as an initial setting, determine whether or not the predetermined recovery condition is satisfied,
In the recovery process, the stack address data saved in the variation data storage means by the power supply stop process performs the subroutine call After returning to the stack pointer, the power supply is stopped by the command transmitting means Execute a process to send a command indicating that the previous control state is restored, set the timer interrupt after executing the process to send the command, and after setting the timer interrupt, A gaming machine, wherein program address data specified by an address indicated by a stack pointer is set in a program counter to restore a state before stopping power supply . 遊技機への電力供給が開始したときに、遊技制御手段が遊技に関わる制御が可能な状態になる時期を、電気部品制御手段が電気部品の制御が可能な状態になる時期よりも遅い時期となるように規制する起動順序規制手段を備えた
請求項１記載の遊技機。When the power supply to the gaming machine is started, the time when the game control means becomes ready for control related to the game, the time when the electrical component control means becomes ready for control of the electrical parts With activation order regulation means to regulate
The gaming machine according to claim 1 . 電気部品制御手段は、識別情報の可変表示を行う可変表示装置を制御する表示制御手段 と、前記可変表示装置における識別情報の可変表示の保留回数を示す始動入賞記憶数を表示する始動入賞記憶数表示手段を制御する始動入賞記憶数表示制御手段とを含み、
コマンド送信手段は、復旧処理にて、始動入賞記憶数を指定する始動入賞記憶数指定コマンドを、前記始動入賞記憶数表示制御手段に対して送信する
請求項１または請求項２記載の遊技機。 Electrical components control means, display control means for controlling the variable display device for variably displaying identification information, start winning storage number to display the start winning storage number indicating the holding times of the variable display of the identification information in the variable display device and a start winning storage number display control means for controlling the display means,
The gaming machine according to claim 1 or 2 , wherein the command transmission means transmits a start prize memory number designation command for designating a start prize memory number to the start prize memory number display control means in the recovery process. 電気部品制御手段は、識別情報の可変表示を行う可変表示装置を制御する表示制御手段を含み、
遊技機は、前記可変表示装置に表示される識別情報の表示結果が特定の表示態様となったときに遊技者にとって有利な特定遊技状態に制御可能であるとともに、識別情報の表示結果が特定の表示態様となる確率が高い特別遊技状態に制御可能であって、
コマンド送信手段は、復旧処理にて、変動データ記憶手段の記憶内容にもとづいて、特別遊技状態であったか否かを判定し、該判定に応じたコマンド送信テーブルをセットした後、サブルーチンコールによって呼び出したコマンド送信プログラムを実行することで、前記特別遊技状態であるか否かを指定する特別遊技状態指定コマンドを、前記表示制御手段に対して送信する
請求項１から請求項３のうちいずれかに記載の遊技機。 The electrical component control means includes display control means for controlling a variable display device that performs variable display of identification information,
The gaming machine can be controlled to a specific gaming state that is advantageous to the player when the display result of the identification information displayed on the variable display device is in a specific display mode, and the display result of the identification information is specific. It can be controlled to a special gaming state with a high probability of becoming a display mode,
The command transmission means determines whether or not it is in a special game state based on the stored contents of the fluctuation data storage means in the recovery process, sets a command transmission table according to the determination, and then calls it by a subroutine call. by executing the command transmission program, the described special game state designating command for designating whether a special game state, to any one of claims 1 to 3 to be sent to the display control unit Game machines. 電気部品制御手段は、識別情報の可変表示を行う可変表示装置を制御する表示制御手段を含み、
コマンド送信手段は、復旧処理にて、変動データ記憶手段の記憶内容にもとづいて、識別情報の可変表示中であったか否かを判定し、該判定に応じたコマンド送信テーブルをセットした後、サブルーチンコールによって呼び出したコマンド送信プログラムを実行し、識別情報の可変表示中であったときには該可変表示後の停止識別情報を指定する識別情報指定コマンドを、識別情報の可変表示中でなかったときには前回の可変表示における停止識別情報を指定する識別情報指定コマンドを、前記表示制御手段に対して送信する
請求項１から請求項４のうちいずれかに記載の遊技機。 The electrical component control means includes display control means for controlling a variable display device that performs variable display of identification information,
The command transmission means determines whether or not the identification information is being variably displayed based on the stored contents of the fluctuation data storage means in the recovery process, sets a command transmission table according to the determination, and then calls a subroutine call. The command transmission program called by the above is executed. When the identification information is being variably displayed, the identification information designation command for designating the stop identification information after the variable display is designated. When the identification information is not variably displayed, the previous variable The gaming machine according to any one of claims 1 to 4 , wherein an identification information designation command for designating stop identification information in display is transmitted to the display control means.
JP2001372061A 2001-12-05 2001-12-05 Game machine Expired - Fee Related JP3737424B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001372061A JP3737424B2 (en) 2001-12-05 2001-12-05 Game machine

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001372061A JP3737424B2 (en) 2001-12-05 2001-12-05 Game machine

Publications (3)

Publication Number Publication Date
JP2003169905A JP2003169905A (en) 2003-06-17
JP2003169905A5 JP2003169905A5 (en) 2005-07-14
JP3737424B2 true JP3737424B2 (en) 2006-01-18

Family

ID=19181013

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001372061A Expired - Fee Related JP3737424B2 (en) 2001-12-05 2001-12-05 Game machine

Country Status (1)

Country Link
JP (1) JP3737424B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5481848B2 (en) * 2008-12-09 2014-04-23 株式会社三洋物産 Game machine
JP6240857B2 (en) * 2016-07-08 2017-12-06 株式会社ソフイア Game machine
JP2017131775A (en) * 2017-05-15 2017-08-03 株式会社三洋物産 Game machine

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3172042B2 (en) * 1994-06-21 2001-06-04 株式会社三共 Ball game machine
JPH1085421A (en) * 1996-09-17 1998-04-07 Sankyo Kk Game machine
JP2001087472A (en) * 1999-09-21 2001-04-03 Sankyo Kk Game machine
JP3558942B2 (en) * 1999-12-28 2004-08-25 株式会社三共 Gaming machine
JP3811794B2 (en) * 2000-01-25 2006-08-23 株式会社高尾 Game machine
JP4317960B2 (en) * 2000-06-21 2009-08-19 株式会社大一商会 Game machine

Also Published As

Publication number Publication date
JP2003169905A (en) 2003-06-17

Similar Documents

Publication Publication Date Title
JP3737426B2 (en) Game machine
JP3857131B2 (en) Game machine
JP3737424B2 (en) Game machine
JP3798286B2 (en) Game machine
JP3708481B2 (en) Game machine
JP4383699B2 (en) Game machine
JP3699041B2 (en) Game machine
JP3676290B2 (en) Game machine
JP3737425B2 (en) Game machine
JP3857133B2 (en) Game machine
JP3828408B2 (en) Game machine
JP3621672B2 (en) Game machine
JP3640634B2 (en) Game machine
JP3828409B2 (en) Game machine
JP3640636B2 (en) Game machine
JP3857132B2 (en) Game machine
JP3699029B2 (en) Game machine
JP3640635B2 (en) Game machine
JP3699042B2 (en) Game machine
JP3621671B2 (en) Game machine
JP3621670B2 (en) Game machine
JP3699032B2 (en) Game machine
JP3699033B2 (en) Game machine
JP3699031B2 (en) Game machine
JP3699030B2 (en) Game machine

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041124

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20041124

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20050105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050419

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050615

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051018

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051026

R150 Certificate of patent or registration of utility model

Ref document number: 3737424

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081104

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111104

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111104

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111104

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111104

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111104

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121104

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121104

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131104

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees