JP3736034B2 - Method and apparatus for manufacturing reticle for semiconductor manufacturing - Google Patents

Method and apparatus for manufacturing reticle for semiconductor manufacturing Download PDF

Info

Publication number
JP3736034B2
JP3736034B2 JP13354797A JP13354797A JP3736034B2 JP 3736034 B2 JP3736034 B2 JP 3736034B2 JP 13354797 A JP13354797 A JP 13354797A JP 13354797 A JP13354797 A JP 13354797A JP 3736034 B2 JP3736034 B2 JP 3736034B2
Authority
JP
Japan
Prior art keywords
cell
scribe line
data
scribe
search
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP13354797A
Other languages
Japanese (ja)
Other versions
JPH10319573A (en
Inventor
伸一 植木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP13354797A priority Critical patent/JP3736034B2/en
Publication of JPH10319573A publication Critical patent/JPH10319573A/en
Application granted granted Critical
Publication of JP3736034B2 publication Critical patent/JP3736034B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体製造用レチクルの製造方法およびその装置に関する。
【0002】
【従来の技術】
ステッパやフォトリピータなどでは、フォトマスクであるレチクルが用いられる。
このレチクル上には、図16に示すように、チップパターン100の他に、ステッパでパターンを露光するために必要なレチクル合わせマーク102や、スクライブライン上に位置するマーク101が形成されている。ここで、レチクル上に形成される、チップパターン100以外のレチクル合わせマーク102やスクライブライン上のマーク101などはフレームと呼ばれている。
なお、スクライブライン上に位置するマーク101には、測定用のテストパターン、トランジスタ測定用のマーク、ウェーハ合わせマークおよび線幅測定用マークなどがある。
【0003】
レチクル合わせマーク102の位置は、レチクル内で決まっている。一方、スクライブラインの位置はチップサイズとチップの配置に応じて変化するため、スクライブライン上のマーク(以下、スクライブライン上のマークを、単にマークとも記す)101の位置も変化する。また、スクライブライン上のマーク101には、種々のパターンやサイズがある。
【0004】
スクライブライン上のマーク101は、マークの種類に応じた配置ルールに従ってレチクル上に配置される。このとき、マーク101を配置する順番は、予め決められた配置優先順位に従う。
マーク101の配置ルールとしては、例えば、スクライブライン領域の最外周に配置したり、スクライブライン領域の内側に配置したり、スクライブライン領域の中央付近に配置するものがある。
【0005】
スクライブライン上に配置するマーク101は、一列に並べられた複数のセルで構成され、単数のマーク101に、幅約100μmの10個程度のセルが含まれている。マーク101に含まれるセルの個数とセルのサイズは、マークの種類に応じて異なる。スクライブライン上には、これら全てのセルが、相互に重なり合わないように、所定の配置ルールに従って配置される。
優先順位が高く、スクライブライン上に先に配置するセルについては、スクライブライン上に空き領域が多いため、他のセルと重ならない領域を簡単に見つけられる。
従来では、上述した処理をレイアウトエディタなどのCAD装置を利用して、手作業で行っていた。
【0006】
【発明が解決しようとする課題】
しかしながら、優先順位が低く、後の方に配置されるセルは、スクライブライン上にセルサイズ分の空き領域を、CAD装置を利用して手作業で見つけることは容易ではない。すなわち、先に配置しているセル相互間に存在する空き領域と、配置しようとするセルサイズとを比較しながらスクライブラインを検索する必要がある。
【0007】
特に、水平方向に並べるセルと垂直方向に並べるセルとが集まるスクライブラインの交点付近では、検索方向に加えて、検索方向の垂直方向に対しても、セルが重ならずに配置できるかどうかを判断しなければならず、手間がかかる。
【0008】
ところで、複数個のセルをまとめて、あたかも1つのセルのようにして配置することによって、配置位置を求める作業を軽減することができる。しかし、複数個のセルをまとめるとセルのサイズが大きくなるため、スクライブラインの交点で垂直方向に置いたセルと水平方向に置いたセルとが重なってしまう可能性が高くなり、まとめてセルを配置できなければ、まとめたセルを分割しなければならない。
例えば、上述したようなセルの分割および配置を、レイアウトエディタなどのCAD装置を利用して手作業で行うと、スクライブライン上に配置するセルの個数が約300個ある場合には、全てのセルの配置位置を決定するのに約2時間もの時間がかかってしまう。
【0009】
本発明は、上述した従来技術に鑑みてなされ、半導体製造用レチクルの製造過程において、スクライブライン上にマークを配置する工程で費やされる時間を短縮することができると共に、作業者の負担を軽減できる半導体製造用レチクルの製造方法およびその装置を提供することを目的とする。
【0010】
【課題を解決するための手段】
上述した従来技術の問題点を解決し、上述した目的を達成するために、本発明の製造方法は、少なくともスクライブライン上に配置しようとするセルを特定するデータ、セルサイズ、前記配置しようとするセルと隣り合うセルと重なり合わない他セル禁止領域サイズ、およびセル配置ルールを含むセルデータと、スクライブラインの配置を示すスクライブラインネットデータとに基づいて、スクライブライン上における、配置しようとするセルを配置可能な空き領域を検索し、当該検索された空き領域内に前記セルを配置し、当該配置結果に応じたセル配置データを生成する半導体製造用レチクルの製造方法であって、
セル配置ルールは、セルを配置するスクライブライン上の位置を検索するときの、検索を開始するスクライブライン、スクライブラインの検索順序および検索方向のうち、少なくとも1つを指示するとともに、
スクライブラインの交点をノードとし、各ノードから、上下左右の4方向に隣接して位置するノードに対してリンクを形成するネット構造を表現し、および既にセルを配置した位置にノードを生成することにより、前記リンクに基づいて、前記ノードを辿ることで、セルデータの参照を行いスクライブライン上におけるセルを配置可能な位置を検索する。
【0012】
【発明の実施の形態】
以下、本発明の実施形態に係わる半導体製造用レチクルの製造方法およびその装置について説明する。
図1は、この半導体製造用レチクルの製造方法に用いられるセル配置システム1の入出力データを説明するための図である。
図1に示すように、セル配置システム1は、例えば、スクライブライン上のマーク毎のセルデータ2およびスクライブラインネットデータ3を入力し、スクライブライン上のセル配置を示すセル配置データ4を出力する。
【0013】
セルデータ2
セルデータ2は、スクライブライン上のマーク単位で生成され、当該マークに含まれるセルのセル名、ダミーセル名、セルサイズ、他セル禁止領域サイズおよびセル配置ルールを含んでいる。
ここで、セル名は、スクライブライン上に配置するセルの名前である。ダミーセル名は、セル名に1対1に対応した名前である。ここで、ダミーセルは、マスクをリピートして露光するときに、2重露光が行われることを防止するためにレチクル上に形成される。このダミーセルは、最外周のスクライブラインにセルを配置したときに、反対側のスクライブライン上の対応する位置に配置される。なお、ダミーセルを必要としないセルでは、ダミーセル名は省略される。
セルサイズは、セルの領域(矩形)のサイズであり、例えば、セルの原点を基準にして、当該領域の左下端と右上端の座標値を示して規定される。
【0014】
他セル禁止領域サイズは、他のセルの配置領域と重なり合うことを禁止する領域(矩形)のサイズである。他セル禁止領域サイズは、例えば、セルサイズと同様に、セルの原点を基準にして、当該領域の左下端と右上端の座標値を示して規定される。他セル禁止領域を指定しない場合には、他セル禁止領域はセルサイズと一致する。
【0015】
セル配置ルールは、スクライブライン上にセルを配置する際に、スクライブライン上の配置可能領域を検索するルールであり、スクライブラインの方向、検索開始スクライブライン、1本のスクライブライン上での検索方向の3つを指定する。
【0016】
図2は、セルデータ2に応じてレチクル上に配置されたセルの一例を説明するための図である。
図2に示すように、セルデータ2によって規定されるセル10_1は、マーク10に含まれ、例えば、セル名「cell01」が付されている。また、セル10_1のセルサイズは例えば「(−50,−35)−(50,35))」であり、他セル禁止領域のサイズは例えば「(−52,−35)−(52,35))」である。また、セル10_1に対応するダミーセル12_1は、ダミーマーク12に含まれ、ダミーセル名「cell01d」が付されている。
また、セル配置ルールは、スクライブラインの方向が水平で、検索開始スクライブラインが下外側で、1本のスクライブライン上での検索方向が右であることを指示している。
【0017】
スクライブラインネットデータ3
スクライブラインネットデータ3は、チップ間のスクライブラインの位置を用いて記述されている。例えば、スクライブラインネットデータ3は、チップの原点(左下端)を基準にした領域の左下端および右上端の座標によってチップサイズを示すと共に、基準チップの位置を示す座標および配列によってレチクル上でのチップの配置位置を示している。
ここで、チップサイズは、例えば、左下端が座標(0,0)で、右上端が座標(3000,4000)である場合に、「(0,0,3000,4000)」で示される。また、チップ位置は、例えば、基準チップの位置が「(−7500,−6000)」で、配列が「5×3」である場合に、例えば「(−7500,−6000),5×3」で示される。
【0018】
セル配置システム1内におけるスクライブラインのネット構造
図3は、セル配置システム1内におけるスクライブラインのネット構造を説明するための図である。
図3および図4に示すように、スクライブラインの交点をノード20とし、各ノード20から、図中上下左右の4方向に隣接して位置するノード20に対してリンク22を形成することで、ネット構造を表現する。
また、図5に示すように、セルを配置した位置にはノード24を生成する。
さらに、図5に示すように、セルを配置したことによって生成したノード24と共に、配置したセルセイズ内に存在する交点のノード20から、対応するセルデータ2を参照できるようになっている。
【0019】
セルサイズと他セル禁止領域
図6は、他セル禁止領域を説明するための図である。
隣り合うセルは、一方のセルのセルサイズが他方の他セル禁止領域外に位置するように配置される。。すなわち、セル相互間の間隔は、セルサイズと他セル禁止領域によって決まる。例えば、図6に示すように、セルサイズ25のセルは、他のセルの他セル禁止領域26の外側に配置される。
【0020】
以下、セル配置システム1の構成について説明する。
図7は、セル配置システム1の構成図である。
図7に示すように、セル配置システム1は、例えば、入力部40、スクライブラインデータ変換部41、スクライブネット検索部42、メモリ43および出力部44を有する。
入力部40は、セルデータ2およびスクライブラインネットデータ3を入力する。
【0021】
スクライブラインデータ変換部41は、スクライブラインネットデータ3を、例えば、図3に示すスクライブネット構造を示すスクライブネット構造データに変換し、当該データをメモリ43に記憶する。
【0022】
メモリ43は、入力部40から入力されたセルデータ2およびスクライブラインネットデータ3を記憶する。また、メモリ43は、スクライブラインデータ変換部41にて生成されたスクライブネット構造データ、および、スクライブネット検索部42においてレチクル上に配置されたセルについてのセル配置データ4を記憶する。
出力部44は、メモリ43に記憶されたセル配置データ4を出力する。
【0023】
スクライブネット検索部42は、メモリ43に記憶されたセルデータ2に含まれるセル配置ルールに基づいて、例えば、図3に示すスクライブネットを検索し、セルを配置する。
スクライブネット検索部42は、以下のようにして検索および配置処理を行う。
すなわち、セル配置ルールが示す検索開始スクライブラインから順にスクライブラインを検索する。
また、各スクライブライン内では、セル配置ルールが示す検索方向に向かってノードを辿って検索を行う。
さらに、スクライブライン上のノードを検索方向に辿りながら、配置するセルのセルサイズと空き領域とを比較し、セルを配置可能な空き領域が存在する場合には、当該位置にセルを配置し、スクライブネット上の当該配置位置にノードを作成する。また、セルデータ2に、配置したセルの座標を追加する。
【0024】
スクライブラインの検索順
図8に示すスクライブラインの例を用いて、スクライブネット内のスクライブラインの検索順を説明する。
スクライブネット検索部42は、図8に示す外側のスクライブラインV1,V6,H1,H4を検索の開始とした場合には、当該外側のスクライブライン上のみを検索する。
また、スクライブネット検索部42は、内側のスクライブラインV2,V3,V4,V5,H2,H3を検索の開始とした場合には、外側から1本内側のスクライブライン(例えばV2)から、内側方向に順にスクライブラインを検索していく。そして、反対側の外側のスクライブラインの1本内側(例えばV5)まで検索したら、最後に、検索を開始したスクライブラインの外側のスクライブライン(例えば、V1)を検索する。
【0025】
また、スクライブネット検索部42は、中央のスクライブライン(水平,垂直)を検索開始とした時には、中心に近いスクライブラインから順にスクライブラインを検索していく。中心までの距離が同じスクライブラインがある場合には、例えば、左側や下側を優先するようにする。
【0026】
図9は、スクライブラインの方向と、検索開始スクライブラインと、図8の場合の検索順との関係を示す図である。
図9に示すように、例えば、垂直方向のスクライブラインについて、左内側(V2)から検索を開始した場合には、V2,V3,V4,V5,V1の順で検索が行われる。
【0027】
スクライブライン上の検索方向
スクライブネット検索部42における検索対象として選択したスクライブライン上での検索方向を、図10を参照して説明する。
検索方向が、図10に示すように、下向き52,上向き54,左向き51,右向き50の場合には、選択したスクライブラインの端から端まで、セルを配置できる位置を検索する。端まで検索して、セルを配置できる位置がない場合には、次のスクライブラインを選択して、同様の検索を行う。
検索方向が中央53の場合には、選択したスクライブラインの中央から、両方の端に向かって2方向にセルを配置できる位置を検索する。そして、2方向の内、両方にセルの配置位置が見つかった時には、中央53に近い方をセルの配置位置とする。2方向の内、1方にだけセルを配置できた場合には、その位置を配置位置とする。2方向ともセルの配置位置が見つからない場合には、次のスクライブラインを選択して、同様の検索を行う。
【0028】
スクライブライン上のセルの重なり検査
スクライブネット検索部42は、配置しようとするセルが、既に配置されているセルと重なり合わないようにするために、スクライブラインの検索過程において、以下に示すように、スクライブライン上の空き領域に、配置しようとするセルが配置可能であるか否かを検査する。
【0029】
すなわち、スクライブネット検索部42は、先ず、セルの片側が別のセルと重ならないようにして、セルを配置する位置を仮に決める。
次に、スクライブネット検索部42は、検索方向と同じ順方向のスクライブラインに対して、仮に配置したセルのセルサイズ内にあるノード、および、セルサイズ外で隣にあるノードごとに、当該ノードのセルデータ2を参照して、仮に配置したセルと、既に配置してあるセルとの間で、セルサイズと他セル禁止領域とが重なり合うか否かを検査する。
次に、スクライブネット検索部42は、検索方向に対して垂直に位置するスクライブラインに対して、配置したセルのセルサイズ内のノード、および、セルサイズ外で隣にあり垂直方向にリンクするノードのそれぞれについてのセルデータ2を参照して、仮に配置したセルと、既に配置してあるセルとの間で、セルサイズと他セル禁止領域とが重なり合うか否かを検査する。
【0030】
配置しようとするセル(セルサイズ)と空き領域とを検査して、配置しようとするセルが他のセルと重なり合うと判断された場合に、スクライブライン上の次のセル配置位置を検索する過程を、図11(A),(B),(C)の3つの例を用いて説明する。
なお、図11(A),(B),(C)において、検索方向は図中右方向である。
先ず、図11(A)に示す例では、セル60,62が既に配置されているセルを示し、セル61が配置しようとするセルを示している。
この場合には、先ず、図11(A)左側のように、セル60の右側にセル61を仮に配置し、セル61のセルサイズと、セル60とセル62との間の空き領域とを比較して、当該空き領域にセル61を配置したときにセル61とセル60,62とが重なり合うか否かを検査する。この場合には、セル61とセル60,62とが重なり合うため、次に、図11(A)右側のように、セル62の右側にセル61を仮に配置し、同様に、重なり合うか否かを検査する。この場合には、セル61とセル62とは重なり合わないため、当該位置にセル61を配置する。
【0031】
また、図11(B)に示す例では、セル63,64が既に配置されているセルを示し、セル65が右方向に検索を行いながら配置しようとするセルを示している。
この場合には、先ず、図11(B)左側のように、セル63の右側にセル65を仮に配置し、セル63とセル64との間の空き領域と、セル65のセルサイズとを比較し、当該空き領域にセル65を配置したときに、セル65とセル63,64とが重なり合うか否かを検査する。この場合には、セル65がセル64と重なり合うため、次に、図11(B)右側に示すように、セル64の右側の空き領域にセル65を配置し、重なり合うか否かを検査する。この場合には、重なり合わないため、当該位置にセル65を配置する。
【0032】
さらに、図11(C)に示す例では、セル66,67,68が既に配置されているセルを示し、セル69が右方向に検索を行いながら配置しようとするセルを示している。
この場合には、先ず、図11(C)左側のように、セル68の右側にセル69を仮に配置し、セル67とセル68との間の空き領域と、セル69のセルサイズとを比較し、当該空き領域にセル69を配置したときに、セル69とセル66,67とが重なり合うか否かを検査する。この場合には、セル67がセル69と重なり合うため、次に、図11(C)右側に示すように、セル67の右側の空き領域にセル69を配置し、重なり合うか否かを検査する。この場合には、重なり合わないため、当該位置にセル69を配置する。
【0033】
次に、スクライブライン上で水平方向に、配置しようとするセルのセルサイズと空き領域とを検査しながら、右方向に、5回検索を行い、ノードをたどる例を図12に示す。
図12において、セル75,76,77,78,79は、既にスクライブラインに配置されているセルであり、セル80は、水平方向のスクライブライン81に配置しようとしているセルである。
この場合には、先ず、図12中左側から、スクライブライン81の位置Aにセル80を仮に配置する。この場合には、セル80の右端がセル75と重なり合うと判断される。次に、スクライブライン81の位置Bにセル80を仮に配置する。この場合でも、セル80の右端がセル76と重なり合うと判断される。次に、スクライブライン81の位置Cにセル80を仮に配置する。この場合でも、セル80の上端がセル77と重なり合うと判断される。次に、スクライブライン81の位置Dにセル80を仮に配置する。この場合でも、セル80の右端がセル78と重なり合うと判断される。そして、スクライブライン81の位置Eにセル80を仮に配置する。この場合には、セル80と重なり合うセルは無いと判断され、セル80が位置Eに最終的に配置される。
【0034】
最外周のスクライブラインへのセル配置
スクライブネット検索部42は、最外周のスクライブラインに、以下に示すアルゴリズムによって、セルを配置する。
すなわち、スクライブネット検索部42は、最外周のスクライブラインにセルを配置するときに、セルを配置するスクライブラインに対して反対側に位置するスクライブラインに、配置するセルと同じセルサイズのダミーセルを配置可能であるかも検査する。
そして、スクライブネット検索部42は、それぞれのスクライブラインにおいて、セルおよびダミーセルが配置可能である場合には、当該位置セルおよびダミーセルを配置する。一方、当該位置において、セルおよびダミーセルのうち、一方あるいは双方が配置できない場合には、次の空き領域を見つけるために検索方向に検索を続ける。
【0035】
スクライブネット検索部42は、上述したアルゴリズムでは、セルをスクライブライン上に配置する。そして、最終的に全てのセルを配置したときのセル配置データ4を図7に示す出力部44から出力する。
なお、セル配置データ4には、セル名および当該セルを配置した位置(座標)、ダミーセルを配置した場合には、ダミーセル名および当該ダミーセルを配置した位置が含まれる。
また、スクライブネット検索部42は、セル配置ルールによるスクライブネットの範囲をすべて検索しても、セルを配置できる領域を見つけられない場合には、配置できなかったセル名を含むメッセージを出力する。
【0036】
以下、図1および図7に示すセル配置システム1における処理を図13に示すフローチャートを参照して説明する。
ここでは、セルデータ2に、図14に示すように、マークA〜Kについてのセル名、ダミーセル名、セルサイズ、他セル禁止領域およびセル配置ルールが含まれている。ここで、セル配置の優先順位は、マークAからKに向かって小さくなるように指定されている。
なお、セルデータ2内に、全てのマークA〜Kのセルデータを含めるのではなく、個々のマーク毎にセルデータを作成するようにしてもよい。
一方、スクライブラインネットデータ3は、図3に示すようなネット構造のスクライブラインを示している。具体的には、スクライブラインネットデータ3は、例えば、チップサイズ(0,0,3000,4000)およびチップ位置((−7500,−6000),5×3)を示している。
【0037】
先ず、セル配置システム1は、セルデータ2を入力し(S1)、このセルデータ2をメモリ43に記憶する。
次に、セル配置システム1は、スクライブラインネットデータ3を入力し(S2)、このスクライブラインネットデータ3をメモリ43に記憶する。
【0038】
次に、スクライブラインデータ変換部41において、メモリ43に記憶されたスクライブラインネットデータ3を図3に示すスクライブネット構造を示すスクライブネット構造データに変換し、これをメモリ43に記憶する。
【0039】
次に、スクライブネット検索部42は、メモリ43に記憶されたセルデータ2およびスクライブネット構造データを用いて、スクライブラインの検索順、スクライブライン上の検索方向およびセルの重なり合い検査のアルゴリズムに従って、スクライブライン上にセルを配置し、当該セル配置に関するデータをセル配置データに追加する(S4)。そして、マークA〜Kの全てのセルの配置が終了したときのセル配置データ4を図7に示す出力部44を介して出力する(S5)。
このとき、セル配置データ4は、図15に示すように、スクライブライン上に、マークA〜Kを配置することを示している。
【0040】
上述したセル配置システム1では、セルデータ2をライブラリとしてメモリ43に記憶しておけば、様々なチップサイズのスクライブラインに対しても、スクライブライン上にセルの配置位置を自動的にに決めることができる。例えば、セル配置位置計算プログラムを用いてコンピュータで計算すれば、全てのセルの配置位置を数秒間で求めることができる。
【0041】
以上説明したように、本実施形態の半導体製造用レチクルの製造方法およびその装置によれば、半導体製造用レチクルの製造過程において、スクライブライン上にマークを配置するために費やされる時間を短縮することができる。
また、セルの配置処理を、セル配置システム1において自動的に行うことができ、作業者の負担を軽減できる。
【0042】
本発明は上述した実施形態には限定されない。
例えば、検索を開始するスクライブライン、スクライブラインの検索順序および検索方向は、上述した例には限定されず任意である。
また、最外周のスクライブラインにセルを配置するときに、ダミーセルを配置しないようにしてもよい。
【0043】
【発明の効果】
以上説明したように、本発明の半導体製造用レチクルの製造方法およびその装置によれば、半導体製造用レチクルの製造過程において、スクライブライン上にセル(マーク)を配置するために費やされる時間を短縮することができると共に、作業者の負担を軽減できる。
【図面の簡単な説明】
【図1】図1は、本発明の半導体製造用レチクルの製造方法に用いられるセル配置システムの入出力データを説明するための図である。
【図2】図2は、セルデータに応じてレチクル上に配置されたセルの一例を説明するための図である。
【図3】図3は、セル配置システム内におけるスクライブラインのネット構造を説明するための図である。
【図4】スクライブラインのネット構造におけるノード相互間のリンクを説明するための図である。
【図5】図5は、セルを配置した位置に生成されるノードを説明するための図である。
【図6】図6は、セルサイズと他セル禁止領域との関係を説明するための図である。
【図7】図7は、セル配置システムの構成図である。
【図8】図8は、スクライブネット内のスクライブラインの検索順を説明するための図である。
【図9】図9は、スクライブラインの方向と、検索開始スクライブラインと、図8の場合の検索順との関係を示す図である。
【図10】図10は、スクライブネット検索部における検索対象として選択したスクライブライン上での検索方向を説明するための図である。
【図11】図11は、スクライブネット検索部におけるセル配置位置の検索手順を説明するための図である。
【図12】図12は、スクライブネット検索部におけるセル配置位置の検索手順を説明するための図である。
【図13】図13は、セル配置システムにおける処理のフローチャートである。
【図14】図14は、セルデータの一例である。
【図15】図15は、図14に示すセルデータに応じてマークを配置したときの配置パターンを示す図である。
【図16】図16は、レチクル上に形成されるチップパターン、レチクル合わせマーク、スクライブライン上に位置するマークを説明するための図である。
【符号の説明】
1…セル配置システム、2…セルデータ、3…スクライブラインネットデータ、4…セル配置データ、10…マーク、10_1〜10_n…セル、12…ダミマーク、12_1〜12_n…ダミーセル、20,22…ノード、40…入力部、41…スクライブラインデータ変換部、42…スクライブネット検索部、43…メモリ、44…出力部
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method of manufacturing a reticle for manufacturing a semiconductor and an apparatus therefor.
[0002]
[Prior art]
In a stepper or a photo repeater, a reticle that is a photomask is used.
On the reticle, as shown in FIG. 16, in addition to the chip pattern 100, a reticle alignment mark 102 necessary for exposing the pattern with a stepper and a mark 101 positioned on the scribe line are formed. Here, the reticle alignment mark 102 other than the chip pattern 100, the mark 101 on the scribe line, and the like formed on the reticle are called a frame.
Note that the mark 101 positioned on the scribe line includes a test pattern for measurement, a mark for measuring a transistor, a wafer alignment mark, a line width measurement mark, and the like.
[0003]
The position of the reticle alignment mark 102 is determined within the reticle. On the other hand, since the position of the scribe line changes according to the chip size and the arrangement of the chips, the position of the mark 101 on the scribe line (hereinafter, the mark on the scribe line is also simply referred to as a mark) also changes. The mark 101 on the scribe line has various patterns and sizes.
[0004]
The mark 101 on the scribe line is arranged on the reticle according to an arrangement rule corresponding to the type of mark. At this time, the order of arranging the marks 101 follows a predetermined arrangement priority order.
As the arrangement rule of the mark 101, for example, the mark 101 is arranged on the outermost periphery of the scribe line area, arranged inside the scribe line area, or arranged near the center of the scribe line area.
[0005]
The mark 101 arranged on the scribe line is composed of a plurality of cells arranged in a line, and the single mark 101 includes about 10 cells having a width of about 100 μm. The number of cells included in the mark 101 and the cell size vary depending on the type of the mark. On the scribe line, all these cells are arranged according to a predetermined arrangement rule so as not to overlap each other.
For cells that have a high priority and are placed first on the scribe line, there are many free areas on the scribe line, so an area that does not overlap with other cells can be easily found.
Conventionally, the above-described processing is performed manually using a CAD device such as a layout editor.
[0006]
[Problems to be solved by the invention]
However, it is not easy to manually find an empty area corresponding to the cell size on the scribe line by using a CAD device for the cells that have low priority and are arranged later. That is, it is necessary to search for a scribe line while comparing an empty area existing between previously arranged cells and a cell size to be arranged.
[0007]
In particular, in the vicinity of the intersection of scribe lines where cells arranged in the horizontal direction and cells arranged in the vertical direction gather, whether or not the cells can be arranged without overlapping in the vertical direction of the search direction in addition to the search direction. It must be judged and takes time.
[0008]
By the way, by arranging a plurality of cells as if they were one cell, it is possible to reduce the work of obtaining the arrangement position. However, when multiple cells are combined, the size of the cell increases, so there is a high possibility that cells placed in the vertical direction and cells placed in the horizontal direction will overlap at the intersection of the scribe lines. If it cannot be placed, the collected cells must be divided.
For example, when the above-described cell division and arrangement are performed manually using a CAD device such as a layout editor, if there are about 300 cells to be arranged on a scribe line, all the cells It takes about 2 hours to determine the position of the arrangement.
[0009]
The present invention has been made in view of the above-described prior art, and can reduce the time spent in the process of placing a mark on a scribe line in the manufacturing process of a semiconductor manufacturing reticle, and can reduce the burden on the operator. It is an object of the present invention to provide a method and an apparatus for manufacturing a reticle for manufacturing semiconductors.
[0010]
[Means for Solving the Problems]
  In order to solve the above-described problems of the prior art and achieve the above-described object, the manufacturing method of the present invention attempts to place at least data specifying a cell to be placed on a scribe line, the cell size, and the placement. The cell to be placed on the scribe line based on the cell data including the other cell prohibited area size that does not overlap the cell and the cell placement rule, and the scribe line net data indicating the placement of the scribe line. Is a method for manufacturing a reticle for semiconductor manufacturing, which searches for a free area where the data can be placed, places the cell in the searched free area, and generates cell placement data according to the placement result,
  The cell arrangement rule indicates at least one of a scribe line for starting a search, a search order of the scribe line, and a search direction when searching for a position on the scribe line where the cell is arranged,
  Expressing a net structure that forms a link from each node to a node located adjacent to each other in four directions (up, down, left, and right), and generating a node at a position where a cell has already been placed. Thus, by tracing the node based on the link, the cell data is referred to and a position where the cell can be arranged on the scribe line is searched.
[0012]
DETAILED DESCRIPTION OF THE INVENTION
A method and apparatus for manufacturing a reticle for manufacturing a semiconductor according to an embodiment of the present invention will be described below.
FIG. 1 is a diagram for explaining input / output data of a cell placement system 1 used in this method of manufacturing a reticle for manufacturing semiconductors.
As shown in FIG. 1, the cell arrangement system 1 inputs, for example, cell data 2 and scribe line net data 3 for each mark on the scribe line, and outputs cell arrangement data 4 indicating the cell arrangement on the scribe line. .
[0013]
Cell data 2
The cell data 2 is generated for each mark on the scribe line, and includes a cell name, a dummy cell name, a cell size, another cell prohibited area size, and a cell arrangement rule included in the mark.
Here, the cell name is the name of a cell placed on the scribe line. The dummy cell name is a name corresponding to the cell name on a one-to-one basis. Here, the dummy cell is formed on the reticle in order to prevent double exposure when the mask is repeated and exposed. The dummy cells are arranged at corresponding positions on the opposite scribe line when the cells are arranged on the outermost scribe line. Note that dummy cell names are omitted in cells that do not require dummy cells.
The cell size is the size of the cell area (rectangle), and is defined, for example, by indicating the coordinate values of the lower left and upper right corners of the area with reference to the origin of the cell.
[0014]
The other cell prohibited area size is the size of an area (rectangle) that is prohibited from overlapping with the arrangement area of other cells. The other-cell prohibited area size is defined, for example, by indicating the coordinate values of the lower left corner and the upper right edge of the area with respect to the origin of the cell, similarly to the cell size. If no other cell prohibited area is designated, the other cell prohibited area matches the cell size.
[0015]
The cell placement rule is a rule for searching for a placeable area on a scribe line when placing a cell on the scribe line, and the direction of the scribe line, the search start scribe line, and the search direction on one scribe line. Specify these three.
[0016]
FIG. 2 is a diagram for explaining an example of cells arranged on a reticle in accordance with cell data 2.
As shown in FIG. 2, the cell 10_1 defined by the cell data 2 is included in the mark 10 and has a cell name “cell01”, for example. The cell size of the cell 10_1 is, for example, “(−50, −35) − (50, 35))”, and the size of the other cell prohibited area is, for example, “(−52, −35) − (52, 35)”. ) ”. A dummy cell 12_1 corresponding to the cell 10_1 is included in the dummy mark 12 and is given a dummy cell name “cell01d”.
Further, the cell arrangement rule indicates that the direction of the scribe line is horizontal, the search start scribe line is lower and outer, and the search direction on one scribe line is right.
[0017]
Scribe line net data 3
The scribe line net data 3 is described using the position of the scribe line between chips. For example, the scribe line net data 3 indicates the chip size by the coordinates of the lower left end and the upper right end of the area with the origin of the chip (lower left end) as a reference, and on the reticle by the coordinates and arrangement indicating the position of the reference chip. The arrangement position of the chip is shown.
Here, for example, the chip size is indicated by “(0, 0, 3000, 4000)” when the lower left corner is coordinates (0, 0) and the upper right end is coordinates (3000, 4000). The chip position is, for example, “(−7500, −6000), 5 × 3” when the position of the reference chip is “(−7500, −6000)” and the arrangement is “5 × 3”. Indicated by
[0018]
Net structure of scribe line in cell placement system 1
FIG. 3 is a diagram for explaining the net structure of the scribe line in the cell arrangement system 1.
As shown in FIG. 3 and FIG. 4, the intersection point of the scribe line is a node 20, and by forming a link 22 from each node 20 to a node 20 that is located adjacent to the four directions of the top, bottom, left, and right in the figure, Represents the net structure.
Further, as shown in FIG. 5, a node 24 is generated at the position where the cell is arranged.
Furthermore, as shown in FIG. 5, the corresponding cell data 2 can be referred to from the node 20 at the intersection existing in the arranged cellize together with the node 24 generated by arranging the cell.
[0019]
Cell size and other cell prohibited area
FIG. 6 is a diagram for explaining other cell prohibited areas.
Adjacent cells are arranged such that the cell size of one cell is located outside the other cell prohibited area. . That is, the space between cells is determined by the cell size and other cell prohibited areas. For example, as shown in FIG. 6, a cell having a cell size of 25 is arranged outside the other cell prohibited area 26 of another cell.
[0020]
Hereinafter, the configuration of the cell arrangement system 1 will be described.
FIG. 7 is a configuration diagram of the cell arrangement system 1.
As illustrated in FIG. 7, the cell arrangement system 1 includes, for example, an input unit 40, a scribe line data conversion unit 41, a scribe net search unit 42, a memory 43, and an output unit 44.
The input unit 40 inputs the cell data 2 and the scribe line net data 3.
[0021]
The scribe line data conversion unit 41 converts the scribe line net data 3 into, for example, scribe net structure data indicating the scribe net structure shown in FIG. 3, and stores the data in the memory 43.
[0022]
The memory 43 stores cell data 2 and scribe line net data 3 input from the input unit 40. The memory 43 stores the scribe net structure data generated by the scribe line data conversion unit 41 and the cell arrangement data 4 for the cells arranged on the reticle by the scribe net search unit 42.
The output unit 44 outputs the cell arrangement data 4 stored in the memory 43.
[0023]
The scribe net search unit 42 searches, for example, the scribe net shown in FIG. 3 based on the cell arrangement rules included in the cell data 2 stored in the memory 43, and arranges the cells.
The scribe net search unit 42 performs search and arrangement processing as follows.
That is, the scribe lines are searched in order from the search start scribe line indicated by the cell arrangement rule.
In each scribe line, the search is performed by tracing the nodes in the search direction indicated by the cell arrangement rule.
Furthermore, while following the nodes on the scribe line in the search direction, the cell size of the cell to be arranged is compared with an empty area, and if there is an empty area where the cell can be arranged, the cell is arranged at the position, A node is created at the arrangement position on the scribe net. In addition, the coordinates of the arranged cell are added to the cell data 2.
[0024]
Search order for scribe lines
The search order of the scribe lines in the scribe net will be described using the example of the scribe lines shown in FIG.
The scribe net search unit 42 searches only the outer scribe lines when the outer scribe lines V1, V6, H1, and H4 shown in FIG.
In addition, when the scribe net search unit 42 starts the search for the inner scribe lines V2, V3, V4, V5, H2, and H3, the scribe net search unit 42 starts from the outer scribe line (for example, V2) inward. Search the scribe line in order. When the search is performed up to one inner side (for example, V5) of the outer side scribe line, finally, the scribe line (for example, V1) outside the scribe line where the search is started is searched.
[0025]
The scribe-net search unit 42 searches for the scribe lines in order from the scribe line closest to the center when starting the search for the center scribe line (horizontal and vertical). When there are scribe lines having the same distance to the center, for example, priority is given to the left side or the lower side.
[0026]
FIG. 9 is a diagram showing the relationship between the direction of the scribe line, the search start scribe line, and the search order in the case of FIG.
As shown in FIG. 9, for example, when the search is started from the left inner side (V2) for the scribe line in the vertical direction, the search is performed in the order of V2, V3, V4, V5, and V1.
[0027]
Search direction on the scribe line
The search direction on the scribe line selected as the search target in the scribe net search unit 42 will be described with reference to FIG.
As shown in FIG. 10, when the search direction is downward 52, upward 54, leftward 51, rightward 50, the position where the cell can be arranged is searched from the end to the end of the selected scribe line. When searching to the end and there is no position where the cell can be arranged, the next scribe line is selected and the same search is performed.
When the search direction is the center 53, a position where cells can be arranged in two directions from the center of the selected scribe line toward both ends is searched. When cell placement positions are found in both of the two directions, the one closer to the center 53 is set as the cell placement position. If a cell can be arranged in only one of the two directions, that position is taken as the arrangement position. If the cell placement position is not found in both directions, the next scribe line is selected and the same search is performed.
[0028]
Cell overlap inspection on scribe line
In order to prevent the cell to be arranged from overlapping the already arranged cell, the scribe net search unit 42 creates a free area on the scribe line as shown below in the scribe line search process. Whether the cell to be arranged can be arranged is checked.
[0029]
That is, the scribe net search unit 42 first determines a position where a cell is to be arranged so that one side of the cell does not overlap another cell.
Next, the scribe net search unit 42, with respect to a scribe line in the same forward direction as the search direction, for each node that is within the cell size of the temporarily placed cell and for each adjacent node outside the cell size, With reference to the cell data 2, it is checked whether the cell size and the other cell prohibited area overlap between the temporarily arranged cell and the already arranged cell.
Next, the scribe net search unit 42 is a node within the cell size of the arranged cell with respect to the scribe line positioned perpendicular to the search direction, and a node that is adjacent outside the cell size and links in the vertical direction. With reference to the cell data 2 for each of the above, it is checked whether the cell size and the other cell prohibited area overlap between the temporarily arranged cell and the already arranged cell.
[0030]
The process of searching the next cell arrangement position on the scribe line when the cell to be arranged (cell size) and the empty area are inspected and it is determined that the cell to be arranged overlaps with another cell. 11A, 11B, and 11C will be used for explanation.
In FIGS. 11A, 11B, and 11C, the search direction is the right direction in the figure.
First, in the example shown in FIG. 11A, the cells 60 and 62 are already arranged, and the cell 61 is the cell to be arranged.
In this case, first, as shown on the left side of FIG. 11A, the cell 61 is temporarily arranged on the right side of the cell 60, and the cell size of the cell 61 is compared with the free area between the cell 60 and the cell 62. Then, it is checked whether or not the cell 61 and the cells 60 and 62 overlap when the cell 61 is arranged in the empty area. In this case, since the cell 61 and the cells 60 and 62 overlap, next, as shown on the right side of FIG. 11A, the cell 61 is temporarily placed on the right side of the cell 62, and similarly whether or not they overlap. inspect. In this case, since the cell 61 and the cell 62 do not overlap, the cell 61 is arranged at the position.
[0031]
In the example shown in FIG. 11B, the cells 63 and 64 are already arranged, and the cell 65 is a cell to be arranged while searching in the right direction.
In this case, first, as shown in the left side of FIG. 11B, the cell 65 is temporarily arranged on the right side of the cell 63, and the empty area between the cell 63 and the cell 64 is compared with the cell size of the cell 65. Then, when the cell 65 is arranged in the empty area, it is checked whether or not the cell 65 and the cells 63 and 64 overlap. In this case, since the cell 65 overlaps the cell 64, next, as shown on the right side of FIG. 11B, the cell 65 is arranged in the empty area on the right side of the cell 64, and it is checked whether or not it overlaps. In this case, since the cells do not overlap, the cell 65 is arranged at the position.
[0032]
Further, in the example shown in FIG. 11C, the cells 66, 67, and 68 are already arranged, and the cell 69 is a cell to be arranged while searching in the right direction.
In this case, first, as shown on the left side of FIG. 11C, a cell 69 is temporarily placed on the right side of the cell 68, and the empty area between the cell 67 and the cell 68 is compared with the cell size of the cell 69. Then, when the cell 69 is arranged in the empty area, it is checked whether or not the cell 69 and the cells 66 and 67 overlap. In this case, since the cell 67 overlaps with the cell 69, next, as shown on the right side of FIG. 11C, the cell 69 is arranged in the empty area on the right side of the cell 67 and it is inspected whether or not it overlaps. In this case, since the cells do not overlap, the cell 69 is arranged at the position.
[0033]
Next, FIG. 12 shows an example in which the search is performed five times in the right direction and the node is traced while checking the cell size and the empty area of the cell to be arranged in the horizontal direction on the scribe line.
In FIG. 12, cells 75, 76, 77, 78, and 79 are cells that are already arranged on the scribe line, and a cell 80 is a cell that is going to be arranged on the scribe line 81 in the horizontal direction.
In this case, first, the cell 80 is temporarily arranged at the position A of the scribe line 81 from the left side in FIG. In this case, it is determined that the right end of the cell 80 overlaps the cell 75. Next, the cell 80 is temporarily arranged at the position B of the scribe line 81. Even in this case, it is determined that the right end of the cell 80 overlaps the cell 76. Next, the cell 80 is temporarily arranged at the position C of the scribe line 81. Even in this case, it is determined that the upper end of the cell 80 overlaps the cell 77. Next, the cell 80 is temporarily arranged at the position D of the scribe line 81. Even in this case, it is determined that the right end of the cell 80 overlaps the cell 78. Then, the cell 80 is temporarily arranged at the position E of the scribe line 81. In this case, it is determined that there is no cell overlapping with the cell 80, and the cell 80 is finally arranged at the position E.
[0034]
Cell placement on the outermost scribe line
The scribe net search unit 42 arranges cells on the outermost scribe line by the following algorithm.
That is, when the scribe net search unit 42 arranges a cell on the outermost scribe line, the scribe net search unit 42 sets a dummy cell having the same cell size as the cell to be arranged on the scribe line located on the opposite side to the scribe line on which the cell is arranged. Also check for placement.
The scribe net search unit 42 arranges the position cell and the dummy cell when the cell and the dummy cell can be arranged in each scribe line. On the other hand, if one or both of the cells and the dummy cells cannot be arranged at the position, the search is continued in the search direction in order to find the next empty area.
[0035]
The scribe net search unit 42 arranges cells on a scribe line in the above-described algorithm. Then, the cell arrangement data 4 when all the cells are finally arranged is output from the output unit 44 shown in FIG.
The cell arrangement data 4 includes the cell name and the position (coordinate) where the cell is arranged, and when the dummy cell is arranged, the dummy cell name and the position where the dummy cell is arranged.
Further, the scribe net search unit 42 outputs a message including the cell name that could not be arranged when the area where the cell can be arranged cannot be found even after searching the entire range of the scribe net according to the cell arrangement rule.
[0036]
Hereinafter, processing in the cell arrangement system 1 shown in FIGS. 1 and 7 will be described with reference to a flowchart shown in FIG.
Here, as shown in FIG. 14, the cell data 2 includes cell names, dummy cell names, cell sizes, other cell prohibited areas, and cell arrangement rules for marks A to K. Here, the priority of the cell arrangement is specified so as to decrease from the mark A to the K.
Note that the cell data 2 may not be included in the cell data 2 but may be created for each mark.
On the other hand, the scribe line net data 3 indicates a scribe line having a net structure as shown in FIG. Specifically, the scribe line net data 3 indicates, for example, a chip size (0, 0, 3000, 4000) and a chip position ((−7500, −6000), 5 × 3).
[0037]
First, the cell arrangement system 1 inputs cell data 2 (S 1) and stores the cell data 2 in the memory 43.
Next, the cell arrangement system 1 inputs the scribe line net data 3 (S2), and stores the scribe line net data 3 in the memory 43.
[0038]
Next, the scribe line data conversion unit 41 converts the scribe line net data 3 stored in the memory 43 into scribe net structure data indicating the scribe net structure shown in FIG. 3, and stores this in the memory 43.
[0039]
Next, the scribe net search unit 42 uses the cell data 2 and the scribe net structure data stored in the memory 43 according to the scribe line search order, the search direction on the scribe line, and the cell overlap inspection algorithm. A cell is arranged on the line, and data relating to the cell arrangement is added to the cell arrangement data (S4). Then, the cell arrangement data 4 when the arrangement of all the cells of the marks A to K is completed is output via the output unit 44 shown in FIG. 7 (S5).
At this time, the cell arrangement data 4 indicates that the marks A to K are arranged on the scribe line as shown in FIG.
[0040]
In the cell arrangement system 1 described above, if the cell data 2 is stored in the memory 43 as a library, the arrangement positions of the cells on the scribe lines are automatically determined even for scribe lines of various chip sizes. Can do. For example, if calculation is performed by a computer using a cell arrangement position calculation program, the arrangement positions of all cells can be obtained in a few seconds.
[0041]
As described above, according to the method and apparatus for manufacturing a reticle for semiconductor manufacturing according to the present embodiment, it is possible to shorten the time spent for placing a mark on a scribe line in the manufacturing process of a reticle for semiconductor manufacturing. Can do.
In addition, the cell placement process can be automatically performed in the cell placement system 1, and the burden on the operator can be reduced.
[0042]
The present invention is not limited to the embodiment described above.
For example, the scribe line for starting the search, the search order of the scribe lines, and the search direction are not limited to the above-described example, and are arbitrary.
Further, when the cells are arranged on the outermost scribe line, the dummy cells may not be arranged.
[0043]
【The invention's effect】
As described above, according to the method and apparatus for manufacturing a reticle for semiconductor manufacturing according to the present invention, the time spent for arranging cells (marks) on a scribe line in the manufacturing process of a reticle for semiconductor manufacturing is shortened. And the burden on the operator can be reduced.
[Brief description of the drawings]
FIG. 1 is a diagram for explaining input / output data of a cell arrangement system used in a method for manufacturing a reticle for manufacturing semiconductors according to the present invention.
FIG. 2 is a diagram for explaining an example of cells arranged on a reticle according to cell data;
FIG. 3 is a diagram for explaining a net structure of scribe lines in the cell arrangement system;
FIG. 4 is a diagram for explaining a link between nodes in a net structure of a scribe line.
FIG. 5 is a diagram for explaining a node generated at a position where a cell is arranged;
FIG. 6 is a diagram for explaining a relationship between a cell size and another cell prohibited area;
FIG. 7 is a configuration diagram of a cell arrangement system.
FIG. 8 is a diagram for explaining a search order of scribe lines in a scribe net;
9 is a diagram showing the relationship between the direction of the scribe line, the search start scribe line, and the search order in the case of FIG. 8;
FIG. 10 is a diagram for explaining a search direction on a scribe line selected as a search target in a scribe net search unit;
FIG. 11 is a diagram for explaining a cell arrangement position search procedure in a scribe net search unit;
FIG. 12 is a diagram for explaining a procedure for searching for a cell arrangement position in a scribe net search unit;
FIG. 13 is a flowchart of processing in the cell arrangement system.
FIG. 14 is an example of cell data.
FIG. 15 is a diagram showing an arrangement pattern when marks are arranged according to the cell data shown in FIG. 14;
FIG. 16 is a diagram for explaining a chip pattern formed on a reticle, a reticle alignment mark, and a mark positioned on a scribe line;
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Cell arrangement | positioning system, 2 ... Cell data, 3 ... Scribing line net data, 4 ... Cell arrangement | positioning data, 10 ... Mark, 10_1-10_n ... Cell, 12 ... Dummy mark, 12_1-12_n ... Dummy cell, 20, 22 ... Node, 40 ... Input unit, 41 ... Scribe line data conversion unit, 42 ... Scribe net search unit, 43 ... Memory, 44 ... Output unit

Claims (2)

少なくともスクライブライン上に配置しようとするセルを特定するデータ、セルサイズ、前記配置しようとするセルと隣り合うセルと重なり合わない他セル禁止領域サイズ、およびセル配置ルールを含むセルデータと、スクライブラインの配置を示すスクライブラインネットデータとに基づいて、スクライブライン上における、配置しようとするセルを配置可能な空き領域を検索し、当該検索された空き領域内に前記セルを配置し、当該配置結果に応じたセル配置データを生成する半導体製造用レチクルの製造方法であって、
前記セル配置ルールは、セルを配置するスクライブライン上の位置を検索するときの、検索を開始するスクライブライン、スクライブラインの検索順序および検索方向のうち、少なくとも1つを指示するとともに、
前記スクライブラインの交点をノードとし、各ノードから、上下左右の4方向に隣接して位置するノードに対してリンクを形成するネット構造を表現し、および既にセルを配置した位置にノードを生成することにより、前記リンクに基づいて、前記ノードを辿ることで、セルデータの参照を行いスクライブライン上におけるセルを配置可能な位置を検索する半導体用製造用レチクルの製造方法。
Cell data including at least data specifying a cell to be arranged on the scribe line, cell size, other cell prohibited area size not overlapping with the cell adjacent to the cell to be arranged, and cell arrangement rule, and the scribe line Based on the scribe line net data indicating the arrangement of the cell, a search is made for an empty area on the scribe line where the cell to be arranged can be arranged, the cell is arranged in the searched empty area, and the arrangement result A method of manufacturing a reticle for semiconductor manufacturing that generates cell arrangement data according to
The cell arrangement rule indicates at least one of a scribe line for starting a search, a search order of the scribe line, and a search direction when searching for a position on the scribe line where the cell is arranged,
Using the intersection of the scribe lines as a node, a net structure that forms a link from each node to a node that is adjacent in four directions (up, down, left, and right) is represented, and a node is generated at a position where a cell has already been placed. Accordingly, a method for manufacturing a reticle for manufacturing a semiconductor that searches for a position where a cell can be arranged on a scribe line by referring to the cell data by tracing the node based on the link.
少なくともスクライブライン上に配置しようとするセルを特定するデータ、前記配置しようとするセルと隣り合うセルと重なり合わない他セル禁止領域サイズ、セルサイズおよびセルを配置するスクライブライン上の位置を検索するときの、検索を開始するスクライブライン、スクライブラインの検索順序および検索方向のうち、少なくとも1つを指示しているセル配置ルールを含むセルデータとスクライブラインの配置を示すスクライブラインネットデータを入力する入力する手段と
前記スクライブラインの交点をノードとし、各ノードから、上下左右の4方向に隣接して位置するノードに対してリンクを形成するネット構造と、既にセルを配置した位置に生成するノードとを生成することにより、前記リンクに基づいて、前記ノードを辿ることで、セルデータを参照することによりスクライブライン上におけるセルを配置可能な位置を検索する手段と、
前記入力されたセルデータとスクライブラインネットデータに基づいて、スクライブライン上における、配置しようとするセルを配置可能な空き領域を検索し、当該検索された空き領域内に前記セルを配置するセル配置手段と、
当該配置結果に応じたセル配置データを生成するセル配置データ生成手段とを有する半導体製造用レチクルの製造装置。
At least data specifying a cell to be placed on a scribe line, other cell prohibited area size that does not overlap with a cell adjacent to the cell to be placed, a cell size, and a position on the scribe line where the cell is placed are searched. The cell data including the cell arrangement rule indicating at least one of the scribe line to start the search, the search order of the scribe lines, and the search direction, and the scribe line net data indicating the arrangement of the scribe lines are input. A node structure is defined as an intersection between the input means and the scribe line, and a net structure is formed from each node to a node located adjacent to the four directions of up, down, left and right, and a node generated at a position where a cell is already arranged. By traversing the node based on the link By referring to the cell data, a means for searching for a position where the cell can be arranged on the scribe line,
Based on the input cell data and scribe line net data, a search is made for a free area where a cell to be placed can be placed on a scribe line, and the cell placement is performed in the searched free area. Means,
An apparatus for manufacturing a reticle for semiconductor manufacturing, comprising cell arrangement data generating means for generating cell arrangement data according to the arrangement result.
JP13354797A 1997-05-23 1997-05-23 Method and apparatus for manufacturing reticle for semiconductor manufacturing Expired - Fee Related JP3736034B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13354797A JP3736034B2 (en) 1997-05-23 1997-05-23 Method and apparatus for manufacturing reticle for semiconductor manufacturing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13354797A JP3736034B2 (en) 1997-05-23 1997-05-23 Method and apparatus for manufacturing reticle for semiconductor manufacturing

Publications (2)

Publication Number Publication Date
JPH10319573A JPH10319573A (en) 1998-12-04
JP3736034B2 true JP3736034B2 (en) 2006-01-18

Family

ID=15107371

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13354797A Expired - Fee Related JP3736034B2 (en) 1997-05-23 1997-05-23 Method and apparatus for manufacturing reticle for semiconductor manufacturing

Country Status (1)

Country Link
JP (1) JP3736034B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005084379A (en) * 2003-09-09 2005-03-31 Renesas Technology Corp Photomask and method for manufacturing semiconductor device
CN113534601A (en) * 2020-04-13 2021-10-22 长鑫存储技术有限公司 Layout method and device of mask and mask

Also Published As

Publication number Publication date
JPH10319573A (en) 1998-12-04

Similar Documents

Publication Publication Date Title
JP4187947B2 (en) PATTERN CORRECTION METHOD, PATTERN CORRECTION DEVICE, AND RECORDING MEDIUM CONTAINING PATTERN CORRECTION PROGRAM
US7454302B2 (en) Method of inspecting integrated circuits during fabrication
US8364437B2 (en) Mark arrangement inspecting method, mask data, and manufacturing method of semiconductor device
JP3986571B2 (en) Yield prediction apparatus and method
JP4080813B2 (en) Mark design system, mark design method, mark design program, and semiconductor device manufacturing method using the mark design method
JP3736034B2 (en) Method and apparatus for manufacturing reticle for semiconductor manufacturing
US8296702B2 (en) Rectilinear covering method with bounded number of rectangles for designing a VLSI chip
JPH021107A (en) Automatic verification apparatus of pattern for mask of reticle use
JPH10319571A (en) Manufacture of mask for exposure and its device
US7974457B2 (en) Method and program for correcting and testing mask pattern for optical proximity effect
TWI384568B (en) Reticle inspection system and program
CN112949242B (en) Shading tape layout drawing method, photomask layout drawing method and photomask layout
JPS62199026A (en) Manufacture of semiconductor device
US7139997B1 (en) Method and system for checking operation of a mask generation algorithm
JP6754174B2 (en) Design layout data defect detection method and design layout data defect detection program
JPH11338123A (en) Scribing data generating device and method therefor
JPS58209141A (en) Inspection system of rule on design for layout
US6838212B2 (en) Method for producing scatter lines in mask structures for fabricating integrated electrical circuits
KR20060133220A (en) Overlay mark and method for drawing the same
JP2001215685A (en) Method and device for preparing reticle pattern
KR100620727B1 (en) Semiconductor Inspection Equipment
JPH05160375A (en) Automatic routing method
JP3132554B2 (en) Automatic layout design method and apparatus for semiconductor device
Sharma et al. Study of Reticle Floorplanning and Wafer Dicing Techniques for Multiple Project Wafers
JP6094630B2 (en) Semiconductor device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050329

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050526

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051004

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051017

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091104

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees