KR100620727B1 - Semiconductor Inspection Equipment - Google Patents

Semiconductor Inspection Equipment Download PDF

Info

Publication number
KR100620727B1
KR100620727B1 KR1020040115754A KR20040115754A KR100620727B1 KR 100620727 B1 KR100620727 B1 KR 100620727B1 KR 1020040115754 A KR1020040115754 A KR 1020040115754A KR 20040115754 A KR20040115754 A KR 20040115754A KR 100620727 B1 KR100620727 B1 KR 100620727B1
Authority
KR
South Korea
Prior art keywords
equipment
critical dimension
wafer
measuring
overlapping
Prior art date
Application number
KR1020040115754A
Other languages
Korean (ko)
Other versions
KR20060076064A (en
Inventor
박종찬
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020040115754A priority Critical patent/KR100620727B1/en
Publication of KR20060076064A publication Critical patent/KR20060076064A/en
Application granted granted Critical
Publication of KR100620727B1 publication Critical patent/KR100620727B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/8851—Scan or image signal processing specially adapted therefor, e.g. for scan signal adjustment, for detecting different kinds of defects, for compensating for structures, markings, edges
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/8851—Scan or image signal processing specially adapted therefor, e.g. for scan signal adjustment, for detecting different kinds of defects, for compensating for structures, markings, edges
    • G01N2021/8854—Grading and classifying of flaws
    • G01N2021/8861—Determining coordinates of flaws
    • G01N2021/8864—Mapping zones of defects

Abstract

본 발명에 따른 반도체 검사 시스템은 웨이퍼의 지도를 제작하는 스캐닝 기능을 갖는 중첩도 측정 장비, 및 중첩도 측정 장비에 제1 네트워크로 연결된 임계 치수 측정 장비를 포함한다. 임계 치수 측정 장비와 중첩도 측정 장비는 제1 네트워크를 통하여 중첩도 측정 장비에 의해 제작된 웨이퍼의 지도를 상호 교환한다. 이로 인하여, 중첩도 측정 장비에 의해 제작된 웨이퍼의 지도를 임계 치수 측정 장비가 공유할 수 있다. 그 결과, 임계 치수 측정 장비에서 발견된 결함들의 위치를 명확하게 파악할 수 있다.The semiconductor inspection system according to the present invention includes an overlapping measuring device having a scanning function for mapping a wafer, and a critical dimension measuring device connected to the overlapping measuring device by a first network. The critical dimension measuring equipment and the overlapping measuring equipment interchange the maps of the wafers produced by the overlapping measuring equipment via the first network. For this reason, the critical dimension measuring equipment can share the map of the wafer manufactured by the superimposition measuring equipment. As a result, the location of the defects found in the critical dimension measuring equipment can be clearly identified.

반도체 검사 시스템, 임계 치수 측정 장비, 광학 검사 장비, 웨이퍼의 지도Semiconductor inspection system, critical dimension measuring equipment, optical inspection equipment, wafer guidance

Description

반도체 검사 장치{Semiconductor Inspection Equipment}Semiconductor Inspection Equipment

도 1은 본 발명에 따른 반도체 검사 시스템을 설명하기 위한 블록도.1 is a block diagram illustrating a semiconductor inspection system according to the present invention.

도 2는 본 발명에 따른 반도체 검사 시스템에 의해 측정되는 측정 영역을 설명하기 위한 도면.2 is a view for explaining a measurement area measured by the semiconductor inspection system according to the present invention.

<도면의 주요 부호에 대한 설명><Description of Major Symbols in Drawing>

100: 임계치수 측정 장비 150: 광학 검사 장비100: critical dimension measurement equipment 150: optical inspection equipment

200: 중첩도 측정 장비 300: 웨이퍼200: overlapping measuring equipment 300: wafer

310: 마스크 샷(shot) 320: 반도체 칩310: mask shot 320: semiconductor chip

본 발명은 반도체 시스템(system)에 관한 것이다. 좀 더 구체적으로, 포토리소그라피(lithography) 공정이 완료된 웨이퍼를 검사하기 위한 반도체 검사 시스템에 관한 것이다.The present invention relates to a semiconductor system. More specifically, the present invention relates to a semiconductor inspection system for inspecting a wafer on which a photolithography process is completed.

반도체 제조 공정인 포토리소그라피 공정은 일반적으로 도포 공정, 노광 공정 및 현상 공정으로 구분될 수 있다. 도포 공정은 웨이퍼 상에 감광막을 코팅(coating) 방식으로 도포하는 공정이다. 노광 공정은 광원으로부터 발생된 광을 레 티클(reticle) 통하여 웨이퍼 상의 감광막에 선택적으로 주사하는 공정이다. 현상 공정은 노광된 감광막에 현상액을 공급하여 비노광 된 부분(포지티브(positive) 감광막인 경우)을 제거하여 감광막 패턴을 형성하는 공정이다. 감광막이 네가티브(negative) 감광막일 경우, 현상 공정을 수행할 때, 노광된 부분이 제거된다.The photolithography process, which is a semiconductor manufacturing process, can generally be classified into an application process, an exposure process, and a development process. An application process is a process of apply | coating a photosensitive film | membrane on a wafer by a coating method. The exposure step is a step of selectively scanning the light generated from the light source through a reticle to the photosensitive film on the wafer. The developing step is a step of forming a photoresist pattern by supplying a developer to the exposed photoresist to remove unexposed portions (in the case of a positive photoresist). When the photoresist film is a negative photoresist film, the exposed portion is removed when the development process is performed.

이러한 포토리소그라피 공정이 완료된 후에는, 여러 가지 검사들을 수행하여 완료된 포토리소그라피 공정의 정상유무를 확인한다. 이러한 검사들 중에 대표적인 것으로 중첩도(overlay) 측정 및 임계 치수(critical dimension) 측정 등이 있다. 중첩도 측정은 완성된 감광막 패턴과, 하부 반도체 패턴간의 중첩 상태를 확인하는 검사이다. 통상, 중첩도 측정은 스크라이브 라인(scribe line)내의 오버레이 키(overlay key)를 이용한다. 스크라이브 라인은 반도체 칩들 사이의 공간으로서 반도체 칩이 완성된 후에 커팅 라인(cutting line)으로 사용된다. 임계 치수 측정은 완성된 감광막 패턴의 선폭 또는 간격을 측정하는 검사이다. 반도체 소자의 고집적화 경향에 따라, 반도체 패턴의 선폭이 점점 감소하고 있다. 이에 따라, 반도체 패턴을 정의하는 감광막 패턴의 선폭 또는 간격은 중요한 요소로 다루어지고 있다.After the photolithography process is completed, various tests are performed to confirm the normality of the completed photolithography process. Representative of such tests include overlay measurement and critical dimension measurement. The degree of overlap measurement is a test for checking the overlap state between the completed photoresist pattern and the lower semiconductor pattern. Typically, the degree of overlap measurement uses an overlay key in a scribe line. The scribe line is used as a cutting line after the semiconductor chip is completed as a space between the semiconductor chips. Critical dimension measurement is a test that measures the line width or spacing of a finished photoresist pattern. With the tendency of high integration of semiconductor elements, the line width of a semiconductor pattern is gradually decreasing. Accordingly, the line width or spacing of the photosensitive film pattern defining the semiconductor pattern is treated as an important factor.

한편, 임계 치수를 측정할 때, 임계 치수 측정 장비의 모니터에는 미세한 크기의 감광막 패턴들이 표시된다. 이에 따라, 임계 치수를 측정하는 동안에, 반도체 칩 내 여러 가지 결함들(defects)을 발견할 수 있다. 이러한 결함들은 불량이 발생한 반도체 칩의 원인을 파악할 수 있는 근거가 될 수 있다.On the other hand, when measuring the critical dimension, the photoresist patterns of fine size are displayed on the monitor of the critical dimension measuring equipment. Thus, while measuring the critical dimension, various defects in the semiconductor chip can be found. These defects may be the basis for identifying the cause of the defective semiconductor chip.

하지만, 통상적인 임계 치수 측정 장비는 이러한 결함들의 웨이퍼 내 위치를 정확하게 파악하고 기록하기 위한 스캐닝 기능이 탑재되어 있지 않다. 스캐닝 기능 이란 웨이퍼의 지도를 제작할 수 있는 기능을 말한다. 이에 따라, 임계 치수 측정 도중에 결함들이 발견될 경우, 웨이퍼를 다른 스캐닝(scanning) 장비로 이동시켜 다시 검사해야 하는 불편함이 있다. 이는, 생산성의 저하를 초래할 수 있다.However, conventional critical dimension measurement equipment is not equipped with a scanning function to accurately locate and record these defects in the wafer. The scanning function refers to the ability to map a wafer. Accordingly, if defects are found during critical dimension measurement, there is an inconvenience of moving the wafer to another scanning equipment and re-inspecting it. This can lead to a decrease in productivity.

본 발명의 목적은 발견된 결함들을 신속하게 피드백(feed back) 할 수 있는 반도체 검사 시스템을 제공하는 것이다.It is an object of the present invention to provide a semiconductor inspection system that can quickly feed back found defects.

본 발명의 다른 목적은 스캐닝 기능이 미 탑재된 검사 장비에서 결함들이 발견된 경우 신속하게 결함들에 대한 웨이퍼 지도를 제작할 수 있는 반도체 검사 시스템을 제공하는 것이다.Another object of the present invention is to provide a semiconductor inspection system that can quickly produce a wafer map of defects when defects are found in inspection equipment without a scanning function.

본 발명에 따른 반도체 검사 장치는, 웨이퍼의 지도를 제작하는 스캐닝 기능을 갖는 중첩도 측정 장비, 및 중첩도 측정 장비에 제1 네트워크로 연결된 임계 치수 측정 장비를 포함한다. 임계 치수 측정 장비와 중첩도 측정 장비는 제1 네트워크를 통하여 중첩도 측정 장비에 의해 제작된 웨이퍼의 지도를 상호 교환한다. 또한, 임계치수 측정 장비는 임계치수 측정중에 결함이 발견된 경우 중첩도 측정 장비로부터 수신한 웨이퍼 지도에 결함에 대한 위치 데이터를 기록하여 중첩도 측정 장비에 재전송한다.The semiconductor inspection apparatus according to the present invention includes an overlapping measuring device having a scanning function for mapping a wafer, and a critical dimension measuring device connected to the overlapping measuring device by a first network. The critical dimension measuring equipment and the overlapping measuring equipment interchange the maps of the wafers produced by the overlapping measuring equipment via the first network. In addition, the critical dimension measuring equipment records the position data of the defect on the wafer map received from the overlapping measuring apparatus and transmits the defect data to the overlapping measuring apparatus when the defect is found during the critical dimension measuring.

중첩도 측정 장비에는 마스크 샷(shot) 단위의 제1 측정 영역들 및 반도체 칩 단위 제2 측정 영역들에 대한 웨이퍼 지도가 저장되는 것이 바람직하다. 이 경우에, 임계 치수 측정 장비에는 중첩도 측정 장비에 저장된 제1 및 제2 측정 영역들에 각각 대응되는 제1 및 제2 임계 치수 정보들이 저장되는 것이 바람직하다.In the overlapping measuring apparatus, it is preferable that wafer maps for the first measurement regions in a mask shot unit and the second measurement regions in a semiconductor chip unit are stored. In this case, the critical dimension measuring equipment preferably stores first and second critical dimension information corresponding to the first and second measuring regions respectively stored in the overlapping measuring apparatus.

본 발명에 따른 반도체 검사 시스템은 중첩도 측정 장비에 제2 네트워크로 연결된 광학 검사 장비를 더 포함할 수 있다. 광학 검사 장비와 중첩도 측정 장비는 제2 네트워크를 통하여 중첩도 측정 장비에 의해 제작된 웨이퍼의 지도를 상호 교환하는 것이 바람직하다. 이 경우에, 광학 검사 장비에는 중첩도 측정 장비에 저장된 제1 및 제2 측정 영역들에 각각 대응하는 제1 및 제2 광학 검사 영역들이 저장되는 것이 바람직하다. 또한, 광학 검사 장비에서 웨이퍼에 결함이 발견된 경우 중첩도 측정 장비로부터 수신한 웨이퍼 지도에 결함에 대한 위치 데이터를 기록하여 중첩도 측정 장비로 재전송할 수 있다.The semiconductor inspection system according to the present invention may further include an optical inspection device connected to the second degree measurement equipment by a second network. It is preferable that the optical inspection equipment and the overlapping measuring equipment interchange the maps of the wafers produced by the overlapping measuring equipment via the second network. In this case, the optical inspection equipment preferably stores first and second optical inspection regions respectively corresponding to the first and second measurement regions stored in the overlapping measuring instrument. In addition, when a defect is found in the wafer in the optical inspection equipment, the position data of the defect may be recorded on the wafer map received from the overlapping measuring apparatus and then retransmitted to the overlapping measuring apparatus.

구현예Embodiment

이하 도면을 참조로 본 발명의 구현예에 대해 설명한다.Embodiments of the present invention will be described below with reference to the drawings.

도 1은 본 발명에 따른 반도체 검사 시스템을 설명하기 위한 블록도 이다.1 is a block diagram illustrating a semiconductor inspection system according to the present invention.

도 1을 참조하면, 본 발명에 따른 반도체 검사 시스템은 임계 치수 측정 장비(100) 및 중첩도 측정 장비(200)를 포함한다. 이에 더하여, 반도체 검사 시스템은 광학 검사 장비(150)를 더 포함할 수 있다.Referring to FIG. 1, a semiconductor inspection system according to the present invention includes a critical dimension measuring device 100 and an overlapping degree measuring device 200. In addition, the semiconductor inspection system may further include optical inspection equipment 150.

임계 치수 측정 장비는 포토리소그라피 공정이 완료된 감광막 패턴의 임계 치수를 측정하는 장비이다. 예컨대, 임계 치수 측정 장비(100)는 주사 전자 현미경(SEM, scanning electron microscope)일 수 있다. 임계 치수 측정 장비(100)는 감광막 패턴들을 표시하는 제1 디스플레이 수단과, 여러 형태의 데이터들을 저장할 수 있는 제1 저장 장치를 포함할 수 있다.Critical dimension measurement equipment is a device for measuring the critical dimension of the photosensitive film pattern is completed photolithography process. For example, the critical dimension measurement equipment 100 may be a scanning electron microscope (SEM). The critical dimension measuring apparatus 100 may include first display means for displaying the photoresist patterns and a first storage device capable of storing various types of data.

중첩도 측정 장비(200)는 하부 반도체 패턴 및 감광막 패턴 간 중첩 상태를 측정하는 장비이다. 또한, 중첩도 측정 장비(200)는 웨이퍼의 지도를 제작하는 스캐닝 기능이 탑재되어 있다. 중첩도 측정 장비(200)는 제작된 웨이퍼의 지도를 표시할 수 있는 제2 디스플레이 수단과, 여러 형태의 데이터들을 저장할 수 있는 제2 저장 장치를 포함한다. 경우에 따라, 중첩도 측정 장비(200)는 웨이퍼의 표면을 확대한 화면을 표시하는 다른 디스플레이 수단을 포함할 수도 있다.The overlapping measuring device 200 is a device for measuring an overlapping state between a lower semiconductor pattern and a photoresist pattern. In addition, the overlapping measuring device 200 is equipped with a scanning function for producing a map of the wafer. The overlapping measuring apparatus 200 includes second display means capable of displaying a map of the manufactured wafer, and a second storage device capable of storing various types of data. In some cases, the overlapping measuring apparatus 200 may include other display means for displaying an enlarged screen of the wafer.

임계 치수 측정 장비(100) 및 중첩도 측정 장비(200)는 제1 네트워크에 의해 연결되어 있다. 임계 치수 측정 장비(100) 및 중첩도 측정 장비(200)는 제1 네트워크를 통하여 데이터들을 상호 교환할 수 있다. 특히, 임계 치수 측정 장비(100)와 중첩도 측정 장비(200)는 제1 네트워크를 통하여 중첩도 측정 장비(200)에서 제작된 웨이퍼의 지도를 상호 교환한다.The critical dimension measuring equipment 100 and the overlapping measuring equipment 200 are connected by a first network. The critical dimension measuring equipment 100 and the overlapping measuring equipment 200 may exchange data with each other through a first network. In particular, the critical dimension measuring device 100 and the overlapping measuring device 200 exchange maps of wafers manufactured by the overlapping measuring device 200 through the first network.

광학 검사 장비(150)는 광학 현미경을 이용하여 웨이퍼의 결함들을 검사하는 장비이다. 광학 검사 장비(150) 및 중첩도 측정 장비(200)는 제2 네트워크를 통하여 연결되어 있다. 광학 검사 장비(150) 및 중첩도 측정 장비(200)는 제2 네트워크를 통하여 데이터들을 상호 교환할 수 있다. 특히, 광학 검사 장비(150)와 중첩도 측정 장비(200)는 제2 네트워크를 통하여 중첩도 측정 장비(200)에 의해 제작된 웨이퍼의 지도를 상호 교환할 수 있다. 광학 검사 장비(150)는 광학 현미경에 의해 확대된 화면을 표시하는 제3 디스플레이 수단을 포함할 수 있다. 또한, 광학 검사 장비(150)는 여러 형태의 데이터들을 저장할 수 있는 제3 저장 장치를 포함하는 것이 바람직하다.The optical inspection equipment 150 is a device for inspecting defects of the wafer using an optical microscope. The optical inspection equipment 150 and the overlapping measuring device 200 are connected through a second network. The optical inspection equipment 150 and the overlapping measuring equipment 200 may exchange data with each other through a second network. In particular, the optical inspection equipment 150 and the overlapping measuring device 200 may exchange maps of the wafers produced by the overlapping measuring device 200 through the second network. The optical inspection equipment 150 may include third display means for displaying a screen enlarged by an optical microscope. In addition, the optical inspection equipment 150 preferably includes a third storage device capable of storing various types of data.

다음으로, 상술한 구조의 반도체 검사 시스템의 측정 영역들에 대해 도 2를 참조하여 설명한다.Next, measurement regions of the semiconductor inspection system having the above-described structure will be described with reference to FIG. 2.

도 2는 본 발명에 따른 반도체 검사 시스템에 의해 측정되는 측정 영역을 설명하기 위한 도면이다.2 is a view for explaining a measurement area measured by the semiconductor inspection system according to the present invention.

도 1 및 도 2를 참조하면, 중첩도 측정 장비(200)에는 마스크 샷(310) 단위로 중첩도를 측정하기 위한 제1 측정 영역들이 저장된다. 마스크 샷(310)이란 웨이퍼(300) 상에 하나의 레티클에 의해 형성되는 부분 전체를 말한다. 통상적으로, 하나의 마스크 샷(310)에는 복수개의 반도체 칩들(320)이 형성된다. 도 2의 도면에는 하나의 마스크 샷(310)에 6개의 반도체 칩들(320)이 형성되는 예를 도시하였다. 물론, 하나의 마스크 샷(310)에는 다른 개수의 반도체 칩들(320)이 형성될 수 있다.1 and 2, the overlapping measuring apparatus 200 stores first measurement regions for measuring the overlapping degree in units of a mask shot 310. The mask shot 310 refers to the entire portion formed by one reticle on the wafer 300. Typically, a plurality of semiconductor chips 320 are formed in one mask shot 310. FIG. 2 illustrates an example in which six semiconductor chips 320 are formed in one mask shot 310. Of course, another number of semiconductor chips 320 may be formed in one mask shot 310.

중첩도 측정 장비(200)에는 제1 측정 영역들과 더불어 반도체 칩(320) 단위로 중첩도를 측정하기 위한 제2 측정 영역들이 저장되는 것이 바람직하다.In the overlapping degree measuring device 200, it is preferable that the second measuring areas for measuring the overlapping degree are stored in the semiconductor chip 320 together with the first measuring areas.

임계 치수 측정 장비(100)에는 중첩도 측정 장비(200)에 저장된 제1 및 제2 측정 영역들에 각각 대응하는 제1 및 제2 임계 치수 측정 영역들이 저장되는 것이 바람직하다.The critical dimension measuring equipment 100 preferably stores first and second critical dimension measuring regions corresponding to the first and second measuring regions respectively stored in the overlapping measuring apparatus 200.

또한, 광학 검사 장비(150)는 중첩도 측정 장비(200)에 저장된 제1 및 제2 측정 영역들에 각각 대응하는 제1 및 제2 광학 검사 영역들이 저장되는 것이 바람직하다.In addition, the optical inspection equipment 150 preferably stores first and second optical inspection regions corresponding to the first and second measurement regions respectively stored in the overlapping measuring apparatus 200.

상술한 구조의 반도체 검사 시스템의 동작 발명을 설명한다. 임계 치수 측정 장비(100)로 임계 치수를 측정하는 동안에 결함들이 발견될 경우, 임계 치수 측정 장비(100)는 제1 네트워크를 통하여 중첩도 측정 장비(200)에서 제작된 웨이퍼의 지도를 제1 네트워크로 전달 받아 발견된 결함들의 웨이퍼에 대한 위치를 명확하게 파악하고 기록할 수 있다. 또한, 기록된 결함들의 위치 데이터는 제1 네트워크를 통하여 중첩도 측정 장비(200)로 재전달 되어 중첩도 측정 장비(200)의 제2 디스플 레이 수단에 표시될 수도 있다.The invention of operation of the semiconductor inspection system having the above-described structure will be described. If defects are found while measuring the critical dimension with the critical dimension measuring equipment 100, the critical dimension measuring equipment 100 maps the wafer fabricated in the overlapping measuring equipment 200 through the first network to the first network. The location of the defects found on the wafer can be clearly identified and recorded. In addition, the recorded position data of the defects may be re-delivered to the overlapping measuring apparatus 200 through the first network and displayed on the second display means of the overlapping measuring apparatus 200.

한편, 광학 검사 장비(150)로 웨이퍼의 결함들을 발견한 경우, 광학 검사 장비(150)는 제2 네트워크를 통하여 중첩도 측정 장비(200)에서 제작된 웨이퍼의 지도를 제2 네트워크를 통하여 전달 받아 발견된 결함들의 웨이퍼에 대한 위치를 명확하게 파악하고 기록할 수 있다. 물론, 광학 검사 장비(150)에 기록된 결함들의 위치 데이터는 제2 네트워크를 통하여 중첩도 측정 장비(200)에 재전달 되어 제2 디스플레이 수단에 표시될 수도 있다.On the other hand, when the defects of the wafer are found by the optical inspection equipment 150, the optical inspection equipment 150 receives the map of the wafer produced by the overlapping measuring equipment 200 through the second network through the second network The location of the found defects on the wafer can be clearly identified and recorded. Of course, the position data of the defects recorded in the optical inspection equipment 150 may be re-delivered to the superimposition measuring equipment 200 through the second network and displayed on the second display means.

이에 더하여, 중첩도 측정 장비(200)는 제1 측정 영역 뿐만 아니라, 반도체 칩(320) 단위의 제2 측정 영역들이 저장되고, 임계 치수 측정 장비(100) 및 광학 검사 장비(150)는 제2 측정 영역들에 각각 대응하는 제2 임계 치수 측정 영역들 및 제2 광학 검사 영역들이 저장된다. 이에 따라, 반도체 칩 단위로 결함들을 발견할 수 있게 되어 좀 더 정밀하게 결함들을 발견할 수 있다.In addition, the overlapping measuring device 200 stores not only the first measuring area but also the second measuring areas of the semiconductor chip 320, and the critical dimension measuring device 100 and the optical inspection device 150 include the second measuring area. Second critical dimension measurement regions and second optical inspection regions respectively corresponding to the measurement regions are stored. Accordingly, the defects can be found on a semiconductor chip basis, and thus the defects can be found more precisely.

지금까지 본 발명의 구체적인 구현예를 도면을 참조로 설명하였지만 이것은 본 발명이 속하는 기술분야에서 평균적 지식을 가진 자가 쉽게 이해할 수 있도록 하기 위한 것이고 발명의 기술적 범위를 제한하기 위한 것이 아니다. 따라서 본 발명의 기술적 범위는 특허청구범위에 기재된 사항에 의하여 정하여지며, 도면을 참조로 설명한 구현예는 본 발명의 기술적 사상과 범위 내에서 얼마든지 변형하거나 수정할 수 있다.Although specific embodiments of the present invention have been described with reference to the drawings, this is intended to be easily understood by those skilled in the art and is not intended to limit the technical scope of the present invention. Therefore, the technical scope of the present invention is determined by the matters described in the claims, and the embodiments described with reference to the drawings may be modified or modified as much as possible within the technical spirit and scope of the present invention.

본 발명에 따르면, 스캐닝 기능이 미 탑재된 임계 치수 측정 장비 또는/및 광학 검사 장비와, 스캐닝 기능이 탑재된 중첩도 측정 장비를 네트워크로 연결한다. 이에 따라, 중첩도 측정 장비에서 제작된 웨이퍼의 지도를 임계 치수 측정 장비 또는/및 광학 검사 장비가 공유하게 된다. 그 결과, 임계 치수 측정 장비 또는/및 광학 검사 장비에서 발견된 결함들의 웨이퍼에 대한 위치를 정확하게 파악하고, 기록할 수 있다.According to the present invention, the critical dimension measuring device or / and the optical inspection device without a scanning function and the overlapping degree measuring device with the scanning function are connected by a network. Accordingly, the critical dimension measuring equipment or / and the optical inspection equipment share the map of the wafer manufactured by the overlapping measuring equipment. As a result, it is possible to accurately locate and record the wafer with respect to the defects found in the critical dimension measuring equipment or / and the optical inspection equipment.

또한, 중첩도 측정 장비는 반도체 칩 단위의 측정 영역들이 저장되고, 임계 치수 측정 장비 및 광학 검사 장비는 중첩도 측정 장비의 반도체 칩 단위의 측정 영역들에 각각 대응하는 임계 치수 측정 영역들 및 광학 검사 영역들이 저장된다. 이에 따라, 좀 더 정밀하게 결함들을 찾을 수 있으며, 또한, 결함들의 위치를 좀 더 명확하게 파악할 수 있다.
In addition, the superimposition measuring equipment stores measurement areas in the semiconductor chip unit, and the critical dimension measuring device and the optical inspection device each include the critical dimension measuring areas and the optical inspection corresponding to the measurement areas in the semiconductor chip unit of the overlapping degree measuring device, respectively. Areas are stored. Accordingly, the defects can be found more precisely, and the positions of the defects can be more clearly identified.

Claims (4)

웨이퍼 지도를 제작하기 위한 스캐닝 기능을 수행하고, 적어도 마스크 샷(shot) 단위의 제1 측정 영역 및 반도체 칩 단위의 제2 측정 영역에 대한 웨이퍼 지도가 저장되는 제1 저장 수단을 포함하는 중첩도 측정 장비; 및Superposition degree measurement including a first storage means for performing a scanning function for producing a wafer map and storing a wafer map for at least a first measurement area in units of mask shots and a second measurement area in units of semiconductor chips equipment; And 반도체 패턴의 임계치수를 측정하고, 상기 제1 및 제2 측정 영역 각각에 대응하는 제1 및 제2 임계치수 측정 정보가 저장되는 제2 저장 수단을 포함하는 임계치수 측정 장비를 포함하고,A critical dimension measurement device including second storage means for measuring a critical dimension of the semiconductor pattern and storing first and second critical dimension measurement information corresponding to each of the first and second measurement regions, 상기 임계치수 측정 장비 및 상기 중첩도 측정 장비는 제1 네트워크를 통하여 연결되어 상기 제1 및 제2 측정 영역에 대한 상기 웨이퍼 지도를 상호 교환하고,The critical dimension measuring equipment and the overlapping measuring equipment are connected through a first network to exchange the wafer maps for the first and second measuring regions, 상기 임계치수 측정 장비는 상기 제1 및 제2 측정 영역에 대한 상기 웨이퍼 지도를 기초로 하여 임계치수 측정 중에 결함이 발견된 경우 상기 웨이퍼 지도에 상기 결함의 위치 데이터를 기록하여 상기 중첩도 측정 장비에 전송하는 것을 특징으로 하는 반도체 검사 장치.The critical dimension measuring equipment records position data of the defect on the wafer map and records the position data on the wafer map when the defect is found based on the wafer maps for the first and second measuring regions. A semiconductor inspection device characterized in that the transmission. 삭제delete 제1항에서,In claim 1, 상기 중첩도 측정 장비에 제2 네트워크로 연결된 광학 검사 장비를 더 포함하고,Further comprising an optical inspection equipment connected to the second degree of measurement equipment by a second network, 상기 광학 검사 장비 및 상기 중첩도 측정 장비는 제2 네트워크를 통하여 상기 제1 및 제2 측정 영역에 대한 상기 웨이퍼의 지도를 상호 교환하고,The optical inspection equipment and the overlapping measuring equipment interchange the map of the wafer with respect to the first and second measurement regions via a second network, 상기 광학 검사 장비는 웨이퍼의 결함이 발견된 경우 상기 제1 및 제2 측정 영역에 대한 상기 웨이퍼 지도에 상기 결함의 위치 데이터를 기록하여 상기 중첩도 측정 장비에 전송하는 것을 특징으로 하는 반도체 검사 장치.And the optical inspection equipment records position data of the defects on the wafer maps of the first and second measurement regions when the defects of the wafer are found and transmits the position data of the defects to the overlapping measuring equipment. 삭제delete
KR1020040115754A 2004-12-29 2004-12-29 Semiconductor Inspection Equipment KR100620727B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040115754A KR100620727B1 (en) 2004-12-29 2004-12-29 Semiconductor Inspection Equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040115754A KR100620727B1 (en) 2004-12-29 2004-12-29 Semiconductor Inspection Equipment

Publications (2)

Publication Number Publication Date
KR20060076064A KR20060076064A (en) 2006-07-04
KR100620727B1 true KR100620727B1 (en) 2006-09-13

Family

ID=37168531

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040115754A KR100620727B1 (en) 2004-12-29 2004-12-29 Semiconductor Inspection Equipment

Country Status (1)

Country Link
KR (1) KR100620727B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07263499A (en) * 1994-03-17 1995-10-13 Fujitsu Ltd Method and apparatus for forming wafer map of semiconductor wafer
JP2000243794A (en) 1999-02-24 2000-09-08 Toshiba Corp Analysis of semiconductor wafer
JP2004031773A (en) 2002-06-27 2004-01-29 Toshiba Corp Optimizing method of lithography condition

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07263499A (en) * 1994-03-17 1995-10-13 Fujitsu Ltd Method and apparatus for forming wafer map of semiconductor wafer
JP2000243794A (en) 1999-02-24 2000-09-08 Toshiba Corp Analysis of semiconductor wafer
JP2004031773A (en) 2002-06-27 2004-01-29 Toshiba Corp Optimizing method of lithography condition

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1020040115754 - 658167

Also Published As

Publication number Publication date
KR20060076064A (en) 2006-07-04

Similar Documents

Publication Publication Date Title
CN100582754C (en) System and method for detecting wafer defect
JP5591675B2 (en) Inspection apparatus and inspection method
US6902855B2 (en) Qualifying patterns, patterning processes, or patterning apparatus in the fabrication of microlithographic patterns
JP4942800B2 (en) Inspection device
EP1523696B1 (en) Defect inspection methods that include acquiring aerial images of a reticle for different lithographic process variables
JP4918598B2 (en) Inspection apparatus and inspection method
US20110044529A1 (en) Inspection system and inspection method
US7202094B2 (en) Process for locating, displaying, analyzing, and optionally monitoring potential transient defect sites in one or more integrated circuit chips of a semiconductor substrate
KR0172801B1 (en) Photomask of testing for processing margine and testing method
US6562639B1 (en) Utilizing electrical performance data to predict CD variations across stepper field
US6741334B2 (en) Exposure method, exposure system and recording medium
US6226087B1 (en) Method for measuring the positions of structures on a mask surface
JP2000228341A (en) Semiconductor integrated circuit
KR100620727B1 (en) Semiconductor Inspection Equipment
JP5859039B2 (en) Inspection device
US6330355B1 (en) Frame layout to monitor overlay performance of chip composed of multi-exposure images
JP2004012365A (en) Substrate inspection system and substrate inspection method
US20090034830A1 (en) Pseudo low volume reticle (plvr) design for asic manufacturing
US7436489B2 (en) Device for testing an exposure apparatus
US7314689B2 (en) System and method for processing masks with oblique features
KR100755049B1 (en) Analysis method of defect on photo mask
CN117111398B (en) Method and system for monitoring deviation of photomask manufacturing process
Reynolds Preliminary evaluation of the KLA/Micrion 808 one step clear and opaque defect repair system
KR100263324B1 (en) Check method for an overlay stitching
US20030211411A1 (en) Method for monitoring focus in lithography

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee