JP3733344B2 - Liquid crystal display - Google Patents

Liquid crystal display Download PDF

Info

Publication number
JP3733344B2
JP3733344B2 JP2002145276A JP2002145276A JP3733344B2 JP 3733344 B2 JP3733344 B2 JP 3733344B2 JP 2002145276 A JP2002145276 A JP 2002145276A JP 2002145276 A JP2002145276 A JP 2002145276A JP 3733344 B2 JP3733344 B2 JP 3733344B2
Authority
JP
Japan
Prior art keywords
layer
liquid crystal
pixel
crystal display
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2002145276A
Other languages
Japanese (ja)
Other versions
JP2003057675A (en
Inventor
睦 松尾
清彦 金井
克己 長瀬
一夫 湯田坂
孝 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2002145276A priority Critical patent/JP3733344B2/en
Publication of JP2003057675A publication Critical patent/JP2003057675A/en
Application granted granted Critical
Publication of JP3733344B2 publication Critical patent/JP3733344B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は液晶表示装置に関し、特に、アクティブマトリクス基板の側に形成したブラックマトリクスのような遮光層の構造技術に関する。
【０００２】
【従来の技術】
代表的なフラットパネル型ディスプレイである液晶表示装置においては、図２８および図２９に示すように、画像信号を供給するデータ線（ソース線）５０２ａ、５０２ｂ・・・および走査信号を伝達するゲート線５０３ａ、５０３ｂ・・・・が格子状に配置されて、各画素領域５０１ａａ、５０１ａｂ・・・が区画形成された一方側の透明基板と、共通電極５３３が形成された他方側の透明基板５３０（対向基板）との間に液晶５４０が封入されており、共通電極５３３と各画素領域５０１ａａ、５０１ａｂ・・・の画素電極５１５５０６との間に薄膜トランジスタ（ＴＦＴ）５０８を介して印加される電位を制御して、画素領域５０１ａａ、５０１ａｂ・・・毎の液晶の配向状態を変えるようになっている。このような液晶表示装置においては、たとえば、図２９に示すように、データ線５０２ａと画素電極５０６との隙間からの光の漏れ（矢印Ａで示す。）が表示の品位を低下させてしまうという問題点がある。また、データ線５０２ａと画素電極５０６との間の電界の影響によって液晶の配向状態が乱れるリバースチルトドメイン領域が画素電極５０６の外端縁より内側に発生し、その領域に起因して、表示の品位が低下するという問題点もある。このため、画素毎の表示の精彩度を高める目的に、共通電極５３３が形成された他方側の透明基板５３０に、画素領域間の境界領域に対応して遮光性のブラックマトリクス５３１を形成し、この画素領域間の境界領域にブラックマトリクス５３１が位置するように２枚の透明基板５０９、５３０を対向させて表示の品位を確保している。ここで、各画索領域間の境界領域とブラックマトリクス５３１との間に位置ずれが発生していると、表示の品質が低下するため、ブラックマトリクス５３１の幅にマージンもたせて上述の位置ずれが発生することを防止している。
【０００３】
【発明が解決しようとする課題】
しかしながら、液晶表示装置に対しては、画面の大型化と共に、表示の高品質化が要求されている状況下にあって、従来のようにブラックマトリクスの幅をマージンをもつように広げておくことは、画素領域における開口率（表示可能な領域の面積比）の低下を招来し、表示品質の向上を妨げるという問題点がある。そこで、本願発明者は、マトリクスアレイが形成された透明基板の側にブラックマトリクスも形成しておくことによって、画素領域間の境界領域とブラックマトリクスとの位置ずれを防止し、ブラックマトリクスの幅を必要最小限の幅に設定可能とすることを提案するものである。この提案に沿って、本願発明者が最初に案出したものは、図３０および図３１に比較例として示す液晶表示装置である。これらの図において、透明基板５０９の表面側にはデータ線５０２ａ、５０２ｂ・・・およびゲート線５０３ａ、５０３ｂ・・・が格子状に配置されて各画素領域５０１ａａ、５０１ａｂ・・・が区画形成されており、これらの各画素領域５０１ａａ、５０１ａｂ・・・の境界領域に沿ってブラックマトリクス５１７が形成されている。ここで、ブラックマトリクス５１７は、たとえば、画素領域５０１ｂｂにおいて、データ線５０２ａが導電接続するソース５０４、ゲート線５０３ａが導電接続するゲート電極５０５および画素電極５０６が導電接続するドレイン５０７によって構成されたＴＦＴ５０８の表面側に層間絶縁膜５１３、５１５を介して形成されており、データ線５０２ａ、ゲート線５０３ａおよび画素電極５０６のいずれとも絶縁分離された状態にある。このような構成の液晶表示装置においては、ブラックマトリクス５１７の幅に不必要なマージンを設けなくとも、各画素領域とブラックマトリクス５１７とを高い精度で位置合わせできるので、液晶表示装置の開口率が犠性になることがない。しかしながら、この液晶表示装置においては、以下のような新たな問題がある。ブラックマトリクス５１７には、いずれの電位も印加されておらず、フローティング状態にあるため、液晶表示装置の動作状態によって、ブラックマトリクス５１７の電位が変動し、この電位の変動によって画素電極５０６と他方側の透明基板の共通電極との間に存在する液晶の配向状態が乱れて、表示の品質を低下させてしまう。また、いずれの画素領域５０１ａａ、５０１ａｂ・・・に対するブラックマトリクス５１７も共通であるため、たとえば、ブラックマトリクス５１７が画索領域５０１ｂｂの画素電極５０６、データ線５０２ａ、５０２ｂまたはゲート線５０３ａ、５０３ｂなどと短絡していると、液晶表示装置全体が表示不良になってしまう。
【０００４】
【課題を解決するための手段】
本発明に係る液晶表示装置は、基板上にデータ線およびゲート線によって区画形成された各画素領域のうちの第１の画素領域には、前記データ線と前記ゲート線に導電接続された薄膜トランジスタと、画素電極と、この画素領域に隣接する第２の画素領域との少なくとも１つの境界領域側に形成され、前記データ線および前記ゲート線から絶縁分離されると共に、前記第１の画素領域の画素電極に導電接続される導電性遮光層とを有し、
前記第１の画素領域の導電性遮光層は、前記ゲート線および前記画素電極に重なるように配置されて成り、
前記画素電極と前記導電性遮光層とは、その両者の間に形成される層間絶縁膜に形成した接続孔を介して導電接続していることを特徴とする。
【０００５】
上記構成の如く、画素電極側の基板に導電性遮光層を設けたので、導電性遮光層とゲート線との間に光漏れが生じることを防止でき、表示品質や信頼性などを犠牲にすることなく、開口率を向上させることができる。
【０００６】
前記導電性遮光層は、その外端縁が前記ゲート線上にあれば良い。
【０００７】
前記第１の画素領域は、前記第２の画素領域とのいずれの境界域側にも前記導電性遮光層を有し、この導電性遮光層によって、前記第１の画素領域は前記第２の画素領域から区画されても良い。
【０００８】
前記第１の画素領域は、前記第２の画素領域との境界域のうちの２つの境界領域側に前記導電性遮光層を有し、この導電性遮光層および他の２つの境界領域側の導電性遮光層によって前記第２の画素領域から区画されても良い。
【０００９】
前記第１の画素領域の導電性遮光層は、層間絶縁膜を介して前記ゲート線の幅方向に跨って形成されていると良い。
【００１８】
【発明の実施の形態】
（実施例１）
図１は、本発明の実施例１に係る液晶表示装置のマトリクスアレイの一部を示す平面図、図２は、そのＩ−Ｉ線における断面図である。
【００１９】
本例の液晶表示装置においては、図１に示すように、垂直方向のデータ線１０２ａ、１０２ｂ・・・（信号線）と、水平方向のゲート線１０３ａ、１０３ｂ・・・（走査線）とが格子状に配置され、それらの間に各画素領域１０１ａａ、１０１ａｂ、１０１ａｃ、１０１ｂａ、１０１ｂｂ・・・が区画形成されている。以下に画素領域１０１ｂｂ（第１の画素領域）を例にとって、その構造を説明する。ここで、画素領域１０１ｂｂには画素領域１０１ａｂ、１０１ｂａ、１０１ｃｂ、１０１ｂｃ（第２の画素領域）が隣接しており、画素領域１０１ｂｂには、データ線１０２ａが導電接続するソース１０４、ゲート線１０３ｂが導電接続するゲート電極１０５、および画素電極１０６が導電接続するドレイン１０７によってＴＦＴl０８が構成されている。ここで、画素電極１０６は、ＩＴＯからなる透明電極であって、画素碩域１０１ｂｂの略全面にわたって形成されている。
【００２０】
このＴＦＴl０８の断面構造は、図２に示すように、液晶表示装置全体を支持する透明基板１０９の表面側に多結晶シリコン層１１０が形成されており、この多結晶シリコン層１１０には、真性の多結晶シリコン領域であるチャネル領域１１１を除いて、n型の不純物としてのリンが導入されて、ソース１０４およびドレイン１０７が形成されている。ここで、リンの導入は、多結晶シリコン層１１０の表面側に形成されたゲート電極酸化膜１１２の上のゲート電極１０５をマスクとするイオン注入を利用することにより、ソース１０４およびドレィン１０７がセルフアラインとなるように行われる。このＴＦＴl０８の表面側には、シリコン酸化膜からなる下層側層間絶縁膜１１３が堆積されており、それには第１の接続孔１１３ａと第２の接続孔１１３ｂとが開口されている。そのうちの第１の接続孔１１３ａを介して、低抵抗金属層、たとえばアルミニウム層あるいはアルミニウムを含む合金層からなるデータ線１０２ａがソース１０４に導電接続している。一方、第２の接続孔１１３ｂを介しては、画素電極１０６がドレイン１０７に導電接続している。
【００２１】
さらに、この液晶表示装置においては、透明基板１０９の表面側に、上層側層間絶縁膜１１５と、その表面側に形成された遮光性および導電性を備えるクロム層１１６ｂｂ（導電性遮光層）を有する。ここで、クロム層１１６ｂｂは、画素領域１０１ｂｂにおいてＴＦＴl０８の形成領域と対角の位置、すなわち、画素領域１０１ｂｂと画素領域１０１ａｂ、１０１ａｃ、１０１ｂｃとが接する側の端部において、上層側層間絶縁膜１１５の接続孔１１５ａを介して画素電極１０６に導電接続している。また、クロム層１１６ｂｂは、その外端縁１１６xが画素領域１０１ｂｂと画素領域１０１ａｂ、１０１ｂａ、１０１ｃｂ、１０１ｂｃとの境界領域、すなわち、データ線１０２ａ、１０２ｂおよびゲート線１０３ａ、１０３ｂの直上に位置するように形成されており、データ線１０２ａ、１０２ｂおよびゲート線１０３ａ、１０３ｂとは層間絶縁膜１１３１１５を介して絶縁分離された状態にある。さらに、クロム層１１６ｂｂのような導電性遮光層は、いずれの画素領域にも同様に形成されているが、いずれも隣接する画素領域のクロム層とは絶縁分離された状態にある。たとえば、クロム層１１６ｂｂの外端縁１１６xと、クロム層１１６ａｂ、１１６ｂａ、１１６ｃｂ、１１６ｂｃの外端縁１１６ｘとは、データ線１０２ａ、１０２ｂおよびゲート線１０３ａ、１０３ｂの直上位置で絶縁分離された状態にある。従って、いずれのクロム層、たとえば、クロム層１１６ｂｂは画素領域１０１ａｂ、１０１ｂａ、１０１ｃｂ、１０１ｃｃの各画素電極とも絶縁分離された状態にあるため、クロム層１１６ｂｂには同じ画素領域１０１ｂｂの画素電極１０６から電位が印加されることがあっても、他の画素領域の画素電極から電位が印加されない状態にある。加えて、データ線１０２ａの表面側略全体は、層間絶縁膜１１５とクロム層１１６ｂｂ、１１６ｂａの端部によって覆われ、データ線１０２ａに印加された電位が、その表面側の液晶に対して影響を及ぼすこともないようになっている。また、クロム層１１６ｂｂは、前段のゲート線１０３ａの側に広い重なり面積をもって形成され、このクロム層１１６ｂｂは、画素電極１０６に導電接続しているため、保持容量を構成している状態にある。
【００２２】
本例においては、マトリクスアレイに加えてブラックマトリクス１１６も形成された透明基板１０９と、カラーフィルタおよび共通電極が形成された他方側の透明基板（図示せず）との間に液晶が封入されて、液晶表示装置が構成される。そして、データ線１０２ａ、１０２ｂ・・・およびゲート線１０３ａ、１０３ｂ・・・によって伝達される信号によって、共通電極と各画素電極１０６との間に発生する電位を制御して、画素領域毎の液晶の配向状態を変え、情報を表示するようになっている。
【００２３】
ここで、従来の液晶表示装置においては、共通電極が形成された透明基板には、透明基板１０９の画素領域の境界領域に対応するブラックマトリクスが形成されているが、本例の液晶表示装置においては、各クロム屑、たとえば、クロム層１１６ｂｂが画素領域１０１ｂｂと周囲の画素領域との境界領域に形成されていることを利用して、各クロム層１１６ｂｂ、１１６ａｂ、１１６ｂａ、１１６ｃｂ、１１６ｃｃ・・・をブラックマトリクスとして利用するため、共通電極が形成された透明基板の側にはブラックマトリクスを形成しておく必要がない。従って、従来のように、２枚の透明基板を対向させるときに、各画素領域の境界領域とブラックマトリクス１１６との位置合わせ精度が問題にならないので、ブラックマトリクス１１６の幅を、各画素領域の境界領域、すなわち、データ線１０２ａ、１０２ｂ・・・およびゲート線１０３ａ、１０３ｂなどの幅に対応させて、最小限の幅に設定できる。それ故、液晶表示装置の開口率を向上可能である。
【００２４】
また、クロム層１１６ｂｂは、データ線１０２ａ、１０２ｂ、ゲート線１０３ａ、１０３ｂおよび隣接する画素領域１０１ａｂ、１０１ｂａ、１０１ｃｂ、１０１ｂｃの画素電極から絶縁分離されている一方で、同じ画素領域１０１ｂｂの画素電極１０６には導電接続しているため、クロム層１１６ｂｂの電位は、液晶表示装置の動作状態にかかわらず、常に画素電極１０６と同じ電位が印加された状態にある。それ故、クロム層１１６ｂｂの電位は、画素領域１０１ｂｂにおいて、画素電極１０６と共通電極との間に存在する液晶の配向状態を乱すことがないので、高い表示品質が得られる。また、ブラックマトリクス１１６は、画素領域１０１ｂｂなど、画素領域毎に電気的に独立した状態のクロム層１１６ｂｂ・・・によって構成されているため、たとえば、画素領域１０１ｂｂにおいて、クロム層１１６ｂｂとデータ線１０２ａとが短絡状態にあっても、この画素領域１０１ｂｂのみが表示不可能、すなわち、その影響は表示の点欠陥の発生に止まるので、液晶表示装置の信頼性も高い。
【００２５】
（実施例２）
図３は、本発明の実施例２に係る液晶表示装置のマトリクスアレイの一部を示す平面図、図４は、そのＩＩ−ＩＩ線における断面図である。ここで、実施例１に係る液晶表示装置の各部分と対応する機能を有する部分については同符号を付して、それらの詳細な説明は省略する。
【００２６】
この実施例に係る液晶表示装置においても、垂直方向のデータ線１０２ａ、１０２ｂ．・・・と、水平方向のゲート線１０３ａ、１０３ｂ・・・とが格子状に配線されて区画形成された各画素領域１０１ａａ、１０１ａｂ、１０１ａｃ、１０１ｂａ、１０１ｂｂ・・・のうち、たとえば、画素領域１０１ｂｂ（第１の画素領域）においては、透明基板１０９の表面側にＴＦＴl０８が形成されており、それらの表面側には、シリコン酸化膜からなる下層側層間絶縁膜１１３が推積されている。そして、第１の接続孔１１３ａを介して、データ線１０２ａがソース１０４に導電接続している。さらに、それらの表面側には上層側層間絶縁膜１１５も形成されており、これらの第１および上層側層間絶縁膜１１３１１５を貫通する接続孔１１５ａを介して、遮光性および導電性を有するクロム層１１６ｂｂ（導電性遮光層）がドレイン１０７に導電接続している。そして、ドレイン１０７を介して電位が印加されるべき画素電極１０６は、上層側層間絶縁膜１１５の表面側に形成されてクロム層１１６ｂｂに導電接続している。ここで、クロム層１１６ｂｂは、実施例１と同様に、その外端縁１１６xが画素領域１０１ｂｂと、それに隣接する画素領域１０１ａｂ、１０１ｂａ１０１ｃｂ、１０１ｃｂ（第２の画素領域）との境界領域、すなわち、データ線１０２ａ、１０２ｂおよびゲート線１０３ａ、１０３ｂの形成領域の直上に位置するように形成されており、これらのデータ線１０２ａ、１０２ｂおよびゲート線１０３ａ、１０３ｂとは層間絶縁膜１１３１１５によって絶縁分離された状態にある。さらに、クロム層１１６ｂｂのような導電性遮光層は、いずれの画素領域にもクロム層１１６ａｂ、１１６ｂａ・・・として形成されているが、いずれのクロム層も隣接する画素領域のクロム層とは絶縁分離された状態にある。たとえば、クロム層１１６ｂｂは、画素領域１０１ａｂ、１０１ｂａ、１０１ｂｃ、１０１ｃｂの各画素電極１０６と絶縁分離された状態にある。このため、クロム層１１６ｂｂには、同じ画素領域１０１ｂｂの画素電極１０６を介してのみ電位が印加される状態にある。そして、データ線１０２ａの表面側は、層間絶縁膜１１５およびクロム層１１６ｂｂ、１１６ｂａの端部によって覆われ、データ線１０２ａに印加された電位が、その表面側の液晶に影響を及ぼすことがないようになっている。
【００２７】
このような構成の液晶表示装置においても、実施例１に係る液晶表示装置と同様に、透明基板１０９の側に、マトリクスアレイに加えて、その各画素領域の境界領域に対応してブラックマトリクス１１６が形成されているため、ブラックマトリクス１１６の幅を必要最小限の幅に設定することができるので、液晶表示装置の開口率が高い。また、クロム層１１６ｂｂは、同じ画素領域１０１ｂｂの画素電極１０６のみに導電接続しているため、液晶表示装置の動作状態にかかわらず、クロム層１１６ｂｂには画素電極１０６の電位と同じ電位が印加された状態にあり、クロム層１１６ｂｂの電位が、画素電極１０６と共通電極との間に存在する液晶の配向状態を乱すことがない。また、いずれのクロム層も画素領域毎に電気的に独立しているため、１つの画素領域１０１ｂｂにおいて、クロム層とデータ線などとが短絡しても、その影響が表示の点欠陥が発生するに止まるので、液晶表示装置の信頼性が高いままである。
【００２８】
（実施例３）
図５は、本発明の実施例３に係る液晶表示装置のマトリクスアレイの一部を示す平面図、図６は、そのＩＩＩ−ＩＩＩ線における断面図である。ここで、実施例１に係る液晶表示装置の各部分と対応する機能を有する部分については同符号を付して、それらの詳細な説明は省略する。
【００２９】
この実施例に係る液晶表示装置においても、たとえば、画素領域１０１ｂｂ（第１の画素領域）においては、実施例１と同様に、透明基板１０９の表面側に形成されたＴＦＴl０８に対し、データ線１０２ａは下層側層間絶縁膜１１３の接続孔１１３ａを介してソース１０４に導電接続している一方、画素電極１０６は上層側層間絶縁膜１１３ｂを介してドレイン１０７に導電接続している。そして、画素電極１０６には、上層側層間絶縁膜１１５の表面側に形成されたクロム層１１６ｂｂが、接続孔１１５ａを介して導電接続している。
【００３０】
本例において、クロム層１１６ｂｂは、その外端縁１１６xがデータ線１０２ａおよびゲート線１０３ａを越えて、隣接する画素領域１０１ｂａ、１０１ｃｂの内側にまで拡張されている。一方、画素領域１０１ｂｂにおける画素領域１０１ｂｃ、１０１ａｂとの境界領域側には、クロム層１１６ｂｂが形成されておらず、クロム層１１６ｂｂは、隣合う境界領域上でL字状を呈している。そして、画素領域１０１ｂｂにおける画素領域１０１ｂｃとの境界領域側には、画素領域１０１ｂｃに形成されたクロム層１１６ｂｃの端部がデータ線１０２ｂを越えて、画素領域１０１ｂｂの内側にまで拡張されている。また、画素領域１０１ｂｂにおける画素領域１０１ａｂとの境界領域側には、画素領域１０１ａｂに形成されたクロム層１１６ａｂの端部がゲート線１０３ｂを越えて、画素領域１０１ｂｂの内側にまで拡張されている。その結果、画素領域１０１ｂｂは、それ自身に対応して形成されたクロム層１１６ｂｂと、隣接する画素領域１０１ｂｃ、１０１ａｂに対応して形成されたクロム層１１６ｂｃ、１１６ａｂとによって区画形成された状態にある。
【００３１】
本例においては、これらのクロム層１１６ｂｂ、１１６ｂｃ、１１６ａｂ・・・が各画素領域１０１ｂｂ・・・を区画形成する状態にあることを利用して、クロム層１１６ｂｂ・・・をブラックマトリクス１１６として利用する。
【００３２】
このため、本例の液晶表示装置においては、実施例１と同様に、液晶表示装置の開口率が高められており、また、ブラックマトリクス１１６がフローティング状態にないので、その電位が液晶の乱れを引き起こさない。さらに、ブラックマトリクス１１６は画素領域毎に電気的に独立したクロム層１１６ｂｂ、１１６ｂｃ、１１６ａｂ・・・から構成されているので、クロム層１１６ｂｂ、１１６ｂｃ、１１６ａｂ・・・の１つの画素領域における短絡の影響は表示の点欠陥に止まる。
【００３３】
さらに、本例においては、実施例１および実施例２の液晶表示装置と異なり、クロム層１１６ｂｂ、１１６ｂｃ、１１６ａｂ・・・の端部同士がデータ線１０２ａ、１０２ｂ・・・およびゲート線１０３ａ、１０３ｂ・・・上で広い範囲にわたって近接配置されていない。このため、ブラックマトリクス１１６を形成するプロセスにおいて、通常の精度をもってクロム層１１６ｂｂ、１１６ｂｃ、１１６ａｂ・・・を形成しても、それらが互いに短絡することもない。さらに画素領域１０６は層間絶縁膜１１３の表面上に形成され、クロム層１１６ｂｂ、１１６ｂｃ、１１６ａｂ・・・は層間絶縁膜１１５の表面上に形成されている。すなわち、画素領域１０６と、隣接する画素領域のクロム層１１６ｂｂ、１１６ｂｃ、１１６ａｂ・・・とが異なる層上に形成されているため、それらを近接して配置しても、短絡しあうこともない。それ故、画素領域毎に電気的に独立したクロム層１１６ｂｂ、１１６ｂｃ、１１６ａｂ・・・からなるブラックマトリクス１１６を容易に形成することができる。
【００３４】
なお、実施例３においては、隣接する画素領域との境界領域のうち、隣合う２つの境界領域側に導電性遮光層としてのクロム層１１６ｂｂ、１１６ｂｃ、１１６ａｂ・・・を配置し、このクロム層および他の２つの境界領域側で隣接する画素領域のクロム層によって、画素領域は隣接する各画素領域から区画されている構成であったが、実施例３の変形例として、図７に示すように、ブラックマトリクス１１６を、隣接する画素領域との境界領域のうち、対向する２つの境界領域側に導電性遮光層としてのクロム層１１８ａｂ、１１８ｂｃ、１１９ａｂ、１１９ｂｃ・・・を隣接する画素領域毎に属する方向を変えて形成したものであってもよい。この場合には、各クロム層１１８ａｂ、１１８ｂｃ、１１９ａｂ、１１９ｂｃ・・・は、それぞれ図中の「→」で示す方向の画素領域１０１ａａ、１０１ａｂ、１０１ａｃ・・・の画素電極に導電接続した構造となる。
【００３５】
ここで、液晶表示装置を構成する各要素の形状、構造、材質などは、製造すべき液晶表示装置のサイズ、用途などによって、所定の条件に設定されるべき性質のものであり、限定のないものである。
【００３６】
また、いずれの実施例においても、ブラックマトリクスを構成する導電性遮光層にクロム層を用いたが、その材質には限定がなく、導電性および遮光性を有する材料であれば、チタンやアルミニウムといった金属層、シリコン層、モリブデンシリサイドやタングステンシリサイドといったシリサイト化合物などを用いることもできる。
【００３７】
（実施例４）
図８は、本発明の実施例４に係る液晶表示装置に用いたアクティブマトリクス基板の一部を示す概略平面図、図９は、そのＩＶ−ＩＶ線における断面図である。
【００３８】
本例の液晶表示装置においても、実施例１に係る液晶表示装置と同様に、垂直方向のデータ線２０２ａ、２０２ｂ・・・（信号線）と、水平方向のゲート線２０３ａ、２０３ｂ・・・（走査線）とが格子状に配置され、それらの間に各画素領域２０１ａａ、２０１ａｂ、２０１ａｃ・・・が区画形成されており、以下に画素領域２０１ｂｂ（第１の画素領域）を例にとって、その構造を説明する。ここで、図９に示す対向基板２３０の側には、カラー表示可能とするためのカラーフィルタ２３２、共通電極２３３および対向基板側配向膜２３４が形成されている。また、対向基板２３０の側には、対向基板側ブラックマトリクス２３１が形成されているが、本例の液晶表示装置においては、後述するとおり、アクティブマトリクス基板の側にもブラックマトリクスが形成されており、対向基板側ブラックマトリクス２３１は、アクティブマトリクス基板の側のブラックマトリクスを補完する目的に設けられている。
【００３９】
図８に示すように、画素領域２０１ｂｂ（第１の画素領域）には画素領域２０１ａｂ、２０１ｂａ、２０１ｃｂ、２０１ｂｃ（第２の画素領域）が隣接しており、画素領域２０１ｂｂにおいては、データ線２０２ａが導電接続するソース２０４、ゲート線２０３ｂが導電接続するゲート電極２０５および画素電極２０６が導電接続するドレイン２０７によって、ＴＦＴ２０８が構成されている。ここで、画素電極２０６は、導電性および光透過性の材料としてのＩＴＯからなる透明電極であって、画素領域２０１ｂｂの略全面にわたって形成されており、その端部がデータ線２０２ａ、２０２ｂおよびゲート線２０３ａ、２０３ｂの直上に位置するまで拡張されている。そして、いずれの画素電極２０６も前段のゲート線２０３ａの側に広い重なり面積を有している。
【００４０】
このＴＦＴ２０８の断面構造は、図９に示すように、液晶表示装置全体を支持する透明基板２０９の表面側に多結晶シリコン層２１０が形成されており、この多結晶シリコン層２１０には、真性の多結晶シリコン領域であるチャネル領域２１１を除いて、n型の不純物としてのリンが導入されてソース２０４およびドレイン２０７が形成されている。このＴＦＴ２０８の表面側には、シリコン酸化膜からなる下層側層間絶縁膜２１３が推積されており、それには第１の接続孔２１３ａが開□され、この第１の接続孔２１３ａを介して、アルミニウム層からなるデータ線２０２ａがソース２０４に導電接続している。
【００４１】
さらに、本例の液晶表示装置においては、下層側層間絶縁膜２１３の表面側に、上層側層間絶縁膜２１５が形成されており、この上層側層間絶縁膜２１５および下層側層間絶縁膜２１３には第２の接続孔２１５ａが開口されている。そして、第２の接続孔２１５ａを介して画素電極２０６がドレイン２０７に導電接続している。ここで、画素電極２０６は、画素領域２０１ｂｂとそれに隣接する画素領域２０１ａｂ、２０１ｂａ、２０１ｂｃ、２０１ｃｂとの境界領域において、その外端縁２０６xがデータ線２０２ａ、２０２ｂおよびゲート線２０３ａ、２０３ｂの直上に位置するように形成されている。
【００４２】
また、本例の液晶表示装置においては、上層側層間絶縁膜２１５の表面側であって画素電極２０６の下層側には、遮光性および導電性を備えるモリブデンシリサイド層２１６ｂｂ（導電性遮光層）が形成されており、このモリブデンシリサイド層２１６ｂｂは、画素領域２０１ｂｂと、それに隣接する画素領域２０１ａｂ、２０１ｂａ、２０１ｃｂ、２０１ｂｃとの境界領域において、その外端縁２１６xがデータ線２０２ａ、２０２ｂおよびゲート線２０３ａ、２０３ｂの直上に位置するように形成されて、しかも、画素電極２０６の外端縁２０６ｘと一致している。ここで、モリブデンシリサイド層２１６ｂｂのような導電性遮光層は、いずれの画素領域にも同様に形成されているが、隣接する画素領域２０１ａｂ、２０１ｂａ、２０１ｃｂ、２０１ｂｃのいずれのモリブデンシリサイド層２１６ａｂ、２１６ｂａ、２１６ｃｂ、２１６ｂｃの外端縁２１６xとも、モリブデンシリサイド層２１６ｂｂは、データ線２０２ａ、２０２ｂおよびゲート線２０３ａ、２０３ｂの直上位置で絶縁分離された状態にある。従って、モリブデンシリサイド層２１６ｂｂは、同じ画素領域２０１ｂｂの画素電極２０６から電位が印加されることがあっても、他の画素領域の画素電極から電位が印加されない状態にある。加えて、データ線２０２ａの表面側略全体は、層間絶縁膜２１５、モリブデンシリサイド層２１６ｂｂ、２１６ｂａの端部および画素電極２０６の端部によって覆われているため、データ線２０２ａに印加された電位が、その表面側の液晶に対して影響を及ぼすこともないようになっている。
【００４３】
このような構成をもって、透明基板２０９の表面側に形成されたアクティブマトリクスには、画素電極２０６およびモリブデンシリサイド層２１６ｂｂの表面側に配向側２２０が形成された状態で、対向基板２３０との間には液晶が充填されて、液晶の配向を利用した表示が可能になる。
【００４４】
このような構成の液晶表示装置においては、各モリブデンシリサイド層２１６ｂｂ、２１６ａｂ、２１６ｂａ・・・をブラックマトリクス２１６として利用するため、データ線およびゲート線が遮光性を有していれば対向基板２３０の側にブラックマトリクスを必要としないか、あるいは、データ線またはゲート線が遮光性を有していなければ、図９に示す対向基板側ブラックマトリクス２３１のように、補完的に形成するだけでよく、２枚の透明基板を対向させるときの位置合わせ精度を考慮して、ブラックマトリクス２１６または対向基板側ブラックマトリクス２３１の幅を不必要に広くする必要がない。ここで、各モリブデンシリサイド層２１６ｂｂ、２１６ａｂ・‥は、画素領域２０１ｂｂ、２０１ａｂ‥・と同一の透明基板２０９の表面側につくり込まれているため、位置関係の精度が高く、データ線２０２ａ、２０２ｂ・・・およびゲート線２０３ａ、２０３ｂなどの幅に対応させて、最小限の幅に設定できるので、液晶表示装置の開口率を高くすることができる。また、モリブデンシリサイド層２１６ｂｂの電位は、常に画素電極２０６と同じ電位が印加される状態にあるため、モリブデンシリサイド層２１６ｂｂの電位が液晶の配向状態を乱すことがないので、高い表示品質が得られる。
【００４５】
しかも、画素電極２０６およびブラックマトリクス２１６のいずれもが電極として作用しても、画素電極２０６の外周範囲とブラックマトリクス２１６の外周範囲とを一致させることができるので、これらの電極からの電位のまわり込むことによって液晶の配向が乱れる領域（リバースチルトドメイン領域）をブラックマトリクス２１６で確実に覆うことができる。さらに、ブラックマトリクス２１６は、画素領域毎に電気的に独立した状態のモリブデンシリサイド層２１６ｂｂ・・・によって構成されているため、たとえば、画素領域２０１ｂｂにおいて、モリブデンシリサイド層２１６ｂｂとデータ線２０２ａとが短絡状態にあっても、この画素領域２０１ｂｂの点欠陥のみに止まるので、液晶表示装置の信頼性も高い。
【００４６】
さらに、液晶表示装置の高精細化に伴って、画素領域２０１ｂｂは微細化されているため、画素領域２０１ｂｂにおける表示容量が減少し、オフ抵抗の高いＴＦＴ２０８を構成してリーク電流を小さくしても、ゲート線２０３ｂの非選択期間内に表示電圧が低下し、表示の保持特性が低くなりやすい傾向がある。しかしながら、本例の液晶表示装置においては、画素電極２０６の端部が前段のゲート線２０３ａの上方に位置し、それらの間で電荷蓄積容量を形成している。このため、画素領域２０１ｂｂの選択期間中は、前段のゲート線２０３ａが非選択期間で、ゲート線２０３ａには基準電位が印加されていることを利用して、電荷蓄積容量に電荷を蓄積し、画素領域２０１ｂｂの液晶印加電圧の保持特性を向上することもできる。
【００４７】
つぎに、図１０（ａ）〜（ｃ）に示す領域のうちの左側領域を参照して、本例の液晶表示装置の製造方法の一部を説明する。図１０（ａ）〜（ｃ）は、本例の液晶表示装置の製造方法の一部を示す工程断面図である。
【００４８】
ここで、図１０（ａ）に示すように、透明基板２０９の上にＴＦＴ２０８を形成するまでの工程については、周知の方法を採用できるので、それらの説明は省略するが、ＴＦＴ２０８を形成した後に、まず、下層側層間絶縁膜２１３を形成する。つぎに、第１の接続孔２１３ａを形成し、そこにアルミニウム層からなるデータ線２０２ａを形成して、データ線２０２ａをＴＦＴ２０８のソース２０４に導電接続する。つぎに、下層側層間絶縁膜２１３の表面側に上層側層間絶縁膜２１５を形成した後に、この上層側層間絶縁膜２１５に第２の接続孔２１５ａを形成する。
【００４９】
つぎに、モリブデンシリサイド層を推積した後に、図１０（ｂ）に示すように、それをパターニングして、モリブデンシリサイド層２１６ａを形成する。この状態では、まだ、モリブデンシリサイド層２１６ａは、ブラックマトリクス２１６を構成するパターンにまでパターニングされた状態にない。
【００５０】
つぎに、モリブデンシリサイド層２１６ａの表面側にＩＴＯ層２０６ａを形成した後に、まず、ＩＴＯ層２０６ａをパターニングして、図１０（ｃ）に示すように、画素電極２０６を形成する。その後に、画素電極２０６をパターニング形成したときのマスクをそのまま利用して、または、画素電極２０６自身をマスクとしてモリブデンシリサイド層２１６ａをパターニングして、ブラックマトリスク２１６を構成すべきモリブデンシリサイド層２１６ｂｂを形成する。このように、画素電極２０６およびモリブデンシリサイド層２１６ｂｂのうちの下層側にある層に対するパターニング工程では、上層側にある層の外端縁または上層側にある層のパターニングに用いたマスクをマスクとしてパターニングを行う。
【００５１】
その結果、画素電極２０６の外端縁２０６xとモリブデンシリサイド層２１６ｂｂの外端縁２１６xとは一致し、いずれもデータ線２０２ａの直上位置にある構造となる。なお、以降の工程については、周知の工程を採用できるので、その説明を省略する。
【００５２】
以上のとおり、本例に係る液晶表示装置の製造方法によれば、画素電極２０６をパターニング形成するときには、その下層側にはモリブデンシリサイド層２１６ａがあって下層側が保護されている。このため、ＩＴＯ層２０６ａをパターニングするのに塩素系のエッチャントを使用したときに、上層側層間絶縁膜２１５にピットなどがあっても、エッチャントによって下層側にあるアルミニウム層で構成されたデータ線２０２ａが侵されることがない。このため、データ線２０２ａに断線などが発生しないので、液晶表示装置の信頼性が向上する。
【００５３】
なお、図１０（ａ）〜（ｃ）に示す領域のうち、右側領域に示す工程断面図は、上記の製造方法に対する変形例である。
【００５４】
すなわち、図１０（ｂ）に示すように、第２の接続孔２１５ａの内部には、モリブデンシリサイド層２１６ａを残した状態にしてある。このため、図１０（ｃ）に示すように、画素電極２０６を形成した後において、ＩＴＯ層からなる画素電極２０６は、モリブデンシリサイド層２１６ｂｂを介してシリコンからなるドレイン領域２０７に導電接続することになるため、画素電極２０６とドレイン領域１０７とを直接的に接続した場合に比して、そこでの接触抵抗を低減することもでき、表示品質の向上を図ることもできる。
【００５５】
なお、図１３（ａ）〜（ｃ）の左側領域および右側領域のいずれの側に示す製造方法で形成されたアクティブマトリクス基板も、画素領域２０６がブラックマトリクス２１６の上層側にある構造であるが、これに限らず、画素領域２０６とブラックマトリクス２１６との上限関係が逆の構造にすることも可能である。
【００５６】
（実施例５）
図１１は、本発明の実施例５に係る液晶表示装置に用いたアクティブマトリクス基板の一部を示す槻略平面図、図１２は、そのV−V線における断面図である。ここで、図８および図９に示した実施例４に係る液晶表示装置の各部分と対応する機能を有する部分については同符号を付して、それらの詳細な説明は省略する。
【００５７】
本例の液晶表示装置においても、画素領域２０１ｂｂ（第１の画素領域）には、画素領域２０１ａｂ、２０１ｂａ、２０１ｃｂ、２０１ｂｃ（第２の画素領域）が隣接している。ここで、画素領域２０１ｂｂには、ソース２０４、ゲート電極２０５およびドレイン２０７によって、ＴＦＴ２０８が構成されており、このＴＦＴ２０８の表面側には、シリコン酸化膜からなる下層側層間絶縁膜２１３が堆積されている。この下層側層間絶縁膜２１３には第１の接続孔２１３ａおよび第２の接続孔２１３ｂが開口され、そのうちの第１の接続孔２１３ａを介して、アルミニウム層からなるデータ線２０２ａがソース２０４に導電接続し、第２の接続孔２１３ｂを介してはＩＴＯ層からなる画素電極２０６がドレイン２０７に導電接続している。
【００５８】
ここで、画素電極２０６は、画素領域２０１ｂｂと、それに隣接する画素領域２０１ａｂ、２０１ｂａ、２０１ｂｃ、２０１ｃｂとの境界領域の近傍にまで形成されて、その外端縁２０６xは、データ線２０２ａ、２０２ｂおよびゲート線２０３ａ、２０３ｂの形成位置から内側にある。また、本例の液晶表示装置においても、画素電極２０６の表面側に遮光性および導電性を備えるモリブデンシリサイド層２１６ｂｂ（導電性遮光層）を有し、このモリブデンシリサイド層２１６ｂｂも、画素領域２０１ｂｂと、それに隣接する画素領域２０１ａｂ、２０１ｂａ、２０１ｂｃ、２０１ｃｂとの境界領域の近傍にまで形成されて、その外端縁２１６xは、データ線２０２ａ、２０２ｂおよびゲート線２０３ａ、２０３ｂの形成位置から内側にあって、画素電極２０６の外端縁２０６xと一致している。ここで、モリブデンシリサイド層２１６ｂｂの幅については、画素領域２０１ｂｂにおいて液晶の配向に乱れが生じやすい側の幅を太くし、乱れが生じにくい側の幅を狭くすることが好ましい。そこで、本例の液晶表示装置において、データ線２０２ａの側でデータ線２０２ａの電荷の影響によって液晶の配向が乱れるリバースチルトドメイン領域を遮光する目的に、モリブデンシリサイド層２１６ｂｂのデータ線２０２ａの側の幅Ｗ１は、データ線２０２ｂの側の幅W２に比して太くなるように設定し、アライメントずれが発生しても、確実にリバースチルトドメイン領域を覆うことによって、表示の品位を高く維持する一方、開口率の低下を最小限に抑えるようにしてある。
【００５９】
このような構成の液晶表示装置においても、各モリブデンシリサイド層２１６ｂｂ・・・をブラックマトリクスとして利用するため、透明基板２０９の側に構成されたアクティブマトリクス基板の側と、対向基板２３０の側とを対向させるときに、モリブデンシリサイド層２１６ｂｂが対向基板側ブラックマトリクス２３１の位置合わせにおけるマージンとなって、位置合わせ精度が問題にならない。また、モリブデンシリサイド層２１６ｂｂの電位は、画素電極２０６と同じ電位が印加された状態にあるため、液晶の配向状態を乱すことがないので、高い表示品質が得られる。また、ブラックマトリクス２１６は、画素毎に電気的に独立した状態のモリブデンシリサイド層２１６ｂｂ・・・によって構成されているため、画素領域２０１ｂｂにおいて、モリブデンシリサイド層２１６ｂｂとデータ線２０２ａとが短絡状態にあっても、この画素領域２０１ｂｂのみの表示の点欠陥に止まるので、液晶表示装置の信頼性も高い。
【００６０】
つぎに、図１３（ａ）〜（ｄ）に示す領域のうちの左側領域を参照して、本例の液晶表示装置の製造方法の一部を脱明する。図１３（ａ）〜（ｄ）は、本例の液晶表示装置の製造方法の一部を示す工程断面図である。
【００６１】
ここで、図１３（ａ）に示すように、透明基板２０９の上にＴＦＴ２０８を形成するまでの工程については、周知の方法を採用できるので、それらの説明は省略するが、ＴＦＴ２０８を形成した後には、まず、下層側層間絶縁膜２１３を推積した後に、下層側層間絶縁膜２１３に第１の接続孔２１３ａおよび第２の接続孔２１３ｂを形成する。つぎに、画素電極２０６を形成すべきＩＴＯ層２０６ａをスパッタ形成する。
【００６２】
つぎに、図１３（ｂ）に示すように、モリブデンシリサイド層２１６ａを堆積した後に、モリブデンシリサイド層２１６ａのみをパターニングする。この状態では、まだ、モリブデンシリサイド層２１６ａは、ブラックマトリクス２１６を構成するパターンにまでパターニングされていない状態である一方、ＩＴＯ層２０６ａも、画素電極２０６を構成するパターンにパターニングされていない状態である。
【００６３】
つぎに、図１３（ｃ）に示すように、ＩＴＯ層２０６ａをパターニングするに先立って、モリブデンシリサイド層２１６ａの端縁をパターニングして、ブラックマトリクスを構成するモリブデンシリサイド層２１６ｂｂを形成した後に、そのまま同じマスクを利用してＩＴＯ層２０６ａをパターニングして画素電極２０６を形成する。ここで、エッチング精度を高く確保する目的に、モリブデンシリサイド層２１６ａに対してはＣF４ガスによってプラズマエッチングを施す一方、ＩＴＯ層２０６ａに対しては、モリブデンシリサイド層２１６ａに対するプラズマエッチングに引き続いて、ＣH４ガスとH２ガスとの混合ガスを用いて異方性ドライエッチンを施す。その結果、画素電極２０６およびモリブデンシリサイド層２１６ｂｂの外端縁２０６x、２１６xは、いずれも、画素領域２０１ｂｂと、それに隣接する画素領域２０１ａｂ、２０１ｂａ、２０１ｂｃ、２０１ｃｂとの境界領域の近傍において一致する構造となる。なお、ＣF４ガスによるプラズマエッチングは、モリブデンシリサイド層２１６ａに代えて、モリブデンシリサイド層やタングステンシリサイド層を採用しても同様に行なえる。
【００６４】
つぎに、データ線２０２ａ、２０２ｂを構成すべきアルミニウム層を形成した後に、図１３（ｄ）に示すように、パターニングを行って、データ線２０２ａを形成する。
【００６５】
以降の工程については、周知の工程を採用できるので、それらの説明は省略する。
【００６６】
以上のとおり、本例に係る液晶表示装置の製造方法によれば、画素電極２０６およびブラックマトリクス２１６がいずれも電極として作用しても、画素電極２０６の外周範囲とブラックマトリクス２１６の外周範囲とを一致させることができるので、これらの電極からの電位が液晶に及ぼす配向の乱れをブラックマトリクス２１６で確実に覆うことができる。
【００６７】
なお、図１３（ａ）〜（ｄ）に示す領域のうちの右側領域に示す工程断面図は、上記の製造方法に対する変形例である。
【００６８】
すなわち、図１３（ｂ）に示すように、下層側層間絶縁膜２１３を形成した後の領域ａ−１および領域ａ−２において、下層側層間絶縁膜２１３の表面側にＩＴＯ層２０６ａを形成した後に、第１の接続孔２１３ａおよび第２の埠統孔２１３ｂを形成する。
【００６９】
つぎに、図１３（ｂ）に示すように、モリブデンシリサイド層２１６ａを形成する。その結果、ＴＦＴ２０８のソース２０４およびドレイン２０７にモリブデンシリサイド層２１６ａが導電接続する状態になる。
【００７０】
つぎに、図１３（ｃ）に示すように、モリブデンシリサイド層２１６ａをパターニングして、ブラックマトリクス２１６を構成するモリブデンシリサイド層２１６ｂｂを形成するとともに、領域ｃ−１、ｃ−２においては、第１の接続孔２１３ａ、２１３ｂの内部にモリブデンシリサイド層２１６ｂ、２１６ｃを残す。その後に、モリブデンシリサイド層２１６ｂｂの端部をマスクとして利用し、ＩＴＯ層２０６ａをパターニングして画素電極２０６を形成する。その結果、画素電極２０６およびモリブデンシリサイド層１６ｂｂの外端縁２０６x、２１６xは、いずれも、画素領域２０１ｂｂと、それに隣接する画素領域２０１ａｂ、２０１ｂａ、２０１ｂｃ、２０１ｃｂとの境界領域の近傍において一致する構造となる。
【００７１】
しかる後に、図１３（ｄ）に示すように、領域ｄ−１のモリブデンシリサイド層２１６ｂの表面側にデータ線２０２ａを形成し、データ線２０２ａがモリブデンシリサイド層２１６ｂｂを介してソース２０４に導電接続する構造とする。
【００７２】
以降の工程については、周知の工程を採用できるので、それらの説明は省略する。
【００７３】
このような製造方法によれば、アルミニウム層たるデータ線２０２ａは、シリコンからなるソース２０４に対してモリブデンシリサイド層２０６ｂを介して接続するので、アルミニウムとの共晶反応によってシリコンがくわれることを防止できるため、薄いシリコン薄膜からＴＦＴ２０８を形成できるので、そのON／OFF比を向上することができる。
【００７４】
また、図１３（ｄ）における領域ｄ−２においては、ＩＴＯ層からなる画素電極２０６とシリコンからなるドレイン２０７とがモリブデンシリサイド層２０６ａを介して導電接続しているため、画素電極２０６とドレイン２０７とを直接的に接続した場合に比してその接触抵抗を低減することもでき、表示品質の向上を図ることもできる。
【００７５】
なお、図１３（ａ）〜（ｄ）の左側領域および右側領域のいずれの側に示す製造方法においても、画素領域２０６がブラックマトリクス２１６の下層側にある場合について説明したが、これに限らず、逆の構造にすることも可能である。
【００７６】
（実施例６）
図１４は、本発明の実施例４に係る液晶表示装置に用いたアクティブマトリクス基板の一部を示す概略平面図、図１５は、そのＶＩ−ＶＩ線における断面図である。
【００７７】
本例の液晶表示装置は、その基本的な構造が実施例４に係る液晶表示装置と同様であって、アクティブマトリクス基板の側と、対向基板の側との間に充填する液晶の種類のみが異なるため、対応する部分には同符号を付してそれらの詳細な説明は省略する。
【００７８】
これらの図において、本例の液晶表示装置も、実施例４に係る液晶表示装置と同様に、画素領域２０１ｂｂには、画素電極２０６の表面側に遮光性および導電性を備えるモリブデンシリサイド層２１６ｂｂ（導電性遮光層）を有し、このモリブデンシリサイド層２１６ｂｂは、画素領域２０１ｂｂと、それに隣接する画素領域２０１ａｂ、２０１ｂａ、２０１ｂｃ、２０１ｃｂとの境界領域にあって、その外端縁２１６xは、データ線２０２ａ、２０２ｂおよびゲート線２０３ａ、２０３ｂの直上において、画素電極２０６の外端縁２０６xと一致している。
【００７９】
このような構成のアクティブマトリクス基板に対しては、対向基板２３０が対向するように配置され、これらの基板の間には液晶２４１が充填される。ここで、本例の液晶表示装置においては、ポリマー分散型液晶が充填されているので、アクティブマトリクス基板および対向基板２３０の表面側には配向膜が形成されていない。その他の構成については、実施例４に係る液晶表示装置と同様である。
【００８０】
本例の液晶表示装置においても、実施例４に係る液晶表示装置と液晶の種類は異なるが、その各モリブデンシリサイド層２１６ｂｂ、２１６ａｂ、２１６ｂａ・・・をブラックマトリクス２１６として利用するため、対向基板２３０の側にブラックマトリクスを必要としないか、あるいは、図１５に示すように、対向基板側ブラックマトリクス２３１を補完的に形成するだけでよいので、２杖の透明基板を対向させるときの位置合わせ精度が問題にならない。従って、ブラックマトリクス２１６および対向基板側ブラックマトリクス２３１の幅に不必要にマージンを設ける必要がないので、液晶表示装置の開口率を高くすることができるなど、実施例４に係る液晶表示装置と同様な効果を奏する。
【００８１】
（実施例７）
図１６は、本発明の実施例７に係る液晶表示装置に用いたアクティブマトリクス基板の一部を示す概略平面図、図１７は、そのＶＩＩ−ＶＩＩ線における断面図である。
【００８２】
本例の液晶表示装置においても、垂直方向のデータ線３０２ａ、３０２ｂ・・・（信号線）と、水平方向のゲート線３０３ａ、３０３ｂ・・・（走査線）とによって区画形成された画素領域のいずれの画素領域においても、画素領域３０１ｂｂ（第１の画素領域）のように、データ線３０２ａが導電接続するソース３１１ａ、ゲート線３０３ｂが導電接続するゲート電極３０５、および画素電極３０６が導電接続するドレイン３１１ｂによって、ＴＦＴ３０８が構成されている。ここで、ＴＦＴ３０８は、機能的には実施例１の液晶表示装置のＴＦＴなどと同様であるが、本例の液晶表示装置においては、いわゆる逆スタガ型ＴＦＴとして構成されている。すなわち、液晶表示装置全体を支持する透明基板３０９の表面側に絶縁膜が形成されており、その表面にゲート電極３０５が形成されている。さらに、それらの表面側には、ゲート電極絶縁膜３０５ａ、ノンドープのアモルファスシリコン層３１０およびn型不純物が導入されたアモルファスシリコン層（ソース３１１ａ、３１１ｂ）が形成され、このアモルファスシリコン層（ソース３１１ａ、３１１ｂ）に対して、ソース電極３０４ａおよびドレイン電極３０７ａが形成されている。そのうち、ドレイン電極３０７ａに対しては、層間絶縁膜３１３を介して、画素電極３０６が導電接続している。
【００８３】
さらに、本例の液晶表示装置においても、層間絶縁膜３１３の表面側において、画素電極３０６の下層側に遮光性および導電性を備えるモリブデンシリサイド層３１６ｂｂ（導電性遮光層）を有し、このモリブデンシリサイド層３１６ｂｂは、画素領域３０１ｂｂと、それに隣接する画素領域３０１ａｂ、３０１ｂａ、３０１ｂｃ、３０１ｃｂとの境界領域にあって、その外端縁３０６xは、データ線３０２ａ、３０２ｂおよびゲート線３０３ａ、３０３ｂの直上に位置するように形成されている。ここで、モリブデンシリサイド層３１６ｂｂのような導電性遮光層は、いずれの画素領域にも同様に形成されているが、いずれも隣接する画素領域の画索電極およびモリブデンシリサイド層とは絶縁分離された状態にある。その他の構成については、実施例４に係る液晶表示装置と同様であるため、対応する部分には同符号を付してそれらの説明は省略する。
【００８４】
このような構成の液晶表示装置においては、実施例４に係る液晶表示装置と、ＴＦＴ３０８の構造の差に起因する構造的な差異はあるものの、その表示の原理は同様であるため、実施例４に係る液晶表示装置と同様な効果を奏する。たとえば、各画素領域３０１ｂｂ‥・に形成されたモリブデンシリサイド層３１６ｂｂ・・・をブラックマトリクス３１６として利用するため、対向基板３３０の側にブラックマトリクスを必要としないか、あるいは、図１７に示す対向基板側アクティブマトリクス３３１のように、データ線３０２ａ、３０３ａを通過する光のみを遮る補完的なものだけを形成するだけでよく、２杖の透明基板を対向させるときの位置合わせ精度を考慮して、ブラックマトリクス３１６または対向基板側アクティブマトリクス３３１の幅を不必要に広くする必要がない。しかも、各モリブデンシリサイド層３１６ｂｂ‥・は、画素領域３０１ｂｂ・・・と同一の透明基板３０９の表面側につくり込まれているため、位置関係の精度が高く、データ線３０２ａ、３０２ｂ・・・およびゲート線３０３ａ、３０３ｂなどの幅に対応させて、最小限の幅に設定できるので、液晶表示装置の開口率を高くすることができる。また、モリブデンシリサイド層３１６ｂｂの電位が液晶の配向状態を乱すことがないので、高い表示品質が得られる。しかも、画素電極３０６の外周範囲とブラックマトリクス３１６の外周範囲とを一致させることができるので、これらの電極からの電位が液晶に及ぼす配向の乱れをブラックマトリクス３１６で確実に覆うことができるなどの効果を奏する。
【００８５】
（実施例８）
図１８は、本発明の実施例８に係る液晶表示装置に用いたアクティブマトリクス基板の一部を示す概略平面図、図１９は、そのＶＩＩＩ―ＶＩＩＩ線における断面図である。ここで、図８および図９に示した実施例４に係る液晶表示装置の各部分と対応する機能を有する部分については同符号を付してある。
【００８６】
本例の液晶表示装置においても、図１８に示すように、画素領域２０１ｂｂ（第１の画素領域）には、データ線２０２ａが導電接続するソース２０４、ゲート線２０３ｂが導電接続するゲート電極２０５、および画素電極２０６が導電接続するドレイン２０７によって、ＴＦＴ２０８が構成されている。ここで、画素電極２０６は、導電性および光透過性の材料としてのＩＴＯからなる透明電極であって、画素領域２０１ｂｂの略全面にわたって形成されており、その端部がデータ線２０２ａ、２０２ｂおよびゲート線２０３ａ、２０３ｂの直上に位置するまで拡張されている。そして、いずれの画素電極２０６も前段のゲート線２０３ａの側に広い重なり面積を有している。
【００８７】
この画素領域２０１ｂｂの断面構造は、図１９に示すように、液晶表示装置全体を支持する透明基板２０９の表面側に形成された多結晶シリコン層２１０に、チャネル領域２１１を除いて、n型の不純物としてのリンが導入されて、ソース２０４およびドレイン２０７が形成されている。このＴＦＴ２０８の表面側には、シリコン酸化膜からなる下層側層間絶縁膜２１３が推積されており、それには第１の接続孔２１３ａと第２の接続孔２１３ｂとが開口されている。そのうちの第１の接続孔２１３ａを介して、アルミニウム層からなるデータ線２０２ａがソース２０４に導電接続している。
【００８８】
一方、第２の接続孔２１３ｂを介しては、画素電極２０６と同じく導電性および光透過性の材料としてのＩＴＯからなる積み上げ電極層２１４がドレイン２０７に導電接続している。ここで、下層側層間絶縁膜２１３の表面は、ＴＦＴ２０８の形状に対応して凹凸が反映されているが、積み上げ電極層２１４は、ＴＦＴ２０８が形成されていない平坦な領域２０８ａ上（ＴＦＴ２０８の非形成領域上）にまで拡張形成されている。従って、この領域２０８ａ上における積み上げ電極層２１４の表面は平坦になっている。
【００８９】
さらに、この液晶表示装置においては、透明基板２０９の表面側に、シリコン酸化膜からなる上層側層間絶縁膜２１５が形成されており、その表面側に画素電極２０６が形成されている。ここで、画素電極２０６は、上層側層間絶縁膜２１５の接続孔２１５ａを介して積み上げ電極層２１４に導電接続しており、この接続孔２１５ａは、ＴＦＴ２０８が形成されていない平坦な領域２０８ａ上に形成されている。このため、画素電極２０６は積み上げ電極層２１４の平坦領域に導電接続している。なお、上層側層間絶縁膜２１５としてはポリイミド層などを用いることなどにより、その表面を平坦化して、液晶の配向性をより高めてもよい。
【００９０】
本例においては、マトリクスアレイが形成された透明基板２０９と、カラーフィルタおよび共通電極が形成された他方側の透明基板（図示せず）との間に液晶が封入されて、液晶表示装置が構成される。そして、データ線２０２ａ、２０２ｂ・・・およびゲート線２０３ａ、２０３ｂ・・・によって伝達される信号によって、共通電極と各画素電極２０６との間に発生する電位を制御して、画素領域毎の液晶の配向状態を変え、情報を表示するようになっている。ここで、画素電極２０６へは、電位がＴＦＴ２０８のドレイン２０７および積み上げ電極層２１５を介して印加される。
【００９１】
また、本例の液晶表示装置においては、上層側層間絶縁膜２１５の表面側であって画素電極２０６の下層側には、遮光性および導電性を備えるモリブデンシリサイド層２１６ｂｂ（導電性遮光層）が形成されており、このモリブデンシリサイド層２１６ｂｂは、画素領域２０１ｂｂと、それに隣接する画素領域２０１ａｂ、２０１ｂａ、２０１ｂｃ、２０１ｃｂとの境界領域において、その外端縁２１６xがデータ線２０２ａ、２０２ｂおよびゲート線２０３ａ、２０３ｂの直上に位置するように形成されて、しかも、画素電極２０６の外端縁２０６xと一致している。ここで、モリブデンシリサイド層２１６ｂｂのような導電性遮光層は、いずれの画素領域にも同様に形成されているが、隣接する画素領域２０１ａｂ、２０１ｂａ、２０１ｃｂ、２０１ｂｃのいずれのモリブデンシリサイド層２１６ａｂ、２１６ｂａ、２１６ｂｃ、２１６ｃｂの外端縁２１６xとも、モリブデンシリサイド層２１６ｂｂは、データ線２０２ａ、２０２ｂおよびゲート線２０３ａ、２０３ｂの直上位置で絶縁分離された状態にある。
【００９２】
このような構成の本例の液晶表示装置においては、各モリブデンシリサイド層２１６ｂｂ・・・をブラックマトリクスとして利用するため、図１２に示すように、透明基板２０９の側に構成されたアクティブマトリクス基板の側と、対向基板２３０の側とを対向させるときに、モリブデンシリサイド層２１６ｂｂが対向基板側ブラックマトリクス２３１の位置合わせにおけるマージンとなって、位置合わせ精度が問題にならない。また、モリブデンシリサイド層２１６ｂｂの電位は、画素電極２０６と同じ電位が印加された状態にあるため、液晶の配向状態を乱すことがないので、高い表示品質が得られる。また、ブラックマトリクス２１６は、画素毎に電気的に独立した状態のモリブデンシリサイド層２１６ｂｂ・・・によって構成されているため、画素領域２０１ｂｂにおいて、モリブデンシリサイド層２１６ｂｂとデータ線２０２ａとが短絡状態にあっても、この画素領域２０１ｂｂのみの表示の点欠陥に止まるので、液晶表示装置の信頼性も高い。
【００９３】
また、本例の液晶表示装置において、データ線２０２ａは下層側層間絶縁膜２１３上に形成されて、その第１の接続孔２１３ａを介して薄膜トランジスタ２０８のソース２０４に導電接続している一方、画素電極２０６は、パッドとしての積み上げ電極層２１４に積み上げされた状態で、上層側層間絶縁膜２１５上に形成されている。すなわち、データ線２０２ａと画素電極２０６とは、互いに異なる層上に形成されているので、短絡する危険性がない。従って、データ線２０２ａの上方位置にまで画素電極２０６の端部２０６xを配置することができるので、データ線２０２ａの近傍も表示部として利用できる。それ故、画素領域２０１ｂｂの開口率が高い。
【００９４】
さらに、画素電極２０６はデータ線２０２ａに対するシールド効果を発揮するので、データ線２０２ａの電位が液晶の配向を乱すことがない。それ故、表示の品質が向上する。さらに、積み上げ電極層２１４は、導電性を有しているので、マトリクスアレイを構成するのに支障がなく、また、金属層を積み上げ電極層として用いた場合と異なり、ＩＴＯからなる積み上げ電極層２１４は光透過性を有しているので、画素領域２０６が導電接続しやすいように、積み上げ電極層２１４を拡張形成しても、画素領域２０１ｂｂの開口率が犠牲になることがない。加えて、画素電極２０６は、積み上げ電極層２１４を介して積み上げされた状態にあるため、下層側および上層側層間絶縁膜２１３、２１５の接続孔２１３ｂ、２１５ａは、いずれもがアスペクト比の低い構造になっているので、接続孔２１３ｂ、２１５ａの内部における導電接続部の信頼性が高い。
【００９５】
また、本例においては、積み上げ電極層２１４に、画素電極２０６と同じくＩＴＯを用いているため、積み上げ電極層２１４と画素電極２０６との接続抵抗が低い。それ故、ドレイン２０７と画素電極２０６との間の抵抗分は低いレベルを維持できる。さらに、積み上げ電極層２１４および上層側層間絶縁膜２１５の表面側は、ＴＦＴ２０８の形状が反映されて凹凸を有しているが、上層側層間絶縁膜２１５の接続孔２１５ａは、ＴＦＴ２０８が形成されていない平坦な領域２０８ａ上に形成されているので、積み上げ電極層２１４と画素電極２０６とのコンタクトの信頼性が高く、そのコンタクト抵抗も低い。また、このような接続構造は、平坦部分を底上げして、画素電極２０６表面を平坦化させて、液晶の配向状態を改善する効果も発揮する。
【００９６】
さらに、液晶表示装置の高精細化に伴って、画素領域２０１ｂｂは微細化されているため、画素領域２０１ｂｂにおける表示容量が減少し、オフ抵抗の高いＴＦＴ２０８を構成してリーク電流を小さくしても、ゲート線２０３ｂの非選択期間内に表示電圧が低下し、表示の保持特性が低くなりやすい傾向がある。しかしながら、本例の液晶表示装置においては、画素電極２０６の端部が前段のゲート線２０３ａの上方に位置し、それらの間で電荷蓄積容量を形成している。このため、画素領域２０１ｂｂの選択期間中は、前段のゲート線２０３ａが非選択期間で、ゲート線２０３ａには基準電位が印加されていることを利用して、電荷蓄積容量に電荷を蓄積し、画素領域２０１ｂｂの液晶印加電圧の保持特性を向上することもできる。しかも、本例においては、画素電極２０６を前段のゲート電極２０３ａの側に広い重なり面積を有するように形成してあるため、保持特性を向上させる効果が顕著である。
【００９７】
（実施例９）
図２０は、本発明の実施例９に係る液晶表示装置に用いたアクティブマトリクス基板の一部を示す概略平面図、図２１は、そのＩＸ−ＩＸ線における断面図である。ここで、図８および図９に示した実施例４に係る液晶表示装置または図１８および図１９に示した実施例８に係る液晶表示装置の各部分と対応する機能を有する部分については同符号を付して、それらの詳細な説明を省略する。
【００９８】
これらの図において、画素領域２０１ｂｂには、データ線２０２ａが導電接続するソース２０４、ゲート線２０３ｂが導電接続するゲート電極２０５、および画素電極２０６が導電接続するドレイン２０７によって、ＴＦＴ２０８が構成されている。ここで、画素電極２０６は、導電性および光透過性の材料としてのＩＴＯからなる透明電極であって、画素領域２０１ｂｂの略全面にわたって形成されており、その端部がデータ線２０２ａ、２０２ｂおよびゲート線２０３ａ、２０３ｂの直上に位置するまで拡張されている。そして、いずれの画素電極２０６も前段のゲート線２０３ａの側に広い重なり面積を有している。
【００９９】
この画素領域２０１ｂｂの断面構造は、透明基板２０９の表面側に形成された多結晶シリコン層２１０に、チャネル領域２１１を除いてソース２０４およびドレイン２０７が形成されている。このＴＦＴ２０８の表面側には、シリコン酸化膜からなる下層側層間絶縁膜２１３が推積されており、それには第１の接続孔２１３ａと第２の接続孔２１３ｂとが開口されている。そのうちの第１の接続孔２１３ａを介して、アルミニウム層からなるデータ線２０２ａがソース２０４に導電接続している。
【０１００】
一方、第２の接続孔２１３ｂを介しては、積み上げ電極層２１４がドレイン２０７に導電接続している。ここで、下層側層間絶縁膜２１３の表面は、ＴＦＴ２０８の形状に対応して凹凸が反映されているが、積み上げ電極層２１５は、ＴＦＴ２０８が形成されていない平坦な領域２０８ａ上（ＴＦＴ２０８の非形成領域上）にまで拡張形成されている。従って、この領域２０８ａ上における積み上げ電極層２１４の表面は平坦になっている。また、透明基板２０９の表面側に、シリコン酸化膜からなる上層側層間絶縁膜２１５が形成されており、その表面側に画素電極２０６が形成されている。この画素電極２０６は、上層側層間絶縁膜２１５の接続孔２１５ａを介して積み上げ電極層２１４に導電接続しており、この接続孔２１５ａは、ＴＦＴ２０８が形成されていない平坦な領域２０８ａ上に形成されている。このため、画素電極２０６は積み上げ電極層２１４の平坦領域に導電接続している。
【０１０１】
本例の液晶表示装置においては、データ線２０２ａが、アルミニウム層で構成された下層側の第１のデータ線２０２ａ１と、モリブデンシリサイド層で構成された上層側の第２のデータ線２０２ａ２とで構成された冗長配線構造になっている。一方、積み上げ電極層２１４も、アルミニウム層で構成された下層側の第１の積み上げ電極層２１４ａと、モリブデンシリサイド層で構成された上層側の第２の積み上げ電極層２１４ｂとで構成されている。しかも、ソース層２０２ａと積み上げ電極層２１４とは、同層にあって、第１のデータ線２０２ａ１と第１の積み上げ電極層２１４ａとは同時形成されたものであって、第２のデータ線２０２ａ２と第２の積み上げ電極層２１４ｂとが同時形成されたものである。なお、第２のデータ線２０２ａ２および第２の積み上げ電極層２１４ｂを構成すべき材料としては、画素電極２０６をパターニングするときのエッチャントに溶解しない材料として、モリブデンシリサイドの他にも、チタンシリサイド、タングステンシリサイド、タンタルシリサイド、チタン、タングステン、タンタル、チタンナイトライドなどを用いることができる。
【０１０２】
また、本例の液晶表示装置においては、上層側層間絶縁膜２１５の表面側であって画素電極２０６の下層側には、遮光性および導電性を備えるモリブデンシリサイド層２１６ｂｂ（導電性遮光層）が形成されており、このモリブデンシリサイド層２１６ｂｂは、画素領域２０１ｂｂと、それに隣接する画素領域２０１ａｂ、２０１ｂａ、２０１ｂｃ、２０１ｃｂとの境界領域において、その外端縁２１６xがデータ線２０２ａ、２０２ｂおよびゲート線２０３ａ、２０３ｂの直上に位置するように形成されて、しかも、画素電極２０６の外端縁２０６xと一致している。ここで、モリブデンシリサイド層２１６ｂｂのような導電性遮光層は、いずれの画素領域にも同様に形成されているが、隣接する画素領域２０１ａｂ、２０１ｂａ、２０１ｃｂ、２０１ｂｃのいずれのモリブデンシリサイド層２１６ａｂ、２１６ｂａ、２１６ｃｂ、２１６ｂｃの外端縁２１６xとも、モリブデンシリサイド層２１６ｂｂは、データ線２０２ａ、２０２ｂおよびゲート線２０３ａ、２０３ｂの直上位置で絶縁分離された状態にある。
【０１０３】
このような構成の本例の液晶表示装置においては、各モリブデンシリサイド層２１６ｂｂ・・・をブラックマトリクスとして利用するため、透明基板２０９の側に構成されたアクティブマトリクス基板の側と、対向基板の側とを対向させるときに、位置合わせ精度が問題にならない。また、モリブデンシリサイド層２１６ｂｂの電位は、画素電極２０６と同じ電位が印加された状態にあるため、液晶の配向状態を乱すことがないので、高い表示品質が得られる。また、ブラックマトリクス２１６は、画素毎に電気的に独立した状態のモリブデンシリサイド層２１６ｂｂ・・・によって構成されているため、画素領域２０１ｂｂにおいて、モリブデンシリサイド層２１６ｂｂとデータ線２０２ａとが短絡状態にあっても、この画素領域２０１ｂｂのみの表示の点欠陥に止まるので、液晶表示装置の信頼性も高い。
【０１０４】
また、本例の液晶表示装置においては、データ線２０２ａが冗長配線構造になっているので、その信頼性が高い。しかも、積み上げ電極層２１４も、アルミニウム層で構成された第１の積み上げ電極層２１４ａとモリブデンシリサイド層で構成された第２の積み上げ電極層２１４ｂとで構成されて、ＩＴＯ層からなる画素電極２０６は、モリブデンシリサイド層で構成された第２の積み上げ電極層２１４ｂを介してアルミニウム層で構成された第１の積み上げ電極層２１４ａに導電接続しているため、モリブデンシリサイド層は、ＩＴＯ層とアルミニウム層とのコンタクト層として機能するので、そこでの接触抵抗を低減する。しかも、モリブデンシリサイドで上層側の第２の積み上げ電極層２１４ｂを構成しているため、画素電極２０６をエッチング形成する時にそのエッチャント、で積み上げ電極層２１４が侵されない。
【０１０５】
さらに、データ線２０２ａと画素電極２０６とは、互いに異なる層上に形成されているので、短絡する危険性がない。従って、データ線２０２ａの上方位置にまで画素電極２０６の端部２０６xを配置することができるので、可能な限りの開口率を確保できる。また、画素電極２０６はデータ線２０２ａに対するシールド効果を発揮するので、データ線２０２ａの電位が液晶の配向を乱すことがない。それ故、表示の品質が向上する。
【０１０６】
また、画素電極２０６は、積み上げ電極層２１４を介して積み上げされた状態にあるため、下層側および上層側層間絶縁膜２１３、２１５の接続孔２１３ｂ、２１５ａは、いずれもがアスペクト比の低い構造になっているので、接続孔２１３ｂ、２１５ａの内部における導電接続部の信頼性が高い。しかも、積み上げ電極層２１４および上層側層間絶縁膜２１５の表面側は、ＴＦＴ２０８の形状が反映されて凹凸を有しているが、上層側層間絶縁膜２１５の接続孔２１５ａは、ＴＦＴ２０８が形成されていない平坦な領域２０８ａ上に形成されているので、積み上げ電極層２１４と画素電極２０６とのコンタクトの信頼性が高く、そのコンタクト抵抗も低い。また、このような接続構造は、平坦部分を底上げして、画素電極２０６表面を平坦化させて、液晶の配向状態を改善する効果も発揮する。
【０１０７】
さらに、本例の液晶表示装置においては、画素電極２０６の端部が前段のゲート線２０３ａの上方に位置し、しかも、画素電極２０６を前段のゲート電極２０３ａの側に広い重なり面積を有するように形成してあるため、保持特性を向上させる効果が顕著である。
【０１０８】
（実施例１０）
図２２は、本発明の実施例１０に係る液晶表示装置に用いたアクティブマトリクス基板の一部を示す概略平面図、図２３は、そのX−X線における断面図である。ここで、図１および図２に示した実施例１に係る液晶表示装置と対応する機能を有する部分については同符号を付して、それらの詳細な説明を省略する。
【０１０９】
本例の液晶表示装置においても、垂直方向のデータ線１０２ａ、１０２ｂ・・・（信号線）と、水平方向のゲート線１０３ａ、１０３ｂ・・・（走査線）とが格子状に配置され、それらの間に各画素領域１０１ａａ、１０１ａｂ、１０１ａｃ、１０１ｂａ、１０１ｂｂ・・・が区画形成されて、マトリクスアレイが構成されている。そのうち、画素領域１０１ｂｂにおいては、データ線１０２ａが導電接続するソース１０４、ゲート線１０３ｂが導電接続するゲート電極１０５、および画素電極１０６が導電接続するドレイン１０７によって、ＴＦＴl０８が構成されている。ここで、画素電極１０６は、導電性および光透過性の材料としてのＩＴＯからなる透明電極であって、画素領域１０１ｂｂの略全面にわたって形成されている。ここで、ＴＦＴl０８の表面側には、シリコン酸化膜からなる下層側層間絶縁膜１１３が推積されており、それには第１の接続孔１１３ａと第２の接続孔１１３ｂとが開口されている。そのうちの第１の接続孔１１３ａを介してアルミニウム層からなるデータ線１０２ａがソース１０４に導電接続している。一方、第２の接続孔１１３ｂを介しては、画素電極１０６がドレイン１０７に導電接続している。さらに、透明基板１０９の表面側に、シリコン酸化膜からなる上層側層間絶縁膜１１５が形成されており、その表面側にモリブデンシリサイド層１１６ｂｂが形成されている。ここで、モリブデンシリサイド層１１６ｂｂは、上層側層間絶縁膜１１５の接続孔１１５ａを介して画素電極１０６に導電接続しており、この接続孔１１５ａは、ＴＦＴl０８が形成されていない平坦な領域１０８ａとして、画素領域１０２ｂｂにおけるＴＦＴl０８の形成位置とは対角の位置に形成されている。このため、モリブデンシリサイド層１１６ｂｂは、画素電極１０６の平坦領域に導電接続している。
【０１１０】
さらに、本例の液晶表示装置においては、ゲート電極１０５が、多結晶シリコン層に１×１０２０／ｃm３以下のリンを拡散した厚さが１５００オングストローム以下の下層側ゲート電極層１０５ａと、厚さが２０００オングストローム以下のモリブデンシリサイド層で構成された上層側ゲート電極層１０５ｂとの２層構造になっている。このような２層構造のゲート電極は、まず、多結晶シリコン膜を１０００オングストロームの厚さに形成した後に、それに酸素および窒素雰囲気中でオキシ塩化リンを用いて８５０°Ｃの温度条件で拡散して下層側ゲート電極層１０５ａを形成した後に、２０００オングストロームのモリブデンシリサイド層をスパッタ形成して上層側ゲート電極層１０５ｂを積層したものを、ＣF４−O２系のガスを用いてドライエッチングしたものである。ここで、上層側ゲート電極１０５ｂを構成するモリブデンシリサイドの組成式をＭｏＳｉｘで表したときに、Xの値については、２．０〜３．５に設定することが好ましく、この範囲よりも大きな値の場合には、抵抗値が大きくなり、２．５近傍であることがクラックの発生を防止するのに適している。なお、モリブデンシリサイドに代えて、タングステンシリサイドやチタンシリサイドも採用できる。
【０１１１】
このような構成の本例の液晶表示装置においては、各モリブデンシリサイド層１１６ｂｂ・・・をブラックマトリクス１１６として利用するため、透明基板１０９の側に構成されたアクティブマトリクス基板の側と、対向基板の側とを対向させるときに、モリブデンシリサイド層１１６ｂｂが対向基板側ブラックマトリクスの位置合わせにおけるマージンとなって、位置合わせ精度が問題にならない。また、モリブデンシリサイド層１１６ｂｂの電位は、画素電極１０６と同じ電位が印加された状態にあるため、液晶の配向状態を乱すことがないので、高い表示品質が得られる。また、ブラックマトリクス１１６は、画素毎に電気的に独立した状態にあるため、画素領域１０１ｂｂにおいて、モリブデンシリサイド層１１６ｂｂとデータ線１０２ａとが短絡状態にあっても、表示の点欠陥に止まる。また、本例の液晶表示装置においては、ゲート電極１０５が、多結晶シリコン層にリンを拡散した厚さが１５００オングストローム以下の下層側ゲート電極層１０５ａと、厚さが２０００オングストローム以下のモリブデンシリサイド層で構成された上層側ゲート電極層１０５ｂとのポリサイド構造を採用しながらも、それらの膜厚および不純物導入量を最適化して、クラックの発生を防止しているので、ゲート電極１０５およびゲート線１０３ａ、１０３ｂの低抵抗化を実現している。また、下層側層間絶縁膜１１３および上層側層間絶縁膜１１５に割れなどが発生することも防止できる。
【０１１２】
また、本例においては、上層側層間絶縁膜１１５の表面側は、ＴＦＴl０８の形状が反映されて凹凸を有しているが、上層側層間絶縁膜１１５の接続孔１１５ａは、ＴＦＴl０８が形成されていない平坦な領域１０８ａとして、画素領域１０２ｂｂにおけるＴＦＴl０８の形成位置とは対角の位置に形成されているため、モリブデンシリサイド層１１６ｂｂと画素電極１０６とのコンタクトの信頼性が高い。
【０１１３】
（実施例１１）
図２４は、本発明の実施例１１に係る液晶表示装置に用いたアクティブマトリクス基板の一部を示す概略平面図、図２５は、そのＸＩ−ＸＩ線における断面図である。ここで、図１８および図１９に示した実施例８に係る液晶表示装置と対応する槻能を有する部分については同符号を付して、それらの詳細な説明を省略する。
【０１１４】
本例の液晶表示装置においても、画素領域２０１ｂｂにおいて、透明基板２０９の表面側に形成された多結晶シリコン層２１０に、チャネル領域２１１を除いて、n型の不純物としてのリンが導入されて、ソース２０４およびドレイン２０７が形成されている。このＴＦＴ２０８の表面側には、シリコン酸化膜からなる下層側層間絶縁膜２１３が推積されており、それには第１の接続孔２１３ａと第２の接続孔２１３ｂとが開口されている。そのうちの第１の接続孔２１３ａを介してデータ線２０２ａがソース２０４に導電接続している。
【０１１５】
一方、第２の接続孔２１３ｂを介しては、耐酸性を有する金属配線層としてのクロム層からなる積み上げ電極層２１４がドレイン２０７に導電接続している。ここで、接続孔２１３ｂの形成位置と、接続孔２１５ａの形成位置との関係は、接続孔２１５ａが接続孔２１３ｂとゲート電極２０５との間に位置している。
【０１１６】
また、本例の液晶表示装置においては、上層側層間絶縁膜２１５の表面側であって画素電極２０６の下層側には、遮光性および導電性を備えるモリブデンシリサイド層２１６ｂｂ（導電性遮光層）が形成されており、このモリブデンシリサイド層２１６ｂｂは、画素領域２０１ｂｂと、それに隣接する画素領域２０１ａｂ、２０１ｂａ、２０１ｂｃ、２０１ｃｂとの境界領域において、その外端縁２１６xがデータ線２０２ａ、２０２ｂおよびゲート線２０３ａ、２０３ｂの直上に位置するように形成されて、しかも、画素電極２０６の外端縁２０６xと一致している。ここで、モリブデンシリサイド層２１６ｂｂのような導電性遮光層は、いずれの画素領域にも同様に形成されているが、隣接する画素領域２０１ａｂ、２０１ｂａ、２０１ｃｂ、２０１ｂｃのいずれのモリブデンシリサイド層２１６ａｂ、２１６ｂａ、２１６ｃｂ、２１６ｂｃの外端縁２１６xとも、モリブデンシリサイド層２１６ｂｂは、データ線２０２ａ、２０２ｂおよびゲート線２０３ａ、２０３ｂの直上位置で絶縁分離された状態にある。
【０１１７】
さらに、本例の液晶表示装置において、透明基板２０９の表面側には、アクティブマトリクスアレイを駆動するための駆動回路も、図２６および図２７に示すようなＣＭＯＳ回路をもって形成されている。ここで、図２６は駆動回路のＣＭＯＳ回路の断面図、図２７はその平面図である。
【０１１８】
これらの図において、nチャネル型ＴＦＴ４１０およびpチャネル型ＴＦＴ４２０は、アクティブマトリクス側と同時形成されていくが、アクティブマトリクス側において、ゲート電極２０５、データ線２０２ａおよび画素電極２０６が、それぞれの層間に下層側層間絶縁膜２１３または上層側層間絶縁膜２１５を有していることを利用して、駆動回路側にも多層配線構造が構成されている。すなわち、駆動回路側とアクティブマトリクス側とは、駆動回路側ゲート電極４４１、駆動回路側ゲート電極配線層４４２および下層側層間絶縁膜２１３の形成工程までは、それぞれの工程を援用し合って形成し、その後は、駆動回路側のソース線４１１、４２１を形成した後に、上層側屠間絶縁膜２１５を形成する。そして、上層側層間絶縁膜２１５および下層側層間絶縁膜２１３に対して接続孔４１５ａ、４１５ｂを形成し、これらの接続孔４１５ａ、４１５ｂを介して、アルミニウム配線層４３０をnチャネル型ＴＦＴ４１０およびpチャネル型ＴＦＴ４２０のドレイン４１７、４２７に導電接続するようにしてある。なお、アルミニウム配線層４３０の表面側に形成されているのは、表面保護層２３０である。
【０１１９】
このような構成の本例の液晶表示装置においても、各モリブデンシリサイド層２１６ｂｂ・・・をブラックマトリクスとして利用するため、実施例８に係る液晶表示装置と同様な効果を奏するのに加えて、以下の効果も奏する。すなわち、アクティブマトリクス側において、ゲート電極２０５、データ線２０２ａおよび画素電極２０６が、それぞれの層間に下層側層間絶縁膜２１３または上層側層間絶縁膜２１５を有していることを利用して、nチャネル型ＴＦＴ４１０およびpチャネル型ＴＦＴ４２０のドレイン４１７、４２７に対するアルミニウム配線層４３０を多層配線構造をもって形成してあるため、各配線層間での短絡などの問題点が発生しない。また、多層配線構造であるため、nチャネル型ＴＦＴ４１０およびpチャネル型ＴＦＴ４２０を備えた駆動回路を形成するのに必要な面積も小さくて済み、基板の面積が同じであれば、画素領域を拡張でき、画素側の面積が同じであれば、基板全体、すなわち、液晶表示装置を小型化できる。
【０１２０】
【発明の効果】
以上に記載された通り、画素領域に隣接する画素領域との少なくとも１つの境界領域側に形成され、データ線およびゲート線から絶縁分離されると共に、第１の画素領域の画素電極に導電接続される導電性遮光層とを有し、画素領域の導電性遮光層は、ゲート線および画素電極に重なるように配置したので、導電性遮光層とゲート線との間に光漏れが生じることを防止でき、表示品質や信頼性などを犠牲にすることなく、開口率を向上させることができる。
【図面の簡単な説明】
【図１】本発明の実施例１に係る液晶表示装置のマトリクスアレイの一部を示す平面図である。
【図２】図１のＩ−Ｉ線における断面図である。
【図３】本発明の実施例２に係る液晶表示装置のマトリクスアレイの一部を示す平面図である。
【図４】図３のＩＩ−ＩＩ線における断面図である。
【図５】本発明の実施例３に係る液晶表示装置のマトリクスアレイの一部を示す平面図である。
【図６】図５のＩＩＩ−ＩＩＩ線における断面図である。
【図７】本発明の実施例３の変形例に係る液晶表示装置のマトリクスアレイの平面の摸式図である。
【図８】本発明の実施例４に係る液晶表示装置のマトリクスアレイの一部を示す平面図である。
【図９】図８のIV−IV線における断面図である。
【図１０】（ａ）〜（ｃ）のいずれも、図８に示す液晶表示装置の製造方法の一部を示す工程断面図である。
【図１１】本発明の実施例５に係る液晶表示装置のマトリクスアレイの一部を示す平面図である。
【図１２】図１１のV−V線における断面図である。
【図１３】（ａ）〜（ｄ）のいずれも、図１１に示す液晶表示装置の製造方法の一部を示す工程断面図である。
【図１４】本発明の実施例６に係る液晶表示装置のマトリクスアレイの一部を示す平面図である。
【図１５】図１４のＶＩ−ＶＩ線における断面図である。
【図１６】本発明の実施例７に係る液晶表示装置のマトリクスアレイの一ぶを示す平面図である。
【図１７】図１６のＶＩＩ−ＶＩＩ線における断面図である。
【図１８】本発明の実施例８に係る液晶表示装置のマトリクスアレイの一部を示す平面図である。
【図１９】図１８のＶＩＩＩ−ＶＩＩＩ線における断面図である。
【図２０】本発明の実施例９に係る液晶表示装置のマトリクスアレイの一部を示す平面図である。
【図２１】図２０のＩＸ−ＩＸ線における断面図である。
【図２２】本発明の実施例１０に係る液晶表示装置のマトリクスアレイの一部を示す平面図である。
【図２３】図２２のX−X線における断面図である。
【図２４】本発明の実施例１１に係る液晶表示装置のマトリクスアレイの一部を示す平面図である。
【図２５】図２４のＸＩ−ＸＩ線における断面図である。
【図２６】本発明の実施例１１に係る液晶表示装置のマトリクスアレイと同一基板上に形成された駆動回路の一部の構成を示す断面図である。
【図２７】本発明の実施例１１に係る液晶表示装置のマトリクスアレイと同一基板上に形成された駆動回路の一部の構成を示す平面図である。
【図２８】従来の液晶表示装置のマトリクスアレイの一部を示す平面図である。
【図２９】図２８のＸＩＩ−ＸＩＩ線における断面図である。
【図３０】比較例に係る液晶表示装置のマトリクスアレイの一部を示す平面図である。
【図３１】図３０のＸＩＩＩＩ−ＸＩＩＩＩ線における断面図である。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a liquid crystal display device, and more particularly to a structure technology of a light shielding layer such as a black matrix formed on the side of an active matrix substrate.
[0002]
[Prior art]
In a liquid crystal display device which is a typical flat panel display, as shown in FIGS. 28 and 29, data lines (source lines) 502a, 502b,... For supplying image signals and gate lines for transmitting scanning signals. 503a, 503b,... Are arranged in a grid, and one transparent substrate on which the pixel regions 501aa, 501ab,... Are partitioned and the other transparent substrate 530 on which the common electrode 533 is formed ( A liquid crystal 540 is sealed between the common electrode 533 and the pixel electrode 515506 in each pixel region 501aa, 501ab,..., And controls a potential applied via a thin film transistor (TFT) 508. Thus, the alignment state of the liquid crystal for each of the pixel regions 501aa, 501ab,... Is changed. In such a liquid crystal display device, for example, as shown in FIG. 29, light leakage (indicated by an arrow A) from the gap between the data line 502a and the pixel electrode 506 degrades the display quality. There is a problem. In addition, a reverse tilt domain region in which the alignment state of the liquid crystal is disturbed due to the influence of the electric field between the data line 502a and the pixel electrode 506 is generated on the inner side of the outer edge of the pixel electrode 506, and the display area is There is also a problem that the quality deteriorates. For this reason, for the purpose of increasing the saturation of display for each pixel, a light-shielding black matrix 531 is formed on the other transparent substrate 530 on which the common electrode 533 is formed, corresponding to the boundary region between the pixel regions, The two transparent substrates 509 and 530 are opposed to each other so that the black matrix 531 is positioned in the boundary region between the pixel regions, thereby ensuring display quality. Here, if a displacement occurs between the boundary areas between the search areas and the black matrix 531, the display quality deteriorates. Therefore, the above-mentioned displacement is caused by adding a margin to the width of the black matrix 531. It is prevented from occurring.
[0003]
[Problems to be solved by the invention]
However, for liquid crystal display devices, there is a need for higher screen quality as well as larger screens, and the width of the black matrix should be widened with a margin as before. However, there is a problem in that the aperture ratio (area ratio of displayable area) in the pixel area is lowered, and improvement in display quality is hindered. Therefore, the inventor of the present application prevents the positional deviation between the boundary area between the pixel areas and the black matrix by forming a black matrix on the transparent substrate side on which the matrix array is formed, and reduces the width of the black matrix. It is proposed that it can be set to the minimum necessary width. In accordance with this proposal, the inventor of the present invention first devised a liquid crystal display device shown as a comparative example in FIGS. In these figures, data lines 502a, 502b,... And gate lines 503a, 503b,... Are arranged in a lattice pattern on the surface side of the transparent substrate 509, and pixel regions 501aa, 501ab,. A black matrix 517 is formed along the boundary region between these pixel regions 501aa, 501ab. Here, for example, in the pixel region 501bb, the black matrix 517 includes a TFT 508 configured by a source 504 to which the data line 502a is conductively connected, a gate electrode 505 to which the gate line 503a is conductively connected, and a drain 507 to which the pixel electrode 506 is conductively connected. Are formed through interlayer insulating films 513 and 515, and all of the data lines 502a, the gate lines 503a, and the pixel electrodes 506 are insulated and separated. In the liquid crystal display device having such a configuration, each pixel region and the black matrix 517 can be aligned with high accuracy without providing an unnecessary margin for the width of the black matrix 517. Therefore, the aperture ratio of the liquid crystal display device can be increased. There is no sacrifice. However, this liquid crystal display device has the following new problems. Since no potential is applied to the black matrix 517 and it is in a floating state, the potential of the black matrix 517 varies depending on the operation state of the liquid crystal display device, and the pixel electrode 506 and the other side change due to the variation in potential. The alignment state of the liquid crystal existing between the transparent substrate and the common electrode is disturbed, and the display quality is deteriorated. In addition, since the black matrix 517 is common to all the pixel areas 501aa, 501ab,..., The black matrix 517 includes, for example, the pixel electrode 506, the data lines 502a and 502b, or the gate lines 503a and 503b in the image area 501bb. When short-circuited, the entire liquid crystal display device becomes defective in display.
[0004]
[Means for Solving the Problems]
The liquid crystal display device according to the present invention includes the data line and the gate line in a first pixel area among the pixel areas partitioned and formed on the substrate by the data line and the gate line. Conductively connected to The first pixel region is formed on at least one boundary region side of the thin film transistor, the pixel electrode, and the second pixel region adjacent to the pixel region, and is insulated from the data line and the gate line. A conductive light-shielding layer conductively connected to the pixel electrode,
The conductive light-shielding layer of the first pixel region is disposed so as to overlap the gate line and the pixel electrode,
The pixel electrode and the conductive light-shielding layer are conductively connected through a connection hole formed in an interlayer insulating film formed between them. .
[0005]
As described above, since the conductive light shielding layer is provided on the substrate on the pixel electrode side, it is possible to prevent light leakage between the conductive light shielding layer and the gate line, and sacrifice display quality and reliability. Therefore, the aperture ratio can be improved.
[0006]
The outer edge of the conductive light shielding layer only needs to be on the gate line.
[0007]
The first pixel region has the conductive light-shielding layer on any boundary region side with the second pixel region, and the first pixel region becomes the second pixel region by the conductive light-shielding layer. You may partition from a pixel area.
[0008]
The first pixel region has the conductive light shielding layer on two boundary region sides of the boundary region with the second pixel region, and the conductive pixel layer and the other two boundary region sides. The second pixel region may be partitioned by a conductive light shielding layer.
[0009]
The conductive light shielding layer in the first pixel region may be formed across the width direction of the gate line through an interlayer insulating film.
[0018]
DETAILED DESCRIPTION OF THE INVENTION
Example 1
FIG. 1 is a plan view showing a part of a matrix array of a liquid crystal display device according to Embodiment 1 of the present invention, and FIG. 2 is a cross-sectional view taken along the line II.
[0019]
In the liquid crystal display device of this example, as shown in FIG. 1, vertical data lines 102a, 102b... (Signal lines) and horizontal gate lines 103a, 103b. The pixel regions 101aa, 101ab, 101ac, 101ba, 101bb,... Are partitioned and formed in a grid pattern. The structure of the pixel area 101bb (first pixel area) will be described below as an example. Here, pixel regions 101ab, 101ba, 101cb, and 101bc (second pixel regions) are adjacent to the pixel region 101bb, and the pixel region 101bb includes a source 104 and a gate line 103b to which the data line 102a is conductively connected. A TFT 10 is constituted by the conductively connected gate electrode 105 and the pixel electrode 106 by the conductively connected drain 107. Here, the pixel electrode 106 is a transparent electrode made of ITO, and is formed over substantially the entire surface of the pixel region 101bb.
[0020]
As shown in FIG. 2, the TFT 10 has a cross-sectional structure in which a polycrystalline silicon layer 110 is formed on the surface side of a transparent substrate 109 that supports the entire liquid crystal display device. Except for the channel region 111 which is a polycrystalline silicon region, phosphorus as an n-type impurity is introduced to form a source 104 and a drain 107. Here, phosphorus is introduced by using ion implantation using the gate electrode 105 on the gate electrode oxide film 112 formed on the surface side of the polycrystalline silicon layer 110 as a mask so that the source 104 and the drain 107 are self-excited. It is done to be aligned. A lower interlayer insulating film 113 made of a silicon oxide film is deposited on the surface side of the TFT10, and a first connection hole 113a and a second connection hole 113b are opened in this layer. A data line 102a made of a low resistance metal layer, for example, an aluminum layer or an alloy layer containing aluminum, is conductively connected to the source 104 through the first connection hole 113a. On the other hand, the pixel electrode 106 is conductively connected to the drain 107 through the second connection hole 113b.
[0021]
Further, this liquid crystal display device has an upper interlayer insulating film 115 on the surface side of the transparent substrate 109 and a chromium layer 116bb (conductive light shielding layer) having light shielding properties and conductivity formed on the surface side. . Here, the chrome layer 116bb is located at a position diagonal to the TFTl08 formation region in the pixel region 101bb, that is, at the end where the pixel region 101bb and the pixel regions 101ab, 101ac, and 101bc are in contact with each other. The pixel electrode 106 is conductively connected through the connection hole 115a. Further, the outer edge 116x of the chrome layer 116bb is located at the boundary region between the pixel region 101bb and the pixel regions 101ab, 101ba, 101cb, 101bc, that is, directly above the data lines 102a, 102b and the gate lines 103a, 103b. The data lines 102a and 102b and the gate lines 103a and 103b are insulatively separated through an interlayer insulating film 113115. Further, the conductive light-shielding layer such as the chrome layer 116bb is similarly formed in any pixel region, but any of them is insulatively separated from the chrome layer in the adjacent pixel region. For example, the outer edge 116x of the chrome layer 116bb and the outer edge 116x of the chrome layers 116ab, 116ba, 116cb, 116bc are insulated and separated immediately above the data lines 102a, 102b and the gate lines 103a, 103b. is there. Accordingly, any chrome layer, for example, the chrome layer 116bb is insulatively separated from the pixel electrodes of the pixel regions 101ab, 101ba, 101cb, and 101cc, and thus the chrome layer 116bb is separated from the pixel electrode 106 of the same pixel region 101bb. Even if a potential is applied, the potential is not applied from the pixel electrodes in the other pixel regions. In addition, almost the entire surface side of the data line 102a is covered with the end portions of the interlayer insulating film 115 and the chromium layers 116bb and 116ba, and the potential applied to the data line 102a affects the liquid crystal on the surface side. There is no effect. Further, the chromium layer 116bb is formed with a wide overlapping area on the side of the previous gate line 103a, and the chromium layer 116bb is conductively connected to the pixel electrode 106, and thus forms a storage capacitor.
[0022]
In this example, liquid crystal is sealed between a transparent substrate 109 on which a black matrix 116 is formed in addition to a matrix array and a transparent substrate (not shown) on the other side on which a color filter and a common electrode are formed. A liquid crystal display device is configured. Then, the potential generated between the common electrode and each pixel electrode 106 is controlled by signals transmitted through the data lines 102a, 102b... And the gate lines 103a, 103b. Information is displayed by changing the orientation state.
[0023]
Here, in the conventional liquid crystal display device, a black matrix corresponding to the boundary region of the pixel region of the transparent substrate 109 is formed on the transparent substrate on which the common electrode is formed. Each of the chrome layers 116bb, 116ab, 116ba, 116cb, 116cc,... By utilizing the fact that each chrome scrap, for example, the chrome layer 116bb is formed in the boundary region between the pixel region 101bb and the surrounding pixel region. Is used as a black matrix, it is not necessary to form a black matrix on the side of the transparent substrate on which the common electrode is formed. Therefore, as in the prior art, when two transparent substrates are opposed to each other, the alignment accuracy between the boundary region of each pixel region and the black matrix 116 does not matter. The minimum width can be set in correspondence with the width of the boundary region, that is, the data lines 102a, 102b... And the gate lines 103a, 103b. Therefore, the aperture ratio of the liquid crystal display device can be improved.
[0024]
The chrome layer 116bb is insulated and isolated from the data electrodes 102a and 102b, the gate lines 103a and 103b, and the pixel electrodes of the adjacent pixel regions 101ab, 101ba, 101cb, and 101bc, while the pixel electrode 106 of the same pixel region 101bb. Since the chrome layer 116bb is electrically connected to the pixel electrode 106, the same potential as that of the pixel electrode 106 is always applied regardless of the operation state of the liquid crystal display device. Therefore, the potential of the chromium layer 116bb does not disturb the alignment state of the liquid crystal existing between the pixel electrode 106 and the common electrode in the pixel region 101bb, so that high display quality can be obtained. Further, since the black matrix 116 is configured by the chrome layers 116bb... That are electrically independent for each pixel region, such as the pixel region 101bb, for example, in the pixel region 101bb, the chrome layer 116bb and the data line 102a. Even in a short-circuited state, only this pixel region 101bb cannot be displayed, that is, the effect is limited to the occurrence of display point defects, and the reliability of the liquid crystal display device is also high.
[0025]
(Example 2)
FIG. 3 is a plan view showing a part of a matrix array of a liquid crystal display device according to Embodiment 2 of the present invention, and FIG. 4 is a sectional view taken along the line II-II. Here, parts having functions corresponding to those of the liquid crystal display device according to the first embodiment are denoted by the same reference numerals, and detailed description thereof is omitted.
[0026]
Also in the liquid crystal display device according to this embodiment, the vertical data lines 102a, 102b. ... And horizontal gate lines 103a, 103b... Are arranged in a grid and partitioned to form pixel areas 101aa, 101ab, 101ac, 101ba, 101bb. In 101bb (first pixel region), TFTs 08 are formed on the surface side of the transparent substrate 109, and a lower layer side interlayer insulating film 113 made of a silicon oxide film is stacked on the surface side thereof. The data line 102a is conductively connected to the source 104 through the first connection hole 113a. Further, an upper-layer-side interlayer insulating film 115 is also formed on the surface side thereof, and a chromium layer having light-shielding properties and conductivity is connected through a connection hole 115a penetrating these first and upper-layer-side interlayer insulating films 113115. 116bb (conductive light shielding layer) is conductively connected to the drain 107. The pixel electrode 106 to which a potential is to be applied via the drain 107 is formed on the surface side of the upper interlayer insulating film 115 and is conductively connected to the chromium layer 116bb. Here, as in the first embodiment, the outer edge 116x of the chrome layer 116bb is a boundary region between the pixel region 101bb and the adjacent pixel regions 101ab, 101ba101cb, 101cb (second pixel region), that is, The data lines 102a and 102b and the gate lines 103a and 103b are formed so as to be located immediately above, and the data lines 102a and 102b and the gate lines 103a and 103b are insulated and separated from each other by an interlayer insulating film 113115. Is in a state. Further, the conductive light-shielding layer such as the chrome layer 116bb is formed as the chrome layers 116ab, 116ba... In any pixel region, but any chrome layer is insulated from the chrome layer in the adjacent pixel region. It is in a separated state. For example, the chrome layer 116bb is in a state of being isolated from the pixel electrodes 106 in the pixel regions 101ab, 101ba, 101bc, and 101cb. Therefore, a potential is applied to the chrome layer 116bb only through the pixel electrode 106 in the same pixel region 101bb. The surface side of the data line 102a is covered with the end portions of the interlayer insulating film 115 and the chromium layers 116bb and 116ba so that the potential applied to the data line 102a does not affect the liquid crystal on the surface side. It has become.
[0027]
Also in the liquid crystal display device having such a configuration, in the same manner as the liquid crystal display device according to the first embodiment, on the transparent substrate 109 side, in addition to the matrix array, the black matrix 116 corresponds to the boundary region of each pixel region. Since the width of the black matrix 116 can be set to the minimum necessary width, the aperture ratio of the liquid crystal display device is high. In addition, since the chrome layer 116bb is conductively connected only to the pixel electrode 106 in the same pixel region 101bb, the same potential as that of the pixel electrode 106 is applied to the chrome layer 116bb regardless of the operation state of the liquid crystal display device. In this state, the potential of the chromium layer 116bb does not disturb the alignment state of the liquid crystal existing between the pixel electrode 106 and the common electrode. In addition, since any chrome layer is electrically independent for each pixel region, even if the chrome layer and the data line or the like are short-circuited in one pixel region 101bb, the influence causes a display point defect. Therefore, the reliability of the liquid crystal display device remains high.
[0028]
Example 3
FIG. 5 is a plan view showing a part of a matrix array of a liquid crystal display device according to Embodiment 3 of the present invention, and FIG. 6 is a sectional view taken along the line III-III. Here, parts having functions corresponding to those of the liquid crystal display device according to the first embodiment are denoted by the same reference numerals, and detailed description thereof is omitted.
[0029]
Also in the liquid crystal display device according to this embodiment, for example, in the pixel region 101bb (first pixel region), the data line 102a is connected to the TFT 10 formed on the surface side of the transparent substrate 109 in the same manner as in the first embodiment. Is conductively connected to the source 104 via the connection hole 113a of the lower interlayer insulating film 113, while the pixel electrode 106 is conductively connected to the drain 107 via the upper interlayer insulating film 113b. A chrome layer 116bb formed on the surface side of the upper interlayer insulating film 115 is conductively connected to the pixel electrode 106 through the connection hole 115a.
[0030]
In this example, the outer edge 116x of the chrome layer 116bb extends beyond the data line 102a and the gate line 103a to the inside of the adjacent pixel regions 101ba and 101cb. On the other hand, the chrome layer 116bb is not formed on the boundary region side of the pixel region 101bb with the pixel regions 101bc and 101ab, and the chrome layer 116bb has an L shape on the adjacent boundary region. Then, on the boundary region side of the pixel region 101bb with the pixel region 101bc, the end portion of the chrome layer 116bc formed in the pixel region 101bc extends beyond the data line 102b to the inside of the pixel region 101bb. In addition, at the boundary region side of the pixel region 101bb with the pixel region 101ab, the end of the chrome layer 116ab formed in the pixel region 101ab extends beyond the gate line 103b to the inside of the pixel region 101bb. As a result, the pixel region 101bb is partitioned by the chrome layer 116bb formed corresponding to itself and the chrome layers 116bc and 116ab formed corresponding to the adjacent pixel regions 101bc and 101ab. .
[0031]
In this example, the chrome layers 116bb are used as the black matrix 116 by utilizing the fact that these chrome layers 116bb, 116bc, 116ab,... To do.
[0032]
For this reason, in the liquid crystal display device of this example, the aperture ratio of the liquid crystal display device is increased as in Example 1, and the black matrix 116 is not in a floating state, so that the potential is not disturbed by the liquid crystal. Does not cause. Further, since the black matrix 116 is composed of chrome layers 116bb, 116bc, 116ab... That are electrically independent for each pixel region, short circuit in one pixel region of the chrome layers 116bb, 116bc, 116ab. The effect is limited to point defects on the display.
[0033]
Further, in this example, unlike the liquid crystal display devices of Example 1 and Example 2, the ends of the chrome layers 116bb, 116bc, 116ab,... Are connected to the data lines 102a, 102b,. ... are not placed close together over a wide range. Therefore, even if the chromium layers 116bb, 116bc, 116ab,... Are formed with normal accuracy in the process of forming the black matrix 116, they are not short-circuited with each other. Further, the pixel region 106 is formed on the surface of the interlayer insulating film 113, and the chromium layers 116bb, 116bc, 116ab,... Are formed on the surface of the interlayer insulating film 115. That is, since the pixel region 106 and the chrome layers 116bb, 116bc, 116ab... Of the adjacent pixel region are formed on different layers, they are not short-circuited even if they are arranged close to each other. . Therefore, it is possible to easily form the black matrix 116 composed of the chrome layers 116bb, 116bc, 116ab.
[0034]
In the third embodiment, chromium layers 116bb, 116bc, 116ab,... Serving as conductive light shielding layers are arranged on the two adjacent boundary region sides in the boundary region between adjacent pixel regions. In addition, the pixel area is divided from the adjacent pixel areas by the chrome layers of the adjacent pixel areas on the other two boundary area sides. As a modification of the third embodiment, as shown in FIG. Further, the black matrix 116 is provided with chrome layers 118ab, 118bc, 119ab, 119bc,... As adjacent conductive regions on the two adjacent boundary region sides of the adjacent pixel regions. It may be formed by changing the direction belonging to. In this case, the chrome layers 118ab, 118bc, 119ab, 119bc,... Are electrically connected to the pixel electrodes of the pixel regions 101aa, 101ab, 101ac,. Become.
[0035]
Here, the shape, structure, material, and the like of each element constituting the liquid crystal display device are properties that should be set to predetermined conditions depending on the size, use, etc. of the liquid crystal display device to be manufactured, and are not limited. Is.
[0036]
In any of the examples, the chrome layer was used for the conductive light-shielding layer constituting the black matrix. However, the material is not limited, and any material having conductivity and light-shielding properties may be titanium or aluminum. A metal layer, a silicon layer, a silicide compound such as molybdenum silicide or tungsten silicide, or the like can also be used.
[0037]
(Example 4)
FIG. 8 is a schematic plan view showing a part of an active matrix substrate used in a liquid crystal display device according to Embodiment 4 of the present invention, and FIG. 9 is a sectional view taken along line IV-IV.
[0038]
Also in the liquid crystal display device of this example, as in the liquid crystal display device according to the first embodiment, the vertical data lines 202a, 202b (signal lines) and the horizontal gate lines 203a, 203b,. Are arranged in a grid pattern, and pixel areas 201aa, 201ab, 201ac... Are partitioned between them, and the pixel area 201bb (first pixel area) is taken as an example below. The structure will be described. Here, on the side of the counter substrate 230 shown in FIG. 9, a color filter 232 for enabling color display, a common electrode 233, and a counter substrate side alignment film 234 are formed. The counter substrate side black matrix 231 is formed on the counter substrate 230 side. However, in the liquid crystal display device of this example, as described later, the black matrix is also formed on the active matrix substrate side. The counter substrate side black matrix 231 is provided for the purpose of complementing the black matrix on the active matrix substrate side.
[0039]
As shown in FIG. 8, pixel regions 201ab, 201ba, 201cb, and 201bc (second pixel regions) are adjacent to the pixel region 201bb (first pixel region), and the data line 202a is included in the pixel region 201bb. A TFT 208 is configured by a source 204 that is conductively connected, a gate electrode 205 that is conductively connected to the gate line 203b, and a drain 207 that is conductively connected to the pixel electrode 206. Here, the pixel electrode 206 is a transparent electrode made of ITO as a conductive and light-transmitting material, and is formed over substantially the entire surface of the pixel region 201bb, and ends thereof are the data lines 202a and 202b and the gate. It is expanded until it is located immediately above the lines 203a and 203b. Each pixel electrode 206 has a large overlapping area on the gate line 203a in the previous stage.
[0040]
As shown in FIG. 9, the TFT 208 has a cross-sectional structure in which a polycrystalline silicon layer 210 is formed on the surface side of a transparent substrate 209 that supports the entire liquid crystal display device. Except for the channel region 211 which is a polycrystalline silicon region, phosphorus as an n-type impurity is introduced to form a source 204 and a drain 207. On the surface side of the TFT 208, a lower interlayer insulating film 213 made of a silicon oxide film is stacked, and a first connection hole 213a is opened in this, and the first connection hole 213a is interposed through the first connection hole 213a. A data line 202 a made of an aluminum layer is conductively connected to the source 204.
[0041]
Further, in the liquid crystal display device of this example, an upper interlayer insulating film 215 is formed on the surface side of the lower interlayer insulating film 213, and the upper interlayer insulating film 215 and the lower interlayer insulating film 213 are formed on the upper interlayer insulating film 213. A second connection hole 215a is opened. The pixel electrode 206 is conductively connected to the drain 207 through the second connection hole 215a. Here, the pixel electrode 206 has an outer edge 206x directly above the data lines 202a and 202b and the gate lines 203a and 203b in the boundary area between the pixel area 201bb and the adjacent pixel areas 201ab, 201ba, 201bc, and 201cb. It is formed to be located.
[0042]
In the liquid crystal display device of this example, a molybdenum silicide layer 216bb (conductive light shielding layer) having light shielding properties and conductivity is provided on the surface side of the upper interlayer insulating film 215 and on the lower layer side of the pixel electrode 206. The molybdenum silicide layer 216bb is formed in the boundary region between the pixel region 201bb and the adjacent pixel regions 201ab, 201ba, 201cb, 201bc, and the outer edge 216x of the molybdenum silicide layer 216bb is the data line 202a, 202b and the gate line 203a. , 203b, and coincides with the outer edge 206x of the pixel electrode 206. Here, the conductive light shielding layer such as the molybdenum silicide layer 216bb is similarly formed in any pixel region, but any molybdenum silicide layer 216ab, 216ba in the adjacent pixel regions 201ab, 201ba, 201cb, 201bc. The molybdenum silicide layer 216bb is insulatively isolated at the positions immediately above the data lines 202a and 202b and the gate lines 203a and 203b, along with the outer edges 216x of 216cb and 216bc. Accordingly, the molybdenum silicide layer 216bb is in a state in which no potential is applied from the pixel electrodes in the other pixel regions even when a potential is applied from the pixel electrodes 206 in the same pixel region 201bb. In addition, almost the entire surface side of the data line 202a is covered with the end portions of the interlayer insulating film 215, molybdenum silicide layers 216bb and 216ba and the end portion of the pixel electrode 206, so that the potential applied to the data line 202a is The liquid crystal on the surface side is not affected.
[0043]
With such a configuration, the active matrix formed on the surface side of the transparent substrate 209 has the alignment side 220 formed on the surface side of the pixel electrode 206 and the molybdenum silicide layer 216bb, and the counter substrate 230. The liquid crystal is filled with liquid crystal and display using the alignment of the liquid crystal becomes possible.
[0044]
In the liquid crystal display device having such a configuration, the molybdenum silicide layers 216bb, 216ab, 216ba,... Are used as the black matrix 216. Therefore, if the data lines and the gate lines have light shielding properties, If the black matrix is not required on the side, or if the data line or the gate line does not have a light-shielding property, it may be formed in a complementary manner as in the counter substrate side black matrix 231 shown in FIG. In consideration of alignment accuracy when two transparent substrates are opposed to each other, it is not necessary to unnecessarily widen the width of the black matrix 216 or the counter substrate side black matrix 231. Here, the molybdenum silicide layers 216bb, 216ab,... Are formed on the same surface of the transparent substrate 209 as the pixel regions 201bb, 201ab,. .. And the gate lines 203a, 203b and the like can be set to a minimum width, so that the aperture ratio of the liquid crystal display device can be increased. In addition, since the potential of the molybdenum silicide layer 216bb is always in the state where the same potential as that of the pixel electrode 206 is applied, the potential of the molybdenum silicide layer 216bb does not disturb the alignment state of the liquid crystal, so that high display quality can be obtained. .
[0045]
In addition, even if both the pixel electrode 206 and the black matrix 216 act as electrodes, the outer peripheral range of the pixel electrode 206 and the outer peripheral range of the black matrix 216 can be made to coincide with each other. As a result, the black matrix 216 can reliably cover the region where the orientation of the liquid crystal is disturbed (reverse tilt domain region). Further, since the black matrix 216 is composed of molybdenum silicide layers 216bb... That are electrically independent for each pixel region, for example, in the pixel region 201bb, the molybdenum silicide layer 216bb and the data line 202a are short-circuited. Even in the state, since only the point defect of the pixel region 201bb is stopped, the reliability of the liquid crystal display device is high.
[0046]
Further, since the pixel region 201bb is miniaturized as the liquid crystal display device becomes higher in definition, the display capacity in the pixel region 201bb is reduced, and the TFT 208 having a high off-resistance is configured to reduce the leakage current. The display voltage tends to decrease during the non-selection period of the gate line 203b, and the display retention characteristic tends to be low. However, in the liquid crystal display device of this example, the end of the pixel electrode 206 is located above the previous gate line 203a, and a charge storage capacitor is formed between them. For this reason, during the selection period of the pixel region 201bb, using the fact that the previous gate line 203a is in the non-selection period and the reference potential is applied to the gate line 203a, charges are accumulated in the charge accumulation capacitor The retention characteristic of the liquid crystal applied voltage in the pixel region 201bb can also be improved.
[0047]
Next, a part of the manufacturing method of the liquid crystal display device of this example will be described with reference to the left side region of the regions shown in FIGS. 10A to 10C are process cross-sectional views illustrating a part of the manufacturing method of the liquid crystal display device of this example.
[0048]
Here, as shown in FIG. 10A, a known method can be adopted for the process until the TFT 208 is formed on the transparent substrate 209, so that the description thereof is omitted, but after the TFT 208 is formed. First, the lower interlayer insulating film 213 is formed. Next, a first connection hole 213a is formed, a data line 202a made of an aluminum layer is formed therein, and the data line 202a is conductively connected to the source 204 of the TFT 208. Next, after forming an upper interlayer insulating film 215 on the surface side of the lower interlayer insulating film 213, a second connection hole 215 a is formed in the upper interlayer insulating film 215.
[0049]
Next, after depositing a molybdenum silicide layer, as shown in FIG. 10B, the molybdenum silicide layer is patterned to form a molybdenum silicide layer 216a. In this state, the molybdenum silicide layer 216a is not yet patterned to the pattern constituting the black matrix 216.
[0050]
Next, after forming the ITO layer 206a on the surface side of the molybdenum silicide layer 216a, the ITO layer 206a is first patterned to form the pixel electrode 206 as shown in FIG. Thereafter, using the mask when the pixel electrode 206 is formed by patterning as it is or by patterning the molybdenum silicide layer 216a using the pixel electrode 206 itself as a mask, the molybdenum silicide layer 216bb that should constitute the black matrix 216 is formed. Form. Thus, in the patterning step for the layer on the lower layer side of the pixel electrode 206 and the molybdenum silicide layer 216bb, patterning is performed using the mask used for patterning the outer edge of the layer on the upper layer side or the layer on the upper layer side as a mask. I do.
[0051]
As a result, the outer edge 206x of the pixel electrode 206 and the outer edge 216x of the molybdenum silicide layer 216bb coincide with each other, and both have a structure immediately above the data line 202a. In addition, about a subsequent process, since a well-known process is employable, the description is abbreviate | omitted.
[0052]
As described above, according to the method of manufacturing the liquid crystal display device according to this example, when the pixel electrode 206 is formed by patterning, the molybdenum silicide layer 216a is provided on the lower layer side, and the lower layer side is protected. For this reason, when a chlorine-based etchant is used to pattern the ITO layer 206a, even if there is a pit or the like in the upper interlayer insulating film 215, the data line 202a composed of an aluminum layer on the lower layer side by the etchant. Will not be attacked. For this reason, since no disconnection or the like occurs in the data line 202a, the reliability of the liquid crystal display device is improved.
[0053]
Of the regions shown in FIGS. 10A to 10C, the process cross-sectional view shown in the right region is a modification to the above manufacturing method.
[0054]
That is, as shown in FIG. 10B, the molybdenum silicide layer 216a is left inside the second connection hole 215a. For this reason, as shown in FIG. 10C, after the pixel electrode 206 is formed, the pixel electrode 206 made of the ITO layer is conductively connected to the drain region 207 made of silicon through the molybdenum silicide layer 216bb. Therefore, as compared with the case where the pixel electrode 206 and the drain region 107 are directly connected, the contact resistance can be reduced and the display quality can be improved.
[0055]
Note that the active matrix substrate formed by the manufacturing method shown on either the left region or the right region in FIGS. 13A to 13C also has a structure in which the pixel region 206 is on the upper layer side of the black matrix 216. However, the present invention is not limited to this, and the upper limit relationship between the pixel region 206 and the black matrix 216 may be reversed.
[0056]
(Example 5)
FIG. 11 is a schematic plan view showing a part of an active matrix substrate used in a liquid crystal display device according to Embodiment 5 of the present invention, and FIG. 12 is a cross-sectional view taken along the line V-V. Here, parts having functions corresponding to those of the liquid crystal display device according to the fourth embodiment shown in FIGS. 8 and 9 are denoted by the same reference numerals, and detailed description thereof is omitted.
[0057]
Also in the liquid crystal display device of this example, the pixel regions 201ab, 201ba, 201cb, and 201bc (second pixel regions) are adjacent to the pixel region 201bb (first pixel region). Here, a TFT 208 is constituted by a source 204, a gate electrode 205, and a drain 207 in the pixel region 201bb, and a lower layer side interlayer insulating film 213 made of a silicon oxide film is deposited on the surface side of the TFT 208. Yes. A first connection hole 213a and a second connection hole 213b are opened in the lower layer side interlayer insulating film 213, and the data line 202a made of an aluminum layer is electrically connected to the source 204 through the first connection hole 213a. The pixel electrode 206 made of an ITO layer is conductively connected to the drain 207 through the second connection hole 213b.
[0058]
Here, the pixel electrode 206 is formed up to the vicinity of the boundary region between the pixel region 201bb and the adjacent pixel regions 201ab, 201ba, 201bc, and 201cb, and the outer edge 206x is connected to the data lines 202a, 202b, and 202b. It is inside from the formation position of the gate lines 203a, 203b. The liquid crystal display device of this example also has a molybdenum silicide layer 216bb (conductive light shielding layer) having light shielding properties and conductivity on the surface side of the pixel electrode 206. The molybdenum silicide layer 216bb is also connected to the pixel region 201bb. The outer edge 216x is formed on the inner side from the formation position of the data lines 202a and 202b and the gate lines 203a and 203b, and is formed in the vicinity of the boundary area with the adjacent pixel areas 201ab, 201ba, 201bc, and 201cb. Thus, it coincides with the outer edge 206x of the pixel electrode 206. Here, with respect to the width of the molybdenum silicide layer 216bb, it is preferable to increase the width of the pixel region 201bb on the side where the liquid crystal orientation is likely to be disturbed and to narrow the width on the side where the disturbance is less likely to occur. Therefore, in the liquid crystal display device of this example, in order to shield the reverse tilt domain region where the alignment of the liquid crystal is disturbed due to the influence of the electric charge of the data line 202a on the data line 202a side, the molybdenum silicide layer 216bb on the data line 202a side is shielded. The width W1 is set so as to be thicker than the width W2 on the data line 202b side, and even if misalignment occurs, the reverse tilt domain region is reliably covered to maintain high display quality. The aperture ratio is minimized.
[0059]
Also in the liquid crystal display device having such a configuration, since each molybdenum silicide layer 216bb... Is used as a black matrix, the active matrix substrate side formed on the transparent substrate 209 side and the counter substrate 230 side are provided. When facing each other, the molybdenum silicide layer 216bb becomes a margin in the alignment of the counter substrate side black matrix 231 and the alignment accuracy does not become a problem. In addition, since the molybdenum silicide layer 216bb has the same potential as that of the pixel electrode 206, the liquid crystal alignment state is not disturbed, so that high display quality can be obtained. In addition, since the black matrix 216 includes the molybdenum silicide layers 216bb... That are electrically independent for each pixel, the molybdenum silicide layer 216bb and the data line 202a are in a short-circuited state in the pixel region 201bb. However, since only the point defect of display of the pixel region 201bb is limited, the reliability of the liquid crystal display device is high.
[0060]
Next, a part of the manufacturing method of the liquid crystal display device of this example will be obscured with reference to the left side region among the regions shown in FIGS. 13A to 13D are process cross-sectional views illustrating a part of the manufacturing method of the liquid crystal display device of this example.
[0061]
Here, as shown in FIG. 13A, a known method can be adopted for the process until the TFT 208 is formed on the transparent substrate 209, and the description thereof is omitted, but after the TFT 208 is formed. First, after depositing the lower interlayer insulating film 213, the first connection hole 213 a and the second connection hole 213 b are formed in the lower interlayer insulating film 213. Next, an ITO layer 206a for forming the pixel electrode 206 is formed by sputtering.
[0062]
Next, as shown in FIG. 13B, after depositing the molybdenum silicide layer 216a, only the molybdenum silicide layer 216a is patterned. In this state, the molybdenum silicide layer 216a is not yet patterned to the pattern constituting the black matrix 216, while the ITO layer 206a is not patterned to the pattern constituting the pixel electrode 206. .
[0063]
Next, as shown in FIG. 13C, prior to patterning the ITO layer 206a, the edge of the molybdenum silicide layer 216a is patterned to form the molybdenum silicide layer 216bb constituting the black matrix, and then as it is. A pixel electrode 206 is formed by patterning the ITO layer 206a using the same mask. Here, for the purpose of ensuring high etching accuracy, the molybdenum silicide layer 216a is made of CF. 4 While plasma etching is performed by gas, for the ITO layer 206a, following the plasma etching for the molybdenum silicide layer 216a, CH 4 Gas and H 2 Anisotropic dry etching is performed using a gas mixture with gas. As a result, the outer edges 206x and 216x of the pixel electrode 206 and the molybdenum silicide layer 216bb both have the same structure in the vicinity of the boundary region between the pixel region 201bb and the adjacent pixel regions 201ab, 201ba, 201bc, and 201cb. It becomes. In addition, CF 4 Plasma etching with gas can be similarly performed even if a molybdenum silicide layer or a tungsten silicide layer is employed instead of the molybdenum silicide layer 216a.
[0064]
Next, after forming an aluminum layer to form the data lines 202a and 202b, patterning is performed as shown in FIG. 13D to form the data lines 202a.
[0065]
About a subsequent process, since a well-known process is employable, those description is abbreviate | omitted.
[0066]
As described above, according to the method for manufacturing a liquid crystal display device according to this example, even if both the pixel electrode 206 and the black matrix 216 act as electrodes, the outer peripheral range of the pixel electrode 206 and the outer peripheral range of the black matrix 216 are obtained. Since they can be matched with each other, the black matrix 216 can reliably cover the disorder of alignment exerted on the liquid crystal by the potential from these electrodes.
[0067]
In addition, process sectional drawing shown in the right side area | region among the area | regions shown to Fig.13 (a)-(d) is a modification with respect to said manufacturing method.
[0068]
That is, as shown in FIG. 13B, the ITO layer 206a was formed on the surface side of the lower interlayer insulating film 213 in the region a-1 and the region a-2 after the lower interlayer insulating film 213 was formed. Later, the first connection hole 213a and the second metal hole 213b are formed.
[0069]
Next, as shown in FIG. 13B, a molybdenum silicide layer 216a is formed. As a result, the molybdenum silicide layer 216a is conductively connected to the source 204 and the drain 207 of the TFT 208.
[0070]
Next, as shown in FIG. 13C, the molybdenum silicide layer 216a is patterned to form a molybdenum silicide layer 216bb constituting the black matrix 216, and in the regions c-1 and c-2, the first The molybdenum silicide layers 216b and 216c are left inside the connection holes 213a and 213b. Thereafter, using the end portion of the molybdenum silicide layer 216bb as a mask, the ITO layer 206a is patterned to form the pixel electrode 206. As a result, the outer edges 206x and 216x of the pixel electrode 206 and the molybdenum silicide layer 16bb both have the same structure in the vicinity of the boundary region between the pixel region 201bb and the adjacent pixel regions 201ab, 201ba, 201bc, and 201cb. It becomes.
[0071]
Thereafter, as shown in FIG. 13D, the data line 202a is formed on the surface side of the molybdenum silicide layer 216b in the region d-1, and the data line 202a is conductively connected to the source 204 through the molybdenum silicide layer 216bb. Structure.
[0072]
About a subsequent process, since a well-known process is employable, those description is abbreviate | omitted.
[0073]
According to such a manufacturing method, since the data line 202a which is an aluminum layer is connected to the source 204 made of silicon via the molybdenum silicide layer 206b, it is possible to prevent silicon from being mixed by a eutectic reaction with aluminum. Therefore, since the TFT 208 can be formed from a thin silicon thin film, the ON / OFF ratio can be improved.
[0074]
In the region d-2 in FIG. 13D, the pixel electrode 206 made of the ITO layer and the drain 207 made of silicon are conductively connected through the molybdenum silicide layer 206a. The contact resistance can be reduced as compared with the case where they are directly connected to each other, and the display quality can be improved.
[0075]
In the manufacturing method shown on either the left side region or the right side region in FIGS. 13A to 13D, the case where the pixel region 206 is on the lower layer side of the black matrix 216 has been described. The reverse structure is also possible.
[0076]
(Example 6)
FIG. 14 is a schematic plan view showing a part of an active matrix substrate used in a liquid crystal display device according to Embodiment 4 of the present invention, and FIG. 15 is a sectional view taken along the line VI-VI.
[0077]
The basic structure of the liquid crystal display device of this example is the same as that of the liquid crystal display device according to the fourth embodiment, and only the type of liquid crystal filled between the active matrix substrate side and the counter substrate side is used. Corresponding portions are denoted by the same reference numerals and detailed description thereof is omitted.
[0078]
In these drawings, the liquid crystal display device of the present example also has a molybdenum silicide layer 216bb (on the surface side of the pixel electrode 206 having a light shielding property and a conductive property in the pixel region 201bb as in the liquid crystal display device according to the fourth embodiment. The molybdenum silicide layer 216bb is in the boundary region between the pixel region 201bb and the adjacent pixel regions 201ab, 201ba, 201bc, 201cb, and the outer edge 216x is a data line. Just above 202a, 202b and gate lines 203a, 203b, it coincides with the outer edge 206x of the pixel electrode 206.
[0079]
The active matrix substrate having such a configuration is arranged so that the counter substrate 230 faces the active matrix substrate, and a liquid crystal 241 is filled between these substrates. Here, in the liquid crystal display device of this example, since the polymer dispersed liquid crystal is filled, the alignment film is not formed on the surface side of the active matrix substrate and the counter substrate 230. Other configurations are the same as those of the liquid crystal display device according to the fourth embodiment.
[0080]
Also in the liquid crystal display device of this example, the type of liquid crystal is different from that of the liquid crystal display device according to the fourth embodiment, but each of the molybdenum silicide layers 216bb, 216ab, 216ba,... Is used as the black matrix 216. As shown in FIG. 15, the black matrix 231 is not required, or the counter substrate side black matrix 231 only needs to be complementarily formed. Is not a problem. Accordingly, since it is not necessary to provide an unnecessary margin in the widths of the black matrix 216 and the counter substrate side black matrix 231, the aperture ratio of the liquid crystal display device can be increased, and the same as in the liquid crystal display device according to the fourth embodiment. Has an effect.
[0081]
(Example 7)
FIG. 16 is a schematic plan view showing a part of an active matrix substrate used in a liquid crystal display device according to Embodiment 7 of the present invention, and FIG. 17 is a sectional view taken along the line VII-VII.
[0082]
Also in the liquid crystal display device of the present example, the pixel regions defined by the vertical data lines 302a, 302b,... (Signal lines) and the horizontal gate lines 303a, 303b,. In any pixel region, as in the pixel region 301bb (first pixel region), the source 311a to which the data line 302a is conductively connected, the gate electrode 305 to which the gate line 303b is conductively connected, and the pixel electrode 306 are conductively connected. A TFT 308 is configured by the drain 311b. Here, the TFT 308 is functionally similar to the TFT of the liquid crystal display device of the first embodiment, but is configured as a so-called inverted stagger type TFT in the liquid crystal display device of this example. That is, an insulating film is formed on the surface side of the transparent substrate 309 that supports the entire liquid crystal display device, and the gate electrode 305 is formed on the surface thereof. Furthermore, a gate electrode insulating film 305a, a non-doped amorphous silicon layer 310, and amorphous silicon layers (sources 311a and 311b) into which n-type impurities are introduced are formed on the surface side, and this amorphous silicon layer (source 311a, 311b), a source electrode 304a and a drain electrode 307a are formed. Among these, the pixel electrode 306 is conductively connected to the drain electrode 307 a through the interlayer insulating film 313.
[0083]
Further, the liquid crystal display device of this example also has a molybdenum silicide layer 316bb (conductive light shielding layer) having light shielding properties and conductivity on the lower layer side of the pixel electrode 306 on the surface side of the interlayer insulating film 313. The silicide layer 316bb is in the boundary region between the pixel region 301bb and the adjacent pixel regions 301ab, 301ba, 301bc, 301cb, and its outer edge 306x is directly above the data lines 302a, 302b and the gate lines 303a, 303b. It is formed so that it may be located in. Here, the conductive light-shielding layer such as the molybdenum silicide layer 316bb is formed in the same manner in any pixel region, but both are insulated from the pixel electrode and the molybdenum silicide layer in the adjacent pixel region. Is in a state. Since other configurations are the same as those of the liquid crystal display device according to the fourth embodiment, the corresponding portions are denoted by the same reference numerals and the description thereof is omitted.
[0084]
In the liquid crystal display device having such a configuration, although there is a structural difference due to the difference in structure of the TFT 308 from the liquid crystal display device according to the fourth embodiment, the display principle is the same. The same effect as the liquid crystal display device according to the present invention is achieved. For example, since the molybdenum silicide layers 316bb... Formed in the pixel regions 301bb... Are used as the black matrix 316, no black matrix is required on the counter substrate 330 side, or the counter substrate shown in FIG. Only the complementary one that blocks only the light passing through the data lines 302a and 303a, such as the side active matrix 331, may be formed in consideration of the alignment accuracy when the two cane transparent substrates face each other. There is no need to unnecessarily widen the width of the black matrix 316 or the counter substrate side active matrix 331. Moreover, since each molybdenum silicide layer 316bb... Is formed on the same surface side of the transparent substrate 309 as the pixel region 301bb..., The positional relationship is highly accurate, and the data lines 302a, 302b. Since the minimum width can be set corresponding to the width of the gate lines 303a and 303b, the aperture ratio of the liquid crystal display device can be increased. In addition, since the potential of the molybdenum silicide layer 316bb does not disturb the alignment state of the liquid crystal, high display quality can be obtained. In addition, since the outer peripheral range of the pixel electrode 306 and the outer peripheral range of the black matrix 316 can be matched, the black matrix 316 can reliably cover the alignment disorder that the potential from these electrodes exerts on the liquid crystal. There is an effect.
[0085]
(Example 8)
FIG. 18 is a schematic plan view showing a part of an active matrix substrate used in a liquid crystal display device according to Example 8 of the present invention, and FIG. 19 is a cross-sectional view taken along the line VIII-VIII. Here, parts having functions corresponding to those of the liquid crystal display device according to the fourth embodiment shown in FIGS. 8 and 9 are denoted by the same reference numerals.
[0086]
Also in the liquid crystal display device of this example, as shown in FIG. 18, in the pixel region 201bb (first pixel region), the source 204 to which the data line 202a is conductively connected, the gate electrode 205 to which the gate line 203b is conductively connected, The TFT 208 is constituted by the drain 207 to which the pixel electrode 206 is conductively connected. Here, the pixel electrode 206 is a transparent electrode made of ITO as a conductive and light-transmitting material, and is formed over substantially the entire surface of the pixel region 201bb, and ends thereof are the data lines 202a and 202b and the gate. It is expanded until it is located immediately above the lines 203a and 203b. Each pixel electrode 206 has a large overlapping area on the gate line 203a in the previous stage.
[0087]
As shown in FIG. 19, the cross-sectional structure of the pixel region 201bb is an n-type structure except for the channel region 211 in the polycrystalline silicon layer 210 formed on the surface side of the transparent substrate 209 that supports the entire liquid crystal display device. The source 204 and the drain 207 are formed by introducing phosphorus as an impurity. A lower interlayer insulating film 213 made of a silicon oxide film is deposited on the surface side of the TFT 208, and a first connection hole 213a and a second connection hole 213b are opened in the lower layer side interlayer insulation film 213. The data line 202a made of an aluminum layer is conductively connected to the source 204 through the first connection hole 213a.
[0088]
On the other hand, a stacked electrode layer 214 made of ITO as a conductive and light transmissive material is conductively connected to the drain 207 through the second connection hole 213b. Here, the surface of the lower interlayer insulating film 213 reflects irregularities corresponding to the shape of the TFT 208, but the stacked electrode layer 214 is on the flat region 208 a where the TFT 208 is not formed (the TFT 208 is not formed). It is extended to the area). Therefore, the surface of the stacked electrode layer 214 on the region 208a is flat.
[0089]
Further, in this liquid crystal display device, an upper interlayer insulating film 215 made of a silicon oxide film is formed on the surface side of the transparent substrate 209, and a pixel electrode 206 is formed on the surface side thereof. Here, the pixel electrode 206 is conductively connected to the stacked electrode layer 214 through the connection hole 215a of the upper interlayer insulating film 215. The connection hole 215a is formed on the flat region 208a where the TFT 208 is not formed. Is formed. For this reason, the pixel electrode 206 is conductively connected to the flat region of the stacked electrode layer 214. Note that, as the upper interlayer insulating film 215, a polyimide layer or the like may be used to planarize the surface, thereby further improving the orientation of the liquid crystal.
[0090]
In this example, liquid crystal is sealed between a transparent substrate 209 on which a matrix array is formed and a transparent substrate (not shown) on the other side on which a color filter and a common electrode are formed to constitute a liquid crystal display device. Is done. Then, the potential generated between the common electrode and each pixel electrode 206 is controlled by signals transmitted through the data lines 202a, 202b... And the gate lines 203a, 203b. Information is displayed by changing the orientation state. Here, a potential is applied to the pixel electrode 206 via the drain 207 of the TFT 208 and the stacked electrode layer 215.
[0091]
In the liquid crystal display device of this example, a molybdenum silicide layer 216bb (conductive light shielding layer) having light shielding properties and conductivity is provided on the surface side of the upper interlayer insulating film 215 and on the lower layer side of the pixel electrode 206. The molybdenum silicide layer 216bb is formed in the boundary region between the pixel region 201bb and the adjacent pixel regions 201ab, 201ba, 201bc, and 201cb, and the outer edge 216x of the molybdenum silicide layer 216bb is the data lines 202a and 202b and the gate line 203a. , 203b, and coincides with the outer edge 206x of the pixel electrode 206. Here, the conductive light shielding layer such as the molybdenum silicide layer 216bb is similarly formed in any pixel region, but any molybdenum silicide layer 216ab, 216ba in the adjacent pixel region 201ab, 201ba, 201cb, 201bc. The molybdenum silicide layer 216bb is also insulated and isolated at the positions directly above the data lines 202a and 202b and the gate lines 203a and 203b in the outer end edges 216x of 216bc and 216cb.
[0092]
In the liquid crystal display device of this example having such a configuration, since each molybdenum silicide layer 216bb... Is used as a black matrix, the active matrix substrate formed on the transparent substrate 209 side as shown in FIG. When the side and the counter substrate 230 face each other, the molybdenum silicide layer 216bb becomes a margin in the alignment of the counter substrate side black matrix 231, and the alignment accuracy does not become a problem. In addition, since the molybdenum silicide layer 216bb has the same potential as that of the pixel electrode 206, the liquid crystal alignment state is not disturbed, so that high display quality can be obtained. In addition, since the black matrix 216 includes the molybdenum silicide layers 216bb... That are electrically independent for each pixel, the molybdenum silicide layer 216bb and the data line 202a are in a short-circuited state in the pixel region 201bb. However, since only the point defect of display of the pixel region 201bb is limited, the reliability of the liquid crystal display device is high.
[0093]
In the liquid crystal display device of this example, the data line 202a is formed on the lower interlayer insulating film 213 and is conductively connected to the source 204 of the thin film transistor 208 through the first connection hole 213a. The electrode 206 is formed on the upper interlayer insulating film 215 while being stacked on the stacked electrode layer 214 as a pad. In other words, since the data line 202a and the pixel electrode 206 are formed on different layers, there is no risk of short circuit. Accordingly, since the end portion 206x of the pixel electrode 206 can be disposed up to the position above the data line 202a, the vicinity of the data line 202a can also be used as a display portion. Therefore, the aperture ratio of the pixel region 201bb is high.
[0094]
Further, since the pixel electrode 206 exhibits a shielding effect against the data line 202a, the potential of the data line 202a does not disturb the alignment of the liquid crystal. Therefore, the display quality is improved. Furthermore, since the stacked electrode layer 214 has conductivity, there is no hindrance in forming the matrix array, and unlike the case where the metal layer is used as the stacked electrode layer, the stacked electrode layer 214 made of ITO is used. Is transparent, even if the stacked electrode layer 214 is extended so that the pixel region 206 is easily conductively connected, the aperture ratio of the pixel region 201bb is not sacrificed. In addition, since the pixel electrode 206 is in a state of being stacked through the stacked electrode layer 214, the connection holes 213b and 215a of the lower layer side and upper layer side interlayer insulating films 213 and 215 are both structures having a low aspect ratio. Therefore, the reliability of the conductive connection portion inside the connection holes 213b and 215a is high.
[0095]
In this example, since ITO is used for the stacked electrode layer 214 as in the pixel electrode 206, the connection resistance between the stacked electrode layer 214 and the pixel electrode 206 is low. Therefore, the resistance component between the drain 207 and the pixel electrode 206 can be maintained at a low level. Furthermore, the surface side of the stacked electrode layer 214 and the upper interlayer insulating film 215 has irregularities reflecting the shape of the TFT 208, but the TFT 208 is formed in the connection hole 215 a of the upper interlayer insulating film 215. The contact area between the stacked electrode layer 214 and the pixel electrode 206 is high and the contact resistance is low. Such a connection structure also has an effect of improving the alignment state of the liquid crystal by raising the flat portion and flattening the surface of the pixel electrode 206.
[0096]
Further, since the pixel region 201bb is miniaturized as the liquid crystal display device becomes higher in definition, the display capacity in the pixel region 201bb is reduced, and the TFT 208 having a high off-resistance is configured to reduce the leakage current. The display voltage tends to decrease during the non-selection period of the gate line 203b, and the display retention characteristic tends to be low. However, in the liquid crystal display device of this example, the end of the pixel electrode 206 is located above the previous gate line 203a, and a charge storage capacitor is formed between them. For this reason, during the selection period of the pixel region 201bb, using the fact that the previous gate line 203a is in the non-selection period and the reference potential is applied to the gate line 203a, charges are accumulated in the charge accumulation capacitor The retention characteristic of the liquid crystal applied voltage in the pixel region 201bb can also be improved. In addition, in this example, since the pixel electrode 206 is formed to have a wide overlapping area on the side of the previous gate electrode 203a, the effect of improving the holding characteristics is remarkable.
[0097]
Example 9
20 is a schematic plan view showing a part of an active matrix substrate used in a liquid crystal display device according to Embodiment 9 of the present invention, and FIG. 21 is a cross-sectional view taken along the line IX-IX. Here, the portions having functions corresponding to those of the liquid crystal display device according to the fourth embodiment shown in FIGS. 8 and 9 or the portions of the liquid crystal display device according to the eighth embodiment shown in FIGS. And a detailed description thereof will be omitted.
[0098]
In these drawings, in the pixel region 201bb, a TFT 208 is configured by a source 204 to which a data line 202a is conductively connected, a gate electrode 205 to which a gate line 203b is conductively connected, and a drain 207 to which a pixel electrode 206 is conductively connected. . Here, the pixel electrode 206 is a transparent electrode made of ITO as a conductive and light-transmitting material, and is formed over substantially the entire surface of the pixel region 201bb, and ends thereof are the data lines 202a and 202b and the gate. It is expanded until it is located immediately above the lines 203a and 203b. Each pixel electrode 206 has a large overlapping area on the gate line 203a in the previous stage.
[0099]
In the cross-sectional structure of the pixel region 201bb, a source 204 and a drain 207 are formed in a polycrystalline silicon layer 210 formed on the surface side of the transparent substrate 209 except for the channel region 211. A lower interlayer insulating film 213 made of a silicon oxide film is deposited on the surface side of the TFT 208, and a first connection hole 213a and a second connection hole 213b are opened in the lower layer side interlayer insulation film 213. The data line 202a made of an aluminum layer is conductively connected to the source 204 through the first connection hole 213a.
[0100]
On the other hand, the stacked electrode layer 214 is conductively connected to the drain 207 through the second connection hole 213b. Here, the surface of the lower interlayer insulating film 213 reflects irregularities corresponding to the shape of the TFT 208, but the stacked electrode layer 215 is formed on the flat region 208 a where the TFT 208 is not formed (the TFT 208 is not formed). It is extended to the area). Therefore, the surface of the stacked electrode layer 214 on the region 208a is flat. Further, an upper interlayer insulating film 215 made of a silicon oxide film is formed on the surface side of the transparent substrate 209, and a pixel electrode 206 is formed on the surface side thereof. The pixel electrode 206 is conductively connected to the stacked electrode layer 214 via the connection hole 215a of the upper interlayer insulating film 215. The connection hole 215a is formed on a flat region 208a where the TFT 208 is not formed. ing. For this reason, the pixel electrode 206 is conductively connected to the flat region of the stacked electrode layer 214.
[0101]
In the liquid crystal display device of this example, the data line 202a is a first data line 202a on the lower layer side formed of an aluminum layer. 1 And a second data line 202a on the upper layer side made of a molybdenum silicide layer 2 The redundant wiring structure is configured as follows. On the other hand, the stacked electrode layer 214 is also composed of a first stacked electrode layer 214a on the lower layer side made of an aluminum layer and a second stacked electrode layer 214b on the upper layer side made of a molybdenum silicide layer. In addition, the source layer 202a and the stacked electrode layer 214 are in the same layer, and the first data line 202a. 1 And the first stacked electrode layer 214a are formed simultaneously, and the second data line 202a is formed. 2 And the second stacked electrode layer 214b are formed simultaneously. Note that the second data line 202a 2 In addition to molybdenum silicide, titanium silicide, tungsten silicide, tantalum silicide, titanium, tungsten, and other materials that do not dissolve in the etchant used when patterning the pixel electrode 206 are used as materials for forming the second stacked electrode layer 214b. Tantalum, titanium nitride, or the like can be used.
[0102]
In the liquid crystal display device of this example, a molybdenum silicide layer 216bb (conductive light shielding layer) having light shielding properties and conductivity is provided on the surface side of the upper interlayer insulating film 215 and on the lower layer side of the pixel electrode 206. The molybdenum silicide layer 216bb is formed in the boundary region between the pixel region 201bb and the adjacent pixel regions 201ab, 201ba, 201bc, and 201cb, and the outer edge 216x of the molybdenum silicide layer 216bb is the data lines 202a and 202b and the gate line 203a. , 203b, and coincides with the outer edge 206x of the pixel electrode 206. Here, the conductive light shielding layer such as the molybdenum silicide layer 216bb is similarly formed in any pixel region, but any molybdenum silicide layer 216ab, 216ba in the adjacent pixel regions 201ab, 201ba, 201cb, 201bc. The molybdenum silicide layer 216bb is insulatively isolated at the positions immediately above the data lines 202a and 202b and the gate lines 203a and 203b, along with the outer edges 216x of 216cb and 216bc.
[0103]
In the liquid crystal display device of this example having such a configuration, each molybdenum silicide layer 216bb... Is used as a black matrix, and therefore, the active matrix substrate side formed on the transparent substrate 209 side and the counter substrate side. The positioning accuracy is not a problem when facing each other. In addition, since the molybdenum silicide layer 216bb has the same potential as that of the pixel electrode 206, the liquid crystal alignment state is not disturbed, so that high display quality can be obtained. In addition, since the black matrix 216 includes the molybdenum silicide layers 216bb... That are electrically independent for each pixel, the molybdenum silicide layer 216bb and the data line 202a are in a short-circuited state in the pixel region 201bb. However, since only the point defect of display of the pixel region 201bb is limited, the reliability of the liquid crystal display device is high.
[0104]
Further, in the liquid crystal display device of this example, the data line 202a has a redundant wiring structure, so that its reliability is high. In addition, the stacked electrode layer 214 is also composed of a first stacked electrode layer 214a formed of an aluminum layer and a second stacked electrode layer 214b formed of a molybdenum silicide layer. Since the conductive layer is electrically connected to the first stacked electrode layer 214a formed of the aluminum layer via the second stacked electrode layer 214b formed of the molybdenum silicide layer, the molybdenum silicide layer includes the ITO layer and the aluminum layer. Therefore, the contact resistance is reduced. Moreover, since the second stacked electrode layer 214b on the upper layer side is made of molybdenum silicide, the stacked electrode layer 214 is not affected by the etchant when the pixel electrode 206 is formed by etching.
[0105]
Furthermore, since the data line 202a and the pixel electrode 206 are formed on different layers, there is no risk of short circuit. Accordingly, since the end portion 206x of the pixel electrode 206 can be disposed up to the position above the data line 202a, the aperture ratio as much as possible can be ensured. Further, since the pixel electrode 206 exhibits a shielding effect against the data line 202a, the potential of the data line 202a does not disturb the alignment of the liquid crystal. Therefore, the display quality is improved.
[0106]
Further, since the pixel electrode 206 is stacked through the stacked electrode layer 214, the connection holes 213b and 215a of the lower layer side and upper layer side interlayer insulating films 213 and 215 both have a low aspect ratio structure. Therefore, the reliability of the conductive connection part inside the connection holes 213b and 215a is high. In addition, the surface side of the stacked electrode layer 214 and the upper interlayer insulating film 215 has irregularities reflecting the shape of the TFT 208, but the connection hole 215a of the upper interlayer insulating film 215 has the TFT 208 formed therein. The contact area between the stacked electrode layer 214 and the pixel electrode 206 is high and the contact resistance is low. Such a connection structure also has an effect of improving the alignment state of the liquid crystal by raising the flat portion and flattening the surface of the pixel electrode 206.
[0107]
Further, in the liquid crystal display device of this example, the end of the pixel electrode 206 is located above the previous gate line 203a, and the pixel electrode 206 has a wide overlapping area on the previous gate electrode 203a side. Since it is formed, the effect of improving the holding characteristics is remarkable.
[0108]
(Example 10)
FIG. 22 is a schematic plan view showing a part of an active matrix substrate used in the liquid crystal display device according to Example 10 of the present invention, and FIG. 23 is a sectional view taken along line XX. Here, portions having functions corresponding to those of the liquid crystal display device according to the first embodiment shown in FIGS. 1 and 2 are denoted by the same reference numerals, and detailed description thereof is omitted.
[0109]
Also in the liquid crystal display device of this example, vertical data lines 102a, 102b... (Signal lines) and horizontal gate lines 103a, 103b... (Scan lines) are arranged in a lattice pattern. Each of the pixel regions 101aa, 101ab, 101ac, 101ba, 101bb,... Is partitioned to form a matrix array. Among them, in the pixel region 101bb, a TFT 104 is constituted by the source 104 to which the data line 102a is conductively connected, the gate electrode 105 to which the gate line 103b is conductively connected, and the drain 107 to which the pixel electrode 106 is conductively connected. Here, the pixel electrode 106 is a transparent electrode made of ITO as a conductive and light transmissive material, and is formed over substantially the entire surface of the pixel region 101bb. Here, a lower interlayer insulating film 113 made of a silicon oxide film is deposited on the front surface side of the TFT 1008, and a first connection hole 113a and a second connection hole 113b are opened in the lower interlayer insulating film 113. The data line 102a made of an aluminum layer is conductively connected to the source 104 through the first connection hole 113a. On the other hand, the pixel electrode 106 is conductively connected to the drain 107 through the second connection hole 113b. Further, an upper interlayer insulating film 115 made of a silicon oxide film is formed on the surface side of the transparent substrate 109, and a molybdenum silicide layer 116bb is formed on the surface side thereof. Here, the molybdenum silicide layer 116bb is conductively connected to the pixel electrode 106 through the connection hole 115a of the upper interlayer insulating film 115, and the connection hole 115a is formed as a flat region 108a in which the TFT10 is not formed. It is formed at a position diagonal to the formation position of TFT10 in the pixel region 102bb. For this reason, the molybdenum silicide layer 116bb is conductively connected to the flat region of the pixel electrode 106.
[0110]
Further, in the liquid crystal display device of this example, the gate electrode 105 is 1 × 10 10 in the polycrystalline silicon layer. 20 / Cm 3 It has a two-layer structure of a lower gate electrode layer 105a having a thickness of 1500 angstroms or less in which phosphorus is diffused and an upper gate electrode layer 105b composed of a molybdenum silicide layer having a thickness of 2000 angstroms or less. . In the gate electrode having such a two-layer structure, after a polycrystalline silicon film is first formed to a thickness of 1000 angstroms, it is diffused at a temperature condition of 850 ° C. using phosphorus oxychloride in an oxygen and nitrogen atmosphere. After the lower gate electrode layer 105a is formed, a 2000 angstrom molybdenum silicide layer is formed by sputtering and the upper gate electrode layer 105b is laminated. 4 −O 2 The dry etching is performed using a system gas. Here, when the composition formula of molybdenum silicide constituting the upper gate electrode 105b is expressed by MoSix, the value of X is preferably set to 2.0 to 3.5, and is larger than this range. In the case of (2), the resistance value becomes large, and the vicinity of 2.5 is suitable for preventing the occurrence of cracks. In place of molybdenum silicide, tungsten silicide or titanium silicide can also be employed.
[0111]
In the liquid crystal display device of this example having such a configuration, each molybdenum silicide layer 116bb... Is used as the black matrix 116. Therefore, the active matrix substrate side formed on the transparent substrate 109 side and the counter substrate When facing the side, the molybdenum silicide layer 116bb becomes a margin in the alignment of the counter substrate side black matrix, and the alignment accuracy does not become a problem. In addition, since the potential of the molybdenum silicide layer 116bb is in the state where the same potential as that of the pixel electrode 106 is applied, the alignment state of the liquid crystal is not disturbed, so that high display quality can be obtained. In addition, since the black matrix 116 is in an electrically independent state for each pixel, even if the molybdenum silicide layer 116bb and the data line 102a are short-circuited in the pixel region 101bb, the black matrix 116 remains a display point defect. In the liquid crystal display device of this example, the gate electrode 105 includes a lower gate electrode layer 105a having a thickness of 1500 angstroms or less obtained by diffusing phosphorus in the polycrystalline silicon layer, and a molybdenum silicide layer having a thickness of 2000 angstroms or less. Although the polycide structure with the upper gate electrode layer 105b composed of the above is adopted, the film thickness and the amount of introduced impurities are optimized to prevent the occurrence of cracks, so the gate electrode 105 and the gate line 103a , 103b is realized. Further, it is possible to prevent the lower-layer side interlayer insulating film 113 and the upper-layer side interlayer insulating film 115 from being cracked.
[0112]
Further, in this example, the surface side of the upper interlayer insulating film 115 has irregularities reflecting the shape of the TFT10, but the TFTl08 is formed in the connection hole 115a of the upper interlayer insulating film 115. Since the flat region 108a is formed at a position diagonal to the formation position of the TFT10 in the pixel region 102bb, the reliability of the contact between the molybdenum silicide layer 116bb and the pixel electrode 106 is high.
[0113]
(Example 11)
FIG. 24 is a schematic plan view showing a part of an active matrix substrate used in the liquid crystal display device according to Example 11 of the present invention, and FIG. 25 is a cross-sectional view taken along the line XI-XI. Here, parts having functions corresponding to those of the liquid crystal display device according to the eighth embodiment shown in FIGS. 18 and 19 are denoted by the same reference numerals, and detailed description thereof is omitted.
[0114]
Also in the liquid crystal display device of this example, in the pixel region 201bb, phosphorus as an n-type impurity is introduced into the polycrystalline silicon layer 210 formed on the surface side of the transparent substrate 209 except for the channel region 211, A source 204 and a drain 207 are formed. A lower interlayer insulating film 213 made of a silicon oxide film is deposited on the surface side of the TFT 208, and a first connection hole 213a and a second connection hole 213b are opened in the lower layer side interlayer insulation film 213. The data line 202a is conductively connected to the source 204 through the first connection hole 213a.
[0115]
On the other hand, a stacked electrode layer 214 made of a chromium layer as a metal wiring layer having acid resistance is conductively connected to the drain 207 through the second connection hole 213b. Here, regarding the relationship between the formation position of the connection hole 213 b and the formation position of the connection hole 215 a, the connection hole 215 a is located between the connection hole 213 b and the gate electrode 205.
[0116]
In the liquid crystal display device of this example, a molybdenum silicide layer 216bb (conductive light shielding layer) having light shielding properties and conductivity is provided on the surface side of the upper interlayer insulating film 215 and on the lower layer side of the pixel electrode 206. The molybdenum silicide layer 216bb is formed in the boundary region between the pixel region 201bb and the adjacent pixel regions 201ab, 201ba, 201bc, and 201cb, and the outer edge 216x of the molybdenum silicide layer 216bb is the data lines 202a and 202b and the gate line 203a. , 203b, and coincides with the outer edge 206x of the pixel electrode 206. Here, the conductive light shielding layer such as the molybdenum silicide layer 216bb is similarly formed in any pixel region, but any molybdenum silicide layer 216ab, 216ba in the adjacent pixel regions 201ab, 201ba, 201cb, 201bc. The molybdenum silicide layer 216bb is insulatively isolated at the positions immediately above the data lines 202a and 202b and the gate lines 203a and 203b, along with the outer edges 216x of 216cb and 216bc.
[0117]
Further, in the liquid crystal display device of this example, a drive circuit for driving the active matrix array is also formed on the surface side of the transparent substrate 209 with a CMOS circuit as shown in FIGS. Here, FIG. 26 is a sectional view of the CMOS circuit of the drive circuit, and FIG. 27 is a plan view thereof.
[0118]
In these figures, an n-channel TFT 410 and a p-channel TFT 420 are formed at the same time as the active matrix side. On the active matrix side, the gate electrode 205, the data line 202a, and the pixel electrode 206 are disposed below each layer. Using the side interlayer insulating film 213 or the upper layer side interlayer insulating film 215, a multilayer wiring structure is also formed on the drive circuit side. In other words, the drive circuit side and the active matrix side are formed with the aid of the respective processes up to the formation process of the drive circuit side gate electrode 441, the drive circuit side gate electrode wiring layer 442 and the lower layer side interlayer insulating film 213. Thereafter, after the source lines 411 and 421 on the driving circuit side are formed, the upper layer side inter-layer insulating film 215 is formed. Then, connection holes 415a and 415b are formed in the upper interlayer insulating film 215 and the lower interlayer insulating film 213, and the aluminum wiring layer 430 is connected to the n-channel TFT 410 and the p-channel via these connection holes 415a and 415b. The drains 417 and 427 of the type TFT 420 are conductively connected. The surface protective layer 230 is formed on the surface side of the aluminum wiring layer 430.
[0119]
Also in the liquid crystal display device of this example having such a configuration, since each molybdenum silicide layer 216bb... Is used as a black matrix, in addition to the same effects as the liquid crystal display device according to the eighth embodiment, Also has the effect. That is, on the active matrix side, the gate electrode 205, the data line 202a, and the pixel electrode 206 have n-channels by utilizing the lower interlayer insulating film 213 or the upper interlayer insulating film 215 between the respective layers. Since the aluminum wiring layer 430 for the drains 417 and 427 of the type TFT 410 and the p-channel type TFT 420 is formed with a multilayer wiring structure, problems such as a short circuit between the wiring layers do not occur. In addition, since it has a multilayer wiring structure, the area required to form a driver circuit including an n-channel TFT 410 and a p-channel TFT 420 can be reduced. If the substrate area is the same, the pixel region can be expanded. If the area on the pixel side is the same, the entire substrate, that is, the liquid crystal display device can be reduced in size.
[0120]
【The invention's effect】
As described above, it is formed on at least one boundary region side with a pixel region adjacent to the pixel region, insulated from the data line and the gate line, and conductively connected to the pixel electrode of the first pixel region. The conductive light shielding layer in the pixel region is arranged so as to overlap the gate line and the pixel electrode, so that light leakage is prevented between the conductive light shielding layer and the gate line. Thus, the aperture ratio can be improved without sacrificing display quality or reliability.
[Brief description of the drawings]
FIG. 1 is a plan view showing a part of a matrix array of a liquid crystal display device according to Embodiment 1 of the present invention.
FIG. 2 is a cross-sectional view taken along the line II of FIG.
FIG. 3 is a plan view showing a part of a matrix array of a liquid crystal display device according to Embodiment 2 of the present invention.
4 is a cross-sectional view taken along line II-II in FIG.
FIG. 5 is a plan view showing a part of a matrix array of a liquid crystal display device according to Embodiment 3 of the present invention.
6 is a cross-sectional view taken along line III-III in FIG.
FIG. 7 is a schematic plan view of a matrix array of a liquid crystal display device according to a modification of Example 3 of the present invention.
FIG. 8 is a plan view showing a part of a matrix array of a liquid crystal display device according to Embodiment 4 of the present invention.
9 is a cross-sectional view taken along line IV-IV in FIG.
10A to 10C are process cross-sectional views illustrating a part of the manufacturing method of the liquid crystal display device illustrated in FIG. 8;
FIG. 11 is a plan view showing a part of a matrix array of a liquid crystal display device according to Embodiment 5 of the present invention.
12 is a cross-sectional view taken along line VV in FIG.
13A to 13D are process cross-sectional views illustrating a part of the manufacturing method of the liquid crystal display device illustrated in FIG.
FIG. 14 is a plan view showing a part of a matrix array of a liquid crystal display device according to Embodiment 6 of the present invention.
15 is a cross-sectional view taken along line VI-VI in FIG.
FIG. 16 is a plan view showing a portion of a matrix array of a liquid crystal display device according to Embodiment 7 of the present invention;
17 is a cross-sectional view taken along line VII-VII in FIG.
FIG. 18 is a plan view showing a part of a matrix array of a liquid crystal display device according to Embodiment 8 of the present invention;
19 is a cross-sectional view taken along line VIII-VIII in FIG.
FIG. 20 is a plan view showing a part of a matrix array of a liquid crystal display device according to Embodiment 9 of the present invention;
21 is a cross-sectional view taken along line IX-IX in FIG.
FIG. 22 is a plan view showing a part of a matrix array of a liquid crystal display device according to Embodiment 10 of the present invention.
23 is a cross-sectional view taken along line XX in FIG.
FIG. 24 is a plan view showing a part of a matrix array of a liquid crystal display device according to an eleventh embodiment of the present invention;
25 is a cross-sectional view taken along line XI-XI in FIG. 24. FIG.
FIG. 26 is a cross-sectional view showing a partial configuration of a drive circuit formed on the same substrate as the matrix array of the liquid crystal display device according to Embodiment 11 of the present invention;
FIG. 27 is a plan view showing a partial configuration of a drive circuit formed on the same substrate as the matrix array of the liquid crystal display device according to Embodiment 11 of the present invention;
FIG. 28 is a plan view showing a part of a matrix array of a conventional liquid crystal display device.
29 is a cross-sectional view taken along line XII-XII in FIG.
FIG. 30 is a plan view showing a part of a matrix array of a liquid crystal display device according to a comparative example.
31 is a cross-sectional view taken along line XIIII-XIIII in FIG. 30. FIG.

Claims (5)

基板上にデータ線およびゲート線によって区画形成された各画素領域のうちの第１の画素領域には、前記データ線と前記ゲート線に導電接続された薄膜トランジスタと、画素電極と、この画素領域に隣接する第２の画素領域との少なくとも１つの境界領域側に形成され、前記データ線および前記ゲート線から絶縁分離されると共に、前記第１の画素領域の画素電極に導電接続される導電性遮光層とを有し、
前記第１の画素領域の導電性遮光層は、前記ゲート線および前記画素電極に重なるように配置されて成り、
前記画素電極と前記導電性遮光層とは、その両者の間に形成される層間絶縁膜に形成した接続孔を介して導電接続していることを特徴とする液晶表示装置。A first pixel region of each pixel region partitioned and formed by a data line and a gate line on the substrate includes a thin film transistor conductively connected to the data line and the gate line, a pixel electrode, and the pixel region. Conductive light-shielding formed on at least one boundary region side with an adjacent second pixel region, insulated and separated from the data line and the gate line, and conductively connected to the pixel electrode of the first pixel region And having a layer
The conductive light-shielding layer of the first pixel region is disposed so as to overlap the gate line and the pixel electrode,
The liquid crystal display device, wherein the pixel electrode and the conductive light shielding layer are conductively connected through a connection hole formed in an interlayer insulating film formed therebetween. 前記導電性遮光層は、その外端縁が前記ゲート線上にあることを特徴とする請求項１に記載の液晶表示装置。  The liquid crystal display device according to claim 1, wherein an outer edge of the conductive light shielding layer is on the gate line. 前記第１の画素領域は、前記第２の画素領域とのいずれの境界域側にも前記導電性遮光層を有し、この導電性遮光層によって、前記第１の画素領域は前記第２の画素領域から区画されていることを特徴とする請求項１に記載の液晶表示装置。  The first pixel region has the conductive light-shielding layer on any boundary region side with the second pixel region, and the first pixel region becomes the second pixel region by the conductive light-shielding layer. The liquid crystal display device according to claim 1, wherein the liquid crystal display device is partitioned from a pixel region. 前記第１の画素領域は、前記第２の画素領域との境界域のうちの２つの境界領域側に前記導電性遮光層を有し、この導電性遮光層および他の２つの境界領域側の導電性遮光層によって前記第２の画素領域から区画されていることを特徴とする請求項１に記載の液晶表示装置。  The first pixel region has the conductive light shielding layer on two boundary region sides of the boundary region with the second pixel region, and the conductive pixel layer and the other two boundary region sides. The liquid crystal display device according to claim 1, wherein the liquid crystal display device is partitioned from the second pixel region by a conductive light shielding layer. 前記第１の画素領域の導電性遮光層は、層間絶縁膜を介して前記ゲート線の幅方向に跨って形成されていることを特徴とする請求項１に記載の液晶表示装置。  The liquid crystal display device according to claim 1, wherein the conductive light-shielding layer in the first pixel region is formed across the width direction of the gate line via an interlayer insulating film.
JP2002145276A 1991-11-29 2002-05-20 Liquid crystal display Expired - Lifetime JP3733344B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002145276A JP3733344B2 (en) 1991-11-29 2002-05-20 Liquid crystal display

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP31691691 1991-11-29
JP4-219428 1992-08-18
JP3-316916 1992-08-18
JP21942892 1992-08-18
JP2002145276A JP3733344B2 (en) 1991-11-29 2002-05-20 Liquid crystal display

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP36462198A Division JP3487204B2 (en) 1991-11-29 1998-12-22 Liquid crystal display device and active matrix substrate for liquid crystal display device

Publications (2)

Publication Number Publication Date
JP2003057675A JP2003057675A (en) 2003-02-26
JP3733344B2 true JP3733344B2 (en) 2006-01-11

Family

ID=27330299

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002145276A Expired - Lifetime JP3733344B2 (en) 1991-11-29 2002-05-20 Liquid crystal display

Country Status (1)

Country Link
JP (1) JP3733344B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8305507B2 (en) * 2005-02-25 2012-11-06 Samsung Display Co., Ltd. Thin film transistor array panel having improved storage capacitance and manufacturing method thereof
KR101430526B1 (en) 2006-12-28 2014-08-19 삼성디스플레이 주식회사 Display substrate and display apparatus having the same
KR101697703B1 (en) * 2012-01-18 2017-01-19 삼성디스플레이 주식회사 Display apparatus and method of manufacturing the same
KR101808611B1 (en) * 2017-01-11 2017-12-14 삼성디스플레이 주식회사 Display apparatus and method of manufacturing the same

Also Published As

Publication number Publication date
JP2003057675A (en) 2003-02-26

Similar Documents

Publication Publication Date Title
EP0569601B1 (en) Liquid crystal display and method of manufacturing same
EP1180716B1 (en) Thin film semiconductor device and liquid crystal display unit, and fabrication methods thereof
US8107028B2 (en) Display device having improved step coverage for thin film transistors
JP5379824B2 (en) Thin film transistor substrate for liquid crystal display device and manufacturing method thereof
US6141066A (en) Liquid crystal display device with active matrix substrate using source/drain electrode as capacitor conductor
JP3307181B2 (en) Transmissive display
US6259200B1 (en) Active-matrix display apparatus
US20030071930A1 (en) Active matrix type display
JP3669082B2 (en) Thin film transistor array for liquid crystal display elements
US6275278B1 (en) Liquid crystal display device and method of making same
JP3733344B2 (en) Liquid crystal display
KR20040055688A (en) Manufacturing method for electrooptical substrate, electrooptical apparatus, and manufacturing method for same
JPH08160454A (en) Liquid crystal display device
JP3407695B2 (en) Liquid crystal display device and active matrix substrate
JP3269472B2 (en) Liquid crystal display
JP3452052B2 (en) Liquid crystal display device and method of manufacturing the same
JP3213885B2 (en) Liquid crystal display
JP3487222B2 (en) Liquid crystal display device and active matrix substrate for liquid crystal display device
JPH06160901A (en) Liquid crystal display device
JP3216051B2 (en) Liquid crystal display
JP3408766B2 (en) Liquid crystal display
JP3487204B2 (en) Liquid crystal display device and active matrix substrate for liquid crystal display device
JP3036078B2 (en) Liquid crystal display
JPH1152421A (en) Liquid crystal display device
JPH0611728A (en) Liquid crystal display device and its production

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040113

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040217

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040315

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20040406

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20040430

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051017

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091021

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101021

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101021

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111021

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121021

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121021

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131021

Year of fee payment: 8

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131021

Year of fee payment: 8