JP3487222B2 - The active matrix substrate for a liquid crystal display device and a liquid crystal display device - Google Patents

The active matrix substrate for a liquid crystal display device and a liquid crystal display device

Info

Publication number
JP3487222B2
JP3487222B2 JP18374099A JP18374099A JP3487222B2 JP 3487222 B2 JP3487222 B2 JP 3487222B2 JP 18374099 A JP18374099 A JP 18374099A JP 18374099 A JP18374099 A JP 18374099A JP 3487222 B2 JP3487222 B2 JP 3487222B2
Authority
JP
Japan
Prior art keywords
layer
liquid crystal
conductive
display device
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP18374099A
Other languages
Japanese (ja)
Other versions
JP2000029075A (en
Inventor
孝 井上
睦 松尾
一夫 湯田坂
清彦 金井
克己 長瀬
Original Assignee
セイコーエプソン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP31691691 priority Critical
Priority to JP21942892 priority
Priority to JP3-316916 priority
Priority to JP4-219428 priority
Application filed by セイコーエプソン株式会社 filed Critical セイコーエプソン株式会社
Priority to JP18374099A priority patent/JP3487222B2/en
Publication of JP2000029075A publication Critical patent/JP2000029075A/en
Application granted granted Critical
Publication of JP3487222B2 publication Critical patent/JP3487222B2/en
Anticipated expiration legal-status Critical
Application status is Expired - Lifetime legal-status Critical

Links

Description

【発明の詳細な説明】 【0001】 【発明の属する技術分野】本発明は液晶表示装置に関し、特に、アクティブマトリクス基板の側に形成したブラックマトリクスのような遮光層の構造技術に関する。 BACKGROUND OF THE INVENTION [0001] [Technical Field of the Invention The present invention relates to a liquid crystal display device, particularly to construction techniques of the light-shielding layer such as a black matrix formed on the side of the active matrix substrate. 【0002】 【従来の技術】代表的なフラットパネル型ディスプレイである液晶表示装置においては、図28および図29に示すように、画像信号を供給するデータ線(ソース線) [0002] In the liquid crystal display device which is a typical flat panel display, as shown in FIGS. 28 and 29, and supplies the image signal data lines (source lines)
502a、502b・・・および走査信号を伝達するゲート線503a、503b・・・・が格子状に配置されて、各画素領域501aa、501ab・・・が区画形成された一方側の透明基板と、共通電極533が形成された他方側の透明基板530(対向基板)との間に液晶540が封入されており、共通電極533と各画素領域501aa、501ab・・・の画素電極515506 502a, 502b · · · and the scanning signal gate line 503a for transmitting, 503b · · · · are arranged in a grid pattern, each pixel region 501Aa, and one side of the transparent substrate 501Ab · · · are partitioned and formed, liquid crystal 540 is sealed between the common electrode 533 is formed the other side transparent substrate 530 (a counter substrate), the common electrode 533 and each of the pixel regions 501aa, 501ab ··· pixel electrode 515506
との間に薄膜トランジスタ(TFT)508を介して印加される電位を制御して、画素領域501aa、501 By controlling the potential applied via the thin film transistor (TFT) 508 between the pixel regions 501Aa, 501
ab・・・毎の液晶の配向状態を変えるようになっている。 It is adapted to change the orientation of the liquid crystal of each ab ···. このような液晶表示装置においては、たとえば、図29に示すように、データ線502aと画素電極506 In such a liquid crystal display device, for example, as shown in FIG. 29, the data lines 502a and the pixel electrode 506
との隙間からの光の漏れ(矢印Aで示す。)が表示の品位を低下させてしまうという問題点がある。 (Indicated by arrow A.) Light leakage from a gap between there is a problem that reduces the quality of the display. また、データ線502aと画素電極506との間の電界の影響によって液晶の配向状態が乱れるリバースチルトドメイン領域が画素電極506の外端縁より内側に発生し、その領域に起因して、表示の品位が低下するという問題点もある。 Further, the reverse tilt domain region disturbed orientation of the liquid crystal under the influence of an electric field between the data lines 502a and the pixel electrode 506 is generated inside the outer edge of the pixel electrode 506, due to its area, the display of there is also a problem that the quality is reduced. このため、画素毎の表示の精彩度を高める目的に、 For this reason, the purpose of enhancing the display of brilliance degree for each pixel,
共通電極533が形成された他方側の透明基板530 The common electrode 533 is formed the other side transparent substrate 530
に、画素領域間の境界領域に対応して遮光性のブラックマトリクス531を形成し、この画素領域間の境界領域にブラックマトリクス531が位置するように2枚の透明基板509、530を対向させて表示の品位を確保している。 To, in response to the boundary region to form light-blocking black matrix 531 between the pixel regions, it is opposed two transparent substrates 509,530 as the black matrix 531 in the boundary region between the pixel region is located It is to ensure the quality of the display. ここで、各画索領域間の境界領域とブラックマトリクス531との間に位置ずれが発生していると、表示の品質が低下するため、ブラックマトリクス531の幅にマージンもたせて上述の位置ずれが発生することを防止している。 Here, the positional deviation between the border region and the black matrix 531 between Kakuesaku region occurs, because the quality of the display is reduced, the positional deviation of the above in remembering margin to the width of the black matrix 531 It is prevented from occurring. 【0003】 【発明が解決しようとする課題】しかしながら、液晶表示装置に対しては、画面の大型化と共に、表示の高品質化が要求されている状況下にあって、従来のようにブラックマトリクスの幅をマージンをもつように広げておくことは、画素領域における開口率(表示可能な領域の面積比)の低下を招来し、表示品質の向上を妨げるという問題点がある。 [0003] The present invention is, however, for the liquid crystal display device, the size of the screen, in the situation where high quality of the display is required, a black matrix in a conventional manner keeping widen to have a margin of, and lead to lowering of the aperture ratio (area ratio of the displayable area) in the pixel region, there is a problem that hinders the improvement of display quality. そこで、本願発明者は、マトリクスアレイが形成された透明基板の側にブラックマトリクスも形成しておくことによって、画素領域間の境界領域とブラックマトリクスとの位置ずれを防止し、ブラックマトリクスの幅を必要最小限の幅に設定可能とすることを提案するものである。 Accordingly, the present inventors have by keeping the black matrix formed also on the side of the transparent substrate matrix array is formed, and prevent displacement of the boundary region and the black matrix between the pixel regions, the width of the black matrix it is to propose to be set to a minimum width. この提案に沿って、本願発明者が最初に案出したものは、図30および図31に比較例として示す液晶表示装置である。 Along this proposal, which the present inventor has devised the first is a liquid crystal display device shown as a comparative example in FIGS. 30 and 31. これらの図において、透明基板509の表面側にはデータ線502a、502b・・ In these figures, the data line on the surface side of the transparent substrate 509 502a, 502b · ·
・およびゲート線503a、503b・・・が格子状に配置されて各画素領域501aa、501ab・・・が区画形成されており、これらの各画素領域501aa、 · And the gate lines 503a, 503b · · · are arranged in a lattice shape pixel regions 501aa, 501ab ··· are partitioned and formed, each of these pixel regions 501Aa,
501ab・・・の境界領域に沿ってブラックマトリクス517が形成されている。 The black matrix 517 is formed along a boundary region 501ab ···. ここで、ブラックマトリクス517は、たとえば、画素領域501bbにおいて、 Here, the black matrix 517, for example, in the pixel region 501Bb,
データ線502aが導電接続するソース504、ゲート線503aが導電接続するゲート電極505および画素電極506が導電接続するドレイン507によって構成されたTFT508の表面側に層間絶縁膜513、51 Source 504 data lines 502a are connected conductive, the gate lines 503a interlayer insulation on the surface side of the TFT508 constituted by the drain 507 to gate electrode 505 and the pixel electrode 506 is conductively connected to the connection conductive membrane 513,51
5を介して形成されており、データ線502a、ゲート線503aおよび画素電極506のいずれとも絶縁分離された状態にある。 5 is formed through, certain data line 502a, to with any isolation state of the gate lines 503a and the pixel electrode 506. このような構成の液晶表示装置においては、ブラックマトリクス517の幅に不必要なマージンを設けなくとも、各画素領域とブラックマトリクス517とを高い精度で位置合わせできるので、液晶表示装置の開口率が犠性になることがない。 In the liquid crystal display device having such a configuration, without providing an unnecessary margin to the width of the black matrix 517, since the respective pixel regions and the black matrix 517 can be aligned with high precision, the aperture ratio of the liquid crystal display device It is not to become a sacrificial. しかしながら、 However,
この液晶表示装置においては、以下のような新たな問題がある。 In this liquid crystal display device has the following such a new problem. ブラックマトリクス517には、いずれの電位も印加されておらず、フローティング状態にあるため、 The black matrix 517, also not applied any potential for a floating state,
液晶表示装置の動作状態によって、ブラックマトリクス517の電位が変動し、この電位の変動によって画素電極506と他方側の透明基板の共通電極との間に存在する液晶の配向状態が乱れて、表示の品質を低下させてしまう。 The operation state of the liquid crystal display device, the potential fluctuates in the black matrix 517, a disturbed orientation of the liquid crystal existing between the common electrode of the transparent substrate of the pixel electrode 506 and the other side by the fluctuation of the potential, the display of thus lowering the quality. また、いずれの画素領域501aa、501ab Also, any pixel regions 501aa, 501ab
・・・に対するブラックマトリクス517も共通であるため、たとえば、ブラックマトリクス517が画索領域501bbの画素電極506、データ線502a、50 Since the black matrix 517 is also common for ..., for example, a black matrix 517 is a pixel electrode 506 of Esaku area 501Bb, data lines 502a, 50
2bまたはゲート線503a、503bなどと短絡していると、液晶表示装置全体が表示不良になってしまう。 2b or gate lines 503a, when such a shorted 503b, the entire liquid crystal display device becomes defective display. 【0004】 【課題を解決するための手段】以上の問題点に鑑みて、 [0004] In view of the problems described above Means for Solving the Problems],
本発明においては、マトリクスアレイと同一基板上に形成されたブラックマトリクスの構造を最適化することにより、表示の品質や信頼性などを犠牲とすることなく、 In the present invention, by optimizing the structure of the black matrix formed in a matrix array on the same substrate, without sacrificing such quality and reliability of the display,
開口率を向上可能な液晶表示装置を実現する目的に、液晶表示装置に対して以下の手段を講じてある。 The aperture ratio purpose to realize a liquid crystal display device capable of improving, are taken the following means to the liquid crystal display device. 【0005】本発明は、薄膜トランジスタと、前記薄膜トランジスタより上層の絶縁膜に形成されたコンタクトホールを介して前記薄膜トランジスタのソースに接続されたデータ線と、前記データ線と同一層で、前記薄膜トランジスタより上層の絶縁膜に形成されたコンタクトホールを介して前記薄膜トランジスタのドレインに接続された導電接続層と、前記導電接続層より上層の絶縁膜を介して形成され、前記データ線に重なる導電性遮光層と、前記導電性遮光層より上層にあり、前記導電接続層より上層の絶縁膜に形成されたコンタクトホールを介して前記導電接続層と直接接続され、前記導電性遮光層に導電接続された画素電極とを具備することを特徴とする。 The present invention, thin film transistor and a data line connected to the source of the thin film transistor via a contact hole formed in the upper insulating film from the thin film transistor, in the data lines and the same layer, a layer above the thin film transistor and the insulating film through the formed contact holes connected to a drain of the thin film transistor conductive connection layer, is formed through the upper insulating film from the conductive connection layer, and the conductive light shielding layer overlapping the data line the located from the upper conductive light shielding layer, wherein a conductive connection layer via a contact hole formed in the upper insulating film is directly connected with the conductive connecting layer, the conductive pixel electrodes connected to the conductive light shielding layer characterized by including and. 【0006】また、本発明は、薄膜トランジスタと、前記薄膜トランジスタより上層の絶縁膜に形成されたコンタクトホールを介して前記薄膜トランジスタのソースに接続されたデータ線と、前記データ線と同一層で、前記薄膜トランジスタより上層の絶縁膜に形成されたコンタクトホールを介して前記薄膜トランジスタのドレインに接続された導電接続層と、前記導電接続層より上層に第2絶縁膜を介して形成され、前記ゲート線に重なる導電性遮光層と、前記導電性遮光層より上層にあり、前記導電接続層より上層の絶縁膜に形成されたコンタクトホールを介して前記導電接続層と直接接続され、前記導電性遮光層に導電接続された画素電極とを具備することを特徴とする。 Further, the present invention is a thin film transistor and a source connected to the data lines of the thin film transistor via a contact hole formed in the upper insulating film from the thin film transistor, in the same layer as the data lines, the thin film transistor and more upper insulating film connected conductively connected to a drain of the thin film transistor via a contact hole formed layer, is formed through the second insulating film on an upper layer than the conductive connection layer, a conductive overlapping the gate line and sex shielding layer located at an upper layer from the conductive light shielding layer, the conductive connection layer and is directly connected via a contact hole formed in the upper insulating film from the conductive connection layer, electrically connected to the conductive light shielding layer characterized by comprising a pixel electrode. 【0007】 【0008】 【0009】 【0010】 【0011】 【0012】 【0013】 【0014】 【0015】 【0016】 【0017】 【0018】 【0019】 【0020】 【発明の実施の形態】(実施例1)図1は、本発明の実施例1に係る液晶表示装置のマトリクスアレイの一部を示す平面図、図2は、そのI−I線における断面図である。 [0007] [0008] [0009] [0010] [0011] [0012] [0013] [0014] [0015] [0016] [0017] [0018] [0019] [0020] DETAILED DESCRIPTION OF THE INVENTION ( example 1) FIG. 1 is a plan view illustrating a portion of a matrix array of liquid crystal display device according to a first embodiment of the present invention, FIG. 2 is a sectional view taken along the line I-I. 【0021】本例の液晶表示装置においては、図1に示すように、垂直方向のデータ線102a、102b・・ [0021] In the liquid crystal display device of the present embodiment, as shown in FIG. 1, the vertical direction of the data lines 102a, 102b · ·
・(信号線)と、水平方向のゲート線103a、103 - (signal lines), the horizontal direction of the gate lines 103a, 103
b・・・(走査線)とが格子状に配置され、それらの間に各画素領域101aa、101ab、101ac、1 b · · · (scanning lines) and are arranged in a grid pattern, each pixel region 101aa therebetween, 101ab, 101ac, 1
01ba、101bb・・・が区画形成されている。 01ba, 101bb ··· is defined and formed. 【0022】以下に画素領域101bb(第1の画素領域)を例にとって、その構造を説明する。 [0022] For example a pixel region 101bb (the first pixel area) will be described below the structure. ここで、画素領域101bbには画素領域101ab、101ba、 Here, the pixel region 101ab the pixel region 101bb, 101ba,
101cb、101bc(第2の画素領域)が隣接しており、画素領域101bbには、データ線102aが導電接続するソース104、ゲート線103bが導電接続するゲート電極105、および画素電極106が導電接続するドレイン107によってTFTl08が構成されている。 101cb, 101bc and (second pixel regions) are adjacent to the pixel region 101bb, the source 104 of data line 102a is conductively connected, the gate electrode 105 gate lines 103b are conductively connected, and the pixel electrode 106 is conductively connected by the drain 107 to TFTl08 is configured. ここで、画素電極106は、ITOからなる透明電極であって、画素碩域101bbの略全面にわたって形成されている。 Here, the pixel electrode 106 is a transparent electrode made of ITO, and is formed over substantially the entire surface of the pixel Sekiiki 101bb. 【0023】このTFTl08の断面構造は、図2に示すように、液晶表示装置全体を支持する透明基板109 The cross sectional structure of the TFTl08, as shown in FIG. 2, the transparent substrate 109 for supporting the entire liquid crystal display device
の表面側に多結晶シリコン層110が形成されており、 Polycrystalline silicon layer 110 on the surface side of the have been formed,
この多結晶シリコン層110には、真性の多結晶シリコン領域であるチャネル領域111を除いて、n型の不純物としてのリンが導入されて、ソース104およびドレイン107が形成されている。 The polycrystalline silicon layer 110, except for the channel region 111 is a polycrystalline silicon region of intrinsic, phosphorus is introduced in the n-type impurity, the source 104 and drain 107 are formed. ここで、リンの導入は、 Here, the introduction of phosphorus,
多結晶シリコン層110の表面側に形成されたゲート電極酸化膜112の上のゲート電極105をマスクとするイオン注入を利用することにより、ソース104およびドレィン107がセルフアラインとなるように行われる。 By using ion implantation to mask the gate electrode 105 on the gate electrode oxide film 112 formed on the surface side of the polycrystalline silicon layer 110, the source 104 and Dorein 107 is performed such that the self-alignment. このTFTl08の表面側には、シリコン酸化膜からなる下層側層間絶縁膜113が堆積されており、それには第1の接続孔113aと第2の接続孔113bとが開口されている。 On the surface side of the TFT 108, and the lower-layer-side interlayer insulating film 113 made of a silicon oxide film is deposited, and a first connection hole 113a and the second connection hole 113b is opened in it. そのうちの第1の接続孔113aを介して、低抵抗金属層、たとえばアルミニウム層あるいはアルミニウムを含む合金層からなるデータ線102aがソース104に導電接続している。 Through the first connection hole 113a of the low resistance metal layer, the data line 102a, for example an alloy layer containing aluminum layer or aluminum is electrically connected to the source 104. 一方、第2の接続孔113bを介しては、画素電極106がドレイン107 On the other hand, via a second connection hole 113b, the pixel electrode 106 drain 107
に導電接続している。 It is conductively connected to. 【0024】さらに、この液晶表示装置においては、透明基板109の表面側に、上層側層間絶縁膜115と、 Furthermore, in this liquid crystal display device, the surface side of the transparent substrate 109, and upper-layer-side interlayer insulating film 115,
その表面側に形成された遮光性および導電性を備えるクロム層116bb(導電性遮光層)を有する。 Having a chrome layer 116bb (the conductive light shielding layer) provided with a light shielding property and conductivity formed on the surface side. ここで、 here,
クロム層116bbは、画素領域101bbにおいてT Chrome layer 116bb is, T in the pixel region 101bb
FTl08の形成領域と対角の位置、すなわち、画素領域101bbと画素領域101ab、101ac、10 Position of the forming area and the diagonal FTl08, i.e., the pixel region 101bb and the pixel region 101ab, 101ac, 10
1bcとが接する側の端部において、上層側層間絶縁膜115の接続孔115aを介して画素電極106に導電接続している。 At the end of the side where the contacts 1bc, are electrically connected to the pixel electrode 106 via the connection hole 115a of the upper-layer-side interlayer insulating film 115. また、クロム層116bbは、その外端縁116xが画素領域101bbと画素領域101a Further, the chromium layer 116bb has an outer edge 116x pixel region 101bb and the pixel region 101a
b、101ba、101cb、101bcとの境界領域、すなわち、データ線102a、102bおよびゲート線103a、103bの直上に位置するように形成されており、データ線102a、102bおよびゲート線103a、103bとは層間絶縁膜113115を介して絶縁分離された状態にある。 b, 101ba, 101cb, boundary region between 101bc, i.e., data lines 102a, 102b and the gate lines 103a, is formed so as to be positioned directly above the 103b, the data lines 102a, 102b and the gate lines 103a, 103b and the in a state of being insulated and separated via an interlayer insulating film 113115. さらに、クロム層116 In addition, the chromium layer 116
bbのような導電性遮光層は、いずれの画素領域にも同様に形成されているが、いずれも隣接する画素領域のクロム層とは絶縁分離された状態にある。 Conductive shielding layer, such as bb has been formed in the same manner in any of the pixel region, both the chromium layer of the adjacent pixel regions in a state of being insulated and separated. たとえば、クロム層116bbの外端縁116xと、クロム層116a For example, the outer edges 116x of the chrome layer 116bb, chromium layer 116a
b、116ba、116cb、116bcの外端縁11 b, 116ba, 116cb, the outer end of 116bc edge 11
6xとは、データ線102a、102bおよびゲート線103a、103bの直上位置で絶縁分離された状態にある。 The 6x, certain data lines 102a, 102b and the gate line 103a, the state of being insulated and separated at a position directly above the 103b. 従って、いずれのクロム層、たとえば、クロム層116bbは画素領域101ab、101ba、101 Therefore, any chromium layer, for example, the chrome layer 116bb pixel regions 101ab, 101ba, 101
cb、101ccの各画素電極とも絶縁分離された状態にあるため、クロム層116bbには同じ画素領域10 cb, since in each pixel electrode of 101cc is in a state of being insulated and separated, the same pixel region 10 in the chrome layer 116bb
1bbの画素電極106から電位が印加されることがあっても、他の画素領域の画素電極から電位が印加されない状態にある。 From 1bb pixel electrode 106 when there is the potential is applied, from the pixel electrode of the other pixel region in a state where the potential is not applied. 加えて、データ線102aの表面側略全体は、層間絶縁膜115とクロム層116bb、116 In addition, substantially the entire surface of the data line 102a, an interlayer insulating film 115 and chromium layer 116bb, 116
baの端部によって覆われ、データ線102aに印加された電位が、その表面側の液晶に対して影響を及ぼすこともないようになっている。 Covered by the end of the ba, potential applied to the data line 102a is adapted to no influence with respect to the liquid crystal of the surface side. また、クロム層116bb In addition, the chrome layer 116bb
は、前段のゲート線103aの側に広い重なり面積をもって形成され、このクロム層116bbは、画素電極1 It is formed with a large overlapping area on the forward gate line 103a, the chrome layer 116bb, the pixel electrode 1
06に導電接続しているため、保持容量を構成している状態にある。 06 because it conductively connected to, it is in a state of constituting the storage capacitor. 【0025】本例においては、マトリクスアレイに加えてブラックマトリクス116も形成された透明基板10 [0025] In this example, the transparent substrate is a black matrix 116 in addition to the matrix array also formed 10
9と、カラーフィルタおよび共通電極が形成された他方側の透明基板(図示せず)との間に液晶が封入されて、 9, a liquid crystal is sealed between the color filter and a common electrode is formed the other side transparent substrate (not shown),
液晶表示装置が構成される。 The liquid crystal display device is formed. 【0026】そして、データ線102a、102b・・ [0026] The data lines 102a, 102b ··
・およびゲート線103a、103b・・・によって伝達される信号によって、共通電極と各画素電極106との間に発生する電位を制御して、画素領域毎の液晶の配向状態を変え、情報を表示するようになっている。 · And the gate line 103a, the signal transmitted by 103b · · ·, by controlling the potential generated between the common electrode and the pixel electrodes 106 changes the alignment state of the liquid crystal for each pixel region, the display information It has become way. 【0027】ここで、従来の液晶表示装置においては、 [0027] Here, in the conventional liquid crystal display device,
共通電極が形成された透明基板には、透明基板109の画素領域の境界領域に対応するブラックマトリクスが形成されているが、本例の液晶表示装置においては、各クロム屑、たとえば、クロム層116bbが画素領域10 The transparent substrate common electrode is formed, but the black matrix corresponding to the boundary region of the pixel region of the transparent substrate 109 is formed, in the liquid crystal display device of this embodiment, each of chromium waste, for example, the chrome layer 116bb There pixel region 10
1bbと周囲の画素領域との境界領域に形成されていることを利用して、各クロム層116bb、116ab、 By utilizing the fact that is formed in the boundary region between 1bb and surrounding the pixel region, the chrome layer 116bb, 116ab,
116ba、116cb、116cc・・・をブラックマトリクスとして利用するため、共通電極が形成された透明基板の側にはブラックマトリクスを形成しておく必要がない。 116ba, 116cb, for utilizing 116Cc · · · as a black matrix, on the side of the transparent substrate where the common electrode is formed is not necessary to form a black matrix. 従って、従来のように、2枚の透明基板を対向させるときに、各画素領域の境界領域とブラックマトリクス116との位置合わせ精度が問題にならないので、ブラックマトリクス116の幅を、各画素領域の境界領域、すなわち、データ線102a、102b・・・ Therefore, as in the prior art, when made to face the two transparent substrates, since the alignment accuracy between the boundary region and the black matrix 116 of each pixel region is not a problem, the width of the black matrix 116, each pixel region boundary area, i.e., data lines 102a, 102b · · ·
およびゲート線103a、103bなどの幅に対応させて、最小限の幅に設定できる。 And the gate line 103a, in correspondence with the width of such 103b, can be set to a minimum width. それ故、液晶表示装置の開口率を向上可能である。 Therefore, it is possible to improve the aperture ratio of the liquid crystal display device. 【0028】また、クロム層116bbは、データ線1 [0028] In addition, the chrome layer 116bb is, data line 1
02a、102b、ゲート線103a、103bおよび隣接する画素領域101ab、101ba、101c 02a, 102b, the gate lines 103a, 103b and the adjacent pixel regions 101ab, 101ba, 101c
b、101bcの画素電極から絶縁分離されている一方で、同じ画素領域101bbの画素電極106には導電接続しているため、クロム層116bbの電位は、液晶表示装置の動作状態にかかわらず、常に画素電極106 b, while the pixel electrode of 101bc are insulated and separated, since the pixel electrode 106 in the same pixel region 101bb is conductively connected, the potential of the chrome layer 116bb, regardless of the operating state of the liquid crystal display device, always pixel electrode 106
と同じ電位が印加された状態にある。 In a state where the same potential is applied and. それ故、クロム層116bbの電位は、画素領域101bbにおいて、画素電極106と共通電極との間に存在する液晶の配向状態を乱すことがないので、高い表示品質が得られる。 Therefore, the potential of the chrome layer 116bb, in the pixel region 101bb, since there is no disturbing the alignment state of the liquid crystal present between the common electrode and the pixel electrode 106, high display quality can be obtained. また、ブラックマトリクス116は、画素領域101bb Also, the black matrix 116, a pixel region 101bb
など、画素領域毎に電気的に独立した状態のクロム層1 Such as, chromium layer 1 in a state of electrically independent for each pixel region
16bb・・・によって構成されているため、たとえば、画素領域101bbにおいて、クロム層116bb Because it is constituted by 16bb · · ·, for example, in the pixel region 101bb, chrome layer 116bb
とデータ線102aとが短絡状態にあっても、この画素領域101bbのみが表示不可能、すなわち、その影響は表示の点欠陥の発生に止まるので、液晶表示装置の信頼性も高い。 And also a data line 102a is in the short-circuited state, only the pixel region 101bb is not displayed, i.e., because the effect stops the generation of point defects of the display, a high reliability of the liquid crystal display device. 【0029】(実施例2)図3は、本発明の実施例2に係る液晶表示装置のマトリクスアレイの一部を示す平面図、図4は、そのII−II線における断面図である。 [0029] (Embodiment 2) FIG. 3 is a plan view illustrating a portion of a matrix array of liquid crystal display device according to a second embodiment of the present invention, FIG. 4 is a sectional view along line II-II.
ここで、実施例1に係る液晶表示装置の各部分と対応する機能を有する部分については同符号を付して、それらの詳細な説明は省略する。 Here, by the same symbol for a portion having functions corresponding to portions of the liquid crystal display device according to the first embodiment, their detailed description is omitted. 【0030】この実施例に係る液晶表示装置においても、垂直方向のデータ線102a、102b. [0030] In the liquid crystal display device according to this embodiment, the vertical direction of the data lines 102a, 102b. ・・・ ...
と、水平方向のゲート線103a、103b・・・とが格子状に配線されて区画形成された各画素領域101a When each pixel region 101a in which the horizontal direction of the gate line 103a, and the 103b · · · partitioned formed by wiring in a lattice
a、101ab、101ac、101ba、101bb a, 101ab, 101ac, 101ba, 101bb
・・・のうち、たとえば、画素領域101bb(第1の画素領域)においては、透明基板109の表面側にTF Of ..., for example, in the pixel region 101bb (the first pixel area), on the surface side of the transparent substrate 109 TF
Tl08が形成されており、それらの表面側には、シリコン酸化膜からなる下層側層間絶縁膜113が推積されている。 Tl08 are formed, on their surface, the lower-layer-side interlayer insulating film 113 made of a silicon oxide film is 推積. そして、第1の接続孔113aを介して、データ線102aがソース104に導電接続している。 Then, through the first connection hole 113a, the data line 102a is electrically connected to the source 104. さらに、それらの表面側には上層側層間絶縁膜115も形成されており、これらの第1および上層側層間絶縁膜11 Furthermore, the upper-layer-side interlayer insulating film 115 on their surface side are formed, the first and upper-layer-side interlayer insulating film 11
3115を貫通する接続孔115aを介して、遮光性および導電性を有するクロム層116bb(導電性遮光層)がドレイン107に導電接続している。 3115 through a contact hole 115a penetrating the chromium layer 116bb (the conductive and light shielding layer) is electrically connected to the drain 107 having a light shielding property and conductivity. そして、ドレイン107を介して電位が印加されるべき画素電極1 Then, the pixel electrode 1 to the potential is applied via the drain 107
06は、上層側層間絶縁膜115の表面側に形成されてクロム層116bbに導電接続している。 06 is formed on the surface side of the upper-layer-side interlayer insulating film 115 and electrically connected to the chromium layer 116bb. ここで、クロム層116bbは、実施例1と同様に、その外端縁11 Here, the chromium layer 116bb, as in Example 1, the outer edge 11
6xが画素領域101bbと、それに隣接する画素領域101ab、101ba101cb、101cb(第2 6x is a pixel region 101bb, a pixel region 101ab adjacent thereto, 101ba101cb, 101cb (second
の画素領域)との境界領域、すなわち、データ線102 Pixel region) and the boundary region, i.e., the data line 102
a、102bおよびゲート線103a、103bの形成領域の直上に位置するように形成されており、これらのデータ線102a、102bおよびゲート線103a、 a, 102b and the gate lines 103a, is formed so as to be positioned directly above the 103b forming region, the data lines 102a, 102b and the gate lines 103a,
103bとは層間絶縁膜113115によって絶縁分離された状態にある。 103b and are in a state of being insulated and separated by an interlayer insulating film 113115. さらに、クロム層116bbのような導電性遮光層は、いずれの画素領域にもクロム層11 Further, the conductive light shielding layer such as a chrome layer 116bb are all of the chromium layer in the pixel region 11
6ab、116ba・・・として形成されているが、いずれのクロム層も隣接する画素領域のクロム層とは絶縁分離された状態にある。 6ab, it is formed as 116ba ···, none of the chromium layer and the chromium layer of the adjacent pixel regions in a state of being insulated and separated. たとえば、クロム層116bb For example, chromium layer 116bb
は、画素領域101ab、101ba、101bc、1 The pixel region 101ab, 101ba, 101bc, 1
01cbの各画素電極106と絶縁分離された状態にある。 In isolation state between each pixel electrode 106 of Olcb. このため、クロム層116bbには、同じ画素領域101bbの画素電極106を介してのみ電位が印加される状態にある。 Therefore, the chromium layer 116bb, is in a state of potential only through the pixel electrode 106 in the same pixel region 101bb is applied. 【0031】そして、データ線102aの表面側は、層間絶縁膜115およびクロム層116bb、116ba [0031] Then, the surface side of the data lines 102a, an interlayer insulating film 115 and chromium layer 116bb, 116Ba
の端部によって覆われ、データ線102aに印加された電位が、その表面側の液晶に影響を及ぼすことがないようになっている。 Of covered by the end, potential applied to the data line 102a is adapted to have no affect on the liquid crystal of the surface side. 【0032】このような構成の液晶表示装置においても、実施例1に係る液晶表示装置と同様に、透明基板1 [0032] In the liquid crystal display device having such a structure, similarly to the liquid crystal display device according to the first embodiment, the transparent substrate 1
09の側に、マトリクスアレイに加えて、その各画素領域の境界領域に対応してブラックマトリクス116が形成されているため、ブラックマトリクス116の幅を必要最小限の幅に設定することができるので、液晶表示装置の開口率が高い。 09 side, in addition to the matrix array, since the black matrix 116 is formed corresponding to the boundary area of ​​each pixel region, it is possible to set the width of the black matrix 116 on the minimum width , the aperture ratio of the liquid crystal display device is high. また、クロム層116bbは、同じ画素領域101bbの画素電極106のみに導電接続しているため、液晶表示装置の動作状態にかかわらず、クロム層116bbには画素電極106の電位と同じ電位が印加された状態にあり、クロム層116bbの電位が、画素電極106と共通電極との間に存在する液晶の配向状態を乱すことがない。 Further, the chromium layer 116bb is because it is electrically connected to only the pixel electrode 106 in the same pixel region 101bb, regardless of the operating state of the liquid crystal display device, the same potential as the potential of the pixel electrode 106 is applied to the chromium layer 116bb located state, the potential of the chrome layer 116bb is, does not disturb the alignment state of the liquid crystal present between the common electrode and the pixel electrode 106. また、いずれのクロム層も画素領域毎に電気的に独立しているため、1つの画素領域101bbにおいて、クロム層とデータ線などとが短絡しても、その影響が表示の点欠陥が発生するに止まるので、液晶表示装置の信頼性が高いままである。 Further, since the electrically independent either of the chromium layer in each pixel region, in one pixel region 101bb, even short-circuited with chromium layer and the data lines, the influence thereof defects occur in terms of the display because it stops, it remains a high reliability of the liquid crystal display device. 【0033】(実施例3)図5は、本発明の実施例3に係る液晶表示装置のマトリクスアレイの一部を示す平面図、図6は、そのIII−III線における断面図である。 [0033] (Embodiment 3) FIG. 5 is a plan view illustrating a portion of a matrix array of liquid crystal display device according to a third embodiment of the present invention, FIG. 6 is a cross-sectional view taken along the line III-III. ここで、実施例1に係る液晶表示装置の各部分と対応する機能を有する部分については同符号を付して、それらの詳細な説明は省略する。 Here, by the same symbol for a portion having functions corresponding to portions of the liquid crystal display device according to the first embodiment, their detailed description is omitted. 【0034】この実施例に係る液晶表示装置においても、たとえば、画素領域101bb(第1の画素領域) [0034] In the liquid crystal display device according to this embodiment, for example, the pixel region 101bb (the first pixel area)
においては、実施例1と同様に、透明基板109の表面側に形成されたTFTl08に対し、データ線102a To TFTl08, as in the first embodiment, formed on the surface side of the transparent substrate 109 in the data line 102a
は下層側層間絶縁膜113の接続孔113aを介してソース104に導電接続している一方、画素電極106は上層側層間絶縁膜113bを介してドレイン107に導電接続している。 Whereas is electrically connected to the source 104 via the connection hole 113a of the lower-layer-side interlayer insulating film 113, the pixel electrode 106 is electrically connected to the drain 107 via the upper-layer-side interlayer insulating film 113b. そして、画素電極106には、上層側層間絶縁膜115の表面側に形成されたクロム層116 Then, the pixel electrode 106, the chromium layer is formed on the surface side of the upper-layer-side interlayer insulating film 115 116
bbが、接続孔115aを介して導電接続している。 bb have been conductively connected via the contact hole 115a. 【0035】本例において、クロム層116bbは、その外端縁116xがデータ線102aおよびゲート線1 [0035] In this example, the chromium layer 116bb has an outer edge 116x data lines 102a and the gate line 1
03aを越えて、隣接する画素領域101ba、101 Beyond 03a, adjacent pixel regions 101ba, 101
cbの内側にまで拡張されている。 It has been extended to the inside of the cb. 一方、画素領域10 On the other hand, the pixel area 10
1bbにおける画素領域101bc、101abとの境界領域側には、クロム層116bbが形成されておらず、クロム層116bbは、隣合う境界領域上でL字状を呈している。 Pixel region 101bc in 1bb, the boundary region side with 101ab has not been chrome layer 116bb is formed, the chrome layer 116bb is, and has a L-shape on the adjacent boundary region. そして、画素領域101bbにおける画素領域101bcとの境界領域側には、画素領域101 Then, the boundary region side of the pixel region 101bc in the pixel region 101bb, a pixel region 101
bcに形成されたクロム層116bcの端部がデータ線102bを越えて、画素領域101bbの内側にまで拡張されている。 End of the chromium layer 116bc formed bc is beyond the data lines 102b, has been extended until into the pixel region 101bb. また、画素領域101bbにおける画素領域101abとの境界領域側には、画素領域101a Further, in the boundary region side of the pixel region 101ab in the pixel region 101bb, a pixel region 101a
bに形成されたクロム層116abの端部がゲート線1 End of the chrome layer 116ab formed b the gate line 1
03bを越えて、画素領域101bbの内側にまで拡張されている。 Beyond 03b, it is extended to into the pixel region 101bb. その結果、画素領域101bbは、それ自身に対応して形成されたクロム層116bbと、隣接する画素領域101bc、101abに対応して形成されたクロム層116bc、116abとによって区画形成された状態にある。 As a result, the pixel region 101bb is chromium layer 116bb formed in correspondence to its own, the adjacent pixel regions 101bc, chromium layer 116bc formed in correspondence to the 101ab, the state of being partitioned and formed by the 116ab . 【0036】本例においては、これらのクロム層116 [0036] In this example, these chromium layer 116
bb、116bc、116ab・・・が各画素領域10 bb, 116bc, 116ab ··· each pixel region 10
1bb・・・を区画形成する状態にあることを利用して、クロム層116bb・・・をブラックマトリクス1 The 1bb · · · by utilizing the fact that a state in which partitions and forms the black matrix 1 chromium layer 116bb · · ·
16として利用する。 It is used as a 16. 【0037】このため、本例の液晶表示装置においては、実施例1と同様に、液晶表示装置の開口率が高められており、また、ブラックマトリクス116がフローティング状態にないので、その電位が液晶の乱れを引き起こさない。 [0037] Therefore, in the liquid crystal display device of this embodiment, as in Embodiment 1, the aperture ratio of the liquid crystal display device has been increased, and since the black matrix 116 is not in a floating state, the potential of the liquid crystal It does not cause a disturbance. さらに、ブラックマトリクス116は画素領域毎に電気的に独立したクロム層116bb、116b Further, the black matrix 116 is electrically independent chrome layer 116bb for each pixel region, 116 b
c、116ab・・・から構成されているので、クロム層116bb、116bc、116ab・・・の1つの画素領域における短絡の影響は表示の点欠陥に止まる。 c, which is configured from 116ab · · ·, chrome layer 116bb, 116bc, the influence of a short circuit in one pixel region of the 116ab · · · stops the point defects of the display. 【0038】さらに、本例においては、実施例1および実施例2の液晶表示装置と異なり、クロム層116b [0038] Further, in this embodiment, unlike the liquid crystal display device of Example 1 and Example 2, the chromium layer 116b
b、116bc、116ab・・・の端部同士がデータ線102a、102b・・・およびゲート線103a、 b, 116bc, 116ab ··· of ends the data lines 102a, 102b · · · and the gate lines 103a,
103b・・・上で広い範囲にわたって近接配置されていない。 Not disposed close over a wide range on 103b · · ·. このため、ブラックマトリクス116を形成するプロセスにおいて、通常の精度をもってクロム層11 Therefore, in the process of forming a black matrix 116, a chromium layer with a normal accuracy 11
6bb、116bc、116ab・・・を形成しても、 6bb, 116bc, be formed 116ab ···,
それらが互いに短絡することもない。 They can not also be short-circuited to each other. さらに画素領域1 Further pixel region 1
06は層間絶縁膜113の表面上に形成され、クロム層116bb、116bc、116ab・・・は層間絶縁膜115の表面上に形成されている。 06 is formed on the surface of the interlayer insulating film 113, chrome layer 116bb, 116bc, 116ab · · · are formed on the surface of the interlayer insulating film 115. すなわち、画素領域106と、隣接する画素領域のクロム層116bb、 That is, a pixel region 106, a chromium layer adjacent pixel regions 116bb,
116bc、116ab・・・とが異なる層上に形成されているため、それらを近接して配置しても、短絡しあうこともない。 116bc, since the 116ab · · · are formed on different layers, be placed in close proximity to them, nor be mutually short-circuited. それ故、画素領域毎に電気的に独立したクロム層116bb、116bc、116ab・・・からなるブラックマトリクス116を容易に形成することができる。 Therefore, electrically independent chrome layer 116bb for each pixel region, 116bc, the black matrix 116 consisting 116ab · · · can be easily formed. 【0039】なお、実施例3においては、隣接する画素領域との境界領域のうち、隣合う2つの境界領域側に導電性遮光層としてのクロム層116bb、116bc、 [0039] In Example 3, among the boundary region between the adjacent pixel regions, neighboring two boundary regions chromium layer as the conductive shielding layer to the side 116bb, 116bc,
116ab・・・を配置し、このクロム層および他の2 Place 116ab · · ·, the chromium layer and other 2
つの境界領域側で隣接する画素領域のクロム層によって、画素領域は隣接する各画素領域から区画されている構成であったが、実施例3の変形例として、図7に示すように、ブラックマトリクス116を、隣接する画素領域との境界領域のうち、対向する2つの境界領域側に導電性遮光層としてのクロム層118ab、118bc、 One of the chromium layer of the adjacent pixel regions in the boundary region side, although the pixel region a structure which is partitioned from the adjacent pixel regions, as a modification of the third embodiment, as shown in FIG. 7, a black matrix 116, of the boundary region between the adjacent pixel regions, two opposing boundary regions chromium layer as the conductive shielding layer to the side 118ab, 118bc,
119ab、119bc・・・を隣接する画素領域毎に属する方向を変えて形成したものであってもよい。 119Ab, or it may be formed by changing the direction belonging to each pixel region adjacent the 119bc ···. この場合には、各クロム層118ab、118bc、119 In this case, the chrome layer 118ab, 118bc, 119
ab、119bc・・・は、それぞれ図中の「→」で示す方向の画素領域101aa、101ab、101ac ab, 119bc ···, the direction of the pixel region 101aa indicated by "→" in each view, 101ab, 101ac
・・・の画素電極に導電接続した構造となる。 ... the conductively connected structure to the pixel electrode of. 【0040】ここで、液晶表示装置を構成する各要素の形状、構造、材質などは、製造すべき液晶表示装置のサイズ、用途などによって、所定の条件に設定されるべき性質のものであり、限定のないものである。 [0040] Here, the shape of each element constituting the liquid crystal display device, the structure, material, etc., the size of the liquid crystal display device to be manufactured, such as by the application are of the nature to be set to a predetermined condition, those with no limit. 【0041】また、いずれの実施例においても、ブラックマトリクスを構成する導電性遮光層にクロム層を用いたが、その材質には限定がなく、導電性および遮光性を有する材料であれば、チタンやアルミニウムといった金属層、シリコン層、モリブデンシリサイドやタングステンシリサイドといったシリサイト化合物などを用いることもできる。 [0041] In any embodiment uses chromium layer on a conductive light shielding layer forming the black matrix, no limitation on the material, as long as the material has conductivity and light shielding properties, titanium metal layer such as, aluminum, silicon layer may be used as silicide compounds such molybdenum silicide or tungsten silicide. 【0042】(実施例4)図8は、本発明の実施例4に係る液晶表示装置に用いたアクティブマトリクス基板の一部を示す概略平面図、図9は、そのIV−IV線における断面図である。 [0042] (Embodiment 4) FIG. 8 is a schematic plan view showing a part of an active matrix substrate used in a liquid crystal display device according to a fourth embodiment of the present invention, FIG. 9 is a sectional view along the line IV-IV it is. 【0043】本例の液晶表示装置においても、実施例1 [0043] In the liquid crystal display device of this example, Example 1
に係る液晶表示装置と同様に、垂直方向のデータ線20 Like the liquid crystal display device according to the vertical direction of the data line 20
2a、202b・・・(信号線)と、水平方向のゲート線203a、203b・・・(走査線)とが格子状に配置され、それらの間に各画素領域201aa、201a 2a, and 202b · · · (signal lines), the horizontal direction of the gate lines 203a, 203b · · · (scanning lines) and are arranged in a grid pattern, each pixel region 201aa therebetween, 201a
b、201ac・・・が区画形成されており、以下に画素領域201bb(第1の画素領域)を例にとって、その構造を説明する。 b, 201ac ··· are partitioned and formed, for example a pixel area 201bb (the first pixel area) will be described below the structure. ここで、図9に示す対向基板230 Here, a counter substrate 230 shown in FIG. 9
の側には、カラー表示可能とするためのカラーフィルタ232、共通電極233および対向基板側配向膜234 On the side of the color filter 232 for the color can be displayed, the common electrode 233 and the counter substrate side alignment film 234
が形成されている。 There has been formed. また、対向基板230の側には、対向基板側ブラックマトリクス231が形成されているが、本例の液晶表示装置においては、後述するとおり、 Further, as to the side of the counter substrate 230 is a counter substrate side black matrix 231 is formed, in the liquid crystal display device of this embodiment, to be described later,
アクティブマトリクス基板の側にもブラックマトリクスが形成されており、対向基板側ブラックマトリクス23 And a black matrix is ​​formed also on the side of the active matrix substrate, the counter substrate side black matrix 23
1は、アクティブマトリクス基板の側のブラックマトリクスを補完する目的に設けられている。 1 is provided to complement the black matrix side of the active matrix substrate. 【0044】図8に示すように、画素領域201bb As shown in FIG. 8, the pixel region 201bb
(第1の画素領域)には画素領域201ab、201b (First pixel region) pixel region 201ab in, 201b
a、201cb、201bc(第2の画素領域)が隣接しており、画素領域201bbにおいては、データ線2 a, 201cb, 201bc and (second pixel regions) are adjacent, in the pixel region 201bb, data line 2
02aが導電接続するソース204、ゲート線203b Source 204 02a connects conductive, the gate line 203b
が導電接続するゲート電極205および画素電極206 The gate electrode 205 and the pixel electrode 206 but conductively connected
が導電接続するドレイン207によって、TFT208 By the drain 207 but connecting conductive, TFT 208
が構成されている。 There has been configured. ここで、画素電極206は、導電性および光透過性の材料としてのITOからなる透明電極であって、画素領域201bbの略全面にわたって形成されており、その端部がデータ線202a、202bおよびゲート線203a、203bの直上に位置するまで拡張されている。 Here, the pixel electrode 206 is a transparent electrode made of a conductive and optically transparent ITO as the material is formed over substantially the entire surface of the pixel region 201bb, its ends the data lines 202a, 202b and gate line 203a, and is extended to positions above the 203b. そして、いずれの画素電極206も前段のゲート線203aの側に広い重なり面積を有している。 Then, one of the pixel electrodes 206 has a wide overlapping area on the forward gate line 203a. 【0045】このTFT208の断面構造は、図9に示すように、液晶表示装置全体を支持する透明基板209 The cross sectional structure of the TFT208, as shown in FIG. 9, the transparent substrate 209 for supporting the entire liquid crystal display device
の表面側に多結晶シリコン層210が形成されており、 Polycrystalline silicon layer 210 on the surface side of the have been formed,
この多結晶シリコン層210には、真性の多結晶シリコン領域であるチャネル領域211を除いて、n型の不純物としてのリンが導入されてソース204およびドレイン207が形成されている。 The polycrystalline silicon layer 210, except for the channel region 211 is a polycrystalline silicon region of intrinsic, phosphorus is introduced source 204 and drain 207 of an n-type impurity is formed. このTFT208の表面側には、シリコン酸化膜からなる下層側層間絶縁膜213 On the surface side of the TFT 208, the lower-layer-side interlayer insulating film 213 made of a silicon oxide film
が推積されており、それには第1の接続孔213aが開□され、この第1の接続孔213aを介して、アルミニウム層からなるデータ線202aがソース204に導電接続している。 There are 推積, it is □ first connection hole 213a is opened, via the first connection hole 213a, the data line 202a made of aluminum layer is electrically connected to a source 204. 【0046】さらに、本例の液晶表示装置においては、 [0046] Further, in the liquid crystal display device of this embodiment,
下層側層間絶縁膜213の表面側に、上層側層間絶縁膜215が形成されており、この上層側層間絶縁膜215 On the surface side of the lower-layer-side interlayer insulating film 213 is formed with the upper-layer-side interlayer insulating film 215, the upper-layer-side interlayer insulating film 215
および下層側層間絶縁膜213には第2の接続孔215 And the lower layer side interlayer insulating film 213 second connection hole 215
aが開口されている。 a is opened. そして、第2の接続孔215aを介して画素電極206がドレイン207に導電接続している。 Then, the pixel electrode 206 through the second connection hole 215a is electrically connected to the drain 207. ここで、画素電極206は、画素領域201bb Here, the pixel electrode 206, the pixel region 201bb
とそれに隣接する画素領域201ab、201ba、2 A pixel region 201ab adjacent thereto, 201ba, 2
01bc、201cbとの境界領域において、その外端縁206xがデータ線202a、202bおよびゲート線203a、203bの直上に位置するように形成されている。 01Bc, in the boundary region between 201Cb, its outer edge 206x is formed so as to be positioned directly above the data line 202a, 202b and the gate lines 203a, 203b. 【0047】また、本例の液晶表示装置においては、上層側層間絶縁膜215の表面側であって画素電極206 [0047] In the liquid crystal display device of this embodiment, the pixel electrode 206 a surface side of the upper-layer-side interlayer insulating film 215
の下層側には、遮光性および導電性を備えるモリブデンシリサイド層216bb(導電性遮光層)が形成されており、このモリブデンシリサイド層216bbは、画素領域201bbと、それに隣接する画素領域201a Of the lower layer, a molybdenum silicide layer 216bb with a light shielding property and conductivity (conductive light shielding layer) is formed, the molybdenum silicide layer 216bb includes a pixel region 201bb, a pixel region 201a adjacent thereto
b、201ba、201cb、201bcとの境界領域において、その外端縁216xがデータ線202a、2 b, 201ba, 201cb, in the boundary region between 201Bc, its outer edge 216x data lines 202a, 2
02bおよびゲート線203a、203bの直上に位置するように形成されて、しかも、画素電極206の外端縁206xと一致している。 02b and the gate lines 203a, is formed so as to be positioned directly above the 203b, moreover, it is consistent with the outer edge 206x of the pixel electrode 206. ここで、モリブデンシリサイド層216bbのような導電性遮光層は、いずれの画素領域にも同様に形成されているが、隣接する画素領域201ab、201ba、201cb、201bcのいずれのモリブデンシリサイド層216ab、216b Here, the conductive shielding layer, such as molybdenum silicide layer 216bb is formed similarly on any pixel region, the adjacent pixel regions 201ab, 201ba, 201cb, any molybdenum silicide layer 216ab of 201Bc, 216b
a、216cb、216bcの外端縁216xとも、モリブデンシリサイド層216bbは、データ線202 a, 216Cb, both outer edges 216x of 216Bc, molybdenum silicide layer 216bb the data lines 202
a、202bおよびゲート線203a、203bの直上位置で絶縁分離された状態にある。 a, 202b and the gate line 203a, the state of being insulated and separated at a position directly above 203b there. 従って、モリブデンシリサイド層216bbは、同じ画素領域201bbの画素電極206から電位が印加されることがあっても、 Accordingly, molybdenum silicide layer 216bb is, even when the potential is applied from the pixel electrode 206 in the same pixel region 201bb,
他の画素領域の画素電極から電位が印加されない状態にある。 From the pixel electrode of the other pixel region in a state where the potential is not applied. 加えて、データ線202aの表面側略全体は、層間絶縁膜215、モリブデンシリサイド層216bb、 In addition, substantially the entire surface of the data line 202a, an interlayer insulating film 215, a molybdenum silicide layer 216bb,
216baの端部および画素電極206の端部によって覆われているため、データ線202aに印加された電位が、その表面側の液晶に対して影響を及ぼすこともないようになっている。 Because it is covered by the end portion and the end portion of the pixel electrode 206 of the 216ba, potential applied to the data line 202a is adapted to no influence with respect to the liquid crystal of the surface side. 【0048】このような構成をもって、透明基板209 [0048] With this configuration, the transparent substrate 209
の表面側に形成されたアクティブマトリクスには、画素電極206およびモリブデンシリサイド層216bbの表面側に配向側220が形成された状態で、対向基板2 An active matrix formed on the surface side of, in a state in which the alignment side 220 is formed on the surface side of the pixel electrode 206 and the molybdenum silicide layer 216bb, the counter substrate 2
30との間には液晶が充填されて、液晶の配向を利用した表示が可能になる。 30 liquid crystal is filled between the allows display using the orientation of the liquid crystal. 【0049】このような構成の液晶表示装置においては、各モリブデンシリサイド層216bb、216a [0049] In the liquid crystal display device having such a configuration, each of the molybdenum silicide layer 216bb, 216a
b、216ba・・・をブラックマトリクス216として利用するため、データ線およびゲート線が遮光性を有していれば対向基板230の側にブラックマトリクスを必要としないか、あるいは、データ線またはゲート線が遮光性を有していなければ、図9に示す対向基板側ブラックマトリクス231のように、補完的に形成するだけでよく、2枚の透明基板を対向させるときの位置合わせ精度を考慮して、ブラックマトリクス216または対向基板側ブラックマトリクス231の幅を不必要に広くする必要がない。 b, in order to utilize the 216ba · · · as a black matrix 216, or the data lines and gate lines does not require a black matrix on the counter substrate 230 as long as it has light-blocking properties, or the data lines or gate lines if There does not have a light shielding property, such as the counter substrate side black matrix 231 shown in FIG. 9, need only be complementarily formed, in consideration of the alignment accuracy when to face the two transparent substrates , there is no need to increase the width of the black matrix 216 or the counter substrate side black matrix 231 unnecessarily. ここで、各モリブデンシリサイド層21 Here, each molybdenum silicide layer 21
6bb、216ab・‥は、画素領域201bb、20 6bb, 216ab · ‥ is, the pixel region 201bb, 20
1ab‥・と同一の透明基板209の表面側につくり込まれているため、位置関係の精度が高く、データ線20 Because it is built on the surface side of the 1ab ‥ · the same transparent substrate 209, a high accuracy of the positional relationship, the data line 20
2a、202b・・・およびゲート線203a、203 2a, 202b ··· and the gate line 203a, 203
bなどの幅に対応させて、最小限の幅に設定できるので、液晶表示装置の開口率を高くすることができる。 b in correspondence with the width of such, can be set to a minimum width, it is possible to increase the aperture ratio of the liquid crystal display device. また、モリブデンシリサイド層216bbの電位は、常に画素電極206と同じ電位が印加される状態にあるため、モリブデンシリサイド層216bbの電位が液晶の配向状態を乱すことがないので、高い表示品質が得られる。 Further, the potential of the molybdenum silicide layer 216bb, constantly in a state where the same potential as the pixel electrode 206 is applied, the potential of the molybdenum silicide layer 216bb does not disorder the alignment state of the liquid crystal, the resulting high display quality . 【0050】しかも、画素電極206およびブラックマトリクス216のいずれもが電極として作用しても、画素電極206の外周範囲とブラックマトリクス216の外周範囲とを一致させることができるので、これらの電極からの電位のまわり込むことによって液晶の配向が乱れる領域(リバースチルトドメイン領域)をブラックマトリクス216で確実に覆うことができる。 [0050] Moreover, also act any of the pixel electrode 206 and the black matrix 216 as an electrode, it is possible to match the outer periphery ranging from the outer peripheral range and the black matrix 216 of the pixel electrode 206, from these electrodes it can be reliably covered by the black matrix 216 a region where the alignment of the liquid crystal is disordered (reverse tilt domain regions) by sneaks potential. さらに、ブラックマトリクス216は、画素領域毎に電気的に独立した状態のモリブデンシリサイド層216bb・・・によって構成されているため、たとえば、画素領域201 Further, the black matrix 216, because it is composed of molybdenum silicide layer 216bb · · · in a state of electrically independent for each pixel region, for example, the pixel region 201
bbにおいて、モリブデンシリサイド層216bbとデータ線202aとが短絡状態にあっても、この画素領域201bbの点欠陥のみに止まるので、液晶表示装置の信頼性も高い。 In bb, molybdenum silicide layer 216bb and the data line 202a is even in short-circuit state, since the stops only to the point defect of the pixel region 201bb, high reliability of the liquid crystal display device. 【0051】さらに、液晶表示装置の高精細化に伴って、画素領域201bbは微細化されているため、画素領域201bbにおける表示容量が減少し、オフ抵抗の高いTFT208を構成してリーク電流を小さくしても、ゲート線203bの非選択期間内に表示電圧が低下し、表示の保持特性が低くなりやすい傾向がある。 [0051] Further, with the higher definition of the liquid crystal display device, since the pixel region 201bb being miniaturized, display capacity is reduced in the pixel region 201bb, decreasing leak current constitutes a high OFF resistance TFT208 also, the display voltage is lowered in the non-selection period of the gate line 203b, retention characteristics of the display tends to likely to be low. しかしながら、本例の液晶表示装置においては、画素電極2 However, in the liquid crystal display device of this embodiment, the pixel electrode 2
06の端部が前段のゲート線203aの上方に位置し、 End 06 is positioned above the forward gate line 203a,
それらの間で電荷蓄積容量を形成している。 Forming a charge storage capacitance therebetween. このため、 For this reason,
画素領域201bbの選択期間中は、前段のゲート線2 During the selection period of the pixel region 201bb is pre-stage gate line 2
03aが非選択期間で、ゲート線203aには基準電位が印加されていることを利用して、電荷蓄積容量に電荷を蓄積し、画素領域201bbの液晶印加電圧の保持特性を向上することもできる。 03a is in the non-selection period, the gate line 203a is based on the fact that the reference potential is applied, charges are accumulated in the charge storage capacitor, it is also possible to improve the retention characteristics of the liquid crystal application voltage of the pixel region 201bb . 【0052】つぎに、図10(a)〜(c)に示す領域のうちの左側領域を参照して、本例の液晶表示装置の製造方法の一部を説明する。 Next, with reference to the left area of ​​the region shown in FIG. 10 (a) ~ (c), illustrates part of a method of manufacturing a liquid crystal display device of the present embodiment. 図10(a)〜(c)は、本例の液晶表示装置の製造方法の一部を示す工程断面図である。 Figure 10 (a) ~ (c) are process sectional views showing a part of the manufacturing method of the liquid crystal display device of the present embodiment. 【0053】ここで、図10(a)に示すように、透明基板209の上にTFT208を形成するまでの工程については、周知の方法を採用できるので、それらの説明は省略するが、TFT208を形成した後に、まず、下層側層間絶縁膜213を形成する。 [0053] Here, as shown in FIG. 10 (a), for the process to form the TFT208 on a transparent substrate 209, it is possible to employ a known method, the description thereof is omitted, the TFT208 after forming, first, a lower layer side interlayer insulating film 213. つぎに、第1の接続孔213aを形成し、そこにアルミニウム層からなるデータ線202aを形成して、データ線202aをTFT Then, the first connection hole 213a is formed, and to form a data line 202a made of an aluminum layer thereto, the data line 202a TFT
208のソース204に導電接続する。 Conductively connected to the source 204 of 208. つぎに、下層側層間絶縁膜213の表面側に上層側層間絶縁膜215を形成した後に、この上層側層間絶縁膜215に第2の接続孔215aを形成する。 Then, after forming the upper-layer-side interlayer insulating film 215 on the surface side of the lower-layer-side interlayer insulating film 213, to form a second connection hole 215a to the upper-layer-side interlayer insulating film 215. 【0054】つぎに、モリブデンシリサイド層を推積した後に、図10(b)に示すように、それをパターニングして、モリブデンシリサイド層216aを形成する。 Next, after 推積 molybdenum silicide layer, as shown in FIG. 10 (b), by patterning it to form a molybdenum silicide layer 216a.
この状態では、まだ、モリブデンシリサイド層216a In this state, yet, molybdenum silicide layer 216a
は、ブラックマトリクス216を構成するパターンにまでパターニングされた状態にない。 It is not in the patterned until the patterns forming the black matrix 216. 【0055】つぎに、モリブデンシリサイド層216a Next, molybdenum silicide layer 216a
の表面側にITO層206aを形成した後に、まず、I After forming the ITO layer 206a on the surface side of the, first, I
TO層206aをパターニングして、図10(c)に示すように、画素電極206を形成する。 Patterning the TO layer 206a, as shown in FIG. 10 (c), to form a pixel electrode 206. その後に、画素電極206をパターニング形成したときのマスクをそのまま利用して、または、画素電極206自身をマスクとしてモリブデンシリサイド層216aをパターニングして、ブラックマトリスク216を構成すべきモリブデンシリサイド層216bbを形成する。 Thereafter, accept use a mask when patterning the pixel electrode 206, or by patterning the molybdenum silicide layer 216a and the pixel electrode 206 itself as a mask, the molybdenum silicide layer 216bb should constitute black matrix-216 Form. このように、画素電極206およびモリブデンシリサイド層216bbのうちの下層側にある層に対するパターニング工程では、 In this way, the patterning process for the layer on the lower layer side of the pixel electrode 206 and the molybdenum silicide layer 216bb,
上層側にある層の外端縁または上層側にある層のパターニングに用いたマスクをマスクとしてパターニングを行う。 It is patterned mask used for patterning of the layer in the outer edge or upper side of the layer on the upper side as a mask. 【0056】その結果、画素電極206の外端縁206 [0056] As a result, the outer edge of the pixel electrode 206 206
xとモリブデンシリサイド層216bbの外端縁216x Outer edge 216x of x and the molybdenum silicide layer 216bb
とは一致し、いずれもデータ線202aの直上位置にある構造となる。 I agree with both the structure immediately above the position of the data lines 202a. なお、以降の工程については、周知の工程を採用できるので、その説明を省略する。 As for the subsequent steps, it is possible to employ a well-known process, the description thereof is omitted. 【0057】以上のとおり、本例に係る液晶表示装置の製造方法によれば、画素電極206をパターニング形成するときには、その下層側にはモリブデンシリサイド層216aがあって下層側が保護されている。 [0057] As described above, according to the manufacturing method of the liquid crystal display device according to the present embodiment, at the time of patterning the pixel electrode 206, the lower side there is a molybdenum silicide layer 216a is protected at its lower side. このため、 For this reason,
ITO層206aをパターニングするのに塩素系のエッチャントを使用したときに、上層側層間絶縁膜215にピットなどがあっても、エッチャントによって下層側にあるアルミニウム層で構成されたデータ線202aが侵されることがない。 When using the etchant of chlorine to pattern the ITO layer 206a, even if pits on the upper layer side interlayer insulating film 215, is data line 202a made of aluminum layer on the lower layer side by the etchant eroded that there is no. このため、データ線202aに断線などが発生しないので、液晶表示装置の信頼性が向上する。 Therefore, since does not occur, such as breakage to the data line 202a, the reliability of the liquid crystal display device is improved. 【0058】なお、図10(a)〜(c)に示す領域のうち、右側領域に示す工程断面図は、上記の製造方法に対する変形例である。 [0058] Incidentally, among the areas shown in FIG. 10 (a) ~ (c), the sectional views shown on the right side region, which is a modification to the above manufacturing method. 【0059】すなわち、図10(b)に示すように、第2の接続孔215aの内部には、モリブデンシリサイド層216aを残した状態にしてある。 [0059] That is, as shown in FIG. 10 (b), the inside of the second connection holes 215a, are in a state leaving the molybdenum silicide layer 216a. このため、図10 For this reason, as shown in FIG. 10
(c)に示すように、画素電極206を形成した後において、ITO層からなる画素電極206は、モリブデンシリサイド層216bbを介してシリコンからなるドレイン領域207に導電接続することになるため、画素電極206とドレイン領域107とを直接的に接続した場合に比して、そこでの接触抵抗を低減することもでき、 As shown in (c), after forming the pixel electrode 206, the pixel electrode 206 made of ITO layer, since that will electrically connected to the drain region 207 made of silicon through the molybdenum silicide layer 216bb, pixel electrodes 206 and compared with the case of connecting directly to the drain region 107, can also reduce the contact resistance therein,
表示品質の向上を図ることもできる。 It is also possible to improve the display quality. 【0060】なお、図13(a)〜(c)の左側領域および右側領域のいずれの側に示す製造方法で形成されたアクティブマトリクス基板も、画素領域206がブラックマトリクス216の上層側にある構造であるが、これに限らず、画素領域206とブラックマトリクス216 [0060] Incidentally, FIG. 13 (a) an active matrix substrate formed by the manufacturing method illustrated on either side of the left region and right region of ~ (c) also, the pixel region 206 is on the upper side of the black matrix 216 structure although not limited thereto, the pixel region 206 and the black matrix 216
との上限関係が逆の構造にすることも可能である。 It is also possible to limit the relationship between the reversed structure. 【0061】(実施例5)図11は、本発明の実施例5 [0061] (Embodiment 5) FIG. 11 is a fifth embodiment of the present invention
に係る液晶表示装置に用いたアクティブマトリクス基板の一部を示す槻略平面図、図12は、そのV−V線における断面図である。 Takatsuki substantially plan view showing a part of an active matrix substrate used in a liquid crystal display device according to FIG. 12 is a sectional view along the line V-V. 【0062】ここで、図8および図9に示した実施例4 [0062] Here, Embodiment 4 shown in FIGS. 8 and 9
に係る液晶表示装置の各部分と対応する機能を有する部分については同符号を付して、それらの詳細な説明は省略する。 For each portion the portion having the corresponding functions of the liquid crystal display device according to are denoted by the same reference numerals, and the detailed description thereof is omitted. 【0063】本例の液晶表示装置においても、画素領域201bb(第1の画素領域)には、画素領域201a [0063] In the liquid crystal display device according to this embodiment, the pixel region 201bb (the first pixel region), the pixel region 201a
b、201ba、201cb、201bc(第2の画素領域)が隣接している。 b, 201ba, 201cb, 201bc (second pixel regions) is adjacent. ここで、画素領域201bbには、ソース204、ゲート電極205およびドレイン2 Here, the pixel region 201bb, the source 204, gate electrode 205 and the drain 2
07によって、TFT208が構成されており、このT By 07, it is configured is TFT208, this T
FT208の表面側には、シリコン酸化膜からなる下層側層間絶縁膜213が堆積されている。 On the surface side of FT208 is the lower-layer-side interlayer insulating film 213 made of a silicon oxide film is deposited. この下層側層間絶縁膜213には第1の接続孔213aおよび第2の接続孔213bが開口され、そのうちの第1の接続孔21 The first connection hole 213a and the second connection hole 213b is opened to the lower-layer-side interlayer insulating film 213, the first connection hole 21 of which
3aを介して、アルミニウム層からなるデータ線202 3a through the data line 202 made of an aluminum layer
aがソース204に導電接続し、第2の接続孔213b a is electrically connected to the source 204, the second connection hole 213b
を介してはITO層からなる画素電極206がドレイン207に導電接続している。 Electrically connected to the drain 207 is a pixel electrode 206 made of ITO layer via. 【0064】ここで、画素電極206は、画素領域20 [0064] Here, the pixel electrode 206, the pixel region 20
1bbと、それに隣接する画素領域201ab、201 1bb and a pixel region 201ab adjacent thereto, 201
ba、201bc、201cbとの境界領域の近傍にまで形成されて、その外端縁206xは、データ線202 ba, 201Bc, is formed to the vicinity of the boundary region between 201Cb, its outer edge 206x, the data line 202
a、202bおよびゲート線203a、203bの形成位置から内側にある。 a, there 202b and the gate line 203a, from 203b forming position of the inside. また、本例の液晶表示装置においても、画素電極206の表面側に遮光性および導電性を備えるモリブデンシリサイド層216bb(導電性遮光層)を有し、このモリブデンシリサイド層216bb Further, in the liquid crystal display device of this embodiment has a molybdenum silicide layer 216bb (the conductive light shielding layer) provided with a surface light-shielding properties to side and conductivity of the pixel electrode 206, the molybdenum silicide layer 216bb
も、画素領域201bbと、それに隣接する画素領域2 Also, a pixel region 201bb, the pixel area 2 adjacent thereto
01ab、201ba、201bc、201cbとの境界領域の近傍にまで形成されて、その外端縁216x 01ab, 201ba, 201bc, is formed to the vicinity of the boundary region between 201Cb, the outer edges 216x
は、データ線202a、202bおよびゲート線203 The data lines 202a, 202b and the gate line 203
a、203bの形成位置から内側にあって、画素電極2 a, there from 203b forming position of the inner, the pixel electrode 2
06の外端縁206xと一致している。 Consistent with 06 the outer edges 206x. ここで、モリブデンシリサイド層216bbの幅については、画素領域201bbにおいて液晶の配向に乱れが生じやすい側の幅を太くし、乱れが生じにくい側の幅を狭くすることが好ましい。 Here, the width of the molybdenum silicide layer 216bb, and thicker widths of disturbance in the orientation tends to occur side of the liquid crystal in the pixel region 201bb, it is preferable to narrow the width of the disturbance hardly occurs side. そこで、本例の液晶表示装置において、データ線202aの側でデータ線202aの電荷の影響によって液晶の配向が乱れるリバースチルトドメイン領域を遮光する目的に、モリブデンシリサイド層216bbのデータ線202aの側の幅W1は、データ線202bの側の幅W2に比して太くなるように設定し、アライメントずれが発生しても、確実にリバースチルトドメイン領域を覆うことによって、表示の品位を高く維持する一方、開口率の低下を最小限に抑えるようにしてある。 Therefore, in the liquid crystal display device of the present embodiment, on the side of the data line 202a for the purpose of shielding the reverse tilt domain region alignment of the liquid crystal is disturbed by the influence of the charge of the data line 202a, on the side of the data lines 202a of the molybdenum silicide layer 216bb width W1, while set to be thicker than the width W2 of the side of the data line 202b, even if misalignment occurs, the by reliably covering the reverse tilt domain region, maintains a high quality of the display , it is to minimize the reduction in the aperture ratio. 【0065】このような構成の液晶表示装置においても、各モリブデンシリサイド層216bb・・・をブラックマトリクスとして利用するため、透明基板209の側に構成されたアクティブマトリクス基板の側と、対向基板230の側とを対向させるときに、モリブデンシリサイド層216bbが対向基板側ブラックマトリクス2 [0065] In the liquid crystal display device having such a configuration, in order to utilize the molybdenum silicide layers 216bb · · · as a black matrix, and the side of the active matrix substrate formed on the side of the transparent substrate 209, a counter substrate 230 when made to face the side, a molybdenum silicide layer 216bb is counter substrate side black matrix 2
31の位置合わせにおけるマージンとなって、位置合わせ精度が問題にならない。 Becomes margin in alignment 31, the alignment accuracy is not a problem. また、モリブデンシリサイド層216bbの電位は、画素電極206と同じ電位が印加された状態にあるため、液晶の配向状態を乱すことがないので、高い表示品質が得られる。 The potential of the molybdenum silicide layer 216bb, since a state where the same potential as the pixel electrode 206 is applied, there is no disturbing the alignment state of the liquid crystal, high display quality can be obtained. また、ブラックマトリクス216は、画素毎に電気的に独立した状態のモリブデンシリサイド層216bb・・・によって構成されているため、画素領域201bbにおいて、モリブデンシリサイド層216bbとデータ線202aとが短絡状態にあっても、この画素領域201bbのみの表示の点欠陥に止まるので、液晶表示装置の信頼性も高い。 Also, the black matrix 216, because it is composed of molybdenum silicide layer 216bb · · · of electrically independent for each pixel, the pixel region 201bb, molybdenum silicide layer 216bb and the data line 202a is a short circuit state also, since it stops the point defects of the display of the pixel region 201bb only, high reliability of the liquid crystal display device. 【0066】つぎに、図13(a)〜(d)に示す領域のうちの左側領域を参照して、本例の液晶表示装置の製造方法の一部を脱明する。 Next, with reference to the left area of ​​the region shown in FIG. 13 (a) ~ (d), a part of a manufacturing method of a liquid crystal display device of the present embodiment will be de-bright. 図13(a)〜(d)は、本例の液晶表示装置の製造方法の一部を示す工程断面図である。 Figure 13 (a) ~ (d) are process cross-sectional view showing a part of a method of manufacturing the liquid crystal display device of the present embodiment. 【0067】ここで、図13(a)に示すように、透明基板209の上にTFT208を形成するまでの工程については、周知の方法を採用できるので、それらの説明は省略するが、TFT208を形成した後には、まず、 [0067] Here, as shown in FIG. 13 (a), for the process to form the TFT208 on a transparent substrate 209, it is possible to employ a known method, the description thereof is omitted, the TFT208 after the formation of, first,
下層側層間絶縁膜213を推積した後に、下層側層間絶縁膜213に第1の接続孔213aおよび第2の接続孔213bを形成する。 The lower layer side interlayer insulating film 213 after 推積, to form a first connection hole 213a and the second connection hole 213b to the lower-layer-side interlayer insulating film 213. つぎに、画素電極206を形成すべきITO層206aをスパッタ形成する。 Next, an ITO layer 206a to form the pixel electrode 206 is sputtered. 【0068】つぎに、図13(b)に示すように、モリブデンシリサイド層216aを堆積した後に、モリブデンシリサイド層216aのみをパターニングする。 Next, as shown in FIG. 13 (b), after depositing the molybdenum silicide layer 216a, patterned only molybdenum silicide layer 216a. この状態では、まだ、モリブデンシリサイド層216aは、 In this state, yet, molybdenum silicide layer 216a is
ブラックマトリクス216を構成するパターンにまでパターニングされていない状態である一方、ITO層20 While it is a state which is not patterned until the patterns forming the black matrix 216, ITO layer 20
6aも、画素電極206を構成するパターンにパターニングされていない状態である。 6a is also a state which is not patterned into a pattern constituting the pixel electrode 206. 【0069】つぎに、図13(c)に示すように、IT Next, as shown in FIG. 13 (c), IT
O層206aをパターニングするに先立って、モリブデンシリサイド層216aの端縁をパターニングして、ブラックマトリクスを構成するモリブデンシリサイド層2 Prior to patterning the O layer 206a, by patterning the edge of the molybdenum silicide layer 216a, a molybdenum silicide layer constituting the black matrix 2
16bbを形成した後に、そのまま同じマスクを利用してITO層206aをパターニングして画素電極206 After forming the 16bb, pixel electrode 206 by patterning the ITO layer 206a by using as the same mask
を形成する。 To form. ここで、エッチング精度を高く確保する目的に、モリブデンシリサイド層216aに対してはCF Here, in order to maintain a high etching accuracy, CF for the molybdenum silicide layer 216a
ガスによってプラズマエッチングを施す一方、ITO 4 while performing plasma etching by the gas, ITO
層206aに対しては、モリブデンシリサイド層216 For layers 206a, molybdenum silicide layer 216
aに対するプラズマエッチングに引き続いて、CH ガスとH ガスとの混合ガスを用いて異方性ドライエッチンを施す。 Following the plasma etching of a, subjected to anisotropic dry etching using a mixed gas of CH 4 gas and H 2 gas. その結果、画素電極206およびモリブデンシリサイド層216bbの外端縁206x、216x As a result, the pixel electrode 206 and the molybdenum silicide layer 216bb of the outer edges 206x, 216x
は、いずれも、画素領域201bbと、それに隣接する画素領域201ab、201ba、201bc、201 It is both a pixel region 201bb, a pixel region 201ab adjacent thereto, 201ba, 201bc, 201
cbとの境界領域の近傍において一致する構造となる。 A structure consistent in the vicinity of the boundary region between cb.
なお、CF ガスによるプラズマエッチングは、モリブデンシリサイド層216aに代えて、モリブデンシリサイド層やタングステンシリサイド層を採用しても同様に行なえる。 In the plasma etching with CF 4 gas, instead of the molybdenum silicide layer 216a, it performed similarly be employed molybdenum silicide layer or a tungsten silicide layer. 【0070】つぎに、データ線202a、202bを構成すべきアルミニウム層を形成した後に、図13(d) Next, the data line 202a, after forming the aluminum layer should constitute 202b, FIG. 13 (d)
に示すように、パターニングを行って、データ線202 As shown in, by patterning, the data lines 202
aを形成する。 To form a. 【0071】以降の工程については、周知の工程を採用できるので、それらの説明は省略する。 [0071] The subsequent steps, it is possible to employ a well-known process, the description thereof is omitted. 【0072】以上のとおり、本例に係る液晶表示装置の製造方法によれば、画素電極206およびブラックマトリクス216がいずれも電極として作用しても、画素電極206の外周範囲とブラックマトリクス216の外周範囲とを一致させることができるので、これらの電極からの電位が液晶に及ぼす配向の乱れをブラックマトリクス216で確実に覆うことができる。 [0072] As described above, according to the manufacturing method of the liquid crystal display device according to the present embodiment, also act as both the pixel electrode 206 and the black matrix 216 electrodes, the outer periphery of the outer range and the black matrix 216 of the pixel electrode 206 it is possible to match the range, it is the potential of these electrodes is reliably cover the disturbance of orientation on the liquid crystal in the black matrix 216. 【0073】なお、図13(a)〜(d)に示す領域のうちの右側領域に示す工程断面図は、上記の製造方法に対する変形例である。 [0073] Incidentally, sectional views shown on the right side area of ​​the region shown in FIG. 13 (a) ~ (d) is a modification to the above manufacturing method. 【0074】すなわち、図13(b)に示すように、下層側層間絶縁膜213を形成した後の領域a−1および領域a−2において、下層側層間絶縁膜213の表面側にITO層206aを形成した後に、第1の接続孔21 [0074] That is, as shown in FIG. 13 (b), in the region a-1 and regions a-2 after forming a lower-layer-side interlayer insulating film 213, ITO layer 206a on the surface side of the lower-layer-side interlayer insulating film 213 after forming the first connection hole 21
3aおよび第2の埠統孔213bを形成する。 3a and second 埠統 hole 213b to form a. 【0075】つぎに、図13(b)に示すように、モリブデンシリサイド層216aを形成する。 [0075] Next, as shown in FIG. 13 (b), to form a molybdenum silicide layer 216a. その結果、T As a result, T
FT208のソース204およびドレイン207にモリブデンシリサイド層216aが導電接続する状態になる。 Molybdenum silicide layer 216a is in a state of connecting conductive to source 204 and drain 207 of FT208. 【0076】つぎに、図13(c)に示すように、モリブデンシリサイド層216aをパターニングして、ブラックマトリクス216を構成するモリブデンシリサイド層216bbを形成するとともに、領域c−1、c−2 [0076] Next, as shown in FIG. 13 (c), by patterning the molybdenum silicide layer 216a, thereby forming a molybdenum silicide layer 216bb constituting the black matrix 216, the region c-1, c-2
においては、第1の接続孔213a、213bの内部にモリブデンシリサイド層216b、216cを残す。 In the first connection hole 213a, molybdenum silicide layer 216b inside the 213b, leaving 216c. 【0077】その後に、モリブデンシリサイド層216 [0077] After that, molybdenum silicide layer 216
bbの端部をマスクとして利用し、ITO層206aをパターニングして画素電極206を形成する。 Utilizing the end of bb as a mask to form a pixel electrode 206 by patterning the ITO layer 206a. その結果、画素電極206およびモリブデンシリサイド層16 As a result, the pixel electrode 206 and the molybdenum silicide layer 16
bbの外端縁206x、216xは、いずれも、画素領域201bbと、それに隣接する画素領域201ab、2 bb outer edges 206x, 216x are both a pixel region 201bb, a pixel region 201ab adjacent thereto, 2
01ba、201bc、201cbとの境界領域の近傍において一致する構造となる。 01ba, 201bc, a structure consistent in the vicinity of the boundary region between 201Cb. 【0078】しかる後に、図13(d)に示すように、 [0078] Thereafter, as shown in FIG. 13 (d),
領域d−1のモリブデンシリサイド層216bの表面側にデータ線202aを形成し、データ線202aがモリブデンシリサイド層216bbを介してソース204に導電接続する構造とする。 Data line 202a is formed on the surface side of the area d-1 of the molybdenum silicide layer 216b, data line 202a is structured to electrically connected to the source 204 via a molybdenum silicide layer 216bb. 【0079】以降の工程については、周知の工程を採用できるので、それらの説明は省略する。 [0079] The subsequent steps, it is possible to employ a well-known process, the description thereof is omitted. 【0080】このような製造方法によれば、アルミニウム層たるデータ線202aは、シリコンからなるソース204に対してモリブデンシリサイド層206bを介して接続するので、アルミニウムとの共晶反応によってシリコンがくわれることを防止できるため、薄いシリコン薄膜からTFT208を形成できるので、そのON/OFF [0080] According to such a manufacturing method, serving aluminum layer data lines 202a, so connected to the source 204 made of silicon through a molybdenum silicide layer 206 b, the silicon is hoe by eutectic reaction between the aluminum it is possible to prevent the, can be formed a TFT208 from thin silicon thin film, the ON / OFF
比を向上することができる。 It is possible to improve the ratio. 【0081】また、図13(d)における領域d−2においては、ITO層からなる画素電極206とシリコンからなるドレイン207とがモリブデンシリサイド層2 [0081] Further, FIG. 13 in the region d-2 in (d), consisting of the pixel electrode 206 and the silicon of ITO layer drain 207 and the molybdenum silicide layer 2
06aを介して導電接続しているため、画素電極206 Due to the conductive connection through 06a, the pixel electrode 206
とドレイン207とを直接的に接続した場合に比してその接触抵抗を低減することもでき、表示品質の向上を図ることもできる。 And the drain 207 as compared with the case of directly connected can also reduce the contact resistance, it is also possible to improve the display quality. 【0082】なお、図13(a)〜(d)の左側領域および右側領域のいずれの側に示す製造方法においても、 [0082] Also in the manufacturing method shown in either side of the left region and the right region in FIG. 13 (a) ~ (d),
画素領域206がブラックマトリクス216の下層側にある場合について説明したが、これに限らず、逆の構造にすることも可能である。 Has been described a case where the pixel region 206 is on the lower side of the black matrix 216 is not limited to this, it is also possible to reverse the structure. 【0083】(実施例6)図14は、本発明の実施例4 [0083] (Embodiment 6) FIG. 14 is a fourth embodiment of the present invention
に係る液晶表示装置に用いたアクティブマトリクス基板の一部を示す概略平面図、図15は、そのVI−VI線における断面図である。 Schematic plan view showing a part of an active matrix substrate used in a liquid crystal display device according to FIG. 15 is a sectional view taken along the line VI-VI. 【0084】本例の液晶表示装置は、その基本的な構造が実施例4に係る液晶表示装置と同様であって、アクティブマトリクス基板の側と、対向基板の側との間に充填する液晶の種類のみが異なるため、対応する部分には同符号を付してそれらの詳細な説明は省略する。 [0084] The liquid crystal display device of this embodiment, a similar liquid crystal display device whose basic structure is according to the fourth embodiment, the liquid crystal filling the side of the active matrix substrate, between the side of the counter substrate since only different types, and the corresponding portions is omitted explanation thereof such details are denoted by the same reference numerals. 【0085】これらの図において、本例の液晶表示装置も、実施例4に係る液晶表示装置と同様に、画素領域2 [0085] In these figures, also the liquid crystal display device of this embodiment, like the liquid crystal display device according to the fourth embodiment, the pixel region 2
01bbには、画素電極206の表面側に遮光性および導電性を備えるモリブデンシリサイド層216bb(導電性遮光層)を有し、このモリブデンシリサイド層21 The 01bb, has a molybdenum silicide layer 216bb (the conductive light shielding layer) provided with a surface light-shielding properties to side and conductivity of the pixel electrode 206, the molybdenum silicide layer 21
6bbは、画素領域201bbと、それに隣接する画素領域201ab、201ba、201bc、201cb 6bb includes a pixel region 201bb, a pixel region 201ab adjacent thereto, 201ba, 201bc, 201cb
との境界領域にあって、その外端縁216xは、データ線202a、202bおよびゲート線203a、203 In the boundary region between an outer edge 216x, the data lines 202a, 202b and the gate lines 203a, 203
bの直上において、画素電極206の外端縁206xと一致している。 Just above the b, it coincides with the outer edge 206x of the pixel electrode 206. 【0086】このような構成のアクティブマトリクス基板に対しては、対向基板230が対向するように配置され、これらの基板の間には液晶241が充填される。 [0086] For the active matrix substrate having such a configuration, a counter substrate 230 is disposed so as to face the liquid crystal 241 is filled between the substrates. ここで、本例の液晶表示装置においては、ポリマー分散型液晶が充填されているので、アクティブマトリクス基板および対向基板230の表面側には配向膜が形成されていない。 Here, in the liquid crystal display device of this embodiment, since the polymer-dispersed liquid crystal is filled, not on the surface side of the active matrix substrate and the counter substrate 230 is formed an alignment film. その他の構成については、実施例4に係る液晶表示装置と同様である。 The other configuration is the same as the liquid crystal display device according to the fourth embodiment. 【0087】本例の液晶表示装置においても、実施例4 [0087] In the liquid crystal display device of this example, Example 4
に係る液晶表示装置と液晶の種類は異なるが、その各モリブデンシリサイド層216bb、216ab、216 The liquid crystal display device and the type of the liquid crystal is different according to its respective molybdenum silicide layers 216bb, 216ab, 216
ba・・・をブラックマトリクス216として利用するため、対向基板230の側にブラックマトリクスを必要としないか、あるいは、図15に示すように、対向基板側ブラックマトリクス231を補完的に形成するだけでよいので、2杖の透明基板を対向させるときの位置合わせ精度が問題にならない。 To utilize the ba · · · as a black matrix 216, or does not require a black matrix on the counter substrate 230, or, as shown in FIG. 15, only complementary to forming the counter substrate side black matrix 231 since good alignment accuracy when is opposed to the transparent substrate 2 cane is not a problem. 従って、ブラックマトリクス216および対向基板側ブラックマトリクス231の幅に不必要にマージンを設ける必要がないので、液晶表示装置の開口率を高くすることができるなど、実施例4に係る液晶表示装置と同様な効果を奏する。 Therefore, since the black matrix 216 and the width of the opposing substrate side black matrix 231 is not necessary to provide the unnecessary margin, and it is possible to increase the aperture ratio of the liquid crystal display device, similarly to the liquid crystal display device according to Example 4 achieve the effect. 【0088】(実施例7)図16は、本発明の実施例7 [0088] (Embodiment 7) FIG. 16 is a seventh embodiment of the present invention
に係る液晶表示装置に用いたアクティブマトリクス基板の一部を示す概略平面図、図17は、そのVII−VI Schematic plan view showing a part of an active matrix substrate used in a liquid crystal display device according to FIG. 17, the VII-VI
I線における断面図である。 It is a sectional view taken along the I-line. 【0089】本例の液晶表示装置においても、垂直方向のデータ線302a、302b・・・(信号線)と、水平方向のゲート線303a、303b・・・(走査線) [0089] In the liquid crystal display device of the present embodiment, the vertical direction of the data lines 302a, and 302b · · · (signal lines), the horizontal direction of the gate lines 303a, 303b · · · (scanning line)
とによって区画形成された画素領域のいずれの画素領域においても、画素領域301bb(第1の画素領域)のように、データ線302aが導電接続するソース311 In any of the pixel region of the pixel region partitioned formed by a, as in the pixel region 301Bb (first pixel region), a source 311 of data line 302a connects conductive
a、ゲート線303bが導電接続するゲート電極30 a, the gate electrode 30 of the gate line 303b are conductively connected
5、および画素電極306が導電接続するドレイン31 5 and the drain 31 of the pixel electrode 306 is conductively connected,
1bによって、TFT308が構成されている。 By 1b, TFT 308 is formed. 【0090】ここで、TFT308は、機能的には実施例1の液晶表示装置のTFTなどと同様であるが、本例の液晶表示装置においては、いわゆる逆スタガ型TFT [0090] Here, TFT 308 is functionally the same as such as a TFT liquid crystal display device of Example 1, the liquid crystal display device of this embodiment, a so-called inverted staggered TFT
として構成されている。 It is configured as. すなわち、液晶表示装置全体を支持する透明基板309の表面側に絶縁膜が形成されており、その表面にゲート電極305が形成されている。 That is, the surface side of the transparent substrate 309 for supporting the entire liquid crystal display device an insulating film is formed, the gate electrode 305 is formed on the surface thereof. 【0091】さらに、それらの表面側には、ゲート電極絶縁膜305a、ノンドープのアモルファスシリコン層310およびn型不純物が導入されたアモルファスシリコン層(ソース311a、311b)が形成され、このアモルファスシリコン層(ソース311a、311b) [0091] Furthermore, in their surface, a gate electrode insulating film 305a, a non-doped amorphous silicon layer amorphous silicon layer 310 and the n-type impurity is introduced (source 311a, 311b) are formed, the amorphous silicon layer ( source 311a, 311b)
に対して、ソース電極304aおよびドレイン電極30 Respect, the source electrode 304a and the drain electrode 30
7aが形成されている。 7a is formed. そのうち、ドレイン電極307 Among them, the drain electrode 307
aに対しては、層間絶縁膜313を介して、画素電極3 For a, via the interlayer insulating film 313, the pixel electrode 3
06が導電接続している。 06 is conductively connected. 【0092】さらに、本例の液晶表示装置においても、 [0092] Further, also in the liquid crystal display device of this embodiment,
層間絶縁膜313の表面側において、画素電極306の下層側に遮光性および導電性を備えるモリブデンシリサイド層316bb(導電性遮光層)を有し、このモリブデンシリサイド層316bbは、画素領域301bb The surface side of the interlayer insulating film 313 has a molybdenum silicide layer 316bb (the conductive light shielding layer) provided with a light shielding property and conductivity on the lower layer side of the pixel electrode 306, the molybdenum silicide layer 316bb is pixel region 301bb
と、それに隣接する画素領域301ab、301ba、 When a pixel region 301ab adjacent thereto, 301Ba,
301bc、301cbとの境界領域にあって、その外端縁306xは、データ線302a、302bおよびゲート線303a、303bの直上に位置するように形成されている。 301Bc, In the boundary region between 301Cb, its outer edge 306x, the data lines 302a, 302b and the gate lines 303a, is formed so as to be positioned directly above the 303b. ここで、モリブデンシリサイド層316b Here, molybdenum silicide layer 316b
bのような導電性遮光層は、いずれの画素領域にも同様に形成されているが、いずれも隣接する画素領域の画索電極およびモリブデンシリサイド層とは絶縁分離された状態にある。 Conductive shielding layer, such as b has been formed in the same manner in any of the pixel region, both the Esaku electrode and molybdenum silicide layer adjacent pixel areas in a state of being insulated and separated. その他の構成については、実施例4に係る液晶表示装置と同様であるため、対応する部分には同符号を付してそれらの説明は省略する。 The other configuration is similar to the liquid crystal display device according to the fourth embodiment, their description for corresponding parts are denoted by the same reference numerals will be omitted. 【0093】このような構成の液晶表示装置においては、実施例4に係る液晶表示装置と、TFT308の構造の差に起因する構造的な差異はあるものの、その表示の原理は同様であるため、実施例4に係る液晶表示装置と同様な効果を奏する。 [0093] Since the liquid crystal display device having such a configuration, a liquid crystal display device according to Example 4, despite the structural differences due to the difference of the structure of the TFT 308, the principle of the display is the same, the same effects as the liquid crystal display device according to the fourth embodiment. たとえば、各画素領域301b For example, each pixel region 301b
b‥・に形成されたモリブデンシリサイド層316bb b ‥ · to form molybdenum silicide layer 316bb
・・・をブラックマトリクス316として利用するため、対向基板330の側にブラックマトリクスを必要としないか、あるいは、図17に示す対向基板側アクティブマトリクス331のように、データ線302a、30 To utilize ... as a black matrix 316, or does not require a black matrix on the counter substrate 330, or, as the counter substrate side active matrix 331 shown in FIG. 17, data lines 302a, 30
3aを通過する光のみを遮る補完的なものだけを形成するだけでよく、2杖の透明基板を対向させるときの位置合わせ精度を考慮して、ブラックマトリクス316または対向基板側アクティブマトリクス331の幅を不必要に広くする必要がない。 3a well by just simply the formation complementary unobstructed only light passing through the transparent substrate of 2 wand in consideration of the alignment accuracy when to face, the width of the black matrix 316 or the counter substrate side active matrix 331 the there is no need to widen unnecessarily. しかも、各モリブデンシリサイド層316bb‥・は、画素領域301bb・・・と同一の透明基板309の表面側につくり込まれているため、位置関係の精度が高く、データ線302a、302 Moreover, each of the molybdenum silicide layer 316bb ‥ · is because it is built on the surface side of the pixel region 301bb ··· and the same transparent substrate 309, a high accuracy of the positional relationship, the data lines 302a, 302
b・・・およびゲート線303a、303bなどの幅に対応させて、最小限の幅に設定できるので、液晶表示装置の開口率を高くすることができる。 b · · · and the gate line 303a, in correspondence with the width of such 303b, can be set to a minimum width, it is possible to increase the aperture ratio of the liquid crystal display device. また、モリブデンシリサイド層316bbの電位が液晶の配向状態を乱すことがないので、高い表示品質が得られる。 Further, since the potential of the molybdenum silicide layer 316bb does not disorder the alignment state of the liquid crystal, high display quality can be obtained. しかも、画素電極306の外周範囲とブラックマトリクス316の外周範囲とを一致させることができるので、これらの電極からの電位が液晶に及ぼす配向の乱れをブラックマトリクス316で確実に覆うことができるなどの効果を奏する。 Moreover, it is possible to match the outer periphery ranging from the outer peripheral range and the black matrix 316 of pixel electrodes 306, such as the potential of these electrodes can be reliably cover the disturbance of orientation on the liquid crystal in the black matrix 316 an effect. 【0094】(実施例8)図18は、本発明の実施例8 [0094] (Embodiment 8) FIG. 18 is a eighth embodiment of the present invention
に係る液晶表示装置に用いたアクティブマトリクス基板の一部を示す概略平面図、図19は、そのVIII−V Schematic plan view showing a part of an active matrix substrate used in a liquid crystal display device according to FIG. 19, the VIII-V
III線における断面図である。 It is a sectional view taken along the line III. ここで、図8および図9に示した実施例4に係る液晶表示装置の各部分と対応する機能を有する部分については同符号を付してある。 Here, it is referred by the same reference numerals parts having functions corresponding to portions of the liquid crystal display device according to the fourth embodiment shown in FIGS. 【0095】本例の液晶表示装置においても、図18に示すように、画素領域201bb(第1の画素領域)には、データ線202aが導電接続するソース204、ゲート線203bが導電接続するゲート電極205、および画素電極206が導電接続するドレイン207によって、TFT208が構成されている。 [0095] In the liquid crystal display device of the present embodiment, as shown in FIG. 18, the pixel region 201bb (the first pixel area), the source 204 data lines 202a are connected conductive, gate the gate line 203b are conductively connected by the drain 207 electrodes 205 and pixel electrodes 206, is conductively connected, TFT 208 is formed. ここで、画素電極206は、導電性および光透過性の材料としてのITO Here, the pixel electrode 206 is electrically conductive and ITO as the light transmissive material
からなる透明電極であって、画素領域201bbの略全面にわたって形成されており、その端部がデータ線20 A transparent electrode made of, is formed over substantially the entire surface of the pixel region 201bb, its ends the data line 20
2a、202bおよびゲート線203a、203bの直上に位置するまで拡張されている。 2a, 202b and the gate line 203a, are extended to positions above the 203b. そして、いずれの画素電極206も前段のゲート線203aの側に広い重なり面積を有している。 Then, one of the pixel electrodes 206 has a wide overlapping area on the forward gate line 203a. 【0096】この画素領域201bbの断面構造は、図19に示すように、液晶表示装置全体を支持する透明基板209の表面側に形成された多結晶シリコン層210 [0096] cross-sectional structure of the pixel region 201bb, as shown in FIG. 19, a polycrystalline silicon layer formed on the surface side of the transparent substrate 209 for supporting the entire liquid crystal display device 210
に、チャネル領域211を除いて、n型の不純物としてのリンが導入されて、ソース204およびドレイン20 To, with the exception of the channel region 211, phosphorous as an n-type impurity is introduced, a source 204 and a drain 20
7が形成されている。 7 is formed. このTFT208の表面側には、 On the surface side of the TFT208,
シリコン酸化膜からなる下層側層間絶縁膜213が推積されており、それには第1の接続孔213aと第2の接続孔213bとが開口されている。 The lower-layer-side interlayer insulating film 213 made of a silicon oxide film and is 推積, a first connection hole 213a and the second connection hole 213b is opened in it. そのうちの第1の接続孔213aを介して、アルミニウム層からなるデータ線202aがソース204に導電接続している。 Through the first connection hole 213a of the data line 202a made of aluminum layer is electrically connected to a source 204. 【0097】一方、第2の接続孔213bを介しては、 [0097] On the other hand, via a second connection hole 213b,
画素電極206と同じく導電性および光透過性の材料としてのITOからなる積み上げ電極層214がドレイン207に導電接続している。 Stacked electrode layer 214 made of ITO as well conductive and optically transparent material and the pixel electrode 206 is electrically connected to the drain 207. ここで、下層側層間絶縁膜213の表面は、TFT208の形状に対応して凹凸が反映されているが、積み上げ電極層214は、TFT2 Here, the surface of the lower layer side interlayer insulating film 213 is uneven so as to correspond to the shape of TFT208 is reflected, stacked electrode layer 214, TFT 2
08が形成されていない平坦な領域208a上(TFT 08 is not formed flat region 208a on (TFT
208の非形成領域上)にまで拡張形成されている。 It has been extended formed to a non-forming region) of 208. 従って、この領域208a上における積み上げ電極層21 Thus, the stacked electrode layer 21 on the region 208a
4の表面は平坦になっている。 4 of the surface is flat. 【0098】さらに、この液晶表示装置においては、透明基板209の表面側に、シリコン酸化膜からなる上層側層間絶縁膜215が形成されており、その表面側に画素電極206が形成されている。 [0098] Further, in this liquid crystal display device, the surface side of the transparent substrate 209, the upper-layer-side interlayer insulating film 215 made of a silicon oxide film is formed, the pixel electrode 206 is formed on the surface side. ここで、画素電極20 Here, the pixel electrode 20
6は、上層側層間絶縁膜215の接続孔215aを介して積み上げ電極層214に導電接続しており、この接続孔215aは、TFT208が形成されていない平坦な領域208a上に形成されている。 6, the electrode layer 214 stacked through the connection hole 215a of the upper-layer-side interlayer insulating film 215 has been electrically connected, the connection hole 215a is TFT 208 is not formed is formed on the flat region 208a. このため、画素電極206は積み上げ電極層214の平坦領域に導電接続している。 Therefore, are electrically connected to the flat region of the pixel electrode 206 is stacked electrode layer 214. なお、上層側層間絶縁膜215としてはポリイミド層などを用いることなどにより、その表面を平坦化して、液晶の配向性をより高めてもよい。 Incidentally, such as by using a polyimide layer as an upper layer-side interlayer insulating film 215, the surface is flattened, it may be further enhanced liquid crystal orientation. 【0099】本例においては、マトリクスアレイが形成された透明基板209と、カラーフィルタおよび共通電極が形成された他方側の透明基板(図示せず)との間に液晶が封入されて、液晶表示装置が構成される。 [0099] In this example, the transparent substrate 209 matrix array is formed, and liquid crystal is sealed between the color filter and a common electrode is formed the other side transparent substrate (not shown), a liquid crystal display device is formed. そして、データ線202a、202b・・・およびゲート線203a、203b・・・によって伝達される信号によって、共通電極と各画素電極206との間に発生する電位を制御して、画素領域毎の液晶の配向状態を変え、情報を表示するようになっている。 The data lines 202a, 202b · · · and the gate line 203a, the signal transmitted by 203b · · ·, by controlling the potential generated between the common electrode and the pixel electrode 206, the liquid crystal of each pixel region changing the orientation of the state, it is adapted to display the information. ここで、画素電極20 Here, the pixel electrode 20
6へは、電位がTFT208のドレイン207および積み上げ電極層215を介して印加される。 To 6, the potential is applied via the drain 207 and the stacked electrode layer 215 of the TFT 208. 【0100】また、本例の液晶表示装置においては、上層側層間絶縁膜215の表面側であって画素電極206 [0100] In the liquid crystal display device of this embodiment, the pixel electrode 206 a surface side of the upper-layer-side interlayer insulating film 215
の下層側には、遮光性および導電性を備えるモリブデンシリサイド層216bb(導電性遮光層)が形成されており、このモリブデンシリサイド層216bbは、画素領域201bbと、それに隣接する画素領域201a Of the lower layer, a molybdenum silicide layer 216bb with a light shielding property and conductivity (conductive light shielding layer) is formed, the molybdenum silicide layer 216bb includes a pixel region 201bb, a pixel region 201a adjacent thereto
b、201ba、201bc、201cbとの境界領域において、その外端縁216xがデータ線202a、2 b, 201ba, 201bc, in the boundary region between 201Cb, its outer edge 216x data lines 202a, 2
02bおよびゲート線203a、203bの直上に位置するように形成されて、しかも、画素電極206の外端縁206xと一致している。 02b and the gate lines 203a, is formed so as to be positioned directly above the 203b, moreover, it is consistent with the outer edge 206x of the pixel electrode 206. ここで、モリブデンシリサイド層216bbのような導電性遮光層は、いずれの画素領域にも同様に形成されているが、隣接する画素領域201ab、201ba、201cb、201bcのいずれのモリブデンシリサイド層216ab、216b Here, the conductive shielding layer, such as molybdenum silicide layer 216bb is formed similarly on any pixel region, the adjacent pixel regions 201ab, 201ba, 201cb, any molybdenum silicide layer 216ab of 201Bc, 216b
a、216bc、216cbの外端縁216xとも、モリブデンシリサイド層216bbは、データ線202 a, 216Bc, both outer edges 216x of 216Cb, molybdenum silicide layer 216bb the data lines 202
a、202bおよびゲート線203a、203bの直上位置で絶縁分離された状態にある。 a, 202b and the gate line 203a, the state of being insulated and separated at a position directly above 203b there. 【0101】このような構成の本例の液晶表示装置においては、各モリブデンシリサイド層216bb・・・をブラックマトリクスとして利用するため、図12に示すように、透明基板209の側に構成されたアクティブマトリクス基板の側と、対向基板230の側とを対向させるときに、モリブデンシリサイド層216bbが対向基板側ブラックマトリクス231の位置合わせにおけるマージンとなって、位置合わせ精度が問題にならない。 [0102] Active liquid crystal display device according to this embodiment having such a configuration, in order to utilize the molybdenum silicide layers 216bb · · · as a black matrix, as shown in FIG. 12, which is configured on the side of the transparent substrate 209 and the side of the matrix substrate, when made to face the side of the counter substrate 230, a molybdenum silicide layer 216bb is a margin in positioning of the opposing substrate side black matrix 231, the alignment accuracy is not a problem. また、モリブデンシリサイド層216bbの電位は、画素電極206と同じ電位が印加された状態にあるため、液晶の配向状態を乱すことがないので、高い表示品質が得られる。 The potential of the molybdenum silicide layer 216bb, since a state where the same potential as the pixel electrode 206 is applied, there is no disturbing the alignment state of the liquid crystal, high display quality can be obtained. また、ブラックマトリクス216は、画素毎に電気的に独立した状態のモリブデンシリサイド層216 Also, the black matrix 216, a molybdenum silicide layer in the state electrically independent for each pixel 216
bb・・・によって構成されているため、画素領域20 Because it is constituted by bb · · ·, the pixel region 20
1bbにおいて、モリブデンシリサイド層216bbとデータ線202aとが短絡状態にあっても、この画素領域201bbのみの表示の点欠陥に止まるので、液晶表示装置の信頼性も高い。 In 1bb, and molybdenum silicide layer 216bb and the data line 202a is even in short-circuit state, since the stop point defects of the display of the pixel region 201bb only, high reliability of the liquid crystal display device. 【0102】また、本例の液晶表示装置において、データ線202aは下層側層間絶縁膜213上に形成されて、その第1の接続孔213aを介して薄膜トランジスタ208のソース204に導電接続している一方、画素電極206は、パッドとしての積み上げ電極層214に積み上げされた状態で、上層側層間絶縁膜215上に形成されている。 [0102] In the liquid crystal display device of the present embodiment, the data line 202a is formed on the lower-layer-side interlayer insulating film 213, is electrically connected to the source 204 of the thin film transistor 208 through the first connection hole 213a on the other hand, the pixel electrode 206 is in a state of being stacked in the stacked electrode layer 214 as a pad is formed on the upper layer side interlayer insulating film 215. すなわち、データ線202aと画素電極206とは、互いに異なる層上に形成されているので、 That is, the data line 202a and the pixel electrode 206 are formed on different layers,
短絡する危険性がない。 There is no danger of short-circuiting. 従って、データ線202aの上方位置にまで画素電極206の端部206xを配置することができるので、データ線202aの近傍も表示部として利用できる。 Accordingly, it is possible to arrange the end 206x of the pixel electrode 206 to the upper position of the data lines 202a, also near the data line 202a can be used as a display unit. それ故、画素領域201bbの開口率が高い。 Therefore, a high aperture ratio of the pixel region 201bb. 【0103】さらに、画素電極206はデータ線202 [0103] Further, the pixel electrode 206 is a data line 202
aに対するシールド効果を発揮するので、データ線20 Since exert a shielding effect with respect to a, the data line 20
2aの電位が液晶の配向を乱すことがない。 Potential of 2a does not disturb the orientation of the liquid crystal. それ故、表示の品質が向上する。 Therefore, to improve the quality of the display. さらに、積み上げ電極層214 Furthermore, the stacked electrode layer 214
は、導電性を有しているので、マトリクスアレイを構成するのに支障がなく、また、金属層を積み上げ電極層として用いた場合と異なり、ITOからなる積み上げ電極層214は光透過性を有しているので、画素領域206 Because have conductivity, there is no difficulty in constructing a matrix array, also, unlike the case of using as an electrode layer stacked metal layers, stacked electrode layer 214 made of ITO is chromatic optical transparency since the are, and the pixel region 206
が導電接続しやすいように、積み上げ電極層214を拡張形成しても、画素領域201bbの開口率が犠牲になることがない。 So they easily conductively connected, be extended form stacked electrode layer 214, the aperture ratio of the pixel region 201bb is never sacrificed. 加えて、画素電極206は、積み上げ電極層214を介して積み上げされた状態にあるため、下層側および上層側層間絶縁膜213、215の接続孔2 In addition, the pixel electrode 206, because it is in a state of being piled through the stacked electrode layer 214, the lower layer side and the connection of the upper-layer-side interlayer insulating film 213 and 215 holes 2
13b、215aは、いずれもがアスペクト比の低い構造になっているので、接続孔213b、215aの内部における導電接続部の信頼性が高い。 13b, 215a, since both is in the low aspect ratio structure, the connecting hole 213b, a high reliability of the conductive connection portion inside the 215a. 【0104】また、本例においては、積み上げ電極層2 [0104] In the present embodiment, stacked electrode layer 2
14に、画素電極206と同じくITOを用いているため、積み上げ電極層214と画素電極206との接続抵抗が低い。 14, due to the use of same ITO as the pixel electrode 206, the connection resistance between the stacked electrode layer 214 and the pixel electrode 206 is low. それ故、ドレイン207と画素電極206との間の抵抗分は低いレベルを維持できる。 Therefore, resistance component between the drain 207 and the pixel electrode 206 can maintain a low level. さらに、積み上げ電極層214および上層側層間絶縁膜215の表面側は、TFT208の形状が反映されて凹凸を有しているが、上層側層間絶縁膜215の接続孔215aは、T Further, the surface side of the stacked electrode layer 214 and the upper-layer-side interlayer insulating film 215 has the uneven reflects the shape of the TFT 208, the connection hole 215a of the upper-layer-side interlayer insulating film 215, T
FT208が形成されていない平坦な領域208a上に形成されているので、積み上げ電極層214と画素電極206とのコンタクトの信頼性が高く、そのコンタクト抵抗も低い。 Since FT208 is formed on the flat region 208a are not formed, reliable contact between the stacked electrode layer 214 and the pixel electrode 206, lower its contact resistance. また、このような接続構造は、平坦部分を底上げして、画素電極206表面を平坦化させて、液晶の配向状態を改善する効果も発揮する。 Moreover, such a connection structure, and raised the flat portion, thereby planarizing the pixel electrode 206 surface, the effect is also exerted to improve the alignment of the liquid crystal. 【0105】さらに、液晶表示装置の高精細化に伴って、画素領域201bbは微細化されているため、画素領域201bbにおける表示容量が減少し、オフ抵抗の高いTFT208を構成してリーク電流を小さくしても、ゲート線203bの非選択期間内に表示電圧が低下し、表示の保持特性が低くなりやすい傾向がある。 [0105] Further, with the higher definition of the liquid crystal display device, since the pixel region 201bb being miniaturized, display capacity is reduced in the pixel region 201bb, decreasing leak current constitutes a high OFF resistance TFT208 also, the display voltage is lowered in the non-selection period of the gate line 203b, retention characteristics of the display tends to likely to be low. しかしながら、本例の液晶表示装置においては、画素電極2 However, in the liquid crystal display device of this embodiment, the pixel electrode 2
06の端部が前段のゲート線203aの上方に位置し、 End 06 is positioned above the forward gate line 203a,
それらの間で電荷蓄積容量を形成している。 Forming a charge storage capacitance therebetween. このため、 For this reason,
画素領域201bbの選択期間中は、前段のゲート線2 During the selection period of the pixel region 201bb is pre-stage gate line 2
03aが非選択期間で、ゲート線203aには基準電位が印加されていることを利用して、電荷蓄積容量に電荷を蓄積し、画素領域201bbの液晶印加電圧の保持特性を向上することもできる。 03a is in the non-selection period, the gate line 203a is based on the fact that the reference potential is applied, charges are accumulated in the charge storage capacitor, it is also possible to improve the retention characteristics of the liquid crystal application voltage of the pixel region 201bb . しかも、本例においては、 Moreover, in this example,
画素電極206を前段のゲート電極203aの側に広い重なり面積を有するように形成してあるため、保持特性を向上させる効果が顕著である。 Since you have a pixel electrode 206 to have a large overlapping area on the forward gate electrode 203a, the effect of improving the retention characteristic is remarkable. 【0106】(実施例9)図20は、本発明の実施例9 [0106] (Embodiment 9) FIG. 20 is an embodiment of the present invention 9
に係る液晶表示装置に用いたアクティブマトリクス基板の一部を示す概略平面図、図21は、そのIX−IX線における断面図である。 Schematic plan view showing a part of an active matrix substrate used in a liquid crystal display device according to FIG. 21 is a cross-sectional view taken along the line IX-IX. ここで、図8および図9に示した実施例4に係る液晶表示装置または図18および図1 The liquid crystal display device or FIGS. 18 and 1 according to the fourth embodiment shown in FIGS. 8 and 9
9に示した実施例8に係る液晶表示装置の各部分と対応する機能を有する部分については同符号を付して、それらの詳細な説明を省略する。 Elements having functions corresponding to portions of the liquid crystal display device according to Embodiment 8 shown in 9 are denoted by the same reference numerals and their detailed descriptions are omitted here. 【0107】これらの図において、画素領域201bb [0107] In these drawings, the pixel region 201bb
には、データ線202aが導電接続するソース204、 The source 204 of the data lines 202a are connected electrically conductive,
ゲート線203bが導電接続するゲート電極205、および画素電極206が導電接続するドレイン207によって、TFT208が構成されている。 By a drain 207 gate electrode 205 gate lines 203b are conductively connected and the pixel electrode 206, is conductively connected, TFT 208 is formed. ここで、画素電極206は、導電性および光透過性の材料としてのIT Here, the pixel electrode 206, IT is a conductive and optically transparent material
Oからなる透明電極であって、画素領域201bbの略全面にわたって形成されており、その端部がデータ線2 A transparent electrode made of O, is formed over substantially the entire surface of the pixel region 201bb, its ends the data line 2
02a、202bおよびゲート線203a、203bの直上に位置するまで拡張されている。 02a, 202b and the gate line 203a, are extended to positions above the 203b. そして、いずれの画素電極206も前段のゲート線203aの側に広い重なり面積を有している。 Then, one of the pixel electrodes 206 has a wide overlapping area on the forward gate line 203a. 【0108】この画素領域201bbの断面構造は、透明基板209の表面側に形成された多結晶シリコン層2 [0108] cross-sectional structure of the pixel region 201bb is formed on the surface side of the transparent substrate 209 polycrystalline silicon layer 2
10に、チャネル領域211を除いてソース204およびドレイン207が形成されている。 10, source 204 and drain 207 except the channel region 211 is formed. このTFT208 The TFT208
の表面側には、シリコン酸化膜からなる下層側層間絶縁膜213が推積されており、それには第1の接続孔21 On the surface side of the is the lower-layer-side interlayer insulating film 213 made of a silicon oxide film is 推積, to it first connection hole 21
3aと第2の接続孔213bとが開口されている。 3a and the second connection hole 213b is opened. そのうちの第1の接続孔213aを介して、アルミニウム層からなるデータ線202aがソース204に導電接続している。 Through the first connection hole 213a of the data line 202a made of aluminum layer is electrically connected to a source 204. 【0109】一方、第2の接続孔213bを介しては、 [0109] On the other hand, via a second connection hole 213b,
積み上げ電極層214がドレイン207に導電接続している。 Electrode layer 214 stacked is electrically connected to the drain 207. ここで、下層側層間絶縁膜213の表面は、TF Here, the surface of the lower layer side interlayer insulating film 213, TF
T208の形状に対応して凹凸が反映されているが、積み上げ電極層215は、TFT208が形成されていない平坦な領域208a上(TFT208の非形成領域上)にまで拡張形成されている。 Although irregularities corresponding to the shape of the T208 is reflected, stacked electrode layer 215 is extended formed to on the flat region 208a is not formed TFT 208 (non-formation region of the TFT 208). 従って、この領域20 Therefore, this region 20
8a上における積み上げ電極層214の表面は平坦になっている。 Surface of the stacked electrode layer 214 on 8a is flat. また、透明基板209の表面側に、シリコン酸化膜からなる上層側層間絶縁膜215が形成されており、その表面側に画素電極206が形成されている。 Further, on the surface side of the transparent substrate 209, the upper-layer-side interlayer insulating film 215 made of a silicon oxide film is formed, the pixel electrode 206 is formed on the surface side. この画素電極206は、上層側層間絶縁膜215の接続孔215aを介して積み上げ電極層214に導電接続しており、この接続孔215aは、TFT208が形成されていない平坦な領域208a上に形成されている。 The pixel electrode 206 is electrically connected to the electrode layer 214 stacked through the connection hole 215a of the upper-layer-side interlayer insulating film 215, the connection hole 215a is formed on the flat region 208a is not formed TFT208 ing. このため、画素電極206は積み上げ電極層214の平坦領域に導電接続している。 Therefore, are electrically connected to the flat region of the pixel electrode 206 is stacked electrode layer 214. 【0110】本例の液晶表示装置においては、データ線202aが、アルミニウム層で構成された下層側の第1 [0110] In the liquid crystal display device of this example, data line 202a is, the first lower side comprised of an aluminum layer
のデータ線202a と、モリブデンシリサイド層で構成された上層側の第2のデータ線202a とで構成された冗長配線構造になっている。 The data line 202a 1, has a configuration is redundant wiring structure in the second data lines 202a 2 of the upper layer side composed of a molybdenum silicide layer. 一方、積み上げ電極層214も、アルミニウム層で構成された下層側の第1の積み上げ電極層214aと、モリブデンシリサイド層で構成された上層側の第2の積み上げ電極層214bとで構成されている。 On the other hand, the stacked electrode layer 214, a first stacked electrode layer 214a of the constructed lower layer side of an aluminum layer, and a second stacked electrode layer 214b of which is composed of molybdenum silicide layer upper. しかも、ソース層202aと積み上げ電極層214とは、同層にあって、第1のデータ線20 Moreover, the source layer 202a and the stacked electrode layer 214, in the same layer, the first data line 20
2a と第1の積み上げ電極層214aとは同時形成されたものであって、第2のデータ線202a と第2の積み上げ電極層214bとが同時形成されたものである。 2a 1 and the first stacked electrode layer 214a be one that is co-formed, in which the second data line 202a 2 and the second stacked electrode layer 214b are formed simultaneously. なお、第2のデータ線202a および第2の積み上げ電極層214bを構成すべき材料としては、画素電極206をパターニングするときのエッチャントに溶解しない材料として、モリブデンシリサイドの他にも、チタンシリサイド、タングステンシリサイド、タンタルシリサイド、チタン、タングステン、タンタル、チタンナイトライドなどを用いることができる。 As the material for constituting the second data lines 202a 2 and the second stacked electrode layer 214b, a material which is insoluble in an etchant when patterning the pixel electrode 206, to other molybdenum silicide, titanium silicide, tungsten silicide, tantalum silicide, titanium, tungsten, tantalum, or titanium nitride. 【0111】また、本例の液晶表示装置においては、上層側層間絶縁膜215の表面側であって画素電極206 [0111] In the liquid crystal display device of this embodiment, the pixel electrode 206 a surface side of the upper-layer-side interlayer insulating film 215
の下層側には、遮光性および導電性を備えるモリブデンシリサイド層216bb(導電性遮光層)が形成されており、このモリブデンシリサイド層216bbは、画素領域201bbと、それに隣接する画素領域201a Of the lower layer, a molybdenum silicide layer 216bb with a light shielding property and conductivity (conductive light shielding layer) is formed, the molybdenum silicide layer 216bb includes a pixel region 201bb, a pixel region 201a adjacent thereto
b、201ba、201bc、201cbとの境界領域において、その外端縁216xがデータ線202a、2 b, 201ba, 201bc, in the boundary region between 201Cb, its outer edge 216x data lines 202a, 2
02bおよびゲート線203a、203bの直上に位置するように形成されて、しかも、画素電極206の外端縁206xと一致している。 02b and the gate lines 203a, is formed so as to be positioned directly above the 203b, moreover, it is consistent with the outer edge 206x of the pixel electrode 206. ここで、モリブデンシリサイド層216bbのような導電性遮光層は、いずれの画素領域にも同様に形成されているが、隣接する画素領域201ab、201ba、201cb、201bcのいずれのモリブデンシリサイド層216ab、216b Here, the conductive shielding layer, such as molybdenum silicide layer 216bb is formed similarly on any pixel region, the adjacent pixel regions 201ab, 201ba, 201cb, any molybdenum silicide layer 216ab of 201Bc, 216b
a、216cb、216bcの外端縁216xとも、モリブデンシリサイド層216bbは、データ線202 a, 216Cb, both outer edges 216x of 216Bc, molybdenum silicide layer 216bb the data lines 202
a、202bおよびゲート線203a、203bの直上位置で絶縁分離された状態にある。 a, 202b and the gate line 203a, the state of being insulated and separated at a position directly above 203b there. 【0112】このような構成の本例の液晶表示装置においては、各モリブデンシリサイド層216bb・・・をブラックマトリクスとして利用するため、透明基板20 [0112] In the liquid crystal display device of the present embodiment having such a configuration, in order to utilize the molybdenum silicide layers 216bb · · · as a black matrix, the transparent substrate 20
9の側に構成されたアクティブマトリクス基板の側と、 9 and the side of the active matrix substrate formed on the side of,
対向基板の側とを対向させるときに、位置合わせ精度が問題にならない。 When made to face the side of the opposing substrate, alignment accuracy is not a problem. また、モリブデンシリサイド層216 Further, the molybdenum silicide layer 216
bbの電位は、画素電極206と同じ電位が印加された状態にあるため、液晶の配向状態を乱すことがないので、高い表示品質が得られる。 Potential of bb, since a state where the same potential as the pixel electrode 206 is applied, there is no disturbing the alignment state of the liquid crystal, high display quality can be obtained. また、ブラックマトリクス216は、画素毎に電気的に独立した状態のモリブデンシリサイド層216bb・・・によって構成されているため、画素領域201bbにおいて、モリブデンシリサイド層216bbとデータ線202aとが短絡状態にあっても、この画素領域201bbのみの表示の点欠陥に止まるので、液晶表示装置の信頼性も高い。 Also, the black matrix 216, because it is composed of molybdenum silicide layer 216bb · · · of electrically independent for each pixel, the pixel region 201bb, molybdenum silicide layer 216bb and the data line 202a is a short circuit state also, since it stops the point defects of the display of the pixel region 201bb only, high reliability of the liquid crystal display device. 【0113】また、本例の液晶表示装置においては、データ線202aが冗長配線構造になっているので、その信頼性が高い。 [0113] In the liquid crystal display device of this embodiment, since the data line 202a is in the redundant wiring structure, its reliable. しかも、積み上げ電極層214も、アルミニウム層で構成された第1の積み上げ電極層214a Moreover, the stacked electrode layer 214, the first stacked electrode layer 214a made of an aluminum layer
とモリブデンシリサイド層で構成された第2の積み上げ電極層214bとで構成されて、ITO層からなる画素電極206は、モリブデンシリサイド層で構成された第2の積み上げ電極層214bを介してアルミニウム層で構成された第1の積み上げ電極層214aに導電接続しているため、モリブデンシリサイド層は、ITO層とアルミニウム層とのコンタクト層として機能するので、そこでの接触抵抗を低減する。 It is composed of a second stacked electrode layer 214b made of a molybdenum silicide layer, a pixel electrode 206 made of ITO layer via a second stacked electrode layer 214b made of a molybdenum silicide layer with an aluminum layer since the conductively connected to the first stacked electrode layer 214a made of molybdenum silicide layer, so functions as a contact layer between the ITO layer and the aluminum layer, to reduce the contact resistance therein. しかも、モリブデンシリサイドで上層側の第2の積み上げ電極層214bを構成しているため、画素電極206をエッチング形成する時にそのエッチャント、で積み上げ電極層214が侵されない。 Moreover, since constituting the second stacked electrode layer 214b of the upper molybdenum silicide, the etchant in the electrode layer 214 stacked it is not attacked when the pixel electrode 206 etched. 【0114】さらに、データ線202aと画素電極20 [0114] Further, the data lines 202a and the pixel electrode 20
6とは、互いに異なる層上に形成されているので、短絡する危険性がない。 6 A, since they are formed on different layers, there is no risk of short-circuiting. 従って、データ線202aの上方位置にまで画素電極206の端部206xを配置することができるので、可能な限りの開口率を確保できる。 Accordingly, it is possible to arrange the end 206x of the pixel electrode 206 to the upper position of the data lines 202a, it can be secured aperture ratio as much as possible. また、画素電極206はデータ線202aに対するシールド効果を発揮するので、データ線202aの電位が液晶の配向を乱すことがない。 Further, the pixel electrode 206 so exert a shielding effect for data line 202a, the potential of the data line 202a does not disorder the orientation of the liquid crystal. それ故、表示の品質が向上する。 Therefore, to improve the quality of the display. 【0115】また、画素電極206は、積み上げ電極層214を介して積み上げされた状態にあるため、下層側および上層側層間絶縁膜213、215の接続孔213 [0115] Further, the pixel electrode 206, because it is in a state of being piled through the stacked electrode layer 214, the lower layer side and the connection of the upper-layer-side interlayer insulating film 213, 215 holes 213
b、215aは、いずれもがアスペクト比の低い構造になっているので、接続孔213b、215aの内部における導電接続部の信頼性が高い。 b, 215a, since both is in the low aspect ratio structure, the connecting hole 213b, a high reliability of the conductive connection portion inside the 215a. しかも、積み上げ電極層214および上層側層間絶縁膜215の表面側は、T Moreover, the surface side of the stacked electrode layer 214 and the upper-layer-side interlayer insulating film 215, T
FT208の形状が反映されて凹凸を有しているが、上層側層間絶縁膜215の接続孔215aは、TFT20 The shape of FT208 has irregularities are reflected, the connection hole 215a of the upper-layer-side interlayer insulating film 215, TFT 20
8が形成されていない平坦な領域208a上に形成されているので、積み上げ電極層214と画素電極206とのコンタクトの信頼性が高く、そのコンタクト抵抗も低い。 Since 8 is formed on the flat region 208a are not formed, reliable contact between the stacked electrode layer 214 and the pixel electrode 206, lower its contact resistance. また、このような接続構造は、平坦部分を底上げして、画素電極206表面を平坦化させて、液晶の配向状態を改善する効果も発揮する。 Moreover, such a connection structure, and raised the flat portion, thereby planarizing the pixel electrode 206 surface, the effect is also exerted to improve the alignment of the liquid crystal. 【0116】さらに、本例の液晶表示装置においては、 [0116] Further, in the liquid crystal display device of this embodiment,
画素電極206の端部が前段のゲート線203aの上方に位置し、しかも、画素電極206を前段のゲート電極203aの側に広い重なり面積を有するように形成してあるため、保持特性を向上させる効果が顕著である。 End portion of the pixel electrode 206 is positioned above the forward gate line 203a, moreover, since that is formed to have a large overlapping area of ​​the pixel electrode 206 on the side of the front of the gate electrode 203a, to improve the retention characteristics the effect is remarkable. 【0117】(実施例10)図22は、本発明の実施例10に係る液晶表示装置に用いたアクティブマトリクス基板の一部を示す概略平面図、図23は、そのX−X線における断面図である。 [0117] (Example 10) FIG. 22 is a schematic plan view showing a part of an active matrix substrate used in a liquid crystal display device according to Embodiment 10 of the present invention, FIG. 23 is a sectional view at the line X-X it is. ここで、図1および図2に示した実施例1に係る液晶表示装置と対応する機能を有する部分については同符号を付して、それらの詳細な説明を省略する。 Here, the portion having a function corresponding to the liquid crystal display device according to the first embodiment shown in FIGS. 1 and 2 are denoted by the same reference numerals and their detailed descriptions are omitted here. 【0118】本例の液晶表示装置においても、垂直方向のデータ線102a、102b・・・(信号線)と、水平方向のゲート線103a、103b・・・(走査線) [0118] In the liquid crystal display device of the present embodiment, the vertical direction of the data lines 102a, and 102b · · · (signal lines), the horizontal direction of the gate lines 103a, 103b · · · (scanning line)
とが格子状に配置され、それらの間に各画素領域101 Bets are arranged in a grid pattern, each pixel area 101 therebetween
aa、101ab、101ac、101ba、101b aa, 101ab, 101ac, 101ba, 101b
b・・・が区画形成されて、マトリクスアレイが構成されている。 b · · · is partitioned and formed, the matrix array is configured. そのうち、画素領域101bbにおいては、 Among them, in the pixel region 101bb,
データ線102aが導電接続するソース104、ゲート線103bが導電接続するゲート電極105、および画素電極106が導電接続するドレイン107によって、 Source 104 data lines 102a are connected conductive, the drain 107 to gate electrode 105 and the pixel electrode 106, are connected electrically conductive gate lines 103b are conductively connected,
TFTl08が構成されている。 TFTl08 is configured. ここで、画素電極10 Here, the pixel electrode 10
6は、導電性および光透過性の材料としてのITOからなる透明電極であって、画素領域101bbの略全面にわたって形成されている。 6 is a transparent electrode made of a conductive and optically transparent ITO as the material, is formed over substantially the entire surface of the pixel region 101bb. ここで、TFTl08の表面側には、シリコン酸化膜からなる下層側層間絶縁膜11 Here, on the surface side of the TFT 108, the lower-layer-side interlayer insulating film made of a silicon oxide film 11
3が推積されており、それには第1の接続孔113aと第2の接続孔113bとが開口されている。 3 is deposited. A first connection hole 113a and the second connection hole 113b is opened in it. そのうちの第1の接続孔113aを介してアルミニウム層からなるデータ線102aがソース104に導電接続している。 Data lines 102a made of an aluminum layer is electrically connected to the source 104 through the first connection hole 113a of them.
一方、第2の接続孔113bを介しては、画素電極10 On the other hand, via a second connection hole 113b, the pixel electrode 10
6がドレイン107に導電接続している。 6 is electrically connected to the drain 107. さらに、透明基板109の表面側に、シリコン酸化膜からなる上層側層間絶縁膜115が形成されており、その表面側にモリブデンシリサイド層116bbが形成されている。 Further, on the surface side of the transparent substrate 109, the upper-layer-side interlayer insulating film 115 made of a silicon oxide film has been formed, a molybdenum silicide layer 116bb is formed on the surface side. ここで、モリブデンシリサイド層116bbは、上層側層間絶縁膜115の接続孔115aを介して画素電極106 Here, a molybdenum silicide layer 116bb is the upper-layer-side interlayer insulating film 115 of the connection hole 115a pixels through the electrode 106
に導電接続しており、この接続孔115aは、TFTl And conductively connected to, the connection hole 115a is, TFTL
08が形成されていない平坦な領域108aとして、画素領域102bbにおけるTFTl08の形成位置とは対角の位置に形成されている。 As a flat region 108a in which 08 is not formed, it is formed at a position diagonal to the formation position of TFTl08 in the pixel region 102BB. このため、モリブデンシリサイド層116bbは、画素電極106の平坦領域に導電接続している。 Therefore, the molybdenum silicide layer 116bb is electrically connected to the flat region of the pixel electrode 106. 【0119】さらに、本例の液晶表示装置においては、 [0119] Further, in the liquid crystal display device of this embodiment,
ゲート電極105が、多結晶シリコン層に1×10 20 Gate electrode 105, 1 × 10 20 to polycrystalline silicon layer
/cm 以下のリンを拡散した厚さが1500オングストローム以下の下層側ゲート電極層105aと、厚さが2000オングストローム以下のモリブデンシリサイド層で構成された上層側ゲート電極層105bとの2層構造になっている。 / Cm 3 and less thickness diffused phosphorus below 1500 angstroms lower gate electrode layer 105a, a two-layer structure and the thickness is composed of a molybdenum silicide layer below 2000 Angstroms upper gate electrode layer 105b going on. このような2層構造のゲート電極は、 The gate electrode of such a two-layer structure,
まず、多結晶シリコン膜を1000オングストロームの厚さに形成した後に、それに酸素および窒素雰囲気中でオキシ塩化リンを用いて850°Cの温度条件で拡散して下層側ゲート電極層105aを形成した後に、200 First, a polycrystalline silicon film after forming to a thickness of 1000 Angstroms, it after forming the lower gate electrode layer 105a is diffused at a temperature of 850 ° C using phosphorus oxychloride in an oxygen and nitrogen atmosphere , 200
0オングストロームのモリブデンシリサイド層をスパッタ形成して上層側ゲート電極層105bを積層したものを、CF −O 系のガスを用いてドライエッチングしたものである。 The molybdenum silicide layer of angstrom those with sputtered laminating upper gate electrode layer 105b, is obtained by dry-etching using a CF 4 -O 2 system gas. ここで、上層側ゲート電極105bを構成するモリブデンシリサイドの組成式をMoSixで表したときに、Xの値については、2.0〜3.5に設定することが好ましく、この範囲よりも大きな値の場合には、抵抗値が大きくなり、2.5近傍であることがクラックの発生を防止するのに適している。 Here, the molybdenum silicide composition formula constituting the upper gate electrode 105b when expressed in MoSix, for the value of X, preferably set to 2.0 to 3.5, a larger value than this range in the case of the resistance value is increased, that is 2.5 vicinity is suitable for preventing the occurrence of cracks. なお、モリブデンシリサイドに代えて、タングステンシリサイドやチタンシリサイドも採用できる。 Instead of molybdenum silicide, tungsten silicide or titanium silicide may also be employed. 【0120】このような構成の本例の液晶表示装置においては、各モリブデンシリサイド層116bb・・・をブラックマトリクス116として利用するため、透明基板109の側に構成されたアクティブマトリクス基板の側と、対向基板の側とを対向させるときに、モリブデンシリサイド層116bbが対向基板側ブラックマトリクスの位置合わせにおけるマージンとなって、位置合わせ精度が問題にならない。 [0120] In the liquid crystal display device of the present embodiment having such a configuration, in order to utilize the molybdenum silicide layers 116bb · · · as a black matrix 116, and the side of the active matrix substrate formed on the side of the transparent substrate 109, when made to face the side of the counter substrate, a molybdenum silicide layer 116bb is a margin in positioning of the opposing substrate side black matrix, the alignment accuracy is not a problem. また、モリブデンシリサイド層116bbの電位は、画素電極106と同じ電位が印加された状態にあるため、液晶の配向状態を乱すことがないので、高い表示品質が得られる。 The potential of the molybdenum silicide layer 116bb, since a state where the same potential as the pixel electrode 106 is applied, there is no disturbing the alignment state of the liquid crystal, high display quality can be obtained. また、ブラックマトリクス116は、画素毎に電気的に独立した状態にあるため、画素領域101bbにおいて、モリブデンシリサイド層116bbとデータ線102aとが短絡状態にあっても、表示の点欠陥に止まる。 Also, the black matrix 116, because of the electrically independent for each pixel, the pixel region 101bb, even in a short-circuit state and molybdenum silicide layer 116bb and the data lines 102a, stops point defects of the display. 【0121】また、本例の液晶表示装置においては、ゲート電極105が、多結晶シリコン層にリンを拡散した厚さが1500オングストローム以下の下層側ゲート電極層105aと、厚さが2000オングストローム以下のモリブデンシリサイド層で構成された上層側ゲート電極層105bとのポリサイド構造を採用しながらも、それらの膜厚および不純物導入量を最適化して、クラックの発生を防止しているので、ゲート電極105およびゲート線103a、103bの低抵抗化を実現している。 [0121] In the liquid crystal display device of this embodiment, the gate electrode 105, the polycrystalline silicon layer thickness by diffusing phosphorus is and the less the lower gate electrode layer 105a 1500 angstroms thickness is less 2000 Angstroms while adopting the polycide structure and the upper gate electrode layer 105b made of a molybdenum silicide layer, and optimize their thickness and impurity introduction amount, since the preventing the occurrence of cracks, the gate electrode 105 and gate lines 103a, is realized to lower the resistance of the 103b.
また、下層側層間絶縁膜113および上層側層間絶縁膜115に割れなどが発生することも防止できる。 Further, it is also possible to prevent or cracking in the lower-layer-side interlayer insulating film 113 and the upper-layer-side interlayer insulating film 115 occurs. 【0122】また、本例においては、上層側層間絶縁膜115の表面側は、TFTl08の形状が反映されて凹凸を有しているが、上層側層間絶縁膜115の接続孔1 [0122] In the present embodiment, the surface side of the upper-layer-side interlayer insulating film 115, the shape of TFTl08 has irregularities are reflected, the connection hole 1 of the upper-layer-side interlayer insulating film 115
15aは、TFTl08が形成されていない平坦な領域108aとして、画素領域102bbにおけるTFTl 15a is a flat region 108a is not formed TFT 108, TFTL in the pixel region 102bb
08の形成位置とは対角の位置に形成されているため、 Because it is formed at a position diagonal to the forming position 08,
モリブデンシリサイド層116bbと画素電極106とのコンタクトの信頼性が高い。 High contact reliability between the molybdenum silicide layer 116bb and the pixel electrode 106. 【0123】(実施例11)図24は、本発明の実施例11に係る液晶表示装置に用いたアクティブマトリクス基板の一部を示す概略平面図、図25は、そのXI−X [0123] (Example 11) FIG. 24 is a schematic plan view showing a part of an active matrix substrate used in a liquid crystal display device according to Embodiment 11 of the present invention, FIG. 25, the XI-X
I線における断面図である。 It is a sectional view taken along the I-line. ここで、図18および図1 Here, FIGS. 18 and 1
9に示した実施例8に係る液晶表示装置と対応する槻能を有する部分については同符号を付して、それらの詳細な説明を省略する。 Elements having Keyakino corresponding to the liquid crystal display device according to Embodiment 8 shown in 9 are denoted by the same reference numerals and their detailed descriptions are omitted here. 【0124】本例の液晶表示装置においても、画素領域201bbにおいて、透明基板209の表面側に形成された多結晶シリコン層210に、チャネル領域211を除いて、n型の不純物としてのリンが導入されて、ソース204およびドレイン207が形成されている。 [0124] In the liquid crystal display device of the present embodiment, in the pixel region 201bb, the polycrystalline silicon layer 210 formed on the surface side of the transparent substrate 209, except for the channel region 211, phosphorous is introduced as an n-type impurity It is the source 204 and drain 207 are formed. このTFT208の表面側には、シリコン酸化膜からなる下層側層間絶縁膜213が推積されており、それには第1 On the surface side of the TFT 208, the lower-layer-side interlayer insulating film 213 made of a silicon oxide film is deposited, to it first
の接続孔213aと第2の接続孔213bとが開口されている。 Connection hole 213a and the second connection hole 213b is opened. そのうちの第1の接続孔213aを介してデータ線202aがソース204に導電接続している。 Data line 202a is electrically connected to the source 204 through the first connection hole 213a of them. 【0125】一方、第2の接続孔213bを介しては、 [0125] On the other hand, via a second connection hole 213b,
耐酸性を有する金属配線層としてのクロム層からなる積み上げ電極層214がドレイン207に導電接続している。 Stacked electrode layer 214 made of chromium layer as a metal wiring layer having acid resistance is electrically connected to the drain 207. 【0126】ここで、接続孔213bの形成位置と、接続孔215aの形成位置との関係は、接続孔215aが接続孔213bとゲート電極205との間に位置している。 [0126] Here, the formation position of the contact hole 213b, the relationship between the formation position of the connection hole 215a, the connection hole 215a is positioned between the connection holes 213b and the gate electrode 205. 【0127】また、本例の液晶表示装置においては、上層側層間絶縁膜215の表面側であって画素電極206 [0127] In the liquid crystal display device of this embodiment, the pixel electrode 206 a surface side of the upper-layer-side interlayer insulating film 215
の下層側には、遮光性および導電性を備えるモリブデンシリサイド層216bb(導電性遮光層)が形成されており、このモリブデンシリサイド層216bbは、画素領域201bbと、それに隣接する画素領域201a Of the lower layer, a molybdenum silicide layer 216bb with a light shielding property and conductivity (conductive light shielding layer) is formed, the molybdenum silicide layer 216bb includes a pixel region 201bb, a pixel region 201a adjacent thereto
b、201ba、201bc、201cbとの境界領域において、その外端縁216xがデータ線202a、2 b, 201ba, 201bc, in the boundary region between 201Cb, its outer edge 216x data lines 202a, 2
02bおよびゲート線203a、203bの直上に位置するように形成されて、しかも、画素電極206の外端縁206xと一致している。 02b and the gate lines 203a, is formed so as to be positioned directly above the 203b, moreover, it is consistent with the outer edge 206x of the pixel electrode 206. ここで、モリブデンシリサイド層216bbのような導電性遮光層は、いずれの画素領域にも同様に形成されているが、隣接する画素領域201ab、201ba、201cb、201bcのいずれのモリブデンシリサイド層216ab、216b Here, the conductive shielding layer, such as molybdenum silicide layer 216bb is formed similarly on any pixel region, the adjacent pixel regions 201ab, 201ba, 201cb, any molybdenum silicide layer 216ab of 201Bc, 216b
a、216cb、216bcの外端縁216xとも、モリブデンシリサイド層216bbは、データ線202 a, 216Cb, both outer edges 216x of 216Bc, molybdenum silicide layer 216bb the data lines 202
a、202bおよびゲート線203a、203bの直上位置で絶縁分離された状態にある。 a, 202b and the gate line 203a, the state of being insulated and separated at a position directly above 203b there. 【0128】さらに、本例の液晶表示装置において、透明基板209の表面側には、アクティブマトリクスアレイを駆動するための駆動回路も、図26および図27に示すようなCMOS回路をもって形成されている。 [0128] Further, in the liquid crystal display device of this embodiment, the surface side of the transparent substrate 209 is also a driving circuit for driving an active matrix array is formed with a CMOS circuit as shown in FIGS. 26 and 27 . ここで、図26は駆動回路のCMOS回路の断面図、図27 Here, FIG. 26 is a sectional view of a CMOS circuit of the driver circuit, FIG. 27
はその平面図である。 Is a plan view thereof. 【0129】これらの図において、nチャネル型TFT [0129] In these figures, n-channel type TFT
410およびpチャネル型TFT420は、アクティブマトリクス側と同時形成されていくが、アクティブマトリクス側において、ゲート電極205、データ線202 410 and p-channel type TFT420 is gradually being formed simultaneously active matrix side, in an active matrix side, the gate electrode 205, the data line 202
aおよび画素電極206が、それぞれの層間に下層側層間絶縁膜213または上層側層間絶縁膜215を有していることを利用して、駆動回路側にも多層配線構造が構成されている。 a and the pixel electrode 206, by utilizing the fact that a lower-layer-side interlayer insulating film 213 or the upper-layer-side interlayer insulating film 215 in each of layers, a multilayer wiring structure in the drive circuit side is constituted. すなわち、駆動回路側とアクティブマトリクス側とは、駆動回路側ゲート電極441、駆動回路側ゲート電極配線層442および下層側層間絶縁膜21 That is, the driving circuit side and the active matrix side, the drive circuit side gate electrode 441, the driving circuit side gate electrode wiring layer 442 and the lower-layer-side interlayer insulating film 21
3の形成工程までは、それぞれの工程を援用し合って形成し、その後は、駆動回路側のソース線411、421 Until 3 forming step is to form each other by aid of each step, then, the drive circuit side of the source line 411 and 421
を形成した後に、上層側屠間絶縁膜215を形成する。 After forming, thereby forming an upper Hofuma insulating film 215.
そして、上層側層間絶縁膜215および下層側層間絶縁膜213に対して接続孔415a、415bを形成し、 The connection hole 415a, the 415b formed against the upper-layer-side interlayer insulating film 215 and the lower-layer-side interlayer insulating film 213,
これらの接続孔415a、415bを介して、アルミニウム配線層430をnチャネル型TFT410およびpチャネル型TFT420のドレイン417、427に導電接続するようにしてある。 These connection holes 415a, through 415b, are to be electrically connected to the aluminum wiring layer 430 to the drains 417,427 of the n-channel type TFT410 and p-channel type TFT 420. なお、アルミニウム配線層4 Incidentally, the aluminum wiring layer 4
30の表面側に形成されているのは、表面保護層230 Is what is formed on the surface side of 30, the surface protective layer 230
である。 It is. 【0130】このような構成の本例の液晶表示装置においても、各モリブデンシリサイド層216bb・・・をブラックマトリクスとして利用するため、実施例8に係る液晶表示装置と同様な効果を奏するのに加えて、以下の効果も奏する。 [0130] In the liquid crystal display device of the present embodiment having such a configuration, in order to utilize the molybdenum silicide layers 216bb · · · as a black matrix, in addition to the same effects as the liquid crystal display device according to Example 8 Te, also to do so the following effect. すなわち、アクティブマトリクス側において、ゲート電極205、データ線202aおよび画素電極206が、それぞれの層間に下層側層間絶縁膜2 That is, in an active matrix side, the gate electrode 205, the data lines 202a and the pixel electrode 206, the lower-layer-side interlayer insulating film 2 in each of the layers
13または上層側層間絶縁膜215を有していることを利用して、nチャネル型TFT410およびpチャネル型TFT420のドレイン417、427に対するアルミニウム配線層430を多層配線構造をもって形成してあるため、各配線層間での短絡などの問題点が発生しない。 By utilizing the fact that have 13 or the upper-layer-side interlayer insulating film 215, since the aluminum wiring layer 430 is formed with a multilayer wiring structure for the drain 417,427 of the n-channel type TFT410 and p-channel type TFT 420, the problems such as a short circuit in the wiring layers does not occur. また、多層配線構造であるため、nチャネル型TF Further, since a multilayer wiring structure, n-channel type TF
T410およびpチャネル型TFT420を備えた駆動回路を形成するのに必要な面積も小さくて済み、基板の面積が同じであれば、画素領域を拡張でき、画素側の面積が同じであれば、基板全体、すなわち、液晶表示装置を小型化できる。 T410 and p requires also smaller area required for forming a driving circuit having a channel type TFT 420, if the same area of ​​the substrate, can extend the pixel region, if the same area of ​​the pixel side, the substrate whole, i.e., it can be miniaturized liquid crystal display device. 【0131】 【発明の効果】以上の通り、本発明は、導電性遮光層は画素電位であるのでデータ線上あるいはゲート線上にあっても、従来フローティング状態でデータ線あるいはゲート線の電位変動で受けた影響を低減することができる。 [0131] As described above, according to the present invention, the present invention is, since the conductive light shielding layer is a pixel potential be on the data lines or gate lines, received by potential fluctuation of the data line or the gate line in a conventional floating state impact can be reduced was. 【0132】 【0133】 【0134】 【0135】 【0136】 【0137】 [0132] [0133] [0134] [0135] [0136] [0137]

【図面の簡単な説明】 【図1】本発明の実施例1に係る液晶表示装置のマトリクスアレイの一部を示す平面図である。 Is a plan view showing a portion of a matrix array of liquid crystal display device according to Example 1 BRIEF DESCRIPTION OF THE DRAWINGS [Figure 1] present invention. 【図2】図1のI−I線における断面図である。 It is a sectional view taken along the line I-I of FIG. 1. FIG. 【図3】本発明の実施例2に係る液晶表示装置のマトリクスアレイの一部を示す平面図である。 Is a plan view showing a portion of a matrix array of liquid crystal display device according to the second embodiment of the present invention; FIG. 【図4】図3のII−II線における断面図である。 Is a sectional view taken along line II-II of FIG. 3. FIG. 【図5】本発明の実施例3に係る液晶表示装置のマトリクスアレイの一部を示す平面図である。 It is a plan view showing a portion of a matrix array of liquid crystal display device according to the third embodiment of the present invention; FIG. 【図6】図5のIII−III線における断面図である。 6 is a cross-sectional view taken along line III-III in FIG. 【図7】本発明の実施例3の変形例に係る液晶表示装置のマトリクスアレイの平面の摸式図である。 7 is a schematic diagram of a plane of the matrix array of liquid crystal display device according to a modification of the third embodiment of the present invention. 【図8】本発明の実施例4に係る液晶表示装置のマトリクスアレイの一部を示す平面図である。 Is a plan view showing a portion of a matrix array of liquid crystal display device according to the fourth embodiment of the present invention; FIG. 【図9】図8のIV−IV線における断面図である。 9 is a sectional view taken along line IV-IV of FIG. 【図10】(a)〜(c)のいずれも、図8に示す液晶表示装置の製造方法の一部を示す工程断面図である。 [10] Any of (a) ~ (c) is also a process cross-sectional view showing a part of a method of manufacturing a liquid crystal display device shown in FIG. 【図11】本発明の実施例5に係る液晶表示装置のマトリクスアレイの一部を示す平面図である。 11 is a plan view showing a portion of a matrix array of liquid crystal display device according to a fifth embodiment of the present invention. 【図12】図11のV−V線における断面図である。 12 is a sectional view taken along line V-V in FIG. 11. 【図13】(a)〜(d)のいずれも、図11に示す液晶表示装置の製造方法の一部を示す工程断面図である。 [13] Any of (a) ~ (d) is also a process cross-sectional view showing a part of manufacturing process of the liquid crystal display device shown in FIG. 11. 【図14】本発明の実施例6に係る液晶表示装置のマトリクスアレイの一部を示す平面図である。 14 is a plan view showing a portion of a matrix array of liquid crystal display device according to a sixth embodiment of the present invention. 【図15】図14のVI−VI線における断面図である。 It is a cross-sectional view taken along line VI-VI of Figure 15 Figure 14. 【図16】本発明の実施例7に係る液晶表示装置のマトリクスアレイの一ぶを示す平面図である。 16 is a plan view showing one department of a matrix array of a liquid crystal display device according to a seventh embodiment of the present invention. 【図17】図16のVII−VII線における断面図である。 17 is a cross-sectional view taken along line VII-VII in FIG. 16. 【図18】本発明の実施例8に係る液晶表示装置のマトリクスアレイの一部を示す平面図である。 18 is a plan view showing a portion of a matrix array of liquid crystal display device according to an eighth embodiment of the present invention. 【図19】図18のVIII−VIII線における断面図である。 19 is a cross-sectional view along line VIII-VIII in FIG. 18. 【図20】本発明の実施例9に係る液晶表示装置のマトリクスアレイの一部を示す平面図である。 20 is a plan view showing a portion of a matrix array of a liquid crystal display device according to Embodiment 9 of the present invention. 【図21】図20のIX−IX線における断面図である。 21 is a cross-sectional view along line IX-IX in FIG. 20. 【図22】本発明の実施例10に係る液晶表示装置のマトリクスアレイの一部を示す平面図である。 Is a plan view showing a portion of a matrix array of liquid crystal display device according to Embodiment 10 of FIG. 22 the present invention. 【図23】図22のX−X線における断面図である。 23 is a cross-sectional view taken along the line X-X in Figure 22. 【図24】本発明の実施例11に係る液晶表示装置のマトリクスアレイの一部を示す平面図である。 Is a plan view showing a portion of a matrix array of liquid crystal display device according to embodiment 11 of Figure 24 the present invention. 【図25】図24のXI−XI線における断面図である。 25 is a cross-sectional view along line XI-XI in FIG. 24. 【図26】本発明の実施例11に係る液晶表示装置のマトリクスアレイと同一基板上に形成された駆動回路の一部の構成を示す断面図である。 26 is a cross-sectional view showing a part of a configuration of a liquid crystal display device of the matrix array and driving circuit formed on the same substrate according to Example 11 of the present invention. 【図27】本発明の実施例11に係る液晶表示装置のマトリクスアレイと同一基板上に形成された駆動回路の一部の構成を示す平面図である。 27 is a plan view showing a part of a configuration of a liquid crystal display device of the matrix array and driving circuit formed on the same substrate according to Example 11 of the present invention. 【図28】従来の液晶表示装置のマトリクスアレイの一部を示す平面図である。 28 is a plan view showing a portion of a matrix array of a conventional liquid crystal display device. 【図29】図28のXII−XII線における断面図である。 29 is a cross-sectional view taken along line XII-XII in FIG. 28. 【図30】比較例に係る液晶表示装置のマトリクスアレイの一部を示す平面図である。 30 is a plan view showing a portion of a matrix array of a liquid crystal display device according to a comparative example. 【図31】図30のXIIII−XIIII線における断面図である。 31 is a cross-sectional view of XIIII-XIIII line in FIG.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 湯田坂 一夫 長野県諏訪市大和3丁目3番5号 セイ コーエプソン株式会社内(72)発明者 井上 孝 長野県諏訪市大和3丁目3番5号 セイ コーエプソン株式会社内 (56)参考文献 特開 昭64−68729(JP,A) 特開 平5−257164(JP,A) 特開 平5−34679(JP,A) 特開 平4−291240(JP,A) 特開 平3−288824(JP,A) 特開 平3−271720(JP,A) 特開 平2−245741(JP,A) 実開 昭59−194783(JP,U) 実開 平1−104051(JP,U) (58)調査した分野(Int.Cl. 7 ,DB名) G02F 1/13 - 1/141 ────────────────────────────────────────────────── ─── of the front page continued (72) inventor Yuda Kazuo Saka Suwa City, Nagano Prefecture Yamato 3-chome No. 3 No. 5 Seiko Epson Corporation within (72) inventor Takashi Inoue Nagano Prefecture Suwa Yamato 3-chome No. 3 No. 5 Seiko Epson Corporation within (56) reference Patent Sho 64-68729 (JP, a) JP flat 5-257164 (JP, a) JP flat 5-34679 (JP, a) JP flat 4-291240 (JP, A) Patent Rights 3-288824 (JP, A) Patent Rights 3-271720 (JP, A) Patent Rights 2-245741 (JP, A) JitsuHiraku Akira 59-194783 (JP, U) real open flat 1-104051 (JP, U) (58 ) investigated the field (Int.Cl. 7, DB name) G02F 1/13 - 1/141

Claims (1)

  1. (57)【特許請求の範囲】 【請求項1】 薄膜トランジスタと、 前記薄膜トランジスタより上層の絶縁膜に形成されたコンタクトホールを介して前記薄膜トランジスタのソースに接続されたデータ線と、 前記データ線と同一層で、前記薄膜トランジスタより上層の絶縁膜に形成されたコンタクトホールを介して前記薄膜トランジスタのドレインに接続された導電接続層と、 前記導電接続層より上層の絶縁膜を介して形成され、前記データ線に重なる導電性遮光層と、 前記導電性遮光層より上層にあり、前記導電接続層より上層の絶縁膜に形成されたコンタクトホールを介して前記導電接続層と直接接続され、前記導電性遮光層に導電接続された画素電極とを具備することを特徴とする液晶表示装置。 (57) and [Claims 1. A thin film transistor, a data line connected to the source of the thin film transistor via a contact hole formed in the upper insulating film from the thin film transistor, the said data line more in a conductive connection layer connected to the drain of the thin film transistor via a contact hole formed in the upper insulating film from the thin film transistor, is formed through the upper insulating film from the conductive connecting layer, the data line a conductive light shielding layer overlapping the located in a layer above the conductive light shielding layer, wherein a conductive connection layer via a contact hole formed in the upper insulating film is directly connected with the conductive connecting layer, the conductive light shielding layer the liquid crystal display device characterized by comprising a conductive pixel electrodes connected to. 【請求項2】 前記導電性遮光層は、薄膜トランジスタのチャネル領域に重なることを特徴とする請求項1記載の液晶表示装置。 Wherein said conductive light shielding layer is a liquid crystal display device according to claim 1, wherein the overlap with the channel region of the thin film transistor. 【請求項3】 薄膜トランジスタと、 前記薄膜トランジスタより上層の絶縁膜に形成されたコンタクトホールを介して前記薄膜トランジスタのソースに接続されたデータ線と、 前記データ線と同一層で、前記薄膜トランジスタより上層の絶縁膜に形成されたコンタクトホールを介して前記薄膜トランジスタのドレインに接続された導電接続層と、 前記導電接続層より上層に第2絶縁膜を介して形成され、前記ゲート線に重なる導電性遮光層と、 前記導電性遮光層より上層にあり、前記導電接続層より上層の絶縁膜に形成されたコンタクトホールを介して前記導電接続層と直接接続され、前記導電性遮光層に導電接続された画素電極とを具備することを特徴とする液晶表示装置。 3. A thin film transistor, and a source connected to the data lines of the thin film transistor via a contact hole formed in the upper insulating film from the thin film transistor, in the data lines and the same layer, the upper layer of the insulating than the thin film transistor a conductive connection layer connected to the drain of the thin film transistor via a contact hole formed in the film, is formed through the second insulating film on an upper layer than the conductive connection layer, and the conductive light shielding layer overlapping the gate line the located from the upper conductive light shielding layer, wherein a conductive connection layer via a contact hole formed in the upper insulating film is directly connected with the conductive connecting layer, the conductive pixel electrodes connected to the conductive light shielding layer the liquid crystal display device characterized by comprising and. 【請求項4】 前記導電性遮光層は、薄膜トランジスタのチャネル領域に重なることを特徴とする請求項3記載の液晶表示装置。 Wherein said conductive and light shielding layer is a liquid crystal display device according to claim 3, wherein the overlap with the channel region of the thin film transistor. 【請求項5】 薄膜トランジスタと、 前記薄膜トランジスタより上層の絶縁膜に形成されたコンタクトホールを介して前記薄膜トランジスタのソースに接続されたデータ線と、 前記データ線と同一層で、前記薄膜トランジスタより上層の絶縁膜に形成されたコンタクトホールを介して前記薄膜トランジスタのドレインに接続された導電接続層と、 前記導電接続層より上層の絶縁膜を介して形成され、前記データ線に重なる導電性遮光層と、 前記導電性遮光層より上層にあり、前記導電接続層より上層の絶縁膜に形成されたコンタクトホールを介して前記導電接続層と直接接続され、前記導電性遮光層に導電接続された画素電極とを具備することを特徴とする液晶装置用アクティブマトリクス基板。 5. A thin film transistor, and a source connected to the data lines of the thin film transistor via a contact hole formed in the upper insulating film from the thin film transistor, in the same layer as the data line, the upper layer of the insulating than the thin film transistor a conductive connection layer connected to the drain of the thin film transistor via a contact hole formed in the film, is formed through the upper insulating film from the conductive connection layer, and the conductive light shielding layer overlapping the data lines, wherein There a conductive light shielding layer in the upper layer, the conductive connection layer upper insulating film through a contact hole formed is directly connected with the conductive connection layer from, a conductive pixel electrodes connected to the conductive light shielding layer the active matrix substrate for a liquid crystal device characterized by comprising. 【請求項6】 薄膜トランジスタと、 前記薄膜トランジスタより上層の絶縁膜に形成されたコンタクトホールを介して前記薄膜トランジスタのソースに接続されたデータ線と、 前記データ線と同一層で、前記薄膜トランジスタより上層の絶縁膜に形成されたコンタクトホールを介して前記薄膜トランジスタのドレインに接続された導電接続層と、 前記導電接続層より上層に第2絶縁膜を介して形成され、前記ゲート線に重なる導電性遮光層と、 前記導電性遮光層より上層にあり、前記導電接続層より上層の絶縁膜に形成されたコンタクトホールを介して前記導電接続層と直接接続され、前記導電性遮光層に導電接続された画素電極とを具備することを特徴とする液晶装置用アクティブマトリクス基板。 6. A thin film transistor, and a source connected to the data lines of the thin film transistor via a contact hole formed in the upper insulating film from the thin film transistor, in the same layer as the data line, the upper layer of the insulating than the thin film transistor a conductive connection layer connected to the drain of the thin film transistor via a contact hole formed in the film, is formed through the second insulating film on an upper layer than the conductive connection layer, and the conductive light shielding layer overlapping the gate line the located from the upper conductive light shielding layer, wherein a conductive connection layer via a contact hole formed in the upper insulating film is directly connected with the conductive connecting layer, the conductive pixel electrodes connected to the conductive light shielding layer the active matrix substrate for a liquid crystal device characterized by including and.
JP18374099A 1991-11-29 1999-06-29 The active matrix substrate for a liquid crystal display device and a liquid crystal display device Expired - Lifetime JP3487222B2 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP31691691 1991-11-29
JP21942892 1992-08-18
JP3-316916 1992-08-18
JP4-219428 1992-08-18
JP18374099A JP3487222B2 (en) 1991-11-29 1999-06-29 The active matrix substrate for a liquid crystal display device and a liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18374099A JP3487222B2 (en) 1991-11-29 1999-06-29 The active matrix substrate for a liquid crystal display device and a liquid crystal display device

Publications (2)

Publication Number Publication Date
JP2000029075A JP2000029075A (en) 2000-01-28
JP3487222B2 true JP3487222B2 (en) 2004-01-13

Family

ID=27325325

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18374099A Expired - Lifetime JP3487222B2 (en) 1991-11-29 1999-06-29 The active matrix substrate for a liquid crystal display device and a liquid crystal display device

Country Status (1)

Country Link
JP (1) JP3487222B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7023021B2 (en) * 2000-02-22 2006-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
TW565720B (en) * 2002-02-20 2003-12-11 Hannstar Display Corp Liquid crystal display with a wide viewing angle

Also Published As

Publication number Publication date
JP2000029075A (en) 2000-01-28

Similar Documents

Publication Publication Date Title
US5995175A (en) Liquid crystal display and a method for manufacturing the same
EP0450941B1 (en) An active matrix display device
JP3683463B2 (en) The active matrix substrate, a method of manufacturing an image sensor, and, using the substrate
US7535536B2 (en) Display device
KR930007529B1 (en) Method of making an active matrix substrate
JP4804918B2 (en) The liquid crystal display panel and manufacturing method thereof
KR100377459B1 (en) Color display device
US7259820B2 (en) Active matrix type liquid crystal display device and method of manufacturing the same
US6475837B2 (en) Electro-optical device
JP3458382B2 (en) Electro-optical device and its manufacturing method, and an electronic apparatus
KR100376338B1 (en) Active matrix type liquid crystal display
US6806932B2 (en) Semiconductor device
US7430023B2 (en) Liquid crystal display without storage capacitance electrode lines
US6873382B2 (en) Liquid crystal display device having array substrate of color filter on thin film transistor structure and manufacturing method thereof
EP0461417B1 (en) Liquid crystal display element and method for treating defective pixels therein
KR100226494B1 (en) Lcd apparatus and mufacturing method
EP0733929B1 (en) Active matrix display device
US20010046003A1 (en) Thin film transistor substrate for a liquid crystal display and a method for repairing the substrate
CN1573491B (en) Thin film transistor array panel and liquid crystal display including the panel
KR100212288B1 (en) Thin film transistor and manufacture thereof
JP5020428B2 (en) Top gate type polysilicon thin film transistor manufacturing method
EP0449123B1 (en) Liquid crystal display device
US7659958B2 (en) Method of manufacturing liquid crystal display and thin film transistor array panel including a data wire having first and second data lines
JP4801828B2 (en) Method for producing a TFT substrate for a liquid crystal display device
KR960014498B1 (en) Active matrix lcd cell giving bright image and panel having active matrix lcd cell

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030617

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030930

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081031

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091031

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101031

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101031

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111031

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121031

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121031

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131031

Year of fee payment: 10

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131031

Year of fee payment: 10