JP3731621B2 - Arithmetic apparatus and method - Google Patents
Arithmetic apparatus and method Download PDFInfo
- Publication number
- JP3731621B2 JP3731621B2 JP25166196A JP25166196A JP3731621B2 JP 3731621 B2 JP3731621 B2 JP 3731621B2 JP 25166196 A JP25166196 A JP 25166196A JP 25166196 A JP25166196 A JP 25166196A JP 3731621 B2 JP3731621 B2 JP 3731621B2
- Authority
- JP
- Japan
- Prior art keywords
- multiplier
- memory
- input
- product
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Complex Calculations (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、演算装置および方法に関し、例えば、入力された被乗数と積和演算する乗数を記憶する乗数メモリを制御するデータを外部に出力するとともに、外部から乗数メモリを制御するデータを入力することができるようにした演算装置および方法に関する。
【0002】
【従来の技術】
図4は、従来の積和演算回路の一例の構成を示すブロック図である。乗数メモリ2には、初期化時に所定の乗数が予め記憶される。入力端子6より入力された被乗数は、被乗数レジスタ群4に供給されるとともに、アドレスコントロール部1にも供給される。アドレスコントロール部1は、入力端子6より供給された被乗数に基づいて、例えば、ADRC(Adaptive Dynamic Range Coding)等によって入力端子6より入力された被乗数のクラス分類を行い、そのクラスに対応する制御信号を乗数メモリ2に供給し、乗数メモリ2が出力すべき乗数をセレクトする。
【0003】
アドレスコントロール部1によってセレクトされた乗数と、被乗数レジスタ群4より供給された被乗数とは、積和器3において積和演算され、演算結果は出力端子7より出力される。この積和演算回路は、例えばIC(Integrated Circuit)等によって構成することができる。
【0004】
【発明が解決しようとする課題】
しかしながら、従来の積和演算回路においては、乗数メモリ2および積和器3のハードウェアの規模が、他の部分に比べて大きいため、例えば、ハードウェアの規模が限られているような場合、アドレスコントロール部1の規模を小さく限定せざるを得ない課題があった。
【0005】
また、他の積和演算回路が備える乗数メモリを制御することはできない課題があった。
【0006】
本発明はこのような状況に鑑みてなされたものであり、外部から乗数メモリを制御することができるようにするとともに、乗数メモリを制御するデータを外部に出力することができるようにするものである。
【0007】
【課題を解決するための手段】
請求項1に記載の演算装置は、乗数メモリに記憶されている乗数を指定するデータであって、制御部から供給されたデータを外部に出力するとともに、外部から乗数メモリに記憶されている乗数を指定するデータを入力する入出力手段と、制御部からのデータと、外部から入力されたデータのいずれか一方を選択的に乗数メモリに供給する選択手段とを備え、乗数メモリは、選択手段を介して供給されたデータに基づいて、乗数の所定のものを積和演算器に供給することを特徴とする。
【0008】
請求項3に記載の演算方法は、乗数メモリに記憶されている乗数を指定するデータであって、制御部から供給されたデータを外部に出力するとともに、外部から乗数メモリに記憶されている乗数を指定するデータを入力し、制御部からのデータと、外部から入力されたデータのいずれか一方を選択し、選択されたデータに基づいて、乗数の所定のものを乗数メモリから積和演算器に供給することを特徴とする。
【0009】
請求項4に記載の演算装置は、乗数メモリに記憶されている乗数を指定するデータであって、制御部から供給されたデータを外部に出力するとともに、外部から乗数メモリに記憶されている乗数を指定するデータを入力する入出力手段を備え、乗数メモリは、入出力手段より入力されたデータに基づいて、乗数の所定のものを積和演算器に供給することを特徴とする。
【0010】
請求項5に記載の演算方法は、乗数メモリに記憶されている乗数を指定するデータであって、制御部から供給されたデータを外部に出力するとともに、外部から乗数メモリに記憶されている乗数を指定するデータを入力し、入力されたデータに基づいて、乗数の所定のものを乗数メモリから積和演算器に供給することを特徴とする。
【0011】
請求項1に記載の演算装置においては、乗数メモリに記憶されている乗数を指定するデータであって、制御部から供給されたデータが外部に出力されるとともに、外部から乗数メモリに記憶されている乗数を指定するデータが入力され、制御部からのデータと、外部から入力されたデータのいずれか一方が選択的に乗数メモリに供給され、乗数メモリに供給されたデータに基づいて、乗数の所定のものが積和演算器に供給される。
【0012】
請求項3に記載の演算方法においては、乗数メモリに記憶されている乗数を指定するデータであって、制御部から供給されたデータが外部に出力されるとともに、外部から乗数メモリに記憶されている乗数を指定するデータが入力され、制御部からのデータと、外部から入力されたデータのいずれか一方が選択され、選択されたデータに基づいて、乗数の所定のものが乗数メモリから積和演算器に供給される。
【0013】
請求項4に記載の演算装置においては、乗数メモリに記憶されている乗数を指定するデータであって、制御部から供給されたデータが外部に出力されるとともに、外部から乗数メモリに記憶されている乗数を指定するデータが入力され、乗数メモリから、入力されたデータに基づいて、乗数の所定のものが積和演算器に供給される。
【0014】
請求項5に記載の演算方法においては、乗数メモリに記憶されている乗数を指定するデータであって、制御部から供給されたデータが外部に出力されるとともに、外部から乗数メモリに記憶されている乗数を指定するデータが入力され、入力されたデータに基づいて、乗数の所定のものが乗数メモリから積和演算器に供給される。
【0015】
【発明の実施の形態】
図1は、本発明の演算装置を適用した積和演算回路の構成例を示すブロック図である。乗数メモリ2は、所定の乗数を予め記憶するようになされている。アドレスコントロール部1は、入力端子6より入力された被乗数に基づいて、乗数メモリ2に記憶されている所定の乗数を指定するインデックスを生成し、後述するマルチプレクサ(MUX)11(選択手段)を介して、乗数メモリ2に供給するようになされている。
【0016】
被乗数レジスタ群4は、入力端子6より入力された被乗数を記憶するようになされている。積和器3は、乗数メモリ2より供給された乗数と、被乗数レジスタ群4より供給された被乗数に対して積和演算を施し、演算結果を出力端子7より出力するようになされている。
【0017】
マルチプレクサ11は、制御信号入力端子13から入力される制御信号に基づいて、入出力端子12(入出力手段、出力手段、入力手段)より供給される外部からのデータと、アドレスコントロール部1より供給されるデータのいずれかを選択的に乗数メモリ2に供給するようになされている。
【0018】
次に、その動作について説明する。入力端子6より被乗数が入力されると、それらは被乗数レジスタ群4に供給され、記憶されるとともに、アドレスコントロール部1にも供給される。アドレスコントロール部1は、入力端子6より供給された被乗数に基づいて、例えば、ADRC(Adaptive Dynamic Range Coding)によるクラス分類を行い、そのクラスに基づいて、乗数メモリ2に記憶されている乗数のうちの所定のものを積和器3に供給するように指示するインデックス(例えば、5ビット)を生成し、マルチプレクサ11に供給する。
【0019】
このとき、マルチプレクサ11には、制御信号入力端子13より、アドレスコントロール部1から供給されたデータ(インデックス)を乗数メモリ2に供給するように指示する制御信号が入力される。マルチプレクサ11は、この制御信号に従って、アドレスコントロール部1から供給されたデータ(インデックス)を選択的に乗数メモリ2に供給する。
【0020】
乗数メモリ2は、アドレスコントロール部1より、マルチプレクサ11を介して供給されたインデックスに従って、所定の乗数を積和器3に供給する。また、被乗数レジスタ群4は、入力端子6より入力されたデータを積和器3に供給する。積和器3は、乗数メモリ2より供給された乗数と、被乗数レジスタ群4より供給された被乗数を用いて所定の積和演算を行い、演算結果を出力端子7より出力する。
【0021】
このようにして、アドレスコントロール部1が生成したインデックスに従って、乗数メモリ2が制御され、積和演算が行われる。
【0022】
ところで、アドレスコントロール部1から出力されるインデックスを、入出力端子12より出力させることができる。例えば、図2に示すように、積和演算回路101と積和演算回路201を、積和演算回路101の入出力端子12と、積和演算回路201の入出力端子22を介して接続することができる。また、積和演算回路101と積和演算回路202を、積和演算回路101の入出力端子12と、積和演算回路202の入出力端子25を介して接続することができる。ここで、積和演算回路201,202の構成および動作は、積和演算回路101の場合と基本的に同様であるものとする。
【0023】
従って、積和演算回路101のアドレスコントロール部1によって生成され、入出力端子12より出力されたインデックスは、積和演算回路201の入出力端子22から、積和演算回路201の内蔵する乗数メモリに供給され、所定の乗数が内蔵する積和器に供給される。同様に、積和演算回路101のアドレスコントロール部1によって生成され、入出力端子12より出力されたインデックスは、積和演算回路202の入出力端子25から、積和演算回路202の内蔵する乗数メモリに供給され、所定の乗数が内蔵する積和器に供給される。
【0024】
このように、アドレスコントロール部1から、インデックスを出力することができるようにすることにより、異なるアドレスコントロール部を有する他の積和演算回路を接続して制御することができる。
【0025】
次に、図3に示すように、積和演算回路101の入出力端子12に外部アドレスコントロール回路301が接続され、外部アドレスコントロール回路301から、乗数メモリ2を制御するインデックスが供給される場合について説明する。
【0026】
まず、外部アドレスコントロール回路301のみが、乗数メモリ2を制御するインデックスを生成する場合について説明する。外部アドレスコントロール回路301は、ADRCによるクラス分類を行い、例えば5ビットのインデックスを生成する。次に、フレーム間の差分から、動き情報に基づいたクラス分類を行い、2ビットのインデックスを生成する。さらに、入力信号の相関性に基づいて、クラス分類を行い、2ビットのインデックスを生成する。
【0027】
そして、これらのインデックスを縮退ROMによって5ビットの最終インデックスに変換し、それを入出力端子12を介して、マルチプレクサ11に供給する。また、制御信号入力端子13には、入出力端子12から入力されたデータを乗数メモリ2に供給するように指示する制御信号を供給する。これにより、入出力端子12を介して供給された最終インデックスは、乗数メモリ2に供給される。乗数メモリ2は、入出力端子12より供給された最終インデックスに基づいて、所定の乗数を積和器3に供給し、積和器3は、この乗数と入力データに対して積和演算を施す。このようにして、外部から、積和演算回路101を制御することができる。
【0028】
次に、外部アドレスコントロール回路301から入出力端子12に供給されたインデックスと、アドレスコントロール部1が生成したインデックスに基づいて、乗数メモリ2が制御される場合について説明する。
【0029】
最初、アドレスコントロール部1は、ADRCによりクラス分類を行い、そのクラスに基づいて例えば5ビットのインデックスを生成し、マルチプレクサ11に供給する。次に、外部アドレスコントロール回路301は、まず、フレーム間の差分から、動き情報に基づいたクラス分類を行い、例えば、1ビットのインデックスを生成する。さらに、入力信号の相関性に基づいたクラス分類を行い、例えば、1ビットのインデックスを生成する。そして、入出力端子12を介して、アドレスコントロール部1に供給する。
【0030】
アドレスコントロール部1は、アドレスコントロール部1が生成したインデックスの上位3ビットと、入出力端子12を介して外部アドレスコントロール回路301より供給された計2ビットのインデックスとをミックスし、最終インデックスを生成し、マルチプレクサ11に供給する。マルチプレクサ11は、制御信号入力端子13から入力された制御信号に従って、アドレスコントロール部1より入力された最終インデックスを選択的に乗数メモリ2に供給する。これにより、例えば、比較的簡単な演算によって生成することができるインデックスだけをアドレスコントロール部1が生成し、比較的複雑な演算を必要とするインデックスは、ハード規模の大きい、複雑な回路からなる外部アドレスコントロール回路301に生成させるようにすることができる。
【0031】
以上のように、アドレスコントロール部1と乗数メモリ2の間に、データの入出力が可能な入出力端子12とマルチプレクサ11を設けることにより、アドレスコントロール部1が他の積和演算回路を制御することができるようになり、また、内部のアドレスコントロール部1よりハード規模が大きく、複雑な回路で乗数メモリ2を制御するようにすることが可能となる。
【0032】
なお、上記実施例においては、乗数メモリ2に供給されるインデックスのビット数を5ビットとしたが、これに限定されるものではなく、他の任意のビット数とすることが可能である。
【0033】
また、上記実施例においては、積和演算回路101の入出力端子12に2つの積和演算回路201,202を接続するようにしたが、1または3以上の積和演算回路を接続するようにすることも可能である。
【0034】
【発明の効果】
請求項1に記載の演算装置および請求項3に記載の演算方法によれば、乗数メモリに記憶されている乗数を指定するデータであって、制御部から供給されたデータが外部に出力されるとともに、外部から乗数メモリに記憶されている乗数を指定するデータが入力され、制御部からのデータと、外部から入力されたデータのいずれか一方が選択され、選択されたデータに基づいて、乗数の所定のものが乗数メモリから積和演算器に供給されるようにしたので、異なるアドレスコントロール部を有する他の積和演算装置を接続してコントロールするとともに、外部に接続された、内部のアドレスコントロール部よりハードウェアの規模が大きく、複雑な回路によって、乗数メモリが制御されるようにすることが可能となる。
【0036】
請求項4に記載の演算装置および請求項5に記載の演算方法によれば、乗数メモリに記憶されている乗数を指定するデータであって、制御部から供給されたデータが外部に出力されるとともに、外部から乗数メモリに記憶されている乗数を指定するデータが入力され、入力されたデータに基づいて、乗数の所定のものが乗数メモリから積和演算器に供給されるようにしたので、外部に接続された、内部のアドレスコントロール部よりハードウェアの規模が大きく、複雑な回路によって、乗数メモリが制御されるようにすることが可能となる。
【図面の簡単な説明】
【図1】本発明の演算装置を適用した積和演算回路の構成例を示すブロック図である。
【図2】積和演算回路101の入出力端子12に、他の積和演算回路201,202を接続した様子を示す図である。
【図3】積和演算回路101の入出力端子12に、外部アドレスコントロール回路301を接続した様子を示す図である。
【図4】従来の積和演算回路の一例の構成を示すブロック図である。
【符号の説明】
1 アドレスコントロール部,2 乗数メモリ,3 積和器,4 被乗数レジスタ群,6 入力端子,7 出力端子,11 マルチプレクサ,12 入出力端子,13 制御信号入力端子,101,201,202 積和演算回路,301外部アドレスコントロール回路[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an arithmetic device and method, and for example, outputs data for controlling a multiplier memory for storing a multiplier for performing a product-sum operation with an input multiplicand, and inputs data for controlling the multiplier memory from the outside. The present invention relates to an arithmetic device and method capable of performing the above.
[0002]
[Prior art]
FIG. 4 is a block diagram showing a configuration of an example of a conventional product-sum operation circuit. The multiplier memory 2 stores a predetermined multiplier in advance at the time of initialization. The multiplicand input from the input terminal 6 is supplied to the multiplicand register group 4 and also to the address control unit 1. Based on the multiplicand supplied from the input terminal 6, the address control unit 1 classifies the multiplicand input from the input terminal 6 by, for example, ADRC (Adaptive Dynamic Range Coding), and controls signals corresponding to the class. Is supplied to the multiplier memory 2, and a multiplier to be output by the multiplier memory 2 is selected.
[0003]
The multiplier selected by the address control unit 1 and the multiplicand supplied from the multiplicand register group 4 are subjected to a product-sum operation in the product-sum unit 3, and the operation result is output from the output terminal 7. This product-sum operation circuit can be configured by, for example, an IC (Integrated Circuit) or the like.
[0004]
[Problems to be solved by the invention]
However, in the conventional product-sum operation circuit, the scale of the hardware of the multiplier memory 2 and the product-sum unit 3 is larger than the other parts. For example, when the scale of the hardware is limited, There was a problem that the scale of the address control unit 1 had to be limited to a small size.
[0005]
Further, there is a problem that it is impossible to control a multiplier memory included in another product-sum operation circuit.
[0006]
The present invention has been made in view of such a situation, and makes it possible to control a multiplier memory from the outside and to output data for controlling the multiplier memory to the outside. is there.
[0007]
[Means for Solving the Problems]
The arithmetic device according to claim 1 is data for designating a multiplier stored in a multiplier memory, outputs the data supplied from the control unit to the outside, and is a multiplier stored in the multiplier memory from the outside . Input / output means for inputting data for designating, data from the control unit, and selection means for selectively supplying any one of the data input from the outside to the multiplier memory, the multiplier memory comprising: selection means Based on the data supplied via, a predetermined multiplier is supplied to the product-sum calculator .
[0008]
The calculation method according to claim 3 is data for designating a multiplier stored in the multiplier memory, and outputs the data supplied from the control unit to the outside and also stores the multiplier stored in the multiplier memory from the outside. Is input, and either the data from the control unit or the data input from the outside is selected, and based on the selected data, a predetermined multiplier is multiplied from the multiplier memory by the product-sum operation unit It is characterized by supplying to.
[0009]
The arithmetic device according to claim 4 is data for designating a multiplier stored in the multiplier memory, outputs the data supplied from the control unit to the outside, and is a multiplier stored in the multiplier memory from the outside. The multiplier memory is characterized in that a predetermined multiplier is supplied to the product-sum calculator based on the data input from the input / output means.
[0010]
The calculation method according to
[0011]
In the arithmetic device according to claim 1, the data specifying the multiplier stored in the multiplier memory, the data supplied from the control unit is output to the outside and stored in the multiplier memory from the outside. The data specifying the multiplier to be input is input, and either the data from the control unit or the data input from the outside is selectively supplied to the multiplier memory. Based on the data supplied to the multiplier memory, the multiplier A predetermined one is supplied to the product-sum calculator.
[0012]
According to a third aspect of the present invention, there is provided a calculation method for specifying a multiplier stored in a multiplier memory, wherein the data supplied from the control unit is output to the outside and stored in the multiplier memory from the outside. The data specifying the current multiplier is input, either the data from the control unit or the data input from the outside is selected, and based on the selected data, a predetermined multiplier is summed from the multiplier memory Supplied to the computing unit.
[0013]
According to a fourth aspect of the present invention, the data specifying the multiplier stored in the multiplier memory is output to the outside and stored in the multiplier memory from the outside. Data for designating a given multiplier is input, and a predetermined multiplier is supplied from the multiplier memory to the product-sum calculator based on the input data.
[0014]
The calculation method according to
[0015]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 1 is a block diagram showing a configuration example of a product-sum operation circuit to which the operation device of the present invention is applied. The multiplier memory 2 stores a predetermined multiplier in advance. The address control unit 1 generates an index for designating a predetermined multiplier stored in the multiplier memory 2 based on the multiplicand input from the input terminal 6, and passes through a multiplexer (MUX) 11 (selection unit) described later. Thus, the multiplier memory 2 is supplied.
[0016]
The multiplicand register group 4 stores the multiplicand input from the input terminal 6. The product-sum unit 3 performs a product-sum operation on the multiplier supplied from the multiplier memory 2 and the multiplicand supplied from the multiplicand register group 4, and outputs the calculation result from the output terminal 7.
[0017]
The multiplexer 11 receives external data supplied from the input / output terminal 12 (input / output means, output means, input means) and the address control unit 1 based on the control signal input from the control signal input terminal 13. Any of the data to be processed is selectively supplied to the multiplier memory 2.
[0018]
Next, the operation will be described. When multiplicands are input from the input terminal 6, they are supplied to the multiplicand register group 4, stored, and also supplied to the address control unit 1. The address control unit 1 performs class classification based on, for example, ADRC (Adaptive Dynamic Range Coding) based on the multiplicand supplied from the input terminal 6, and based on the class, the multiplier stored in the multiplier memory 2 An index (for example, 5 bits) for instructing to supply the predetermined one to the multiplier / summer 3 is generated and supplied to the multiplexer 11.
[0019]
At this time, a control signal for instructing to supply the multiplier memory 2 with the data (index) supplied from the address control unit 1 is input to the multiplexer 11 from the control signal input terminal 13. The multiplexer 11 selectively supplies data (index) supplied from the address control unit 1 to the multiplier memory 2 in accordance with this control signal.
[0020]
The multiplier memory 2 supplies a predetermined multiplier to the product-sum multiplier 3 according to the index supplied from the address control unit 1 via the multiplexer 11. The multiplicand register group 4 supplies the data input from the input terminal 6 to the product-sum multiplier 3. The product-sum unit 3 performs a predetermined product-sum operation using the multiplier supplied from the multiplier memory 2 and the multiplicand supplied from the multiplicand register group 4, and outputs the calculation result from the output terminal 7.
[0021]
In this way, the multiplier memory 2 is controlled according to the index generated by the address control unit 1, and a product-sum operation is performed.
[0022]
By the way, the index output from the address control unit 1 can be output from the input / output terminal 12. For example, as shown in FIG. 2, the product-
[0023]
Therefore, the index generated by the address control unit 1 of the product-
[0024]
In this way, by allowing the address control unit 1 to output an index, it is possible to connect and control other product-sum operation circuits having different address control units.
[0025]
Next, as shown in FIG. 3, the external address control circuit 301 is connected to the input / output terminal 12 of the product-
[0026]
First, a case where only the external address control circuit 301 generates an index for controlling the multiplier memory 2 will be described. The external address control circuit 301 performs class classification by ADRC and generates, for example, a 5-bit index. Next, class classification based on motion information is performed from the difference between frames, and a 2-bit index is generated. Furthermore, class classification is performed based on the correlation of the input signal to generate a 2-bit index.
[0027]
Then, these indexes are converted into a 5-bit final index by the degenerate ROM and supplied to the multiplexer 11 via the input / output terminal 12. The control signal input terminal 13 is supplied with a control signal instructing to supply the data input from the input / output terminal 12 to the multiplier memory 2. As a result, the final index supplied via the input / output terminal 12 is supplied to the multiplier memory 2. The multiplier memory 2 supplies a predetermined multiplier to the multiplier / summer 3 based on the final index supplied from the input / output terminal 12, and the multiplier / summer 3 performs a product-sum operation on the multiplier and the input data. . In this way, the product-
[0028]
Next, a case where the multiplier memory 2 is controlled based on the index supplied from the external address control circuit 301 to the input / output terminal 12 and the index generated by the address control unit 1 will be described.
[0029]
First, the address control unit 1 performs class classification by ADRC, generates a 5-bit index, for example, based on the class, and supplies the generated index to the multiplexer 11. Next, the external address control circuit 301 first performs class classification based on motion information from the difference between frames to generate, for example, a 1-bit index. Furthermore, classification is performed based on the correlation of the input signal, and for example, a 1-bit index is generated. Then, it is supplied to the address control unit 1 via the input / output terminal 12.
[0030]
The address control unit 1 mixes the upper 3 bits of the index generated by the address control unit 1 with the 2-bit index supplied from the external address control circuit 301 via the input / output terminal 12 to generate the final index. To the multiplexer 11. The multiplexer 11 selectively supplies the final index input from the address control unit 1 to the multiplier memory 2 in accordance with the control signal input from the control signal input terminal 13. As a result, for example, the address control unit 1 generates only an index that can be generated by a relatively simple operation, and an index that requires a relatively complicated operation is an external component composed of a complicated circuit with a large hardware scale. The address control circuit 301 can be generated.
[0031]
As described above, by providing the input / output terminal 12 and the multiplexer 11 capable of inputting / outputting data between the address control unit 1 and the multiplier memory 2, the address control unit 1 controls other product-sum operation circuits. Further, the hardware scale is larger than that of the internal address control unit 1, and the multiplier memory 2 can be controlled by a complicated circuit.
[0032]
In the above embodiment, the number of bits of the index supplied to the multiplier memory 2 is 5 bits. However, the number of bits is not limited to this and can be any other number of bits.
[0033]
In the above embodiment, the two product-
[0034]
【The invention's effect】
According to the arithmetic device according to claim 1 and the arithmetic method according to claim 3 , the data specifying the multiplier stored in the multiplier memory, the data supplied from the control unit is output to the outside. At the same time, data specifying the multiplier stored in the multiplier memory is input from the outside, and either the data from the control unit or the data input from the outside is selected, and the multiplier is based on the selected data. Is supplied from the multiplier memory to the product-sum operation unit, so that other product-sum operation units having different address control units are connected and controlled, and the internal address connected to the outside is controlled. The hardware scale is larger than that of the control unit, and the multiplier memory can be controlled by a complicated circuit.
[0036]
According to the arithmetic device according to claim 4 and the arithmetic method according to
[Brief description of the drawings]
FIG. 1 is a block diagram showing a configuration example of a product-sum operation circuit to which an arithmetic device of the present invention is applied.
FIG. 2 is a diagram illustrating a state in which other product-
3 is a diagram showing a state in which an external address control circuit 301 is connected to the input / output terminal 12 of the product-
FIG. 4 is a block diagram showing a configuration of an example of a conventional product-sum operation circuit.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Address control part, 2 multiplier memory, 3 product adder, 4 multiplicand register group, 6 input terminal, 7 output terminal, 11 multiplexer, 12 input / output terminal, 13 control signal input terminal, 101, 201, 202 multiply-add operation circuit 301 external address control circuit
Claims (5)
前記乗数メモリに記憶されている前記乗数を指定するデータであって、前記制御部から供給されたデータを外部に出力するとともに、外部から前記乗数メモリに記憶されている前記乗数を指定するデータを入力する入出力手段と、
前記制御部からの前記データと、外部から入力された前記データのいずれか一方を選択的に前記乗数メモリに供給する選択手段と
を備え、
前記乗数メモリは、前記選択手段を介して供給された前記データに基づいて、前記乗数の所定のものを前記積和演算器に供給する
ことを特徴とする演算装置。A multiplier memory that stores a multiplier; a control unit that controls the multiplier memory to selectively output the multiplier stored in the multiplier memory; and a product-sum that performs a product-sum operation using the input multiplicand and the multiplier In an arithmetic device comprising an arithmetic unit,
Data specifying the multiplier stored in the multiplier memory , outputting data supplied from the control unit to the outside, and data specifying the multiplier stored in the multiplier memory from the outside Input / output means for input ;
Selection means for selectively supplying either the data from the control unit or the data input from the outside to the multiplier memory;
With
The multiplier memory supplies a predetermined one of the multipliers to the product-sum calculator based on the data supplied via the selection means .
前記乗数メモリは、前記制御部により生成されたデータで指定される前記乗数を前記積和演算器に供給する
ことを特徴とする請求項1に記載の演算装置。The control unit generates data specifying the multiplier stored in the multiplier memory based on the data input from the input / output means ,
The arithmetic device according to claim 1, wherein the multiplier memory supplies the multiplier specified by the data generated by the control unit to the product-sum calculator .
前記乗数メモリに記憶されている前記乗数を指定するデータであって、前記制御部から供給されたデータを外部に出力するとともに、外部から前記乗数メモリに記憶されている前記乗数を指定するデータを入力し、
前記制御部からの前記データと、外部から入力された前記データのいずれか一方を選択し、
選択された前記データに基づいて、前記乗数の所定のものを前記乗数メモリから前記積和演算器に供給する
ことを特徴とする演算方法。A multiplier memory that stores a multiplier; a control unit that controls the multiplier memory to selectively output the multiplier stored in the multiplier memory; and a product-sum that performs a product-sum operation using the input multiplicand and the multiplier In an arithmetic method in an arithmetic device comprising an arithmetic unit,
Data specifying the multiplier stored in the multiplier memory , outputting data supplied from the control unit to the outside, and data specifying the multiplier stored in the multiplier memory from the outside enter,
Select one of the data from the control unit and the data input from the outside,
A calculation method comprising: supplying a predetermined one of the multipliers from the multiplier memory to the product-sum calculator based on the selected data .
前記乗数メモリに記憶されている前記乗数を指定するデータであって、前記制御部から供給されたデータを外部に出力するとともに、外部から前記乗数メモリに記憶されている前記乗数を指定するデータを入力する入出力手段Data specifying the multiplier stored in the multiplier memory, outputting data supplied from the control unit to the outside, and data specifying the multiplier stored in the multiplier memory from the outside Input / output means to input
を備え、With
前記乗数メモリは、前記入出力手段より入力されたデータに基づいて、前記乗数の所定のものを前記積和演算器に供給するThe multiplier memory supplies a predetermined one of the multipliers to the product-sum calculator based on data input from the input / output means.
ことを特徴とする演算装置。An arithmetic device characterized by that.
前記乗数メモリに記憶されている前記乗数を指定するデータであって、前記制御部から供給されたデータを外部に出力するとともに、外部から前記乗数メモリに記憶されている前記乗数を指定するデータを入力し、Data specifying the multiplier stored in the multiplier memory, outputting data supplied from the control unit to the outside, and data specifying the multiplier stored in the multiplier memory from the outside Input,
入力されたデータに基づいて、前記乗数の所定のものを前記乗数メモリから前記積和演算器に供給するBased on the input data, a predetermined multiplier is supplied from the multiplier memory to the product-sum calculator.
ことを特徴とする演算方法。An arithmetic method characterized by the above.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25166196A JP3731621B2 (en) | 1996-09-24 | 1996-09-24 | Arithmetic apparatus and method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25166196A JP3731621B2 (en) | 1996-09-24 | 1996-09-24 | Arithmetic apparatus and method |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1097516A JPH1097516A (en) | 1998-04-14 |
JP3731621B2 true JP3731621B2 (en) | 2006-01-05 |
Family
ID=17226146
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25166196A Expired - Fee Related JP3731621B2 (en) | 1996-09-24 | 1996-09-24 | Arithmetic apparatus and method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3731621B2 (en) |
-
1996
- 1996-09-24 JP JP25166196A patent/JP3731621B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH1097516A (en) | 1998-04-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7769797B2 (en) | Apparatus and method of multiplication using a plurality of identical partial multiplication modules | |
US5726924A (en) | Exponentiation circuit utilizing shift means and method of using same | |
JPS58500424A (en) | integrated circuit device | |
JP2002503003A (en) | Digital signal processor using reconfigurable macrocell array | |
JPH08235130A (en) | Parallel processor | |
KR940006038A (en) | Fuzzy logic operation method and data processing system, and arithmetic operation data processing system | |
US5347480A (en) | Digital signal processing apparatus | |
JP3731621B2 (en) | Arithmetic apparatus and method | |
JPH0567060A (en) | Neuro device | |
JPH05291891A (en) | Primary random pulse train generating circuit device | |
US5781462A (en) | Multiplier circuitry with improved storage and transfer of booth control coefficients | |
US6141674A (en) | Reducing the hardware cost of a bank of multipliers by combining shared terms | |
US6157939A (en) | Methods and apparatus for generating multiplicative inverse product | |
JP3515170B2 (en) | Multiplier for real or complex numbers | |
US5623434A (en) | Structure and method of using an arithmetic and logic unit for carry propagation stage of a multiplier | |
JPH07118654B2 (en) | Arithmetic unit | |
CN116227507B (en) | Arithmetic device for performing bilinear interpolation processing | |
KR960009713A (en) | Booth recording circuit in multiplier | |
JP4999361B2 (en) | Processing equipment | |
JP3702475B2 (en) | Automatic circuit generator | |
JP2728958B2 (en) | Arithmetic processing device and method | |
JPH02115929A (en) | Multiplier | |
JPS60254372A (en) | Arithmetic unit for sum of products | |
JPS5952361A (en) | Arithmetic system for picture signal processing | |
JPS6399607A (en) | Digital arithmetic circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050203 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050302 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050427 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050921 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051004 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091021 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091021 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101021 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111021 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121021 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131021 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |