JP3729481B2 - データ伝送装置の同期検出制御方法及びその装置 - Google Patents
データ伝送装置の同期検出制御方法及びその装置 Download PDFInfo
- Publication number
- JP3729481B2 JP3729481B2 JP31300699A JP31300699A JP3729481B2 JP 3729481 B2 JP3729481 B2 JP 3729481B2 JP 31300699 A JP31300699 A JP 31300699A JP 31300699 A JP31300699 A JP 31300699A JP 3729481 B2 JP3729481 B2 JP 3729481B2
- Authority
- JP
- Japan
- Prior art keywords
- symbol
- signal
- synchronization
- sweep
- predetermined
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の属する技術分野】
本発明は、データ伝送装置、特に直交周波数分割多重(OFDM:Orthogonal Frequency Division Multiplex)変調方式を用いたデータ伝送装置に関する。
【0002】
【従来の技術】
近年、ヨーロッパやアメリカおよび日本でディジタル放送が検討されており、その変調方式としてOFDM変調方式の採用が有力視されている。
このOFDM変調方式とは、マルチキャリア変調方式の一種で、多数のディジタル変調波を加え合わせたものである。 このときの各キャリアの変調方式にはQPSK(Quadrature Phase Shift Keying:4相位相偏移変調)方式等が用いられ、合成波であるOFDM信号を得ることができる。
ここで、このOFDM信号を数式で表すと、以下のようになる。
まず、各キャリアのQPSK信号をαk(t)とすると、これは式(1)で表せる。
αk(t)=ak(t)・cos(2πkft)+bk(t)・sin(2πkft) ・・・・・(1)
ここで、kはキャリアの番号を示し、ak(t)、bk(t)は、k番目のキャリアのデータで、[−1]または[1]の値をとる。
次に、キャリアの本数をNとすると、OFDM信号はN本のキャリアの合成であり、これをβk(t)とすると、これは次の式(2)で表すことができる。
βk(t)=Σαk(t) (但し、k=1〜N) ・・・・・・(2)
ところで、OFDM変調方式では、マルチパスの影響を低減するため、信号にガードインターバルを付加するのが一般的である。
即ち、図7に示すように、有効シンボル期間Tsにおいて、その有効シンボルの開始部分の波形と終了部分の少なくとも一方の波形をガードインターバルTgとして用いる。 ここで、図7の(a)は、k=1のとき、有効シンボル期間Tsの終了部分にガードインターバルTgを付加した場合のOFDM信号を示したもので、同図(b)は、k=1〜544のとき、有効シンボル期間Tsの終了部分にガードインターバルTgを付加した場合のOFDM信号を示したものである。
このOFDM信号は、上記信号単位から構成され、この信号単位シンボルは、例えば有効サンプル1024サンプルにガードインターバルデータ48サンプルを付加した1072サンプルのシンボル894組に、6組の同期シンボルを付加した、全900シンボルからなるフレームと呼ぶストリーム単位の繰返しで構成される。
【0003】
図8は、従来技術によるOFDM伝送装置における変復調部の基本的構成を示すブロック図で、伝送路符号化部1T、符号化部2T、IFFT(Inverse Fast Fourier Transform:逆フーリエ変換)部3A、ガード付加部3B、同期シンボル挿入部5、クロック発振器6、直交変調処理部8を有する送信機Txと、直交復調処理部9、FFT(Fast Fourier Transform:高速フーリエ変換)部3C、復号化部2R、伝送路復号化部1R、電圧制御クロック発振器10からなる受信処理部Rx-1と同期検出器4を有する受信機Rxで構成され、これら送信機TXと受信機Rxは、例えば、電波を用いた無線の伝送路Lにより結ばれている。
以下、図8を用いてOFDM信号の変復調処理について説明する。
送信機Txの伝送路符号化部1Tに連続的に入力されるデータDinは、例えば900シンボルからなるフレーム毎に処理され、このフレーム期間内で同期シンボルの6シンボル期間を除く894個の情報シンボル毎に、1から400番と、625から1024番までの計800サンプル期間に、間欠状態のレート変換済データDiiとして出力される。
また、伝送路符号化部1Tは、フレーム周期である900シンボル毎に、送信側のフレーム制御パルスFSTを発生し、同期シンボル期間の開始を表わすフレームパルス信号として、他のブロックに供給する。
符号化部2Tは、入力されたデータDiiを符号化し、I軸とQ軸の2軸にマッピングしたデータRfとIfを出力する。
IFFT部3Aは、これらデータRfとIfを周波数成分と見なし、1024サンプルからなる時間軸信号R(実数成分)とI(虚数成分)に変換する。
ガード付加部3Bは、1024サンプルからなる時間軸信号RとIの開始期間における波形の中で、例えば最初の48サンプルの波形を1024サンプル後に付加し、合計1072サンプルの時間軸波形からなる情報シンボルRgとIgを出力する。 この48サンプルは、反射波混入時の緩衝帯となる。
同期シンボル挿入部5は、これら情報シンボルRg,Igに対して、それらの894サンプル毎に、予めメモリ等に記憶された6シンボルからなる同期波形を挿入し、図9に示すようなフレーム構成のデータRsgとIsgを作成する。
これらデータRsg,Isgは直交変調処理部8に供給され、ここでD/A変換器81と直交変調器82、ローカル発振器83により、周波数FcのキャリアによるOFDM変調波信号RFとして生成され、高周波増幅されて伝送路Lに送出されることになる。 伝送帯域は、UHF帯やマイクロ波帯が用いられる。
なお、送信機Txにおける処理に必要なクロックCK(周波数16MHz)は、クロック発振器6から各ブロックに送信側クロックCKdとして供給される。
【0004】
上記の様にして送信されたOFDM変調波信号RFは、受信機Rxの直交復調処理部9に入力され、ここで、直交復調器91により、電圧制御発振器93から供給される周波数Fc'の局発信号と乗算され、ベースバンド信号に直交復調された後に、A/D変換器92によってディジタル化され、データR'sgとI'sgに変換される。
これらのデータR'sg,I'sgは、FFT(Fast Fourier Transform:高速フーリエ変換)部3Cに供給され、ここでパルスFSTrcに基づきFFTとして利用する1024サンプルのデータ期間を決定するゲート信号を作成して、緩衝帯である48サンプルを除外することにより、時間軸波形信号R'sg,I'sgは、周波数成分信号R'fとI'fに変換される。
そして、これら周波数成分信号R'f,I'fは、復号化部2Rにて識別、復号化されて、データD'oになり、伝送路復号化部1Rにて連続した信号Doutとして出力される。
一方、上記データR'sgとI'sgは、同期検出器4にも入力され、ここで、同期シンボル群が検出され、これによりフレームパルスとなるパルスFSTrが取り出される。 このパルスFSTrは、受信機Rxのフレーム制御パルスとなり、受信機Rxの各ブロックに供給される。
ここで、この同期検出器4は、電圧制御クロック発振器10から発生されるクロックCKrとデータR'sgとI'sgの同期成分を比較し、比較結果に応じた制御電圧VCを生成し、これにより電圧制御クロック発振器10を制御し、正しい周期のクロックCKrが発生され、受信側の各ブロックに供給される。
【0005】
次に、図5に示した各ブロックの詳細について説明する。
伝送路符号化部1は、伝送中に混入の恐れがある各種エラーによるデータ誤りを防止するため、インターリーブ処理、エネルギー拡散処理、エラー訂正用符号処理等を行う。
符号化部2Tは、信号Diiを、マッピングROMを用いてI,Q軸の所定点の情報に変換し、また、不要キャリアに相当する期間の信号は0に置換して、データRfとIfを作成する。
IFFT変換部3Aは、入力信号RfとIfをクロックCKとパルスFSTとでタイミングを決められた、シンボル周期の時間軸波形RとIに変換する。
具体的には、プレッシー社のPDSP16510等を用いれば実現できる。
ガード付加部3Bは、ここに入力された信号RとIを1024サンプル遅延させる遅延器と、1025サンプル目から1072サンプル目のみ遅延出力を選択する切り替え器からなり、これらはクロックCKとパルスFSTによってタイミングを決められる。 ここで得られる全1072サンプルからなるシンボルは、1025サンプル目から1072サンプル目に、1サンプルから48サンプル間の時間軸波形が付加され、情報シンボルRg,Igとなる。
同期シンボル挿入部5は、作成されたガード付時間軸信号RgとIgに、以下に示すような同期シンボル信号を挿入し出力する。 例えば、この同期シンボル信号としては、1シンボル期間中無信号で、該同期シンボル群の存在を大まかに見つけるためのヌル(NULL)シンボル、1シンボル期間に1本のキャリアにしか信号成分を持たない特殊なシンボル(以下、CWシンボルと称す)、1シンボル期間に伝送帯域の下限周波数から上限周波数に変化する波形であって、シンボルの切り替わり点を正確に求めるためのスイープ(SWEEP)シンボル、遅延検波復調をするために必要な位相基準を示す基準シンボル(以下、リファレンスシンボルと称す)等である。 なお、同期シンボルを6組とする場合、上記にさらに2つの予備シンボルが付加される。
直交変調処理部8について説明を補足すると、D/A変換器81により実数部の信号Rsgと虚数部の信号Isgに対してD/A変換を行い、直交変調器82では、まず、実数部信号に対しては発振器83からの周波数Fcのキャリア信号のままで変調し、虚数部信号に対しては、発振器83の周波数Fcのキャリア信号を90°移相した信号で変調することによって直交変調を施し、これらの信号を合成してOFDM変調波信号を得る。
【0006】
次に、受信機Rx側の構成動作について説明する。
受信機Rxでは、伝送されたフレーム構成の信号は、まず直交復調処理部9に入力される。
ここでの処理は、送信側とは逆に、直交復調器91によって、電圧制御発振器93から出力される周波数Fc'のキャリア信号により復調した出力を実数部信号として取り出し、キャリア信号を90°移相して復調した出力を虚数部信号として取り出すものである。 そして、これら実数部と虚数部の各復調アナログ信号を、A/D変換器92によりディジタル信号に変換する。
同期検出器4は、受信した信号R'sg,I'sgから、フレームの区切りを探索し、フレームの基準となるパルスFSTrを出力する。
そして、FFT部3Cは、このパルスFSTrに基づいてシンボルを区切り、前述のようにフーリエ変換を行うことでOFDM復調を行い、データR'fとI'fを出力する。
復号化部2Rは、例えばROMテーブル手法にて、データR'fとI'fを識別し、データD'oを算出する。
伝送路復号化部1Rは、逆インターリーブ処理、エネルギー逆拡散処理、エラー訂正処理等を行う。
【0007】
次に、図10に同期検出器4の具体的構成の一例を示し、説明する。
直交復調されたディジタル信号である時間軸信号R'sg,I'sgは、NULL終了検出器4−1とSWEEP演算器4−2に入力される。
NULL終了検出器4−1は、フレーム構成のシンボル群から同期シンボル中で無信号状態にあるNULLを検出し、同期シンボルの大まかな位置(タイミング)を検出し、NULL終了時点から内蔵するタイマ回路によってSWEEPシンボル開始時点を推定して、SWEEP開始位置信号STを出力する。
SWEEP演算部4−2は、SWEEP開始位置信号STを参照しNULLシンボルの2シンボル後に存在する波形を、SWEEPシンボル波形と推定して取り込み、各シンボルの正確な切り替わりタイミングを捜索する。
具体的には、予めSWEEPシンボルパターンが格納してあるメモリ4−3を用い、入力されたOFDM信号とこのメモリ4−3から読み出したパターンを、例えば、相関演算し、両者の信号パターンの一致状況から、推定したSWEEPシンボル波形との位相ずれを演算によって算出し、受信側のフレーム位相を伝送データに一致させるよう、受信側の基準クロックCKrを調整するための補正信号VCを出力する。
フレームカウンタ4−4は、SWEEP開始位置信号STに基づき、クロックCKのカウントを開始し、このカウント数がフレーム周期に相当する値(例えば、1072×900)に到達する毎に、パルスFSTrを出力するとともに、カウント値を0に戻してから再びクロックCKのカウントを開始する。
従って、以後は、一定カウント毎に、即ちフレーム開始点毎にパルスFSTrが出力されることになり、受信側ではこのパルスFSTrを高速フーリエ変換、復号化、逆レート変換の開始タイミングとする。
【0008】
次に、図11と図12を用いて、NULL終了検出器4−1の具体的構成と、SWEEP開始位置推定過程の詳細を説明する。
NULL終了検出器4−1へ供給される信号R'sg,I'sgは、電力算出器4-1-1で絶対値化、加算され、絶対値加算出力4Aとなる。
この絶対値加算出力4Aを、比較器4-1-3において、しきい値算出器4-1-2によって算出されたしきい値Vthと比較し、しきい値Vthを越えない期間、即ち、T1〜T2間のNULLシンボル期間に相当する比較結果出力4Bを得る。
そして、信号立上りエッジ検出器4-1-4において、比較結果出力4Bから信号の立上りエッジを検出する。 そして、タイマ回路4-1-5により、この信号立上りエッジ検出信号4Cを1シンボル遅延し、SWEEP開始位置信号STを発生する。
このSWEEP開始位置信号STにより、正しいSWEEPシンボル開始位置(T3)を特定することができ、SWEEP演算部4−2に、SWEEPシンボル波形の開始部分から取り込めるため、SWEEP演算における位相ずれを正確に算出でき、各シンボルの正確な切り替わりタイミングを捜索することが可能となる。
【0009】
【発明が解決しようとする課題】
ここで、上記従来技術による送信機及び受信機を用いて伝送を行う場合において、移動体伝送等の劣悪な伝送路条件での伝送を考える。
この様な伝送路では、送信機から受信機に直接伝搬される主波と、建物や山等に反射した様々な反射波とが、それぞれ所定の遅延時間を伴って伝搬されるため、受信機では、それらの合成波が受信されることになる。
このように主波の他に反射波が存在する場合、受信信号の周波数スペクトルにディップが生じ、ある周波数成分が減衰してしまう周波数性のフェージング現象が発生することがある。
ここで、減衰する周波数成分が、1つの周波数成分しか持たないCWシンボルの周波数成分fcwであった場合、信号R'sg,I'sgの中で周波数成分fcwのCWシンボルが、図13に示す絶対値加算出力4Aの様に、しきい値Vthを越えないレベルまで減衰してしまう。
従って、この場合のしきい値Vth以下の比較結果出力4Bは、本当のNULL期間(T1〜T2)だけでなく、CWシンボルが存在するT2〜T3期間を含んだT1〜T3の期間に相当する出力となる。 その結果、信号立上りエッジ検出器4-1-4では、CWシンボルの終るT3時点で、信号立上りエッジ検出信号4Cを発生するため、CWシンボルの終りをNULLシンボルの終了と誤認する。
そして、信号立上りエッジ検出信号4Cの発生時点からタイマ回路4-1-5が動作するため、SWEEP開始位置信号STは、1シンボル後のT4時点に発生することになる。
従って、SWEEP開始位置信号STは、実際のSWEEP開始位置から大幅にずれた時点(約1シンボル後)に発生するため、リファレンス(REF)シンボルをSWEEPシンボルと指示してしまい、SWEEP演算部4−2にはリファレンス(REF)シンボル波形が取り込まれる結果、SWEEP相関演算が、正確に行われず、同期検出不可能となる欠点が生じる。
本発明はこれらの欠点を除去し、反射波等の影響で、CWシンボルを認識できない状況下においても、SWEEPシンボル開始位置を正確に推定することができ、常に同期検出可能なOFDM伝送システムを実現することを目的とする。
【0010】
【課題を解決するための手段】
本発明は上記目的を達成するため、数種類の同期シンボル群と複数のデータシンボルをフレーム構成の信号として伝送する直交周波数分割多重変調方式を用いたデータ伝送装置において、上記同期シンボル群の内、所定同期シンボルの検出結果に応じ、相関演算を行うために用いられる同期シンボルを、その検出基準を切換えて検出し、同期制御を行うようにしたものである。
ここで、検出された上記所定同期シンボルの開始時点より、所定シンボル期間以内に当該所定同期シンボルに相当する終了時点が検出された場合、該終了時点から所定シンボル期間後を上記相関演算を行うために用いられる同期シンボルの開始時点とし、検出された上記所定同期シンボルの開始時点より、所定シンボル期間以内に当該所定同期シンボルに相当する終了時点が検出されない場合、該終了時点を上記相関演算を行うために用いられる同期シンボルの開始時点として、上記検出基準の切換えを行うようにしたものである。
また、数種類の同期シンボル群と複数のデータシンボルをフレーム構成の信号として伝送する直交周波数分割多重変調方式を用いたデータ伝送装置において、上記同期シンボル群の内、所定同期シンボルの検出結果に応じ、相関演算を行うために用いられる同期シンボルを、その検出基準を切換えて検出し、同期制御を行う同期検出制御手段を有するデータ伝送装置である。
ここで、上記同期シンボル群の信号として、少なくともヌルシンボルとスイープシンボル信号を含むものとし、上記同期検出制御手段として、上記ヌルシンボルの終了時点が該ヌルシンボルの開始時点より所定シンボル期間以内に発生するか否かを検出する手段と、当該検出結果に基づき、上記検出したヌルシンボルの終了時点で発生する信号と上記検出したヌルシンボルの終了時点から所定シンボル期間後に発生する信号の何れかを、上記スイープシンボルの開始位置信号として選択し出力する手段と、当該選択されたスイープ信号開始位置信号を基準として上記相関演算処理を行う手段を設けたデータ伝送装置である。
【0011】
即ち、入力信号の受信電力と、その受信電力から算出したしきい値を比較した結果出力される信号立上りエッジ検出(NULL終了検出)は、CWシンボルが減衰しない場合、信号立下がりエッジ検出(NULL開始検出)から約1シンボル以内に検出される。 一方、CWシンボルが減衰した場合、信号立上りエッジ検出(NULL終了検出)は、NULL開始検出から約1シンボル以内に検出されず、結果的にSWEEPシンボル開始時を検出してしまう。
従って、NULL開始検出より1シンボル以内に、NULL終了が検出された場合、信号立上りエッジ検出から1シンボル後を、SWEEPシンボルの開始と見なす。 一方、NULL開始検出より1シンボル以内にNULL終了が検出されない場合、信号立上りエッジ検出をSWEEPシンボルの開始と見なすように自動切り換えを行う。
その結果、OFDM信号の同期シンボルであるCWシンボルを構成する周波数成分fcwが減衰するような反射波が存在するか否かにかかわらず、実際のSWEEPシンボルの開始位置を検出することができるため、SWEEP演算における位相ずれを正確に算出でき、各シンボルの正確な切り替わりタイミングを捜索することが可能なOFDM伝送システムを実現できる。
【0012】
【発明の実施の形態】
図1に、本発明のOFDM変調方式を用いた伝送装置の全体ブロック構成を示し、以下に説明する。
これは、図8に示すものと同様構成の送信機Txと、同じく同様構成の受信側処理部Rx-1、同期検出器4Rと制御器7からなる受信機Rxで構成される。
受信側処理部Rx-1からの受信側クロックCKrは、制御器7及び同期検出器4Rのクロック端子CKに接続される。 受信側処理部Rx-1からのデータR'sg,I'sgは、それぞれ同期検出器4RのI,Q端子に接続される。
同期検出器4RからのパルスFSTr及び補正信号VCは、それぞれ受信側処理部Rx-1の端子FSTrおよび端子VCに接続される。 同期検出器4Rから出力される後述の信号立下りエッジ検出信号NLST及び信号立上りエッジ検出信号NLETは、それぞれ制御器7の端子NLST及び端子NLETに接続される。 制御器7の出力P1は、同期検出器4Rの端子P1に接続される。
【0013】
次に、同期検出器4Rの具体的構成の1例を図2に示す。 従来の同期検出器4(図10)との相違点は、NULL終了検出器4−1をNULL開始・終了検出器4R−1と置換した点である。
同期検出器4Rは、NULL開始・終了検出器4R−1、SWEEP演算器4R−2、SWEEPパターンメモリ4R−3、フレームカウンタ4R−4とからなる。
受信側処理部Rx−1からのデータR'sgとI'sgは、NULL開始・終了検出器4R−1とSWEEP演算器4R−2に接続され、クロックCKはNULL開始・終了検出器4R−1とSWEEP演算器4R−2とフレームカウンタ4R−4に接続される。
制御器7からの後述の信号P1は、NULL開始・終了検出器4R−1に接続される。 NULL開始・終了検出器4R−1からのSWEEP開始位置信号STは、SWEEP演算器4R−2とフレームカウンタ4R−4のSWEEP開始位置端子STに接続される。
フレームカウンタ4R−4からのパルスFSTrはSWEEPパターンメモリ4R−3の端子FSTrに接続される。 SWEEPパターンメモリ4R−3からのSWEEPパターンは、SWEEP演算器4R−2に接続される。
NULL開始・終了検出器4R−1は、受信信号R'sg,I'sgから信号立下りエッジ及び信号立上りエッジを検出し、信号立下りエッジ検出信号NLST及び信号立上りエッジ検出信号NLETを出力する。 また、制御器7からの信号P1に基づき、SWEEP開始位置を推定し、対応するSWEEP開始位置信号STを選択、出力する。
【0014】
SWEEP演算部4R−2は、SWEEP開始位置信号STを参照しNULLシンボルの2シンボル後に存在する波形を、SWEEPシンボル波形と推定して取り込み、メモリ4R−3から読み出したパターンと相関演算し、両者の信号パターンの一致状況から、推定したSWEEPシンボル波形との位相ずれを演算によって算出し、受信側のフレーム位相を伝送データに一致させるよう、受信側の基準クロックCKrを調整するための補正信号VCを出力する。
フレームカウンタ4R−4は、SWEEP開始位置信号STに基づき、クロックCKのカウントを開始し、このカウント数がフレーム周期に相当する値(例えば、1072×900)に到達する毎に、パルスFSTrを出力するとともに、カウント値を0に戻してから再びクロックCKのカウントを開始する。 以後、フレーム開始点毎にパルスFSTrが出力されることになり、受信側ではこのパルスFSTrを高速フーリエ変換、復号化、逆レート変換の開始タイミングとする。
次に、NULL開始・終了検出器4R−1の具体的構成の1例を図3に示す。このNULL開始・終了検出器4R−1は、図11のNULL終了検出器4−1に、信号立下りエッジ検出器4R-1-6とセレクタ4R-1-7を付加した構成になっている。
比較器4R-1-3からの比較結果信号4Bは、信号立上りエッジ検出器4R-1-4および信号立下りエッジ検出器4R-1-6の入力端子に接続される。 タイマ回路4R-1-5の入力端子には、信号立上りエッジ検出信号NLETが接続される。
セレクタ4R-1-7の入力端子Aにはタイマ回路4R-1-5の出力信号が、入力端子Bには信号立上りエッジ検出信号NLETが接続され、制御端子には信号P1が接続される。
【0015】
次に、制御器7の具体的構成の1例を図4に示す。
これは、Nクロックカウンタ71、デコーダ72、セット・リセット回路73、NOTゲート74、ANDゲート75からなる。
受信側処理部Rx-1からのクロックCKrは、Nクロックカウンタ71と、セット・リセット回路73のクロック端子CKに接続される。 同期検出器4Rからの信号立下りエッジ検出信号NLSTは、Nクロックカウンタ71の端子CLRと、セット・リセット回路73のリセット端子Rに接続され、信号立上りエッジ検出信号NLETは、セット・リセット回路73のセット端子Sに接続される。
Nクロックカウンタ71の出力Coutは、デコーダ72の入力に接続される。セット・リセット回路73の出力はNOTゲート74の入力端子に接続される。デコーダ72の出力信号とNOTゲート74の出力は、ANDゲート75の入力端子に接続される。
Nクロックカウンタ71は、入力される信号立下りエッジ検出信号NLSTを検出すると、以後、1クロック毎に1つずつ値の増加する出力Coutを発生する。 デコーダ72は、この出力Coutが0から1071(1シンボル以内)の場合にはレベルL、1072以上(1シンボル以上)の場合はレベルHとなるデコーダ出力Doutを出力する。
セット・リセット回路73は、信号立上りエッジ検出信号NLETによりレベルH、信号立下りエッジ検出信号NLSTによりレベルLとなる信号を出力する。
NOTゲート74はセット・リセット回路73の出力信号を反転して出力し、ANDゲート75は、デコーダ出力信号Doutと反転されたNOTゲート出力信号である信号立上りエッジ検出済フラグNLET-Fの論理積を出力する。
【0016】
次に、同期検出器4R、制御器7の動作について、図5及び図6を用いて説明する。
まず、図5により、反射波が存在せず、CWシンボルの周波数成分fcwが減衰しない場合について説明する。
この場合、図5に示す様に、絶対値加算出力信号4Aにおいて、しきい値Vthを越えないのは、T1〜T2間のNULLシンボル期間のみであり、比較器4R-1-3の比較結果出力4BもT1〜T2間のNULLシンボル期間となる。
これより、信号立下りエッジ検出器4R-1-6おいて、時刻T1に信号立下りエッジ検出信号NLSTが検出され、それに基づき、1シンボル後に、制御器7のデコーダ72からデコーダ出力信号Doutが出力される。
また、信号立上りエッジ検出器4R-1-4おいて、比較結果出力4Bに基づき時刻T2に、信号立上りエッジ検出信号NLETが検出される。
そして、制御器7のセット・リセット回路73、NOTゲート74において、信号立上りエッジ検出信号NLETと信号立下りエッジ検出信号NLSTを基に、信号立上りエッジ検出済フラグNLET-Fが出力される。
そして、ANDゲート75において、デコーダ出力信号Doutと、信号立上りエッジ検出済フラグNLET-Fの論理積がとられ、AND出力である信号P1が出力される。
図5では、信号立下りエッジ検出信号NLST検出から1シンボル以内で、信号立上りエッジ検出信号NLETが検出されており、このときのデコーダ出力Doutと信号立上りエッジ検出済フラグNLET-FのAND出力である信号P1は、Lレベルである。
従って、NULL開始・終了検出器4R−1のセレクタ4R-1-7では、時刻T2の位置に存在する信号立上りエッジ検出信号NLETを1シンボル遅延したタイマ回路出力が、信号P1により選択され、SWEEP開始位置信号STとして出力される。
その結果、SWEEP演算部4R−2には、実際のSWEEP開始位置に一致したSWEEP開始位置信号STが供給され、SWEEPシンボル波形の開始部分から取り込まれるため、SWEEP演算における位相ずれを正確に算出でき、各シンボルの正確な切り替わりタイミングを捜索することが可能となる。
【0017】
次に、図6において、CWシンボルの周波数成分fcwが減衰する反射波が存在した場合について説明する。
この場合、図6に示す様に、絶対値加算出力信号4Aにおいて、しきい値Vthを越えないのは、T1〜T3間のNULLシンボルとCWシンボル期間であり、比較器4R-1-3の比較結果出力4BもT1〜T3間のNULLシンボルとCWシンボル期間となる。
これにより、図5の場合と同様に、信号立下りエッジ検出器4R-1-6おいて、時刻T1に信号立下りエッジ検出信号NLSTが検出され、これに基づき、1シンボル後に、制御器7のデコーダ72からデコーダ出力信号Doutが出力される。
また、信号立上りエッジ検出器4R-1-4おいて、比較結果出力4Bに基づき時刻T3に、信号立上りエッジ検出信号NLETが検出される。
そして、制御器7のセット・リセット回路73、NOTゲート74において、信号立上りエッジ検出信号NLETと信号立下りエッジ検出信号NLSTを基に、信号立上りエッジ検出済フラグNLET-Fが出力される。
そして、ANDゲート75において、デコーダ出力信号Doutと、信号立上りエッジ検出済フラグNLET-Fの論理積がとられ、AND出力である信号P1が出力される。
図6では、信号立下りエッジ検出信号NLST検出から1シンボル以内に、信号立上りエッジ検出信号NLETが検出されておらず、このときのデコーダ出力Doutと信号立上りエッジ検出済フラグNLET-FのAND出力である信号P1は、Hレベルである。
従って、NULL開始・終了検出器4R−1のセレクタ4R-1-7では、時刻T3の位置に存在する信号立上りエッジ検出信号NLETが、信号P1により選択され、SWEEP開始位置信号STとして出力される。
その結果、SWEEP演算部4R−2には、実際のSWEEP開始位置に一致したSWEEP開始位置信号STが供給され、SWEEPシンボル波形の開始部分から取り込まれるため、SWEEP演算における位相ずれを正確に算出でき、各シンボルの正確な切り替わりタイミングを捜索することが可能となる。
つまり、SWEEP開始位置信号STは、制御器7の信号P1のレベルが、LかHかにより、信号立上りエッジ検出信号NLETを1シンボル遅延した信号か、そのままの信号立上りエッジ検出信号NLETかが選択される。
すなわち、本発明によれば、OFDM信号の同期シンボルであるCWシンボルを構成する周波数成分fcwが減衰するような反射波が存在するか否かにかかわらず、実際のSWEEP開始位置に一致したSWEEP開始位置信号がSWEEP演算部に供給され、SWEEPシンボル波形の開始部分から取込まれるため、SWEEP演算における位相ずれを正確に算出でき、各シンボルの正確な切り替わりタイミングを捜索することが可能となる。
【0018】
【発明の効果】
以上説明したように本発明によれば、OFDM信号の同期シンボルであるCWシンボルを構成する周波数成分fcwが減衰するような反射波が存在する場合でも、正確に同期検出可能なOFDM伝送システムを実現できる。
【図面の簡単な説明】
【図1】本発明の全体構成の一実施例を示すブロック図
【図2】本発明の同期検出器4Rの一例を示すブロック図
【図3】本発明のNULL開始・終了検出器4R−1の一実施例を示すブロック図
【図4】本発明の制御器7の一例を示すブロック図
【図5】本発明のSWEEPシンボル開始時期推定過程を説明するタイムチャート
【図6】本発明のSWEEPシンボル開始時期推定過程を説明するタイムチャート
【図7】一般的なOFDM信号波形を示す波形図
【図8】従来構成の伝送装置の一例を示すブロック図
【図9】一般的なOFDM信号のフレーム構成を示す模式図
【図10】従来の同期検出器の一例を示すブロック図
【図11】従来のNULL終了検出器の一例を示すブロック図
【図12】従来のSWEEPシンボル開始時期推定過程を説明するタイムチャート
【図13】従来のSWEEPシンボル開始時期推定過程を説明するタイムチャート
【符号の説明】
Tx:送信機、Rx:受信機、Rx−1:受信側処理部、1T:伝送路符号化部、1R:伝送路復号化部、2T:符号化部、2R:復号化部、3A:IFFT部、3B:ガード付加部、3C:FFT部、5:同期シンボル挿入部、8:直交変調処理部、9:直交復調処理部、4R:同期検出器、4R−1:NULL開始・終了検出器、4R−2:SWEEP演算器、4R−3:SWEEPパターンメモリ、4R−4:フレームカウンタ、4R-1-1:電力算出器、4R-1-2:しきい値算出器、4R-1-3:比較器、4R-1-4:信号立上りエッジ検出器、4R-1-5:タイマ回路、4R-1-6:信号立下りエッジ検出器、4R-1-7:セレクタ、7:制御器、71:Nクロックカウンタ、72:デコーダ、73:セット・リセット回路、74:NOTゲート、75:ANDゲート。
Claims (4)
- 数種類の同期シンボルで一群をなす同期シンボル群と複数のデータシンボルをフレーム構成の信号として伝送する直交周波数分割多重変調方式を用いたデータ伝送装置において、上記同期シンボル群の内の所定の同期シンボルの検出結果に応じ、相関演算を行うために用いられる同期シンボルを、その検出基準を切換えて検出し、同期制御を行うことを特徴とするデータ伝送装置の同期検出制御方法。
- 請求項1において、検出された上記所定の同期シンボルの開始時点より、所定シンボル期間以内に当該所定同期シンボルに相当する終了時点が検出された場合、該終了時点から所定シンボル期間後を上記相関演算を行うために用いられる同期シンボルの開始時点とし、検出された上記所定の同期シンボルの開始時点より、所定シンボル期間以内に当該所定の同期シンボルに相当する終了時点が検出されない場合、該終了時点を上記相関演算を行うために用いられる同期シンボルの開始時点として、上記検出基準の切換えを行うことを特徴とするデータ伝送装置の同期検出制御方法。
- 数種類の同期シンボルで一群をなす同期シンボル群と複数のデータシンボルをフレーム構成の信号として伝送する直交周波数分割多重変調方式を用いたデータ伝送装置において、上記同期シンボル群の内の所定の同期シンボルの検出結果に応じ、相関演算を行うために用いられる同期シンボルを、その検出基準を切換えて検出し、同期制御を行う同期検出制御手段を有することを特徴とするデータ伝送装置。
- 請求項3において、上記同期シンボル群の信号として、少なくともヌルシンボルとスイープシンボル信号を含むものとし、上記同期検出制御手段として、上記ヌルシンボルの終了時点が該ヌルシンボルの開始時点より所定シンボル期間以内に発生するか否かを検出する手段と、当該検出結果に基づき、上記検出したヌルシンボルの終了時点で発生する信号と上記検出したヌルシンボルの終了時点から所定シンボル期間後に発生する信号の何れかを、上記スイープシンボルの開始位置信号として選択し出力する手段と、当該選択されたスイープ信号開始位置信号を基準として上記相関演算処理を行う手段を設けたことを特徴とするデータ伝送装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31300699A JP3729481B2 (ja) | 1999-11-02 | 1999-11-02 | データ伝送装置の同期検出制御方法及びその装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31300699A JP3729481B2 (ja) | 1999-11-02 | 1999-11-02 | データ伝送装置の同期検出制御方法及びその装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001136141A JP2001136141A (ja) | 2001-05-18 |
JP3729481B2 true JP3729481B2 (ja) | 2005-12-21 |
Family
ID=18036108
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31300699A Expired - Fee Related JP3729481B2 (ja) | 1999-11-02 | 1999-11-02 | データ伝送装置の同期検出制御方法及びその装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3729481B2 (ja) |
-
1999
- 1999-11-02 JP JP31300699A patent/JP3729481B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001136141A (ja) | 2001-05-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7426234B2 (en) | Synchronization signal detector and method | |
RU2365054C2 (ru) | Система и способ синхронизации кадра и получения начального отсчета времени символа | |
JP4272987B2 (ja) | スペクトル拡散通信トランシーバにおける同期の捕捉 | |
KR100899316B1 (ko) | 무선 통신 시스템에서의 신호 획득 | |
US6263013B1 (en) | Fast tracking of PN synchronization in a direct-sequence spread-spectrum digital communications system | |
US6275519B1 (en) | Frame synchronization in a digital communications system | |
KR20080007486A (ko) | 유효 신호 대 잡음비에 기초하여 직교 주파수 분할 다중화시스템의 타이밍 제어 | |
KR20010101351A (ko) | 이중 검출 임계값을 사용하여 동기화를 포착하는 시스템및 방법 | |
JPH1065605A (ja) | 受信方法、タイミング検出装置及び受信装置 | |
US6731702B1 (en) | Null symbol position detecting method, null symbol position detecting apparatus, and receiver | |
US6836518B1 (en) | Synchronization control method for receiver apparatus of data transmission system utilizing orthogonal frequency division multiplex, and data transmission system | |
JP2002101019A (ja) | 受信機の同期方法および同期装置 | |
JP3729481B2 (ja) | データ伝送装置の同期検出制御方法及びその装置 | |
JP3960747B2 (ja) | ディジタル伝送装置 | |
JP3636006B2 (ja) | ディジタル伝送装置 | |
JP3761397B2 (ja) | ディジタル伝送システム | |
KR20070081982A (ko) | 직교 주파수 분할 다중 시스템에서의 주파수 오차 검출방법 및 장치 | |
JP3768090B2 (ja) | データ伝送装置の同期制御方法 | |
JP3568183B2 (ja) | 直交周波数分割多重変調方式の伝送帯域可変方法及びその装置 | |
CN1377153A (zh) | 同步跟踪装置及无线通信终端 | |
JP4142037B2 (ja) | ディジタル伝送システム及びディジタル伝送システムの伝送状態報知方法 | |
JP3568184B2 (ja) | 直交周波数分割多重変調方式伝送帯域可変方法およびその装置 | |
JPH11331133A (ja) | 双方向ディジタル伝送方法及びその装置 | |
JP2000165338A (ja) | Ofdm受信装置 | |
JP3693516B2 (ja) | スペクトル拡散通信機 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041201 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050221 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050415 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051003 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051003 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091014 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091014 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101014 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111014 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111014 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121014 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |