JP3636006B2 - ディジタル伝送装置 - Google Patents
ディジタル伝送装置 Download PDFInfo
- Publication number
- JP3636006B2 JP3636006B2 JP31414799A JP31414799A JP3636006B2 JP 3636006 B2 JP3636006 B2 JP 3636006B2 JP 31414799 A JP31414799 A JP 31414799A JP 31414799 A JP31414799 A JP 31414799A JP 3636006 B2 JP3636006 B2 JP 3636006B2
- Authority
- JP
- Japan
- Prior art keywords
- synchronization
- symbol
- signal
- period
- sweep
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、直交周波数分割多重(ＯＦＤＭ： Orthogonal Frequency Division Multiplex)変調方式を用いたディジタル伝送装置に関する。
【０００２】
【従来の技術】
近年、ヨーロッパやアメリカおよび日本でディジタル放送が検討されており、その変調方式としてＯＦＤＭ変調方式の採用が有力視されている。
このＯＦＤＭ変調方式とは、マルチキャリア変調方式の一種で、多数のディジタル変調波を加え合わせたものである。 このときの各キャリアの変調方式にはＱＰＳＫ(Quadrature Phase Shift Keying：４相位相偏移変調)方式等が用いられ、合成波であるＯＦＤＭ信号を得ることができる。
ここで、このＯＦＤＭ信号を数式で表すと、以下のようになる。
まず、各キャリアのＱＰＳＫ信号をαk(t)とすると、これは式(１)で表せる。
αk(t)＝ａk(t)・cos(2πkft)＋ｂk(t)・sin(2πkft) ・・・・・（１)
ここで、ｋはキャリアの番号を示し、ａk(t)、ｂk(t)は、ｋ番目のキャリアのデータで、［−１］または［１］の値をとる。
次に、キャリアの本数をＮとすると、ＯＦＤＭ信号はＮ本のキャリアの合成であり、これをβk(t)とすると、これは次の式(２)で表すことができる。
βk(t)=Σαk(t) (但し、ｋ＝１〜Ｎ) ・・・・・・（２）
ところで、ＯＦＤＭ変調方式では、マルチパスの影響を低減するため、信号にガードインターバルを付加するのが一般的である。
即ち、図４に示すように、有効シンボル期間Ｔｓにおいて、その有効シンボルの開始部分の波形と終了部分の少なくとも一方の波形をガードインターバルＴｇとして用いる。 ここで、図４の(ａ)は、ｋ＝１のとき、有効シンボル期間Ｔｓの終了部分にガードインターバルＴｇを付加した場合のＯＦＤＭ信号を示したもので、同図(ｂ)は、ｋ＝１〜５４４のとき、有効シンボル期間Ｔｓの終了部分にガードインターバルＴｇを付加した場合のＯＦＤＭ信号を示したものである。
このＯＦＤＭ信号は、上記信号単位から構成され、この信号単位シンボルは、例えば有効サンプル１０２４サンプルにガードインターバルデータ４８サンプルを付加した１０７２サンプルのシンボル８９４組に、６組の同期シンボルを付加した、全９００シンボルからなるフレームと呼ぶストリーム単位の繰返しで構成される。
【０００３】
図５は、従来技術によるＯＦＤＭ伝送装置における変復調部の基本構成を示すブロック図で、これは、伝送路符号化部１Ｔ、符号化部２Ｔ、ＩＦＦＴ(Inverse Fast Fourier Transform：逆フーリエ変換)部３Ａ、ガード付加部３Ｂ、同期シンボル挿入部５、クロック発振器６、直交変調処理部８からなる送信側処理部１０１を有する送信側Ｔxと、直交復調処理部９、ＦＦＴ(Fast Fourier Transform：高速フーリエ変換)部３Ｃ、復号化部２Ｒ、伝送路復号化部１Ｒ、電圧制御クロック発振器１０からなる受信側処理部２０３と同期検出器４を有する受信側Ｒｘとにより構成され、これら送信側Ｔｘと受信側Ｒｘは、例えば、電波を用いた無線の伝送路Ｌにより結ばれている。
以下、図５を用いてＯＦＤＭ信号の変復調処理について説明する。
送信側処理部１０の伝送路符号化部１Ｔに連続的に入力されるデータＤinは、例えば９００シンボルからなるフレーム毎に処理され、このフレーム期間内で同期シンボルの６シンボル期間を除く８９４個の情報シンボル毎に、１から４００番と、６２５から１０２４番までの計８００サンプル期間に、間欠状態のレート変換済データＤiiとして出力される。
【０００４】
また、伝送路符号化部１Ｔは、フレーム周期である９００シンボル毎に、送信側のフレーム制御パルスＦＳＴを発生し、同期シンボル期間の開始を表わすフレームパルス信号として、他のブロックに供給する。
符号化部２Ｔは、入力されたデータＤiiを符号化し、Ｉ軸とＱ軸の２軸にマッピングしたデータＲｆとＩｆを出力する。
ＩＦＦＴ部３Ａは、これらデータＲｆとＩｆを周波数成分と見なし、１０２４サンプルからなる時間軸信号Ｒ(実数成分)とＩ(虚数成分)に変換する。
ガード付加部３Ｂは、１０２４サンプルからなる時間軸信号ＲとＩの開始期間における波形の中で、例えば最初の４８サンプルの波形を１０２４サンプル後に付加し、合計１０７２サンプルの時間軸波形からなる情報シンボルＲｇとＩｇを出力する。 この４８サンプルは反射波混入時の緩衝帯となる。
同期シンボル挿入部５は、これら情報シンボルＲｇ，Ｉｇに対して、それらの８９４サンプル毎に、予めメモリ等に記憶された、６シンボルからなる同期波形を挿入し、フレーム構成のデータＲsgとＩsgを作成する。
これらのデータＲsg，Ｉsgは直交変調処理部８に供給され、ここでＤ／Ａ変換器８１と直交変調器８２、ローカル発振器８３により、周波数ＦｃのキャリアによるＯＦＤＭ変調波信号ＲＦとして生成され、高周波増幅されて伝送路Ｌに送出されることになる。 伝送帯域は、ＵＨＦ帯やマイクロ波帯が用いられる。
なお、送信側Ｔｘにおける処理に必要なクロックＣＫ(周波数１６ＭＨｚ)は、クロック発振器６から各ブロックに送信側クロックＣＫｄとして供給される。
【０００５】
上記の様にして送信されたＯＦＤＭ変調波信号ＲＦは、受信側Ｒｘの直交復調処理部９に入力され、ここで、直交復調器９１により、電圧制御発振器９３から供給される周波数Ｆc'の局発信号と乗算され、ベースバンド信号に直交復調された後に、Ａ／Ｄ変換器９２によってディジタル化され、データＲ'sgとＩ'sgに変換される。
これらのデータＲ'sg，Ｉ'sgは、ＦＦＴ(Fast Fourier Transform：高速フーリエ変換)部３Ｃに供給され、ここでパルスＦＳＴrcに基づきＦＦＴとして利用する１０２４サンプルのデータ期間を決定するゲート信号を作成して、緩衝帯である４８サンプルを除外することにより、時間軸波形信号Ｒ'sg，Ｉ'sgは、周波数成分信号Ｒ'fとＩ'fに変換される。
そして、これら周波数成分信号Ｒ'f，Ｉ'fは、復号化部２Ｒにて識別、復号化されて、データＤ'oになり、伝送路復号化部１Ｒにて連続した信号Ｄoutとして出力される。
一方、上記データＲ'sgとＩ'sgは、同期検出器４にも入力され、ここで、同期シンボル群が検出され、これによりフレームパルスとなるパルスＦＳＴｒが取り出される。 このパルスＦＳＴｒは、受信側Ｒｘのフレーム制御パルスとなり、受信側Ｒｘの各ブロックに供給される。
また、この同期検出器４は、電圧制御クロック発振器１０から発生されるクロックＣＫｒとデータＲ'sgとＩ'sgの同期成分を比較し、比較結果に応じた制御電圧ＶＣを生成し、これにより電圧制御クロック発振器１０を制御し、正しい周期のクロックＣＫｒが発生され、受信側の各ブロックに供給される。
【０００６】
次に、図５に示した各ブロックの詳細について説明する。
伝送路符号化部１は、伝送中に混入の恐れがある各種エラーによるデータ誤りを防止するため、インターリーブ処理、エネルギー拡散処理、エラー訂正用符号処理等を行う。
符号化部２Ｔは、信号Ｄiiを、マッピングＲＯＭを用いてＩ，Ｑ軸の所定点の情報に変換し、また、不要キャリアに相当する期間の信号は０に置換し、データＲｆとＩｆを作成する。
ＩＦＦＴ変換部３Ａは、入力信号ＲｆとＩｆを クロックＣＫとパルスＦＳＴとでタイミングを決められた、シンボル周期の時間軸波形ＲとＩに変換する。
具体的には、プレッシー社のＰＤＳＰ１６５１０等を用いれば実現できる。
ガード付加部３Ｂは、ここに入力された信号ＲとＩを１０２４サンプル遅延させる遅延器と、１０２５サンプル目から１０７２サンプル目のみ遅延出力を選択する切り替え器からなり、これらはクロックＣＫとパルスＦＳＴによってタイミングを決められる。 ここで得られる全１０７２サンプルからなるシンボルは、１０２５サンプル目から１０７２サンプル目に、１サンプル目から４８サンプル間の時間軸波形が付加され、情報シンボルＲｇ，Ｉｇとなる。
次に、同期シンボル挿入部５の一例を図６に示す。 まず、ＲＯＭ５−１，５−２は、クロックＣＫとパルスＦＳＴでタイミングが決められたコントローラ５−５によって制御され、これにより、パルスＦＳＴに応じたタイミングで同期シンボル信号を発生する。
同様にＳＥＬ５−３，５−４は、クロックＣＫとパルスＦＳＴでタイミングが決められたコントローラ５−６によって制御され、ガード付の時間情報シンボル信号Ｒｇ，Ｉｇの、現段階では無信号期間である１シンボルから６シンボルまでの期間だけを、ＲＯＭ５−１，５−２から読み出した同期シンボル信号に切り替えて出力する。
ここで、この同期シンボル信号としては、例えば、１シンボル期間中無信号で、該同期シンボル群の存在を大まかに見つけるためのヌル(ＮＵＬＬ)シンボル、１シンボル期間に１本のキャリアにしか信号成分を持たない特殊なシンボル(以下、ＣＷシンボルと称す)、１シンボル期間に伝送帯域の下限周波数から上限周波数に変化する波形であって、シンボルの切り替わり点を正確に求めるためのスイープ(ＳＷＥＥＰ)シンボル、遅延検波復調をするために必要な位相基準を示す基準シンボル(以下、リファレンスシンボルと称す)等である。 なお、同期シンボルを６組とする場合、上記にさらに２つの予備シンボルが付加される。
【０００７】
次に、図５により、直交変調処理部８について説明を補足すると、Ｄ／Ａ変換器８１により実数部の信号Ｒsgと虚数部の信号Ｉsgに対してＤ／Ａ変換を行い、直交変調器８２では、まず実数部信号に対しては発振器８３からの周波数ｆｃのキャリア信号のままで変調し、虚数部信号に対しては、発振器８３の周波数ｆｃのキャリア信号を９０°移相した信号で変調することによって直交変調を施し、これらの信号を合成してＯＦＤＭ変調波信号を得る。
次に、受信側Ｒｘの構成動作について説明する。
受信側Ｒｘでは、伝送されたフレーム構成の信号は、まず直交復調処理部９に入力される。
ここでの処理は、送信側とは逆に、直交復調器９１によって、電圧制御発振器９３から出力される周波数Ｆc'のキャリア信号により復調した出力を実数部信号として取り出し、キャリア信号を９０°移相して復調した出力を虚数部信号として取り出すものである。 そして、これら実数部と虚数部の各復調アナログ信号を、Ａ／Ｄ変換器９２によりディジタル信号に変換する。
同期検出器４は、受信した信号Ｒ'sg，Ｉ'sgから、フレームの区切りを探索し、フレームの基準となるパルスＦＳＴｒを出力する。
そして、ＦＦＴ部３Ｃは、このパルスＦＳＴｒに基づいてシンボルを区切り、前述のようにフーリエ変換を行うことでＯＦＤＭ復調を行い、データＲ'fとＩ'fを出力する。
復号化部２Ｒは、例えばＲＯＭテーブル手法にて、データＲ'fとＩ'fを識別し、データＤ'oを算出する。
伝送路復号化部７は、逆インターリーブ処理、エネルギー逆拡散処理、エラー訂正処理等を行う。
【０００８】
次に、図７に同期検出器４の具体的構成の一例を示し、説明する。
直交復調したディジタル信号である時間軸信号Ｒ'sg，Ｉ'sgは、ＮＵＬＬ終了検出器４−１とＳＷＥＥＰ演算部４−２に入力される。
ＮＵＬＬ終了検出器４−１は、フレーム構成のシンボル群から同期シンボル中で無信号状態にあるＮＵＬＬを検出し、同期シンボルの大まかな位置(タイミング)を検出し、ＮＵＬＬ終了時点からタイマ回路によりＳＷＥＥＰシンボル開始時点を推定して、ＳＷＥＥＰ開始指示パルスＳＴを出力する。
ＳＷＥＥＰ演算部４−２は、ＳＷＥＥＰ開始指示パルスＳＴを参照しＮＵＬＬシンボルの２シンボル後に存在する波形を、ＳＷＥＥＰシンボル波形と推定して取り込み、各シンボルの正確な切り替わりタイミングを捜索する。
具体的には、予めＳＷＥＥＰシンボルのパターンが格納してあるメモリ４−３を用い、入力されたＯＦＤＭ信号とこのメモリ４−３から読み出したパターンを例えば相関演算し、両者の信号パターンの一致状況から、推定したＳＷＥＥＰ波形との位相ずれを演算により算出し、受信側のフレーム位相を伝送データに一致させるため、受信側の基準クロックＣＫｒを調整するための補正信号ＶＣを出力する。
フレームカウンタ４−４は、ＳＷＥＥＰ開始指示パルスＳＴに基づいて、クロックＣＫのカウントを開始し、このカウント数がフレーム周期に相当する値(例えば、１０７２×９００)に到達する毎に、パルスＦＳＴｒを出力するとともに、カウント値を０に戻してから再びクロックＣＫのカウントを開始する。
従って、以後は、一定カウント毎に、即ちフレーム開始点毎にパルスＦＳＴｒが出力されることになり、受信側ではこのパルスＦＳＴｒを高速フーリエ変換、復号化、逆レート変換の開始タイミングとする。
【０００９】
次に、図８と図９を用いて、ＮＵＬＬ終了検出器４−１の具体的構成と、ＳＷＥＥＰ開始位置推定過程の詳細を説明する。
ＮＵＬＬ終了検出器４−１へ供給される信号Ｒ'sg，Ｉ'sgは、絶対値回路４-1-1，４-1-2で絶対値化され、加算器４-1-3で加算され、絶対値加算出力４Ａとなる。
この絶対値加算出力４Ａを、比較器４-1-4において、しきい値Ｖthと比較し、しきい値Ｖthを越えない期間、即ち、Ｔ１〜Ｔ２間のＮＵＬＬシンボル期間に相当する比較結果出力４Ｂを得る。
そして、エッジ検出器４-1-5において、比較結果出力４Ｂから、信号の立上りエッジを検出する。 そして、遅延回路４-1-6により、この信号立上りエッジ検出信号４Ｃを１シンボル遅延し、ＳＷＥＥＰ開始指示パルスＳＴを発生する。
このＳＷＥＥＰ開始開始指示パルスＳＴにより、正しいＳＷＥＥＰシンボル開始位置(Ｔ３)を特定することができ、ＳＷＥＥＰ演算部４−２に、ＳＷＥＥＰシンボル波形の開始部分から取り込めるため、ＳＷＥＥＰ演算における位相ずれを正確に算出でき、各シンボルの正確な切り替わりタイミングを捜索することが可能となる。
すなわち、ＳＷＥＥＰ演算器４−２から出力される補正信号ＶＣにより受信側クロックＣＫrcの速度を調整し、伝送されてきた同期シンボル位相とのロック処理を行うことによって、ＦＦＴゲートの時間的位置の誤差は消える。
所で、粗調整にあたる同期シンボルの検出エッジを、元に決定するＳＷＥＥＰ開始指示パルスの時間的位置が正確であれば、微調整にあたるクロックＣＫrcの速度調整により行うＦＦＴゲートの時間的位置補正量が減少し、その所要時間も減少する。 すなわち、より少ない時間で、誤差０(ずれ無し)のゲート位置に設定でき、最良の復号状況を達成できる。
【００１０】
【発明が解決しようとする課題】
ここで、上記従来技術による伝送装置を用い伝送を行う場合において、移動体伝送等の劣悪な伝送路条件での伝送を考える。
この様な伝送路では、送信側から受信側に直接伝搬される主波と、建物や山等に反射した様々な反射波とが、それぞれ所定の遅延時間を伴って伝搬されるため、受信側では、それらの合成波が受信されることになる。
このように主波の他に反射波が存在する場合、図１０に示す様に、反射波の影響により、絶対値加算出力４ＡにおけるＮＵＬＬシンボルの開始点部分Ｔd1とＣＷシンボルの開始点部分Ｔd2のレベルが変動し、比較器４-1-4における絶対値加算出力４Ａとしきい値Ｖthとの比較において、ＣＷシンボルの開始点部分Ｔd2が、しきい値Ｖthを越えないレベルになってしまう。
従って、この場合のしきい値Ｖth以下の比較結果出力４Ｂは、本当のＮＵＬＬ期間(Ｔ１〜Ｔ２)ではなく、ＮＵＬＬシンボルの開始点部分Ｔd1〜ＣＷシンボルの開始点部分Ｔd2の期間に相当する出力となる。
その結果、エッジ検出器４-1-5では、ＣＷシンボルの開始点部分Ｔd2時点で、信号立上りエッジ検出信号４Ｃを発生するため、本当のＮＵＬＬシンボルの終了点と大きな検出ずれが発生する。
そして、信号立上りエッジ検出信号４Ｃの発生時点から遅延回路４-1-6が動作するため、ＳＷＥＥＰ開始指示信号ＳＴは、Ｔd2時点から１シンボル後に発生することになる。
従って、ＳＷＥＥＰ開始指示信号ＳＴは、実際のＳＷＥＥＰ開始位置から大幅にずれた時点(約１シンボル後)に発生するため、ＳＷＥＥＰ演算部４−２には、ＳＷＥＥＰシンボルの開始点の波形が取り込まれなくなる結果、粗調整の精度は低下し、微調整で行う補正量も増加し、ひいては微調整に要する時間が増加し、最良の復号状況への到達が遅れる。
【００１１】
そこで、この反射波の影響を低減するために、しきい値Ｖthを低め（例えば、α＝０．３）に設定すれば、主波によるＮＵＬＬ終了点を検出し易くなり、粗調時のずれ量は少なくなり、上述の微調整の所要時間の延長は防止できる。
しかし、以上の説明は、雑音成分の混入の少ない高ＣＮでの伝送を前提とするものであって、入力電界の低い使用条件では、雑音成分が増加し、本来、無信号であるＮＵＬＬ期間に、雑音成分により発生した偽信号が混ざることになる。
そのため、比較結果出力４ＢにおけるＮＵＬＬ期間の終了点の検出精度は大幅な低下となる恐れがある。
また、さらに電界が弱まると、さらに雑音成分が増加し、図１１に示す様に、ＮＵＬＬ期間における絶対値加算出力４Ａが、常にしきい値Ｖthを越えてしまう結果、比較結果出力４ＢにおいてＮＵＬＬ期間の終了を全く検出不能となる場合も生じる。
この様な低ＣＮ条件下でＮＵＬＬ期間の終了点の検出動作を確保するためには、しきい値Ｖthを、高め(例えば、α＝０．８)に設定しなければならない。
以上説明した様に、従来の構成において、粗調整の目標を主波におき、しきい値Ｖthを低く設定すると、図１１に示す様に低ＣＮ時の同期検出が困難となる。一方、しきい値Ｖthを高く設定して低ＣＮ時における同期検出を容易にすると、図１０に示すように反射波が存在する場合、粗調目標が反射波になり、微調整により主波に同期するまでの所要時間が長くなる欠点が生じる。
本発明はこれらの欠点を除去し、反射波や雑音成分の有無等に影響されることなく、いかなる伝送状況下においても、ＳＷＥＥＰシンボル開始位置を正確に推定することができ、常に同期検出可能なＯＦＤＭ伝送システムを実現することを目的とする。
【００１２】
【課題を解決するための手段】
本発明は、上記目的を達成するため、数種類の同期シンボル群と複数のデータシンボルをフレーム構成の信号として伝送する直交周波数分割多重変調方式を用いたディジタル伝送装置において、上記同期シンボル群の内のフレーム同期を検出する無信号期間の終了部分を検出するための基準となるしきい値を、伝送状況に応じて変更する手段を設けたものである。
また、上記同期シンボル群の内のフレーム同期を検出する無信号期間の終了部分を検出するための基準となるしきい値を、所定期間毎に変更する手段を設けたものである。
さらに、上記同期シンボル群の内のフレーム同期を検出する無信号期間の終了部分を検出するための基準となるしきい値を、同期検出動作の当初は、反射波が存在する状況において適切な値となる低レベルの所定値に設定し、所定期間内に同期検出ができなかった場合、反射波はないが低ＣＮの状況において適切な値となる高レベルの所定値に設定し、同期検出後に上記低レベルの所定値に戻すように切替制御する手段を設けたものである。
即ち、ＣＮが所定値以上の状態では、主波への粗調を行うことで、完全同期に要する時間の短縮を図り、一方、低ＣＮの状態では、まず同期確保を目指すことで、より広範な条件での短時間でかつ主波への正常な同期を実現する。
【００１３】
【発明の実施の形態】
図１に、本発明のＯＦＤＭ変調方式を用いた伝送装置の全体ブロック構成を示し、以下に説明する。
これは、図５に示すものと同様構成の送信側処理部１０１と、同じく同様構成の受信側処理部２０３、同期検出器４と、変更器７で構成される。
受信側処理部２０３からの受信側クロックＣＫｒは、変更器７及び同期検出器４のクロック端子ＣＫに接続される。 受信側処理部２０３からのデータＲ'sg，Ｉ'sgは、それぞれ同期検出器４のＩ，Ｑ端子に接続される。
同期検出器４からのパルスＦＳＴｒ及び補正信号ＶＣは、それぞれ受信側処理部２０３の端子ＦＳＴｒおよび端子ＶＣに接続される。
変更器７のしきい値Ｖth出力は、同期検出器４の端子Ｖthに接続される。
次に、変更器７の具体的構成の１例を図２に示し、以下に説明する。
これは、Ｎフレームカウンタ７−１、デコーダ７−２、セレクタ(ＳＥＬ)７−３とから構成されている。
受信側処理部２０３からのクロックＣＫは、Ｎフレームカウンタ７−１の端子ＣＫに接続される。 Ｎフレームカウンタ７−１の出力Ｃoutは、デコーダ７−２の入力に接続される。 デコーダ７−２の出力Ｐ１は、セレクタ７−３の制御端子Ｓに接続される。 セレクタ７−３の入力Ａには、出力されるしきい値Ｖthを低めに設定するための値(例えば、α＝０．３)が、入力Ｂには、出力されるしきい値Ｖthを高めに設定するための値(例えば、α＝０．８)が接続される。
ここで、Ｎフレームカウンタ７−１は、フレーム周期毎に、出力が１ずつ変化するカウンタ出力Ｃoutを出力する。 ここでは、０〜５までを繰返し出力する。
デコーダ７−２は、このカウンタ出力Ｃoutが、０から３の場合にはレベルＬ、４から５の場合はレベルＨとなるパルスＰ１を出力する。
セレクタ７−３は、その制御端子ＳがレベルＬの場合には入力Ａを、レベルＨの場合には入力Ｂを選択し、対応するしきい値Ｖthを出力する。
すなわち、この変更器７は、所定の周期で、出力されるしきい値Ｖthの値を、０．３もしくは０．８に切り替える。
【００１４】
この変更器７の動作について、図３を用いて具体的に説明する。
まず、フレーム周期ごとの時刻をＦ１，Ｆ２，Ｆ３，…とすると、時刻Ｆ１〜Ｆ５の４フレーム期間は、Ｎフレームカウンタ７−１のカウンタ出力Ｃoutが０〜３であり、デコーダ７−２からのパルスＰ１がＬレベルとなるため、セレクタ７−３では、α＝０．３に対応するしきい値Ｖthが選択され、出力される。
そして、次の２フレーム期間(時刻Ｆ５〜Ｆ７)は、Ｎフレームカウンタ７−１のカウンタ出力Ｃoutが４〜５であり、デコーダ７−２からのパルスＰ１がＨレベルとなるため、セレクタ７−３では、α＝０．８に対応するしきい値Ｖthが選択され、出力される。
即ち、出力されるしきい値Ｖthの値が、４フレーム期間は０．３となり、次の２フレーム期間は０．８に切り替わり、以後同様の動作を繰り返す。
これによって、反射波が存在する状況であっても、しきい値Ｖthの値が０．３となる４フレーム期間においては、図１２に示すように、ＮＵＬＬ終了点の検出ずれが小となる比較結果出力４Ｂが得られる結果、微調整に要する時間が少なくなる。 また、反射波はないが雑音成分の混入の多い低ＣＮの状況であっても、しきい値Ｖthの値が０．８となる２フレーム期間において、図１３に示すように、ＮＵＬＬ終了点の検出が可能となる結果、ＳＷＥＥＰ演算における位相ずれを正確に算出でき、各シンボルの正確な切り替わりタイミングを捜索することが可能となる。
前述のように本実施例では、ＮＵＬＬ期間を検出するためのしきい値Ｖthが、反射波が存在する状況において適切な値(例えば、０．３)と、反射波はないが低ＣＮの状況において適切な値(例えば、０．８)に周期的に切り替わるため、反射波や雑音成分の有無等に影響されることなく、いかなる伝送状況下においても、ＳＷＥＥＰシンボル開始位置を正確に、短時間で推定することができ、常に同期検出可能なＯＦＤＭ伝送システムを実現することができる。
ここで、上記しきい値Ｖthの周期的な切替えを、同期検出動作の当初は、反射波が存在する状況において適切な値となる低めの値(例えば、０．３)に設定し、所定期間(例えば、３フレーム期間)、同期検出が不可能であった場合、反射波はないが低ＣＮの状況において適切な値となる高めの値(例えば、０．８)に設定し、同期検出できたら、元の低めの値(例えば、０．３)に戻すようにしても良い。
【００１５】
【発明の効果】
以上説明したように本発明によれば、高ＣＮ〜所定のＣＮであって、反射波が存在する場合でも、同期検出、ＦＦＴゲート位相を短時間に正規化でき、また、所定値以下のＣＮな場合でも、反射波の有無によって、同期検出、ＦＦＴゲート位相正規化まで、多少所要時間が長引くが、必ず、同期検出可能なＯＦＤＭ伝送システムを実現できる。
【図面の簡単な説明】
【図１】本発明の全体構成の一実施例を示すブロック図
【図２】本発明の変更器７の一例を示すブロック図
【図３】本発明のしきい値Ｖth切り替えを説明するタイムチャート
【図４】一般的なＯＦＤＭ信号波形を示す波形図
【図５】従来構成の伝送装置の一例を示すブロック図
【図６】従来の同期シンボル挿入部５の一例を示すブロック図
【図７】従来の同期検出器４の一例を示すブロック図
【図８】従来のＮＵＬＬ終了検出器４−１の一例を示すブロック図
【図９】従来のＳＷＥＥＰシンボル開始時期推定課程を説明するタイムチャート
【図１０】従来のＳＷＥＥＰシンボル開始時期推定課程を説明するタイムチャート
【図１１】従来のＳＷＥＥＰシンボル開始時期推定課程を説明するタイムチャート
【図１２】本発明のＳＷＥＥＰシンボル開始時期推定課程を説明するタイムチャート
【図１３】本発明のＳＷＥＥＰシンボル開始時期推定課程を説明するタイムチャート
【符号の説明】
１０１：送信側処理部、１Ｔ：伝送路符号化部、１Ｒ：伝送路復号化部、２Ｔ：切替型符号化部、２Ｒ：復号化部、３Ａ：ＩＦＦＴ部、３Ｂ：ガード付加部、３Ｃ：ＦＦＴ部、５：同期シンボル挿入部、８：直交変調処理部、９：直交復調処理部、４：同期検出器、４−１：ＮＵＬＬ終了検出器、４−２：ＳＷＥＥＰ演算器、４−３：ＳＷＥＥＰパターンメモリ、４−４：フレームカウンタ、４-1-1，４-1-1：絶対値回路、４-1-1：加算器、４-1-1：比較器、４-1-1：エッジ検出器、４-1-1：遅延回路、７：変更器、７−１：Ｎフレームカウンタ、７−２：デコーダ、７−３：セレクタ。
【発明の属する技術分野】
本発明は、直交周波数分割多重(ＯＦＤＭ： Orthogonal Frequency Division Multiplex)変調方式を用いたディジタル伝送装置に関する。
【０００２】
【従来の技術】
近年、ヨーロッパやアメリカおよび日本でディジタル放送が検討されており、その変調方式としてＯＦＤＭ変調方式の採用が有力視されている。
このＯＦＤＭ変調方式とは、マルチキャリア変調方式の一種で、多数のディジタル変調波を加え合わせたものである。 このときの各キャリアの変調方式にはＱＰＳＫ(Quadrature Phase Shift Keying：４相位相偏移変調)方式等が用いられ、合成波であるＯＦＤＭ信号を得ることができる。
ここで、このＯＦＤＭ信号を数式で表すと、以下のようになる。
まず、各キャリアのＱＰＳＫ信号をαk(t)とすると、これは式(１)で表せる。
αk(t)＝ａk(t)・cos(2πkft)＋ｂk(t)・sin(2πkft) ・・・・・（１)
ここで、ｋはキャリアの番号を示し、ａk(t)、ｂk(t)は、ｋ番目のキャリアのデータで、［−１］または［１］の値をとる。
次に、キャリアの本数をＮとすると、ＯＦＤＭ信号はＮ本のキャリアの合成であり、これをβk(t)とすると、これは次の式(２)で表すことができる。
βk(t)=Σαk(t) (但し、ｋ＝１〜Ｎ) ・・・・・・（２）
ところで、ＯＦＤＭ変調方式では、マルチパスの影響を低減するため、信号にガードインターバルを付加するのが一般的である。
即ち、図４に示すように、有効シンボル期間Ｔｓにおいて、その有効シンボルの開始部分の波形と終了部分の少なくとも一方の波形をガードインターバルＴｇとして用いる。 ここで、図４の(ａ)は、ｋ＝１のとき、有効シンボル期間Ｔｓの終了部分にガードインターバルＴｇを付加した場合のＯＦＤＭ信号を示したもので、同図(ｂ)は、ｋ＝１〜５４４のとき、有効シンボル期間Ｔｓの終了部分にガードインターバルＴｇを付加した場合のＯＦＤＭ信号を示したものである。
このＯＦＤＭ信号は、上記信号単位から構成され、この信号単位シンボルは、例えば有効サンプル１０２４サンプルにガードインターバルデータ４８サンプルを付加した１０７２サンプルのシンボル８９４組に、６組の同期シンボルを付加した、全９００シンボルからなるフレームと呼ぶストリーム単位の繰返しで構成される。
【０００３】
図５は、従来技術によるＯＦＤＭ伝送装置における変復調部の基本構成を示すブロック図で、これは、伝送路符号化部１Ｔ、符号化部２Ｔ、ＩＦＦＴ(Inverse Fast Fourier Transform：逆フーリエ変換)部３Ａ、ガード付加部３Ｂ、同期シンボル挿入部５、クロック発振器６、直交変調処理部８からなる送信側処理部１０１を有する送信側Ｔxと、直交復調処理部９、ＦＦＴ(Fast Fourier Transform：高速フーリエ変換)部３Ｃ、復号化部２Ｒ、伝送路復号化部１Ｒ、電圧制御クロック発振器１０からなる受信側処理部２０３と同期検出器４を有する受信側Ｒｘとにより構成され、これら送信側Ｔｘと受信側Ｒｘは、例えば、電波を用いた無線の伝送路Ｌにより結ばれている。
以下、図５を用いてＯＦＤＭ信号の変復調処理について説明する。
送信側処理部１０の伝送路符号化部１Ｔに連続的に入力されるデータＤinは、例えば９００シンボルからなるフレーム毎に処理され、このフレーム期間内で同期シンボルの６シンボル期間を除く８９４個の情報シンボル毎に、１から４００番と、６２５から１０２４番までの計８００サンプル期間に、間欠状態のレート変換済データＤiiとして出力される。
【０００４】
また、伝送路符号化部１Ｔは、フレーム周期である９００シンボル毎に、送信側のフレーム制御パルスＦＳＴを発生し、同期シンボル期間の開始を表わすフレームパルス信号として、他のブロックに供給する。
符号化部２Ｔは、入力されたデータＤiiを符号化し、Ｉ軸とＱ軸の２軸にマッピングしたデータＲｆとＩｆを出力する。
ＩＦＦＴ部３Ａは、これらデータＲｆとＩｆを周波数成分と見なし、１０２４サンプルからなる時間軸信号Ｒ(実数成分)とＩ(虚数成分)に変換する。
ガード付加部３Ｂは、１０２４サンプルからなる時間軸信号ＲとＩの開始期間における波形の中で、例えば最初の４８サンプルの波形を１０２４サンプル後に付加し、合計１０７２サンプルの時間軸波形からなる情報シンボルＲｇとＩｇを出力する。 この４８サンプルは反射波混入時の緩衝帯となる。
同期シンボル挿入部５は、これら情報シンボルＲｇ，Ｉｇに対して、それらの８９４サンプル毎に、予めメモリ等に記憶された、６シンボルからなる同期波形を挿入し、フレーム構成のデータＲsgとＩsgを作成する。
これらのデータＲsg，Ｉsgは直交変調処理部８に供給され、ここでＤ／Ａ変換器８１と直交変調器８２、ローカル発振器８３により、周波数ＦｃのキャリアによるＯＦＤＭ変調波信号ＲＦとして生成され、高周波増幅されて伝送路Ｌに送出されることになる。 伝送帯域は、ＵＨＦ帯やマイクロ波帯が用いられる。
なお、送信側Ｔｘにおける処理に必要なクロックＣＫ(周波数１６ＭＨｚ)は、クロック発振器６から各ブロックに送信側クロックＣＫｄとして供給される。
【０００５】
上記の様にして送信されたＯＦＤＭ変調波信号ＲＦは、受信側Ｒｘの直交復調処理部９に入力され、ここで、直交復調器９１により、電圧制御発振器９３から供給される周波数Ｆc'の局発信号と乗算され、ベースバンド信号に直交復調された後に、Ａ／Ｄ変換器９２によってディジタル化され、データＲ'sgとＩ'sgに変換される。
これらのデータＲ'sg，Ｉ'sgは、ＦＦＴ(Fast Fourier Transform：高速フーリエ変換)部３Ｃに供給され、ここでパルスＦＳＴrcに基づきＦＦＴとして利用する１０２４サンプルのデータ期間を決定するゲート信号を作成して、緩衝帯である４８サンプルを除外することにより、時間軸波形信号Ｒ'sg，Ｉ'sgは、周波数成分信号Ｒ'fとＩ'fに変換される。
そして、これら周波数成分信号Ｒ'f，Ｉ'fは、復号化部２Ｒにて識別、復号化されて、データＤ'oになり、伝送路復号化部１Ｒにて連続した信号Ｄoutとして出力される。
一方、上記データＲ'sgとＩ'sgは、同期検出器４にも入力され、ここで、同期シンボル群が検出され、これによりフレームパルスとなるパルスＦＳＴｒが取り出される。 このパルスＦＳＴｒは、受信側Ｒｘのフレーム制御パルスとなり、受信側Ｒｘの各ブロックに供給される。
また、この同期検出器４は、電圧制御クロック発振器１０から発生されるクロックＣＫｒとデータＲ'sgとＩ'sgの同期成分を比較し、比較結果に応じた制御電圧ＶＣを生成し、これにより電圧制御クロック発振器１０を制御し、正しい周期のクロックＣＫｒが発生され、受信側の各ブロックに供給される。
【０００６】
次に、図５に示した各ブロックの詳細について説明する。
伝送路符号化部１は、伝送中に混入の恐れがある各種エラーによるデータ誤りを防止するため、インターリーブ処理、エネルギー拡散処理、エラー訂正用符号処理等を行う。
符号化部２Ｔは、信号Ｄiiを、マッピングＲＯＭを用いてＩ，Ｑ軸の所定点の情報に変換し、また、不要キャリアに相当する期間の信号は０に置換し、データＲｆとＩｆを作成する。
ＩＦＦＴ変換部３Ａは、入力信号ＲｆとＩｆを クロックＣＫとパルスＦＳＴとでタイミングを決められた、シンボル周期の時間軸波形ＲとＩに変換する。
具体的には、プレッシー社のＰＤＳＰ１６５１０等を用いれば実現できる。
ガード付加部３Ｂは、ここに入力された信号ＲとＩを１０２４サンプル遅延させる遅延器と、１０２５サンプル目から１０７２サンプル目のみ遅延出力を選択する切り替え器からなり、これらはクロックＣＫとパルスＦＳＴによってタイミングを決められる。 ここで得られる全１０７２サンプルからなるシンボルは、１０２５サンプル目から１０７２サンプル目に、１サンプル目から４８サンプル間の時間軸波形が付加され、情報シンボルＲｇ，Ｉｇとなる。
次に、同期シンボル挿入部５の一例を図６に示す。 まず、ＲＯＭ５−１，５−２は、クロックＣＫとパルスＦＳＴでタイミングが決められたコントローラ５−５によって制御され、これにより、パルスＦＳＴに応じたタイミングで同期シンボル信号を発生する。
同様にＳＥＬ５−３，５−４は、クロックＣＫとパルスＦＳＴでタイミングが決められたコントローラ５−６によって制御され、ガード付の時間情報シンボル信号Ｒｇ，Ｉｇの、現段階では無信号期間である１シンボルから６シンボルまでの期間だけを、ＲＯＭ５−１，５−２から読み出した同期シンボル信号に切り替えて出力する。
ここで、この同期シンボル信号としては、例えば、１シンボル期間中無信号で、該同期シンボル群の存在を大まかに見つけるためのヌル(ＮＵＬＬ)シンボル、１シンボル期間に１本のキャリアにしか信号成分を持たない特殊なシンボル(以下、ＣＷシンボルと称す)、１シンボル期間に伝送帯域の下限周波数から上限周波数に変化する波形であって、シンボルの切り替わり点を正確に求めるためのスイープ(ＳＷＥＥＰ)シンボル、遅延検波復調をするために必要な位相基準を示す基準シンボル(以下、リファレンスシンボルと称す)等である。 なお、同期シンボルを６組とする場合、上記にさらに２つの予備シンボルが付加される。
【０００７】
次に、図５により、直交変調処理部８について説明を補足すると、Ｄ／Ａ変換器８１により実数部の信号Ｒsgと虚数部の信号Ｉsgに対してＤ／Ａ変換を行い、直交変調器８２では、まず実数部信号に対しては発振器８３からの周波数ｆｃのキャリア信号のままで変調し、虚数部信号に対しては、発振器８３の周波数ｆｃのキャリア信号を９０°移相した信号で変調することによって直交変調を施し、これらの信号を合成してＯＦＤＭ変調波信号を得る。
次に、受信側Ｒｘの構成動作について説明する。
受信側Ｒｘでは、伝送されたフレーム構成の信号は、まず直交復調処理部９に入力される。
ここでの処理は、送信側とは逆に、直交復調器９１によって、電圧制御発振器９３から出力される周波数Ｆc'のキャリア信号により復調した出力を実数部信号として取り出し、キャリア信号を９０°移相して復調した出力を虚数部信号として取り出すものである。 そして、これら実数部と虚数部の各復調アナログ信号を、Ａ／Ｄ変換器９２によりディジタル信号に変換する。
同期検出器４は、受信した信号Ｒ'sg，Ｉ'sgから、フレームの区切りを探索し、フレームの基準となるパルスＦＳＴｒを出力する。
そして、ＦＦＴ部３Ｃは、このパルスＦＳＴｒに基づいてシンボルを区切り、前述のようにフーリエ変換を行うことでＯＦＤＭ復調を行い、データＲ'fとＩ'fを出力する。
復号化部２Ｒは、例えばＲＯＭテーブル手法にて、データＲ'fとＩ'fを識別し、データＤ'oを算出する。
伝送路復号化部７は、逆インターリーブ処理、エネルギー逆拡散処理、エラー訂正処理等を行う。
【０００８】
次に、図７に同期検出器４の具体的構成の一例を示し、説明する。
直交復調したディジタル信号である時間軸信号Ｒ'sg，Ｉ'sgは、ＮＵＬＬ終了検出器４−１とＳＷＥＥＰ演算部４−２に入力される。
ＮＵＬＬ終了検出器４−１は、フレーム構成のシンボル群から同期シンボル中で無信号状態にあるＮＵＬＬを検出し、同期シンボルの大まかな位置(タイミング)を検出し、ＮＵＬＬ終了時点からタイマ回路によりＳＷＥＥＰシンボル開始時点を推定して、ＳＷＥＥＰ開始指示パルスＳＴを出力する。
ＳＷＥＥＰ演算部４−２は、ＳＷＥＥＰ開始指示パルスＳＴを参照しＮＵＬＬシンボルの２シンボル後に存在する波形を、ＳＷＥＥＰシンボル波形と推定して取り込み、各シンボルの正確な切り替わりタイミングを捜索する。
具体的には、予めＳＷＥＥＰシンボルのパターンが格納してあるメモリ４−３を用い、入力されたＯＦＤＭ信号とこのメモリ４−３から読み出したパターンを例えば相関演算し、両者の信号パターンの一致状況から、推定したＳＷＥＥＰ波形との位相ずれを演算により算出し、受信側のフレーム位相を伝送データに一致させるため、受信側の基準クロックＣＫｒを調整するための補正信号ＶＣを出力する。
フレームカウンタ４−４は、ＳＷＥＥＰ開始指示パルスＳＴに基づいて、クロックＣＫのカウントを開始し、このカウント数がフレーム周期に相当する値(例えば、１０７２×９００)に到達する毎に、パルスＦＳＴｒを出力するとともに、カウント値を０に戻してから再びクロックＣＫのカウントを開始する。
従って、以後は、一定カウント毎に、即ちフレーム開始点毎にパルスＦＳＴｒが出力されることになり、受信側ではこのパルスＦＳＴｒを高速フーリエ変換、復号化、逆レート変換の開始タイミングとする。
【０００９】
次に、図８と図９を用いて、ＮＵＬＬ終了検出器４−１の具体的構成と、ＳＷＥＥＰ開始位置推定過程の詳細を説明する。
ＮＵＬＬ終了検出器４−１へ供給される信号Ｒ'sg，Ｉ'sgは、絶対値回路４-1-1，４-1-2で絶対値化され、加算器４-1-3で加算され、絶対値加算出力４Ａとなる。
この絶対値加算出力４Ａを、比較器４-1-4において、しきい値Ｖthと比較し、しきい値Ｖthを越えない期間、即ち、Ｔ１〜Ｔ２間のＮＵＬＬシンボル期間に相当する比較結果出力４Ｂを得る。
そして、エッジ検出器４-1-5において、比較結果出力４Ｂから、信号の立上りエッジを検出する。 そして、遅延回路４-1-6により、この信号立上りエッジ検出信号４Ｃを１シンボル遅延し、ＳＷＥＥＰ開始指示パルスＳＴを発生する。
このＳＷＥＥＰ開始開始指示パルスＳＴにより、正しいＳＷＥＥＰシンボル開始位置(Ｔ３)を特定することができ、ＳＷＥＥＰ演算部４−２に、ＳＷＥＥＰシンボル波形の開始部分から取り込めるため、ＳＷＥＥＰ演算における位相ずれを正確に算出でき、各シンボルの正確な切り替わりタイミングを捜索することが可能となる。
すなわち、ＳＷＥＥＰ演算器４−２から出力される補正信号ＶＣにより受信側クロックＣＫrcの速度を調整し、伝送されてきた同期シンボル位相とのロック処理を行うことによって、ＦＦＴゲートの時間的位置の誤差は消える。
所で、粗調整にあたる同期シンボルの検出エッジを、元に決定するＳＷＥＥＰ開始指示パルスの時間的位置が正確であれば、微調整にあたるクロックＣＫrcの速度調整により行うＦＦＴゲートの時間的位置補正量が減少し、その所要時間も減少する。 すなわち、より少ない時間で、誤差０(ずれ無し)のゲート位置に設定でき、最良の復号状況を達成できる。
【００１０】
【発明が解決しようとする課題】
ここで、上記従来技術による伝送装置を用い伝送を行う場合において、移動体伝送等の劣悪な伝送路条件での伝送を考える。
この様な伝送路では、送信側から受信側に直接伝搬される主波と、建物や山等に反射した様々な反射波とが、それぞれ所定の遅延時間を伴って伝搬されるため、受信側では、それらの合成波が受信されることになる。
このように主波の他に反射波が存在する場合、図１０に示す様に、反射波の影響により、絶対値加算出力４ＡにおけるＮＵＬＬシンボルの開始点部分Ｔd1とＣＷシンボルの開始点部分Ｔd2のレベルが変動し、比較器４-1-4における絶対値加算出力４Ａとしきい値Ｖthとの比較において、ＣＷシンボルの開始点部分Ｔd2が、しきい値Ｖthを越えないレベルになってしまう。
従って、この場合のしきい値Ｖth以下の比較結果出力４Ｂは、本当のＮＵＬＬ期間(Ｔ１〜Ｔ２)ではなく、ＮＵＬＬシンボルの開始点部分Ｔd1〜ＣＷシンボルの開始点部分Ｔd2の期間に相当する出力となる。
その結果、エッジ検出器４-1-5では、ＣＷシンボルの開始点部分Ｔd2時点で、信号立上りエッジ検出信号４Ｃを発生するため、本当のＮＵＬＬシンボルの終了点と大きな検出ずれが発生する。
そして、信号立上りエッジ検出信号４Ｃの発生時点から遅延回路４-1-6が動作するため、ＳＷＥＥＰ開始指示信号ＳＴは、Ｔd2時点から１シンボル後に発生することになる。
従って、ＳＷＥＥＰ開始指示信号ＳＴは、実際のＳＷＥＥＰ開始位置から大幅にずれた時点(約１シンボル後)に発生するため、ＳＷＥＥＰ演算部４−２には、ＳＷＥＥＰシンボルの開始点の波形が取り込まれなくなる結果、粗調整の精度は低下し、微調整で行う補正量も増加し、ひいては微調整に要する時間が増加し、最良の復号状況への到達が遅れる。
【００１１】
そこで、この反射波の影響を低減するために、しきい値Ｖthを低め（例えば、α＝０．３）に設定すれば、主波によるＮＵＬＬ終了点を検出し易くなり、粗調時のずれ量は少なくなり、上述の微調整の所要時間の延長は防止できる。
しかし、以上の説明は、雑音成分の混入の少ない高ＣＮでの伝送を前提とするものであって、入力電界の低い使用条件では、雑音成分が増加し、本来、無信号であるＮＵＬＬ期間に、雑音成分により発生した偽信号が混ざることになる。
そのため、比較結果出力４ＢにおけるＮＵＬＬ期間の終了点の検出精度は大幅な低下となる恐れがある。
また、さらに電界が弱まると、さらに雑音成分が増加し、図１１に示す様に、ＮＵＬＬ期間における絶対値加算出力４Ａが、常にしきい値Ｖthを越えてしまう結果、比較結果出力４ＢにおいてＮＵＬＬ期間の終了を全く検出不能となる場合も生じる。
この様な低ＣＮ条件下でＮＵＬＬ期間の終了点の検出動作を確保するためには、しきい値Ｖthを、高め(例えば、α＝０．８)に設定しなければならない。
以上説明した様に、従来の構成において、粗調整の目標を主波におき、しきい値Ｖthを低く設定すると、図１１に示す様に低ＣＮ時の同期検出が困難となる。一方、しきい値Ｖthを高く設定して低ＣＮ時における同期検出を容易にすると、図１０に示すように反射波が存在する場合、粗調目標が反射波になり、微調整により主波に同期するまでの所要時間が長くなる欠点が生じる。
本発明はこれらの欠点を除去し、反射波や雑音成分の有無等に影響されることなく、いかなる伝送状況下においても、ＳＷＥＥＰシンボル開始位置を正確に推定することができ、常に同期検出可能なＯＦＤＭ伝送システムを実現することを目的とする。
【００１２】
【課題を解決するための手段】
本発明は、上記目的を達成するため、数種類の同期シンボル群と複数のデータシンボルをフレーム構成の信号として伝送する直交周波数分割多重変調方式を用いたディジタル伝送装置において、上記同期シンボル群の内のフレーム同期を検出する無信号期間の終了部分を検出するための基準となるしきい値を、伝送状況に応じて変更する手段を設けたものである。
また、上記同期シンボル群の内のフレーム同期を検出する無信号期間の終了部分を検出するための基準となるしきい値を、所定期間毎に変更する手段を設けたものである。
さらに、上記同期シンボル群の内のフレーム同期を検出する無信号期間の終了部分を検出するための基準となるしきい値を、同期検出動作の当初は、反射波が存在する状況において適切な値となる低レベルの所定値に設定し、所定期間内に同期検出ができなかった場合、反射波はないが低ＣＮの状況において適切な値となる高レベルの所定値に設定し、同期検出後に上記低レベルの所定値に戻すように切替制御する手段を設けたものである。
即ち、ＣＮが所定値以上の状態では、主波への粗調を行うことで、完全同期に要する時間の短縮を図り、一方、低ＣＮの状態では、まず同期確保を目指すことで、より広範な条件での短時間でかつ主波への正常な同期を実現する。
【００１３】
【発明の実施の形態】
図１に、本発明のＯＦＤＭ変調方式を用いた伝送装置の全体ブロック構成を示し、以下に説明する。
これは、図５に示すものと同様構成の送信側処理部１０１と、同じく同様構成の受信側処理部２０３、同期検出器４と、変更器７で構成される。
受信側処理部２０３からの受信側クロックＣＫｒは、変更器７及び同期検出器４のクロック端子ＣＫに接続される。 受信側処理部２０３からのデータＲ'sg，Ｉ'sgは、それぞれ同期検出器４のＩ，Ｑ端子に接続される。
同期検出器４からのパルスＦＳＴｒ及び補正信号ＶＣは、それぞれ受信側処理部２０３の端子ＦＳＴｒおよび端子ＶＣに接続される。
変更器７のしきい値Ｖth出力は、同期検出器４の端子Ｖthに接続される。
次に、変更器７の具体的構成の１例を図２に示し、以下に説明する。
これは、Ｎフレームカウンタ７−１、デコーダ７−２、セレクタ(ＳＥＬ)７−３とから構成されている。
受信側処理部２０３からのクロックＣＫは、Ｎフレームカウンタ７−１の端子ＣＫに接続される。 Ｎフレームカウンタ７−１の出力Ｃoutは、デコーダ７−２の入力に接続される。 デコーダ７−２の出力Ｐ１は、セレクタ７−３の制御端子Ｓに接続される。 セレクタ７−３の入力Ａには、出力されるしきい値Ｖthを低めに設定するための値(例えば、α＝０．３)が、入力Ｂには、出力されるしきい値Ｖthを高めに設定するための値(例えば、α＝０．８)が接続される。
ここで、Ｎフレームカウンタ７−１は、フレーム周期毎に、出力が１ずつ変化するカウンタ出力Ｃoutを出力する。 ここでは、０〜５までを繰返し出力する。
デコーダ７−２は、このカウンタ出力Ｃoutが、０から３の場合にはレベルＬ、４から５の場合はレベルＨとなるパルスＰ１を出力する。
セレクタ７−３は、その制御端子ＳがレベルＬの場合には入力Ａを、レベルＨの場合には入力Ｂを選択し、対応するしきい値Ｖthを出力する。
すなわち、この変更器７は、所定の周期で、出力されるしきい値Ｖthの値を、０．３もしくは０．８に切り替える。
【００１４】
この変更器７の動作について、図３を用いて具体的に説明する。
まず、フレーム周期ごとの時刻をＦ１，Ｆ２，Ｆ３，…とすると、時刻Ｆ１〜Ｆ５の４フレーム期間は、Ｎフレームカウンタ７−１のカウンタ出力Ｃoutが０〜３であり、デコーダ７−２からのパルスＰ１がＬレベルとなるため、セレクタ７−３では、α＝０．３に対応するしきい値Ｖthが選択され、出力される。
そして、次の２フレーム期間(時刻Ｆ５〜Ｆ７)は、Ｎフレームカウンタ７−１のカウンタ出力Ｃoutが４〜５であり、デコーダ７−２からのパルスＰ１がＨレベルとなるため、セレクタ７−３では、α＝０．８に対応するしきい値Ｖthが選択され、出力される。
即ち、出力されるしきい値Ｖthの値が、４フレーム期間は０．３となり、次の２フレーム期間は０．８に切り替わり、以後同様の動作を繰り返す。
これによって、反射波が存在する状況であっても、しきい値Ｖthの値が０．３となる４フレーム期間においては、図１２に示すように、ＮＵＬＬ終了点の検出ずれが小となる比較結果出力４Ｂが得られる結果、微調整に要する時間が少なくなる。 また、反射波はないが雑音成分の混入の多い低ＣＮの状況であっても、しきい値Ｖthの値が０．８となる２フレーム期間において、図１３に示すように、ＮＵＬＬ終了点の検出が可能となる結果、ＳＷＥＥＰ演算における位相ずれを正確に算出でき、各シンボルの正確な切り替わりタイミングを捜索することが可能となる。
前述のように本実施例では、ＮＵＬＬ期間を検出するためのしきい値Ｖthが、反射波が存在する状況において適切な値(例えば、０．３)と、反射波はないが低ＣＮの状況において適切な値(例えば、０．８)に周期的に切り替わるため、反射波や雑音成分の有無等に影響されることなく、いかなる伝送状況下においても、ＳＷＥＥＰシンボル開始位置を正確に、短時間で推定することができ、常に同期検出可能なＯＦＤＭ伝送システムを実現することができる。
ここで、上記しきい値Ｖthの周期的な切替えを、同期検出動作の当初は、反射波が存在する状況において適切な値となる低めの値(例えば、０．３)に設定し、所定期間(例えば、３フレーム期間)、同期検出が不可能であった場合、反射波はないが低ＣＮの状況において適切な値となる高めの値(例えば、０．８)に設定し、同期検出できたら、元の低めの値(例えば、０．３)に戻すようにしても良い。
【００１５】
【発明の効果】
以上説明したように本発明によれば、高ＣＮ〜所定のＣＮであって、反射波が存在する場合でも、同期検出、ＦＦＴゲート位相を短時間に正規化でき、また、所定値以下のＣＮな場合でも、反射波の有無によって、同期検出、ＦＦＴゲート位相正規化まで、多少所要時間が長引くが、必ず、同期検出可能なＯＦＤＭ伝送システムを実現できる。
【図面の簡単な説明】
【図１】本発明の全体構成の一実施例を示すブロック図
【図２】本発明の変更器７の一例を示すブロック図
【図３】本発明のしきい値Ｖth切り替えを説明するタイムチャート
【図４】一般的なＯＦＤＭ信号波形を示す波形図
【図５】従来構成の伝送装置の一例を示すブロック図
【図６】従来の同期シンボル挿入部５の一例を示すブロック図
【図７】従来の同期検出器４の一例を示すブロック図
【図８】従来のＮＵＬＬ終了検出器４−１の一例を示すブロック図
【図９】従来のＳＷＥＥＰシンボル開始時期推定課程を説明するタイムチャート
【図１０】従来のＳＷＥＥＰシンボル開始時期推定課程を説明するタイムチャート
【図１１】従来のＳＷＥＥＰシンボル開始時期推定課程を説明するタイムチャート
【図１２】本発明のＳＷＥＥＰシンボル開始時期推定課程を説明するタイムチャート
【図１３】本発明のＳＷＥＥＰシンボル開始時期推定課程を説明するタイムチャート
【符号の説明】
１０１：送信側処理部、１Ｔ：伝送路符号化部、１Ｒ：伝送路復号化部、２Ｔ：切替型符号化部、２Ｒ：復号化部、３Ａ：ＩＦＦＴ部、３Ｂ：ガード付加部、３Ｃ：ＦＦＴ部、５：同期シンボル挿入部、８：直交変調処理部、９：直交復調処理部、４：同期検出器、４−１：ＮＵＬＬ終了検出器、４−２：ＳＷＥＥＰ演算器、４−３：ＳＷＥＥＰパターンメモリ、４−４：フレームカウンタ、４-1-1，４-1-1：絶対値回路、４-1-1：加算器、４-1-1：比較器、４-1-1：エッジ検出器、４-1-1：遅延回路、７：変更器、７−１：Ｎフレームカウンタ、７−２：デコーダ、７−３：セレクタ。
Claims (1)
- 数種類の同期シンボル群と複数のデータシンボルをフレーム構成の信号として送信側から受信側に伝送する直交周波数分割多重変調方式を用いたディジタル伝送装置において、
上記同期シンボル群の内のフレーム同期を検出する無信号期間の終了部分を検出するための基準となるしきい値を、同期検出動作の当初は、反射波が存在する状況において適切な値となる低レベルの所定値に設定し、所定期間内に同期検出ができなかった場合、反射波はないが低ＣＮの状況において適切な値となる高レベルの所定値を設定し、同期検出後に上記低レベルの所定値に戻すように切換制御する手段を上記受信側に設けたことを特徴とするディジタル伝送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31414799A JP3636006B2 (ja) | 1999-11-04 | 1999-11-04 | ディジタル伝送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31414799A JP3636006B2 (ja) | 1999-11-04 | 1999-11-04 | ディジタル伝送装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001136142A JP2001136142A (ja) | 2001-05-18 |
| JP3636006B2 true JP3636006B2 (ja) | 2005-04-06 |
Family
ID=18049803
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31414799A Expired - Fee Related JP3636006B2 (ja) | 1999-11-04 | 1999-11-04 | ディジタル伝送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3636006B2 (ja) |
-
1999
- 1999-11-04 JP JP31414799A patent/JP3636006B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001136142A (ja) | 2001-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7627059B2 (en) | Method of robust timing detection and carrier frequency offset estimation for OFDM systems | |
| US6993084B1 (en) | Coarse frequency synchronisation in multicarrier systems | |
| US7424079B2 (en) | Receiving apparatus and synchronising method for a digital telecommunication system | |
| US6381251B1 (en) | Data transmission apparatus and receiving apparatus using orthogonal frequency division multiplex modulation system | |
| US6088406A (en) | Reception method, reception apparatus and timing detecting apparatus | |
| EP0901260A2 (en) | Frame and symbol synchronisation in multicarrier receivers | |
| KR20010101351A (ko) | 이중 검출 임계값을 사용하여 동기화를 포착하는 시스템및 방법 | |
| US9450627B2 (en) | Transmitting apparatus and method for receiving a digital signal in a digital telecommunication system | |
| US6999406B2 (en) | Reception synchronization apparatus and demodulating apparatus using the same | |
| JP2003523688A (ja) | 直接スペクトル拡散通信レシーバにおける周波数オフセット推定方法 | |
| JP2000059330A (ja) | デジタル放送の受信機 | |
| JPH11252038A (ja) | デジタル放送の受信機 | |
| US6836518B1 (en) | Synchronization control method for receiver apparatus of data transmission system utilizing orthogonal frequency division multiplex, and data transmission system | |
| JP2002101019A (ja) | 受信機の同期方法および同期装置 | |
| JP3636006B2 (ja) | ディジタル伝送装置 | |
| JP3960747B2 (ja) | ディジタル伝送装置 | |
| JP3729481B2 (ja) | データ伝送装置の同期検出制御方法及びその装置 | |
| JP3761397B2 (ja) | ディジタル伝送システム | |
| JP3768090B2 (ja) | データ伝送装置の同期制御方法 | |
| KR20070081982A (ko) | 직교 주파수 분할 다중 시스템에서의 주파수 오차 검출방법 및 장치 | |
| CN1377153A (zh) | 同步跟踪装置及无线通信终端 | |
| JP3568183B2 (ja) | 直交周波数分割多重変調方式の伝送帯域可変方法及びその装置 | |
| JPH11331133A (ja) | 双方向ディジタル伝送方法及びその装置 | |
| JP3568184B2 (ja) | 直交周波数分割多重変調方式伝送帯域可変方法およびその装置 | |
| JP4142037B2 (ja) | ディジタル伝送システム及びディジタル伝送システムの伝送状態報知方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040817 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040927 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041125 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041227 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041227 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080114 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090114 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100114 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100114 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110114 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120114 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120114 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130114 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130114 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140114 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |