JP3728393B2 - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP3728393B2
JP3728393B2 JP2000037995A JP2000037995A JP3728393B2 JP 3728393 B2 JP3728393 B2 JP 3728393B2 JP 2000037995 A JP2000037995 A JP 2000037995A JP 2000037995 A JP2000037995 A JP 2000037995A JP 3728393 B2 JP3728393 B2 JP 3728393B2
Authority
JP
Japan
Prior art keywords
impedance conversion
conversion circuit
semiconductor device
dielectric constant
low dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000037995A
Other languages
Japanese (ja)
Other versions
JP2001230640A (en
Inventor
幸伸 古川
秀史 繁昌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2000037995A priority Critical patent/JP3728393B2/en
Publication of JP2001230640A publication Critical patent/JP2001230640A/en
Application granted granted Critical
Publication of JP3728393B2 publication Critical patent/JP3728393B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Microwave Amplifiers (AREA)
  • Amplifiers (AREA)

Description

【０００１】
【発明の属する技術分野】
この発明は、半導体装置に関し、特に、内部整合型高周波トランジスタに関するものである。
【０００２】
【従来の技術】
図６は、この種従来の半導体装置としての例えばＭＯＳコンデンサを用いた内部整合型高周波トランジスタの概略構成図であり、また、図７はその等価回路図である。
図において、１はトランジスタチップ、２，３はＭＯＳコンデンサ、２ａ，３ａはワイヤーボンディング用のパターン、４は入力リード、５は出力リード、６，７は入力ワイヤー、８、９は出力ワイヤー、１０はトランジスタパッケージである。
【０００３】
次に、動作について説明する。
入力リード４より入力された高周波信号は、入力ワイヤー６を介して電力分配され、ＭＯＳコンデンサ２および入力ワイヤー７を経てインピーダンス変換されて、トランジスタチップ１に入力される。そして、トランジスタチップ１に入力された高周波信号は、ここで増幅され、出力ワイヤー８およびＭＯＳコンデンサ３でインピーダンス変換され、出力ワイヤー９で電力合成されて出力リード５より出力される。
【０００４】
また、図８は、この種従来の半導体装置としての例えば高誘電率基板を用いた内部整合型高周波トランジスタの概略構成図である。
図において、１はトランジスタチップ、４は入力リード、５は出力リード、６，７は入力ワイヤー、８，９は出力ワイヤー、１０はトランジスタパッケージ、１１は入力高誘電率基板、１１ａは入力側インピーダンス変換回路パターン、１２は出力高誘電率基板、１２ａは出力側インピーダンス変換回路パターンである。一般の内部整合型高周波トランジスタである例えばＧａＡｓＦＥＴのほとんどがこの構成である。
【０００５】
なお、この図８の動作は、インピーダンス変換回路としてＭＯＳコンデンサ２および３の代わりに高誘電率基板１１および１２が用いられている以外は、実質的に図６の場合と同様であるので、その説明を省略する。
【０００６】
一般に高出力の高周波トランジスタの場合、２つ以上のトランジスタチップを合成して高周波トランジスタを構成している。そのためトランジスタパッケージ内の入力側で電力分配を行い、その出力側で電力合成を行っている。
【０００７】
また、トランジスタ内部では電力分配、電力合成しないで、トランジスタパッケージにリードの２つあるものを使用して、各リードそれぞれに外部整合回路を接続して、外部整合回路上で電力分配、電力合成するトランジスタ構成もある。
【０００８】
【発明が解決しようとする課題】
ところで、従来の半導体装置は以上のように構成されているので、以下のような問題点があった。
即ち、高出力になればなるほど、トランジスタチップ自体のインピーダンスが低インピーダンスになり、回路を構成するワイヤーの長さのばらつきが、高周波特性に大きな影響を与える。ワイヤーの長さは、トランジスタチップからＭＯＳコンデンサ、ＭＯＳコンデンサから入力リードまたは出力リードまでの距離で決まり、従って、従来の構成では、ＭＯＳコンデンサを取り付ける位置がばらつくために、ワイヤーの長さがばらつき、高周波特性が大きく異なるという問題点があった。
【０００９】
また、ワイヤーの長さのバラツキは、装置の組立時のばらつきを招き、製造歩留まりが悪くなるという問題点もあった。
また、ワイヤーボンディングするパターンの面積が必要以上に大きいため、ボンディングする位置がばらつき、結果としてワイヤーの長さがばらついてしまい、高周波特性が大きく異なってくるという問題点があった。
【００１０】
さらに、通常ワイヤーボンディングの際には、ある一定のループ高さを持たせてワイヤーを張るため、ループ高さの変動により高周波特性が大きく異なるという問題点があった。
【００１１】
また、２つのチップを合成する際に、ワイヤーを用いて、電力分配、電力合成する場合、数〜数十本で構成されるワイヤーのうち、内側のワイヤーの長さは短く、外側のワイヤーの長さは長くなってしまい、すべてのワイヤーを均一な長さにすることが難しい。このため、ワイヤーの長さが異なる部分でインピーダンスが違うため、動作が不安定になってしまう。また、電力分配および電力合成時にワイヤーを等電気長にできないため不等分配、不等合成が起きてしまうという問題点があった。
【００１２】
また、従来からリードが２つあるトランジスタを使用したものも存在するが、外部整合回路がそれぞれのリードに対して別々に必要であり、かつこれらの外部整合回路にて電力分配、電力合成を行うため、外部整合回路の数だけ装置の形状が大きくなってしまう問題点があった。
【００１３】
また、２チップ以上を用いた半導体装置では、電力分配および電力合成時に各トランジスタチップ間を等電気長に接続することが重要なため、従来、等電気長で接続しやすい例えば２チップ、４チップ等の偶数チップの合成が通常であり、等電気長で接続しにくい例えば３チップ等の奇数チップへの適用が困難であった。
【００１４】
更に、高誘電率基板を使用して、インピーダンス変換回路を構成した場合には、高誘電率基板がコスト比率に占める割合が高いため、高周波トランジスタとして用いられる例えばＧａＡｓＦＥＴ等の半導体装置の価格が高価になるという問題点があった。
【００１５】
この発明は、上記のような問題点を解消するためになされたもので、ワイヤーの長さを均一に張れるようにし、またワイヤーの長さのばらつきを無くし等電気長で、しかも単一整合基板（幅広パターン）で接続できるようにすることで、奇数チップへも容易に適用できる安定した高周波特性を有する廉価で製造歩留まりのよい半導体装置を得ることを目的とする。
【００１６】
【課題を解決するための手段】
請求項１の発明に係る半導体装置は、半導体チップと、該半導体チップの入力側と出力側にそれぞれ設けられたインピーダンス変換回路と、上記インピーダンス変換回路と上記半導体チップの間にそれぞれ設けられ、該インピーダンス変換回路の取り付け位置を固定する位置決め手段とを備え、上記インピーダンス変換回路としてＭＯＳコンデンサを用い、上記位置決め手段として低誘電率基板を用い、該低誘電率基板を介して上記半導体チップと上記ＭＯＳコンデンサをワイヤーで接続したものである。
【００１７】
請求項２の発明に係る半導体装置は、相互に並列関係に設けられた複数個の半導体チップと、該半導体チップの入力側と出力側にそれぞれ設けられたインピーダンス変換回路と、上記インピーダンス変換回路と上記半導体チップの間にそれぞれ設けられ、該インピーダンス変換回路の取り付け位置を固定する位置決め手段と、上記インピーダンス変換回路に対して設けられ、該インピーダンス変換回路に入出力する電力を分配または合成する電力分配・合成手段とを備え、上記インピーダンス変換回路としてＭＯＳコンデンサを用い、上記位置決め手段として低誘電率基板を用い、該低誘電率基板を介して上記半導体チップと上記ＭＯＳコンデンサをワイヤーで接続したものである。
【００１９】
請求項３の発明に係る半導体装置は、請求項１または２の発明において、上記ＭＯＳコンデンサおよび上記低誘電率基板上にワイヤーボンディング用の所定の大きさのパターンを設けたものである。
【００２０】
請求項４の発明に係る半導体装置は、請求項１〜３のいずれかの発明において、上記ＭＯＳコンデンサおよび上記低誘電率基板の厚さをほぼ同じ厚さにしたものである。
【００２１】
請求項５の発明に係る半導体装置は、請求項２の発明において、上記電力分配・合成手段は、上記インピーダンス変換回路に対応して設けられた幅広の複数個のリードと、該リードに接続された単一の外部整合回路とを有するものである。
【００２２】
請求項６の発明に係る半導体装置は、請求項２または５の発明において、上記半導体チップは奇数個であるものである。
【００２３】
請求項７の発明に係る半導体装置は、請求項１〜６のいずれかの発明において、上記半導体チップはＧａＡｓＦＥＴ用チップであるものである。
【００２４】
【発明の実施の形態】
以下、この発明の一実施の形態を、半導体装置として、例えば高周波トランジスタであるＧａＡｓＦＥＴに適用した場合を例にとり、図を参照して説明する。
実施の形態１．
図１は、この発明の実施の形態１を示す概略構成図であり、また、図７はその等価回路図である。図１において、図６と対応する部分には同一符号を付し、その重複説明を省略する。
図において、１３は半導体チップとしてのトランジスタチップ１とＭＯＳコンデンサ２の間に設けられた位置決め手段としての入力低誘電率基板、１３ａは入力低誘電率基板１３上に設けられたワイヤーボンディング用のパターン、１４はトランジスタチップ１とＭＯＳコンデンサ３の間に設けられた位置決め手段としての出力低誘電率基板、１４ａは出力低誘電率基板１４上に設けられたワイヤーボンディング用のパターンである。
【００２５】
次に、動作について説明する。
入力ワイヤー６，７、ＭＯＳコンデンサ２はローパス型の入力側インピーダンス変換回路を構成しており、また、出力ワイヤー８，９、ＭＯＳコンデンサ３は同様にローパス型の出力側インピーダンス変換回路を構成している。このため、入力ワイヤー６，７、出力ワイヤー８，９の長さが変動すると、ワイヤーのインダクタンスが変わるため、インピーダンス変換回路の特性が安定しない。
【００２６】
また、高出力のトランジスタになるほどトランジスタチップのインピーダンスが低インピーダンスになるため、ワイヤーのインダクタンスの変動による、高周波特性への影響がより顕著に現われる。従って、トランジスタチップ１とＭＯＳコンデンサ２，３の間にそれぞれ低誘電率基板（アルミナ基板）１３，１４を実質的に位置決め手段即ちスペーサとして挿入することで、ＭＯＳコンデンサ２，３を取り付ける位置が固定できる。
【００２７】
このように、本実施の形態では、入力側、出力側インピーダンス変換回路を構成するＭＯＳコンデンサ２，３を取り付ける位置が固定されるため、ワイヤー６，７，８，９の長さを一定に接続することができる。このためワイヤー６，７，８，９のインダクタンスのばらつきがなくなり、安定した高周波特性を得ることができる。また、インピーダンス変換回路を構成するワイヤー６，７，８，９のインダクタンスをばらつきなく接続できるので、組立時のばらつきが抑えられて、製造歩留まりを向上させることができる。
【００２８】
実施の形態２．
なお、上記実施の形態１において、ＭＯＳコンデンサ２，３上のワイヤーボンディング用のパターン２ａ，３ａと、低誘電率基板１３，１４上に設けられたワイヤーボンディング用のパターン１３ａ，１４ａを、所定の大きさ、例えばワイヤーボンディングできる最低限の大きさにしてもよい。これにより、ワイヤー６，７，８，９のボンディング位置が固定できる。
【００２９】
このように、本実施の形態では、ワイヤー６，７，８，９をボンディングする位置が固定されるため、ボンディングする位置がばらつかず、ワイヤー６，７，８，９の長さを一定にできるので、そのインダクタンスがばらつかず、安定した高周波特性が得られる。また、この場合も、インピーダンス変換回路を構成するワイヤー６，７，８，９のインダクタンスをばらつきなく接続できるので、組立時のばらつきが抑えられて、製造歩留まりを向上させることができる。
【００３０】
実施の形態３．
図２は、この発明の実施の形態３を示す概略構成図であり、また、図７はその等価回路図である。図２において、図１と対応する部分には同一符号を付し、その重複説明を省略する。
本実施の形態では、トランジスタパッケージ１０内に実装する各部品であるトランジスタチップ１、ＭＯＳコンデンサ２，３、低誘電率基板１３，１４の厚さを同じ厚さにする。その他の構成は、図１と同様である。
【００３１】
このように、本実施の形態では、トランジスタパッケージ１０内に実装する各部品の厚さを同じ厚さにすることで、インピーダンス変換回路を構成するワイヤー６，７，８，９を接続する際に、ワイヤーループ高さを持たさず実質的に基板に沿って直線的に接続することができる。このため、ワイヤーループ高さのばらつきによるワイヤー６，７，８，９のインダクタンスのばらつきが無くなり、安定した高周波特性を得ることができる。また、インピーダンス変換回路を構成するワイヤー６，７，８，９のインダクタンスをばらつきなく接続できるので、組立時のばらつきが抑えられて、製造歩留まりを向上させることができる。
【００３２】
実施の形態４．
図３は、この発明の実施の形態４を示す概略構成図であり、また、図５はその等価回路図である。図３において、図１と対応する部分には同一符号を付し、その重複説明を省略する。
本実施の形態では、トランジスタチップ１を２つ合成する際に、トランジスタパッケージとして、２つの幅広いリード４Ａ，５Ａがあるトランジスタパッケージ１０Ａを使用する。
また、入力外部整合回路１６に２つのリード４Ａを金リボン１５にて接続し、同様に、出力外部整合回路１７に２つのリード５Ａを金リボン１５にて接続する。その他の構成は、図１と同様である。なお、リード４Ａと入力外部整合回路１６およびリード５Ａと出力外部整合回路１７は、インピーダンス変換回路に入出力する電力を分配または合成する電力分配・合成手段を構成する。
【００３３】
幅広いリード４Ａ，５Ａを用いることで、これらリード４Ａ，５Ａにそれぞれ接続されるワイヤー６，９を構成する数〜数十本のワイヤーを、図３に示すように、内側、外側と重なることなく、実質的に平坦に整列して同じ長さで接続することができる。
また、外部整合回路１６，１７にそれぞれ２つのリード４Ａ，５Ａを金リボン１５にて接続して電力分配、電力合成することができ、入力側および出力側とも２つのリードに対して１つの外部整合回路で済ますことができる。
【００３４】
このように、本実施の形態では、２つのトランジスタチップを合成する際に、２つの幅広いリード４Ａ，５Ａがあるトランジスタパッケージ１０Ａを使用することで、ワイヤー６，９を構成する数〜数十本のワイヤー長さが均一になり、ワイヤー６，９を等電気長にすることができる。これにより、ワイヤー６，９のインピーダンスが異ならないため、動作が安定し、高周波特性が向上する。また、ワイヤー６，９を等電気長にすることができるので、電力分配および電力合成時に等分配、等合成が可能になり、また、組立時のばらつきが抑えられて、製造歩留まりを向上させることができる。
【００３５】
また、１つの外部整合回路のパターン上に２つのリードを接続することで、外部整合回路が各リード用に２つ必要とならず、外部整合回路が少なくて済み、それだけ装置の形状を小型にできる。電気的には、２つのリード間の寸法が、波長に比べて十分に小さい場合は、１つの外部整合回路上に接続しても、そこでの位相差はわずかであるため、このような接続が可能である。
【００３６】
実施の形態５．
図４は、この発明の実施の形態５を示す概略構成図である。図４において、図１および図３と対応する部分には同一符号を付し、その重複説明を省略する。
本実施の形態では、トランジスタチップ１を３つ合成する場合で、その際に、トランジスタパッケージとして、３つの幅広いリード４Ａ，５Ａがあるトランジスタパッケージ１０Ｂを使用する。
【００３７】
また、入力外部整合回路１６に３つのリード４Ａを金リボン１５にて接続し、同様に、出力外部整合回路１７に３つのリード５Ａを金リボン１５にて接続する。その他の構成は、図１と同様である。
【００３８】
本実施の形態でも、上記実施の形態４と同様に、幅広いリード４Ａ，５Ａを用いることで、これらリード４Ａ，５Ａにそれぞれ接続されるワイヤー６，９を構成する数〜数十本のワイヤーを、図４に示すように、内側、外側と重なることなく、実質的に平坦に整列して同じ長さで接続することができる。
また、外部整合回路１６，１７にそれぞれ３つのリード４Ａ，５Ａを金リボン１５にて接続して電力分配、電力合成することができ、入力側および出力側とも３つのリードに対して１つの外部整合回路で済ますことができる。
【００３９】
このように、本実施の形態では、従来例えば３チップの如く奇数チップの合成では難しかった各トランジスタチップを等電気長で接続することができ、これにより、電気長が異なることにより生じるインピーダンスのばらつきがないため、奇数チップの場合でも、高周波特性の安定化、外部整合回路の数が低減されることによる装置の小型化等上記実施の形態４と同様の効果を得ることができる。
【００４０】
実施の形態６．
なお、上記第１〜第５の実施の形態では、この発明をＧａＡｓＦＥＴに適用した場合について説明したが、同様の高周波特性を必要とするその他の半導体装置にも同様に適用でき、同様の効果を奏することはいうまでもない。また、トランジスタチップも複数個でもなくとも単一のチップの場合にも同様に適用可能である。
【００４１】
【発明の効果】
以上のように、請求項１の発明によれば、半導体チップと、該半導体チップの入力側と出力側にそれぞれ設けられたインピーダンス変換回路と、上記インピーダンス変換回路と上記半導体チップの間にそれぞれ設けられ、該インピーダンス変換回路の取り付け位置を固定する位置決め手段とを備えたので、入力側、出力側インピーダンス変換回路と外部および半導体チップを接続する複数本のワイヤーの長さを一定にすることができ、以って、ワイヤーのインダクタンスのばらつきがなくなり、安定した高周波特性を得ることができ、しかも、製造歩留まりを向上でき、また、上記インピーダンス変換回路としてＭＯＳコンデンサを用い、上記位置決め手段として低誘電率基板を用い、該低誘電率基板を介して上記半導体チップと上記ＭＯＳコンデンサをワイヤーで接続したので、さらに、高周波特性の安定化、製造歩留の向上、価格の低廉化に寄与できるという効果がある。
【００４２】
また、請求項２の発明によれば、相互に並列関係に設けられた複数個の半導体チップと、該半導体チップの入力側と出力側にそれぞれ設けられたインピーダンス変換回路と、上記インピーダンス変換回路と上記半導体チップの間にそれぞれ設けられ、該インピーダンス変換回路の取り付け位置を固定する位置決め手段と、上記インピーダンス変換回路に対して設けられ、該インピーダンス変換回路に入出力する電力を分配または合成する電力分配・合成手段とを備えたので、入力側、出力側インピーダンス変換回路と外部および半導体チップを接続する複数本のワイヤーの長さを一定にすることができ、以って、ワイヤーのインダクタンスのばらつきがなくなり、安定した高周波特性を得ることができ、また、電力分配および電力合成時に等分配、等合成が可能になり、しかも、製造歩留まりを向上でき、また、上記インピーダンス変換回路としてＭＯＳコンデンサを用い、上記位置決め手段として低誘電率基板を用い、該低誘電率基板を介して上記半導体チップと上記ＭＯＳコンデンサをワイヤーで接続したので、さらに、高周波特性の安定化、製造歩留の向上、価格の低廉化に寄与できるという効果がある。
【００４４】
また、請求項３の発明によれば、上記ＭＯＳコンデンサおよび上記低誘電率基板上にワイヤーボンディング用の所定の大きさのパターンを設けたので、ワイヤーをボンディングする位置が固定され、ボンディングする位置がばらつかず、ワイヤーの長さを一定にでき、以って、そのインダクタンスがばらつかず、安定した高周波特性が得られ、しかも、製造歩留まりを向上できるという効果がある。
【００４５】
また、請求項４の発明によれば、上記ＭＯＳコンデンサおよび上記低誘電率基板の厚さをほぼ同じ厚さにしたので、ワイヤーを接続する際に、ワイヤーループ高さを持たさず実質的に基板に沿って直線的に接続することができ、以って、ワイヤーループ高さのばらつきによるワイヤのインダクタンスのばらつきが無くなり、安定した高周波特性を得ることができ、また、ワイヤーのインダクタンスをばらつきなく接続できるので、製造歩留まりを向上できるという効果がある。
【００４６】
また、請求項５の発明によれば、上記電力分配・合成手段は、上記インピーダンス変換回路に対応して設けられた幅広の複数個のリードと、該リードに接続された外部整合回路とを有するので、各リード用に各１つずつ必要とならず、装置の小型化を図ることができ、また、リードの幅が狭いものに比べて、低インピーダンスになるため、広帯域に整合が得られるという効果がある。
【００４７】
また、請求項６の発明によれば、上記半導体チップは奇数個であるので、各半導体チップを等電気長で接続することができ、以って、電気長が異なることにより生じるインピーダンスのばらつきをなくし、３つ以上の奇数チップの場合でも、偶数チップの場合と同様に高周波特性の安定化、装置の小型化が図れると共に、電力分配および電力合成時の等分配、等合成が可能になり、しかも、製造歩留まりを向上できるという効果がある。
【００４８】
更に、請求項７の発明によれば、上記半導体チップはＧａＡｓＦＥＴ用チップであるので、安価なＭＯＳコンデンサおよびワイヤーで構成したインピーダンス変換回路のＧａＡｓＦＥＴが得られ、価格の低廉化を図ることができるという効果がある。
【図面の簡単な説明】
【図１】 この発明の第１および第２の実施の形態を示す概略構成図である。
【図２】 この発明の第３の実施の形態を示す概略構成図である。
【図３】 この発明の第４の実施の形態を示す概略構成図である。
【図４】 この発明の第５の実施の形態を示す概略構成図である。
【図５】 この発明の第４の実施の形態を示す等価回路図である。
【図６】 従来の半導体装置を示す概略構成図である。
【図７】 従来の半導体装置およびこの発明の第１〜第３の実施の形態を示す等価回路図である。
【図８】 従来の他の半導体装置を示す概略構成図である。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device, and more particularly to an internal matching high-frequency transistor.
[0002]
[Prior art]
FIG. 6 is a schematic configuration diagram of an internal matching high-frequency transistor using, for example, a MOS capacitor as this type of conventional semiconductor device, and FIG. 7 is an equivalent circuit diagram thereof.
In the figure, 1 is a transistor chip, 2 and 3 are MOS capacitors, 2a and 3a are patterns for wire bonding, 4 is an input lead, 5 is an output lead, 6 and 7 are input wires, 8 and 9 are output wires, 10 Is a transistor package.
[0003]
Next, the operation will be described.
The high-frequency signal input from the input lead 4 is power-distributed through the input wire 6, impedance-converted through the MOS capacitor 2 and the input wire 7, and input to the transistor chip 1. The high-frequency signal input to the transistor chip 1 is amplified here, impedance-converted by the output wire 8 and the MOS capacitor 3, synthesized by the output wire 9, and output from the output lead 5.
[0004]
FIG. 8 is a schematic configuration diagram of an internal matching high-frequency transistor using, for example, a high dielectric constant substrate as this type of conventional semiconductor device.
In the figure, 1 is a transistor chip, 4 is an input lead, 5 is an output lead, 6 and 7 are input wires, 8 and 9 are output wires, 10 is a transistor package, 11 is an input high dielectric constant substrate, and 11a is an input impedance. A conversion circuit pattern, 12 is an output high dielectric constant substrate, and 12a is an output side impedance conversion circuit pattern. Most of the general internal matching high-frequency transistors such as GaAsFETs have this configuration.
[0005]
The operation of FIG. 8 is substantially the same as that of FIG. 6 except that the high dielectric constant substrates 11 and 12 are used instead of the MOS capacitors 2 and 3 as the impedance conversion circuit. Description is omitted.
[0006]
In general, in the case of a high-output high-frequency transistor, two or more transistor chips are combined to form a high-frequency transistor. Therefore, power is distributed on the input side in the transistor package, and power is combined on the output side.
[0007]
Also, without distributing power and combining power inside the transistor, use a transistor package with two leads, connect an external matching circuit to each lead, and distribute power and combine power on the external matching circuit. There is also a transistor configuration.
[0008]
[Problems to be solved by the invention]
However, since the conventional semiconductor device is configured as described above, there are the following problems.
That is, the higher the output, the lower the impedance of the transistor chip itself, and the variation in the length of the wires constituting the circuit has a large effect on the high frequency characteristics. The length of the wire is determined by the distance from the transistor chip to the MOS capacitor, and from the MOS capacitor to the input lead or output lead.Therefore, in the conventional configuration, the position of attaching the MOS capacitor varies, so the length of the wire varies. There was a problem that the high-frequency characteristics differed greatly.
[0009]
Further, the variation in the length of the wire causes a variation in assembling the apparatus, and there is a problem that the manufacturing yield is deteriorated.
In addition, since the area of the pattern for wire bonding is larger than necessary, the bonding position varies, and as a result, the length of the wire varies and the high-frequency characteristics vary greatly.
[0010]
Furthermore, since the wire is stretched with a certain loop height during normal wire bonding, there is a problem that the high-frequency characteristics are greatly different due to fluctuations in the loop height.
[0011]
In addition, when combining two chips using power distribution and power combining using wires, the length of the inner wire is short among the wires composed of several to several tens of wires. The length becomes long and it is difficult to make all the wires uniform. For this reason, since the impedance is different between the portions having different wire lengths, the operation becomes unstable. In addition, there is a problem in that unequal distribution and unequal synthesis occur because the wires cannot be of equal electrical length during power distribution and power synthesis.
[0012]
In addition, there is a conventional transistor using two leads, but an external matching circuit is separately required for each lead, and power distribution and power synthesis are performed by these external matching circuits. Therefore, there is a problem that the shape of the device becomes larger by the number of external matching circuits.
[0013]
Further, in a semiconductor device using two or more chips, it is important to connect each transistor chip to an equal electrical length at the time of power distribution and power synthesis. The synthesis of even-numbered chips and the like is normal, and it is difficult to apply to odd-numbered chips such as three chips that are difficult to connect with an equal electrical length.
[0014]
Furthermore, when an impedance conversion circuit is configured using a high dielectric constant substrate, the high dielectric constant substrate occupies a high proportion of the cost ratio, so the price of a semiconductor device such as a GaAsFET used as a high frequency transistor is expensive. There was a problem of becoming.
[0015]
The present invention has been made in order to solve the above-described problems, so that the length of the wire can be evenly stretched, the variation in the length of the wire is eliminated, the electrical length is equal , and the single matching substrate is provided. It is an object of the present invention to provide a low-cost semiconductor device with a good manufacturing yield having stable high-frequency characteristics that can be easily applied to odd-numbered chips by enabling connection with a (wide pattern) .
[0016]
[Means for Solving the Problems]
According to a first aspect of the present invention, a semiconductor device includes: a semiconductor chip; an impedance conversion circuit provided on each of an input side and an output side of the semiconductor chip; and provided between the impedance conversion circuit and the semiconductor chip. Positioning means for fixing the mounting position of the impedance conversion circuit, a MOS capacitor is used as the impedance conversion circuit, a low dielectric constant substrate is used as the positioning means, and the semiconductor chip and the MOS are interposed through the low dielectric constant substrate. Capacitors are connected by wires .
[0017]
According to a second aspect of the present invention, there is provided a semiconductor device comprising: a plurality of semiconductor chips provided in parallel with each other; an impedance conversion circuit provided on each of an input side and an output side of the semiconductor chip; Positioning means provided between the semiconductor chips, respectively, for fixing the mounting position of the impedance conversion circuit, and power distribution provided for the impedance conversion circuit for distributing or synthesizing power input / output to / from the impedance conversion circuit .Combining means, using a MOS capacitor as the impedance conversion circuit, using a low dielectric constant substrate as the positioning means, and connecting the semiconductor chip and the MOS capacitor with wires through the low dielectric constant substrate It is.
[0019]
A semiconductor device according to a third aspect of the present invention is the semiconductor device according to the first or second aspect , wherein a pattern of a predetermined size for wire bonding is provided on the MOS capacitor and the low dielectric constant substrate.
[0020]
A semiconductor device according to a fourth aspect of the present invention is the semiconductor device according to any one of the first to third aspects , wherein the MOS capacitor and the low dielectric constant substrate have substantially the same thickness.
[0021]
According to a fifth aspect of the present invention, there is provided the semiconductor device according to the second aspect, wherein the power distribution / combination means is connected to a plurality of wide leads provided corresponding to the impedance conversion circuit and the leads. And a single external matching circuit.
[0022]
A semiconductor device according to a sixth aspect of the present invention is the semiconductor device according to the second or fifth aspect , wherein the number of the semiconductor chips is an odd number.
[0023]
A semiconductor device according to a seventh aspect of the present invention is the semiconductor device according to any one of the first to sixth aspects, wherein the semiconductor chip is a GaAsFET chip.
[0024]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an embodiment of the present invention will be described with reference to the drawings, taking as an example a case where the semiconductor device is applied to, for example, a GaAsFET which is a high-frequency transistor.
Embodiment 1 FIG.
FIG. 1 is a schematic configuration diagram showing Embodiment 1 of the present invention, and FIG. 7 is an equivalent circuit diagram thereof. In FIG. 1, parts corresponding to those in FIG.
In the figure, 13 is an input low dielectric constant substrate as a positioning means provided between the transistor chip 1 as a semiconductor chip and the MOS capacitor 2, and 13a is a wire bonding pattern provided on the input low dielectric constant substrate 13. , 14 is an output low dielectric constant substrate as a positioning means provided between the transistor chip 1 and the MOS capacitor 3, and 14a is a wire bonding pattern provided on the output low dielectric constant substrate.
[0025]
Next, the operation will be described.
The input wires 6 and 7 and the MOS capacitor 2 constitute a low-pass type input side impedance conversion circuit, and the output wires 8 and 9 and the MOS capacitor 3 similarly constitute a low-pass type output side impedance conversion circuit. Yes. For this reason, if the lengths of the input wires 6 and 7 and the output wires 8 and 9 are changed, the inductance of the wires changes, and the characteristics of the impedance conversion circuit are not stable.
[0026]
In addition, since the impedance of the transistor chip becomes lower as the output power of the transistor becomes higher, the influence on the high-frequency characteristics due to the fluctuation of the inductance of the wire appears more remarkably. Therefore, by inserting low dielectric constant substrates (alumina substrates) 13 and 14 between the transistor chip 1 and the MOS capacitors 2 and 3, respectively, as positioning means, that is, spacers, the positions for attaching the MOS capacitors 2 and 3 are fixed. it can.
[0027]
As described above, in this embodiment, the positions where the MOS capacitors 2 and 3 constituting the input side and output side impedance conversion circuits are fixed are fixed, so that the lengths of the wires 6, 7, 8, and 9 are fixedly connected. can do. For this reason, the dispersion | variation in the inductance of the wires 6, 7, 8, and 9 is lose | eliminated, and the stable high frequency characteristic can be acquired. In addition, since the inductances of the wires 6, 7, 8, and 9 constituting the impedance conversion circuit can be connected without variations, variations during assembly can be suppressed and the manufacturing yield can be improved.
[0028]
Embodiment 2. FIG.
In the first embodiment, the wire bonding patterns 2a and 3a on the MOS capacitors 2 and 3 and the wire bonding patterns 13a and 14a provided on the low dielectric constant substrates 13 and 14 are set in a predetermined manner. You may make it the magnitude | size, for example, the minimum magnitude | size which can wire-bond. Thereby, the bonding position of the wires 6, 7, 8, 9 can be fixed.
[0029]
As described above, in this embodiment, the positions where the wires 6, 7, 8, 9 are bonded are fixed, so the bonding positions do not vary, and the lengths of the wires 6, 7, 8, 9 are kept constant. Therefore, the inductance does not vary and stable high frequency characteristics can be obtained. Also in this case, since the inductances of the wires 6, 7, 8, and 9 constituting the impedance conversion circuit can be connected without variations, variations during assembly can be suppressed and the manufacturing yield can be improved.
[0030]
Embodiment 3 FIG.
FIG. 2 is a schematic configuration diagram showing Embodiment 3 of the present invention, and FIG. 7 is an equivalent circuit diagram thereof. In FIG. 2, the same reference numerals are given to the portions corresponding to those in FIG.
In the present embodiment, the thicknesses of the transistor chip 1, the MOS capacitors 2 and 3, and the low dielectric constant substrates 13 and 14 which are components mounted in the transistor package 10 are made the same. Other configurations are the same as those in FIG.
[0031]
As described above, in this embodiment, the thicknesses of the components mounted in the transistor package 10 are set to the same thickness, so that the wires 6, 7, 8, and 9 constituting the impedance conversion circuit are connected. It can be connected substantially linearly along the substrate without having a wire loop height. For this reason, variations in inductance of the wires 6, 7, 8, and 9 due to variations in the wire loop height are eliminated, and stable high-frequency characteristics can be obtained. In addition, since the inductances of the wires 6, 7, 8, and 9 constituting the impedance conversion circuit can be connected without variations, variations during assembly can be suppressed and the manufacturing yield can be improved.
[0032]
Embodiment 4 FIG.
FIG. 3 is a schematic configuration diagram showing Embodiment 4 of the present invention, and FIG. 5 is an equivalent circuit diagram thereof. In FIG. 3, the same reference numerals are given to the portions corresponding to those in FIG.
In the present embodiment, when two transistor chips 1 are combined, a transistor package 10A having two wide leads 4A and 5A is used as a transistor package.
In addition, two leads 4A are connected to the input external matching circuit 16 with a gold ribbon 15, and similarly, two leads 5 A are connected to the output external matching circuit 17 with a gold ribbon 15. Other configurations are the same as those in FIG. The lead 4A and the input external matching circuit 16 and the lead 5A and the output external matching circuit 17 constitute power distribution / combination means for distributing or combining the power input / output to / from the impedance conversion circuit.
[0033]
By using a wide range of leads 4A and 5A, several to several tens of wires constituting the wires 6 and 9 connected to the leads 4A and 5A, respectively, do not overlap the inside and outside as shown in FIG. , Can be connected in the same length, aligned substantially flat.
Further, two leads 4A and 5A can be connected to the external matching circuits 16 and 17 by a gold ribbon 15 to distribute power and combine power, respectively, and one external for two leads on the input side and the output side. A matching circuit can be used.
[0034]
As described above, in the present embodiment, when two transistor chips are synthesized, by using the transistor package 10A having two wide leads 4A and 5A, several to several tens of wires constituting the wires 6 and 9 are used. The wire length becomes uniform, and the wires 6 and 9 can be made equal in electrical length. Thereby, since the impedance of the wires 6 and 9 does not differ, operation | movement is stabilized and a high frequency characteristic improves. In addition, since the wires 6 and 9 can be of equal electrical length, equal distribution and equal synthesis can be performed during power distribution and power synthesis, and variations in assembly can be suppressed to improve manufacturing yield. Can do.
[0035]
In addition, by connecting two leads on the pattern of one external matching circuit, two external matching circuits are not required for each lead, and there are fewer external matching circuits, and the size of the device is reduced accordingly. it can. Electrically, if the dimension between the two leads is sufficiently small compared to the wavelength, even if they are connected on one external matching circuit, the phase difference there is so small that this connection is Is possible.
[0036]
Embodiment 5 FIG.
FIG. 4 is a schematic configuration diagram showing Embodiment 5 of the present invention. 4, portions corresponding to those in FIGS. 1 and 3 are denoted by the same reference numerals, and redundant description thereof is omitted.
In this embodiment, when three transistor chips 1 are synthesized, a transistor package 10B having three wide leads 4A and 5A is used as a transistor package.
[0037]
Further, three leads 4A are connected to the input external matching circuit 16 by the gold ribbon 15, and similarly, three leads 5 A are connected to the output external matching circuit 17 by the gold ribbon 15. Other configurations are the same as those in FIG.
[0038]
Also in the present embodiment, by using a wide range of leads 4A and 5A as in the fourth embodiment, several to several tens of wires constituting the wires 6 and 9 connected to the leads 4A and 5A, respectively. As shown in FIG. 4, they can be connected with the same length by aligning them substantially flat without overlapping the inside and outside.
Further, three leads 4A and 5A can be connected to the external matching circuits 16 and 17 respectively by a gold ribbon 15 for power distribution and power synthesis, and one external for three leads on the input side and the output side. A matching circuit can be used.
[0039]
As described above, in this embodiment, each transistor chip, which has conventionally been difficult to synthesize odd-numbered chips, such as three chips, can be connected with an equal electrical length, thereby causing impedance variations caused by different electrical lengths. Therefore, even in the case of an odd-numbered chip, it is possible to obtain the same effects as those in the fourth embodiment, such as stabilization of high-frequency characteristics and downsizing of the apparatus by reducing the number of external matching circuits.
[0040]
Embodiment 6 FIG.
In the first to fifth embodiments, the case where the present invention is applied to GaAsFET has been described. However, the present invention can be similarly applied to other semiconductor devices that require similar high-frequency characteristics, and the same effect can be obtained. It goes without saying that he plays. Further, the present invention can be similarly applied to the case where a single chip is used as well as a plurality of transistor chips.
[0041]
【The invention's effect】
As described above, according to the first aspect of the present invention, the semiconductor chip, the impedance conversion circuits provided on the input side and the output side of the semiconductor chip, and the impedance conversion circuit and the semiconductor chip, respectively, are provided. And a positioning means for fixing the mounting position of the impedance conversion circuit, so that the lengths of a plurality of wires connecting the input side and output side impedance conversion circuits to the outside and the semiconductor chip can be made constant. Therefore, variation in wire inductance is eliminated, stable high-frequency characteristics can be obtained, manufacturing yield can be improved, a MOS capacitor is used as the impedance conversion circuit, and a low dielectric constant is used as the positioning means. using a substrate, the semiconductor chip and the MOS through a low dielectric constant substrate The so connected by a wire capacitor, further stabilization of the high-frequency characteristics, improvement in manufacturing yield, there is an effect that can contribute to cost reduction of the price.
[0042]
According to the invention of claim 2, a plurality of semiconductor chips provided in parallel with each other, an impedance conversion circuit provided on each of the input side and output side of the semiconductor chip, and the impedance conversion circuit, Positioning means provided between the semiconductor chips, respectively, for fixing the mounting position of the impedance conversion circuit, and power distribution provided for the impedance conversion circuit for distributing or synthesizing power input / output to / from the impedance conversion circuit・ Since it is equipped with synthesis means, it is possible to make the length of the plurality of wires connecting the input side, output side impedance conversion circuit and the outside and the semiconductor chip constant, so that the variation in the inductance of the wire And stable high-frequency characteristics can be obtained. Distribution enables equal synthesis, moreover, can improve the production yield, also a MOS capacitor as the impedance conversion circuit, using a low dielectric constant substrate as the positioning means, the semiconductor through a low dielectric constant substrate Since the chip and the MOS capacitor are connected by a wire, there are further effects that the high frequency characteristics can be stabilized, the manufacturing yield can be improved, and the price can be reduced.
[0044]
According to a third aspect of the present invention, since a pattern of a predetermined size for wire bonding is provided on the MOS capacitor and the low dielectric constant substrate, the position for bonding the wire is fixed, and the position for bonding is There is an effect that the length of the wire can be made constant without variation, so that the inductance does not vary, a stable high-frequency characteristic can be obtained, and the manufacturing yield can be improved.
[0045]
According to a fourth aspect of the present invention, the MOS capacitor and the low dielectric constant substrate have substantially the same thickness. Therefore, when the wires are connected, the substrate does not have a wire loop height and is substantially the same. Can be connected in a straight line along the line, so that there is no variation in wire inductance due to variations in wire loop height, stable high-frequency characteristics can be obtained, and there is no variation in wire inductance. Therefore, the manufacturing yield can be improved.
[0046]
According to a fifth aspect of the present invention, the power distribution / combination means has a plurality of wide leads provided corresponding to the impedance conversion circuit and an external matching circuit connected to the leads. Therefore, one lead is not required for each lead, the device can be miniaturized, and the impedance is lower than that of a lead having a narrow width, so that matching can be obtained in a wide band. effective.
[0047]
According to the invention of claim 6 , since the number of the semiconductor chips is an odd number, the semiconductor chips can be connected with the same electrical length, and thus the impedance variation caused by the different electrical lengths can be obtained. Even in the case of three or more odd chips, the high frequency characteristics can be stabilized and the apparatus can be downsized as in the case of the even chips, and the power distribution and the equal distribution at the time of power combination can be performed. In addition, the manufacturing yield can be improved.
[0048]
Further, according to the invention of claim 7 , since the semiconductor chip is a chip for GaAsFET, an inexpensive GaAsFET of an impedance conversion circuit composed of a MOS capacitor and a wire can be obtained, and the price can be reduced. effective.
[Brief description of the drawings]
FIG. 1 is a schematic configuration diagram showing first and second embodiments of the present invention.
FIG. 2 is a schematic configuration diagram showing a third embodiment of the present invention.
FIG. 3 is a schematic configuration diagram showing a fourth embodiment of the present invention.
FIG. 4 is a schematic configuration diagram showing a fifth embodiment of the present invention.
FIG. 5 is an equivalent circuit diagram showing a fourth embodiment of the present invention.
FIG. 6 is a schematic configuration diagram showing a conventional semiconductor device.
FIG. 7 is an equivalent circuit diagram showing a conventional semiconductor device and first to third embodiments of the present invention .
FIG. 8 is a schematic configuration diagram showing another conventional semiconductor device .

Claims (7)

半導体チップと、
該半導体チップの入力側と出力側にそれぞれ設けられたインピーダンス変換回路と、
上記インピーダンス変換回路と上記半導体チップの間にそれぞれ設けられ、該インピーダンス変換回路の取り付け位置を固定する位置決め手段と
を備え、上記インピーダンス変換回路としてＭＯＳコンデンサを用い、上記位置決め手段として低誘電率基板を用い、該低誘電率基板を介して上記半導体チップと上記ＭＯＳコンデンサをワイヤーで接続したことを特徴とする半導体装置。A semiconductor chip;
Impedance conversion circuits provided respectively on the input side and output side of the semiconductor chip;
Positioning means provided between the impedance conversion circuit and the semiconductor chip and fixing the mounting position of the impedance conversion circuit, a MOS capacitor is used as the impedance conversion circuit, and a low dielectric constant substrate is used as the positioning means. A semiconductor device characterized in that the semiconductor chip and the MOS capacitor are connected by a wire through the low dielectric constant substrate . 相互に並列関係に設けられた複数個の半導体チップと、
該半導体チップの入力側と出力側にそれぞれ設けられたインピーダンス変換回路と、
上記インピーダンス変換回路と上記半導体チップの間にそれぞれ設けられ、該インピーダンス変換回路の取り付け位置を固定する位置決め手段と、
上記インピーダンス変換回路に対して設けられ、該インピーダンス変換回路に入出力する電力を分配または合成する電力分配・合成手段と
を備え、上記インピーダンス変換回路としてＭＯＳコンデンサを用い、上記位置決め手段として低誘電率基板を用い、該低誘電率基板を介して上記半導体チップと上記ＭＯＳコンデンサをワイヤーで接続したことを特徴とする半導体装置。A plurality of semiconductor chips provided in parallel with each other;
Impedance conversion circuits provided respectively on the input side and output side of the semiconductor chip;
Positioning means provided between the impedance conversion circuit and the semiconductor chip, respectively, for fixing the mounting position of the impedance conversion circuit;
A power distributing / synthesizing means for distributing or synthesizing power input / output to / from the impedance converting circuit, using a MOS capacitor as the impedance converting circuit, and having a low dielectric constant as the positioning means. A semiconductor device comprising a substrate and the semiconductor chip and the MOS capacitor connected by a wire through the low dielectric constant substrate . 上記ＭＯＳコンデンサおよび上記低誘電率基板上にワイヤーボンディング用の所定の大きさのパターンを設けたことを特徴とする請求項１または２記載の半導体装置。  3. The semiconductor device according to claim 1, wherein a pattern of a predetermined size for wire bonding is provided on the MOS capacitor and the low dielectric constant substrate. 上記ＭＯＳコンデンサおよび上記低誘電率基板の厚さをほぼ同じ厚さにしたことを特徴とする請求項１〜３のいずれかに記載の半導体装置。  4. The semiconductor device according to claim 1, wherein the MOS capacitor and the low dielectric constant substrate have substantially the same thickness. 上記電力分配・合成手段は、上記インピーダンス変換回路に対応して設けられた幅広の複数個のリードと、該リードに接続された単一の外部整合回路とを有することを特徴とする請求項２記載の半導体装置。  3. The power distribution / combination means includes a plurality of wide leads provided corresponding to the impedance conversion circuit, and a single external matching circuit connected to the leads. The semiconductor device described. 上記半導体チップは奇数個であることを特徴とする請求項２または５記載の半導体装置。  6. The semiconductor device according to claim 2, wherein the number of the semiconductor chips is an odd number. 上記半導体チップはＧａＡｓＦＥＴ用チップであることを特徴とする請求項１〜６のいずれかに記載の半導体装置。  7. The semiconductor device according to claim 1, wherein the semiconductor chip is a GaAsFET chip.
JP2000037995A 2000-02-16 2000-02-16 Semiconductor device Expired - Fee Related JP3728393B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000037995A JP3728393B2 (en) 2000-02-16 2000-02-16 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000037995A JP3728393B2 (en) 2000-02-16 2000-02-16 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2001230640A JP2001230640A (en) 2001-08-24
JP3728393B2 true JP3728393B2 (en) 2005-12-21

Family

ID=18561805

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000037995A Expired - Fee Related JP3728393B2 (en) 2000-02-16 2000-02-16 Semiconductor device

Country Status (1)

Country Link
JP (1) JP3728393B2 (en)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6798295B2 (en) * 2002-12-13 2004-09-28 Cree Microwave, Inc. Single package multi-chip RF power amplifier
EP1831995B1 (en) * 2004-12-21 2013-05-29 Nxp B.V. A power device and a method for controlling a power device
JP2011171697A (en) * 2010-01-22 2011-09-01 Toshiba Corp High-frequency semiconductor device
JP6074695B2 (en) * 2012-05-25 2017-02-08 パナソニックＩｐマネジメント株式会社 High frequency amplifier circuit
JP6051814B2 (en) 2012-11-27 2016-12-27 三菱電機株式会社 High frequency equipment
JP6164722B2 (en) * 2012-12-14 2017-07-19 住友電工デバイス・イノベーション株式会社 Semiconductor device
JP6226143B2 (en) * 2013-03-27 2017-11-08 パナソニックＩｐマネジメント株式会社 Semiconductor device
US9030260B2 (en) * 2013-07-19 2015-05-12 Alcatel Lucent Dual-band high efficiency Doherty amplifiers with hybrid packaged power devices
EP3046253B1 (en) 2013-09-12 2019-01-16 Nec Corporation Doherty amplifier and transmission apparatus
US20180254747A1 (en) * 2017-03-01 2018-09-06 Sumitomo Electric Device Innovations, Inc. Doherty amplifier

Also Published As

Publication number Publication date
JP2001230640A (en) 2001-08-24

Similar Documents

Publication Publication Date Title
JP4012840B2 (en) Semiconductor device
US7129568B2 (en) Chip package and electrical connection structure between chip and substrate
US7087993B2 (en) Chip package and electrical connection structure between chip and substrate
US8885356B2 (en) Enhanced stacked microelectronic assemblies with central contacts and improved ground or power distribution
JPH09321215A (en) Package for microwave circuit
JP3728393B2 (en) Semiconductor device
US7489022B2 (en) Radio frequency over-molded leadframe package
TWI556358B (en) Semiconductor device and communication system including the same
JPS61117858A (en) Semiconductor device
JP2016208090A (en) amplifier
JP2000049282A (en) Laminated package and its laminating method
JP2007208671A (en) Package for microwave module
JP5412372B2 (en) Semiconductor mounting equipment
US11469204B2 (en) Semiconductor device
CN116566329A (en) Balun, radio frequency front end chip and radio frequency front end module
JP2007324499A (en) High frequency semiconductor device
JP2006080662A (en) Matching circuit built-in semiconductor transistor, monolithic amplifier, and multistage amplifier
JPS603781B2 (en) Assembly method of ultra-high frequency transistor device
JP2002299568A (en) Ic chip
JP2006332136A (en) High-frequency semiconductor device
TWI720717B (en) Power flat no-lead package
JP4214470B2 (en) SAW oscillator
JP3850585B2 (en) Semiconductor integrated circuit
US20240194618A1 (en) Semiconductor package
JPS63197346A (en) High-frequency semiconductor device

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050315

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050712

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050825

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050927

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051003

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091007

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091007

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101007

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111007

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121007

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131007

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees