JP3725391B2 - Video decoding system - Google Patents
Video decoding system Download PDFInfo
- Publication number
- JP3725391B2 JP3725391B2 JP2000062586A JP2000062586A JP3725391B2 JP 3725391 B2 JP3725391 B2 JP 3725391B2 JP 2000062586 A JP2000062586 A JP 2000062586A JP 2000062586 A JP2000062586 A JP 2000062586A JP 3725391 B2 JP3725391 B2 JP 3725391B2
- Authority
- JP
- Japan
- Prior art keywords
- channel
- signal
- video
- characteristic parameter
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Studio Circuits (AREA)
- Processing Of Color Television Signals (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、アナログ映像信号をデジタル映像に変換するビデオデコード・システムに関し、特に、回路規模や端子数を余り増加させずに、高速にチャンネル切り換え可能なビデオデコード・システムに関するものである。
【0002】
【従来の技術】
従来より、NTSC信号やPAL信号などのアナログ映像信号を、デジタル映像信号に変換するために、ビデオデコーダが広く用いられている。また、これらのビデオデコーダには、複数入力(チャンネル)の1つを選択してデコードするものも存在しており、チャンネルを切り換えて表示する際などに使用される。
【0003】
例えば、図8に示す表示システム101では、複数のビデオカメラ102o〜102rの出力がビデオデコーダ・チップ103に入力されると、ビデオデコーダ・チップ103において、セレクタ111が、そのうちの1つを選択して出力する。セレクタ111の出力は、アンプ112、YC分離回路113および微調整回路114を介してAD変換器115へ伝えられ、デジタル信号に変換される。これにより、ビデオデコーダ・チップ103は、デジタル映像信号として、YUV信号を出力できる。
【0004】
上記YUV信号は、ディスプレイコントローラ・チップ105へ入力され、スペースコンバータ122を介した後、ディスプレイコントローラ回路121が出力する制御信号と共に、表示装置104に出力される。
【0005】
上記スペースコンバータ122は、YUV信号をRGB信号へ変換する回路であり、以下に示ように、
YY=1.164×(Y−16) …(1)
UU=(Cr−128) …(2)
VV=(Cb−128) …(3)
R=YY+1.596×UU …(4)
G=YY−0.813×UU−0.391×VV …(5)
B=YY+2.018×VV …(6)
を演算することで、RGB信号を生成している。なお、各式(1)〜式(6)において、Y、Cr、Cbは、YUV信号で伝送される値であり、それぞれ、輝度、色差(R−Y)および色差(B−Y)を示している。また、スペースコンバータ122は、例えば、図9に示すように、上記式(1)〜式(6)の演算を行う加算器および乗算器で実現される。
【0006】
上記構成のビデオデコーダ・チップ103では、アナログ映像信号がセレクタ111で選択された後、アンプ112〜AD変換器115などのビデオデコード部へ入力される。したがって、複数チャンネルのアナログ映像信号をデコードできるにも拘らず、ビデオデコード部が1つだけでよく、回路規模や消費電力などを削減できる。
【0007】
【発明が解決しようとする課題】
しかしながら、上記構成のビデオデコーダ・チップ103では、回路規模の縮小と、高速なチャンネル切り換えとの両立が難しいという問題を生ずる。
【0008】
具体的には、上記各ビデオカメラ102は、それぞれ特性が異なっているため、的確にデコードするためには、各チャンネル毎に、明るさやコントラストあるいは色相などを調整する必要がある。したがって、上記表示システム101において、CPU106は、チャンネル切り換えタイミングになると、I2Cバス107を介して、ビデオデコーダ・チップ103内のセレクタ111へチャンネル切り換えを指示すると共に、微調整回路114へ当該チャンネルに応じた特性パラメータを設定する。
【0009】
ところが、上記I2Cバス107は、100kHzのシリアル伝送なので、特性パラメータの伝送に要する時間は、アナログ映像信号の1フィールド分よりも多くの時間がかかってしまう。この結果、各フィールド毎の切り換えなど、動的にチャンネルを切り換えることができない。
【0010】
一方、図10に示す表示システム101aのように、各チャンネルo〜r毎に、それぞれのチャンネル用の特性パラメータが予め設定されたビデオデコーダ・チップ103o〜103rを設け、セレクタ108がビデオデコーダ・チップ103o〜103rの出力の1つを選択する構成では、チャンネル切り換え毎に特性パラメータを設定する必要がないため、高速にチャンネルを切り換えることができる。ところが、この構成では、チャンネル数の分だけビデオデコーダ・チップ103が必要になるので、回路構成が複雑になると共に、製造コストが高騰しやすくなる。
【0011】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、回路規模を余り増加させずに、高速にチャンネル切り換え可能なビデオデコード・システム、並びに、スペースコンバータおよびディスプレイコントローラ・チップを実現することにある。
【0012】
【課題を解決するための手段】
本発明に係るビデオデコード・システムは、上記課題を解決するために、外部端子からの指示に応じて、複数チャンネルのアナログ映像信号の1つを選択する選択部と、上記外部端子からの指示に応じて、アナログ映像信号の明るさ、コントラストおよび色相を調整可能な微調整回路が設けられていると共に、選択されたアナログ映像信号をデジタル映像信号に変換するデコード部とを有するビデオデコーダ、並びに、上記ビデオデコーダから出力されたデジタル映像信号を色空間変換するスペースコンバータを含むディスプレイ・コントローラを有するビデオデコード・システムにおいて、上記ディスプレイ・コントローラは、上記ビデオデコーダの上記外部端子に接続されたバスの伝送速度よりも伝送速度の速いバスを介して伝送された特性パラメータを保持・出力する記憶部を備え、上記微調整回路は、予め定められた値を特性パラメータとして使用する一方、上記スペースコンバータは、上記記憶部によって保持され、現在選択しているチャンネルの特性パラメータに基づいて、上記デジタル映像信号を微調整することを特徴としている。なお、特性パラメータは、例えば、色相、コントラストあるいは明るさなど、映像信号を調整するためのパラメータである。
【0013】
また、本発明に係るビデオデコード・システムは、上記構成に加えて、上記ビデオデコーダは、ビデオデコーダ・チップであり、上記ディスプレイ・コントローラは、ディスプレイ・コントローラ・チップに設けられていることを特徴としている。
【0014】
さらに、本発明に係るビデオデコード・システムは、上記構成に加えて、上記ディスプレイ・コントローラには、上記バスを介して、上記選択部およびデコード部がチャンネル切り換えに要する時間よりも短い時間で伝送可能な伝送速度で、上記選択部が新たに選択するチャンネルの特性パラメータを受け取り、上記記憶部に設定する設定部が設けられていることを特徴としている。
【0015】
これらの構成では、チャンネル切り換え時に外部端子を介して特性パラメータが伝送されることがないため、外部端子を介する通信速度は、チャンネル切り換え時に特性パラメータを伝送する場合よりも低くてもよい。したがって、例えば、少ない端子数でのシリアル伝送でもよく、高速伝送可能な外部端子を設ける場合に比べて端子数を削減できる。
【0016】
また、例えば、チャンネル切り換え指示などのための端子が既に設けられている場合、当該端子のデータ伝送速度がチャンネル切り換え時の特性パラメータ伝送には十分ではなくても何ら支障なく上記外部端子として使用できる。したがって、これらの端子を外部端子としても使用することで、端子数を増加することなく、高速なチャンネル切り換えを実現できる。
【0017】
さらに、上記構成では、スペースコンバータがデジタル映像信号を微調整する。この場合、色空間変換時の変換式の一部を変更するだけで微調整できるので、新たに微調整用の回路を別に設ける場合に比べて、回路構成を簡略化できる。
【0018】
なお、アナログ映像信号をデジタル映像信号に変換する回路(ビデオデコーダ・チップ)と、スペースコンバータおよび記憶部とを別チップに設けた構成の場合、高速切り換え用の回路がビデオデコーダ・チップに含まれないため、高速切り換えする場合と、しない場合とで、ビデオデコーダ・チップを共用できる。この結果、デジタル回路からなるスペースコンバータおよび記憶部を追加するだけで、高速にチャンネル切り換えできる。ここで、ビデオデコーダ・チップは、アナログ回路を含み、色相や明るさ、コントラストなどを正確に出力しようとすると、デジタル回路に比べて設計が複雑になりがちである。一方、スペースコンバータは、デジタル回路からなるので、比較的設計が容易であり、しかも、表示装置が入力可能なデジタル映像信号へ色空間変換するため、新たに設計する機会が多い。したがって、両者を別チップに設けることで、システム全体を設計する際の手間を削減できる。
【0019】
【発明の実施の形態】
〔第1の実施形態〕
本発明の一実施形態について図1ないし図4に基づいて説明すると以下の通りである。すなわち、本実施形態に係る表示システム(ビデオデコード・システム)1は、例えば、監視制御装置などとして好適に使用されるものであって、図1に示すように、複数のビデオカメラ2…と、各ビデオカメラ2が出力するアナログ映像信号のうち、1チャンネルを選択してデジタル映像信号にデコードするビデオデコーダ・チップ(ビデオデコーダ)3と、ビデオデコーダ・チップ3が出力したデジタル映像信号に応じて、表示装置4を制御するディスプレイコントローラ・チップ5と、上記各部材を制御するCPU6とを備えている。これにより、例えば、CRTやTFT液晶表示装置などの表示装置4は、各ビデオカメラ2の1つが撮影した映像や、CPU6の指示する画像を表示することができる。
【0020】
本実施形態に係るビデオデコーダ・チップ3は、1チップに集積されており、各ビデオカメラ2からの入力を受け取る端子T1o〜T1rと、デコード結果を出力する端子T2と、ディスプレイコントローラ・チップ5内のI2Cマスタ回路22(後述)とI2Cバス(フィリップス社)7を介して通信する端子T3とを備えている。各端子T1〜T3のピン数は、それぞれの信号に応じて設定されており、例えば、上記アナログ映像信号が、NTSC信号やPAL信号などのコンポジット信号なので、端子T1o〜T1rのピン数は、それぞれ1本ずつに設定されている。また、本実施形態では、上記デジタル映像信号がYUV信号なので、出力端子T2のピン数は、同じ階調数のRGB信号よりも少なく設定されている。一例として、RGB信号を伝送する場合、各R成分、G成分、B成分が、それぞれ8ビットとすると、データ伝送用のピン数だけでも、24本に達する。これに対して、本実施形態では、YUV信号のY成分、Cr成分、Cb成分をそれぞれ8ビットで表現しているが、Y成分、Cr成分、Y成分、Cb性分の順番で時分割で伝送されるので、端子T2のうち、データ伝送用のピンが8本に設定されている。一方、上記I2Cバス7は、例えば、制御用のチップなど、ピン数を多く設置できないチップや、比較的低速なチップなどにも接続できるように、2本の信号線によって、100kHzの周波数でシリアル転送するように規定されている。したがって、上記端子T3のピン数は、2本である。
【0021】
また、上記ビデオデコーダ・チップ3は、各端子T1o〜T1rからの入力信号のうち、1つを選択するセレクタ(選択部)11と、セレクタ11の出力を増幅するアンプ12と、アンプ12の出力を色信号と輝度信号とに分離するYC分離回路13と、色信号および輝度信号を微調整して、明るさ、コントラストおよび色相を調整可能な微調整回路14と、微調整回路14の出力をデジタル信号に変換し、上記端子T2へ出力するAD変換器15と、上記端子T3に接続され、外部からの指示に応じて、上記セレクタ11および微調整回路14を制御するI2Cスレーブ・インターフェース16とを備えている。なお、各部材12〜15が特許請求の範囲に記載のデコード部に対応する。
【0022】
これにより、ビデオデコーダ・チップ3は、端子T1o〜T1rのうち、I2Cバス7を介して指示された端子のNTSC信号を、デジタルのYUV信号にデコードして出力できる。なお、本実施形態では、後述するように、ディスプレイコントローラ・チップ5内のスペースコンバータ22が各チャンネル毎の微調整を行う。したがって、上記微調整回路14の各パラメータは、予め定められた値に固定されている。
【0023】
一方、本実施形態に係る表示装置4は、RGB信号で駆動される装置であって、上記ディスプレイコントローラ・チップ5は、表示装置4を制御するディスプレイコントローラ回路(ディスプレイコントローラ)21と、I2Cバス7を制御するI2Cマスタ回路22とに加えて、YUV信号をRGB信号に変換するスペースコンバータ(微調整部)31を備えている。さらに、上記ディスプレイコントローラ・チップ5は、YUV信号を入力する端子(映像入力端子)T11、表示装置4の制御信号が伝送される端子T12、I2Cバス7に接続される端子T13とを備えている。
【0024】
また、上記ディスプレイコントローラ回路21およびI2Cマスタ回路22の動作は、CPU6のバス8を介して、図示しない内部レジスタへ上記CPU6から値を設定するなどして制御されており、上記ディスプレイコントローラ・チップ5には、CPU6のバス8と接続する端子(外部端子)T14も設けられている。上記バス8のデータ転送周波数は、例えば、33MHz程度など、上記I2Cバス7の数百〜数千倍に達している。なお、これらの端子T11〜T14のピン数もそれぞれの信号に合わせて設定される。
【0025】
さらに、本実施形態では、上記スペースコンバータ31が各チャンネル毎の上記特性パラメータに基づいて調整されたRGB信号を出力するように構成されており、上記ディスプレイコントローラ・チップ5には、現在選択しているチャンネルの特性パラメータを保持・出力する微調整データ用レジスタ(記憶部;設定部)32が設けられている。
【0026】
上記微調整データ用レジスタ32は、例えば、図2に示すように、上記端子T14を介してCPU6のバス8に接続され、各特性パラメータCONTADJ、BRITADJ、HUECRADJおよびHUECBADJをそれぞれ格納するレジスタ41〜44を備えている。これにより、CPU6は、レジスタ41(42〜44)に定められたアドレスへ、特性パラメータCONTADJ(BRITADJ、HUECRADJ、HUECBADJ)の値を出力することで、各レジスタ41(42〜44)にそれぞれの特性パラメータを設定できる。また、各レジスタ41〜44は、新たな値が書き込まれるまでの間、設定された値を保持し、スペースコンバータ31へ出力し続けることができる。なお、CPU6との接続端子T14は、レジスタ41〜44、上記ディスプレイコントローラ回路21およびI2Cマスタ回路22で共用されているので、レジスタ41〜44がCPU6のバスを介して高速接続されているにも拘らず、ディスプレイコントローラ・チップ5のピン数は、増加していない。
【0027】
一方、スペースコンバータ31は、以下の式(7)〜式(12)に示すように、
YY’=1.164×(Y−16)×(1+CONTADJ)
+BRITADJ …(7)
UU’=(Cr−128)+HUECRADJ …(8)
VV’=(Cb−128)+HUECBADJ …(9)
R=YY’+1.596×UU’ …(10)
G=YY’−0.813×UU’−0.391×VV’ …(11)
B=YY’+2.018×VV’ …(12)
従来の変換式(1)〜(6)の値YY、UU、VVに代えて、各特性パラメータで補正した後の値YY’、UU’、VV’に基づいて、R、G、B成分を算出する。
【0028】
例えば、本実施形態に係るスペースコンバータ31は、図3に示すように、信号Yに値”−16”を加算する加算器51と、加算器51の出力に値”1.164”を乗算して、信号YYを生成する乗算器52とを備えている。また、信号Crに値”−128”を加算して、信号UUを生成する加算器53と、信号Cbに値”−128”を加算して、信号VVを生成する加算器54とが設けられている。
【0029】
さらに、本実施形態では、上記信号YYに信号CONTADJを乗算する乗算器61と、乗算結果に信号BRITADJを加算して、信号YY’を生成する加算器62と、上記信号UUに信号HUECRADJを加算して、信号UU’を生成する加算器63と、上記信号VVに信号HUECBADJを加算して、信号VV’を生成する加算器64とが設けられている。これにより、各特性パラメータで補正した後の信号YY’、VV’およびUU’を生成できる。なお、これら補正用の信号CONTADJ、BRITADJ、HUECRADJおよびHUECBADJは、上記各レジスタ41ないし44から、それぞれ与えられる。
【0030】
また、上記スペースコンバータ31には、信号UU’に値”1.596”を乗算する乗算器71と、乗算結果に上記YY’信号を加算して、信号Rを生成する加算器72と、信号UU’に値”−0.813”を乗算する乗算器73と、乗算結果に信号YY’を加算する加算器74と、上記信号VV’に値”−0.391”を乗算する乗算器75と、上記加算器74の出力および乗算器75の出力を加算して、信号Gを出力する加算器76と、上記信号VV’に値”2.018”を乗算する乗算器77と、乗算結果に上記信号YY’を加算して、信号Bを出力する加算器78とを備えている。
【0031】
この結果、スペースコンバータ31は、各特性パラメータで補正されたRGB信号を、表示装置4へ出力できる。なお、上記各信号Cr、CbおよびY、並びに、各特性パラメータは、デジタル値であり、上記各加算器および乗算器は、デジタル加算器あるいはデジタル乗算器によって実現されている。また、各デジタル加算器(62…)は、出力値が所定の範囲を超えないように、それぞれシーリング処理しており、出力値が上方に超えた場合は、上限値、下方に超えた場合は、下限値を出力する。
【0032】
具体的には、図4に示すように、入出力値が8ビットで、図3に示す加算器62の場合を例にして説明すると、8ビットのキャリー付き加算器81は、それぞれ8ビットの信号X1(乗算器61の出力信号)と信号X2(信号BRITADJ)とをデジタル加算して、8ビットのデジタル値Qを出力すると共に、桁溢れが発生すると、キャリー信号Cを出力できる。また、上記デジタル値Qは、ANDゲート82およびORゲート83を介して出力される。一方、ANDゲート82には、ゲート信号として、信号X2の最上位ビット(符号ビット)と、上記キャリー信号Cとの排他的論理和の否定が、XNOR回路84によって印加されている。また、上記ORゲート83のゲート信号は、AND回路85が、上記キャリー信号Cと、NOT回路86による上記最上位ビットの否定との論理積を演算することで作成される。
【0033】
ここで、明るさを示す信号Y(YY、YY’)は、正の値なので、8ビットで表現した場合、表現可能な範囲は、”0”〜”255”である。一方、信号BRITADJの範囲が”−64”〜”+63”とすると、両者の加算結果は、”−64”〜”318”の範囲となり、8ビットでは表現できない。なお、加算結果が”0”より小さい場合や”255”より大きい場合、キャリー信号Cを省いたデジタル値Qだけでは、例えば、”256”〜”318”の範囲が”1”〜”63”の範囲のように、”255”以下の値と連続しなくなるなどの不具合が発生する。
ところが、上記構成では、信号X2が正で、桁溢れが発生した場合、すなわち、加算結果が”255”よりも大きい場合、ORゲート83は、デジタル値Qに拘らず、出力の全ビットを”1”に設定する。これにより、加算結果が”255”を超えると、出力値YY’は、上限値(255)に固定される。これとは逆に、信号X2が負で、桁溢れが発生しない場合、すなわち、加算結果が”0”よりも小さい場合、ANDゲート82は、デジタル値Qに拘らず、出力の全ビットを”0”に設定する。これにより、加算結果が”0”を下回る場合、出力値YY’は、下限値”0”に固定される。このように、各デジタル加算器(62…)は、シーリング処理しており、演算結果を上限値から下限値までの範囲に保つことができる。
【0034】
上記構成において、チャンネルを切り換える際の動作について説明すると以下のとおりである。すなわち、チャンネル切り換えタイミングになると、CPU6は、バス8、ディスプレイコントローラ・チップ5内のI2Cマスタ回路22、I2Cバス7を介して、ビデオデコーダ・チップ3へチャンネル切り換えを指示する。一方、ビデオデコーダ・チップ3内のI2Cスレーブ・インターフェース16は、当該指示に基づいて、セレクタ11を切り換える。これにより、各ビデオカメラ2の出力のうち、セレクタ11で選択されたチャンネルのアナログ映像信号が、アンプ12、YC分離回路13および微調整回路14を介して、AD変換器15へ入力され、当該チャンネルのデジタル映像信号がビデオデコーダ・チップ3から出力される。
【0035】
また、チャンネル切り換え時において、CPU6は、選択するチャンネルに応じた特性パラメータCONTADJ、BRITADJ、HUECRADJおよびHUECBADJを、バス8を介し、微調整データ用レジスタ32のレジスタ41〜44へ書き込む。これにより、スペースコンバータ31は、ビデオデコーダ・チップ3の出力するYUV信号を、選択するチャンネルに応じた特性パラメータで調整しながら、RGB信号に変換できる。
【0036】
チャンネルの切り換えタイミング毎に、ビデオデコーダ・チップ3へのチャンネル切り換え指示、並びに、微調整データ用レジスタ32への特性パラメータ書き込みは繰り返される。これにより、表示システム1は、各チャンネルを順次切り換え、各チャンネルの特性パラメータで補正された画像、すなわち、被写体場面の状況によって、明るさや色相が調整され、より判り易い画像を表示装置4に表示できる。
【0037】
ここで、本実施形態では、スペースコンバータ31が特性パラメータに応じて画像を調整しており、上記微調整回路14は、特性パラメータを固定値で使用している。したがって、従来とは異なり、チャンネル切り換え時にI2Cバス7を介して特性パラメータを伝送する必要がない。この結果、チャンネル切り換え時にI2Cバス7を介して伝送されるデータを、チャンネル切り換え指示のみに削減できる。この場合、例えば、選択するチャンネルを指定する場合でも、選択するチャンネル(例えば、4チャンネルのとき2ビット)と、指定チャンネルへの切り換えコマンドとのみを伝送すればよい。したがって、頻繁にチャンネル切り換えが指示される場合でも、ビデオデコーダ・チップ3は、何ら支障なく、チャンネルを切り換えることができる。
【0038】
一方、特性パラメータは、それぞれが8ビットの値としても、合計32ビット程度に過ぎず、I2Cバス7よりも数百倍から数千倍も速いバス8を介して伝送される。したがって、CPU6は、I2Cバス7を介してチャンネル切り換え指示が伝送される期間内に、各レジスタ41〜44の値を設定でき、ディスプレイコントローラ・チップ5は、ビデオデコーダ・チップ3が、新たなチャンネルのYUV信号を出力した時点から、当該チャンネルに応じた特性パラメータで調整したRGB信号を出力できる。
【0039】
この結果、表示システム1は、アンプ12ないしAD変換器15などのビデオデコード部が1つしか設けられていないにも拘らず、チャンネル切り換え毎にI2Cバス7を介して特性パラメータを伝送する従来技術よりも高速に、チャンネルを切り換えることができる。
【0040】
また、上記構成では、スペースコンバータ31が微調整しているので、ビデオデコーダ・チップ3と、高速切り換えを必要としないビデオデコーダ・チップとを同一構成にできる。したがって、アナログ回路を含み、色相や明るさ、コントラストなどを正確に出力しようとすると、デジタル回路に比べて設計が複雑になりがちなビデオデコーダ・チップ3を再設計する必要がなく、比較的設計しやすいデジタル回路を設計するだけでよい。この結果、表示システム1を設計する際の手間を削減できる。
【0041】
なお、上記構成では、チャンネル切り換え毎に、特性パラメータは、例えば、CPU6に直結するバス8など、伝送路の延長が制限される高速なバスを介して伝送されている。ところが、上記構成では、スペースコンバータ31が微調整しているため、ビデオデコーダ・チップ3へ特性パラメータを伝送する必要がない。したがって、高速なバスで特性パラメータを伝送しても、上記制限に限定されずに、ビデオデコーダ・チップ3を配置することができる。
【0042】
〔第2の実施形態〕
上記第1の実施形態では、チャンネル切り換え毎にレジスタ41〜44へ特性パラメータを設定する場合について説明した。これに対して、本実施形態では、各チャンネル毎の特性パラメータを予め格納しておく構成について説明する。
【0043】
具体的には、本実施形態に係るディスプレイコントローラ・チップ5aは、図1に示す微調整データ用レジスタ32に代えて、図5に示す微調整データ用レジスタ(記憶部;設定部)33を備えている。当該微調整データ用レジスタ33では、各レジスタ41〜44が、チャンネルに対応した数(この場合は4組)だけ設けられており、例えば、チャンネルoに対応するレジスタ41o〜44oは、チャンネルoの各特性パラメータを格納し、出力することができる。なお、以下では、説明の便宜上、それぞれの組を、レジスタ組32o〜32rと称し、チャンネルに対応する英小文字を付して区別する。
【0044】
さらに、上記微調整データ用レジスタ33には、選択すべきチャンネルを示す信号SELを出力するセレクトレジスタ45と、信号SELに基づいて、各レジスタ組32o〜32rの出力のうちの1つを選択し、特性パラメータを示す信号CONTADJ、BRITADJ、HUECRADJおよびHUECBADJとして出力するセレクタ46とが設けられている。上記セレクトレジスタ45も、端子T14およびバス8を介してCPU6に接続されており、CPU6が予め定められたアドレスへチャンネルを示す値を出力して、セレクトレジスタ45に値を設定すると、当該値に応じた信号SELを出力し続けることができる。
【0045】
上記構成では、チャンネル切り換えに先立って、CPU6は、各レジスタ組32o〜32rの各レジスタ41o〜44rへ、それぞれのチャンネルに応じた特性パラメータを設定する。その後、チャンネル切り換えタイミングになると、CPU6は、選択すべきチャンネルに応じて、セレクトレジスタ45の値を書き換える。これにより、セレクタ46は、各レジスタ組32o〜32rの出力のうち、選択したチャンネルに対応する出力を、特性パラメータとして出力する。例えば、チャンネルqが選択される場合、セレクトレジスタ45には、チャンネルqを示す値が格納され、セレクタ46は、チャンネルqに対応するレジスタ組32qの出力を出力する。この結果、ディスプレイコントローラ・チップ5aは、第1の実施形態と同様に、当該チャンネルに応じた特性パラメータで調整されたRGB信号を出力できる。
【0046】
当該構成では、チャンネルを切り換える際、第1の実施形態とは異なり、ディスプレイコントローラ・チップ5aへ特性パラメータが伝送されず、切り換え指示のみが伝送される。したがって、バス8のデータ転送速度が遅くても、高速にチャンネルを切り換えることができる。また、データ量が少ないので、チャンネル切り換え時におけるCPU6やバス8の占有時間も抑えることができる。
【0047】
例えば、第1の実施形態において、各レジスタ41〜44へ値を設定する際、それぞれ、1クロックずつ必要だとすると、合計4クロック必要になる。なお、例えば、レジスタ41〜44のビット幅が大きい場合など、それぞれを1クロックで設定できない場合には、設定に要する時間は、益々増加する。ところが、第2の実施形態では、チャンネル切り換え時には、セレクトレジスタ45のみを設定すればよく、1クロックで切り換えできる。
【0048】
なお、上記第1および第2の実施形態では、スペースコンバータ31がディスプレイコントローラ・チップ5内に設けられている場合を例にして説明したが、これに限るものではない。高速バスを有するチップ内に設けられていれば、同様の効果が得られる。
【0049】
ただし、ディスプレイコントローラ・チップ5は、動作をCPU6でリアルタイムに制御するため、ビデオデコーダ・チップ3よりも高速なI/O用のバスを備えていることが多い。したがって、当該I/O用のバスを共用することで、新たなピンを設けることなく、微調整データ用レジスタ32(33)に値を設定できる。さらに、YUV信号の方がRGB信号に比べて伝送に必要なピン数が少ないので、特に、ピン数の削減が必要なディスプレイコントローラ・チップ5は、表示装置4に合わせてRGB信号を出力する場合であっても、スペースコンバータを備え、入力されたYUV信号をRGB信号に変換する。また、RGB信号入力とYUV信号入力との双方を受け付けるため、ディスプレイコントローラ・チップ5がスペースコンバータを備えていることもある。このように、ディスプレイコントローラ・チップ5には、スペースコンバータが設けられていることが多いため、図3に示す部材61〜64を追加するだけで、スペースコンバータ31を実現できる。これらの結果、微調整可能なスペースコンバータ31は、ディスプレイコントローラ・チップ5内に設けられている方が望ましい。
【0050】
〔第3の実施形態〕
ところで、上記第2の実施形態のように、チャンネル毎の特性パラメータが格納されるレジスタ組32o〜32rを設けた場合、チャンネル切り換え時には、微調整データ用レジスタ33へ切り換え指示のみを送ればよい。したがって、微調整データ用レジスタ33がI2Cバス7のように低速なバスを介して接続されていても、高速にチャンネルを切り換えることができる。
【0051】
具体的には、本実施形態に係る表示システム1bでは、第2の実施形態とは異なり、図6に示すように、微調整データ用レジスタ33がビデオデコーダ・チップ3b内に設けられている。また、各レジスタ組32o〜32rおよびセレクトレジスタ45には、バス8に代えて、I2Cスレーブ・インターフェース16を介して、特性パラメータや選択チャンネルの値が入力される。さらに、セレクタ46の出力は、微調整回路14へ入力されており、微調整回路14は、微調整データ用レジスタ33が出力する特性パラメータに応じて、YC分離回路13の出力信号を微調整する。
【0052】
なお、本実施形態では、端子T3が外部端子に対応し、微調整回路14が微調整部に、I2Cスレーブ・インターフェース16が設定部にそれぞれ対応する。また、ディスプレイコントローラ・チップ5bでは、微調整データ用レジスタ33が省略されると共に、スペースコンバータ31に代えて、調整機能を持たないスペースコンバータ31bが設けられている。なお、当該スペースコンバータ31bは、例えば、図3に示すスペースコンバータ31から、部材61〜64を省略し、信号YY’、UU’およびVV’に代えて、信号YY、UUおよびVVを部材71・73・75・77へ入力することで実現できる。
【0053】
上記構成において、CPU6は、チャンネル切り換えに先立って、バス8、I2Cマスタ回路22、I2Cバス7、I2Cスレーブ・インターフェース16を介し、ビデオデコーダ・チップ3b内の各レジスタ組32o〜32rへ、チャンネル毎の特性パラメータを設定する。
【0054】
設定後、チャンネル切り換えタイミングになると、CPU6は、上記バス8〜I2Cバス7を介して、チャンネル切り換えを指示し、I2Cスレーブ・インターフェース16は、セレクタ11および図5に示すセレクトレジスタ45に、選択チャンネルを指示する。この結果、ビデオデコーダ・チップ3bは、選択されたチャンネルに応じた特性パラメータで調整されたYUV信号を出力できる。
【0055】
ここで、上述したように、I2Cバス7は、低速であり、各特性パラメータの設定には、時間がかかる。ところが、本実施形態では、第2の実施形態と同様、チャンネル切り換えが繰り返されるよりも前に、各レジスタ組32o〜32rへ、各チャンネルの特性パラメータが格納される。したがって、セレクトレジスタ45に値を設定するだけで、微調整データ用レジスタ33は、新たなチャンネルの特性パラメータを出力できる。
【0056】
このように、本実施形態では、チャンネル切り換え時に、ビデオデコーダ・チップ3bへ伝送されるデータが、チャンネル切り換え指示のみに抑えられているので、ビデオデコーダ・チップ3bがI2Cバス7のように低速なバスしか備えていないにも拘らず、第1および第2の実施形態と同様、高速にチャンネルを切り換えることができる。
【0057】
なお、本実施形態では、ビデオデコーダ・チップ3bが高速にチャンネル切り換えできるように構成されており、スペースコンバータ31が微調整する必要がない。したがって、例えば、図9と同様の構成、すなわち、図3に示す部材61〜64を削除した構成など、微調整しないスペースコンバータ31を使用したり、スペースコンバータ31自体を用いず、直接、YUV信号で表示装置4を制御する表示システムにも使用することができる。
【0058】
〔第4の実施形態〕
ところで、第3の実施形態では、ビデオデコーダ・チップ3内に微調整データ用レジスタ33を設け、低速なI2Cバス7でも、高速にチャンネル切り換えできる場合について説明したが、ビデオデコーダ・チップ3のピン数に余裕があり、バス8や他の高速バスを設置できれば、当該バスを介することで、チャンネルを高速に切り換えることができる。
【0059】
具体的には、本実施形態に係る表示システム1cは、例えば、図7に示すように、図6に示す微調整データ用レジスタ33に代えて、図1と同様の微調整データ用レジスタ32を備えている。また、I2Cスレーブ・インターフェース16に代えて、バス8と接続するための高速バス・インターフェース(設定部)17が設けられ、これに伴って、端子T3に代えて、ディスプレイコントローラ・チップ5の端子T14と同様の端子(外部端子)T4が設けられている。また、ディスプレイコントローラ・チップ5cからは、I2Cマスタ回路22も省略されている。
【0060】
上記構成では、チャンネル切り換えタイミングになると、CPU6は、バス8・高速バス・インターフェース17を介して、セレクタ11へチャンネル切り換えを指示すると共に、新たなチャンネル用の特性パラメータを微調整データ用レジスタ32に格納する。さらに、微調整回路14は、微調整データ用レジスタ32からの特性パラメータに基づいて、YC分離回路13の出力を微調整して、AD変換器15へ出力する。これにより、表示システム1cは、各チャンネルを順次切り換え、各チャンネルの特性パラメータで補正された画像、すなわち、被写体場面の状況によって、明るさや色相が調整され、より判り易い画像を表示装置4に表示できる。
【0061】
ここで、チャンネルを切り換える際には、1フレーム毎や1フィールド毎に切り換える場合であっても、アンプ12〜AD変換器15を含むデコード部が、アナログ映像信号の同期を補足するまでに、ある程度の時間が必要になる。また、各チャンネルのアナログ映像信号間で、互いに同期が取れていたとしても、前のチャンネルの1フレーム分の画素データの伝送を完了してから、次のチャンネルの1フレーム分の画素データの伝送を開始するまでには、例えば、垂直帰線消去期間など、画素データを伝送しない期間が設けられている。一例として、NTSC信号の場合、垂直帰線消去期間は、20H(水平周期)、すなわち、約1.27msに設定される。
【0062】
一方、本実施形態では、第2および第3の実施形態とは異なり、チャンネル切り換え毎に特性パラメータが伝送されているが、当該特性パラメータは、第1の実施形態と同様、I2Cバス7よりも数百倍から数千倍も速いバス8を介して伝送される。したがって、高速バス・インターフェース17は、上記デコード部がチャンネルの切り換えに要する時間、すなわち、前のチャンネルの画素データのデコードを終了してから、次のチャンネルの画素データのデコードを開始するまでの時間に、上記微調整データ用レジスタ32へ次のチャンネル用の特性パラメータを格納できる。この結果、ビデオデコーダ・チップ3cは、チャンネル切り換えが1フレーム毎や1フィールド毎など、非常に高速な場合であっても、新たなチャンネルのYUV信号を出力する時点から、当該チャンネルに応じた特性パラメータで調整したYUV信号を出力できる。
【0063】
なお、上記では、高速なバスとして、CPU6のバス8を例にして説明したが、これに限るものではない。上記デコード部がチャンネル切り換えに要する時間よりも短い期間で、特性パラメータを設定可能な速度のバスであれば、同様の効果が得られる。ただし、高速バスとして、CPU6のバス8やメモリのバスなどを採用すれば、十分に高速な伝送速度を確保できるが、ビデオデコーダ・チップ3cに増設するピン数が多くなってしまう。一方、例えば、アドレスやデータなどを時分割で伝送するバスを開発するなどして、ピン数が少なく、チャンネル切り換えに十分な速度のバスを新たに開発すると、設置可能なピン数が制限されがちなビデオデコーダ・チップにも設置できるが、図1に示すI2Cマスタ回路22のように、当該バスと接続するための回路を、CPUやディスプレイコントローラ・チップなど、特性パラメータを送出する側にも用意する必要がある。
【0064】
したがって、ビデオデコーダ・チップに設置可能なピン数が制限されている場合には、第1〜第2の実施形態のように、例えば、ディスプレイコントローラ・チップ5など、ビデオデコーダ・チップ3とは別のチップに、高速バスを設けたり、第3の実施形態のように、ビデオデコーダ・チップ3内に各チャンネル用の特性パラメータを格納する微調整データ用レジスタ33を設ける方が好ましい。
【0065】
以上のように、上記各実施形態のいずれかに係るビデオデコード・システムは、複数チャンネルのアナログ映像信号の1つをデジタル映像信号に変換するビデオデコード・システムにおいて、各チャンネル毎に設けられ、それぞれの特性パラメータを記憶する記憶部と、外部端子を介して、各チャンネルの特性パラメータを受け取り、上記記憶部に格納する設定部と、選択されたチャンネル(選択チャンネル)に対応する特性パラメータを上記記憶部から読み出し、当該特性パラメータに基づいて、上記アナログ映像信号またはデジタル映像信号を微調整する微調整部とを備えていることを特徴としている。なお、特性パラメータは、例えば、色相、コントラストあるいは明るさなど、映像信号を調整するためのパラメータである。
【0066】
上記構成において、設定部は、チャンネル切り換えに先立って、外部端子を介して、各チャンネルの特性パラメータを受け取り、記憶部に格納する。一方、チャンネル切り換え時には、微調整部が、選択チャンネルに応じた特性パラメータを記憶部から読み出して、映像信号を調整する。これにより、被写体場面の状況により明るさや色相を調整でき、より判り易い映像信号を出力できる
当該構成では、微調整部が記憶部に格納された特性パラメータに基づいて映像信号を微調整するので、チャンネル切り換え時に、外部端子を介して、特性パラメータを伝送することなしに、特性パラメータをチャンネル毎に切り換えることができる。この結果、チャンネル切り換え毎に外部端子を介して特性パラメータを伝送する場合よりも、チャンネル切り換え速度を向上でき、動的なチャンネル切り換えを実現できる。
【0067】
加えて、チャンネル切り換え時に特性パラメータが伝送されないため、外部端子を介する通信速度は、チャンネル切り換え時に特性パラメータを伝送する場合よりも低くてもよい。したがって、例えば、少ない端子数でのシリアル伝送でもよく、高速伝送可能な外部端子を設ける場合に比べて端子数を削減できる。
【0068】
なお、例えば、チャンネル切り換え指示などのための端子が既に設けられている場合、当該端子のデータ伝送速度がチャンネル切り換え時の特性パラメータ伝送には十分ではなくても何ら支障なく上記外部端子として使用できる。したがって、これらの端子を外部端子としても使用することで、端子数を増加することなく、高速なチャンネル切り換えを実現できる。
【0069】
さらに、上記各実施形態のいずれかに係るビデオデコード・システムは、上記構成において、上記微調整部は、デジタル映像信号を色空間変換するスペースコンバータであることを特徴としている。
【0070】
上記構成では、スペースコンバータがデジタル映像信号を微調整する。この場合、色空間変換時の変換式の一部を変更するだけで微調整できるので、新たに微調整用の回路を別に設ける場合に比べて、回路構成を簡略化できる。
【0071】
なお、アナログ映像信号をデジタル映像信号に変換する回路(ビデオデコーダ・チップ)と、スペースコンバータおよび記憶部とを別チップに設けた構成の場合、高速切り換え用の回路がビデオデコーダ・チップに含まれないため、高速切り換えする場合と、しない場合とで、ビデオデコーダ・チップを共用できる。この結果、デジタル回路からなるスペースコンバータおよび記憶部を追加するだけで、高速にチャンネル切り換えできる。ここで、ビデオデコーダ・チップは、アナログ回路を含み、色相や明るさ、コントラストなどを正確に出力しようとすると、デジタル回路に比べて設計が複雑になりがちである。一方、スペースコンバータは、デジタル回路からなるので、比較的設計が容易であり、しかも、表示装置が入力可能なデジタル映像信号へ色空間変換するため、新たに設計する機会が多い。したがって、両者を別チップに設けることで、システム全体を設計する際の手間を削減できる。
【0072】
また、上記各実施形態のいずれかに係るビデオデコード・システムは、上記構成において、上記ビデオデコード・システムは、1チップ(ビデオデコーダ・チップ)に集積されており、上記外部端子からの指示に応じて、複数チャンネルのアナログ映像信号の1つを選択する選択部と、選択されたアナログ映像信号をデジタル映像信号に変換するデコード部とを備えていることを特徴としている。
【0073】
上記構成では、ビデオデコーダ・チップ内に選択部が設けられており、上記外部端子が、特性パラメータ設定とチャンネル選択との双方に兼用されている。したがって、端子数を増加させることなく、高速にチャンネル切り換えできる。
【0074】
また、上記各実施形態のいずれかに係るビデオデコード・システムは、上記課題を解決するために、複数チャンネルのアナログ映像信号の1つを選択する選択部と、選択されたアナログ映像信号をデジタル映像信号に変換するデコード部とを有するビデオデコード・システムにおいて、外部端子を介して入力された特性パラメータを保持する記憶部と、当該記憶部が保持する特性パラメータに応じて、上記デジタル映像信号を微調整する微調整部と、上記外部端子を介して、上記選択部およびデコード部がチャンネル切り換えに要する時間よりも短い時間で伝送可能な伝送速度で、上記選択部が新たに選択するチャンネルの特性パラメータを受け取り、上記記憶部に設定する設定部とを備えていることを特徴としている。なお、チャンネル切り換えに要する時間は、デコード部が前のチャンネルの1 フレーム分のデジタル映像信号出力を完了してから、次のチャンネルの1フレーム分のデジタル映像信号出力を開始するまでの期間である。
【0075】
上記構成では、チャンネル切り換え時において、選択部が新たなチャンネルを選択し、デコード部が当該チャンネルのアナログ映像信号をデジタル映像信号に変換する。その際、上記設定部は、外部端子を介した高速データ転送によって、選択部およびデコード部によるチャンネル切り換え時間よりも短い時間で、新たなチャンネルの特性パラメータを記憶部に格納し、微調整部が当該特性パラメータに応じて映像信号を調整する。これにより、チャンネル毎の特性パラメータに応じて映像信号が微調整されているにも拘らず、何ら支障なく、チャンネルを切り換えることができ、動的なチャンネル切り換えを実現できる。
【0076】
また、上記ビデオデコード・システムでは、選択部を設けることによって、選択部や記憶部あるいは設定部など、他の部材に比べて、比較的回路規模の大きなデコード部が複数チャンネル間で共有されている。これらの結果、被写体場面の状況により明るさや色相を調整でき、より判り易い映像信号を出力できるにも拘らず、動的なチャンネル切り換え可能で、しかも、各チャンネル毎にデコード部を持つ場合よりも回路規模が小さなビデオデコード・システムを実現できる。
【0077】
一方、上記各実施形態のいずれかに係るスペースコンバータは、上記課題を解決するために、複数チャンネルのアナログ映像信号の1つをデジタル映像信号に変換するビデオデコーダから、映像入力端子を介してデジタル映像信号を受け取り、当該デジタル映像信号を色空間変換するスペースコンバータにおいて、各チャンネル毎に設けられ、それぞれの特性パラメータを記憶する記憶部と、外部端子を介して、各チャンネルの特性パラメータを受け取り、上記記憶部に格納する設定部と、選択されたチャンネルに対応する特性パラメータを上記記憶部から読み出し、当該特性パラメータに基づいて、上記デジタル映像信号を微調整する微調整部とを備えていることを特徴としている。
【0078】
上記構成では、スペースコンバータの映像入力端子へデジタル映像信号を供給するビデオデコーダとスペースコンバータとによって、上述のビデオデコード・システムが実現される。この結果、上記ビデオデコード・システムと同様、端子数を増加させることなく、高速にチャンネル切り換えできる。また、スペースコンバータとビデオデコーダとが分けられているので、ビデオデコーダに比べて設計が容易で設計の機会が多いスペースコンバータのみを設計するだけで、システムを構成できる。この結果、システムを設計する際の手間を削減できる。
【0079】
一方、上記各実施形態のいずれかに係るスペースコンバータは、上記課題を解決するために、複数チャンネルのアナログ映像信号の1つをデジタル映像信号に変換するビデオデコーダから、映像入力端子を介してデジタル映像信号を受け取り、当該デジタル映像信号を色空間変換するスペースコンバータにおいて、外部端子を介して入力された特性パラメータを保持する記憶部と、当該記憶部が保持する特性パラメータに応じて、上記デジタル映像信号を微調整する微調整部と、上記外部端子を介して、上記ビデオデコーダがチャンネル切り換えに要する時間よりも短い時間で伝送可能な伝送速度で、上記ビデオデコーダが新たに選択するチャンネルの特性パラメータを受け取り、上記記憶部に設定する設定部とを備えていることを特徴としている。
【0080】
上記構成によれば、上述のビデオデコード・システムと同様、設定部がビデオデコーダによるチャンネル切り換え時間よりも短い時間で、新たなチャンネルの特性パラメータを記憶部に格納し、微調整部が当該特性パラメータに応じて映像信号を調整する。これにより、チャンネル毎の特性パラメータに応じて、映像信号が微調整されているにも拘らず、 何ら支障なく、チャンネルを切り換えることができ、動的なチャンネル切り換えを実現できる。また、スペースコンバータに微調整部が設けられているので、チャンネル毎に映像信号が微調整されているにも拘らず、ビデオデコーダは、いずれのチャンネルでも同じ映像信号を出力すればよい。これらの結果、被写体場面の状況により明るさや色相を調整でき、より判り易い映像信号を出力できるにも拘らず、動的なチャンネル切り換え可能で、しかも、各チャンネル毎にデコード部を持つ場合よりも回路規模が小さなビデオデコード・システムを実現できる。
【0081】
加えて、上述のスペースコンバータと同様、スペースコンバータとビデオデコーダとが分けられているので、ビデオデコーダに比べて設計が容易で設計の機会が多いスペースコンバータのみを設計するだけで、システムを構成できる。この結果、システムを設計する際の手間を削減できる。
【0082】
さらに、上記各実施形態のいずれかに係るディスプレイコントローラ・チップは、上記課題を解決するために、複数チャンネルのアナログ映像信号の1つをデジタル映像信号に変換するビデオデコーダから、映像入力端子を介してデジタル映像信号を受け取り、当該デジタル映像信号を色空間変換するスペースコンバータと、外部端子からの指示に応じて、上記スペースコンバータの出力が印加される表示装置を制御するディスプレイコントローラとを有するディスプレイコントローラ・チップにおいて、上記外部端子を介して入力された特性パラメータを保持する記憶部を備え、上記スペースコンバータは、当該記憶部が保持する特性パラメータに応じて、上記デジタル映像信号を微調整することを特徴としている。
【0083】
上記構成において、チャンネルを切り換える際、ディスプレイコントローラと共用される外部端子を介して特性パラメータが記憶部に格納され、微調整部は、当該特性パラメータに基づいてデジタル映像信号を微調整する。ここで、ディスプレイコントローラには、表示装置の表示を制御するために、高速なアクセスが不可欠であり、例えば、CPUのバスに直結可能に形成するなどして、外部端子のデータ転送速度も、1フィールド毎に特性パラメータを転送するには十分な程度に高く設定されている。したがって、チャンネル切り換え毎に外部端子を介して伝送したとしても、何ら支障なく、特性パラメータを設定できる。また、上記外部端子は、ディスプレイコントローラの制御と記憶部への設定との双方に共用されているので、チャンネル毎に特性パラメータを設定できるにも拘らず、端子数が増加しない。これらの結果、端子数を増加させることなく、高速にチャンネル切り換えできる。
【0084】
【発明の効果】
本発明に係るビデオデコード・システムは、以上のように、外部端子からの指示に応じて、複数チャンネルのアナログ映像信号の1つを選択する選択部と、上記外部端子からの指示に応じて、アナログ映像信号の明るさ、コントラストおよび色相を調整可能な微調整回路が設けられていると共に、選択されたアナログ映像信号をデジタル映像信号に変換するデコード部とを有するビデオデコーダ、並びに、上記ビデオデコーダから出力されたデジタル映像信号を色空間変換するスペースコンバータを含むディスプレイ・コントローラを有するビデオデコード・システムにおいて、上記ディスプレイ・コントローラは、上記ビデオデコーダの上記外部端子に接続されたバスの伝送速度よりも伝送速度の速いバスを介して伝送された特性パラメータを保持・出力する記憶部を備え、上記微調整回路は、予め定められた値を特性パラメータとして使用する一方、上記スペースコンバータは、上記記憶部によって保持され、現在選択しているチャンネルの特性パラメータに基づいて、上記デジタル映像信号を微調整する構成である。
【0085】
また、本発明に係るビデオデコード・システムは、上記構成に加えて、上記ビデオデコーダは、ビデオデコーダ・チップであり、上記ディスプレイ・コントローラは、ディスプ レイ・コントローラ・チップに設けられている構成である。
【0086】
さらに、上記ディスプレイ・コントローラには、上記バスを介して、上記選択部およびデコード部がチャンネル切り換えに要する時間よりも短い時間で伝送可能な伝送速度で、上記選択部が新たに選択するチャンネルの特性パラメータを受け取り、上記記憶部に設定する設定部が設けられている構成である。
【0087】
これらの構成では、チャンネル切り換え時に、外部端子を介して、特性パラメータを伝送することなしに、特性パラメータをチャンネル毎に切り換えることができる。この結果、チャンネル切り換え毎に外部端子を介して特性パラメータを伝送する場合に比べて、端子数の削減と高速なチャンネル切り換えとを両立できるという効果を奏する。
【0088】
また、当該構成では、スペースコンバータがデジタル映像信号を微調整する。この場合、色空間変換時の変換式の一部を変更するだけで微調整できるので、新たに微調整用の回路を別に設ける場合に比べて、回路構成を簡略化できるという効果を奏する。
【図面の簡単な説明】
【図1】 本発明の一実施形態を示すものであり、表示システムの要部構成を示すブロック図である。
【図2】 上記表示システムにおいて、微調整データ用レジスタの構成例を示すブロック図である。
【図3】 上記表示システムにおいて、スペースコンバータの構成例を示すブロック図である。
【図4】 上記スペースコンバータにおいて、加算器の構成例を示す回路図である。
【図5】 本発明の他の実施形態を示すものであり、微調整データ用レジスタの他の構成例を示すブロック図である。
【図6】 本発明のさらに他の実施形態を示すものであり、表示システムの要部構成を示すブロック図である。
【図7】 本発明のまた別の実施形態を示すものであり、表示システムの要部構成を示すブロック図である。
【図8】 従来例を示すものであり、ビデオデコーダを有する表示システムの要部構成を示すブロック図である。
【図9】 上記表示システムにおいて、スペースコンバータの構成例を示すブロック図である。
【図10】 他の従来例を示すものであり、チャンネル毎にビデオデコーダを有する表示システムの要部構成を示すブロック図である。
【符号の説明】
1 表示システム(ビデオデコード・システム)
3 ビデオデコーダ・チップ(ビデオデコーダ)
4 表示装置
5 ディスプレイ・コントローラ・チップ
11 セレクタ(選択部)
12 アンプ(デコード部)
13 YC分離回路(デコード部)
14 微調整回路(デコード部;微調整部)
15 AD変換器(デコード部)
16 I2Cスレーブ・インターフェース(設定部)
17 高速バス・インターフェース(設定部)
21 ディスプレイコントローラ回路(ディスプレイコントローラ)
31 スペースコンバータ(微調整部)
32 微調整データ用レジスタ(記憶部)
33 微調整データ用レジスタ(記憶部;設定部)
T3 端子(外部端子)
T11 端子(映像入力端子)
T14 端子(外部端子)[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a video decoding system for converting an analog video signal into a digital video.ToIn particular, a video decoding system that can switch channels at high speed without increasing the circuit scale and the number of terminals.ToIt is related.
[0002]
[Prior art]
Conventionally, video decoders have been widely used to convert analog video signals such as NTSC signals and PAL signals into digital video signals. Some of these video decoders select and decode one of a plurality of inputs (channels), and are used when switching and displaying channels.
[0003]
For example, in the
[0004]
The YUV signal is input to the
[0005]
The
YY = 1.164 × (Y−16) (1)
UU = (Cr−128) (2)
VV = (Cb−128) (3)
R = YY + 1.596 × UU (4)
G = YY−0.813 × UU−0.391 × VV (5)
B = YY + 2.018 × VV (6)
The RGB signal is generated by calculating. In the equations (1) to (6), Y, Cr, and Cb are values transmitted by the YUV signal, and indicate luminance, color difference (R−Y), and color difference (B−Y), respectively. ing. Further, for example, as shown in FIG. 9, the
[0006]
In the
[0007]
[Problems to be solved by the invention]
However, the
[0008]
Specifically, since the video cameras 102 have different characteristics, it is necessary to adjust the brightness, contrast, hue, and the like for each channel in order to decode accurately. Therefore, in the
[0009]
However, I2Since the
[0010]
On the other hand, as in the display system 101a shown in FIG. 10, video decoder chips 103o to 103r in which characteristic parameters for the respective channels are preset are provided for the respective channels o to r, and the
[0011]
The present invention has been made in view of the above problems, and an object of the present invention is to provide a video decoding system capable of switching channels at high speed without significantly increasing the circuit scale, and a space converter and a display controller chip. Is to realize.
[0012]
[Means for Solving the Problems]
In order to solve the above problems, a video decoding system according to the present invention provides:In response to instructions from the external terminalA selection unit for selecting one of the analog video signals of a plurality of channels;In response to an instruction from the external terminal,A video decoder provided with a fine adjustment circuit capable of adjusting the brightness, contrast and hue of an analog video signal, and having a decoding unit for converting the selected analog video signal into a digital video signal, and the video decoder In a video decoding system having a display controller including a space converter that performs color space conversion on a digital video signal output from the display controller, the display controller includes:the aboveExternal terminalTransmission speed of the bus connected toA storage unit that holds and outputs a characteristic parameter transmitted via a bus having a higher transmission speed than the above, and the fine adjustment circuit uses a predetermined value as the characteristic parameter, while the space converter The digital video signal is finely adjusted based on the characteristic parameter of the currently selected channel held by the storage unit. The characteristic parameter is a parameter for adjusting the video signal such as hue, contrast, or brightness.
[0013]
The video decoding system according to the present invention is characterized in that, in addition to the above configuration, the video decoder is a video decoder chip, and the display controller is provided in a display controller chip. Yes.
[0014]
In addition to the above configuration, the video decoding system according to the present invention can transmit to the display controller in a time shorter than the time required for the selection unit and the decoding unit to switch channels via the bus. A setting unit is provided that receives a characteristic parameter of a channel newly selected by the selection unit at a high transmission rate and sets the characteristic parameter in the storage unit.
[0015]
theseIn configurationIsWhen switching channelsVia external terminalThe characteristic parameters are transmittedCanTherefore, the communication speed via the external terminal may be lower than when the characteristic parameter is transmitted when the channel is switched. Therefore, for example, serial transmission with a small number of terminals may be performed, and the number of terminals can be reduced as compared with the case where external terminals capable of high-speed transmission are provided.
[0016]
Also,For example, when a terminal for channel switching instruction or the like is already provided, the terminal can be used as the external terminal without any problem even if the data transmission speed of the terminal is not sufficient for transmission of characteristic parameters at the time of channel switching. Therefore, by using these terminals as external terminals as well, high-speed channel switching can be realized without increasing the number of terminals.
[0017]
MoreOnIn the above configuration, the space converter finely adjusts the digital video signal. In this case, fine adjustment can be performed by simply changing a part of the conversion formula at the time of color space conversion, so that the circuit configuration can be simplified as compared with a case where a new fine adjustment circuit is separately provided.
[0018]
In the case of a configuration in which a circuit (video decoder chip) for converting an analog video signal to a digital video signal, a space converter and a storage unit are provided in separate chips, a circuit for high-speed switching is included in the video decoder chip. Therefore, the video decoder chip can be shared between the case where switching is performed at high speed and the case where switching is not performed. As a result, the channel can be switched at high speed only by adding a space converter and a storage unit comprising digital circuits. Here, the video decoder chip includes an analog circuit, and when trying to output the hue, brightness, contrast and the like accurately, the design tends to be more complicated than the digital circuit. On the other hand, since the space converter is composed of a digital circuit, the design is relatively easy, and the color space is converted into a digital video signal that can be input by the display device. Therefore, it is possible to reduce the time and effort required when designing the entire system by providing both on separate chips.The
[0019]
DETAILED DESCRIPTION OF THE INVENTION
[First Embodiment]
An embodiment of the present invention will be described below with reference to FIGS. That is, the display system (video decoding system) 1 according to the present embodiment is preferably used as, for example, a monitoring control device, and as shown in FIG. 1, a plurality of
[0020]
The
[0021]
The
[0022]
As a result, the
[0023]
On the other hand, the
[0024]
The
[0025]
Furthermore, in the present embodiment, the
[0026]
For example, as shown in FIG. 2, the fine adjustment data register 32 is connected to the
[0027]
On the other hand, as shown in the following formulas (7) to (12), the
YY ′ = 1.164 × (Y−16) × (1 + CONTADJ)
+ BRITADJ (7)
UU '= (Cr-128) + HUECRADJ (8)
VV ′ = (Cb−128) + HUECBADJ (9)
R = YY ′ + 1.596 × UU ′ (10)
G = YY′−0.813 × UU′−0.391 × VV ′ (11)
B = YY ′ + 2.018 × VV ′ (12)
Instead of the values YY, UU, and VV in the conventional conversion equations (1) to (6), R, G, and B components are calculated based on the values YY ′, UU ′, and VV ′ after correction using the characteristic parameters. calculate.
[0028]
For example, as shown in FIG. 3, the
[0029]
Further, in the present embodiment, the
[0030]
The
[0031]
As a result, the
[0032]
Specifically, as shown in FIG. 4, the input / output value is 8 bits, and the case of the adder 62 shown in FIG. 3 will be described as an example. The signal X1 (output signal of the multiplier 61) and the signal X2 (signal BRITADJ) are digitally added to output an 8-bit digital value Q. When an overflow occurs, a carry signal C can be output. The digital value Q is output via an AND
[0033]
Here, since the signal Y (YY, YY ′) indicating the brightness is a positive value, when expressed in 8 bits, the range that can be expressed is “0” to “255”. On the other hand, if the range of the signal BRITADJ is “−64” to “+63”, the addition result of both is in the range of “−64” to “318” and cannot be expressed in 8 bits. When the addition result is smaller than “0” or larger than “255”, for example, the range from “256” to “318” is “1” to “63” only by the digital value Q without the carry signal C. As in the range of, problems such as being not continuous with a value of “255” or less occur.
However, in the above configuration, when the signal X2 is positive and overflow occurs, that is, when the addition result is larger than “255”, the
[0034]
In the above configuration, the operation when switching channels will be described as follows. In other words, when the channel switching timing comes, the
[0035]
At the time of channel switching, the
[0036]
At each channel switching timing, the channel switching instruction to the
[0037]
Here, in this embodiment, the
[0038]
On the other hand, even if each characteristic parameter is a value of 8 bits, it is only about 32 bits in total.2The data is transmitted via a
[0039]
As a result, the
[0040]
Further, in the above configuration, since the
[0041]
In the above configuration, each time the channel is switched, the characteristic parameter is transmitted via a high-speed bus whose extension of the transmission path is limited, such as the
[0042]
[Second Embodiment]
In the first embodiment, the case where the characteristic parameter is set in the registers 41 to 44 every time the channel is switched has been described. In contrast, in the present embodiment, a configuration in which the characteristic parameters for each channel are stored in advance will be described.
[0043]
Specifically, the
[0044]
Further, the fine adjustment data register 33 selects a select register 45 that outputs a signal SEL indicating a channel to be selected, and one of the outputs of the register groups 32o to 32r based on the signal SEL. And a selector 46 that outputs signals CONTADJ, BRITADJ, HUECRADJ, and HUECBADJ indicating characteristic parameters. The select register 45 is also connected to the
[0045]
In the above configuration, prior to channel switching, the
[0046]
In this configuration, when switching channels, unlike the first embodiment, the characteristic parameter is not transmitted to the
[0047]
For example, in the first embodiment, when setting a value in each of the registers 41 to 44, if one clock is required, a total of four clocks are required. Note that, for example, when each of the registers 41 to 44 has a large bit width and cannot be set in one clock, the time required for setting increases more and more. However, in the second embodiment, at the time of channel switching, only the select register 45 needs to be set, and switching can be performed in one clock.
[0048]
In the first and second embodiments, the case where the
[0049]
However, the
[0050]
[Third Embodiment]
By the way, when the register sets 32o to 32r for storing the characteristic parameters for each channel are provided as in the second embodiment, only the switching instruction needs to be sent to the fine adjustment data register 33 at the time of channel switching. Therefore, the fine adjustment data register 33 is set to I2Even when connected via a low-speed bus such as the
[0051]
Specifically, unlike the second embodiment, in the display system 1b according to the present embodiment, as shown in FIG. 6, a fine adjustment data register 33 is provided in the
[0052]
In this embodiment, the terminal T3 corresponds to the external terminal, the
[0053]
In the above configuration, the
[0054]
After the setting, when the channel switching timing comes, the
[0055]
Here, as described above, I2The
[0056]
As described above, in this embodiment, the data transmitted to the
[0057]
In this embodiment, the
[0058]
[Fourth Embodiment]
By the way, in the third embodiment, a fine adjustment data register 33 is provided in the
[0059]
Specifically, the display system 1c according to the present embodiment includes, for example, a fine adjustment data register 32 similar to that shown in FIG. 1, instead of the fine adjustment data register 33 shown in FIG. I have. I2A high-speed bus interface (setting unit) 17 for connecting to the
[0060]
In the above configuration, at the channel switching timing, the
[0061]
Here, when the channel is switched, even when switching every frame or every field, the decoding unit including the
[0062]
On the other hand, in the present embodiment, unlike the second and third embodiments, the characteristic parameter is transmitted every time the channel is switched. However, the characteristic parameter is the same as that in the first embodiment.2The data is transmitted via a
[0063]
In the above description, the
[0064]
Therefore, when the number of pins that can be installed in the video decoder chip is limited, as in the first to second embodiments, for example, the
[0065]
As described above, the video decoding system according to any of the above embodiments is provided for each channel in the video decoding system that converts one of the analog video signals of a plurality of channels into a digital video signal. A storage unit that stores the characteristic parameters of the channel, a characteristic unit corresponding to the selected channel (selected channel), and a setting unit that receives the characteristic parameters of each channel via the external terminal and stores the characteristic parameters in the storage unit. And a fine adjustment unit that finely adjusts the analog video signal or the digital video signal based on the characteristic parameter. The characteristic parameter is a parameter for adjusting the video signal such as hue, contrast, or brightness.
[0066]
In the above configuration, the setting unit receives the characteristic parameters of each channel via the external terminal and stores them in the storage unit prior to channel switching. On the other hand, at the time of channel switching, the fine adjustment unit reads out characteristic parameters corresponding to the selected channel from the storage unit and adjusts the video signal. This makes it possible to adjust the brightness and hue according to the situation of the subject scene, and to output more easily understandable video signals.
In this configuration, since the fine adjustment unit finely adjusts the video signal based on the characteristic parameter stored in the storage unit, the characteristic parameter is transferred to the channel without transmitting the characteristic parameter via the external terminal when switching the channel. It can be switched every time. As a result, the channel switching speed can be improved and dynamic channel switching can be realized as compared with the case where the characteristic parameter is transmitted via the external terminal for each channel switching.
[0067]
In addition, since the characteristic parameter is not transmitted when the channel is switched, the communication speed via the external terminal may be lower than when the characteristic parameter is transmitted when the channel is switched. Therefore, for example, serial transmission with a small number of terminals may be performed, and the number of terminals can be reduced as compared with the case where external terminals capable of high-speed transmission are provided.
[0068]
For example, when a terminal for channel switching instruction is already provided, the terminal can be used as the external terminal without any problem even if the data transmission speed of the terminal is not sufficient for the characteristic parameter transmission at the time of channel switching. . Therefore, by using these terminals as external terminals as well, high-speed channel switching can be realized without increasing the number of terminals.
[0069]
Furthermore, in the video decoding system according to any of the above embodiments, in the above configuration, the fine adjustment unit is a space converter that performs color space conversion of a digital video signal.
[0070]
In the above configuration, the space converter finely adjusts the digital video signal. In this case, fine adjustment can be performed by simply changing a part of the conversion formula at the time of color space conversion, so that the circuit configuration can be simplified as compared with a case where a new fine adjustment circuit is separately provided.
[0071]
In the case of a configuration in which a circuit (video decoder chip) for converting an analog video signal to a digital video signal, a space converter and a storage unit are provided in separate chips, a circuit for high-speed switching is included in the video decoder chip. Therefore, the video decoder chip can be shared between the case where switching is performed at high speed and the case where switching is not performed. As a result, the channel can be switched at high speed only by adding a space converter and a storage unit comprising digital circuits. Here, the video decoder chip includes an analog circuit, and when trying to output the hue, brightness, contrast and the like accurately, the design tends to be more complicated than the digital circuit. On the other hand, since the space converter is composed of a digital circuit, the design is relatively easy, and the color space is converted into a digital video signal that can be input by the display device. Therefore, by providing both on separate chips, it is possible to reduce time and labor when designing the entire system.
[0072]
In the video decoding system according to any of the above embodiments, in the above configuration, the video decoding system is integrated on one chip (video decoder chip), and responds to an instruction from the external terminal. And a selection unit that selects one of the analog video signals of a plurality of channels, and a decoding unit that converts the selected analog video signal into a digital video signal.
[0073]
In the above configuration, the selection unit is provided in the video decoder chip, and the external terminal is used for both characteristic parameter setting and channel selection. Therefore, the channel can be switched at high speed without increasing the number of terminals.
[0074]
In addition, in order to solve the above problems, a video decoding system according to any of the above embodiments includes a selection unit that selects one of the analog video signals of a plurality of channels, and the selected analog video signal as a digital video. In a video decoding system having a decoding unit for converting to a signal, the digital video signal is finely divided in accordance with a storage unit that holds a characteristic parameter input via an external terminal and the characteristic parameter held by the storage unit. Through the fine adjustment unit to be adjusted and the external terminal, the selection unit and the decoding unit newly select the characteristic parameter of the channel selected by the selection unit at a transmission speed that can be transmitted in a time shorter than the time required for channel switching. And a setting unit for setting in the storage unit. Note that the time required for channel switching is 1 for the previous channel. This is a period from when the digital video signal output for the frame is completed to when the digital video signal output for one frame of the next channel is started.
[0075]
In the above configuration, at the time of channel switching, the selection unit selects a new channel, and the decoding unit converts the analog video signal of the channel into a digital video signal. At this time, the setting unit stores the characteristic parameters of the new channel in the storage unit by a high-speed data transfer via the external terminal in a time shorter than the channel switching time by the selection unit and the decoding unit, and the fine adjustment unit The video signal is adjusted according to the characteristic parameter. Thereby, although the video signal is finely adjusted according to the characteristic parameter for each channel, the channel can be switched without any trouble, and dynamic channel switching can be realized.
[0076]
Further, in the video decoding system, by providing a selection unit, a decoding unit having a relatively large circuit scale compared to other members such as a selection unit, a storage unit, or a setting unit is shared among a plurality of channels. . As a result, the brightness and hue can be adjusted according to the situation of the subject scene, and although it is possible to output a more understandable video signal, it is possible to dynamically switch channels and moreover than when each channel has a decoding unit. A video decoding system with a small circuit scale can be realized.
[0077]
On the other hand, in order to solve the above-described problem, the space converter according to any of the above embodiments includes a digital decoder that converts one of a plurality of analog video signals into a digital video signal via a video input terminal. In a space converter that receives a video signal and performs color space conversion on the digital video signal, a storage unit that is provided for each channel and stores each characteristic parameter and an external terminal receives the characteristic parameter of each channel, A setting unit stored in the storage unit, and a fine adjustment unit that reads out a characteristic parameter corresponding to the selected channel from the storage unit and finely adjusts the digital video signal based on the characteristic parameter. It is characterized by.
[0078]
In the above configuration, the above-described video decoding system is realized by the video decoder that supplies the digital video signal to the video input terminal of the space converter and the space converter. As a result, similar to the video decoding system, the channel can be switched at high speed without increasing the number of terminals. Further, since the space converter and the video decoder are separated, the system can be configured only by designing only the space converter that is easier to design and has more design opportunities than the video decoder. As a result, it is possible to reduce time and labor when designing the system.
[0079]
On the other hand, in order to solve the above-described problem, the space converter according to any of the above embodiments includes a digital decoder that converts one of a plurality of analog video signals into a digital video signal via a video input terminal. In a space converter that receives a video signal and performs color space conversion on the digital video signal, a storage unit that holds a characteristic parameter input via an external terminal, and the digital video according to the characteristic parameter held by the storage unit A characteristic parameter of a channel newly selected by the video decoder at a transmission rate that allows transmission through a fine adjustment unit that finely adjusts the signal and a time shorter than the time required for the video decoder to switch channels through the external terminal. And a setting unit for setting in the storage unit. There.
[0080]
According to the above configuration, as in the video decoding system described above, the setting unit stores the characteristic parameters of the new channel in the storage unit in a time shorter than the channel switching time by the video decoder, and the fine adjustment unit stores the characteristic parameters. Adjust the video signal accordingly. This allows the video signal to be fine-tuned according to the characteristic parameters for each channel, Channels can be switched without any trouble, and dynamic channel switching can be realized. In addition, since the space converter is provided with the fine adjustment unit, the video decoder may output the same video signal in any channel even though the video signal is finely adjusted for each channel. As a result, the brightness and hue can be adjusted according to the situation of the subject scene, and although it is possible to output a more understandable video signal, it is possible to dynamically switch channels and moreover than when each channel has a decoding unit. A video decoding system with a small circuit scale can be realized.
[0081]
In addition, since the space converter and the video decoder are separated from each other as in the above-described space converter, the system can be configured only by designing a space converter that is easier to design and has more design opportunities than the video decoder. . As a result, it is possible to reduce time and labor when designing the system.
[0082]
Furthermore, in order to solve the above-described problem, the display controller chip according to any of the above embodiments includes a video decoder that converts one of the analog video signals of a plurality of channels into a digital video signal via a video input terminal. Display controller that receives a digital video signal and performs color space conversion on the digital video signal, and a display controller that controls a display device to which the output of the space converter is applied according to an instruction from an external terminal The chip includes a storage unit that holds a characteristic parameter input via the external terminal, and the space converter finely adjusts the digital video signal according to the characteristic parameter held by the storage unit. It is a feature.
[0083]
In the above configuration, when the channel is switched, the characteristic parameter is stored in the storage unit via the external terminal shared with the display controller, and the fine adjustment unit finely adjusts the digital video signal based on the characteristic parameter. Here, high-speed access is indispensable for the display controller in order to control display on the display device. For example, the display controller is formed so that it can be directly connected to the CPU bus, and the data transfer rate of the external terminal is 1 It is set high enough to transfer the characteristic parameter for each field. Therefore, even if transmission is performed via the external terminal every time the channel is switched, the characteristic parameters can be set without any trouble. Further, since the external terminals are shared by both the control of the display controller and the setting to the storage unit, the number of terminals does not increase even though the characteristic parameter can be set for each channel. As a result, channels can be switched at high speed without increasing the number of terminals.
[0084]
【The invention's effect】
The video decoding system according to the present invention is as described above.In response to instructions from the external terminalA selection unit for selecting one of the analog video signals of a plurality of channels;In response to an instruction from the external terminal,A video decoder provided with a fine adjustment circuit capable of adjusting the brightness, contrast and hue of an analog video signal, and having a decoding unit for converting the selected analog video signal into a digital video signal, and the video decoder In a video decoding system having a display controller including a space converter that performs color space conversion on a digital video signal output from the display controller, the display controller includes:the aboveExternal terminalTransmission speed of the bus connected toA storage unit that holds and outputs a characteristic parameter transmitted via a bus having a higher transmission speed than the above, and the fine adjustment circuit uses a predetermined value as the characteristic parameter, while the space converter The digital video signal is finely adjusted based on the characteristic parameter of the currently selected channel held by the storage unit.
[0085]
In the video decoding system according to the present invention, in addition to the above configuration, the video decoder is a video decoder chip, and the display controller is a display This is a configuration provided in the ray controller chip.
[0086]
In addition, the display controller has characteristics of a channel newly selected by the selection unit through the bus at a transmission rate at which the selection unit and the decoding unit can transmit in a time shorter than the time required for channel switching. A setting unit that receives parameters and sets them in the storage unit is provided.
[0087]
theseIn configurationTheAt the time of channel switching, the characteristic parameter can be switched for each channel without transmitting the characteristic parameter via the external terminal. As a result, it is possible to achieve both reduction in the number of terminals and high-speed channel switching as compared with the case where the characteristic parameter is transmitted via the external terminal for each channel switching.
[0088]
Also,In this configuration, the space converter finely adjusts the digital video signal. In this case, since fine adjustment can be performed by simply changing a part of the conversion formula at the time of color space conversion, the circuit configuration can be simplified compared to a case where a new fine adjustment circuit is separately provided.The
[Brief description of the drawings]
FIG. 1, showing an embodiment of the present invention, is a block diagram showing a main configuration of a display system.
FIG. 2 is a block diagram illustrating a configuration example of a fine adjustment data register in the display system.
FIG. 3 is a block diagram illustrating a configuration example of a space converter in the display system.
FIG. 4 is a circuit diagram showing a configuration example of an adder in the space converter.
FIG. 5, showing another embodiment of the present invention, is a block diagram illustrating another configuration example of a fine adjustment data register.
FIG. 6, showing still another embodiment of the present invention, is a block diagram showing a main configuration of a display system.
FIG. 7, showing still another embodiment of the present invention, is a block diagram showing a main configuration of a display system.
FIG. 8 shows a conventional example and is a block diagram showing a main configuration of a display system having a video decoder.
FIG. 9 is a block diagram illustrating a configuration example of a space converter in the display system.
FIG. 10, showing another conventional example, is a block diagram showing a main configuration of a display system having a video decoder for each channel.
[Explanation of symbols]
1 Display system (video decoding system)
3 Video decoder chip (video decoder)
4 display devices
5 Display controller chip
11 Selector (selection unit)
12 Amplifier (decoding part)
13 YC separation circuit (decoding part)
14 Fine adjustment circuit (decode part; fine adjustment part)
15 AD converter (decoding part)
16 I2C slave interface (setting unit)
17 High-speed bus interface (setting part)
21 Display controller circuit (display controller)
31 Space Converter (Fine Adjustment)
32 Fine adjustment data register (storage)
33 Fine adjustment data register (storage unit; setting unit)
T3 terminal (external terminal)
T11 terminal (video input terminal)
T14 terminal (external terminal)
Claims (3)
上記ビデオデコーダから出力されたデジタル映像信号を色空間変換するスペースコンバータを含むディスプレイ・コントローラを有するビデオデコード・システムにおいて、
上記ディスプレイ・コントローラは、上記ビデオデコーダの上記外部端子に接続されたバスの伝送速度よりも伝送速度の速いバスを介して伝送された特性パラメータを保持・出力する記憶部を備え、
上記微調整回路は、予め定められた値を特性パラメータとして使用する一方、上記スペースコンバータは、上記記憶部によって保持され、現在選択しているチャンネルの特性パラメータに基づいて、上記デジタル映像信号を微調整することを特徴とするビデオデコード・システム。A selection unit that selects one of the analog video signals of a plurality of channels according to an instruction from the external terminal , and a fine unit that can adjust the brightness, contrast, and hue of the analog video signal according to the instruction from the external terminal. A video decoder provided with an adjustment circuit and having a decoding unit for converting the selected analog video signal into a digital video signal; and
In a video decoding system having a display controller including a space converter that performs color space conversion on a digital video signal output from the video decoder,
The display controller includes a storage unit for holding and outputting a characteristic parameter transmitted through the fast bus transmission speed than the transmission rate of the bus connected to the external terminals of the video decoder,
The fine adjustment circuit uses a predetermined value as a characteristic parameter, while the space converter holds the digital video signal based on the characteristic parameter of the currently selected channel held by the storage unit. A video decoding system characterized by adjusting.
上記ディスプレイ・コントローラは、ディスプレイ・コントローラ・チップに設けられていることを特徴とする請求項1記載のビデオデコード・システム。The video decoder is a video decoder chip;
2. The video decoding system according to claim 1, wherein the display controller is provided in a display controller chip.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000062586A JP3725391B2 (en) | 2000-03-07 | 2000-03-07 | Video decoding system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000062586A JP3725391B2 (en) | 2000-03-07 | 2000-03-07 | Video decoding system |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001251643A JP2001251643A (en) | 2001-09-14 |
JP3725391B2 true JP3725391B2 (en) | 2005-12-07 |
Family
ID=18582580
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000062586A Expired - Fee Related JP3725391B2 (en) | 2000-03-07 | 2000-03-07 | Video decoding system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3725391B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114520883B (en) * | 2020-11-19 | 2024-03-15 | 西安诺瓦星云科技股份有限公司 | Video source switching method and device and video processing equipment |
CN115037984A (en) * | 2022-04-22 | 2022-09-09 | 扬州航盛科技有限公司 | High-efficiency reversing control system and method based on video decoding chip |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3267984B2 (en) * | 1991-04-17 | 2002-03-25 | 株式会社三協精機製作所 | Automatic focusing apparatus and focus adjusting method in automatic focusing apparatus |
JPH0744705A (en) * | 1993-08-03 | 1995-02-14 | Digital:Kk | Color display device for video picture |
JPH08331589A (en) * | 1995-06-01 | 1996-12-13 | Hitachi Ltd | Video printer |
JPH1023461A (en) * | 1996-06-28 | 1998-01-23 | Sony Corp | Data communication method |
JP3072758B2 (en) * | 1998-02-19 | 2000-08-07 | 岩本 秀治 | Image surveillance system using color camera |
JP3129692B2 (en) * | 1998-03-20 | 2001-01-31 | 日本マランツ株式会社 | Frame converter |
-
2000
- 2000-03-07 JP JP2000062586A patent/JP3725391B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001251643A (en) | 2001-09-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100368962B1 (en) | Color image processing method, color image processing apparatus and liquid-crystal display | |
US20050270304A1 (en) | Display controller, electronic apparatus and method for supplying image data | |
US7969793B2 (en) | Register configuration control device, register configuration control method, and program for implementing the method | |
US6828982B2 (en) | Apparatus and method for converting of pixels from YUV format to RGB format using color look-up tables | |
CN101729913A (en) | Method and system for adjusting image saturation | |
JP5253274B2 (en) | Color conversion output device | |
US8384722B1 (en) | Apparatus, system and method for processing image data using look up tables | |
US20140133781A1 (en) | Image processing device and image processing method | |
JP4047859B2 (en) | Color correction apparatus and method for flat panel display device | |
JP3725391B2 (en) | Video decoding system | |
JP2006086728A (en) | Image output apparatus | |
US20070236566A1 (en) | Liquid crystal display having matrix-converting circuit and method of transmitting signals therein | |
JPH07118774B2 (en) | Video control circuit for multimedia applications | |
JP2773248B2 (en) | Image signal processing device | |
KR20050105401A (en) | Display apparatus | |
US20080112024A1 (en) | Image processing apparatus, image processing method, image processing program, recording medium storing image processing program, and image display apparatus | |
JP2003037850A (en) | Picture processing method and system therefor | |
JP2002258814A (en) | Liquid crystal drive device | |
JP4745627B2 (en) | Image processing device | |
JPH096306A (en) | Picture frame memory | |
KR102525560B1 (en) | Image signal processing circuit, display device including the same and image signal processing method of the display device | |
JP2009218961A (en) | Color conversion output device, color conversion output method, color conversion output program, color conversion table, color conversion table recording medium, and color conversion integrated circuit | |
JPH02137070A (en) | Picture processor | |
JPH11338408A (en) | Scan converter | |
JP2005134540A (en) | Image size reducing system, display controller, and image size reducing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040701 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040720 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040921 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050315 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050513 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050513 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050920 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050921 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080930 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090930 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090930 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100930 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100930 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110930 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120930 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130930 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |