JP3725382B2

JP3725382B2 - Semiconductor device manufacturing method and semiconductor light emitting device manufacturing method

Info

Publication number: JP3725382B2
Application number: JP32111799A
Authority: JP
Inventors: 伯亮佐
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1999-11-11
Filing date: 1999-11-11
Publication date: 2005-12-07
Anticipated expiration: 2019-11-11
Also published as: JP2001144322A

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体素子の製造方法および半導体発光素子の製造方法に関し、特に光の発光効率の良好な半導体発光素子の製造方法、広くは半導体の製造方法に関する。
【０００２】
【従来の技術】
従来のＩｎＧａＡｌＰ系半導体発光ダイオード（ＬＥＤ）の断面図を図１５に示す。図１５に示されるように従来のＩｎＧａＡｌＰ系半導体発光ダイオードはｎ型ＧａＡｓ基板１０上にｎ型ＧａＡｓバッファー層１２が形成されており、このｎ型ＧａＡｓバッファー層１２上にｎ型ＩｎＡｌＰクラッド層１４が形成されており、このｎ型ＩｎＡｌＰクラッド層１４上にＩｎＧａＡｌＰ活性層１６が形成されており、このＩｎＧａＡｌＰ活性層１６上にｐ型ＩｎＡｌＰクラッド層１８が形成されている。これらｎ型ＩｎＡｌＰクラッド層１４とＩｎＧａＡｌＰ活性層１６とｐ型ＩｎＡｌＰクラッド層１８とで、発光部２０が構成される。
【０００３】
さらに、ｐ型ＩｎＡｌＰクラッド層１８上にｐ型ＧａＰ電流拡散層２２が形成され、このｐ型ＧａＰ電流拡散層２２の上に上部電極２４が形成され、上述したｎ型ＧａＡｓ基板１０の下面に下部電極２６が形成されている。上部電極２４と下部電極２６との間に電圧を印加するとＩｎＧａＡｌＰ活性層１６が可視光を発光し、この可視光がｐ型ＩｎＡｌＰクラッド層１８およびｐ型ＧａＰ電流拡散層２２を透過して、上部開口部２８より半導体発光ダイオードの外部に放射される。
【０００４】
【発明が解決しようとする課題】
しかしながら、従来の半導体発光ダイオードではＧａＡｓ基板が可視光を透過しないため、ＩｎＧａＡｌＰ活性層１６からｎ型ＧａＡｓ基板１０に向かった可視光はｎ型ＧａＡｓ基板１０によって吸収される。このため、従来の半導体発光ダイオードでは発光した可視光の一部しか外部に放射されず、光の発光効率が低いという問題があった。
【０００５】
そこで、本発明は、前記課題に鑑みてなされたものであり、光の発光効率の良好な半導体発光素子を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記課題を解決するため、本発明に係る半導体素子の製造方法は、第１の半導体基板上に、この第１の半導体基板と格子整合する１又は複数の第１の半導体層を形成する工程と、前記第１の半導体層に、前記第１の半導体層に対して格子不整合であり可視光の透過性を有する第２の半導体基板を、加熱処理を行って接着する工程と、前記第１の半導体基板を除去する工程と、前記第２の半導体基板上において、前記第１の半導体層の前記第１の半導体基板を除去した面に、前記第１の半導体層と格子整合するが、前記第２の半導体基板とは格子不整合な、１又は複数の第２の半導体層を形成する工程と、を備えることを特徴とする。
【０００７】
また、本発明に係る半導体素子の製造方法は、ＧａＡｓ基板上に、このＧａＡｓ基板と格子整合する１又は複数のＩｎＧａＡｌＰ系のバッファー層を形成する工程と、前記バッファー層に、前記ＧａＡｓ基板と格子不整合であるＧａＰ基板を、加熱処理を行って接着する工程と、前記ＧａＡｓ基板を除去する工程と、前記ＧａＰ基板上において、前記バッファー層の前記ＧａＡｓ基板を除去した面に、ＩｎＧａＡｌＰ系の活性層とＩｎＡｌＰ系又はＩｎＧａＡｌＰ系のクラッド層とを含むダブルへテロ構造の発光層を形成する工程であって、前記発光層はＧａＰ基板とは格子不整合するが、前記バッファ層とは格子整合する工程と、を備えることを特徴とする半導体発光素子の製造方法。
【０００８】
【発明の実施の形態】
〔第１実施形態〕
本発明の前提となる技術の一例である第１の実施形態は、ＧａＰ基板上にＩｎＧａＡｌＰ活性層とＩｎＡｌＰクラッド層からなるダブルへテロ構造の発光部が接着されたことにより、光の発光効率を向上したものである。以下、詳細に説明する。
【０００９】
第１の実施形態に係る半導体発光素子の断面図を図１に示す。図１に示されるように、ｎ型ＧａＰ基板３０上に、ｎ型ＩｎＡｌＰクラッド層１４、ＩｎＧａＡｌＰ活性層１６、ｐ型ＩｎＡｌＰクラッド層１８が順に層をなしたダブルへテロ構造の発光部２０が接着されている。この発光部２０上には、ｐ型ＧａＰ電流拡散層２２が形成されている。そして、ｐ型ＧａＰ電流拡散層２２の上面中心付近に上部電極２４が形成され、ｎ型ＧａＰ基板３０の下面の中心から外れた箇所に上部電極２４が形成されている。ｐ型ＧａＰ電流拡散層２２の上面のうち上部電極２４が形成されていない部分は上部開口部２８をなし、ｎ型ＧａＰ基板３０の下面のうち下部電極２６が形成されていない部分は下部開口部３２をなしている。
【００１０】
ｎ型ＧａＰ基板３０は可視光を透過する性質がある。このため、ＩｎＧａＡｌＰ活性層１６から発光した可視光の一部はｎ型ＩｎＡｌＰクラッド層１４およびｎ型ＧａＰ基板３０を通って下部開口部３２から図１下方へ放射される。その結果、ＩｎＧａＡｌＰ活性層１６からの発光は図１上方および下方、そして前後左右と全ての方向に放射されることになる。このため、本実施形態に係る半導体発光素子は従来の半導体発光素子に比べ光の発光効率が約２倍程度に向上する。従って、同じ動作電圧を印加した場合、図１５に示した従来の半導体発光素子と比べて高い発光輝度が得られることになる。
【００１１】
図２及び図３に本実施形態の半導体発光素子の製造工程を示す。図２（ａ）に示すように、ｎ型ＧａＡｓ基板１０上にｎ型ＩｎＡｌＰクラッド層１４、ＩｎＧａＡｌＰ活性層１６、ｐ型ＩｎＡｌＰクラッド層１８を順にＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法によってエピタキシャル成長させて、ダブルへテロ構造の発光部２０を形成する。
【００１２】
次に、図２（ｂ）に示すように、発光部２０上に気相成長によりｐ型ＧａＰ電流拡散層２２を形成する。続いて、図２（ｃ）に示すように、ｎ型ＧａＡｓ基板１０を機械研磨およびエッチングによって除去する。
【００１３】
次に、図３（ａ）に示すように、水素等の不活性ガス中での熱処理により、ｎ型ＩｎＡｌＰクラッド層１４をｎ型ＧａＰ基板３０上に接着する。続いて、図３（ｂ）に示すように、ｐ型ＧａＰ電流拡散層２２の上面およびｎ型ＧａＰ基板３０の下面にそれぞれ上部電極２４および下部電極２６を形成する。その後、チップ状に切り離すことにより、半導体発光素子が得られる。
【００１４】
ここで、ｐ型ＩｎＡｌＰクラッド層１８のｐ型不純物にＺｎ（亜鉛）を用いた場合における半導体発光素子の製造工程中の熱処理温度と半導体発光素子の特性との関係の一例を図４に示す。図４の横軸は図３（ａ）で接着を行う際の熱処理温度を表し、図左側の縦軸は図１５に示した従来の半導体発光素子の光出力に対する相対値を、図右側の縦軸は半導体発光素子の動作電圧を表している。また、図４のラインＡは熱処理温度と光出力の関係を、ラインＢは熱処理温度と動作電圧の関係を示している。これから光出力を高く保つには熱処理温度をある程度以下の値に保つべきこと、一方動作電圧を低く保つには熱処理温度をある程度以上高く保つべきことが判る。その結果、光出力を高く、しかも動作電圧を低く保つには、熱処理温度が図４に示した８００℃前後の最適範囲、例えば７７０℃から８３０℃程度の範囲、が好ましいことが判る。
【００１５】
ここで、熱処理温度の増加と共に光出力が低下するのは、ｐ型ＩｎＡｌＰクラッド層１８のｐ型不純物であるＺｎがＩｎＧａＡｌＰ活性層１６に拡散してＩｎＧａＡｌＰ活性層１６の結晶性を悪化することによると考えられる。また、熱処理温度の低下と共に動作電圧が上昇するのはｎ型ＩｎＡｌＰクラッド層１４とｎ型ＧａＰ基板３０の接着界面に良好なオーミック接触が得られなくなってくることに起因すると考えられる。
【００１６】
以上のように本実施形態においては、ｎ型ＩｎＡｌＰクラッド層１４、ＩｎＧａＡｌＰ活性層１６およびｐ型ＩｎＡｌＰクラッド層１８からなるダブルへテロ構造の発光部２０をｎ型ＧａＰ基板３０に接着することで、高い光放射率を有する半導体発光素子が得られる。
【００１７】
図５は、代表的な色である赤色と黄色の本実施形態に係る半導体発光素子と従来の半導体発光素子の発光効率を表にまとめて示す図である。この図５の例に示すように、本実施形態における半導体発光素子によれば従来の半導体発光素子と比べて、赤色については約１．９倍、黄色については約１．４倍、発光効率が向上する。
【００１８】
また、ｐ型ＩｎＡｌＰクラッド層１８のｐ型不純物にＺｎを用いる場合には、ｎ型ＩｎＡｌＰクラッド層１４にｎ型ＧａＰ基板３０を接着の際の熱処理温度を８００℃程度に保つのが好ましい。
〔第２実施形態〕
第１の実施形態においてｐ型ＩｎＡｌＰクラッド層１８のｐ型不純物にＺｎを用いる場合には、熱処理温度に対するオーミックコンタクトと光出力の関係が逆の傾向なので、可視光に対して透明なＧａＰ基板使ったことによる光出力の向上効果が十分には発揮されないおそれがある。また、熱処理の際に適正な温度範囲が８００℃前後の非常に狭い範囲にあるため、高い歩留まりで半導体発光素子を安定して生産しにくいという問題がある。第２実施形態はこの点を改良したものである。
【００１９】
本発明の第２実施形態においては、ＧａＰ基板上にＧａＡｓ基板に格子整合されたＩｎＧａＡｌＰバッファー層が接着されたことにより、光の発光効率を向上すると共に、接着後に発光部を形成できるようにして接着工程によって発光部の特性が劣化することのないようにしている。以下、詳細に説明する。
【００２０】
図６は本発明の第２の実施形態に係る半導体発光素子を表す断面図である。図６に示されるように、厚さ２５０μｍのｎ型ＧａＰ基板３０上に、厚さ０．５μｍのｎ型ＩｎＧａＡｌＰバッファー層３４が接着されている。このｎ型ＩｎＧａＡｌＰバッファー層３４上には、厚さ０．６μｍのｎ型ＩｎＡｌＰクラッド層１４、厚さ０．６μｍのＩｎＧａＡｌＰ活性層１６および厚さ０．６μｍのｐ型ＩｎＡｌＰクラッド層１８からなる発光部２０が形成されている。
【００２１】
この発光部２０上には、厚さ０．１μｍのｐ型ＧａＡｌＡｓ中間ギャップ層３６、厚さ０．０５μｍのｐ^＋型ＧａＡｓコンタクト層３８が形成され、このｐ^＋型ＧａＡｓコンタクト層３８上の中央付近に、電流ブロック層４０が形成されている。ｐ^＋型ＧａＡｓコンタクト層３８および電流ブロック層４０上にはＩＴＯ透明電極４２が形成されている。そして、ＩＴＯ透明電極４２の上面中央付近の電流ブロック層４０に対応する位置には上部電極２４が、ｎ型ＧａＰ基板３０の下面の中心から外れた箇所に下部電極２６が形成されている。ＩＴＯ透明電極４２の上面のうち上部電極２４が形成されていない部分は上部開口部２８をなし、ｎ型ＧａＰ基板３０の下面のうち下部電極２６が形成されていない部分は下部開口部３２をなしている。
【００２２】
ｎ型ＧａＰ基板３０は可視光を透過するため、ＩｎＧａＡｌＰ活性層１６から発光された可視光は、上部開口部２８より図上方に放射される他に、ｎ型ＩｎＡｌＰクラッド層１４、ｎ型ＩｎＧａＡｌＰバッファー層３４およびｎ型ＧａＰ基板３０を通って下部開口部３２から図下方へも放射される。その結果、ＩｎＧａＡｌＰ活性層１６からの発光は図６における上下左右の全ての方向に放射されることになる。このため、本実施形態に係る半導体発光素子は従来の半導体発光素子に比べ光の発光効率が２〜３倍に向上し、従って同じ動作電圧を印加した場合に２〜３倍の発光輝度が得られることになる。
【００２３】
図７及び図８は本実施形態に係る半導体発光素子を製造する工程を表す図である。図７（ａ）に示すように、厚さ２５０μｍのｎ型ＧａＡｓ基板１０上に、厚さ０．５μｍのｎ型ＧａＡｓバッファー層４４と厚さ０．５μｍのｎ型ＩｎＧａＡｌＰバッファー層３４とを、ＭＯＣＶＤ法でエピタキシャル成長することにより形成する。この結果、ｎ型ＧａＡｓバッファー層４４とｎ型ＩｎＧａＡｌＰバッファー層３４とは、ｎ型ＧａＡｓ基板１０に格子整合されて形成されることになる。これらｎ型ＧａＡｓバッファー層４４とｎ型ＩｎＧａＡｌＰバッファー層３４とを形成する際には、ｎ型ＧａＡｓ基板１０の面方位を（１、０、０）面から〔０１１〕方向に７°以上１６°以下の範囲で傾斜することにより、発光部２０の発光特性を向上させている。
【００２４】
次に、図７（ｂ）に示すように、水素等の不活性ガス雰囲気中で熱処理することで、ｎ型ＩｎＧａＡｌＰバッファー層３４上にｎ型ＧａＰ基板３０を接着する。熱処理温度は７００℃以上、好ましくは８００℃程度以上であれば良く、８５０℃程度がオーミック接触を確実にして歩留まりの向上を図る点でさらに好ましい。
【００２５】
次に、図７（ｃ）に示すように、ｎ型ＧａＡｓ基板１０とｎ型ＧａＡｓバッファー層４４を機械研磨とエッチングを用いて除去する。そしてこれを反転すると、ｎ型ＧａＰ基板３０上にｎ型ＩｎＧａＡｌＰバッファー層３４が接着されたものが作成される。
【００２６】
次に、図８（ａ）に示すように、ｎ型ＩｎＧａＡｌＰバッファー層３４上にＭＯＣＶＤ法により厚さ０．６μｍのｎ型ＩｎＡｌＰクラッド層１４、厚さ０．６μｍのＩｎＧａＡｌＰ活性層１６、厚さ０．６μｍのｐ型ＩｎＡｌＰクラッド層１８を順次エピタキシャル成長させて、発光部２０を形成する。この発光部２０の形成に際しては、ｎ型ＩｎＧａＡｌＰバッファー層３４のＡｌの組成比が、ＩｎＧａＡｌＰ活性層１６のＡｌの組成比よりも大きくなるようにして、ＩｎＧａＡｌＰ活性層１６からの発光光がｎ型ＩｎＧａＡｌＰバッファー層３４を透過するようにしている。
【００２７】
次に、発光部２０上に、ＭＯＣＶＤ法により、厚さ０．１μｍのｐ型ＧａＡｌＡｓ中間ギャップ層３６、厚さ０．０５μｍのｐ^＋型ＧａＡｓコンタクト層３８、電流ブロック層４０を順次エピタキシャル成長により形成する。
【００２８】
このように、ｎ型ＧａＡｓ基板１０に対して格子整合されたｎ型ＩｎＧａＡｌＰバッファー層３４上にｎ型ＩｎＡｌＰクラッド層１４とＩｎＧａＡｌＰ活性層１６とｐ型ＩｎＡｌＰクラッド層１８（発光部２０）を形成するために、格子不整合がほとんどない高品質なエピタキシャル成長が行える。この結果、高品質な発光部２０の形成が可能である。これに対して、ｎ型ＧａＰ基板３０上に直接高品質な発光層２０をエピタキシャル成長させるのは、ｎ型ＧａＰ基板３０とＩｎＧａＡｌＰ活性層１６等との格子不整合が大きいため困難である。
【００２９】
次に、図８（ｂ）に示すように、ＰＥＰ（Photo Engraving Process）工程により電流ブロック層４０のパターニングを行った後、スパッタリング法でＩＴＯ透明電極４２を形成する。
【００３０】
次に、図８（ｃ）に示すように、ＩＴＯ透明電極４２の上面に上部電極２４を形成し、ｎ型ＧａＰ基板３０の下面に下部電極２６を形成する。その後、チップ状に切り離し、素子を形成する。
【００３１】
ここで、ＭＯＣＶＤ法の適用にあたっては原料としてＴＭＧ（トリメチルガリウム）、ＴＭＡ（トリメチルアルミニウム）、ＴＭＩ（トリメチルインジウム）等の有機金属やアルシン、ホスフィン等の水素化物ガスを用い、約７００℃程度で結晶成長（エピタキシャル成長）が行われる。
【００３２】
ｐ型ＩｎＡｌＰクラッド層１８、ｐ型ＧａＡｌＡｓ中間ギャップ層３６、ｐ^＋型ＧａＡｓコンタクト層３８の形成にあたっては、ｐ型の不純物として亜鉛（Ｚｎ）、炭素（Ｃ）又はマグネシウム（Ｍｇ）をドープする。亜鉛（Ｚｎ）、炭素（Ｃ）、マグネシウム（Ｍｇ）の各不純物の原料には、それぞれ、ジメチル亜鉛（ＤＭＺ）、四臭化炭素（ＣＢｒ_４）、ビスシクロペンタジエニルマグネシウム（Ｃｐ_２Ｍｇ）を用いる。
【００３３】
また、ｎ型ＩｎＧａＡｌＰバッファー層３４、ｎ型ＩｎＡｌＰクラッド層１４の形成にあたっては、ｎ型の不純物としてシリコン（Ｓｉ）をドープする。シリコン（Ｓｉ）の不純物の原料には、シラン（ＳｉＨ_４）を用いる。
【００３４】
ＩｎＧａＡｌＰ活性層１６の組成は、発光波長を、例えば、赤色、橙色、黄色、黄緑色、緑色となるように定めることができる。
【００３５】
以上のように、本実施形態に係る半導体発光素子の製造工程においては、図７（ｂ）の接着工程の後に図８（ａ）の発光部２０の形成工程が行われていることから、ｐ型ＩｎＡｌＰクラッド層１８のｐ型不純物にＺｎを用いる場合においても、接着工程における熱処理によって発光部２０の特性が劣化することがない。従って、図７（ｂ）に示す接着工程の熱処理温度を高くしてもても、光出力に悪影響を及ぼさないようにすることができる。このため、ｎ型ＩｎＧａＡｌＰバッファー層３４とｎ型ＧａＰ基板３０界面のオーミック接触が確実にとれる温度まで熱処理温度を高くすることができる。熱処理温度は７００℃以上、好ましくは８００℃程度以上であれば良く、８５０℃程度がオーミック接触を確実にして歩留まりの向上を図る点でさらに好ましい。
【００３６】
さらに、本実施形態では、ｎ型ＧａＰ基板３０上にｎ型ＧａＡｓ基板１０に格子整合されたｎ型ＩｎＧａＡｌＰバッファー層３４が接着され、ｎ型ＩｎＧａＡｌＰバッファー層３４上にｎ型ＩｎＡｌＰクラッド層１４、ＩｎＧａＡｌＰ活性層１６、ｐ型ＩｎＡｌＰクラッド層１８からなるダブルへテロ構造の発光部２０が形成されている。ｎ型ＧａＰ基板３０が可視光を透過するため、可視光に対して高い光放射率を有する半導体発光素子を得ることができる。
【００３７】
また、本実施形態では、ｎ型ＧａＡｓ基板１０に格子整合されたｎ型ＩｎＧａＡｌＰバッファー層３４を形成することとしたので、ｎ型ＧａＡｓ基板１０を除去しｎ型ＩｎＧａＡｌＰバッファー層３４とｎ型ＧａＰ基板３０を接着した後に、ｎ型ＩｎＧａＡｌＰバッファー層３４上に、格子不整合が極めて少ないｎ型ＩｎＡｌＰクラッド層１４、ＩｎＧａＡｌＰ活性層１６、ｐ型ＩｎＡｌＰクラッド層１８を形成することができる。
【００３８】
〔第３実施形態〕
本発明の第３実施形態において、ＧａＰ基板上にＧａＰ接着層が形成され、ＧａＰ接着層上に、ＧａＡｓ基板に格子整合されたＩｎＧａＡｌＰバッファー層が接着されている。このため、光の発光効率が向上する。また、ＧａＰ基板にＧａＰ接着層をＭＯＣＶＤ法により形成することによって、ＧａＰ基板とＩｎＧａＡｌＰバッファー層との間の良好なオーミックコンタクトを得るのが容易となり、製造時の歩留まりが向上する。以下、詳細に説明する。
【００３９】
本発明の第３の実施形態に係る半導体発光素子の断面図を図９に示す。図９に示されるように、厚さ２５０μｍのｎ型ＧａＰ基板３０上に厚さ１．０μｍのｎ型ＧａＰ接着層４６が形成されている。このｎ型ＧａＰ接着層４６上に厚さ０．５μｍのｎ型ＩｎＧａＡｌＰバッファー層３４が接着されている。そして、ｎ型ＩｎＧａＡｌＰバッファー層３４上に厚さ０．６μｍのｎ型ＩｎＡｌＰクラッド層１４、厚さ０．６μｍのＩｎＧａＡｌＰ活性層１６、厚さ０．６μｍのｐ型ＩｎＡｌＰクラッド層１８からなる発光部２０が形成されている。
【００４０】
この発光部２０上に、厚さ０．１μｍのｐ型ＧａＡｌＡｓ中間ギャップ層３６、厚さ０．０５μｍのｐ^＋型ＧａＡｓコンタクト層３８が形成されている。さらに、ｐ^＋型ＧａＡｓコンタクト層３８上中央付近に電流ブロック層４０が形成され、ｐ^＋型ＧａＡｓコンタクト層３８および電流ブロック層４０上にはＩＴＯ透明電極４２が形成されている。そして、ＩＴＯ透明電極４２の上面中央付近の電流ブロック層４０に対向する位置には上部電極２４が形成され、ｎ型ＧａＰ基板３０の下面中心から外れた箇所にには下部電極２６が形成されている。ＩＴＯ透明電極４２の上面のうち上部電極２４が形成されていない部分は上部開口部２８をなし、ｎ型ＧａＰ基板３０の下面のうち下部電極２６が形成されていない部分は下部開口部３２をなしている。
【００４１】
ｎ型ＧａＰ基板３０が可視光を透過するため、ＩｎＧａＡｌＰ活性層１６からの可視光の発光は上部開口部２８より紙面上方に放射される他に、ｎ型ＩｎＡｌＰクラッド層１４、ｎ型ＩｎＧａＡｌＰバッファー層３４、ｎ型ＧａＰ接着層４６およびｎ型ＧａＰ基板３０を通って下部開口部３２から図９下方へも放射される。その結果、ＩｎＧａＡｌＰ活性層１６からの発光は図９の上方、下方、左右と全ての方向に放射されることになる。このため、本実施形態に係る半導体発光素子は従来の半導体発光素子に比べ光の発光効率が２〜３倍に向上し、従って同一の電力を注入した場合に２〜３倍の発光輝度が得られることになる。
【００４２】
上述した図５は、代表的な色である赤色と黄色の本実施形態に係る半導体発光素子と従来の半導体発光素子の発光効率を表にまとめて示す図である。この図５の例に示すように、本実施形態における半導体発光素子によれば従来の半導体発光素子と比べて、赤色については約２．５倍、黄色についても約２．５倍、発光効率が向上する。
【００４３】
次に、図１０に基づいて、本実施形態に係る半導体発光素子の製造工程を説明する。
【００４４】
まず、図１０（ａ）に示すように、厚さ２５０μｍのｎ型ＧａＡｓ基板１０上に、厚さ０．５μｍのｎ型ＧａＡｓバッファー層４４と厚さ０．５μｍのｎ型ＩｎＧａＡｌＰバッファー層３４とを形成する。この結果、ｎ型ＧａＡｓバッファー層４４とｎ型ＩｎＧａＡｌＰバッファー層３４はｎ型ＧａＡｓ基板１０に格子整合されて形成されることになる。一方、図１０（ｂ）に示すように、厚さ２５０μｍのｎ型ＧａＰ基板３０上に、厚さ１．０μｍのｎ型ＧａＰ接着層４６をＭＯＣＶＤ法により形成する。
【００４５】
次に、図１０（ｃ）に示すように、水素等の不活性ガス雰囲気中で熱処理することにより、図１０（ｂ）に示すｎ型ＧａＰ接着層４６を、（ａ）に示すｎ型ＩｎＧａＡｌＰバッファー層３４の表面に接着する。
【００４６】
次に、図１０（ｄ）に示すように、ｎ型ＧａＡｓ基板１０とｎ型ＧａＡｓバッファー層４４を機械研磨およびエッチングによって除去する。これを反転することにより、ｎ型ＧａＰ基板３０上にｎ型ＧａＰ接着層４６が形成され、このｎ型ＧａＰ接着層４６上にｎ型ＩｎＧａＡｌＰバッファー層３４が接着された基板が作成される。
【００４７】
これ以降の工程は、上述した図８（ａ）〜（ｃ）と同様であるので、その詳しい説明は省略する。
【００４８】
以上のように本実施形態においては、上述した第２実施形態と同様に、ｎ型ＧａＰ基板３０が可視光を透過するため、可視光に対して高い光放射率を有する半導体発光素子を得ることができる。また、接着工程における熱処理が発光部２０の特性に影響を及ぼすことがないため熱処理の温度範囲の制限が緩和される。
【００４９】
さらに、本実施形態に係る半導体発光素子の製造工程によれば、ｎ型ＧａＰ基板３０の接着部分に同じ材質のｎ型ＧａＰ接着層４６を形成して表面を平滑化し、また、ｎ型ＧａＰ接着層４６中のキャリア濃度もドーピングにより高くすることができるので、ｎ型ＧａＰ接着層４６とｎ型ＩｎＧａＡｌＰバッファー層３４の接着を容易に行うことができる。即ち、接着に必要な熱処理温度範囲が広く、オーミックコンタクトが形成しやすくできる。
【００５０】
〔第４実施形態〕
本発明の第４実施形態においては、ＧａＰ基板上にＧａＡｓ基板に格子整合されたＩｎＧａＡｌＰバッファー層が接着され、かつＧａＡｌＡｓ電流拡散層が上部電極と発光部の間に形成されている。このことにより、光の発光効率が向上すると共に、製造工程において接着後に発光部を形成でき、さらにＩＴＯ透明電極の形成が不要となる。以下、詳細に説明する。
【００５１】
本発明の第４の実施形態にかかる半導体発光素子の断面図を図１１に示す。図１１に示されるように、厚さ２５０μｍのｎ型ＧａＰ基板３０上に厚さ０．５μｍのｎ型ＩｎＧａＡｌＰバッファー層３４が接着され、ｎ型ＩｎＧａＡｌＰバッファー層３４上に厚さ０．６μｍのｎ型ＩｎＡｌＰクラッド層１４、厚さ０．６μｍのＩｎＧａＡｌＰ活性層１６、厚さ０．６μｍのｐ型ＩｎＡｌＰクラッド層１８からなる発光部２０が形成されている。
【００５２】
この発光部２０上には厚さ７．０μｍのｐ型ＧａＡｌＡｓ電流拡散層４８が形成され、ｐ型ＧａＡｌＡｓ電流拡散層４８上の中心付近に上部電極２４が、ｎ型ＧａＰ基板３０の下面には中心付近を避けて下部電極２６が形成されている。ｐ型ＧａＡｌＡｓ電流拡散層４８の上面のうち上部電極２４が形成されていない部分は上部開口部２８をなし、ｎ型ＧａＰ基板３０の下面のうち下部電極２６が形成されていない部分は下部開口部３２をなしている。
【００５３】
次に、図１２に基づいて、本実施形態に係る半導体発光素子の製造工程を説明する。なお、図７（ｃ）に至るまでの工程は、上述した第２実施形態とどうようであるので、その詳しい説明は省略する。
【００５４】
図１２（ａ）に示すように、図７（ｃ）のｎ型ＩｎＧａＡｌＰバッファー層３４上に、ＭＯＣＶＤ法により厚さ０．６μｍのｎ型ＩｎＡｌＰクラッド層１４、厚さ０．６μｍのＩｎＧａＡｌＰ活性層１６、厚さ０．６μｍのｐ型ＩｎＡｌＰクラッド層１８を順次エピタキシャル成長させて、発光部２０を形成する。さらに、ＭＯＣＶＤ法により発光部２０の上に、厚さ７．０μｍのｐ型ＧａＡｌＡｓ電流拡散層４８をエピタキシャル成長することにより形成する。このように、ｎ型ＧａＡｓ基板１０に対して格子整合されたｎ型ＩｎＧａＡｌＰバッファー層３４上に発光部２０を形成するために、格子不整合がほとんどない高品質なエピタキシャル成長が行え、高品質な発光部２０の形成が可能となる。
【００５５】
次に、図１２（ｂ）に示すように、ｐ型ＧａＡｌＡｓ電流拡散層４８上に上部電極２４を、ｎ型ＧａＰ基板３０の下面に下部電極２６を形成する。その後、チップ状に切り離し、素子を形成する。
【００５６】
以上のように本実施形態においては、上述した第２実施形態及び第３実施形態と同様に、ｎ型ＧａＰ基板３０が可視光を透過するため、可視光に対して高い光放射率を有する半導体発光素子を得ることができる。また、ｎ型ＩｎＧａＡｌＰバッファー層３４とｎ型ＧａＰ基板３０の接着後にｎ型ＩｎＧａＡｌＰバッファー層３４上への発光部２０の形成を行うようにしたので、接着工程における熱処理が発光部２０の特性に影響を及ぼさないようにすることができ、接着工程における熱処理の温度範囲の制限が緩和される。
【００５７】
さらに、ＭＯＣＶＤ法により、ｎ型ＩｎＡｌＰクラッド層１４と、ＩｎＧａＡｌＰ活性層１６と、ｐ型ＩｎＡｌＰクラッド層１８とに続いて、ｐ型ＧａＡｌＡｓ電流拡散層４８を連続的に形成することができるため、半導体発光素子の製造工程数を削減することができる。すなわち、本実施形態においては、ｐ型ＧａＡｌＡｓ電流拡散層４８を形成することにより、ＩＴＯ透明電極４２の形成が不要となり、上述した第２実施形態及び第３実施形態におけるＩＴＯ透明電極４２形成のためのスパッタリング工程等を省くことができる。
【００５８】
〔第５実施形態〕
上述した第４実施形態では、ｐ型ＧａＡｌＡｓ電流拡散層４８の電流拡散性能がそれほど大きくないために、素子全体への電流の広がりが例えば第２の実施形態ほど均一ではない。上部電極２４の真下に流れＩｎＧａＡｌＰ活性層１６の中央部に至った電流は、この電流による発光が上部電極２４により遮られ素子外部に放射されないために有効に使われない。このため、本発明の第４の実施形態は第２の実施形態に比して、光出力が小くなる傾向がある。第５実施形態は、この点を改良したものである。
【００５９】
本発明の第５実施形態においては、ＧａＰ基板上にＧａＡｓ基板に格子整合されたＩｎＧａＡｌＰバッファー層が接着され、かつｐ型ＧａＰ電流拡散層が上部電極と発光部の間に形成されている。このことにより、光の発光効率が向上すると共に、製造工程において接着後に発光部を形成でき、ＩＴＯ透明電極の形成が不要であり、しかも単純な構成にもかかわらず発光強度が大きい。以下、詳細に説明する。
【００６０】
本発明の第５の実施形態にかかる半導体発光素子の断面図を図１３に示す。図１３に示されるように、厚さ２５０μｍのｎ型ＧａＰ基板３０上に、厚さ０．５μｍのｎ型ＩｎＧａＡｌＰバッファー層３４が接着されている。このｎ型ＩｎＧａＡｌＰバッファー層３４上に、厚さ０．６μｍのｎ型ＩｎＡｌＰクラッド層１４、厚さ０．６μｍのＩｎＧａＡｌＰ活性層１６、厚さ０．６μｍのｐ型ＩｎＡｌＰクラッド層１８からなる発光部２０が形成されている。
【００６１】
この発光部２０上には、厚さ４０μｍのｐ型ＧａＰ電流拡散層５０が形成されている。ｐ型ＧａＰ電流拡散層５０上の中心付近に上部電極２４が形成され、ｎ型ＧａＰ基板３０の下面には中心付近を避けて下部電極２６が形成されている。ｐ型ＧａＰ電流拡散層５０の上面のうち上部電極２４が形成されていない部分は上部開口部２８をなし、ｎ型ＧａＰ基板３０の下面のうち下部電極２６が形成されていない部分は下部開口部３２をなしている。即ち、本実施形態は、上述した第４実施形態におけるｐ型ＧａＡｌＡｓ電流拡散層４８に換えて、ｐ型ＧａＰ電流拡散層５０を形成している。
【００６２】
本実施形態に係る半導体発光素子の製造工程は、上述した第４実施形態の製造工程を説明する図１２（ａ）において、ＭＯＣＶＤ法によるｐ型ＧａＡｌＡｓ電流拡散層４８の形成に換えて、気相成長法によって厚さ４０μｍのｐ型ＧａＰ電流拡散層５０を形成する。
【００６３】
以上のように本実施形態においては、上述した他の実施形態と同様に、ｎ型ＧａＰ基板３０が可視光を透過するため、可視光に対して高い光放射率を有する半導体発光素子を得ることができる。また、ｎ型ＩｎＧａＡｌＰバッファー層３４とｎ型ＧａＰ基板３０の接着後にｎ型ＩｎＧａＡｌＰバッファー層３４上への発光部２０の形成を行うため、接着工程における熱処理が発光部２０の特性に影響を及ぼさないようにすることができ、接着工程における熱処理の温度範囲の制限が緩和される。
【００６４】
さらに、ｐ型ＧａＰ電流拡散層５０の膜厚を、上述した第４実施形態のｐ型ＧａＡｌＡｓ電流拡散層５０の膜厚である７．０μｍよりも厚い、４０μｍで形成することができるので、上部電極２４から電流の広がりを上述した第２実施形態と同程度に広くすることができる。このため、上述した第４実施形態よりも高い光出力を得ることができる。
【００６５】
〔第６実施形態〕
本発明の第２実施形態においては、ＧａＰ基板上にＧａＡｓ基板に格子整合されたＩｎＧａＡｌＰバッファー層が接着され、かつ発光部に多重量子井戸構造活性層を用いている。このことにより、光の発光効率が向上すると共に、製造工程において接着後に発光部を形成でき、さらに発光効率が大きくなっている。以下、詳細に説明する。
【００６６】
本発明の第６の実施形態にかかる半導体発光素子の断面図を図１４に示す。図１４に示されるように、厚さ２５０μｍのｎ型ＧａＰ基板３０上に厚さ０．５μｍのｎ型ＩｎＧａＡｌＰバッファー層３４が接着されている。このｎ型ＩｎＧａＡｌＰバッファー層３４上には、厚さ０．６μｍのｎ型ＩｎＡｌＰクラッド層１４、厚さ０．６μｍの多重量子井戸構造活性層５２、厚さ０．６μｍのｐ型ＩｎＡｌＰクラッド層１８からなる発光部２０が形成されている。
【００６７】
この発光部２０上には厚さ０．１μｍのｐ型ＧａＡｌＡｓ中間ギャップ層３６、厚さ０．０５μｍのｐ^＋型ＧａＡｓコンタクト層３８が形成され、ｐ^＋型ＧａＡｓコンタクト層３８上の中央付近に電流ブロック層４０が形成されている。ｐ^＋型ＧａＡｓコンタクト層３８および電流ブロック層４０上にはＩＴＯ透明電極４２が形成されている。そして、ＩＴＯ透明電極４２の上面中央付近の電流ブロック層４０に対応する位置には上部電極２４が、ｎ型ＧａＰ基板３０の下面の中心から外れた箇所に下部電極２６が形成されている。ＩＴＯ透明電極４２の上面のうち上部電極２４が形成されていない部分は上部開口部２８をなし、ｎ型ＧａＰ基板３０の下面のうち下部電極２６が形成されていない部分は下部開口部３２をなしている。即ち、本実施形態は、上述した第２実施形態におけるＩｎＧａＡｌＰ活性層１６に換えて、多重量子井戸構造活性層５２を形成している。これ以外は第２実施形態と同様の構成である。
【００６８】
本実施形態に係る半導体発光素子の製造工程は、上述した第２実施形態の製造工程を説明する図８（ａ）において、ＭＯＣＶＤ法によるＩｎＡｌＰ活性層１６の形成に換えて、多重量子井戸構造活性層５２を形成する。例えば、Ｉｎ_０．５（Ｇａ_１−ｘＡｌ_ｘ）_０．５ＰのＧａとＡｌの比を交互に変化させて、バンドギャップが交互に異なる井戸層と障壁層を気相成長法で積層することにより、多重量子井戸構造活性層５２を形成する。
【００６９】
以上のように本実施形態においては、上述した他の実施形態と同様に、ｎ型ＧａＰ基板３０が可視光を透過するため、可視光に対して高い光放射率を有する半導体発光素子を得ることができる。また、ｎ型ＩｎＧａＡｌＰバッファー層３４とｎ型ＧａＰ基板３０の接着後にｎ型ＩｎＧａＡｌＰバッファー層３４上へ発光部２０の形成を行うため、接着工程における熱処理が発光部２０の特性に影響を及ぼさないようにすることができ、接着工程における熱処理の温度範囲の制限が緩和される。
【００７０】
さらに、発光部２０の活性層として、多重量子井戸構造活性層５２を用いたので、上述した第２実施形態に比してより大きな光出力を得ることができる。
【００７１】
なお、本発明は上記実施形態に限定されず種々に変形可能である。例えば、半導体材料は必ずしもＧａＡｓやＧａＰ等には限られない。また、半導体発光素子に限らず受光素子、光制御素子等光を用いた半導体素子一般に適用でき、発光効率を向上できる。さらに、本発明は、半導体発光素子に限らず、一般の半導体素子に適用することもできる。
【００７２】
本発明の基本的な考え方は、第１の半導体基板上に格子整合されたバッファー層を形成し、このバッファー層に第２の半導体基板を接着した後に、第１の半導体基板を除去することにある。このため、第２の半導体基板上に、第１の半導体基板に格子整合されたバッファー層を得ることができる。そして、このバッファー層の材質を適宜選択しておくことにより、高品質な半導体層をエピタキシャル成長により形成することができる。
【００７３】
また、バッファー層に第２の半導体基板を接着した後に、このバッファー層上に半導体層を形成することとしたので、半導体層の特性が接着工程における熱処理によって劣化することを回避することができる。
【００７４】
【発明の効果】
以上説明したように、本発明に係る半導体素子の製造方法によれば、第１の半導体基板上に形成した第１の半導体層に第２の半導体基板を接着した後に、第１の半導体基板を除去し、この第１の半導体基板を除去した第１の半導体層の面に第２の半導体層を形成することとしたので、第１の半導体層に第２の半導体基板を接着する際の熱処理による影響を第２の半導体層に及ぼさないようにすることができる。
【００７５】
また、本発明に係る半導体発光素子の製造方法によれば、ＧａＡｓ基板上に形成したＩｎＧａＡｌＰ系のバッファー層にＧａＰ基板を接着した後に、ＧａＡｓ基板を除去し、このＧａＡｓ基板を除去したバッファー層の面に発光層を形成することとしたので、バッファー層にＧａＰ基板を接着する際の熱処理による影響を発光層に及ぼさないようにすることができる。このため、半導体発光素子の発光効率を良好なものにすることができる。
【図面の簡単な説明】
【図１】本発明の前提となる技術の一例である第１実施形態に係る半導体発光素子の断面図である。
【図２】本発明の前提となる技術の一例である第１実施形態に係る半導体発光素子の各製造工程における、半導体発光素子の断面図である（その１）。
【図３】本発明の前提となる技術の一例である第１実施形態に係る半導体発光素子の各製造工程における、半導体発光素子の断面図である（その２）。
【図４】本発明の前提となる技術の一例である第１実施形態に係る半導体発光素子の製造工程時の熱処理温度と光出力および動作電圧の関係を表すグラフである。
【図５】従来の半導体発光素子と第１実施形態の半導体発光素子と第３実施形態の半導体発光素子における赤色と黄色の発光効率を表にまとめて示す図である。
【図６】本発明の第２実施形態に係る半導体発光素子の断面図である。
【図７】本発明の第２実施形態に係る半導体発光素子の各製造工程における、半導体発光素子の断面図である。
【図８】本発明の第２実施形態に係る半導体発光素子の各製造工程における、半導体発光素子の断面図である。
【図９】本発明の第３実施形態に係る半導体発光素子の断面図である。
【図１０】本発明の第３実施形態に係る半導体発光素子の各製造工程の一部における、半導体発光素子の断面図である。
【図１１】本発明の第４実施形態に係る半導体発光素子の断面図である。
【図１２】本発明の第４実施形態に係る半導体発光素子の各製造工程の一部における、半導体発光素子の断面図である。
【図１３】本発明の第５実施形態に係る半導体発光素子の断面図である。
【図１４】本発明の第６実施形態に係る半導体発光素子の断面図である。
【図１５】従来の半導体発光素子の断面図である。
【符号の説明】
１０ｎ型ＧａＡｓ基板
１２ｎ型ＧａＡｓバッファー層
１４ｎ型ＩｎＡｌＰクラッド層
１６ＩｎＧａＡｌＰ活性層
１８ｐ型ＩｎＡｌＰクラッド層
２０発光部
２２ｐ型ＧａＰ電流拡散層
２４上部電極
２６下部電極
２８上部開口部
３０ｎ型ＧａＰ基板
３２下部開口部
３４ｎ型ＩｎＧａＡｌＰバッファー層
３６ｐ型ＧａＡｌＡｓ中間ギャップ層
３８ｐ^＋型ＧａＡｓコンタクト層
４０電流ブロック層
４２ＩＴＯ透明電極
４４ｎ型ＧａＡｓバッファー層
４６ｎ型ＧａＰ接着層
４８ｐ型ＧａＡｌＡｓ電流拡散層
５０ｐ型ＧａＰ電流拡散層
５２多重量子井戸構造活性層[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing a semiconductor device and a method for manufacturing a semiconductor light emitting device, and more particularly to a method for manufacturing a semiconductor light emitting device with good light emission efficiency, and more generally to a method for manufacturing a semiconductor.
[0002]
[Prior art]
A cross-sectional view of a conventional InGaAlP semiconductor light emitting diode (LED) is shown in FIG. As shown in FIG. 15, in the conventional InGaAlP semiconductor light emitting diode, an n-type GaAs buffer layer 12 is formed on an n-type GaAs substrate 10, and an n-type InAlP cladding layer 14 is formed on the n-type GaAs buffer layer 12. The InGaAlP active layer 16 is formed on the n-type InAlP cladding layer 14, and the p-type InAlP cladding layer 18 is formed on the InGaAlP active layer 16. The n-type InAlP clad layer 14, the InGaAlP active layer 16, and the p-type InAlP clad layer 18 constitute a light emitting unit 20.
[0003]
Further, a p-type GaP current diffusion layer 22 is formed on the p-type InAlP cladding layer 18, an upper electrode 24 is formed on the p-type GaP current diffusion layer 22, and a lower portion is formed on the lower surface of the n-type GaAs substrate 10. An electrode 26 is formed. When a voltage is applied between the upper electrode 24 and the lower electrode 26, the InGaAlP active layer 16 emits visible light, which is transmitted through the p-type InAlP cladding layer 18 and the p-type GaP current diffusion layer 22, The light is emitted from the opening 28 to the outside of the semiconductor light emitting diode.
[0004]
[Problems to be solved by the invention]
However, in the conventional semiconductor light emitting diode, since the GaAs substrate does not transmit visible light, visible light from the InGaAlP active layer 16 toward the n-type GaAs substrate 10 is absorbed by the n-type GaAs substrate 10. For this reason, the conventional semiconductor light emitting diode has a problem that only a part of the emitted visible light is emitted to the outside and the light emission efficiency is low.
[0005]
Accordingly, the present invention has been made in view of the above problems, and an object of the present invention is to provide a semiconductor light-emitting element with good light emission efficiency.
[0006]
[Means for Solving the Problems]
In order to solve the above problems, a method of manufacturing a semiconductor device according to the present invention includes forming one or more first semiconductor layers lattice-matched to the first semiconductor substrate on the first semiconductor substrate. Bonding a second semiconductor substrate having a lattice mismatch to the first semiconductor layer and having a visible light transmission property to the first semiconductor layer by heat treatment; and A step of removing the semiconductor substrate, and lattice-matching with the first semiconductor layer on the surface of the first semiconductor layer from which the first semiconductor substrate has been removed on the second semiconductor substrate, Forming one or a plurality of second semiconductor layers that are lattice-mismatched with the second semiconductor substrate.
[0007]
The method of manufacturing a semiconductor device according to the present invention includes a step of forming one or a plurality of InGaAlP-based buffer layers lattice-matched with the GaAs substrate on the GaAs substrate, and the GaAs substrate and the lattice on the buffer layer. Bonding the mismatched GaP substrate by heat treatment, removing the GaAs substrate, and on the surface of the GaP substrate from which the GaAs substrate has been removed, an InGaAlP-based activity Forming a light emitting layer having a double hetero structure including a layer and an InAlP-based or InGaAlP-based cladding layer, wherein the light-emitting layer is lattice-mismatched with a GaP substrate but lattice-matched with the buffer layer And a process for producing a semiconductor light emitting device.
[0008]
DETAILED DESCRIPTION OF THE INVENTION
[First Embodiment]
Of the present invention An example of the underlying technology In the first embodiment, the light emission efficiency of light is improved by bonding a light emitting part having a double hetero structure composed of an InGaAlP active layer and an InAlP clad layer on a GaP substrate. This will be described in detail below.
[0009]
First FIG. 1 shows a cross-sectional view of a semiconductor light emitting device according to one embodiment. As shown in FIG. 1, a light-emitting portion 20 having a double hetero structure in which an n-type InAlP cladding layer 14, an InGaAlP active layer 16, and a p-type InAlP cladding layer 18 are sequentially layered is bonded onto an n-type GaP substrate 30. Has been. A p-type GaP current diffusion layer 22 is formed on the light emitting unit 20. An upper electrode 24 is formed in the vicinity of the center of the upper surface of the p-type GaP current diffusion layer 22, and the upper electrode 24 is formed at a location off the center of the lower surface of the n-type GaP substrate 30. A portion of the upper surface of the p-type GaP current diffusion layer 22 where the upper electrode 24 is not formed forms the upper opening 28, and a portion of the lower surface of the n-type GaP substrate 30 where the lower electrode 26 is not formed is the lower opening. 32.
[0010]
The n-type GaP substrate 30 has a property of transmitting visible light. Therefore, a part of visible light emitted from the InGaAlP active layer 16 is radiated from the lower opening 32 downward in FIG. 1 through the n-type InAlP cladding layer 14 and the n-type GaP substrate 30. As a result, light emission from the InGaAlP active layer 16 is emitted in the upper and lower directions in FIG. For this reason, the light emitting efficiency of the semiconductor light emitting device according to the present embodiment is improved about twice as compared with the conventional semiconductor light emitting device. Therefore, when the same operating voltage is applied, higher light emission luminance can be obtained as compared with the conventional semiconductor light emitting device shown in FIG.
[0011]
2 and 3 show the manufacturing process of the semiconductor light emitting device of this embodiment. As shown in FIG. 2A, an n-type InAlP cladding layer 14, an InGaAlP active layer 16, and a p-type InAlP cladding layer 18 are sequentially epitaxially grown on an n-type GaAs substrate 10 by MOCVD (Metal Organic Chemical Vapor Deposition) method. The light emitting part 20 having a double hetero structure is formed.
[0012]
Next, as shown in FIG. 2B, a p-type GaP current diffusion layer 22 is formed on the light emitting portion 20 by vapor phase growth. Subsequently, as shown in FIG. 2C, the n-type GaAs substrate 10 is removed by mechanical polishing and etching.
[0013]
Next, as shown in FIG. 3A, the n-type InAlP clad layer 14 is bonded onto the n-type GaP substrate 30 by heat treatment in an inert gas such as hydrogen. Subsequently, as shown in FIG. 3B, an upper electrode 24 and a lower electrode 26 are formed on the upper surface of the p-type GaP current diffusion layer 22 and the lower surface of the n-type GaP substrate 30, respectively. Then, a semiconductor light emitting element is obtained by separating into chips.
[0014]
Here, FIG. 4 shows an example of the relationship between the heat treatment temperature during the manufacturing process of the semiconductor light emitting device and the characteristics of the semiconductor light emitting device when Zn (zinc) is used as the p type impurity of the p type InAlP cladding layer 18. 4 represents the heat treatment temperature at the time of bonding in FIG. 3A, and the vertical axis on the left side of FIG. 4 represents the relative value to the light output of the conventional semiconductor light emitting device shown in FIG. The axis represents the operating voltage of the semiconductor light emitting device. 4 shows the relationship between the heat treatment temperature and the light output, and line B shows the relationship between the heat treatment temperature and the operating voltage. From this it can be seen that the heat treatment temperature should be kept below a certain value in order to keep the light output high, while the heat treatment temperature should be kept above a certain degree to keep the operating voltage low. As a result, in order to keep the light output high and the operating voltage low, it is understood that the heat treatment temperature is preferably in the optimum range around 800 ° C. shown in FIG. 4, for example, the range of about 770 ° C. to 830 ° C.
[0015]
Here, the light output decreases with the increase of the heat treatment temperature because Zn which is the p-type impurity of the p-type InAlP cladding layer 18 diffuses into the InGaAlP active layer 16 and deteriorates the crystallinity of the InGaAlP active layer 16. it is conceivable that. Further, it is considered that the operating voltage increases as the heat treatment temperature decreases because good ohmic contact cannot be obtained at the bonding interface between the n-type InAlP cladding layer 14 and the n-type GaP substrate 30.
[0016]
As described above, in the present embodiment, the light emitting portion 20 having the double hetero structure including the n-type InAlP cladding layer 14, the InGaAlP active layer 16, and the p-type InAlP cladding layer 18 is bonded to the n-type GaP substrate 30. A semiconductor light emitting device having a high light emissivity can be obtained.
[0017]
FIG. 5 is a table showing the luminous efficiencies of the semiconductor light emitting devices according to the present embodiment, which are representative colors of red and yellow, and the conventional semiconductor light emitting devices. As shown in the example of FIG. 5, according to the semiconductor light emitting device of this embodiment, the light emission efficiency is about 1.9 times for red and about 1.4 times for yellow compared to the conventional semiconductor light emitting device. improves.
[0018]
When Zn is used for the p-type impurity of the p-type InAlP cladding layer 18, it is preferable to keep the heat treatment temperature at the time of bonding the n-type GaP substrate 30 to the n-type InAlP cladding layer 14 at about 800 ° C.
[Second Embodiment]
When Zn is used as the p-type impurity of the p-type InAlP cladding layer 18 in the first embodiment, since the relationship between the ohmic contact and the light output with respect to the heat treatment temperature tends to be reversed, a GaP substrate that is transparent to visible light is used. There is a risk that the effect of improving the light output due to the above will not be sufficiently exhibited. In addition, since an appropriate temperature range in the heat treatment is in a very narrow range of about 800 ° C., there is a problem that it is difficult to stably produce a semiconductor light emitting device with a high yield. The second embodiment is an improvement of this point.
[0019]
In the second embodiment of the present invention, the InGaAlP buffer layer lattice-matched to the GaAs substrate is bonded to the GaP substrate, so that the light emission efficiency is improved and the light emitting portion can be formed after bonding. The characteristics of the light emitting part are not deteriorated by the bonding process. This will be described in detail below.
[0020]
FIG. 6 is a sectional view showing a semiconductor light emitting device according to the second embodiment of the present invention. As shown in FIG. 6, an n-type InGaAlP buffer layer 34 having a thickness of 0.5 μm is bonded onto an n-type GaP substrate 30 having a thickness of 250 μm. On the n-type InGaAlP buffer layer 34, a light emission comprising an n-type InAlP clad layer 14 having a thickness of 0.6 μm, an InGaAlP active layer 16 having a thickness of 0.6 μm, and a p-type InAlP clad layer 18 having a thickness of 0.6 μm. Part 20 is formed.
[0021]
A p-type GaAlAs intermediate gap layer 36 having a thickness of 0.1 μm and a p-type having a thickness of 0.05 μm are formed on the light emitting unit 20. ⁺ A type GaAs contact layer 38 is formed. ⁺ A current blocking layer 40 is formed near the center on the type GaAs contact layer 38. p ⁺ An ITO transparent electrode 42 is formed on the type GaAs contact layer 38 and the current blocking layer 40. An upper electrode 24 is formed at a position corresponding to the current blocking layer 40 near the center of the upper surface of the ITO transparent electrode 42, and a lower electrode 26 is formed at a position off the center of the lower surface of the n-type GaP substrate 30. A portion of the upper surface of the ITO transparent electrode 42 where the upper electrode 24 is not formed forms the upper opening 28, and a portion of the lower surface of the n-type GaP substrate 30 where the lower electrode 26 is not formed forms the lower opening 32. ing.
[0022]
Since the n-type GaP substrate 30 transmits visible light, the visible light emitted from the InGaAlP active layer 16 is emitted from the upper opening 28 upward in the figure, as well as the n-type InAlP cladding layer 14 and the n-type InGaAlP buffer. Radiation is also emitted downward from the lower opening 32 through the layer 34 and the n-type GaP substrate 30. As a result, the light emission from the InGaAlP active layer 16 is emitted in all directions of up, down, left and right in FIG. For this reason, the light emitting efficiency of the semiconductor light emitting device according to the present embodiment is improved by 2 to 3 times as compared with the conventional semiconductor light emitting device, and accordingly, the light emission luminance of 2 to 3 times is obtained when the same operating voltage is applied. Will be.
[0023]
7 and 8 are views showing a process for manufacturing the semiconductor light emitting device according to this embodiment. As shown in FIG. 7A, an n-type GaAs buffer layer 44 having a thickness of 0.5 μm and an n-type InGaAlP buffer layer having a thickness of 0.5 μm are formed on an n-type GaAs substrate 10 having a thickness of 250 μm. It is formed by epitaxial growth using the MOCVD method. As a result, the n-type GaAs buffer layer 44 and the n-type InGaAlP buffer layer 34 are formed in lattice matching with the n-type GaAs substrate 10. When the n-type GaAs buffer layer 44 and the n-type InGaAlP buffer layer 34 are formed, the plane orientation of the n-type GaAs substrate 10 is set to 7 ° or more and 16 ° in the [011] direction from the (1, 0, 0) plane. By inclining in the following range, the light emission characteristics of the light emitting unit 20 are improved.
[0024]
Next, as shown in FIG. 7B, the n-type GaP substrate 30 is bonded onto the n-type InGaAlP buffer layer 34 by heat treatment in an inert gas atmosphere such as hydrogen. The heat treatment temperature may be 700 ° C. or higher, preferably about 800 ° C. or higher, and about 850 ° C. is more preferable from the viewpoint of ensuring ohmic contact and improving yield.
[0025]
Next, as shown in FIG. 7C, the n-type GaAs substrate 10 and the n-type GaAs buffer layer 44 are removed by mechanical polishing and etching. When this is reversed, an n-type InPAlP buffer layer 34 bonded to the n-type GaP substrate 30 is produced.
[0026]
Next, as shown in FIG. 8A, an n-type InAlP cladding layer 14 having a thickness of 0.6 μm, an InGaAlP active layer 16 having a thickness of 0.6 μm, and a thickness are formed on the n-type InGaAlP buffer layer 34 by MOCVD. A 0.6 μm p-type InAlP cladding layer 18 is sequentially epitaxially grown to form the light emitting portion 20. In forming the light-emitting portion 20, the light emitted from the InGaAlP active layer 16 is n-type so that the Al composition ratio of the n-type InGaAlP buffer layer 34 is larger than the Al composition ratio of the InGaAlP active layer 16. The InGaAlP buffer layer 34 is transmitted.
[0027]
Next, a 0.1 μm-thick p-type GaAlAs intermediate gap layer 36 and a 0.05 μm-thick p layer are formed on the light emitting unit 20 by MOCVD. ⁺ A type GaAs contact layer 38 and a current blocking layer 40 are sequentially formed by epitaxial growth.
[0028]
In this manner, the n-type InAlP cladding layer 14, the InGaAlP active layer 16, and the p-type InAlP cladding layer 18 (light emitting portion 20) are formed on the n-type InGaAlP buffer layer 34 lattice-matched to the n-type GaAs substrate 10. Therefore, high quality epitaxial growth with almost no lattice mismatch can be performed. As a result, it is possible to form a high-quality light emitting unit 20. On the other hand, it is difficult to epitaxially grow the high-quality light-emitting layer 20 directly on the n-type GaP substrate 30 because the lattice mismatch between the n-type GaP substrate 30 and the InGaAlP active layer 16 is large.
[0029]
Next, as shown in FIG. 8B, after patterning the current blocking layer 40 by a PEP (Photo Engraving Process) process, an ITO transparent electrode 42 is formed by a sputtering method.
[0030]
Next, as shown in FIG. 8C, the upper electrode 24 is formed on the upper surface of the ITO transparent electrode 42, and the lower electrode 26 is formed on the lower surface of the n-type GaP substrate 30. Then, it cut | disconnects in a chip shape and forms an element.
[0031]
Here, in applying the MOCVD method, the raw material is an organic metal such as TMG (trimethylgallium), TMA (trimethylaluminum), TMI (trimethylindium), or a hydride gas such as arsine or phosphine, and crystallized at about 700 ° C. Growth (epitaxial growth) is performed.
[0032]
p-type InAlP cladding layer 18, p-type GaAlAs intermediate gap layer 36, p ⁺ In forming the type GaAs contact layer 38, zinc (Zn), carbon (C), or magnesium (Mg) is doped as a p-type impurity. Sources of impurities such as zinc (Zn), carbon (C), and magnesium (Mg) include dimethylzinc (DMZ) and carbon tetrabromide (CBr), respectively. ₄ ), Biscyclopentadienyl magnesium (Cp) ₂ Mg) is used.
[0033]
In forming the n-type InGaAlP buffer layer 34 and the n-type InAlP cladding layer 14, silicon (Si) is doped as an n-type impurity. Silane (SiH) is used as a source of silicon (Si) impurities. ₄ ) Is used.
[0034]
The composition of the InGaAlP active layer 16 can be determined such that the emission wavelength is, for example, red, orange, yellow, yellow-green, or green.
[0035]
As described above, in the manufacturing process of the semiconductor light emitting device according to this embodiment, the formation process of the light emitting portion 20 of FIG. 8A is performed after the bonding process of FIG. Even when Zn is used as the p-type impurity of the type InAlP cladding layer 18, the characteristics of the light emitting section 20 are not deteriorated by the heat treatment in the bonding step. Therefore, even if the heat treatment temperature in the bonding step shown in FIG. 7B is increased, the light output can be prevented from being adversely affected. For this reason, the heat treatment temperature can be increased to a temperature at which ohmic contact between the n-type InGaAlP buffer layer 34 and the n-type GaP substrate 30 interface can be reliably obtained. The heat treatment temperature may be 700 ° C. or higher, preferably about 800 ° C. or higher, and about 850 ° C. is more preferable from the viewpoint of ensuring ohmic contact and improving yield.
[0036]
Furthermore, in this embodiment, an n-type InGaAlP buffer layer 34 lattice-matched to the n-type GaAs substrate 10 is bonded onto the n-type GaP substrate 30, and the n-type InAlP cladding layer 14 and InGaAlP are deposited on the n-type InGaAlP buffer layer 34. A light emitting portion 20 having a double hetero structure composed of an active layer 16 and a p-type InAlP cladding layer 18 is formed. Since the n-type GaP substrate 30 transmits visible light, a semiconductor light emitting element having a high light emissivity with respect to visible light can be obtained.
[0037]
In this embodiment, since the n-type InGaAlP buffer layer 34 lattice-matched to the n-type GaAs substrate 10 is formed, the n-type GaAs substrate 10 is removed and the n-type InGaAlP buffer layer 34 and the n-type GaP substrate are removed. After bonding 30, the n-type InAlP cladding layer 14, InGaAlP active layer 16, and p-type InAlP cladding layer 18 with very little lattice mismatch can be formed on the n-type InGaAlP buffer layer 34.
[0038]
[Third Embodiment]
In the third embodiment of the present invention, a GaP adhesion layer is formed on a GaP substrate, and an InGaAlP buffer layer lattice-matched to the GaAs substrate is adhered on the GaP adhesion layer. For this reason, the light emission efficiency is improved. In addition, by forming a GaP adhesion layer on the GaP substrate by MOCVD, it becomes easy to obtain a good ohmic contact between the GaP substrate and the InGaAlP buffer layer, and the manufacturing yield is improved. This will be described in detail below.
[0039]
FIG. 9 shows a cross-sectional view of a semiconductor light emitting device according to the third embodiment of the present invention. As shown in FIG. 9, an n-type GaP adhesive layer 46 having a thickness of 1.0 μm is formed on an n-type GaP substrate 30 having a thickness of 250 μm. An n-type InGaAlP buffer layer 34 having a thickness of 0.5 μm is bonded onto the n-type GaP adhesive layer 46. Then, a light emitting section comprising an n-type InAlP cladding layer 14 having a thickness of 0.6 μm, an InGaAlP active layer 16 having a thickness of 0.6 μm, and a p-type InAlP cladding layer 18 having a thickness of 0.6 μm on the n-type InGaAlP buffer layer 34. 20 is formed.
[0040]
A p-type GaAlAs intermediate gap layer 36 having a thickness of 0.1 μm and a p-type having a thickness of 0.05 μm are formed on the light emitting unit 20. ⁺ A type GaAs contact layer 38 is formed. In addition, p ⁺ A current blocking layer 40 is formed near the center of the GaAs contact layer 38 and p ⁺ An ITO transparent electrode 42 is formed on the type GaAs contact layer 38 and the current blocking layer 40. An upper electrode 24 is formed at a position facing the current blocking layer 40 near the center of the upper surface of the ITO transparent electrode 42, and a lower electrode 26 is formed at a position away from the center of the lower surface of the n-type GaP substrate 30. Yes. A portion of the upper surface of the ITO transparent electrode 42 where the upper electrode 24 is not formed forms the upper opening 28, and a portion of the lower surface of the n-type GaP substrate 30 where the lower electrode 26 is not formed forms the lower opening 32. ing.
[0041]
Since the n-type GaP substrate 30 transmits visible light, visible light emission from the InGaAlP active layer 16 is radiated from the upper opening 28 to the upper side of the paper surface, in addition to the n-type InAlP cladding layer 14 and the n-type InGaAlP buffer layer. 34, the n-type GaP adhesive layer 46 and the n-type GaP substrate 30 are also emitted from the lower opening 32 downward in FIG. 9. As a result, light emission from the InGaAlP active layer 16 is emitted in all directions, ie, upward, downward, left and right in FIG. For this reason, the light emitting efficiency of the semiconductor light emitting device according to the present embodiment is improved by 2 to 3 times compared to the conventional semiconductor light emitting device, and accordingly, the light emission luminance of 2 to 3 times is obtained when the same power is injected. Will be.
[0042]
FIG. 5 described above is a table collectively showing the luminous efficiencies of the semiconductor light emitting devices according to the present embodiment, which are representative colors of red and yellow, and the conventional semiconductor light emitting devices. As shown in the example of FIG. 5, according to the semiconductor light emitting device of this embodiment, the light emission efficiency is about 2.5 times that of red and about 2.5 times that of yellow as compared with the conventional semiconductor light emitting device. improves.
[0043]
Next, the manufacturing process of the semiconductor light emitting device according to this embodiment will be described with reference to FIG.
[0044]
First, as shown in FIG. 10A, an n-type GaAs buffer layer 44 having a thickness of 0.5 μm and an n-type InGaAlP buffer layer having a thickness of 0.5 μm are formed on an n-type GaAs substrate 10 having a thickness of 250 μm. Form. As a result, the n-type GaAs buffer layer 44 and the n-type InGaAlP buffer layer 34 are formed in lattice matching with the n-type GaAs substrate 10. On the other hand, as shown in FIG. 10B, an n-type GaP adhesive layer 46 having a thickness of 1.0 μm is formed on the n-type GaP substrate 30 having a thickness of 250 μm by the MOCVD method.
[0045]
Next, as shown in FIG. 10C, the n-type GaP adhesive layer 46 shown in FIG. 10B is changed to the n-type InGaAlP shown in FIG. Adhere to the surface of the buffer layer 34.
[0046]
Next, as shown in FIG. 10D, the n-type GaAs substrate 10 and the n-type GaAs buffer layer 44 are removed by mechanical polishing and etching. By inverting this, an n-type GaP adhesive layer 46 is formed on the n-type GaP substrate 30, and a substrate in which the n-type InGaAlP buffer layer 34 is adhered on the n-type GaP adhesive layer 46 is produced.
[0047]
Since the subsequent steps are the same as those in FIGS. 8A to 8C described above, detailed description thereof will be omitted.
[0048]
As described above, in the present embodiment, since the n-type GaP substrate 30 transmits visible light as in the second embodiment described above, a semiconductor light emitting element having a high light emissivity with respect to visible light is obtained. Can do. In addition, since the heat treatment in the bonding process does not affect the characteristics of the light emitting portion 20, the restriction on the temperature range of the heat treatment is relaxed.
[0049]
Furthermore, according to the manufacturing process of the semiconductor light emitting device according to the present embodiment, the n-type GaP adhesion layer 46 of the same material is formed on the adhesion portion of the n-type GaP substrate 30 to smooth the surface, and the n-type GaP adhesion is performed. Since the carrier concentration in the layer 46 can also be increased by doping, the n-type GaP adhesion layer 46 and the n-type InGaAlP buffer layer 34 can be easily adhered. That is, the heat treatment temperature range necessary for adhesion is wide, and an ohmic contact can be easily formed.
[0050]
[Fourth Embodiment]
In the fourth embodiment of the present invention, an InGaAlP buffer layer lattice-matched to a GaAs substrate is bonded to a GaP substrate, and a GaAlAs current spreading layer is formed between the upper electrode and the light emitting portion. As a result, the light emission efficiency is improved, the light emitting part can be formed after bonding in the manufacturing process, and the ITO transparent electrode need not be formed. This will be described in detail below.
[0051]
FIG. 11 shows a cross-sectional view of a semiconductor light emitting device according to the fourth embodiment of the present invention. As shown in FIG. 11, an n-type InGaAlP buffer layer 34 having a thickness of 0.5 μm is bonded onto an n-type GaP substrate 30 having a thickness of 250 μm, and an n-type film having a thickness of 0.6 μm is formed on the n-type InGaAlP buffer layer 34. A light emitting section 20 is formed which includes a type InAlP cladding layer 14, an InGaAlP active layer 16 having a thickness of 0.6 μm, and a p-type InAlP cladding layer 18 having a thickness of 0.6 μm.
[0052]
A p-type GaAlAs current diffusion layer 48 having a thickness of 7.0 μm is formed on the light emitting unit 20, an upper electrode 24 is formed near the center on the p-type GaAlAs current diffusion layer 48, and a lower surface of the n-type GaP substrate 30. The lower electrode 26 is formed avoiding the vicinity of the center. A portion of the upper surface of the p-type GaAlAs current diffusion layer 48 where the upper electrode 24 is not formed forms the upper opening 28, and a portion of the lower surface of the n-type GaP substrate 30 where the lower electrode 26 is not formed is the lower opening. 32.
[0053]
Next, the manufacturing process of the semiconductor light emitting device according to this embodiment will be described with reference to FIG. Since the steps up to FIG. 7C are the same as those in the second embodiment described above, detailed description thereof will be omitted.
[0054]
As shown in FIG. 12A, an n-type InAlP cladding layer 14 having a thickness of 0.6 μm and an InGaAlP active layer having a thickness of 0.6 μm are formed on the n-type InGaAlP buffer layer 34 in FIG. 16. A p-type InAlP clad layer 18 having a thickness of 0.6 μm is sequentially epitaxially grown to form the light emitting portion 20. Further, the p-type GaAlAs current diffusion layer 48 having a thickness of 7.0 μm is formed by epitaxial growth on the light emitting portion 20 by MOCVD. Thus, since the light emitting portion 20 is formed on the n-type InGaAlP buffer layer 34 lattice-matched to the n-type GaAs substrate 10, high-quality epitaxial growth with almost no lattice mismatch can be performed, and high-quality light emission is achieved. The part 20 can be formed.
[0055]
Next, as shown in FIG. 12B, the upper electrode 24 is formed on the p-type GaAlAs current diffusion layer 48, and the lower electrode 26 is formed on the lower surface of the n-type GaP substrate 30. Then, it cut | disconnects in a chip shape and forms an element.
[0056]
As described above, in the present embodiment, as in the second embodiment and the third embodiment described above, the n-type GaP substrate 30 transmits visible light, and thus has a high light emissivity with respect to visible light. A light emitting element can be obtained. In addition, since the light-emitting portion 20 is formed on the n-type InGaAlP buffer layer 34 after bonding the n-type InGaAlP buffer layer 34 and the n-type GaP substrate 30, the heat treatment in the bonding process affects the characteristics of the light-emitting portion 20. And the limitation of the temperature range of the heat treatment in the bonding process is relaxed.
[0057]
Further, since the n-type InAlP cladding layer 14, the InGaAlP active layer 16, and the p-type InAlP cladding layer 18 can be continuously formed by MOCVD, the p-type GaAlAs current diffusion layer 48 can be formed continuously. The number of manufacturing steps of the light emitting element can be reduced. That is, in the present embodiment, the formation of the ITO transparent electrode 42 becomes unnecessary by forming the p-type GaAlAs current diffusion layer 48, and the ITO transparent electrode 42 in the second and third embodiments described above is formed. The sputtering process can be omitted.
[0058]
[Fifth Embodiment]
In the fourth embodiment described above, since the current diffusion performance of the p-type GaAlAs current diffusion layer 48 is not so great, the spread of current to the entire device is not as uniform as in the second embodiment, for example. The current that flows directly under the upper electrode 24 and reaches the center of the InGaAlP active layer 16 is not used effectively because light emission by this current is blocked by the upper electrode 24 and is not emitted outside the device. For this reason, the fourth embodiment of the present invention tends to have a smaller light output than the second embodiment. The fifth embodiment is an improvement of this point.
[0059]
In the fifth embodiment of the present invention, an InGaAlP buffer layer lattice-matched to a GaAs substrate is bonded to a GaP substrate, and a p-type GaP current diffusion layer is formed between the upper electrode and the light emitting portion. As a result, the light emission efficiency is improved, the light emitting part can be formed after bonding in the manufacturing process, the formation of the ITO transparent electrode is unnecessary, and the light emission intensity is high despite the simple configuration. This will be described in detail below.
[0060]
FIG. 13 shows a cross-sectional view of a semiconductor light emitting device according to the fifth embodiment of the present invention. As shown in FIG. 13, an n-type InGaAlP buffer layer 34 having a thickness of 0.5 μm is bonded onto an n-type GaP substrate 30 having a thickness of 250 μm. On this n-type InGaAlP buffer layer 34, a light emitting portion comprising an n-type InAlP cladding layer 14 having a thickness of 0.6 μm, an InGaAlP active layer 16 having a thickness of 0.6 μm, and a p-type InAlP cladding layer 18 having a thickness of 0.6 μm. 20 is formed.
[0061]
A p-type GaP current diffusion layer 50 having a thickness of 40 μm is formed on the light emitting unit 20. An upper electrode 24 is formed near the center on the p-type GaP current diffusion layer 50, and a lower electrode 26 is formed on the lower surface of the n-type GaP substrate 30 while avoiding the vicinity of the center. A portion of the upper surface of the p-type GaP current diffusion layer 50 where the upper electrode 24 is not formed forms the upper opening 28, and a portion of the lower surface of the n-type GaP substrate 30 where the lower electrode 26 is not formed is the lower opening. 32. In other words, in the present embodiment, a p-type GaP current diffusion layer 50 is formed instead of the p-type GaAlAs current diffusion layer 48 in the fourth embodiment described above.
[0062]
The manufacturing process of the semiconductor light emitting device according to the present embodiment is replaced with the formation of the p-type GaAlAs current diffusion layer 48 by MOCVD in FIG. 12A for explaining the manufacturing process of the fourth embodiment described above. A p-type GaP current diffusion layer 50 having a thickness of 40 μm is formed by a growth method.
[0063]
As described above, in this embodiment, similarly to the other embodiments described above, since the n-type GaP substrate 30 transmits visible light, a semiconductor light emitting element having a high light emissivity with respect to visible light is obtained. Can do. Further, since the light emitting portion 20 is formed on the n-type InGaAlP buffer layer 34 after the n-type InGaAlP buffer layer 34 and the n-type GaP substrate 30 are bonded, the heat treatment in the bonding process does not affect the characteristics of the light-emitting portion 20. The restriction of the temperature range of the heat treatment in the bonding process can be relaxed.
[0064]
Further, since the p-type GaP current diffusion layer 50 can be formed with a thickness of 40 μm, which is larger than 7.0 μm, which is the thickness of the p-type GaAlAs current diffusion layer 50 of the fourth embodiment described above, The current spread from the electrode 24 can be made as wide as that of the second embodiment described above. For this reason, it is possible to obtain a light output higher than that of the fourth embodiment described above.
[0065]
[Sixth Embodiment]
In the second embodiment of the present invention, an InGaAlP buffer layer lattice-matched to a GaAs substrate is bonded to a GaP substrate, and a multiple quantum well structure active layer is used for the light emitting portion. As a result, the light emission efficiency is improved, the light emitting part can be formed after bonding in the manufacturing process, and the light emission efficiency is further increased. This will be described in detail below.
[0066]
FIG. 14 is a sectional view of a semiconductor light emitting device according to the sixth embodiment of the present invention. As shown in FIG. 14, an n-type InGaAlP buffer layer 34 having a thickness of 0.5 μm is bonded onto an n-type GaP substrate 30 having a thickness of 250 μm. On the n-type InGaAlP buffer layer 34, an n-type InAlP cladding layer 14 having a thickness of 0.6 μm, a multi-quantum well structure active layer 52 having a thickness of 0.6 μm, and a p-type InAlP cladding layer 18 having a thickness of 0.6 μm. A light emitting unit 20 is formed.
[0067]
A p-type GaAlAs intermediate gap layer 36 having a thickness of 0.1 μm and a p-type having a thickness of 0.05 μm are formed on the light emitting unit 20. ⁺ A type GaAs contact layer 38 is formed and p ⁺ A current blocking layer 40 is formed near the center on the type GaAs contact layer 38. p ⁺ An ITO transparent electrode 42 is formed on the type GaAs contact layer 38 and the current blocking layer 40. An upper electrode 24 is formed at a position corresponding to the current blocking layer 40 near the center of the upper surface of the ITO transparent electrode 42, and a lower electrode 26 is formed at a position off the center of the lower surface of the n-type GaP substrate 30. A portion of the upper surface of the ITO transparent electrode 42 where the upper electrode 24 is not formed forms the upper opening 28, and a portion of the lower surface of the n-type GaP substrate 30 where the lower electrode 26 is not formed forms the lower opening 32. ing. That is, in the present embodiment, the multi-quantum well structure active layer 52 is formed in place of the InGaAlP active layer 16 in the second embodiment described above. Other than this, the configuration is the same as that of the second embodiment.
[0068]
The manufacturing process of the semiconductor light emitting device according to this embodiment is not limited to the formation of the InAlP active layer 16 by the MOCVD method in FIG. 8A illustrating the manufacturing process of the second embodiment described above. Layer 52 is formed. For example, In _0.5 (Ga _1-x Al _x ) _0.5 The multiple quantum well structure active layer 52 is formed by alternately stacking the well layers and the barrier layers having different band gaps by the vapor phase growth method by alternately changing the ratio of Ga and Al of P.
[0069]
As described above, in this embodiment, similarly to the other embodiments described above, since the n-type GaP substrate 30 transmits visible light, a semiconductor light emitting element having a high light emissivity with respect to visible light is obtained. Can do. Further, since the light emitting unit 20 is formed on the n-type InGaAlP buffer layer 34 after the n-type InGaAlP buffer layer 34 and the n-type GaP substrate 30 are bonded, the heat treatment in the bonding process does not affect the characteristics of the light-emitting unit 20. And the limitation of the temperature range of the heat treatment in the bonding step is relaxed.
[0070]
Furthermore, since the multiple quantum well structure active layer 52 is used as the active layer of the light emitting unit 20, a larger light output can be obtained as compared with the second embodiment described above.
[0071]
In addition, this invention is not limited to the said embodiment, A various deformation | transformation is possible. For example, the semiconductor material is not necessarily limited to GaAs or GaP. Further, the present invention can be applied not only to semiconductor light emitting elements but also to general semiconductor elements using light such as light receiving elements, light control elements, etc., and light emission efficiency can be improved. Furthermore, the present invention can be applied not only to a semiconductor light emitting element but also to a general semiconductor element.
[0072]
The basic idea of the present invention is to form a lattice-matched buffer layer on the first semiconductor substrate, and bond the second semiconductor substrate to the buffer layer, and then remove the first semiconductor substrate. is there. Therefore, a buffer layer lattice-matched to the first semiconductor substrate can be obtained on the second semiconductor substrate. A high quality semiconductor layer can be formed by epitaxial growth by appropriately selecting the material of the buffer layer.
[0073]
In addition, since the semiconductor layer is formed on the buffer layer after the second semiconductor substrate is bonded to the buffer layer, the characteristics of the semiconductor layer can be prevented from being deteriorated by the heat treatment in the bonding step.
[0074]
【The invention's effect】
As described above, according to the method for manufacturing a semiconductor element according to the present invention, after the second semiconductor substrate is bonded to the first semiconductor layer formed on the first semiconductor substrate, the first semiconductor substrate is bonded to the first semiconductor substrate. Since the second semiconductor layer is formed on the surface of the first semiconductor layer from which the first semiconductor substrate has been removed, the heat treatment for bonding the second semiconductor substrate to the first semiconductor layer Can be prevented from affecting the second semiconductor layer.
[0075]
Further, according to the method for manufacturing a semiconductor light emitting device according to the present invention, after bonding the GaP substrate to the InGaAlP buffer layer formed on the GaAs substrate, the GaAs substrate is removed, and the buffer layer is removed. Since the light emitting layer is formed on the surface, it is possible to prevent the light emitting layer from being affected by the heat treatment when the GaP substrate is bonded to the buffer layer. For this reason, the luminous efficiency of the semiconductor light emitting device can be improved.
[Brief description of the drawings]
FIG. 1 of the present invention An example of the underlying technology 1 is a cross-sectional view of a semiconductor light emitting element according to a first embodiment.
FIG. 2 of the present invention An example of the underlying technology It is sectional drawing of the semiconductor light-emitting device in each manufacturing process of the semiconductor light-emitting device concerning a 1st embodiment (the 1).
FIG. 3 of the present invention An example of the underlying technology It is sectional drawing of the semiconductor light-emitting device in each manufacturing process of the semiconductor light-emitting device concerning a 1st embodiment (the 2).
FIG. 4 of the present invention An example of the underlying technology It is a graph showing the relationship between the heat processing temperature at the time of the manufacturing process of the semiconductor light-emitting device concerning 1st Embodiment, light output, and operating voltage.
FIG. 5 is a table showing red and yellow luminous efficiencies in a conventional semiconductor light emitting device, the semiconductor light emitting device of the first embodiment, and the semiconductor light emitting device of the third embodiment.
FIG. 6 is a cross-sectional view of a semiconductor light emitting device according to a second embodiment of the present invention.
FIG. 7 is a cross-sectional view of a semiconductor light emitting device in each manufacturing process of a semiconductor light emitting device according to a second embodiment of the present invention.
FIG. 8 is a cross-sectional view of a semiconductor light emitting device in each manufacturing process of a semiconductor light emitting device according to a second embodiment of the invention.
FIG. 9 is a cross-sectional view of a semiconductor light emitting device according to a third embodiment of the present invention.
FIG. 10 is a cross-sectional view of a semiconductor light emitting device in a part of each manufacturing process of a semiconductor light emitting device according to a third embodiment of the present invention.
FIG. 11 is a cross-sectional view of a semiconductor light emitting device according to a fourth embodiment of the present invention.
FIG. 12 is a cross-sectional view of a semiconductor light emitting device in a part of each manufacturing process of a semiconductor light emitting device according to a fourth embodiment of the present invention.
FIG. 13 is a cross-sectional view of a semiconductor light emitting device according to a fifth embodiment of the present invention.
FIG. 14 is a cross-sectional view of a semiconductor light emitting device according to a sixth embodiment of the present invention.
FIG. 15 is a cross-sectional view of a conventional semiconductor light emitting device.
[Explanation of symbols]
10 n-type GaAs substrate
12 n-type GaAs buffer layer
14 n-type InAlP cladding layer
16 InGaAlP active layer
18 p-type InAlP cladding layer
20 Light emitting part
22 p-type GaP current diffusion layer
24 Upper electrode
26 Lower electrode
28 Upper opening
30 n-type GaP substrate
32 Lower opening
34 n-type InGaAlP buffer layer
36 p-type GaAlAs intermediate gap layer
38 p ⁺ Type GaAs contact layer
40 Current blocking layer
42 ITO transparent electrode
44 n-type GaAs buffer layer
46 n-type GaP adhesive layer
48 p-type GaAlAs current spreading layer
50 p-type GaP current diffusion layer
52 Active layer with multiple quantum well structure

Claims

Forming one or more first semiconductor layers lattice-matched to the first semiconductor substrate on the first semiconductor substrate;
Bonding a second semiconductor substrate having a lattice mismatch with respect to the first semiconductor layer and having a visible light transmission property to the first semiconductor layer by performing a heat treatment ;
Removing the first semiconductor substrate;
On the second semiconductor substrate, the first semiconductor layer is lattice-matched with the first semiconductor layer on the surface of the first semiconductor layer from which the first semiconductor substrate is removed, but is lattice-matched with the second semiconductor substrate. Forming a matching one or more second semiconductor layers;
The manufacturing method of the semiconductor element characterized by the above-mentioned.

The material of the first semiconductor substrate is GaAs;
The material of the second semiconductor substrate is GaP,
The first semiconductor layer is formed by epitaxial growth,
The second semiconductor layer is also formed by epitaxial growth.
The method of manufacturing a semiconductor device according to claim 1.

Forming on the GaAs substrate one or more InGaAlP-based buffer layers lattice-matched to the GaAs substrate;
Bonding a GaP substrate that is lattice-mismatched to the buffer layer by heat treatment to the buffer layer ;
Removing the GaAs substrate;
A light emitting layer having a double hetero structure including an InGaAlP-based active layer and an InAlP-based or InGaAlP-based cladding layer on a surface of the GaP substrate from which the GaAs substrate is removed , the buffer layer Forming a light emitting layer that is lattice-matched with the GaP substrate but is lattice-mismatched with the GaP substrate ,
The manufacturing method of the semiconductor light-emitting device characterized by the above-mentioned.

The buffer layer is formed by epitaxial growth,
The light emitting layer is also formed by epitaxial growth.
The method of manufacturing a semiconductor light emitting element according to claim 3.

5. The method for manufacturing a semiconductor light emitting element according to claim 3, wherein the GaP substrate is an n-type GaP substrate.

Before bonding the GaP substrate to the buffer layer, an adhesive layer lattice-matched with the GaP substrate is formed on the GaP substrate, and the adhesive layer is bonded to the buffer layer. The manufacturing method of the semiconductor light-emitting device in any one of Claims 3 thru | or 5.

7. The method of manufacturing a semiconductor light emitting device according to claim 3, wherein the Al composition ratio of the buffer layer is larger than the Al composition ratio of the InGaAlP-based active layer.

8. The method of manufacturing a semiconductor light emitting element according to claim 3, wherein Zn is used as a p-type impurity in the InAlP or InGaAlP-based cladding layer.

9. The method for manufacturing a semiconductor light emitting element according to claim 3, wherein in the step of bonding the GaP substrate to the buffer layer, a heat treatment is performed at a temperature of 700 ° C. or higher.

10. The plane orientation of the GaAs substrate is tilted in a range of 7 ° to 16 ° from the (1, 0, 0) plane in the [0, 0, 1] direction. The manufacturing method of the semiconductor light-emitting device in any one of.

Forming a transparent electrode on the light emitting layer,
The method for manufacturing a semiconductor light-emitting element according to claim 3, further comprising:

Forming a current spreading layer made of GaAlP or GaP on the light emitting layer;
The method for manufacturing a semiconductor light-emitting element according to claim 3, further comprising:

The InGaAlP-based active layer has a multiple quantum well structure;
13. The method for manufacturing a semiconductor light emitting device according to claim 3, wherein the semiconductor light emitting device is manufactured.