JP3718940B2 - Flip chip ceramic substrate - Google Patents

Flip chip ceramic substrate Download PDF

Info

Publication number
JP3718940B2
JP3718940B2 JP01299897A JP1299897A JP3718940B2 JP 3718940 B2 JP3718940 B2 JP 3718940B2 JP 01299897 A JP01299897 A JP 01299897A JP 1299897 A JP1299897 A JP 1299897A JP 3718940 B2 JP3718940 B2 JP 3718940B2
Authority
JP
Japan
Prior art keywords
flip chip
ceramic substrate
flip
capacitor
built
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP01299897A
Other languages
Japanese (ja)
Other versions
JPH10209328A (en
Inventor
芳和 三原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP01299897A priority Critical patent/JP3718940B2/en
Publication of JPH10209328A publication Critical patent/JPH10209328A/en
Application granted granted Critical
Publication of JP3718940B2 publication Critical patent/JP3718940B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Wire Bonding (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

PROBLEM TO BE SOLVED: To effectively reduce the inductance, resistance and switching noise, by forming internal capacitors at areas nearer to a semiconductor element- mounting face than a signal wiring layer, except for lower regions of flip chip terminal pads. SOLUTION: A flip chip ceramic substrate 10 has internal capacitors 11 near flip chip terminal pads 15 to which terminal layers 11a, 11b forming the capacitors 11 are connected through vias 13a, 14a. Compared with the conventional flip chip ceramic substrate having internal capacitors connected to the terminal pads 15 through vias, inner conductor layer and vias, the wiring distance of the capacitor 11 and semiconductor element 19 can be greatly shortened to reduce the inductance and resistance.

Description

【０００１】
【発明の属する技術分野】
本発明はフリップチップセラミック基板に関し、より詳細にはフリップチップボンディングにより半導体素子を搭載するためのフリップチップセラミック基板に関する。
【０００２】
【従来の技術】
半導体素子を保護すると同時に、マザーボード上に形成された配線との容易な接続を図るために、前記半導体素子は種々のパッケージに実装される。該パッケージの中でも、セラミックパッケージは熱伝導性、耐湿性、耐熱性等に優れるために信頼性が高く、多くの分野で使用されている。
【０００３】
近年、半導体素子の高集積化に伴い、電子機器の高性能化や小型化が急速に進展しており、前記半導体素子を前記パッケージに実装する方法も、従来のワイヤボンディングによる実装方法から、マルチチップ化や高密度実装に適したフリップチップボンディングによる実装方法等に変わってきている。また、電子機器の信号処理速度等の高速化に伴い、スイッチングの際のノイズが問題となってきており、このスイッチングノイズを吸収するためのコンデンサが内蔵されたセラミック基板が使用されている。
【０００４】
図３は半導体素子が実装されたこの種のフリップチップセラミック基板を模式的に示した断面図である。
【０００５】
このフリップチップセラミック基板５０は主にガラスセラミックにより構成されており、その内部には、上から順に信号用配線層５２、電源用ベタパターン５３、及び接地用ベタパターン５４が形成されており、さらにこの接地用ベタパターン５４の下に、上下面に電極層５１ａ、５１ｂを有するノイズ吸収用の内蔵コンデンサ５１が形成されている。また、図中上面の半導体素子搭載面２０にはフリップチップ用端子パッド１５が、図中下面のマザーボード接続面２１には半田ボール用端子パッド１６がそれぞれ形成されている。
【０００６】
そして、信号用配線層５２、電源用ベタパターン５３、及び接地用ベタパターン５４とフリップチップ用端子パッド１５とをそれぞれ接続するため、ビアホール５２ａ、５３ａ、５４ａが形成されており、また、信号用配線層５２、電源用ベタパターン５３、及び接地用ベタパターン５４と半田ボール用端子パッド１６とをそれぞれ接続するため、ビアホール５２ｂ、５３ｂ、５４ｂが形成されている。また、ビアホール５２ｂ、５３ｂ、５４ｂは、内蔵コンデンサ５１が形成されている層を通過して半田ボール用端子パッド１６と接続されており、電源用ベタパターン５３に接続されたビアホール５３ａは電極層５１ａに、接地用ベタパターン５４に接続されたビアホール５４ａは電極層５１ｂにそれぞれ接続されている。しかし、これら接続部分を除いて内蔵コンデンサ５１の電極層５１ａ、５１ｂとビアホール５２ｂ、５３ｂ、５４ｂとが接触しないように、交叉部分において所定の間隔がとられている。
【０００７】
また、半導体素子搭載面２０に形成されたフリップチップ用端子パッド１５は半田ボール１７を介して半導体素子１９に形成された端子パッド（図示せず）と接続されており、マザーボード接続面２１に形成された半田ボール用端子パッド１６にはマザーボード（図示せず）との接続を図るための半田ボール１８が固着されている。
【０００８】
フリップチップセラミック基板５０に実装された半導体素子１９は、その後樹脂等により被覆され、保護される。また、この半導体素子１９が実装されたフリップチップセラミック基板５０をマザーボード（図示せず）に接続する際には、フリップチップセラミック基板５０の下面に固着された半田ボール（電極）１８をリフローさせる。
【０００９】
図４は、半導体素子１９が２個搭載された従来のフリップチップセラミック基板を模式的に示した断面図である。このフリップチップセラミック基板６０には、２つの半導体素子１９同士を接続するため、又は半導体素子１９と半田ボール用端子パッド３６（半田ボール３８）とを接続するために、フリップチップ用端子パッド３５（半田ボール３７）、ビアホール６２ａ、６３ａ、６４ａ、及びビアホール６２ｂ、６３ｂ、６４ｂが形成されている。その他の部分は、図３に示したフリップチップセラミック基板５０とほぼ同様に構成されている。
【００１０】
すなわち、フリップチップセラミック基板６０の内部に、上から順に信号用配線層６２、電源用ベタパターン６３、及び接地用ベタパターン６４が形成されており、さらにこの接地用ベタパターン６４の下に、内蔵コンデンサ６１（電極層６１ａ、６１ｂ、誘電体層６１ｃ）が形成されている。また、信号用配線層６２、電源用ベタパターン６３、及び接地用ベタパターン６４に、ビアホール６２ａ、６３ａ、６４ａ及びビアホール６２ｂ、６３ｂ、６４ｂが接続されており、ビアホール６２ｂ、６３ｂ、６４ｂと内蔵コンデンサ６１との接続形態は、図３に示したフリップチップセラミック基板５０とほぼ同様である。
【００１１】
【発明が解決しようとする課題】
上記した従来のフリップチップセラミック基板５０、６０（図３及び図４）は、以下のように製造される。これらフリップチップセラミック基板５０、６０の製造方法は、ほぼ同様であるので、フリップチップセラミック基板５０（図３）を例にとって説明する。
【００１２】
まず、グリーンシートを作製し、このグリーンシートにビアホール５２ａ、５３ａ、５４ａ、５２ｂ、５３ｂ、５４ｂ用の貫通孔の形成と導体ペーストの充填等を行った後、前記グリーンシート上に信号用配線層５２等の内部導体層やフリップチップ用端子パッド１５等の表面導体層を形成するための導体ペースト層を印刷法により形成する。また、内蔵コンデンサ５１を形成するため、グリーンシート上に電極層５１ａ、５１ｂ用の導体ペースト層及び誘電体層５１ｃ用の誘電体粉末を含むペースト層を印刷法により形成する。内蔵コンデンサ５１を形成するために印刷法を用いるのは、誘電体粉末を含むテープ（グリーンシート）を焼成することにより比誘電率の大きい誘電体層５１ｃを形成するのが難しいためである。次に、これらの処理が終了したグリーンシートを積層し、焼成することによりフリップチップセラミック基板５０を製造する。
【００１３】
上記した製造方法では、内蔵コンデンサ５１内にビアホールを狭い間隔で形成するのは難しい。そこで、図３に示したように、ビアホール５２ａ、・・・ が狭い間隔で形成されているフリップチップ用端子パッド１５直下の領域を避け、信号用配線層５２、電源用ベタパターン５３、及び接地用ベタパターン５４より下の部分に内蔵コンデンサ５１を形成し、信号用配線層５２、電源用ベタパターン５３、及び接地用ベタパターン５４と接続するビアホール５２ｂ、５３ｂ、５４ｂの間隔を広げ、内蔵コンデンサ５１が形成された部分を通過させている。
【００１４】
しかし、最近、信号処理速度の益々の高速化に伴い、セラミック基板内部の配線のインダクタンスや抵抗が問題となってきており、フリップチップセラミック基板５０、６０の場合にも、半導体素子１９と内蔵コンデンサ５１、６１との間の配線距離が長いため、インダクタンスや抵抗が大きくなり、内蔵コンデンサ５１、６１によるスイッチングノイズの吸収効果が上がらないという課題があった。
【００１５】
本発明は上記課題に鑑みなされたものであり、フリップチップセラミック基板の内部に形成された内蔵コンデンサと半導体素子との配線距離を短くすることにより、インダクタンスや抵抗を小さくし、スイッチングノイズ等を有効に低減することができるフリップチップセラミック基板を提供することを目的としている。
【００１６】
【課題を解決するための手段及びその効果】
上記目的を達成するために本発明に係るフリップチップセラミック基板（１）は、半導体素子搭載面にフリップチップ用端子パッドが形成されたフリップチップセラミック基板において、前記半導体素子搭載面の前記フリップチップ用端子パッドの下方領域を除いた部分であって、信号用配線層よりも前記半導体素子搭載面に近い側に内蔵コンデンサが形成されていることを特徴としている。
【００１７】
また本発明に係るフリップチップセラミック基板（２）は、上記フリップチップセラミック基板（１）において、前記内蔵コンデンサを構成する上下の電極層が前記フリップチップ用端子パッドの下方領域まで延設され、延設された電極層の部分で電源と接続されていることを特徴としている。
【００１８】
上記フリップチップセラミック基板（１）又は（２）によれば、前記内蔵コンデンサが前記フリップチップ用端子パッドの近くに形成され、前記内蔵コンデンサを構成する電極と前記フリップチップ用端子パッドとが直接ビアホールで接続されている。従って、前記内蔵コンデンサが内部導体層よりも下方位置に形成され、前記内蔵フリップチップ用端子パッドと水平方向位置が大きく異なる２つのビアホールを介して前記内蔵コンデンサと前記フリップチップ用端子パッドとが接続された従来のフリップチップセラミック基板と比較して、前記内蔵コンデンサと半導体素子との配線距離を大幅に短くすることができ、インダクタンスや抵抗を小さくすることができ、スイッチングノイズを有効に低減することができる。
【００１９】
また本発明に係るフリップチップセラミック基板（３）は、上記フリップチップセラミック基板（１）又は（２）において、前記内蔵コンデンサを構成する誘電体層部分が印刷法を用いて形成されたものであり、前記延設された電極層により挟まれた絶縁体層部分がテープ成形法を用いて形成されたものであることを特徴としている。
【００２０】
上記フリップチップセラミック基板（３）によれば、前記フリップチップ用端子パッドより垂下したビアホールは、前記テープ成形法により形成された絶縁層部分を通過しており、前記印刷法により形成された誘電体層部分を通過していない。そのため、前記ビアホールが狭い間隔であっても、前記絶縁層部分に前記ビアホールを形成することができ、従来の場合と比べて、内蔵コンデンサと半導体素子との配線距離を大幅に短くすることができる。
【００２１】
また本発明に係るフリップチップセラミック基板（４）は、上記フリップチップセラミック基板（１）〜（３）において、半導体素子搭載面に複数の半導体素子を搭載するためのフリップチップ用端子パッドが形成されていることを特徴としている。
【００２２】
上記フリップチップセラミック基板（４）によれば、上記構成のフリップチップセラミック基板（１）〜（３）をマルチチップモジュール（ＭＣＭ）に適応するため、内部配線の長いＭＣＭでより有効にスイッチングノイズを低減することができる。
【００２３】
【発明の実施の形態】
以下、本発明に係るフリップチップセラミック基板の実施の形態を図面に基づいて説明する。
【００２４】
図１は、実施の形態（１）に係るフリップチップセラミック基板（半導体素子を搭載）を模式的に示した断面図である。
【００２５】
このフリップチップセラミック基板１０では、内蔵コンデンサ１１の形成位置が信号用配線層１２より半導体素子搭載面２０に近い側にあり、その下に順次信号用配線層１２、電源用ベタパターン１３、及び接地用ベタパターン１４が形成されている。また、半導体素子搭載面２０にフリップチップ用端子パッド１５が、マザーボード接続面２１に半田ボール用端子パッド１６がそれぞれ形成されており、フリップチップ用端子パッド１５の下方領域にはビアホール１２ａ、１３ａ、１４ａが形成されている。
【００２６】
このビアホール１２ａ、１３ａ、１４ａが形成されているフリップチップ用端子パッド１５の下方領域には内蔵コンデンサ１１は形成されておらず、前記下方領域の周囲にのみ内蔵コンデンサ１１が形成されている。そして、内蔵コンデンサ１１により囲まれたこの下方領域は、フリップチップセラミック基板１０を主に構成する材料と同じ絶縁材料により構成されており、内蔵コンデンサ１１を構成する電極層１１ａ、１１ｂがそのまま水平方向に延設されてきている。従って、内蔵コンデンサ１１により囲まれた前記下方領域は、絶縁体層２２が電極層１１ａ、１１ｂにより挟まれた形態となっており、延設された電極層１１ａにビアホール１３ａが、延設された電極層１１ｂにビアホール１４ａがそれぞれ接続されている。他方、これら接続部分を除いてビアホール１２ａ、１３ａ、１４ａと電極層１１ａ、１１ｂとは接触しないように交叉部分で電極層１１ａ、１１ｂに孔が開けられ、所定の間隔がとられている。
【００２７】
なお、上記した部分以外、すなわち、ビアホール１２ａ、１３ａ、１４ａ及びビアホール１２ｂ、１３ｂ、１４ｂの接続状態、半導体素子１９の接続状態等は、図３に示した従来のフリップチップセラミック基板５０と同様であるので、ここではその詳しい説明を省略する。
【００２８】
このフリップチップセラミック基板１０を製造する方法は、従来のフリップチップセラミック基板５０を製造する方法とは、内蔵コンデンサ１１を含む層の形成方法において異なる。すなわち、グリーンシート上に内蔵コンデンサ１１を構成する電極層１１ｂ用の導体ペースト層を印刷法により形成した後、中央部を除いた周囲の部分には誘電体層１１ｃ用の誘電体粉末を含むペースト層を印刷法により形成する。また、凹部となった中央部の絶縁体層２２を形成する部分には、前記グリーンシートと同様にテープ成形法を用いて形成されたグリーンシートの小片を積層し、これらの上に電極層１１ａ用の導体ペースト層を印刷法により形成する。そして、これらの処理が施されたグリーンシートを積層して、グリーンシート積層体を形成し、焼成することによりフリップチップセラミック基板１０を製造する。
【００２９】
上記方法により製造された実施の形態（１）に係るフリップチップセラミック基板１０によれば、内蔵コンデンサ１１がフリップチップ用端子パッド１５の近くに形成され、内蔵コンデンサ１１を構成する電極層１１ａ、１１ｂがビアホール１３ａ、１４ａを介してフリップチップ用端子パッド１５と接続されている。従って、内蔵コンデンサ５１がビアホール５２ｂ、５３ｂ、５４ｂ、内部導体層（信号用配線層５２、電源用ベタパターン５３、及び接地用ベタパターン５４）及びビアホール５２ａ、５３ａ、５４ａを介してフリップチップ用端子パッド１５と接続された従来のフリップチップセラミック基板５０（図３）と比較して、内蔵コンデンサ１１と半導体素子１９との配線距離を大幅に短くすることができ、インダクタンスや抵抗を小さくすることができ、スイッチングノイズを有効に低減することができる。
【００３０】
図２は、実施の形態（２）に係るフリップチップセラミック基板を模式的に示した断面図である。このフリップチップセラミック基板３０には、半導体素子１９が２個搭載されており、これら半導体素子１９同士又は半導体素子１９と半田ボール用端子パッド３６（半田ボール３８）とを接続するために、フリップチップ用端子パッド３５（半田ボール３７）、ビアホール３２ａ、３３ａ、３４ａ、及びビアホール３２ｂ、３３ｂ、３４ｂが形成されている他は、ほぼ図１に示したフリップチップセラミック基板１０と同様に構成されている。すなわち、内蔵コンデンサ３１（電極層３１ａ、３１ｂ、誘電体層３１ｃ）が信号用配線層３２より半導体素子搭載面４０に近い側に形成されており、その下に順次信号用配線層３２、電源用ベタパターン３３、及び接地用ベタパターン３４が形成されている。また、ビアホール３２ａ、３３ａ、３４ａが形成されたフリップチップ用端子パッド３５の下方領域には、内蔵コンデンサ３１が形成されておらず、前記下方領域の周囲にのみ内蔵コンデンサ３１が形成されており、内蔵コンデンサ３１により囲まれた下方領域には電極層３１ａ、３１ｂが延設され、絶縁体層４２が電極層３１ａ、３１ｂにより挟まれた形態となっている。そして、延設された電極層３１ａにビアホール３３ａが、延設された電極層３１ｂにビアホール３４ａがそれぞれ接続されている。
【００３１】
実施の形態（２）に係るフリップチップセラミック基板３０によれば、内蔵コンデンサ３１がフリップチップ用端子パッド３５の近くに形成され、内蔵コンデンサ３１を構成する電極層３１ａ、３１ｂがビアホール３３ａ、３４ａを介してフリップチップ用端子パッド３５と接続されているので、従来の場合と比較して、内蔵コンデンサ３１と半導体素子１９との配線距離を大幅に短くすることができ、インダクタンスや抵抗を小さくすることができ、スイッチングノイズを有効に低減することができる。
【００３２】
【実施例】
以下、本発明に係るフリップチップセラミック基板の実施例（図２に示したタイプ）を説明する。また、比較例として、従来より使用されているフリップチップセラミック基板６０（図４）を製造し、実施例及び比較例に係るフリップチップセラミック基板３０、６０の内蔵コンデンサ３１、６１の静電容量及び半導体素子１９と内蔵コンデンサ３１、６１との間のインダクタンスを測定し、両者の特性を比較した。以下にその製造条件、評価方法、及び評価結果を記載する。
【００３３】
（１） フリップチップセラミック基板３０（図２）、６０（図４）
絶縁体層部分の構成材料：ガラスセラミック
Ａｌ2 Ｏ3 ：４７．１０ｗｔ％、ＳｉＯ2 ：３３．２６ｗｔ％、
ＴｉＯ2 ：０．０８ｗｔ％、Ｆｅ2 Ｏ3 ：０．０６ｗｔ％、
ＣａＯ：１４．３４ｗｔ％、ＭｇＯ：０．１４ｗｔ％、
Ｋ2 Ｏ：０．０６ｗｔ％、Ｎａ2 Ｏ：０．０９ｗｔ％、
Ｂ2 Ｏ3 ：４．６６ｗｔ％
寸法：７６ｍｍ×７６ｍｍ×５ｍｍ
ビアホール３２ａ、・・・ 、６２ａ、・・・ の導体：Ａｇ
フリップチップ用端子パッド３５、半田ボール用端子パッド３８の導体：Ａｇ−Ｐｄ合金
電源用ベタパターン３３、６３、接地用ベタパターン３４、６４、及び信号 用配線層３２、６２の導体：Ａｇ
製造時の焼成温度：８９０℃
（２） 内蔵コンデンサ３１、６１
誘電体の材質：鉛ペルブスカイト化合物
電極の材質：Ａｇ
比誘電率εr ：３０００
厚さ：５０μｍ
ビアホール３２ａ、３２ｂ、・・・ 、６２ａ、６２ｂ、・・・ の直径：８４μｍ ビアホール３２ａ、・・・ 、６２ａ、・・・ 同士の間隔：２５０μｍ
ビアホール３２ｂ、・・・ 、６２ｂ、・・・ 同士の間隔：１．２ｍｍ
▲１▼ 実施例の場合の内蔵コンデンサ３１を含む層の寸法
フリップチップ用端子パッド３５下方領域の内蔵コンデンサ３１が形成さ れていない部分の面積：４３００ｍｍ2
（３） 静電容量（Ｃ）の測定
インピーダンスアナライザを用い、周波数１ｋＨｚ、測定電圧１Ｖ、測定温度２０℃で行った。
【００３４】
（４） 内蔵コンデンサ３１、６１と半導体素子１９との配線のインダクタンスの計算
▲１▼ ビアホール
ビアホールの形状を円柱とし、下記の数１式に基づいて計算した。
【００３５】
(i) インダクタンス（Ｌ）の計算式
【００３６】
【数１】

Figure 0003718940
【００３７】
ただし、上記数１式において、μは透磁率、ａは導体半径、ｈは導体の長さを示している。
【００３８】
▲２▼ 比較例の場合の電源用ベタパターン６３、及び接地用ベタパターン６４インダクタンス（Ｌ）は電磁場理論と境界要素法に基づく３次元シミュレー ションにより、周波数４００ＭＨｚで導出した。
【００３９】
（５） 静電容量の測定結果、及びインダクタンスの計算結果
静電容量（Ｃ）の測定結果、及びインダクタンス（Ｌ）の計算結果を下記の表１に示す。
【００４０】
【表１】
Figure 0003718940
【００４１】
上記表１に示した結果より明らかなように、実施例の場合は比較例の場合と比べて、静電容量が少し減少したが、インダクタンス（Ｌ）が１／２に低減しており、スイッチングノイズ等を有効に低減することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態（１）に係るフリップチップセラミック基板を模式的に示した断面図である。
【図２】実施の形態（２）に係るフリップチップセラミック基板を模式的に示した断面図である。
【図３】従来のフリップチップセラミック基板を模式的に示した断面図である。
【図４】従来の別のフリップチップセラミック基板を模式的に示した断面図である。
【符号の説明】
１０、３０ フリップチップセラミック基板
１１、３１ 内蔵コンデンサ
１１ａ、１１ｂ、３１ａ、３１ｂ 電極層
１１ｃ、３１ｃ 誘電体層
１２、３２ 信号用配線層
１５、３５ フリップチップ用端子パッド
１９ 半導体素子
２０、４０ 半導体素子搭載面
２２、４２ 絶縁体層[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a flip chip ceramic substrate, and more particularly to a flip chip ceramic substrate for mounting a semiconductor element by flip chip bonding.
[0002]
[Prior art]
In order to protect the semiconductor element and at the same time easily connect with the wiring formed on the mother board, the semiconductor element is mounted in various packages. Among the packages, the ceramic package is excellent in thermal conductivity, moisture resistance, heat resistance and the like, and thus has high reliability and is used in many fields.
[0003]
In recent years, along with the high integration of semiconductor elements, the performance and miniaturization of electronic devices are rapidly progressing, and the method of mounting the semiconductor element on the package is different from the conventional mounting method by wire bonding. It has been changed to a mounting method by flip chip bonding suitable for chip formation and high-density mounting. Further, with the increase in the signal processing speed of electronic devices, noise during switching has become a problem, and a ceramic substrate with a built-in capacitor for absorbing this switching noise is used.
[0004]
FIG. 3 is a cross-sectional view schematically showing this type of flip-chip ceramic substrate on which a semiconductor element is mounted.
[0005]
The flip chip ceramic substrate 50 is mainly composed of glass ceramic, and a signal wiring layer 52, a power supply solid pattern 53, and a grounding solid pattern 54 are formed in that order from the top. Under this grounding solid pattern 54, a noise absorbing built-in capacitor 51 having electrode layers 51a and 51b on the upper and lower surfaces is formed. Further, flip chip terminal pads 15 are formed on the semiconductor element mounting surface 20 on the upper surface in the drawing, and solder ball terminal pads 16 are formed on the mother board connection surface 21 on the lower surface in the drawing.
[0006]
Via holes 52a, 53a, and 54a are formed to connect the signal wiring layer 52, the power supply solid pattern 53, the grounding solid pattern 54, and the flip chip terminal pad 15, respectively. Via holes 52b, 53b, and 54b are formed to connect the wiring layer 52, the power solid pattern 53, and the ground solid pattern 54 to the solder ball terminal pads 16, respectively. The via holes 52b, 53b, 54b pass through the layer in which the built-in capacitor 51 is formed and are connected to the solder ball terminal pad 16. The via hole 53a connected to the power supply solid pattern 53 is the electrode layer 51a. In addition, the via holes 54a connected to the grounding solid pattern 54 are connected to the electrode layer 51b. However, a predetermined interval is provided at the crossing portion so that the electrode layers 51a, 51b of the built-in capacitor 51 and the via holes 52b, 53b, 54b do not contact except for these connection portions.
[0007]
Further, the flip chip terminal pad 15 formed on the semiconductor element mounting surface 20 is connected to the terminal pad (not shown) formed on the semiconductor element 19 via the solder ball 17, and formed on the mother board connection surface 21. Solder balls 18 for connection to a mother board (not shown) are fixed to the solder ball terminal pads 16.
[0008]
The semiconductor element 19 mounted on the flip chip ceramic substrate 50 is then covered and protected by a resin or the like. When the flip chip ceramic substrate 50 on which the semiconductor element 19 is mounted is connected to a mother board (not shown), the solder balls (electrodes) 18 fixed to the lower surface of the flip chip ceramic substrate 50 are reflowed.
[0009]
FIG. 4 is a cross-sectional view schematically showing a conventional flip chip ceramic substrate on which two semiconductor elements 19 are mounted. In order to connect the two semiconductor elements 19 to each other, or to connect the semiconductor elements 19 and the solder ball terminal pads 36 (solder balls 38), the flip chip ceramic substrate 60 has the flip chip terminal pads 35 ( Solder balls 37), via holes 62a, 63a, 64a and via holes 62b, 63b, 64b are formed. Other portions are configured in substantially the same manner as the flip chip ceramic substrate 50 shown in FIG.
[0010]
That is, a signal wiring layer 62, a power supply solid pattern 63, and a grounding solid pattern 64 are formed in order from the top inside the flip chip ceramic substrate 60, and further embedded under the grounding solid pattern 64. Capacitor 61 (electrode layers 61a and 61b, dielectric layer 61c) is formed. Further, via holes 62a, 63a, 64a and via holes 62b, 63b, 64b are connected to the signal wiring layer 62, the power supply solid pattern 63, and the grounding solid pattern 64, and the via holes 62b, 63b, 64b and the built-in capacitors. The connection with 61 is substantially the same as that of the flip chip ceramic substrate 50 shown in FIG.
[0011]
[Problems to be solved by the invention]
The conventional flip-chip ceramic substrates 50 and 60 (FIGS. 3 and 4) described above are manufactured as follows. Since the manufacturing method of these flip chip ceramic substrates 50 and 60 is substantially the same, the flip chip ceramic substrate 50 (FIG. 3) will be described as an example.
[0012]
First, a green sheet is prepared, and through holes for via holes 52a, 53a, 54a, 52b, 53b, and 54b are formed on the green sheet, and a conductor paste is filled therein. Then, a signal wiring layer is formed on the green sheet. A conductor paste layer for forming an inner conductor layer such as 52 and a surface conductor layer such as the flip-chip terminal pad 15 is formed by a printing method. Further, in order to form the built-in capacitor 51, a paste layer including a conductive paste layer for the electrode layers 51a and 51b and a dielectric powder for the dielectric layer 51c is formed on the green sheet by a printing method. The reason why the printing method is used to form the built-in capacitor 51 is that it is difficult to form the dielectric layer 51c having a large relative dielectric constant by firing a tape (green sheet) containing dielectric powder. Next, the flip-chip ceramic substrate 50 is manufactured by laminating and firing the green sheets that have undergone these treatments.
[0013]
In the manufacturing method described above, it is difficult to form via holes in the built-in capacitor 51 at narrow intervals. Therefore, as shown in FIG. 3, avoid the area directly below the flip-chip terminal pad 15 in which the via holes 52a,... Are formed at a narrow interval, and avoid the signal wiring layer 52, the power supply solid pattern 53, and the ground. A built-in capacitor 51 is formed in a portion below the solid pattern 54, and the interval between the via holes 52b, 53b, and 54b connected to the signal wiring layer 52, the power solid pattern 53, and the ground solid pattern 54 is increased. The portion where 51 is formed is passed.
[0014]
However, with the recent increase in signal processing speed, the inductance and resistance of wiring inside the ceramic substrate has become a problem. Even in the case of the flip chip ceramic substrates 50 and 60, the semiconductor element 19 and the built-in capacitor Since the wiring distance between 51 and 61 is long, there is a problem that inductance and resistance increase, and the effect of absorbing switching noise by the built-in capacitors 51 and 61 does not increase.
[0015]
The present invention has been made in view of the above problems, and by reducing the wiring distance between the built-in capacitor formed inside the flip chip ceramic substrate and the semiconductor element, inductance and resistance are reduced, and switching noise and the like are effective. It is an object of the present invention to provide a flip chip ceramic substrate that can be reduced to a low level.
[0016]
[Means for solving the problems and effects thereof]
In order to achieve the above object, a flip-chip ceramic substrate (1) according to the present invention is a flip-chip ceramic substrate in which flip-chip terminal pads are formed on a semiconductor element mounting surface, and the flip-chip ceramic substrate on the semiconductor element mounting surface. An internal capacitor is formed in a portion excluding the lower region of the terminal pad and closer to the semiconductor element mounting surface than the signal wiring layer.
[0017]
In the flip chip ceramic substrate (2) according to the present invention, in the flip chip ceramic substrate (1), upper and lower electrode layers constituting the built-in capacitor are extended to a region below the flip chip terminal pad. It is characterized in that it is connected to a power source at the portion of the electrode layer provided.
[0018]
According to the flip-chip ceramic substrate (1) or (2), the built-in capacitor is formed near the flip-chip terminal pad, and the electrode constituting the built-in capacitor and the flip-chip terminal pad are directly connected to the via hole. Connected with. Therefore, the built-in capacitor is formed at a position lower than the internal conductor layer, and the built-in capacitor and the flip-chip terminal pad are connected via two via holes that are greatly different from the built-in flip-chip terminal pad in the horizontal direction. Compared with the conventional flip chip ceramic substrate, the wiring distance between the built-in capacitor and the semiconductor element can be greatly shortened, the inductance and resistance can be reduced, and the switching noise can be effectively reduced. Can do.
[0019]
The flip chip ceramic substrate (3) according to the present invention is the flip chip ceramic substrate (1) or (2), wherein the dielectric layer portion constituting the built-in capacitor is formed by a printing method. The insulator layer portion sandwiched between the extended electrode layers is formed using a tape molding method.
[0020]
According to the flip chip ceramic substrate (3), the via hole suspended from the flip chip terminal pad passes through the insulating layer formed by the tape forming method, and the dielectric formed by the printing method. It does not pass through the layer part. Therefore, even if the via holes are narrow, the via holes can be formed in the insulating layer portion, and the wiring distance between the built-in capacitor and the semiconductor element can be significantly shortened compared to the conventional case. .
[0021]
In the flip chip ceramic substrate (4) according to the present invention, a flip chip terminal pad for mounting a plurality of semiconductor elements is formed on the semiconductor element mounting surface in the flip chip ceramic substrates (1) to (3). It is characterized by having.
[0022]
According to the flip chip ceramic substrate (4), since the flip chip ceramic substrates (1) to (3) having the above-described configuration are adapted to the multichip module (MCM), switching noise is more effectively generated by the MCM having a long internal wiring. Can be reduced.
[0023]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of a flip chip ceramic substrate according to the present invention will be described below with reference to the drawings.
[0024]
FIG. 1 is a cross-sectional view schematically showing a flip chip ceramic substrate (mounted with a semiconductor element) according to Embodiment (1).
[0025]
In the flip-chip ceramic substrate 10, the formation position of the built-in capacitor 11 is closer to the semiconductor element mounting surface 20 than the signal wiring layer 12, and therebelow the signal wiring layer 12, the power supply solid pattern 13, and the ground. A solid pattern 14 is formed. Further, flip chip terminal pads 15 are formed on the semiconductor element mounting surface 20, and solder ball terminal pads 16 are formed on the mother board connection surface 21. Via holes 12 a, 13 a, 14a is formed.
[0026]
The internal capacitor 11 is not formed in the lower region of the flip chip terminal pad 15 in which the via holes 12a, 13a, and 14a are formed, and the internal capacitor 11 is formed only around the lower region. The lower region surrounded by the built-in capacitor 11 is made of the same insulating material as that mainly constituting the flip-chip ceramic substrate 10, and the electrode layers 11a and 11b constituting the built-in capacitor 11 remain in the horizontal direction. Has been extended. Therefore, the lower region surrounded by the built-in capacitor 11 has a configuration in which the insulator layer 22 is sandwiched between the electrode layers 11a and 11b, and the via hole 13a is extended to the extended electrode layer 11a. Via holes 14a are connected to the electrode layers 11b. On the other hand, except for these connecting portions, via holes 12a, 13a, 14a and electrode layers 11a, 11b are not contacted with each other, and holes are formed in the electrode layers 11a, 11b at a crossing portion so as to have a predetermined interval.
[0027]
Other than the above-described portions, that is, the connection state of the via holes 12a, 13a, 14a and the via holes 12b, 13b, 14b, the connection state of the semiconductor element 19, and the like are the same as those of the conventional flip chip ceramic substrate 50 shown in FIG. Because there is, detailed explanation is omitted here.
[0028]
The method of manufacturing the flip chip ceramic substrate 10 is different from the method of manufacturing the conventional flip chip ceramic substrate 50 in the method of forming the layer including the built-in capacitor 11. That is, after a conductive paste layer for the electrode layer 11b constituting the built-in capacitor 11 is formed on the green sheet by a printing method, the paste including the dielectric powder for the dielectric layer 11c in the peripheral portion except for the central portion The layer is formed by a printing method. Further, in the portion where the central insulating layer 22 that becomes the concave portion is formed, small pieces of green sheets formed by using a tape forming method as in the case of the green sheets are laminated, and the electrode layer 11a is formed thereon. A conductive paste layer is formed by a printing method. Then, the green sheets subjected to these treatments are laminated to form a green sheet laminate, and the flip chip ceramic substrate 10 is manufactured by firing.
[0029]
According to the flip-chip ceramic substrate 10 according to the embodiment (1) manufactured by the above method, the built-in capacitor 11 is formed near the flip-chip terminal pad 15, and the electrode layers 11 a and 11 b constituting the built-in capacitor 11. Is connected to the flip-chip terminal pad 15 through the via holes 13a and 14a. Accordingly, the built-in capacitor 51 is connected to the flip-chip terminals via the via holes 52b, 53b, 54b, the internal conductor layers (the signal wiring layer 52, the power solid pattern 53, and the ground solid pattern 54) and the via holes 52a, 53a, 54a. Compared to the conventional flip-chip ceramic substrate 50 (FIG. 3) connected to the pad 15, the wiring distance between the built-in capacitor 11 and the semiconductor element 19 can be significantly shortened, and the inductance and resistance can be reduced. Switching noise can be effectively reduced.
[0030]
FIG. 2 is a cross-sectional view schematically showing a flip chip ceramic substrate according to the embodiment (2). Two semiconductor elements 19 are mounted on the flip chip ceramic substrate 30. In order to connect the semiconductor elements 19 to each other or the semiconductor elements 19 and the solder ball terminal pads 36 (solder balls 38), a flip chip is used. 1 is substantially the same as the flip chip ceramic substrate 10 shown in FIG. 1 except that the terminal pad 35 (solder ball 37), the via holes 32a, 33a, 34a, and the via holes 32b, 33b, 34b are formed. . That is, the built-in capacitor 31 (electrode layers 31a and 31b, dielectric layer 31c) is formed on the side closer to the semiconductor element mounting surface 40 than the signal wiring layer 32, and the signal wiring layer 32 and the power source are sequentially formed thereunder. A solid pattern 33 and a grounding solid pattern 34 are formed. The internal capacitor 31 is not formed in the lower region of the flip-chip terminal pad 35 in which the via holes 32a, 33a, 34a are formed, and the internal capacitor 31 is formed only around the lower region. In a lower region surrounded by the built-in capacitor 31, electrode layers 31a and 31b are extended, and the insulator layer 42 is sandwiched between the electrode layers 31a and 31b. A via hole 33a is connected to the extended electrode layer 31a, and a via hole 34a is connected to the extended electrode layer 31b.
[0031]
According to the flip-chip ceramic substrate 30 according to the embodiment (2), the built-in capacitor 31 is formed near the flip-chip terminal pad 35, and the electrode layers 31a and 31b constituting the built-in capacitor 31 have via holes 33a and 34a. The wiring distance between the built-in capacitor 31 and the semiconductor element 19 can be greatly shortened, and the inductance and resistance can be reduced as compared with the conventional case. Switching noise can be effectively reduced.
[0032]
【Example】
Hereinafter, examples of the flip chip ceramic substrate according to the present invention (the type shown in FIG. 2) will be described. Further, as a comparative example, a conventionally used flip chip ceramic substrate 60 (FIG. 4) is manufactured, and the capacitances of the built-in capacitors 31 and 61 of the flip chip ceramic substrates 30 and 60 according to the examples and comparative examples are as follows. The inductance between the semiconductor element 19 and the built-in capacitors 31 and 61 was measured, and the characteristics of both were compared. The manufacturing conditions, evaluation methods, and evaluation results are described below.
[0033]
(1) Flip chip ceramic substrate 30 (FIG. 2), 60 (FIG. 4)
Constituent material of the insulator layer portion: glass ceramic Al 2 O 3 : 47.10 wt%, SiO 2 : 33.26 wt%
TiO 2 : 0.08 wt%, Fe 2 O 3 : 0.06 wt%,
CaO: 14.34 wt%, MgO: 0.14 wt%,
K 2 O: 0.06 wt%, Na 2 O: 0.09 wt%,
B 2 O 3 : 4.66 wt%
Dimensions: 76mm x 76mm x 5mm
Conductor of via hole 32a, ..., 62a, ...: Ag
Conductor of flip chip terminal pad 35 and solder ball terminal pad 38: Ag-Pd alloy power source solid patterns 33 and 63, grounding solid patterns 34 and 64, and conductors of signal wiring layers 32 and 62: Ag
Firing temperature during production: 890 ° C
(2) Built-in capacitors 31, 61
Dielectric material: Lead perovskite compound electrode material: Ag
Relative permittivity ε r : 3000
Thickness: 50μm
Diameter of via holes 32a, 32b,..., 62a, 62b,... 84 μm Distance between via holes 32a,.
Via holes 32b, ..., 62b, ... Distance between each other: 1.2 mm
(1) Dimensions of the layer including the built-in capacitor 31 in the embodiment Area of the area below the flip-chip terminal pad 35 where the built-in capacitor 31 is not formed: 4300 mm 2
(3) A capacitance (C) measurement impedance analyzer was used, and the measurement was performed at a frequency of 1 kHz, a measurement voltage of 1 V, and a measurement temperature of 20 ° C.
[0034]
(4) Calculation of inductance of wiring between built-in capacitors 31 and 61 and semiconductor element 19 Via hole The shape of the via hole was a cylinder, and calculation was performed based on the following equation (1).
[0035]
(i) Formula for calculating inductance (L)
[Expression 1]
Figure 0003718940
[0037]
However, in the above equation 1, μ represents the magnetic permeability, a represents the conductor radius, and h represents the length of the conductor.
[0038]
(2) The solid pattern 63 for power supply and the solid pattern 64 for grounding in the comparative example were derived at a frequency of 400 MHz by three-dimensional simulation based on the electromagnetic field theory and the boundary element method.
[0039]
(5) Measurement result of capacitance and calculation result of inductance The measurement result of capacitance (C) and the calculation result of inductance (L) are shown in Table 1 below.
[0040]
[Table 1]
Figure 0003718940
[0041]
As is clear from the results shown in Table 1 above, in the case of the example, the capacitance was slightly reduced compared to the case of the comparative example, but the inductance (L) was reduced to ½, and switching was performed. Noise and the like can be effectively reduced.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view schematically showing a flip chip ceramic substrate according to an embodiment (1) of the present invention.
FIG. 2 is a cross-sectional view schematically showing a flip chip ceramic substrate according to an embodiment (2).
FIG. 3 is a cross-sectional view schematically showing a conventional flip chip ceramic substrate.
FIG. 4 is a cross-sectional view schematically showing another conventional flip chip ceramic substrate.
[Explanation of symbols]
10, 30 Flip chip ceramic substrates 11, 31 Built-in capacitors 11a, 11b, 31a, 31b Electrode layers 11c, 31c Dielectric layers 12, 32 Signal wiring layers 15, 35 Flip chip terminal pads 19 Semiconductor elements 20, 40 Semiconductor elements Mounting surface 22, 42 Insulator layer

Claims (4)

半導体素子搭載面にフリップチップ用端子パッドが形成されたフリップチップセラミック基板において、前記半導体素子搭載面の前記フリップチップ用端子パッドの下方領域を除いた部分であって、信号用配線層よりも前記半導体素子搭載面に近い側に内蔵コンデンサが形成されていることを特徴とするフリップチップセラミック基板。In a flip chip ceramic substrate in which a flip chip terminal pad is formed on a semiconductor element mounting surface, a portion of the semiconductor element mounting surface excluding a region below the flip chip terminal pad, which is more than the signal wiring layer. A flip-chip ceramic substrate, wherein a built-in capacitor is formed on a side close to a semiconductor element mounting surface. 前記内蔵コンデンサを構成する上下の電極層が前記フリップチップ用端子パッドの下方領域まで延設され、延設された電極層の部分で電源と接続されていることを特徴とする請求項１記載のフリップチップセラミック基板。2. The upper and lower electrode layers constituting the built-in capacitor extend to a region below the flip chip terminal pad, and are connected to a power source at the extended electrode layer portion. Flip chip ceramic substrate. 前記内蔵コンデンサを構成する誘電体層部分が印刷法を用いて形成されたものであり、前記延設された電極層により挟まれた絶縁体層部分がテープ成形法を用いて形成されたものであることを特徴とする請求項１又は請求項２記載のフリップチップセラミック基板。The dielectric layer portion constituting the built-in capacitor is formed using a printing method, and the insulator layer portion sandwiched between the extended electrode layers is formed using a tape molding method. 3. The flip chip ceramic substrate according to claim 1, wherein the flip chip ceramic substrate is provided. 半導体素子搭載面に複数の半導体素子を搭載するためのフリップチップ用端子パッドが形成されていることを特徴とする請求項１〜３のいずれかの項に記載のフリップチップセラミック基板。The flip-chip ceramic substrate according to any one of claims 1 to 3, wherein a flip-chip terminal pad for mounting a plurality of semiconductor elements is formed on the semiconductor element mounting surface.
JP01299897A 1997-01-27 1997-01-27 Flip chip ceramic substrate Expired - Lifetime JP3718940B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP01299897A JP3718940B2 (en) 1997-01-27 1997-01-27 Flip chip ceramic substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP01299897A JP3718940B2 (en) 1997-01-27 1997-01-27 Flip chip ceramic substrate

Publications (2)

Publication Number Publication Date
JPH10209328A JPH10209328A (en) 1998-08-07
JP3718940B2 true JP3718940B2 (en) 2005-11-24

Family

ID=11820879

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01299897A Expired - Lifetime JP3718940B2 (en) 1997-01-27 1997-01-27 Flip chip ceramic substrate

Country Status (1)

Country Link
JP (1) JP3718940B2 (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6617681B1 (en) * 1999-06-28 2003-09-09 Intel Corporation Interposer and method of making same
JP2001035960A (en) * 1999-07-21 2001-02-09 Mitsubishi Electric Corp Semiconductor device and manufacture thereof
JP2002368032A (en) * 2001-06-04 2002-12-20 Sony Corp Method of manufacturing semiconductor device and semiconductor device
US7224040B2 (en) 2003-11-28 2007-05-29 Gennum Corporation Multi-level thin film capacitor on a ceramic substrate
JP4502675B2 (en) * 2004-03-22 2010-07-14 京セラ株式会社 Multiple wiring board
KR100970659B1 (en) * 2008-03-21 2010-07-15 주식회사 탑 엔지니어링 Multilayer substrate for high reliability
WO2009119875A1 (en) * 2008-03-24 2009-10-01 日本特殊陶業株式会社 Component-incorporating wiring board
US10314163B2 (en) * 2017-05-17 2019-06-04 Xilinx, Inc. Low crosstalk vertical connection interface

Also Published As

Publication number Publication date
JPH10209328A (en) 1998-08-07

Similar Documents

Publication Publication Date Title
KR930010076B1 (en) Multilayer hybrid integrated circuit
US4975761A (en) High performance plastic encapsulated package for integrated circuit die
CN105814687B (en) Semiconductor packages and its mounting structure
US6992896B2 (en) Stacked chip electronic package having laminate carrier and method of making same
US7161810B2 (en) Stacked chip electronic package having laminate carrier and method of making same
US4734819A (en) Decoupling capacitor for surface mounted leadless chip carrier, surface mounted leaded chip carrier and pin grid array package
US7411278B2 (en) Package device with electromagnetic interference shield
US20140084416A1 (en) Stacked Package and Method of Manufacturing the Same
US5227583A (en) Ceramic package and method for making same
JPH04317359A (en) Package for ic
TW201707159A (en) Electronic module
JPH02168662A (en) Chip carrier
JP3718940B2 (en) Flip chip ceramic substrate
JPH09260537A (en) Flip chip ceramic substrate
US6683781B2 (en) Packaging structure with low switching noises
WO2005036610A2 (en) Multi-surface contact ic packaging structures and assemblies
US5134246A (en) Ceramic-glass integrated circuit package with integral ground and power planes
US6430059B1 (en) Integrated circuit package substrate integrating with decoupling capacitor
TWI681414B (en) Electronic module
JPH07142283A (en) Capacitor and packaging structure using the same
JPS6220707B2 (en)
JPH05335475A (en) Circuit chip packaged device
TWI425886B (en) Package structure having embedded electronic components and method of making same
JPH08148595A (en) Semiconductor device
JPH08181445A (en) Ceramic multilayer board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040122

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050706

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050816

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050829

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080916

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090916

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090916

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100916

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100916

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110916

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120916

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120916

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130916

Year of fee payment: 8

EXPY Cancellation because of completion of term