JP3718239B2

JP3718239B2 - Image signal processing device

Info

Publication number: JP3718239B2
Application number: JP11295094A
Authority: JP
Inventors: 理斉藤
Original assignee: Fuji Photo Film Co Ltd
Current assignee: Fujifilm Holdings Corp
Priority date: 1994-05-26
Filing date: 1994-05-26
Publication date: 2005-11-24
Anticipated expiration: 2020-11-24
Also published as: JPH07322289A

Description

【０００１】
【産業上の利用分野】
本発明は、撮像装置などにて得られた画像信号を処理する画像信号処理装置に係わり、たとえば、画像信号を圧縮処理してメモリカード等の記録媒体に記録するとともに、記録媒体から読み出した画像信号を伸張再生する電子スチルカメラに適用して好適な画像信号処理装置に関するものである。
【０００２】
【従来の技術】
従来、スチルカメラといえば、銀塩感光材を塗布したフィルムを画像の記録媒体とした装置を意味するものであった。しかし最近では、半導体メモリにて構成されたメモリカードを情報記録媒体とし、被写体を表わす画像情報をディジタル信号の形式で記憶させる電子スチルカメラが市販されている。電子スチルカメラは、小型軽量、画像情報のメモリカードへ記録保存が可能、可視画像への再現の即時性およびディジタル化された画像データの利用性の拡大など多くの特徴を有している。しかも昨今では電子スチルカメラにて撮影された画像の画質が向上し、被写体を撮像する撮像素子として、たとえば約 130万画素程度の高画素密度を有する撮像素子を採用する電子スチルカメラでは、銀塩写真における画質を得ることが可能になった。
【０００３】
図９には、電子スチルカメラに適用された従来技術に基づく画像信号処理装置の一例が示されている。同図を参照すると、光学レンズ10から入射される被写体を表わす光学像が撮像素子12にて撮像され、この光学像を表わす映像信号は前処理回路14にて白バランス調整や階調補正などの信号処理が施され、さらにアナログ・ディジタル(A/D) 変換器16にてディジタル値で表わされた画像データに変換される。 A/D変換器16から出力された画像データは、メモリコントローラ18の制御を受けたフレームメモリ28に格納され、格納された画像データは、YC処理回路24にて輝度信号Ｙおよび色差信号R-Y,B-Y にて表わされた画像データに変換される。YC処理回路24にて変換された画像データは、再びフレームメモリ28に格納される。
【０００４】
図10は、フレームメモリ28の記憶領域が２個の領域に分割され、分割されたそれぞれの領域に輝度信号Ｙと、色差信号R-Y,B-Y とがそれぞれ書き込まれた形態を概念的に表わしている。このフレームメモリ28に格納されたYC処理後の画像データは、複数のブロックに分割して読み出されて圧縮伸張回路20へ送られ、圧縮伸張回路20にて圧縮符号化され、圧縮符号化されたデータがメモリカード22に書き込まれて記憶させる。メモリカード22に記憶されたデータの再生時には、メモリカード22から圧縮符号化されたデータが読み出されて圧縮伸張回路20により伸張復号される。復号された画像データは、フレームメモリ28に一旦書き込まれ、書き込まれた画像データは再生回路26へ送られ、映像モニタ32により可視画像として再生される。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記の構成を有する従来技術による画像信号処理装置は、銀塩写真における画質を目標に画素数を増加してきたため各種の矛盾を生じている。たとえば、被写体を撮像する撮像素子として130 万画素の固体撮像素子(CCD) にて得られた画像信号を処理する画像信号処理装置における主要な問題点を掲げると、第１に、とくに被写体像を表わす画像データが格納される大容量のフレームメモリが必要となってコストアップの要因となること、第２に、高速な画像処理およびデータ転送を行なうために、機器の動作のためのマスタクロックとして50〜75MHz 程度の高速な周波数のクロックが必要となることである。これらの問題点は、さらに下記の問題点を誘発する。
【０００６】
１；消費電力が増大してしまうため電源供給のためのバッテリが大型化してカメラの携帯性が損なわれるという問題があった。
【０００７】
２；消費電力の増大にともなって発熱量が大きくなり、カメラ内の熱を放熱させるためにパッケージが大型化する等である。
【０００８】
本発明は、これらの欠点に鑑み、メモリの容量および消費電力を減少し、廉価および小型軽量化し得る画像信号処理装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明は上述の課題を解決するために、被写体を撮像する撮像素子にて得られた画像信号を処理して情報を記憶する情報記録媒体に記録するための画像情報を生成する画像信号処理装置において、この装置は、画像信号の出力を要求する第１の要求信号に応じて、撮像素子にて得られた画像信号を所定の順序で出力するコントローラと、第１の要求信号をコントローラへ出力し、このコントローラから出力された画像信号を輝度信号および色差信号により構成される画像データに変換する変換処理手段であって、この画像データの出力を要求する第２の要求信号に応じて出力する変換処理手段と、第２の要求信号を変換処理手段へ出力し、この変換処理手段にて変換された画像データを圧縮する圧縮処理手段であって、情報記録媒体の情報記録動作に応じて生成された第３の要求信号に応じて圧縮処理後の画像データを出力する圧縮処理手段とを備えることを特徴とする。
【００１０】
この場合、この装置は、撮像手段にて得られた画像信号を蓄積する第１の蓄積手段であって、コントローラの制御に応じて、この蓄積した画像信号をコントローラに出力する第１の蓄積手段を備え、コントローラは、第１の要求信号に応じて、第１の蓄積手段に蓄積された画像信号をラスタスキャンにて読み出してこの読み出した画像信号を変換手段に出力するとよい。
【００１１】
この場合、さらにこの装置は、圧縮手段に接続され、変換手段にて変換された画像データを交互に蓄積する２つの記憶領域を有する記憶手段を有し、圧縮手段は、記憶手段の記憶領域に蓄積された画像データを所定のブロック単位ごとに読み出し、この読み出したブロック単位の画像データを順次圧縮するとよい。
【００１２】
また、この装置は、撮像手段にて得られた画像信号を蓄積する第２の蓄積手段であって、コントローラの制御に応じて、この蓄積した画像信号にて構成される画像のフレームを所定の画素ごとに分割したブロック単位ごとにコントローラに出力する第２の蓄積手段を備え、コントローラは、第１の要求信号に応じて、第２の蓄積手段に蓄積された画像信号をブロックごとに読み出し、この読み出したブロック単位の画像信号を変換手段に出力するとよい。
【００１３】
この場合、変換手段は、コントローラにて読み出された前記画像信号の所定のブロックに対して、このブロックの垂直方向に前のブロックにおける画像データを１水平走査期間分遅延させる第１の遅延手段と、このブロックの水平方向に隣接するブロックに対応する垂直方向の画像信号を１ブロック分遅延させる第２の遅延手段とを備え、変換手段は、第１の遅延手段および第２の遅延手段にて遅延された画像信号に基づいて、コントローラから出力された画像信号を輝度信号および色差信号により構成される画像データに変換するとよい。
【００１４】
また、コントローラは、変換手段から出力される第１の要求信号に応じて、撮像手段からの画像信号の出力を要求する第４の要求信号を生成し、この装置はさらに、第４の信号に応じて撮像手段を駆動する駆動信号を生成する信号発生手段を備えるとよい。
【００１５】
また、この装置は、圧縮処理手段にて圧縮処理された画像データを情報記録媒体に記録する情報記録手段であって、この情報記録媒体における情報記録動作に応じて第３の要求信号を前記圧縮処理手段へ出力する情報記録手段を備えるとよい。
【００１６】
また、圧縮処理手段は、変換手段にて変換された画像データを可変長に圧縮符号化するとよい。
【００１７】
【作用】
本発明の画像信号処理装置によれば、コントローラから出力される画像信号の変換処理手段への受け渡し、変換処理手段から出力される画像データの圧縮処理手段への受け渡しおよび圧縮処理手段から出力される画像データの他の手段への受け渡しが第１、第２、および第３の要求信号によるハンドシェイクによって行われる。このため、変換処理手段にて輝度信号および色差信号に変換された後の画像データをフレームメモリに記憶させる必要がない。したがって変換手段にて変換された画像データを格納する従来のフレームメモリを削減し、これによりメモリコストの低減、消費電力の低減および回路の小型化を実現し得る。
【００１８】
【実施例】
次に図１〜図８に示した添付図面を参照して本発明による画像信号処理装置の実施例を詳細に説明する。これらの添付図において、同一機能部は説明上区別を必要としない限り同一番号を附している。
【００１９】
図１を参照すると本発明の画像信号処理装置が適用されるスチルカメラの実施例が示されている。このスチルカメラ１は、光学レンズ10から入射される被写体の光学像を表わす映像信号を撮像素子12にて生成し、この映像信号を表わす画像データを圧縮してメモリカード23に記録し、またこの画像データが表わす画像を表示装置32の画面に可視画像として再生する装置である。また、スチルカメラ１は、メモリカード23に記録されている画像データを読み出して伸張復号し、これを表示装置32に出力して再生する機能を有している。しかし本発明ではこれのみに限定されず、メモリカード23に代えて磁気ディスクや光ディスクなどの他のファイル記憶装置も効果的に適用され得る。
【００２０】
撮像素子12は、光学レンズ10から入射されてその撮像面に結像した被写体像を撮像して電気信号に変換した映像信号を出力する。撮像素子12は、たとえばRGB セグメント配列のカラーフィルタを備え、約130 万画素の画素数を有した単板式固体撮像デバイス(CCD) が有利に適用される。撮像素子12の出力100 は、 A/D変換器16に接続され、 A/D変換器16は、撮像素子12の入力 100に現われたアナログの映像信号をディジタルの画像データに変換する。 A/D変換器16の出力102 はメモリコントローラ18に接続されている。
【００２１】
メモリコントローラ18は、フレームメモリ29への書き込みおよびフレームメモリ29からの読み出しを制御する記憶制御回路である。詳しくはメモリコントローラ18は、入力102 に現われた画像データを出力104 に出力して、その出力104 に接続されたフレームメモリ29の記憶領域に格納させ、またフレームメモリ29の記憶領域に格納された画像データを読み出して入力106 に入力し、読み出した画像データを出力108 に出力する。このフレームメモリ29は、被写体像などを表わす画像データが蓄積、格納されるメモリ回路である。フレームメモリ29は、メモリコントローラ18の制御に基づいて、入力104 に現われた画像データを記憶領域に格納させる。またフレームメモリ29は、メモリコントローラ18の制御に基づいて、記憶領域に格納された画像データを出力106 に出力する。このフレームメモリ29の記憶領域は、たとえば撮像された画面における水平方向に1280画素が配列され、これら画素がそれぞれ垂直方向に1024画素が配列された合計約130 万画素のRGB 画素データが記憶される記憶容量を有している。
【００２２】
さらにメモリコントローラ18は、出力108 への画像データ送出の可否を表わすレディ／ビジー(Redy/Busy) 信号を入力109 に入力し、入力したレディ／ビジー信号に応じて、フレームメモリ29に格納された画像データの読み出しと出力108 への画像データの出力を制御する。たとえばメモリコントローラ18は、入力109 に接続されたYC処理回路24からのビジー信号(BUSY)を検出する機能を有し、たとえばこのビジー信号の検出中にはフレームメモリ29に格納された画像データの読み出しを中断する機能を有している。
【００２３】
メモリコントローラ18は、フレームメモリ29から読み出された画像データを出力108 に出力し、また、フレームメモリ29から読み出された表示のための画像データを出力110 に出力する。メモリコントローラ18の出力108 はYC処理回路24に接続され、出力110 は再生回路26に接続されている。
【００２４】
YC処理回路24は、メモリコントローラ18から出力された３原色信号の形式にて表わされたRGB 画像データを輝度信号と色差信号とから構成された信号に変換する処理回路である。詳しくはYC処理回路24は、 A/D変換器16およびメモリコントローラ18を経由してフレームメモリ29に格納された画像データを輝度信号Ｙおよび色差信号R-Y,B-Y にて構成される画像データに変換する。YC処理回路24は、ラスタスキャンにてフレームメモリ29から読み出された画像データから生成した輝度信号Ｙを出力112 に出力し、生成した色差信号R-Y,B-Y を出力114 に出力し、これら出力112 および出力114 は圧縮伸張回路20に接続されている。
【００２５】
また、YC処理回路24は、入力116 に接続された圧縮伸張回路20からのレディ／ビジー信号(Redy/Busy) を検出する機能を有し、たとえばYC処理回路24は、ビジー信号の検出中には、出力109 にビジー信号を出力するとともに、YC処理回路24における処理を一時中断する。
【００２６】
圧縮伸張回路20は、画像データの圧縮処理または伸張処理を行なう回路部である。圧縮伸張回路20は、入力112 および入力114 にそれぞれラスタ入力された輝度信号Ｙおよび色差信号R-Y,B-Y を圧縮し、またメモリカード23に圧縮されて格納された画像データを伸張する回路である。この実施例における圧縮処理および伸張処理は、ラスタ／ブロック変換メモリ21の介在の下に実行される。圧縮伸張回路20は、入力112 および入力114 にラスタ入力した画像データを出力120 に接続されたラスタ／ブロック変換メモリ21に転送する。圧縮伸張回路20はラスタ／ブロック変換メモリ21に格納された画像データをブロックスキャンにて入力122 に入力し、入力されたブロック単位の画像データを圧縮する。圧縮伸張回路20は、圧縮した画像データを出力124 に出力する。
【００２７】
また圧縮伸張回路20は、入力126 に接続されたメモリカード23からのレディ／ビジー(Redy/Busy) 信号を検出する機能を有し、たとえば圧縮伸張回路20は、ビジー信号の検出中には、出力116 にビジー信号を出力するとともに、圧縮伸張回路20における処理を一時中断する。さらに圧縮伸張回路20は、圧縮処理の処理速度に対応したデータの通信容量が入力112 および入力114 に入力される画像データのデータ転送速度に対して充分に高くない場合、データ転送を一時中断させるためにビジー信号を出力116 に出力する。
【００２８】
ラスタ／ブロック変換メモリ21は、画像データの圧縮および伸張処理を行うためのメモリである。このメモリは図２に示すように２個のバンクＡおよびバンクＢで構成される。また、バンクＡおよびバンクＢのそれぞれのバンクは、１つのバンク（記憶領域）が水平画素が1280画素、垂直方向が８ライン分の画像データを記憶する80Kbit(1280 ×8 ×8[bit]) の記憶容量で構成された２つの記憶領域を有し、これら記憶領域の一方には輝度信号Ｙが記憶され、また他方には色差信号R-Y および色差信号B-Y が記憶される。したがって、ラスタ／ブロック変換メモリ21の全体の記憶容量は、320Kbit(1280×8 ×8 ×2 ×2[bit]) の記憶容量を有している。
【００２９】
メモリカード23は、圧縮伸張回路20にて圧縮処理された画像データを記憶保持する記憶装置である。メモリカード23は、たとえば記憶内容を保持するためのバッテリが不要のEEPROM（電気的に消去および再書き込みが可能なROM ）が適用され、また、スタティックRAM などの記憶素子にて構成されたメモリカードでもよい。このメモリカード23は、たとえば圧縮伸張回路20にて可変長符号に圧縮された圧縮データを記憶する。この実施例におけるメモリカード23は、圧縮伸張回路20にて圧縮された画像データを記憶素子に記憶させる際、画像データの送出要求としてのレディー(Redy)信号を出力126 に出力する。また、画像データの入力中に、たとえば画像データ量が多いために記憶素子への画像データの蓄積が間に合わなくなった場合、データ転送を一時中断させるためのビジー(Busy)信号を出力126 に出力する。
【００３０】
また、本実施例のスチルカメラ１や他の画像記録再生装置などのホスト機器によりメモリカード14に記憶された画像データは読み出され、読み出された画像データは、圧縮伸張回路20にて伸張処理が施された後、フレームメモリ29に格納される。フレームメモリ29に格納された画像データは、読み出されて表示装置32に出力されて、その表示装置32の表示画面に可視画像が表示される。
【００３１】
次に画像信号の流れにおいて説明する。撮像素子13の出力100 に出力された画像信号は、 A/D変換器16にてディジタル信号に変換され、メモリコントローラ18の制御によりフレームメモリ29に一旦格納される。フレームメモリ29からラスタスキャンにて読み出された画像データは、YC処理回路24にて輝度信号Ｙおよび色差信号R-Y,B-Y にて構成された画像データに変換される。変換された画像データは、圧縮伸張回路20を介してラスタ／ブロック変換メモリ21に入力され、入力された画像データは、ラスタ／ブロック変換メモリ21のバンクＡおよびバンクＢのそれぞれのバンクに交互に書き込まれる。ラスタ／ブロック変換メモリ21に格納された画像データはブロックスキャンにて読み出され、この場合たとえば、一方のブロックＡでラスタデータ格納中に他方のブロックＢに格納されたデータがブロックスキャンにて読み出される。この読み出された画像データは圧縮伸張回路20にて圧縮されて、圧縮されたデータはメモリカード23に書き込まれる。
【００３２】
上記の動作において、メモリコントローラ18からYC処理回路24へのデータ転送、YC処理回路24から圧縮伸張回路20へのデータ転送および圧縮伸張回路20からメモリカード23へのデータ転送は、各回路間でレディ／ビジー信号によるハンドシェイクがとられて実行される。つまり、フレームメモリ29からYC処理回路24への画像データの転送は、YC処理回路24からメモリコントローラ18に出力されたレディ信号による画像信号の送出要求に応じてメモリコントローラ18は、フレームメモリ29から画像データを読み出し、読み出した画像データをYC処理回路24に出力する。以下、YC処理回路24、圧縮伸張回路20、メモリカード23の各回路間においても、同様にレディ／ビジー信号による要求に応じて信号のハンドシェイクが行なわれる。
【００３３】
このハンドシェイクによれば、一番処理速度の遅い回路部の動作に合わせて全体の処理が実行されることとなる。つまり、フレームメモリ29から読み出された画像データは、YC処理回路24にてYC処理が施され、圧縮伸張回路20にて画像データが圧縮され、圧縮された画像データがメモリカード23へ記録される。このときYC処理回路24は、YC処理された画像データを圧縮伸張回路20へ送信した後、次の画像データをメモリコントローラ18から受信して新たなYC処理を実行するが、処理済みのデータを圧縮伸張回路20からのレディ信号による送信要求があるまでは保持する。
【００３４】
メモリカード23以外の記録媒体へデータを記録するために圧縮伸張回路20からデータが送信される場合も同じである。このハンドシェイクを必要とする理由は、特に、圧縮伸張回路20からの出力信号が可変長符号であることによる。なお、フレームメモリ29は、伸張再生時に輝度信号Ｙおよび色差信号R-Y,B-Y の１画面分全ての画像データを蓄えることができないため、たとえば水平方向１／２の間引き処理などを行なうことによりフレームメモリ29を用いて画像再生を行なうことができる。
【００３５】
図３は、本発明の画像信号処理装置が適用される第２の実施例のスチルカメラ２を示している。このスチルカメラ２を図１に示したスチルカメラ１の実施例と比較して相違する要点は、フレームメモリ29に蓄積された画像データを読み出してYC処理を行なう際、メモリコントローラ38は、フレームメモリ29からの読み出しを８画素×８画素のブロックごとに読み出すブロックキャンにて行なう点と、YC処理回路25におけるYC処理手順が異なる点である。これによりこの実施例では、フレームメモリ29からの画像データ読み出しをブロックスキャンにて行なうため図１に示した実施例のラスタ／ブロック変換メモリ21が不要であり、また、この実施例はフレームメモリ28の読み出しを制御するメモリコントローラ38の一部の機能構成を除いて、図１に示した実施例の構成と同じでよい。以下、相違点のメモリコントローラ38の機能およびYC処理の手順を主体としてその内容を詳述する。
【００３６】
フレームメモリ29内の画像データの構成を概念的に表わしたものが図５に示されている。フレームメモリ29は、入力した画像データの水平方向の1280画素を垂直方向に８ライン分格納する２つのバンクＡおよびバンクＢの記憶領域にて構成される。フレームメモリ29は、メモリコントローラ38の書込制御および読出制御を受けて、画像データの書き込みおよび読み出しを行なう。メモリコントローラ38は、フレームメモリ29に格納された画像データを水平方向の８画素毎に分割して８画素×８画素の１ブロックごとに読み出す制御を行ない、読み出したブロックごとの画像データを出力108 に出力して、出力108 に接続されたYC処理回路24に転送する。このメモリコントローラ38の構成によればバンクの１つの記憶領域は160 個（1280/8=160）のブロックに分割された構成となる。たとえば同図を参照すると、バンクＢの第ｎブロック500 は８画素×８画素で構成され、この第ｎブロック５の上方の斜線で表わした水平方向の１Ｈライン502 は、バンクＡの第ｎブロックの第８行目のデータである。また、この第ｎブロック左隣のブロックの列504 は、バンクＢの第n-1 ブロックの垂直方向の第８列目のデータである。この第ｎブロック500 の詳細を図６を参照して説明すると、同図には８画素×８画素で構成される第ｎブロック500 、およびこのブロックの垂直方向に隣接するブロックの第８行目の1Hライン502 （1H遅延）および水平方向に隣接するブロックの第８列目の列504 のデータが示されている。この第ｎブロック500 のブロックデータを画素単位で分割し、記号ｉを１行〜８行，記号ｊを１列〜８列とすると、ブロック内の不特定画素のアドレスはｎ(i,j) と表わすことができる。同図に示した４個の画素の組み合わせ画素は、ブロック内の不特定組画素600 を表わしている。図７を参照すると同図には不特定組画素600 の詳細が示され、また同図には各画素と画素位置ｎ(i,j) との関係が示されている。但し、この位置は記号ｉおよびｊが２以上の場合であり、ｉ＝１またはｊ＝１の場合は上側の２画素または左側の２画素が隣接ブロック内の画素となる。輝度信号ＹH は、たとえばこれら４個の画素（Ｒ、Ｂ、ＧおよびＧ）の値の平均値から求められる。
【００３７】
【数１】
Ｙ＝ＹH ／４＝（Ｒ＋Ｂ＋Ｇ＋Ｇ）／４
図４には、YC処理回路25の輝度信号ＹH を求めるための構成の一部のブロック図が示されている。同図を参照すると、YC処理回路25におけるYC処理、つまり撮像素子13にて撮像されフレームメモリ29に格納されたRGB 信号形式の画像データを輝度信号Ｙおよび色差信号R-Y,B-Y の形式画像データに変換する処理のうち、輝度信号Ｙを求める回路を機能ブロック図として示している。この実施例におけるYC処理回路25は、フレームメモリ29から８×８画素ごとのブロックスキャンにて読み出された画像データに基づいて、YC処理を行なうYC処理回路である。
【００３８】
このYC処理回路25の書き込み制御部42は、不特定画素のアドレスｎ(i,j) の記号i が８であるときにのみ、入力される画像データを1Hラインメモリ43に出力して格納させる。また、セレクタ44は、不特定画素のアドレスｎ(i,j) の記号i が１であるときのみ、1Hラインメモリ43の出力を選択し、セレクタ47および50は、不特定画素のアドレスｎ(i,j) の記号j が１であるときのみ、１ブロックディレイ45および48の出力を選択する。
【００３９】
このYC処理回路25を上述の図５〜図７の説明との関連において説明する。まず図６に示した第ｎブロック内の記号ｉおよびｊが２以上であるときの位置の画素を加算する場合、フレームメモリ29から読み出された画像データの画素ｎ(i,j) がデータライン54を通して加算器51に入力され、一方、8CLKディレイ41にて８クロック分遅延された画素ｎ(i-1,j) がセレクタ44を介して加算器51に入力される。加算器51に入力したこれらの画素は加算されて、データライン55へ加算画素、ｎ(i,j)+ｎ(i-1,j) が出力される。
【００４０】
また、1CLKディレイ46にて１クロック分遅延されてセレクタ47を経た出力画素ｎ(i,j-1) と、1CLKディレイ49にて１クロック分遅延されてセレクタ50を経た出力画素ｎ(i-1,j-1) とが加算器52にて加算され、加算された加算画素ｎ(i,j-1)+ｎ(i-1,j-1) はデータライン56に出力される。
【００４１】
加算器53は、加算器51および52から出力された加算画素をさらに加算し、４個の画素を加算した加算画素から、
【００４２】
【数２】
ＹH ＝ｎ(i,j)+ｎ(i-1,j)+ｎ(i,j-1)+ｎ(i-1,j-1)
が得られる。この出力ＹH は、それぞれの画素の内容を表わす記号Ｒ，Ｂ，Ｇにおいて、
【００４３】
【数３】
ＹH ＝Ｒ＋Ｂ＋Ｇ＋Ｇ
と置き換えられる。
【００４４】
記号ｉまたはｊが１である場合における隣接するブロックの画素との加算は、書き込み制御部42の制御により、図６に示した画素600 に隣接した1Hライン502 の画素データが1Hラインメモリ43に記憶されており、セレクタ44の切り換え選択により1Hラインメモリ43が選択されて1Hラインの画素データの１画素が出力される。１ブロックディレイ46および48には、列 504の画素データが上記の1Hライン502 の画素データと同様に記憶されており、これら記憶されたデータはセレクタ47およびセレクタ50により切り換え選択されて加算器52に出力される。上記の手順により輝度信号Ｙが得られYC処理が実行される。この処理において、1Hライン502 の画素データの保持のために，1280×8[bit]と、列504 の画素データの保持のために 8×8[bit]との各容量のメモリを必要とするが、この実施例では、図１に示した第１の実施例のラスタ／ブロック変換メモリ21が不要となる。
【００４５】
次に図８を参照すると、本発明が適用される第３の実施例のスチルカメラ３が示されている。このスチルカメラ３は撮像画面を構成する１画面分の画像データを蓄積するフレームメモリを備えず、またスチルカメラ３は、撮像素子13、 A/D変換器16、コントローラ40、YC処理回路25、圧縮伸張回路20およびメモリカード23の各機能部の動作をレディ／ビジー(BUSY)信号によるハンドシェイクに基づいて行なうカメラである。このスチルカメラ３は、コントローラ40を除いて図３に示した実施例のスチルカメラ２と同じ構成でよく、さらに、スチルカメラ３は、コントローラ40の制御に応じて撮像素子13を駆動するためのサンプリングシグナル発振器(SSG)15 を備えている。この実施例におけるコントローラ40は、YC処理回路25から出力されたレディ／ビジー信号に応じて、撮像素子13の駆動を制御するためのレディ／ビジー信号をサンプリングシグナル発振器15に出力する機能を有し、サンプリングシグナル発振器15は、コントローラ40から供給されるレディ／ビジー信号に応じて、撮像素子13を駆動する駆動信号を生成する。このときサンプリングシグナル発振器15は、コントローラ40からビジー信号が供給されると撮像素子13の駆動を一時中断し、レディ信号が供給されると撮像素子13の駆動を開始する。撮像素子13はサンプリングシグナル発振器15から供給される駆動信号に応じて駆動される。このように、この実施例におけるスチルカメラ３では、撮像素子13からの画像信号の出力がビジー信号に応じたサンプリングシグナル発振器(SSG)15 の制御により制御される。とくにこの実施例では、撮像素子13の画素信号の出力からメモリカード23における画像データの記憶までの間におけるハンドシェイク処理により、フレームメモリを削減することができ、これによりスチルカメラ３は、YC処置および圧縮処理のためのバッファを備えるだけでよい。
【００４６】
以上説明したように第１，第２および第３の各実施例は、ハード上のコスト割合が比較的高いメモリを削減することを解決している。したがって、メモリ容量の減少化は、単に、メモリ素子の減少のみに留まらず、これに付随する周辺回路の減少、信号処理回数の減少、処理時間の短縮、処理するためのマシンクロックの周波数の低下、消費電力の低下、発熱量の減少および装置の小型化など各回路および装置間での波及的効果が発生する。
【００４７】
なお、上述の実施例は本発明の好適な実施の一例ではあるがこれに限定されるものではなく本発明の要旨を逸脱しない範囲において種々変形実施可能である。たとえば、画像信号処理装置は、再生回路を有さない記録専用の装置としたり、画像信号保存用の記録媒体としてメモリカードでなく磁気方式による記録媒体を用いたり、あるいは、光学的な記録方式による装置を用いるなどしてもよい。
【００４８】
【発明の効果】
以上説明したように、本発明の画像信号処理装置によれば、コントローラから出力される画像信号の変換処理手段への受け渡し、変換処理手段から出力される画像データの圧縮処理手段への受け渡しおよび圧縮処理手段から出力される画像データの他の手段への受け渡しが第１、第２および第３の要求信号によるハンドシェイクによって行われるため、変換処理手段にて変換された後の画像データをフレームメモリへ記憶させることなく、次段の圧縮処理手段に出力することができる。これにより変換手段にて変換された後の画像データを蓄積する従来のフレームメモリを削減し、また、フレームメモリの記憶容量を少なくすることができる。したがってメモリコストの低減および消費電力の低減を実現することができ、さらには小形軽量な画像信号処理装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の画像信号処理装置が適用されるスチルカメラの一実施例を示すブロック図である。
【図２】図１に示した実施例のフレームメモリに記憶される画像信号の形態を説明するための概念図である。
【図３】本発明の画像信号処理装置が適用されるスチルカメラの一実施例を示すブロック図である。
【図４】図３に示した実施例のYC処理回路におけるYC処理手順を説明するための機能構成ブロック図である。
【図５】図３に示した実施例のYC処理手順を説明するためのフレームメモリに記憶される画像信号の構成概念図である。
【図６】図５に示した画像信号の構成概念図における第ｎブロックの詳細図である。
【図７】図６に示した画像信号の第ｎブロックの４個の組画素の詳細図である。
【図８】本発明の画像信号処理装置が適用されるスチルカメラの一実施例を示すブロック図である。
【図９】従来技術に基づく画像信号処理装置の一例を示すブロック図である。
【図１０】図９に示した従来技術に基づく画像信号処理装置のフレームメモリ内に記憶される画像信号の形態を説明するための概念図である。
【符号の説明】
10 光学レンズ
13 固体撮像素子(CCD)
16 A/D変換器
18 メモリコントローラ
20 圧縮伸張回路
21 ラスタ／ブロック変換メモリ
23 メモリカード
24 YC処理回路
26 再生回路
32 表示装置[0001]
[Industrial application fields]
The present invention relates to an image signal processing apparatus that processes an image signal obtained by an imaging apparatus or the like. For example, an image signal is compressed and recorded on a recording medium such as a memory card, and an image read from the recording medium is used. The present invention relates to an image signal processing apparatus suitable for application to an electronic still camera for expanding and reproducing a signal.
[0002]
[Prior art]
Conventionally, a still camera means a device using a film coated with a silver salt photosensitive material as an image recording medium. However, recently, an electronic still camera is commercially available that uses a memory card formed of a semiconductor memory as an information recording medium and stores image information representing a subject in the form of a digital signal. The electronic still camera has many features such as being small and light, capable of recording and storing image information in a memory card, immediacy of reproduction into a visible image, and expanding the utilization of digitized image data. Moreover, in recent years, the quality of images taken with an electronic still camera has improved, and an electronic still camera that employs an image sensor with a high pixel density of about 1.3 million pixels as an image sensor for imaging a subject, It has become possible to obtain image quality in photographs.
[0003]
FIG. 9 shows an example of an image signal processing apparatus based on the prior art applied to an electronic still camera. Referring to the figure, an optical image representing a subject incident from the optical lens 10 is picked up by the image pickup device 12, and a video signal representing the optical image is subjected to white balance adjustment, gradation correction, and the like by a preprocessing circuit 14. Signal processing is performed, and the analog / digital (A / D) converter 16 converts the image data into digital data. The image data output from the A / D converter 16 is stored in the frame memory 28 under the control of the memory controller 18, and the stored image data is processed by the YC processing circuit 24 with the luminance signal Y and the color difference signals RY, Converted to image data represented by BY. The image data converted by the YC processing circuit 24 is stored in the frame memory 28 again.
[0004]
FIG. 10 conceptually shows a form in which the storage area of the frame memory 28 is divided into two areas, and the luminance signal Y and the color difference signals RY and BY are respectively written in the divided areas. . The image data after YC processing stored in the frame memory 28 is divided into a plurality of blocks, read, sent to the compression / decompression circuit 20, and compressed and encoded by the compression / decompression circuit 20. The stored data is written and stored in the memory card 22. When the data stored in the memory card 22 is reproduced, the compression-encoded data is read from the memory card 22 and decompressed and decoded by the compression / decompression circuit 20. The decoded image data is once written in the frame memory 28, and the written image data is sent to the reproduction circuit 26 and reproduced as a visible image by the video monitor 32.
[0005]
[Problems to be solved by the invention]
However, the image signal processing apparatus according to the prior art having the above configuration has various inconsistencies because the number of pixels is increased with the aim of image quality in silver halide photography. For example, the main problems in an image signal processing apparatus that processes an image signal obtained by a 1.3 million pixel solid-state image sensor (CCD) as an image sensor for imaging a subject are as follows. A large-capacity frame memory for storing the image data to be represented is required, which causes an increase in cost. Second, as a master clock for the operation of the device in order to perform high-speed image processing and data transfer. This means that a clock with a high frequency of about 50 to 75 MHz is required. These problems further induce the following problems.
[0006]
1: The power consumption increases, so that there is a problem that the battery for power supply is enlarged and the portability of the camera is impaired.
[0007]
2: The amount of heat generation increases as the power consumption increases, and the size of the package increases in order to dissipate the heat in the camera.
[0008]
In view of these drawbacks, an object of the present invention is to provide an image signal processing apparatus that can reduce the capacity and power consumption of a memory, and can be reduced in price, size, and weight.
[0009]
[Means for Solving the Problems]
In order to solve the above-described problems, the present invention processes an image signal obtained by an image sensor that images a subject and generates image information for recording on an information recording medium that stores information. The apparatus outputs a first request signal to the controller and a controller that outputs the image signals obtained by the image sensor in a predetermined order in response to a first request signal that requests output of the image signal. And a conversion processing unit that converts the image signal output from the controller into image data composed of a luminance signal and a color difference signal, and outputs the image signal in response to a second request signal for requesting output of the image data. A compression processing means for outputting the second request signal to the conversion processing means and compressing the image data converted by the conversion processing means, the information recording medium storing information; Characterized in that it comprises a compression process means for outputting the image data after the compression processing in response to the third request signal generated in response to the operation.
[0010]
In this case, the apparatus is a first storage unit that stores the image signal obtained by the imaging unit, and that outputs the stored image signal to the controller in accordance with the control of the controller. In accordance with the first request signal, the controller may read the image signal stored in the first storage unit by raster scanning and output the read image signal to the conversion unit.
[0011]
In this case, the apparatus further includes storage means connected to the compression means and having two storage areas for alternately storing the image data converted by the conversion means. The compression means is stored in the storage area of the storage means. The stored image data may be read for each predetermined block unit, and the read image data for each block unit may be sequentially compressed.
[0012]
The apparatus is a second accumulating unit for accumulating the image signal obtained by the imaging unit, and a frame of an image constituted by the accumulated image signal is determined in accordance with a control of the controller. Second storage means for outputting to the controller for each block unit divided for each pixel, the controller reads the image signal stored in the second storage means for each block in response to the first request signal, The read image signal in units of blocks may be output to the conversion means.
[0013]
In this case, the conversion means is a first delay means for delaying the image data in the previous block in the vertical direction of this block by one horizontal scanning period with respect to the predetermined block of the image signal read by the controller. And a second delay means for delaying the image signal in the vertical direction corresponding to the block adjacent to the block in the horizontal direction by one block, and the conversion means includes a first delay means and a second delay means. Based on the delayed image signal, the image signal output from the controller may be converted into image data composed of a luminance signal and a color difference signal.
[0014]
Further, the controller generates a fourth request signal for requesting the output of the image signal from the imaging unit in response to the first request signal output from the conversion unit, and the device further generates a fourth signal. Accordingly, it is preferable to provide signal generation means for generating a drive signal for driving the imaging means.
[0015]
The apparatus is an information recording means for recording the image data compressed by the compression processing means on an information recording medium, and the third request signal is compressed according to an information recording operation in the information recording medium. Information recording means for outputting to the processing means may be provided.
[0016]
The compression processing means may compress and encode the image data converted by the conversion means to a variable length.
[0017]
[Action]
According to the image signal processing apparatus of the present invention, the image signal output from the controller is transferred to the conversion processing means, the image data output from the conversion processing means is transferred to the compression processing means, and is output from the compression processing means. Delivery of the image data to other means is performed by handshaking with the first, second and third request signals. For this reason, it is not necessary to store the image data after being converted into the luminance signal and the color difference signal by the conversion processing means in the frame memory. Therefore, it is possible to reduce the conventional frame memory for storing the image data converted by the conversion means, thereby realizing reduction in memory cost, power consumption and circuit size.
[0018]
【Example】
Next, an embodiment of an image signal processing apparatus according to the present invention will be described in detail with reference to the accompanying drawings shown in FIGS. In these accompanying drawings, the same functional parts are given the same numbers unless they need to be distinguished for explanation.
[0019]
FIG. 1 shows an embodiment of a still camera to which an image signal processing apparatus of the present invention is applied. The still camera 1 generates a video signal representing an optical image of a subject incident from the optical lens 10 by the image pickup device 12, compresses the image data representing the video signal, records the compressed data on the memory card 23, and This is a device that reproduces an image represented by image data on the screen of the display device 32 as a visible image. Further, the still camera 1 has a function of reading out image data recorded on the memory card 23, decompressing and decoding it, and outputting it to the display device 32 for reproduction. However, the present invention is not limited to this, and other file storage devices such as magnetic disks and optical disks can be effectively applied instead of the memory card 23.
[0020]
The image sensor 12 captures a subject image that is incident from the optical lens 10 and forms an image on the imaging surface, and outputs a video signal converted into an electrical signal. As the image pickup device 12, for example, a single-plate solid-state image pickup device (CCD) having a color filter of an RGB segment array and having about 1.3 million pixels is advantageously applied. The output 100 of the image sensor 12 is connected to an A / D converter 16, and the A / D converter 16 converts an analog video signal appearing at the input 100 of the image sensor 12 into digital image data. An output 102 of the A / D converter 16 is connected to the memory controller 18.
[0021]
The memory controller 18 is a storage control circuit that controls writing to the frame memory 29 and reading from the frame memory 29. Specifically, the memory controller 18 outputs the image data appearing at the input 102 to the output 104, stores it in the storage area of the frame memory 29 connected to the output 104, and stores it in the storage area of the frame memory 29. Image data is read out and input to the input 106, and the read image data is output to the output 108. The frame memory 29 is a memory circuit that stores and stores image data representing a subject image and the like. Under the control of the memory controller 18, the frame memory 29 stores the image data appearing at the input 104 in the storage area. The frame memory 29 outputs the image data stored in the storage area to the output 106 based on the control of the memory controller 18. In the storage area of the frame memory 29, for example, 1280 pixels are arranged in the horizontal direction on the imaged screen, and 1024 pixels are arranged in the vertical direction, for a total of about 1.3 million pixels of RGB pixel data. Has storage capacity.
[0022]
Further, the memory controller 18 inputs a ready / busy (Redy / Busy) signal indicating whether or not image data can be sent to the output 108 to the input 109 and stores it in the frame memory 29 in accordance with the input ready / busy signal. Controls reading of image data and output of image data to the output 108. For example, the memory controller 18 has a function of detecting a busy signal (BUSY) from the YC processing circuit 24 connected to the input 109. For example, during detection of this busy signal, the memory controller 18 stores image data stored in the frame memory 29. It has a function to interrupt reading.
[0023]
The memory controller 18 outputs the image data read from the frame memory 29 to the output 108, and outputs the image data for display read from the frame memory 29 to the output 110. The output 108 of the memory controller 18 is connected to the YC processing circuit 24, and the output 110 is connected to the reproduction circuit 26.
[0024]
The YC processing circuit 24 is a processing circuit that converts RGB image data expressed in the format of the three primary color signals output from the memory controller 18 into a signal composed of a luminance signal and a color difference signal. Specifically, the YC processing circuit 24 converts the image data stored in the frame memory 29 via the A / D converter 16 and the memory controller 18 into image data composed of the luminance signal Y and the color difference signals RY and BY. To do. The YC processing circuit 24 outputs the luminance signal Y generated from the image data read from the frame memory 29 by raster scanning to the output 112, and outputs the generated color difference signals RY and BY to the output 114. The output 114 is connected to the compression / decompression circuit 20.
[0025]
The YC processing circuit 24 has a function of detecting a ready / busy signal (Redy / Busy) from the compression / decompression circuit 20 connected to the input 116. For example, the YC processing circuit 24 detects the busy signal during detection of the busy signal. Outputs a busy signal to the output 109 and temporarily suspends the processing in the YC processing circuit 24.
[0026]
The compression / decompression circuit 20 is a circuit unit that performs compression processing or decompression processing of image data. The compression / decompression circuit 20 is a circuit for compressing the luminance signal Y and the color difference signals RY, BY raster-inputted to the input 112 and the input 114, respectively, and decompressing the image data compressed and stored in the memory card 23. The compression processing and decompression processing in this embodiment are executed with the raster / block conversion memory 21 interposed. The compression / decompression circuit 20 transfers the image data raster-inputted to the inputs 112 and 114 to the raster / block conversion memory 21 connected to the output 120. The compression / decompression circuit 20 inputs the image data stored in the raster / block conversion memory 21 to the input 122 by block scanning, and compresses the input block-unit image data. The compression / decompression circuit 20 outputs the compressed image data to the output 124.
[0027]
The compression / decompression circuit 20 has a function of detecting a ready / busy (Redy / Busy) signal from the memory card 23 connected to the input 126. For example, the compression / decompression circuit 20 has a function of detecting a busy signal. A busy signal is output to the output 116, and the processing in the compression / decompression circuit 20 is temporarily suspended. Further, the compression / decompression circuit 20 suspends the data transfer when the data communication capacity corresponding to the processing speed of the compression processing is not sufficiently high with respect to the data transfer speed of the image data input to the input 112 and the input 114. Therefore, a busy signal is output to the output 116.
[0028]
The raster / block conversion memory 21 is a memory for performing compression and expansion processing of image data. This memory is composed of two banks A and B as shown in FIG. In addition, each bank A and bank B is 80 Kbit (1280 × 8 × 8 [bit]) in which one bank (storage area) stores image data for 1280 pixels in the horizontal direction and 8 lines in the vertical direction. The luminance signal Y is stored in one of these storage areas, and the color difference signal RY and the color difference signal BY are stored in the other storage area. Therefore, the entire storage capacity of the raster / block conversion memory 21 has a storage capacity of 320 Kbit (1280 × 8 × 8 × 2 × 2 [bit]).
[0029]
The memory card 23 is a storage device that stores and holds the image data compressed by the compression / decompression circuit 20. For the memory card 23, for example, an EEPROM (electrically erasable and rewritable ROM) that does not require a battery to hold the memory contents is applied, and the memory card is composed of storage elements such as static RAM. But you can. The memory card 23 stores compressed data compressed into a variable length code by the compression / decompression circuit 20, for example. The memory card 23 in this embodiment outputs a ready (Redy) signal as an output request for image data to the output 126 when storing the image data compressed by the compression / decompression circuit 20 in the storage element. Also, during the input of image data, for example, if the amount of image data is too large to store the image data in the storage element, a busy signal for temporarily interrupting the data transfer is output to the output 126. .
[0030]
Further, the image data stored in the memory card 14 is read out by a host device such as the still camera 1 or other image recording / reproducing apparatus of this embodiment, and the read image data is decompressed by the compression / decompression circuit 20. After the processing, it is stored in the frame memory 29. The image data stored in the frame memory 29 is read out and output to the display device 32, and a visible image is displayed on the display screen of the display device 32.
[0031]
Next, the flow of the image signal will be described. The image signal output to the output 100 of the image sensor 13 is converted to a digital signal by the A / D converter 16 and temporarily stored in the frame memory 29 under the control of the memory controller 18. Image data read out from the frame memory 29 by raster scanning is converted by the YC processing circuit 24 into image data composed of the luminance signal Y and the color difference signals RY and BY. The converted image data is input to the raster / block conversion memory 21 via the compression / decompression circuit 20, and the input image data is alternately input to the banks A and B of the raster / block conversion memory 21. Written. The image data stored in the raster / block conversion memory 21 is read by block scanning. In this case, for example, data stored in the other block B is read by block scanning while raster data is stored in one block A. It is. The read image data is compressed by the compression / decompression circuit 20, and the compressed data is written to the memory card 23.
[0032]
In the above operation, data transfer from the memory controller 18 to the YC processing circuit 24, data transfer from the YC processing circuit 24 to the compression / expansion circuit 20, and data transfer from the compression / expansion circuit 20 to the memory card 23 are performed between the circuits. A handshake based on a ready / busy signal is taken and executed. That is, transfer of image data from the frame memory 29 to the YC processing circuit 24 is performed by the memory controller 18 from the frame memory 29 in response to a transmission request for an image signal by a ready signal output from the YC processing circuit 24 to the memory controller 18. Image data is read, and the read image data is output to the YC processing circuit 24. Thereafter, a signal handshake is similarly performed between the YC processing circuit 24, the compression / decompression circuit 20, and the memory card 23 in response to a request by a ready / busy signal.
[0033]
According to this handshake, the entire process is executed in accordance with the operation of the circuit unit having the slowest processing speed. That is, the image data read from the frame memory 29 is subjected to YC processing by the YC processing circuit 24, the image data is compressed by the compression / decompression circuit 20, and the compressed image data is recorded on the memory card 23. The At this time, the YC processing circuit 24 transmits the YC-processed image data to the compression / decompression circuit 20, and then receives the next image data from the memory controller 18 and executes a new YC process. This is held until there is a transmission request by a ready signal from the compression / decompression circuit 20.
[0034]
The same applies to the case where data is transmitted from the compression / decompression circuit 20 in order to record data on a recording medium other than the memory card 23. The reason for requiring this handshake is that the output signal from the compression / decompression circuit 20 is a variable length code. The frame memory 29 cannot store all of the image data for one screen of the luminance signal Y and the color difference signals RY and BY at the time of decompression reproduction. 29 can be used for image reproduction.
[0035]
FIG. 3 shows a still camera 2 of a second embodiment to which the image signal processing apparatus of the present invention is applied. The difference between the still camera 2 and the embodiment of the still camera 1 shown in FIG. 1 is that when the image data stored in the frame memory 29 is read and YC processing is performed, the memory controller 38 The point that reading from 29 is performed by block can reading for each block of 8 pixels × 8 pixels is different from the YC processing procedure in the YC processing circuit 25. Thus, in this embodiment, since the image data is read from the frame memory 29 by block scanning, the raster / block conversion memory 21 of the embodiment shown in FIG. 1 is not necessary. The configuration may be the same as that of the embodiment shown in FIG. 1 except for a part of the functional configuration of the memory controller 38 that controls reading of data. In the following, the function of the memory controller 38 and the procedure of the YC process will be described in detail, with the main difference.
[0036]
A conceptual representation of the configuration of the image data in the frame memory 29 is shown in FIG. The frame memory 29 is composed of storage areas of two banks A and B that store 1280 pixels in the horizontal direction of the input image data for eight lines in the vertical direction. The frame memory 29 writes and reads image data under the write control and read control of the memory controller 38. The memory controller 38 controls the image data stored in the frame memory 29 to be divided every 8 pixels in the horizontal direction and read out each block of 8 pixels × 8 pixels, and outputs the image data for each read block 108. To the YC processing circuit 24 connected to the output 108. According to the configuration of the memory controller 38, one storage area of the bank is divided into 160 (1280/8 = 160) blocks. For example, referring to the figure, the nth block 500 of bank B is composed of 8 pixels × 8 pixels, and the 1H line 502 in the horizontal direction indicated by the diagonal lines above the nth block 5 is the nth block of bank A. The data in the eighth row. The column 504 of the block on the left side of the nth block is the eighth column data in the vertical direction of the (n−1) th block of the bank B. The details of the nth block 500 will be described with reference to FIG. 6. In the figure, the nth block 500 composed of 8 pixels × 8 pixels and the 8th row of the block adjacent to the block in the vertical direction are shown. 1H line 502 (1H delay) and the data in column 504 of the eighth column of the horizontally adjacent block are shown. If the block data of the nth block 500 is divided in units of pixels, the symbol i is 1 to 8 rows, and the symbol j is 1 to 8 columns, the address of the unspecified pixel in the block is n (i, j). Can be expressed as The combination pixel of the four pixels shown in the figure represents an unspecified set pixel 600 in the block. Referring to FIG. 7, the details of the unspecified pixel 600 are shown in FIG. 7, and the relationship between each pixel and the pixel position n (i, j) is shown in FIG. However, this position is when the symbols i and j are 2 or more. When i = 1 or j = 1, the upper two pixels or the left two pixels are pixels in the adjacent block. The luminance signal YH is obtained from the average value of the values of these four pixels (R, B, G and G), for example.
[0037]
[Expression 1]
Y = YH / 4 = (R + B + G + G) / 4
FIG. 4 shows a partial block diagram of a configuration for obtaining the luminance signal YH of the YC processing circuit 25. Referring to the figure, YC processing in the YC processing circuit 25, that is, image data in the RGB signal format captured by the image sensor 13 and stored in the frame memory 29 is converted into format image data of the luminance signal Y and the color difference signals RY and BY. Of the conversion processing, a circuit for obtaining the luminance signal Y is shown as a functional block diagram. The YC processing circuit 25 in this embodiment is a YC processing circuit that performs YC processing based on image data read out from the frame memory 29 by block scanning every 8 × 8 pixels.
[0038]
The write control unit 42 of the YC processing circuit 25 outputs the input image data to the 1H line memory 43 and stores it only when the symbol i of the address n (i, j) of the unspecified pixel is 8. . The selector 44 selects the output of the 1H line memory 43 only when the symbol i of the address n (i, j) of the unspecified pixel is 1, and the selectors 47 and 50 select the address n ( Only when the symbol j of i, j) is 1, the outputs of the 1-block delays 45 and 48 are selected.
[0039]
The YC processing circuit 25 will be described in relation to the description of FIGS. First, when adding pixels at positions when the symbols i and j in the nth block shown in FIG. 6 are 2 or more, the pixel n (i, j) of the image data read from the frame memory 29 is the data. On the other hand, the pixel n (i−1, j) delayed by 8 clocks by the 8CLK delay 41 is input to the adder 51 through the selector 44 through the line 54. These pixels input to the adder 51 are added, and an added pixel, n (i, j) + n (i−1, j), is output to the data line 55.
[0040]
Also, an output pixel n (i, j-1) delayed by one clock by 1CLK delay 46 and passed through selector 47, and an output pixel n (i-j-1) delayed by one clock by 1CLK delay 49 and passed through selector 50 1, j-1) is added by the adder 52, and the added pixel n (i, j-1) + n (i-1, j-1) is output to the data line 56.
[0041]
The adder 53 further adds the addition pixels output from the adders 51 and 52, and from the addition pixel obtained by adding four pixels,
[0042]
[Expression 2]
YH = n (i, j) + n (i-1, j) + n (i, j-1) + n (i-1, j-1)
Is obtained. This output YH is represented by symbols R, B and G representing the contents of the respective pixels.
[0043]
[Equation 3]
YH = R + B + G + G
Is replaced.
[0044]
In the case where the symbol i or j is 1, the addition with the pixels of the adjacent block is performed by the control of the writing control unit 42 so that the pixel data of the 1H line 502 adjacent to the pixel 600 shown in FIG. The 1H line memory 43 is selected by switching selection of the selector 44 and one pixel of the pixel data of the 1H line is output. The 1-block delays 46 and 48 store the pixel data of the column 504 in the same manner as the pixel data of the 1H line 502. These stored data are switched and selected by the selector 47 and the selector 50, and the adder 52 Is output. The luminance signal Y is obtained by the above procedure, and YC processing is executed. In this processing, a memory with a capacity of 1280 × 8 [bit] for holding the pixel data of the 1H line 502 and 8 × 8 [bit] for holding the pixel data of the column 504 is required. However, in this embodiment, the raster / block conversion memory 21 of the first embodiment shown in FIG. 1 is not required.
[0045]
Next, referring to FIG. 8, there is shown a still camera 3 of a third embodiment to which the present invention is applied. The still camera 3 does not include a frame memory for storing image data for one screen constituting the imaging screen. The still camera 3 includes an imaging device 13, an A / D converter 16, a controller 40, a YC processing circuit 25, This is a camera that performs operations of the functional units of the compression / decompression circuit 20 and the memory card 23 based on a handshake based on a ready / busy (BUSY) signal. The still camera 3 may have the same configuration as the still camera 2 of the embodiment shown in FIG. 3 except for the controller 40. Further, the still camera 3 is for driving the image sensor 13 in accordance with the control of the controller 40. A sampling signal oscillator (SSG) 15 is provided. The controller 40 in this embodiment has a function of outputting a ready / busy signal for controlling the driving of the image sensor 13 to the sampling signal oscillator 15 in accordance with the ready / busy signal output from the YC processing circuit 25. The sampling signal oscillator 15 generates a drive signal for driving the image sensor 13 in accordance with the ready / busy signal supplied from the controller 40. At this time, the sampling signal oscillator 15 temporarily stops driving the image sensor 13 when a busy signal is supplied from the controller 40, and starts driving the image sensor 13 when a ready signal is supplied. The image sensor 13 is driven according to a drive signal supplied from the sampling signal oscillator 15. Thus, in the still camera 3 in this embodiment, the output of the image signal from the image sensor 13 is controlled by the control of the sampling signal oscillator (SSG) 15 corresponding to the busy signal. Particularly in this embodiment, the frame memory can be reduced by the handshake process from the output of the pixel signal of the image sensor 13 to the storage of the image data in the memory card 23, whereby the still camera 3 can perform the YC treatment. And a buffer for the compression process.
[0046]
As described above, each of the first, second, and third embodiments solves the problem of reducing the memory having a relatively high hardware cost ratio. Therefore, the reduction of the memory capacity is not limited to the reduction of the memory elements, but also the accompanying peripheral circuits, the number of signal processing operations, the processing time, the processing time, and the machine clock frequency for processing. Ripple effects occur between circuits and devices, such as a reduction in power consumption, a reduction in heat generation, and a reduction in device size.
[0047]
The above-described embodiment is an example of a preferred embodiment of the present invention, but the present invention is not limited to this, and various modifications can be made without departing from the scope of the present invention. For example, the image signal processing apparatus is a recording-only apparatus that does not have a reproduction circuit, uses a magnetic recording medium instead of a memory card as a recording medium for storing an image signal, or uses an optical recording system An apparatus may be used.
[0048]
【The invention's effect】
As described above, according to the image signal processing device of the present invention, the image signal output from the controller is transferred to the conversion processing means, and the image data output from the conversion processing means is transferred to the compression processing means and compressed. Since the image data output from the processing means is transferred to other means by handshaking using the first, second and third request signals, the image data converted by the conversion processing means is stored in the frame memory. Can be output to the next-stage compression processing means without being stored. As a result, the conventional frame memory for storing the image data converted by the conversion means can be reduced, and the storage capacity of the frame memory can be reduced. Accordingly, it is possible to reduce the memory cost and power consumption, and to provide a small and light image signal processing apparatus.
[Brief description of the drawings]
FIG. 1 is a block diagram showing an embodiment of a still camera to which an image signal processing apparatus of the present invention is applied.
2 is a conceptual diagram for explaining the form of an image signal stored in the frame memory of the embodiment shown in FIG. 1; FIG.
FIG. 3 is a block diagram showing an embodiment of a still camera to which the image signal processing apparatus of the present invention is applied.
4 is a functional configuration block diagram for explaining a YC processing procedure in the YC processing circuit of the embodiment shown in FIG. 3; FIG.
FIG. 5 is a conceptual diagram of a configuration of an image signal stored in a frame memory for explaining a YC processing procedure of the embodiment shown in FIG. 3;
6 is a detailed diagram of an nth block in the configuration conceptual diagram of the image signal illustrated in FIG. 5;
7 is a detailed view of four group pixels of an nth block of the image signal shown in FIG.
FIG. 8 is a block diagram showing an embodiment of a still camera to which the image signal processing apparatus of the present invention is applied.
FIG. 9 is a block diagram illustrating an example of an image signal processing apparatus based on a conventional technique.
10 is a conceptual diagram for explaining a form of an image signal stored in a frame memory of the image signal processing apparatus based on the prior art shown in FIG. 9;
[Explanation of symbols]
10 Optical lens
13 Solid-state image sensor (CCD)
16 A / D converter
18 Memory controller
20 Compression / decompression circuit
21 Raster / block conversion memory
23 Memory card
24 YC processing circuit
26 Playback circuit
32 display devices

Claims

In an image signal processing apparatus that processes image signals obtained by an image sensor that captures a subject and generates image information for recording on an information recording medium that stores information, the apparatus includes:
The first request signal is received, and the image signal obtained by the imaging device is output in a predetermined order based on the output request of the image signal or the output stop request in the received first request signal. Or a controller that stops output,
Conversion processing means for outputting a first request signal indicating whether or not the image signal can be output to the controller, and converting the image signal output from the controller into image data composed of a luminance signal and a color difference signal. A conversion for receiving the second request signal and stopping the output or the output of the converted image data based on the request for the output or the stop of the output of the converted image data in the received second request signal. Processing means;
A compression processing means for outputting a second request signal indicating whether or not to output the converted image data to the conversion processing means, and compressing the image data converted by the conversion processing means, the information recording medium; Receiving the third request signal indicating whether or not the compressed image data generated according to the information recording operation is output, and stopping the output or the output of the compressed image data in the received third request signal. A compression processing means for outputting or stopping the output of the compressed image data based on a request ;
A first accumulator for accumulating the image signal obtained by the imaging means, and dividing an image frame constituted by the accumulated image signal into predetermined pixels in accordance with the control of the controller; First storage means for outputting to the controller for each block unit,
The controller reads the image signal stored in the second storage unit for each block in response to the first request signal, and outputs the read block unit image signal to the conversion unit,
The converting means includes
First delay means for delaying image data in a previous block in the vertical direction of the block by one horizontal scanning period with respect to a predetermined block of the image signal read by the controller;
Second delay means for delaying an image signal in the vertical direction corresponding to a block adjacent in the horizontal direction of the block by one block;
The conversion means converts the image signal output from the controller into image data composed of a luminance signal and a color difference signal based on the image signal delayed by the first delay means and the second delay means. image signal processing apparatus according to claim and this.

The image signal processing device according to claim 1, wherein the device includes:
An information recording means for recording the image data compressed by the compression processing means on the information recording medium, wherein a third request signal is sent to the compression processing means in response to an information recording operation on the information recording medium. An image signal processing apparatus comprising an information recording means for outputting .

2. The image signal processing apparatus according to claim 1 , wherein the compression processing unit compresses and encodes the image data converted by the conversion unit to a variable length .