JP3715784B2

JP3715784B2 - Image processing apparatus, image display apparatus, and computer-readable storage medium

Info

Publication number: JP3715784B2
Application number: JP14162998A
Authority: JP
Inventors: 真樹中野; 高司山本; 正高山; 昌幸澤田; 信春市橋
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1998-05-22
Filing date: 1998-05-22
Publication date: 2005-11-16
Anticipated expiration: 2018-05-22
Also published as: JPH11338445A

Description

【０００１】
【発明の属する技術分野】
本発明は、画像処理装置、画像表示装置及びコンピュータ読み取り可能な記憶媒体に関するものであり、特に強誘電性液晶を用いた液晶表示器のような記憶性を有する表示装置を複数接続し、各々の液晶表示器に画像を表示すると共に、音声信号も伝送するシステムに用いて好適なものである。
【０００２】
【従来の技術】
従来より、特願平７−０１３０４６号に開示される表示装置のように、メモリ効果を持つ強誘電性液晶を用いた複数台の液晶表示器（以下ＦＬＣＤ）を１台のホストコンピュータに接続し、各々のＦＬＣＤに同一もしくは各々異なる画像を表示する画像表示システムが提案されている。
【０００３】
先ず、この画像表示システムについて説明する。
図８はシステム全体の接続図であり、同図において、１はホストコンピュータ、１０１、１０２、１０３、１０４はＦＬＣＤ、２０１、２０２、２０３、２０４は分岐伝送ユニット、５００、５０１、５０２、５０３は伝送ケーブル、５１１、５１２、５１３、５１４は分岐ケーブルであり、ホストコンピュータ１からは、アドレスデータを先頭にした１６ｂｉｔ画像データがパラレルで伝送ケーブル５００を通じて出力される。
【０００４】
各分岐伝送ユニット２０１〜２０４は、それぞれ前段から伝送ケーブル５００〜５０３を経て入力された１６ｂｉｔ画像データをそのまま中継して後段の分岐伝送ユニットへ伝送ケーブル５０１〜５０３から出力する一方、各分岐伝送ユニットに設けられた不図示のアドレス設定ＳＷ（スイッチ）の設定値と１６ｂｉｔ画像データの先頭に配置されたアドレス出力とを比較し、一致すれば各々分岐ケーブル５１１〜５１４へも１６ｂｉｔ画像データを出力する。各ＦＬＣＤ２０１〜２０４はこの１６ｂｉｔ画像データに基づいて表示面に画像を描画する。また、各ＦＬＣＤ２０１〜２０４はメモリ効果を有するため、新たに１６ｂｉｔ画像データを受信し描画されるまでは、その直前の画像データを表示し続ける。
尚、図８では４段の分岐伝送ユニットとそれに対応する４台のＦＬＣＤが接続されているが、接続段数の制約は特にない。
【０００５】
ここで、ホストコンピュータ１から出力される１６ｂｉｔ画像データとその先頭アドレスについて説明する。図９は１６ｂｉｔ画像データの配列をイメージ的に描いた図であり、ＤＡＴＡ０〜ＤＡＴＡ１５の１６本のデータと、ＣＬＫ及びＡＨＤＬからなる１８本の信号から成る。
ＡＨＤＬは通常Ｌであり、データの先頭のみＨとなり、その時ＤＡＴＡ０〜ＤＡＴＡ１５はアドレスデータを出力する。つまり、ＡＨＤＬはデータの先頭を示すだけでなく、ＤＡＴＡ０〜ＤＡＴＡ１５が画像データでは無く、アドレスデータであることを示す信号でもある。
【０００６】
ＤＡＴＡ０〜ＤＡＴＡ１５に乗せられたアドレスデータの内下位１１ｂｉｔＤＡＴＡ０〜１０はＦＬＣＤ２０１〜２０４の走査線番号のアドレスを示すものであり、上位５ｂｉｔＤＡＴＡ１１〜１５が先に説明した設定ＳＷの設定値に相当するものである。また、先頭のアドレスデータに続いて１水平走査分の画像データが配置されている。
【０００７】
各分岐伝送ユニット２０１〜２０４はＡＨＤＬがＨとなった時、ＤＡＴＡ１１〜１５のみを監視し、設定ＳＷの設定値と一致しない場合は、ＦＬＣＤへの分岐ケーブル５１１〜５１４のＡＨＤＬをマスクし、Ｌを出力する。これを受けたＦＬＣＤはＡＨＤＬがＬであるためアドレスとは認識せず、従って、描画している画像の更新は行われず、ＤＡＴＡ１１〜１５にいかなるデータが乗っていようと無視される。一方、後段への伝送ケーブル５０１〜５０３には、前段から入力された信号を何も加工せずそのまま出力する。
【０００８】
また、各分岐伝送ユニット２０１〜２０４は、ＡＨＤＬがＨとなった時にＤＡＴＡ１１〜１５が設定ＳＷの設定値と一致しているとみなした場合、ＦＬＣＤへの分岐出力のＡＨＤＬをマスクせずそのまま出力する。これを受けたＦＬＣＤはＡＨＤＬのＨを受け、画像データのスタートを認識して描画画像の更新が行われる。尚この時、後段への伝送ケーブル５０１〜５０３にも、前段から入力された信号を何も加工せずそのまま出力する。
【０００９】
【発明が解決しようとする課題】
しかしながら従来の画像表示システムは画像を伝送するのみであり、音声については対応していなかった。
【００１０】
従って、本発明は、音声信号を伝送可能にした画像表示システムを実現できるようにすることを目的とする。
【００１１】
【課題を解決するための手段】
本発明による画像処理装置においては、ＩＤデータと画像データと音声データとが所定の順序で配列されたデータ信号と、上記ＩＤデータか上記画像、音声データかを判別するための判別信号とを含む伝送信号を受信する受信手段と、ＩＤを設定するＩＤ設定手段と、上記受信した伝送信号中のＩＤデータと上記設定されたＩＤとを比較して両者が一致したことを検出する検出手段と、上記両者が一致しないとき上記受信した伝送信号中の判別信号をマスクするマスク手段と、上記判別信号がマスクされた伝送信号を送出する第１の伝送信号出力手段と、上記受信した伝送信号をそのまま送出する第２の伝送信号出力手段と、上記受信した伝送信号中の音声データを記憶するメモリ手段と、上記メモリ手段の書き込みと読み出しを上記受信した伝送信号中の判別信号に基づいて制御するメモリ制御手段と、上記メモリ手段から読み出された音声データを出力する音声出力手段とを設けている。
【００１２】
本発明による画像処理装置においては、ＩＤデータと画像データと音声データとが所定の順序で配列されたデータ信号と、上記ＩＤデータか上記画像、音声データかを判別するための判別信号とを含む伝送信号を受信する受信手段と、ＩＤを設定するＩＤ設定手段と、上記受信した伝送信号中のＩＤデータと上記設定されたＩＤとを比較して両者が一致したことを検出する検出手段と、上記両者が一致しないとき上記受信した伝送信号中の判別信号をマスクするマスク手段と、上記判別信号がマスクされた伝送信号を送出する第１の伝送信号出力手段と、上記受信した伝送信号をそのまま送出する第２の伝送信号出力手段と、上記受信した伝送信号中の音声データを記憶するメモリ手段と、上記メモリ手段の書き込みと読み出しを上記受信した伝送信号中の判別信号に基づいて制御するメモリ制御手段と、上記メモリ手段から読み出された音声データを出力する音声出力手段とを有する画像処理部と、上記第１の伝送出力手段から出力される上記伝送信号中の画像データを表示する表示部とを設けている。
【００１３】
本発明による記憶媒体においては、ＩＤデータと画像データと音声データとが所定の順序で配列されたデータ信号と、上記ＩＤデータか上記画像、音声データかを判別するための判別信号とを含む伝送信号を受信する受信手順と、ＩＤを設定するＩＤ設定手順と、上記受信した伝送信号中のＩＤデータと上記設定されたＩＤとを比較して両者が一致したことを検出する検出手順と、上記両者が一致しないとき上記受信した伝送信号中の判別信号をマスクするマスク手順と、上記判別信号がマスクされた伝送信号を送出する第１の伝送信号出力手順と、上記受信した伝送信号をそのまま送出する第２の伝送信号出力手順と、上記受信した伝送信号中の音声データをメモリ手段に記憶する記憶手順と、上記メモリ手段の書き込みと読み出しを上記受信した伝送信号中の判別信号に基づいて制御するメモリ制御手順と、上記記憶手順により読み出された音声データを出力する音声出力手順とをコンピュータに実行させるためのプログラムを記憶している。
【００１４】
【発明の実施の形態】
（第１の実施の形態）
図１は本発明による画像表示装置としての画像表示システムの全体的な構成を示す図であり、図２は１６ｂｉｔ伝送データの配列をイメージ的に示した図である。
図１において１はホストコンピュータ、１０１、１０２、１０３、１０４はＦＬＣＤ、２０１、２０２、２０３、２０４は分岐伝送ユニット、３０１、３０２、３０３、３０４はヘッドホン、５００、５０１、５０２、５０３は伝送ケーブル、５１１、５１２、５１３、５１４は分岐ケーブルである。
【００１５】
ホストコンピュータ１からは、図２に示すようなＩＤアドレスデータが先頭で、それ以降は画像データである１６ｂｉｔデータ信号がパラレルで伝送ケーブル５００から出力される。また、本発明による画像処理装置、画像処理部を構成し、信号を中継、分岐するための各分岐伝送ユニット２０１〜２０４は、前段の伝送ユニットあるいはホストコンピュータ１から入力された１６ｂｉｔ伝送データ信号をそのまま後段の伝送ユニットへ出力する。これと共に、後述の５ｂｉｔからなるＩＤ設定ＳＷの設定値と１６ｂｉｔデータの先頭に配置されたＩＤアドレスデータの上位５ｂｉｔのユニットＩＤデータとを比較し、両者が一致すれば各々接続された分岐伝送ケーブル５１１〜５１４へも１６ｂｉｔデータをそのまま出力する。
【００１６】
本発明による表示装置、表示部を構成する各ＦＬＣＤ２０１〜２０４はこの１６ｂｉｔ画像データに基づいて表示面に画像を描画する。このＩＤ設定ＳＷは、１から３１の間の任意の値を設定する。また、各ＦＬＣＤ２０１〜２０４はメモリ効果を有するため、新たに１６ｂｉｔ伝送データ信号を受信し、画像データが更新されるまでは、その直前の画像データを表示し続ける。
【００１７】
ここで、ホストコンピュータ１から出力される１６ｂｉｔ伝送データとＩＤアドレスデータについて説明する。図２において、ＤＡＴＡ０〜ＤＡＴＡ１５の１６本のデータが１６ｂｉｔデータ信号であり、これとクロックＦＣＬＫ及び判別信号ＡＨＤＬの合計１８本の信号から成る。
ＡＨＤＬは通常Ｌであり、データの先頭のみＨとなり、その時ＤＡＴＡ０〜ＤＡＴＡ１５はＩＤアドレスデータを出力する。つまり、ＡＨＤＬはデータの先頭を示すだけでなく、１６ｂｉｔデータ信号が画像データや音声データではなく、ＩＤアドレスデータであることを示す信号でもある。
ＤＡＴＡ０〜ＤＡＴＡ１５に乗せられたＩＤアドレスデータの内下位１１ｂｉｔＤＡＴＡ０〜ＤＡＴＡ１０はＦＬＣＤ２０１〜２０４の走査線アドレスを示すものであり、上位５ｂｉｔＤＡＴＡ１１〜ＤＡＴＡ１５は先に説明したユニットＩＤデータに相当するものである。
【００１８】
この先頭に配置されたＩＤアドレスデータに続いて３２０クロック分の画像データが配置されており、これが１水平走査分に相当する。そして３２０クロック分の画像データに続いて音声データが配置されており、ＩＤアドレスデータから数えて３２１番目から３２４番目に相当する網目で示された１６ｂｉｔデータ信号部分が音声データである。
そして、ＩＤアドレスデータから数えて６４０番目は、次のラインのＩＤアドレスデータであり、同様のデータ配列が繰り返される。
【００１９】
次に、分岐伝送ユニットの構成について説明する。
図３は分岐伝送ユニットの内部の構成を示すブロック図であり、図１における分岐伝送ユニット２０１〜２０４の内の１台に相当する。
図３において、２１０は前段伝送ユニットあるいはホストコンピュータからの伝送ケーブル、２１１は受信手段としての差動伝送レシーバ、２２０はＦＬＣＤへの分岐ケーブル、２３０は次段ユニットあるいはホストコンピュータへの伝送ケーブル、２２１、２３１は第１、第２の伝送信号出力手段としての差動伝送ドライバである。
【００２０】
２１２、２１３、２１４、２２２、２２３、２２４はＤタイプ−フリップフロップ（以後「Ｄ−Ｆ／Ｆ」）、２４１は検出手段としてのデジタルコンパレータ、２４２はＩＤ設定手段としての設定ＳＷ、２４５はマスク手段としてのＡＮＤゲート、２５１は第１のカウンタ、２５２はアドレス発生器、２５３は記憶手段としての音声データ用メモリ、２５４は分周器、２５５は第２のカウンタ、２５７は音声出力手段としてのＤ／Ａコンバータ、２５８と２５９はヘッドホン駆動アンプとヘッドホン用出力端子である。尚、２５１、２５２、２５４、２５５によりメモリ制御手段が構成される。
【００２１】
前段からの伝送ケーブル２１０はツイストペアケーブルでＤＡＴＡ０からＤＡＴＡ１５までの１６本のデータとＡＨＤＬ、ＦＣＬＫとの合計１８本の信号が差動伝送される。これを差動伝送レシーバ２１１で受けた後、ＦＣＬＫ以外の各信号線は先ずＦＣＬＫで、Ｄ−Ｆ／Ｆ２１２〜２１４によりラッチされる。この図３において、ＤＡＴＡ１１からＤＡＴＡ１５までの５本のデータをラッチするためのＤ−Ｆ／Ｆ２１２は１個で表わされているが、実際には５個のＤ−Ｆ／Ｆによってラッチされる。
ＤＡＴＡ０からＤＡＴＡ１０までの１１本のデータに関しても同様に、Ｄ−Ｆ／Ｆ２１３は１１個をまとめて１個で表現してある。
【００２２】
ここでラッチされた各信号とＦＣＬＫは、差動伝送ドライバ２３１により差動信号で次段の分岐伝送ユニットへ伝送ケーブル２３０を経て伝送される。後段へは、前段から入力された信号を何も加工せずそのまま出力することになる。
【００２３】
また、Ｄ−Ｆ／Ｆ２１２でラッチされたＤＡＴＡ１１からＤＡＴＡ１５までの上位５ｂｉｔはユニットＩＤデータであり、デジタルコンパレータ２４１にも入力されて設定ＳＷ２４２の設定値と比較される。ユニットＩＤデータと、ＩＤ設定ＳＷ２４２の設定値とが一致した場合、比較結果としてＨが出力され、ＡＮＤゲート２４５に送られる。ＡＮＤゲート２４５のもう一方の入力端子はＤ−Ｆ／Ｆ２１４でラッチされたＡＨＤＬが接続されており、デジタルコンパレータ２４１の比較結果に基づいてＡＨＤＬをマスキング処理する。
【００２４】
つまり、ＤＡＴＡ１１からＤＡＴＡ１５までの上位５ｂｉｔに振り分けられたユニットＩＤデータと、ＩＤ設定ＳＷ２４２の設定値が一致した場合のみＡＨＤＬを通過させ、不一致の場合はＬにマスクする。Ｄ−Ｆ／Ｆ２１２と２１３でラッチされたＤＡＴＡ０からＤＡＴＡ１５までの各データ信号と、ＡＮＤゲート２４５で必要に応じてマスキング処理されたＡＨＤＬは各々、Ｄ−Ｆ／Ｆ２２２〜２２４により、ＦＣＬＫで再度ラッチされる。
尚、ここでもＤ−Ｆ／Ｆ２２２及び２２３は複数個のＤ−Ｆ／Ｆをまとめて１個で表現してあることは言うまでも無い。
【００２５】
Ｄ−Ｆ／Ｆ２２２〜２２４でラッチされた各信号とＦＣＬＫは差動伝送ドライバ２２１により差動信号でＦＬＣＤへ分岐ケーブル２２０を経て伝送される。
分岐伝送ユニット内でユニットＩＤデータとＩＤ設定ＳＷ２４２の設定値の不一致によりＬにマスキングされたＡＨＤＬを受けたＦＬＣＤは、ＡＨＤＬがＬであるため、その時のデータをアドレスとは認識しない。従って、ＤＡＴＡ１１〜１５にいかなるデータが乗っていようと無視され、描画している画像は更新されない。
【００２６】
次に音声データの処理について説明する。第１のカウンタ２５１はＡＨＤＬでリセットされＦＣＬＫをカウントする。ＡＨＤＬから数えて（ＡＨＤＬ＝０として）３２０までカウントすると、アドレス発生器２５２にそれを伝える。次の３２１番目からは音声データであり、アドレス発生器２５２はこれをメモリ２５３に記憶すべくアドレス信号ＷｒｉｔｅＡｄｄｒｅｓｓを発生する。メモリ２５３はこのＷｒｉｔｅＡｄｄｒｅｓｓに従い、３２１番目から３２４番目にかけてＤＡＴＡ００〜１５に載せられた音声データをＦＣＬＫに同期して取り込む。
【００２７】
一方、分周器２５４はＦＣＬＫを分周して音声読み出し用のクロックＲｅａｄＣＬＫを発生し、第２のカウンタ２５５と音声データ用メモリ２５３に供給する。第２のカウンタ２５５はＡＨＤＬでリセットされ、ＲｅａｄＣＬＫをカウントすることにより、メモリ２５３からの読み出し用アドレスであるＲｅａｄＡｄｄｒｅｓｓを読み出すべきタイミングに発生する。メモリ２５３から、このＲｅａｄＡｄｄｒｅｓｓに従いＲｅａｄＣＬＫと同期して蓄えられた音声データを出力する。そして、Ｄ／Ａコンバータ２５７により音声データから戻されたアナログ音声信号は、ヘッドホン駆動アンプ２５８を経てヘッドホン出力端子２５９から出力される。
【００２８】
（第２の実施の形態）
第２の実施の形態によるシステムにおけるホストコンピュータ１は、１〜３１の各ＩＤ設定値毎に最大３１種類の画像データと３１種類の音声データを送出する。
図４はこの時の１６ｂｉｔ伝送データの配列をイメージ的に示した図である。図４において、ＩＤアドレスデータから数えて３２１番目から４４４番目に相当する網目で示された１６ｂｉｔデータ信号部分が音声データであり、その内、３２１番目から３２４番目がチャンネル１、３２５番目から３２８番目がチャンネル２と４クロック分ずつチャンネル分けされており、４４４番目のチャンネル３１までが使われている。
【００２９】
図５はこの１６ｂｉｔ伝送データに対応した分岐伝送ユニットの内部構成を示すブロック図である。
第１の実施の形態による図３と異なる点は、設定ＳＷ２４２による設定値が書き込みアドレス発生器２５２にも供給されている点である。書き込みアドレス発生器２５２は、設定ＳＷ２４２の設定値が１であれば３２１番目から３２４番目の「チャンネル１」で２であれば３２５番目から３２８番目の「チャンネル２」というように、取り込むべき１６ｂｉｔデータ信号部分を、設定ＳＷ２４２の設定値に応じて切り換えるようにアドレス信号ＷｒｉｔｅＡｄｄｒｓｓを発生する。
【００３０】
（第３の実施の形態）
第３の実施の形態によるシステムにおけるホストコンピュータ１は、１〜３１の画像ＩＤ設定値毎に複数の画像データと、別途設ける音声設定値に対応した複数チャンネルの音声データとを送出する。複数チャンネルの音声としては、例えば画像ＩＤ設定値１に対応した日本語、英語、フランス語、ドイツ語、中国語、そして画像ＩＤ設定値２に対応した日本語、英語、フランス語、ドイツ語、中国語、といったような種々の言語による音声等が考えられる。
【００３１】
図６はこの時の１６ｂｉｔ伝送データの配列をイメージ的に示した図である。図６においても、ＩＤアドレスデータから数えて３２１番目以降の網目で示された１６ｂｉｔデータ信号部分が音声データであり、その内、３２１番目から３２４番目がチャンネル１、３２５番目から３２８番目がチャンネル２と４クロック分ずつチャンネル分けされている。本実施の形態のように、音声データ１チャンネルあたり１６ｂｉｔ×４クロック分を用いる場合、３２１番目から６３７番目までの、最大７９チャンネルを用意することができる。
【００３２】
図７はこの１６ｂｉｔ伝送データに対応した分岐伝送ユニットの内部構成を示すブロック図である。
第２の実施の形態による図５と異なる点は、設定ＳＷとして２つ持つ点にある。即ち、画像設定ＳＷ２４２と音声設定ＳＷ２５６とがそれであり、画像設定ＳＷ２４２は図３の第１の実施の形態における設定ＳＷ２４２と同様の機能を有し、音声設定ＳＷ２５６は図５の第２の実施の形態における書き込みアドレス発生器２５２へ設定値を供給する機能と同等の機能を持つ。つまり、画像と音声はそれぞれ独立したＩＤ設定が行われる。
【００３３】
本実施の形態においては、音声データ１チャンネルあたり１６ｂｉｔ×４クロック分を振り分けてあるが、例えば人間の声のみの場合、サンプリングレートと分解能を落とし、モノラル信号として伝送すれば、更に４〜６倍のチャンネルを設定することも可能である。
【００３４】
尚、第２、第３の実施の形態では、書き込みアドレス発生器２５２を用いて有用な音声データのみをメモリ２５３に取り込んでいるが、一旦全データをメモリ２５３に取り込んだ後、有用な部分のみを読み出すようにしても良い。この時は当然のことながら、１回り大きめのメモリが必要と成るが、格納すべきデータ量もさほど大きくなく、特に問題とはならない。そして読み出し時には、読み出しアドレスを例えば音声程度の数十ｋＨｚのゆっくりとしたスピードで生成すればよく、書き込みアドレス発生器２５２のような高速性を求められなくてすむ。
また、第１〜３の各実施の形態において、第１の伝送信号出力手段としての差動伝送ドライバ２２１を廃して、その代りに記憶性を有する画像表示装置と一体化したものであっても同様の目的が達成される。
【００３５】
尚、図１、図３、図５、図７の各機能ブロックによるシステムは、ハード的に構成してもよく、また、ＣＰＵやメモリ等から成るマイクロコンピュータシステムに構成してもよい。マイクロコンピュータシステムに構成する場合、上記メモリは本発明による記憶媒体を構成する。この記憶媒体には、前述した動作を制御するための手順を実行するためのプログラムが記憶される。またこの記憶媒体としてはＲＯＭ、ＲＡＭ等の半導体メモリ、光ディスク、光磁気ディスク、磁気媒体等を用いてよく、これらをＣＤ−ＲＯＭ、フロッピィディスク、磁気テープ、磁気カード、不揮発性のメモリカード等に構成して用いてよい。
【００３６】
従って、この記憶媒体を図１、図３、図５、図７に示した以外の他のシステムあるいは装置に供給し、そのシステムあるいは装置のコンピュータが、この記憶媒体に格納されたプログラムコードを読み出し、実行することによっても、同等の効果が得られ、本発明は達成される。
【００３７】
【発明の効果】
以上説明したように、本発明によれば、画像処理装置に入力される伝送信号中に画像信号と音声信号とが含まれる場合にも、これを中継して次段の画像処理装置に送ることができると共に、音声データをヘッドホン等の外部に出力することができ、また自身の画像処理装置に接続された表示装置にも、設定したＩＤに応じた適切な画像データを送ることができる。従って、画像と音声とを伝送できるシステムを実現することができる。
【００３８】
また、判別信号をマスクした画像データを、記憶性を有する表示装置に送ることにより、次の画像データが送られるまで前の画像の表示を続けることができる。
【００３９】
また、ＩＤに応じた音声データを選択することにより、表示する画像に合った音声を得ることができる。さらに、音声ＩＤを別に設定することにより、所望の音声データを選択することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態による画像表示装置の構成図である。
【図２】本発明の第１の実施の形態による１６ｂｉｔ伝送データ配列を示すタイミングチャートである。
【図３】第１の実施の形態による分岐伝送ユニットの内部構成を示すブロック図である。
【図４】第２の実施の形態による１６ｂｉｔ伝送データ配列を示すタイミングチャートである。
【図５】第２実施の形態による分岐伝送ユニットの内部構成を示すブロック図である。
【図６】第３の実施の形態による１６ｂｉｔ伝送データ配列を示すタイミングチャートである。
【図７】第３実施の形態による分岐伝送ユニットの内部構成を示すブロック図である。
【図８】従来の画像表示システムの構成図である。
【図９】従来の１６ｂｉｔ伝送データ配列を示すタイミングチャートである。
【符号の説明】
１０１、１０２、１０３、１０４ＦＬＣＤ
２０１、２０２、２０３、２０４分岐伝送ユニット
２１１差動伝送レシーバ
２２１、２３１差動伝送ドライバ
２４１デジタルコンパレータ
２４２設定ＳＷ
２５１、２５５カウンタ
２５２アドレス発生器
２５３音声データ用メモリ
２５４分周器
２５７Ｄ／Ａコンバータ
２５８アンプ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an image processing device, an image display device, and a computer-readable storage medium, and in particular, a plurality of display devices having a storage property such as a liquid crystal display using a ferroelectric liquid crystal are connected. It is suitable for use in a system that displays an image on a liquid crystal display and also transmits an audio signal.
[0002]
[Prior art]
Conventionally, as in the display device disclosed in Japanese Patent Application No. 7-013046, a plurality of liquid crystal displays (hereinafter referred to as FLCD) using a ferroelectric liquid crystal having a memory effect are connected to one host computer. An image display system that displays the same or different images on each FLCD has been proposed.
[0003]
First, the image display system will be described.
FIG. 8 is a connection diagram of the entire system. In FIG. 8, 1 is a host computer, 101, 102, 103, 104 are FLCDs, 201, 202, 203, 204 are branch transmission units, 500, 501, 502, 503 are Transmission cables 511, 512, 513, and 514 are branch cables, and 16-bit image data with address data at the head is output from the host computer 1 through the transmission cable 500 in parallel.
[0004]
Each of the branch transmission units 201 to 204 relays the 16-bit image data input from the previous stage via the transmission cables 500 to 503 as it is and outputs the data from the transmission cables 501 to 503 to the subsequent branch transmission unit. The setting value of the address setting SW (switch) (not shown) provided in the is compared with the address output arranged at the head of the 16-bit image data, and if they match, the 16-bit image data is also output to the branch cables 511 to 514, respectively. . Each of the FLCDs 201 to 204 draws an image on the display surface based on the 16-bit image data. Since each FLCD 201-204 has a memory effect, it continues to display the immediately preceding image data until new 16-bit image data is received and rendered.
In FIG. 8, four-stage branch transmission units and four FLCDs corresponding to the branch transmission units are connected, but there is no particular limitation on the number of connection stages.
[0005]
Here, the 16-bit image data output from the host computer 1 and its head address will be described. FIG. 9 is a diagram depicting the arrangement of 16-bit image data, which is composed of 16 data of DATA0 to DATA15 and 18 signals of CLK and AHDL.
AHDL is normally L, and only the head of the data is H. At that time, DATA0 to DATA15 output address data. That is, AHDL is not only the head of data, but also a signal indicating that DATA0 to DATA15 are not image data but address data.
[0006]
Of the address data carried on DATA0 to DATA15, the lower 11 bits DATA0 to 10 indicate the addresses of the scanning line numbers of the FLCDs 201 to 204, and the upper 5 bits DATA11 to 15 correspond to the setting values of the setting SW described above. is there. Further, image data for one horizontal scan is arranged following the top address data.
[0007]
Each branch transmission unit 201 to 204 monitors only DATA 11 to 15 when AHDL becomes H, and masks the AHDL of the branch cables 511 to 514 to the FLCD when it does not match the set value of the setting SW. Is output. Upon receiving this, the FLCD does not recognize the address because AHDL is L. Therefore, the image being drawn is not updated, and any data on DATA 11 to 15 is ignored. On the other hand, the signals input from the previous stage are output to the transmission cables 501 to 503 to the subsequent stage without being processed.
[0008]
Also, when the branch transmission units 201 to 204 consider that DATA 11 to 15 coincide with the set value of the setting SW when AHDL becomes H, the AHDL of the branch output to the FLCD is output as it is without masking. To do. Receiving this, the FLCD receives the H of AHDL, recognizes the start of image data, and updates the drawing image. At this time, the signal input from the previous stage is output to the transmission cables 501 to 503 to the subsequent stage without any processing.
[0009]
[Problems to be solved by the invention]
However, the conventional image display system only transmits an image and does not support sound.
[0010]
Therefore, an object of the present invention is to realize an image display system that can transmit an audio signal.
[0011]
[Means for Solving the Problems]
The image processing apparatus according to the present invention includes a data signal in which ID data, image data, and sound data are arranged in a predetermined order, and a determination signal for determining whether the ID data is the image or sound data. A receiving means for receiving a transmission signal; an ID setting means for setting an ID; a detecting means for comparing the ID data in the received transmission signal with the set ID and detecting that they match; Mask means for masking the discrimination signal in the received transmission signal when the two do not match, a first transmission signal output means for sending out the transmission signal with the discrimination signal masked, and the received transmission signal as it is Second transmission signal output means for sending, memory means for storing audio data in the received transmission signal, and writing and reading of the memory means for receiving A memory control means for controlling on the basis of a discrimination signal in the transmission signal, is provided an audio output means for outputting the audio data read out from said memory means.
[0012]
The image processing apparatus according to the present invention includes a data signal in which ID data, image data, and sound data are arranged in a predetermined order, and a determination signal for determining whether the ID data is the image or sound data. A receiving means for receiving a transmission signal; an ID setting means for setting an ID; a detecting means for comparing the ID data in the received transmission signal with the set ID and detecting that they match; Mask means for masking the discrimination signal in the received transmission signal when the two do not match, a first transmission signal output means for sending out the transmission signal with the discrimination signal masked, and the received transmission signal as it is Second transmission signal output means for sending, memory means for storing audio data in the received transmission signal, and writing and reading of the memory means for receiving An image processing unit having memory control means for controlling based on a discrimination signal in the transmission signal, an audio output means for outputting audio data read from the memory means, and output from the first transmission output means. And a display unit for displaying the image data in the transmission signal.
[0013]
In the storage medium according to the present invention, transmission includes a data signal in which ID data, image data, and audio data are arranged in a predetermined order, and a discrimination signal for discriminating between the ID data, the image, and the audio data. A reception procedure for receiving a signal, an ID setting procedure for setting an ID, a detection procedure for comparing the ID data in the received transmission signal with the set ID and detecting that they match, and A masking procedure for masking the discrimination signal in the received transmission signal when the two do not match, a first transmission signal output procedure for sending the transmission signal with the discrimination signal masked, and sending the received transmission signal as it is The second transmission signal output procedure, the storage procedure for storing the audio data in the received transmission signal in the memory means, and the writing and reading of the memory means as described above A memory control step of controlling, based on the discrimination signal in the transmission signal signal, and stores a program for executing the steps audio output for outputting audio data read out by the storage procedure in the computer.
[0014]
DETAILED DESCRIPTION OF THE INVENTION
(First embodiment)
FIG. 1 is a diagram showing an overall configuration of an image display system as an image display device according to the present invention, and FIG. 2 is a diagram conceptually showing an arrangement of 16-bit transmission data.
In FIG. 1, 1 is a host computer, 101, 102, 103 and 104 are FLCDs, 201, 202, 203 and 204 are branch transmission units, 301, 302, 303 and 304 are headphones, 500, 501, 502 and 503 are transmission cables. Reference numerals 511, 512, 513, and 514 denote branch cables.
[0015]
The host computer 1 outputs ID address data as shown in FIG. 2 from the beginning, and thereafter, a 16-bit data signal as image data is output from the transmission cable 500 in parallel. The branch transmission units 201 to 204 that constitute the image processing apparatus and the image processing unit according to the present invention, and relay and branch the signal, receive the 16-bit transmission data signal input from the preceding transmission unit or the host computer 1. The data is output as is to the subsequent transmission unit. At the same time, the setting value of the ID setting SW consisting of 5 bits, which will be described later, is compared with the unit ID data of the upper 5 bits of the ID address data arranged at the head of the 16-bit data. The 16-bit data is output to 511 to 514 as it is.
[0016]
Each of the FLCDs 201 to 204 constituting the display device and the display unit according to the present invention draws an image on the display surface based on the 16-bit image data. This ID setting SW sets an arbitrary value between 1 and 31. Further, each of the FLCDs 201 to 204 has a memory effect, so that it continues to display the immediately preceding image data until it newly receives a 16-bit transmission data signal and the image data is updated.
[0017]
Here, 16-bit transmission data and ID address data output from the host computer 1 will be described. In FIG. 2, 16 pieces of data from DATA0 to DATA15 are 16-bit data signals, which are composed of a total of 18 signals including a clock FCLK and a discrimination signal AHDL.
AHDL is normally L, and only the head of the data is H. At this time, DATA0 to DATA15 output ID address data. That is, AHDL not only indicates the beginning of data, but also indicates that the 16-bit data signal is ID address data, not image data or audio data.
Of the ID address data placed on DATA0 to DATA15, the lower 11 bits DATA0 to DATA10 indicate the scanning line addresses of the FLCDs 201 to 204, and the upper 5 bits DATA11 to DATA15 correspond to the unit ID data described above.
[0018]
Following the ID address data arranged at the head, image data for 320 clocks is arranged, which corresponds to one horizontal scanning. The audio data is arranged after the image data for 320 clocks, and the 16-bit data signal portion indicated by the mesh corresponding to the 321st to 324th counted from the ID address data is the audio data.
The 640th item from the ID address data is the ID address data of the next line, and the same data arrangement is repeated.
[0019]
Next, the configuration of the branch transmission unit will be described.
FIG. 3 is a block diagram showing the internal configuration of the branch transmission unit, which corresponds to one of the branch transmission units 201 to 204 in FIG.
In FIG. 3, 210 is a transmission cable from the preceding transmission unit or host computer, 211 is a differential transmission receiver as receiving means, 220 is a branch cable to the FLCD, 230 is a transmission cable to the next stage unit or host computer, 221 Reference numeral 231 denotes a differential transmission driver as first and second transmission signal output means.
[0020]
212, 213, 214, 222, 223, and 224 are D-type flip-flops (hereinafter “DF / F”), 241 is a digital comparator as detection means, 242 is setting SW as ID setting means, and 245 is a mask. aND gates as a means, the 251 first counter, 252 is an address generator, 253 is a memory for audio data as a storage means, 254 is a frequency divider, 255 a second counter, 25 7 audio output means D / A converters 258 and 259 are headphone drive amplifiers and headphone output terminals. The memory control means is constituted by 251, 252, 254, and 255.
[0021]
The transmission cable 210 from the previous stage is a twisted pair cable, and a total of 18 signals including 16 data from DATA0 to DATA15 and AHDL and FCLK are differentially transmitted. After receiving this by the differential transmission receiver 211, each signal line other than FCLK is first latched by DF / F 212 to 214 at FCLK. In FIG. 3, the DF / F 212 for latching the five data from DATA11 to DATA15 is represented by one, but is actually latched by the five DF / Fs. .
Similarly, 11 pieces of data from DATA0 to DATA10 are represented by 11 DF / Fs 213 collectively.
[0022]
Each signal latched here and FCLK are transmitted by the differential transmission driver 231 as a differential signal to the branch transmission unit at the next stage via the transmission cable 230. To the subsequent stage, the signal input from the previous stage is output without being processed.
[0023]
Further, the upper 5 bits from DATA 11 to DATA 15 latched by the DF / F 212 are unit ID data, which are also input to the digital comparator 241 and compared with the set value of the setting SW 242. When the unit ID data matches the set value of the ID setting SW 242, H is output as a comparison result and sent to the AND gate 245. The other input terminal of the AND gate 245 is connected to the AHDL latched by the DF / F 214, and masks the AHDL based on the comparison result of the digital comparator 241.
[0024]
That is, the AHDL is allowed to pass only when the unit ID data distributed to the upper 5 bits from DATA 11 to DATA 15 and the setting value of the ID setting SW 242 match, and when they do not match, they are masked to L. Each data signal from DATA0 to DATA15 latched by DF / F 212 and 213 and AHDL masked as necessary by AND gate 245 are latched again by FCLK by DF / F 222-224. Is done.
In this case, it goes without saying that the DF / Fs 222 and 223 represent a plurality of DF / Fs as a single unit.
[0025]
Each signal latched by the D-F / Fs 222 to 224 and FCLK are transmitted as differential signals to the FLCD via the branch cable 220 by the differential transmission driver 221.
An FLCD that has received AHDL masked to L due to a mismatch between the unit ID data and the setting value of the ID setting SW 242 in the branch transmission unit does not recognize the data at that time as an address because AHDL is L. Therefore, whatever data is placed on the DATA 11 to 15 is ignored, and the image being drawn is not updated.
[0026]
Next, audio data processing will be described. The first counter 251 is reset by AHDL and counts FCLK. Counting from AHDL (assuming AHDL = 0) to 320, tells address generator 252 that. The next 321st is audio data, and the address generator 252 generates an address signal Write Address to store it in the memory 253. The memory 253 takes in the audio data placed in the DATA 00 to 15 from the 321st to the 324th in synchronization with the FCLK in accordance with this Write Address.
[0027]
On the other hand, the frequency divider 254 divides FCLK to generate an audio read clock ReadCLK, which is supplied to the second counter 255 and the audio data memory 253. The second counter 255 is reset by AHDL, and by counting ReadCLK, the second counter 255 is generated at a timing when Read Address that is a read address from the memory 253 is to be read. Audio data stored in synchronization with ReadCLK is output from the memory 253 in accordance with the Read Address. The analog audio signal returned from the audio data by the D / A converter 257 is output from the headphone output terminal 259 via the headphone drive amplifier 258.
[0028]
(Second Embodiment)
The host computer 1 in the system according to the second embodiment transmits a maximum of 31 types of image data and 31 types of audio data for each ID setting value of 1 to 31.
FIG. 4 is a diagram conceptually showing the arrangement of 16-bit transmission data at this time. In FIG. 4, the 16-bit data signal portion indicated by the mesh corresponding to 321st to 444th counted from the ID address data is audio data, of which 321st to 324th are channel 1, 325th to 328th Are divided into channels of 2 and 4 clocks, and the 444th channel 31 is used.
[0029]
FIG. 5 is a block diagram showing the internal configuration of the branch transmission unit corresponding to the 16-bit transmission data.
The difference from FIG. 3 according to the first embodiment is that the setting value by the setting SW 242 is also supplied to the write address generator 252. If the setting value of the setting SW 242 is 1, the write address generator 252 has 16-bit data to be fetched, such as “channel 1” from the 321st to 324th and “channel 2” from the 325th to 328th if it is 2. An address signal Write Address is generated so that the signal portion is switched according to the set value of the setting SW 242.
[0030]
(Third embodiment)
The host computer 1 in the system according to the third embodiment transmits a plurality of image data for each of the image ID setting values 1 to 31 and a plurality of channels of audio data corresponding to the separately provided audio setting values. Examples of multi-channel audio include Japanese, English, French, German, Chinese corresponding to image ID setting value 1, and Japanese, English, French, German, Chinese corresponding to image ID setting value 2. And the like in various languages.
[0031]
FIG. 6 is a diagram conceptually showing the arrangement of 16-bit transmission data at this time. Also in FIG. 6, the 16-bit data signal portion indicated by the 321st and subsequent meshes counted from the ID address data is audio data, of which 321st to 324th are channel 1 and 325th to 328th are channel 2 And 4 clocks are divided into channels. As in the present embodiment, when 16 bits × 4 clocks are used per channel of audio data, a maximum of 79 channels from the 321st to the 637th can be prepared.
[0032]
FIG. 7 is a block diagram showing the internal configuration of the branch transmission unit corresponding to the 16-bit transmission data.
The difference from FIG. 5 according to the second embodiment is that there are two setting SWs. That is, the image setting SW 242 and the sound setting SW 256 are the same. The image setting SW 242 has the same function as the setting SW 242 in the first embodiment of FIG. 3, and the sound setting SW 256 is the same as that of the second embodiment of FIG. It has a function equivalent to the function of supplying the set value to the write address generator 252 in the embodiment. That is, independent ID setting is performed for images and sounds.
[0033]
In this embodiment, 16 bits × 4 clocks are distributed per channel of audio data. For example, in the case of only a human voice, if the sampling rate and resolution are reduced and transmitted as a monaural signal, it is further increased 4 to 6 times. It is also possible to set other channels.
[0034]
In the second and third embodiments, only useful audio data is taken into the memory 253 using the write address generator 252. However, after all the data is once taken into the memory 253, only useful portions are taken. May be read out. At this time, as a matter of course, a slightly larger memory is required, but the amount of data to be stored is not so large, and this is not a problem. At the time of reading, the reading address may be generated at a slow speed of, for example, several tens of kHz, which is about the same as a voice, and high speed performance like the writing address generator 252 is not required.
Further, in each of the first to third embodiments, the differential transmission driver 221 as the first transmission signal output unit may be eliminated and integrated with an image display device having a storage property instead. Similar objectives are achieved.
[0035]
1, 3, 5, and 7 may be configured in hardware, or may be configured as a microcomputer system including a CPU, a memory, and the like. When configured in a microcomputer system, the memory constitutes a storage medium according to the present invention. This storage medium stores a program for executing the procedure for controlling the above-described operation. Further, as this storage medium, a semiconductor memory such as ROM and RAM, an optical disk, a magneto-optical disk, a magnetic medium, etc. may be used, and these may be used as a CD-ROM, a floppy disk, a magnetic tape, a magnetic card, a nonvolatile memory card, etc. It may be configured and used.
[0036]
Accordingly, this storage medium is supplied to other systems or apparatuses other than those shown in FIGS. 1, 3, 5, and 7, and the computer of the system or apparatus reads the program code stored in the storage medium. The same effect can be obtained by executing the present invention.
[0037]
【The invention's effect】
As described above, according to the present invention, even when an image signal and an audio signal are included in a transmission signal input to the image processing apparatus, the transmission signal is relayed to the next image processing apparatus. In addition, audio data can be output to the outside such as headphones, and appropriate image data corresponding to the set ID can be sent to a display device connected to its own image processing device. Therefore, it is possible to realize a system capable of transmitting images and sounds.
[0038]
Further, by sending the image data with the discrimination signal masked to a display device having a memory property, it is possible to continue displaying the previous image until the next image data is sent.
[0039]
Further, by selecting audio data corresponding to the ID, it is possible to obtain audio that matches the image to be displayed. Furthermore, desired audio data can be selected by setting the audio ID separately.
[Brief description of the drawings]
FIG. 1 is a configuration diagram of an image display device according to an embodiment of the present invention.
FIG. 2 is a timing chart showing a 16-bit transmission data array according to the first embodiment of the present invention.
FIG. 3 is a block diagram showing an internal configuration of a branch transmission unit according to the first embodiment.
FIG. 4 is a timing chart showing a 16-bit transmission data array according to the second embodiment.
FIG. 5 is a block diagram showing an internal configuration of a branch transmission unit according to a second embodiment.
FIG. 6 is a timing chart showing a 16-bit transmission data array according to the third embodiment.
FIG. 7 is a block diagram showing an internal configuration of a branch transmission unit according to a third embodiment.
FIG. 8 is a configuration diagram of a conventional image display system.
FIG. 9 is a timing chart showing a conventional 16-bit transmission data array.
[Explanation of symbols]
101, 102, 103, 104 FLCD
201, 202, 203, 204 Branch transmission unit 211 Differential transmission receiver 221, 231 Differential transmission driver 241 Digital comparator 242 Setting SW
251 and 255 counter 252 address generator 253 audio data memory 254 frequency divider 257 D / A converter 258 amplifier

Claims

Receiving means for receiving a transmission signal including a data signal in which ID data, image data, and audio data are arranged in a predetermined order; and a determination signal for determining whether the ID data is the image or the audio data;
ID setting means for setting an ID;
Detecting means for comparing the ID data in the received transmission signal with the set ID and detecting that they match,
Masking means for masking the discrimination signal in the received transmission signal when the two do not match;
First transmission signal output means for transmitting a transmission signal with the discrimination signal masked;
Second transmission signal output means for transmitting the received transmission signal as it is;
Memory means for storing audio data in the received transmission signal;
Memory control means for controlling writing and reading of the memory means based on a discrimination signal in the received transmission signal;
An image processing apparatus comprising: audio output means for outputting audio data read from the memory means.

The memory control means generates the write start address when a predetermined number of clocks for synchronizing the data signals are counted from the determination signal, and counts a predetermined number of clocks obtained by dividing the clock from the determination signal. 2. The image processing apparatus according to claim 1, wherein the read start address is generated.

The memory control means changes the read or write address of the memory means according to the set ID, so that the voice data at the position corresponding to the set ID among the voice data is read from the memory means. The image processing apparatus according to claim 1, wherein the image processing apparatus is controlled so as to be obtained.

Voice ID setting means for setting a voice ID is provided, and the memory control means changes the read or write address of the memory means according to the set voice ID, thereby setting the set voice in the voice data. 2. The image processing apparatus according to claim 1, wherein control is performed so that audio data at a position corresponding to the ID is obtained from the memory means.

Receiving means for receiving a transmission signal including a data signal in which ID data, image data, and audio data are arranged in a predetermined order; and a determination signal for determining whether the ID data is the image or the audio data;
ID setting means for setting an ID;
Detecting means for comparing the ID data in the received transmission signal with the set ID and detecting that they match,
Masking means for masking the discrimination signal in the received transmission signal when the two do not match;
First transmission signal output means for transmitting a transmission signal with the discrimination signal masked;
Second transmission signal output means for transmitting the received transmission signal as it is;
Memory means for storing audio data in the received transmission signal;
Memory control means for controlling writing and reading of the memory means based on a discrimination signal in the received transmission signal;
An image processing unit having audio output means for outputting audio data read from the memory means;
An image display device comprising: a display unit for displaying image data in the transmission signal output from the first transmission output means.

6. The image display device according to claim 5, wherein a plurality of the image processing units are connected in series, and the display unit is connected to each image processing unit.

A reception procedure for receiving a transmission signal including a data signal in which ID data, image data, and audio data are arranged in a predetermined order; and a determination signal for determining whether the ID data is the image or the audio data;
An ID setting procedure for setting an ID;
A detection procedure for comparing the ID data in the received transmission signal with the set ID and detecting that they match,
A masking procedure for masking the discrimination signal in the received transmission signal when the two do not match;
A first transmission signal output procedure for transmitting a transmission signal in which the discrimination signal is masked;
A second transmission signal output procedure for transmitting the received transmission signal as it is;
A storage procedure for storing the audio data in the received transmission signal in a memory means;
A memory control procedure for controlling writing and reading of the memory means based on a discrimination signal in the received transmission signal;
The computer-readable storage medium which memorize | stored the program for making a computer perform the audio | voice output procedure which outputs the audio | voice data read by the said memory | storage procedure.