JP3715548B2 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP3715548B2 JP3715548B2 JP2001173375A JP2001173375A JP3715548B2 JP 3715548 B2 JP3715548 B2 JP 3715548B2 JP 2001173375 A JP2001173375 A JP 2001173375A JP 2001173375 A JP2001173375 A JP 2001173375A JP 3715548 B2 JP3715548 B2 JP 3715548B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- emitter
- layer
- collector
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、ヘテロジャンクション・バイポーラ・トランジスタ(HBT)のようなエミッタトップ型またはコレクタトップ型の縦型構造トランジスタに係り、詳しくは、マイクロ波帯での電力増幅用の縦型構造トランジスタ(MMIC(モノリシック・マイクロ波IC))に関する。
【0002】
【従来の技術】
図4は従来の縦型構造トランジスタ(エミッタトップ型)の構成を示す平面図である。図において、1はエミッタ電極、2はベース電極、3はコレクタ電極、11はエミッタ引き出し電極、12はベース引き出し電極、13はコレクタ引き出し電極である。エミッタ電極1の先端側はフィンガー状に形成され、そのエミッタフィンガー部1aがトランジスタのエミッタ層に接合されている。ベース電極2の先端側もフィンガー状に形成され、そのベースフィンガー部2aがトランジスタのベース層に接合されている。エミッタフィンガー部1aとベースフィンガー部2aとは互いに平行であり、かつ、互いに反対側から延出され、相互に入り込み状態となっている。エミッタフィンガー部1aの基部はまとめられてエミッタ電極1となり、エミッタフィンガー部1aに対して半導体基板20上で直交する方向のエミッタ引き出し電極11へと連絡されている。コレクタ電極3から連絡されたコレクタ引き出し電極13に対してエミッタ引き出し電極11が立体的に交差している。エミッタ引き出し電極11、ベース引き出し電極12およびコレクタ引き出し電極13は半導体基板20上に形成されるが、エミッタ引き出し電極11は、トランジスタの並び列の一側においてその並び方向に沿う状態で半導体基板20上にパターニングされている。これは、そのようにパターニングすることが比較的容易であるからである。
【0003】
図5は別の従来例の縦型構造トランジスタの構成を示す側面図である。エミッタフィンガー部1aおよびベースフィンガー部2aにそれぞれ接続されるエミッタ引き出し電極およびベース引き出し電極は半導体基板20上にパターニングされているが、コレクタ電極3に接続されるべきコレクタ引き出し電極13はエアーブリッジ技術により、エミッタフィンガー部1aとベースフィンガー部2aの上方に空間を隔てて宙に浮かす状態で配線されている。
【0004】
【発明が解決しようとする課題】
縦型構造トランジスタ、特に高速・高周波デバイスとして期待されているHBTは、高電流密度で動作するために発熱密度が高いものとなる。発熱は特にトップ層接合部の直下において著しい。エミッタ部で発生した熱を半導体基板20の裏面側へ放散するように、半導体基板20を薄く削るとともに、各接合部から周辺へ引き出した電極の直下にバイアホール(貫通孔)を設け、そのバイアホールに熱伝導性の良好な金属材料を埋め込むことも可能である。
【0005】
また、図5に示す従来例の場合、エミッタフィンガー部1aおよびベースフィンガー部2a上にコレクタ引き出し電極13がエアーブリッジ構造でアーチ状に配線されているため、ベース−コレクタ間の寄生容量CBCが無視できないレベルにまで増大し、特にトランジスタの高周波特性に劣化をもたらすという問題がある。さらに、エアーブリッジ構造を構築することが技術的にむずかしいものであり、歩留まりの低下やコストアップを招く原因となりやすい。特に、トップ層であるエミッタメサ部の上方でブリッジしなければならないので、エミッタフィンガー上の配線厚を所要値だけ確保することがむずかしく、これも歩留まり低下の大きな原因となっている。そして、共通にグランドGNDに接続されるべきエミッタ引き出し電極がトランジスタの並び列に対して一側においてしかパターニングできないので、マイクロ波帯での電力増幅用のトランジスタであるMMIC(モノリシック・マイクロ波IC)には適用しにくいという問題がある。さらに、エミッタ部の上方にコレクタ引き出し電極13のブリッジがあるので、エミッタ部からの放熱箇所を上方に求めることがむずかしく、図4の従来例の場合と同様に熱放散の面でも問題があった。
【0006】
本発明は、このような事情に鑑みて創案されたものであって、縦型構造トランジスタにおいて接合部で発生した熱を効率良く放散することができるとともに、引き出し配線がもつインダクタンスを充分に低減できてマイクロ波帯での電力増幅用として実用化できるようにすることを目的とする。
【0007】
【課題を解決するための手段】
本発明は、半絶縁性基板上に形成された、エミッタトップ型またはコレクタトップ型の複数個の縦型構造トランジスタからなる半導体装置において、各トップ層引き出し電極が、トップ層電極の上面からそのトップ層の長さ方向に対する直交方向の両側に向かう状態で、トップ層以外の電極をカバーするアーチ状の層間絶縁膜の上面に接触してアーチ状に引き出され、前記トップ層引き出し電極の延在部分が前記半絶縁性基板の上面に設けられ、さらに、前記半絶縁性基板の上面に引き出された前記トップ層引き出し電極の直下にバイアホールを設けられ、該バイアホールに金属材料が埋め込まれていることを特徴とする。
【0009】
【発明の実施の形態】
以下、本発明に係る縦型構造トランジスタの実施例を図面に基づいて詳細に説明する。
【0010】
図1は実施例に係るマイクロ波電力増幅用のnpnエミッタトップ型のヘテロジャンクション・バイポーラ・トランジスタ(HBT)の平面パターンの一部分を示し、図2はそのHBTの断面の一部分を示している。
【0011】
半導体基板(半絶縁性GaAs基板)30の表面において順次的にサブコレクタ層41a、コレクタ層41、ベース層42、エミッタ層43が形成されて縦型トランジスタ40が構築されている。この場合、エミッタ層43がトップ層となっている。接合部として、コレクタ層41とベース層42との界面にベース/コレクタ接合が形成され、ベース層42とエミッタ層43との界面にベース/エミッタ接合が形成されている。コレクタ層41の上面にフィンガー状のコレクタ電極51が形成され、ベース層42の上面にもフィンガー状のベース電極52が形成され、エミッタ層43の上面にエミッタ電極53が形成されている。エミッタ電極53がトップ層電極である。
【0012】
フィンガー状のコレクタ電極51とベース電極52とは互いに平行であり、かつ、互いに反対側から延出され、相互に入り込み状態となっている。フィンガー状のコレクタ電極51は基部でまとめられてコレクタ引き出し電極61へと連絡され、また、フィンガー状のベース電極52は基部でまとめられてベース引き出し電極62へと連絡されている(図3参照)。コレクタ引き出し電極61とベース引き出し電極62とは、半導体基板30上にパターニングされている。エミッタ層43とベース層42とコレクタ層41とサブコレクタ層41aとの間にわたって層間絶縁膜70が介在され、エミッタ電極53とフィンガー状のベース電極52およびコレクタ電極51とが電気的に絶縁されている。
【0013】
トップ層電極であるエミッタ電極53は、フィンガー状のベース電極52およびコレクタ電極51と平行になっているが、エミッタ電極53の上面よりこれらの電極51、53の長さ方向に対する直交方向の両側に向けてエミッタ引き出し電極63がアーチ状に引き出されている。このトップ層引き出し電極であるエミッタ引き出し電極63は、縦型トランジスタ40の上方をアーチ状に湾曲して両サイドの層間絶縁膜70の上面に接触して支持されているとともに、その引き出し延在部分63aは半導体基板30の上面にパターニングされている。エミッタ引き出し電極63の幅はエミッタ電極53の長さとほぼ同程度であり、また、その厚みは充分に大きなものとなっている。
【0014】
半導体基板30上には上記のように構成された縦型トランジスタ40が複数個並列に形成されており、各縦型トランジスタ40のエミッタ引き出し電極63が一連に連なった状態で連絡されている。そして、エミッタ引き出し電極63のうち半導体基板30上に位置する引き出し延在部分63a上にTi層80が形成され、Ti層80の上部に金(Au)からなる円柱状のバンプ電極90がメッキ法により形成されている。
【0015】
上記した構造の縦型構造トランジスタ(HBT)は、次のようにして作製される。まず、公知の手順により(例えば電子通信学会技術研究報告ED90−135に記載されている)、半導体基板(半絶縁性GaAs基板)30の表面にAlGaAs/GaAsからなるサブコレクタ層41a、コレクタ層41、ベース層42およびエミッタ層(トップ層)43を積層形成し、さらにフィンガー状のコレクタ電極51、ベース電極52を接合形成する。次に、層間絶縁膜(感光性ポリイミド)70によってベース電極52、コレクタ電極51上をカバーする一方、トップ層電極であるエミッタ電極53の真上にフォトリソグラフィ法を用いて開口部を形成する。また、ベース電極52およびコレクタ電極51を素子外部に接続するための開口部を形成する。次いで、エミッタ電極53の上面より一旦真上に引き出しかつこのエミッタ電極53の長さ方向に対する直交方向の両側に向けて、Ti/Pt/Auからなるエミッタ引き出し電極63を層間絶縁膜70に接触する状態のアーチ状に引き出すとともに、その引き出し延在部分63aを半導体基板30上にパターニングする。エミッタ引き出し電極63の厚みは3μmとした。
【0016】
さらに、図示しないSiNx膜をパッシベイション膜として全面に堆積し、エミッタ引き出し電極63における引き出し延在部分63a上でのバンプ電極90を設けるべき領域においてSiNx膜に円状の開口部を形成する。その開口位置はエミッタ電極53の端から7μm離れた箇所とした。次に、Ti層80を全面に蒸着する。そして、フォトレジストを塗布し、フォトリソグラフィ法を用いてバンプ電極90を設けるべき箇所に円状の開口部を形成する。そして、メッキ法により、金(Au)からなるバンプ電極90を形成する。最後に、残っているレジストを除去し、バンプ電極90以外の領域に存するTi層80をウェットエッチングにより除去し、作製を完了する。
【0017】
縦型トランジスタ40の発熱箇所である接合部とバンプ電極90との間の距離は7μmであり、それら両者間の熱伝導率がGaAsに比べて6倍以上も高いAuを含む金属からなるエミッタ引き出し電極63で接続されている。したがって、そのバンプ電極90をヒートシンク(図示せず)に対してフリップチップボンディングすることにより、放熱効率を著しく高めることができ、熱抵抗を大幅に軽減することができる。
【0018】
加えて、エミッタ電極53からバンプ電極90までの間のエミッタ引き出し電極63は短く(7μm)、かつ、その厚みが3μmと太いために、グランドGNDに接続されるべきエミッタ引き出し電極63のインダクタンスを充分に小さなものにすることができる。また、バンプ電極90を金(Au)から構成してあるので、一般的な鉛−スズ合金(Pb/Sn)で構成する場合に比べて熱伝導率を高くでき、したがって、熱抵抗をさらに低減することができる。
【0019】
トップ層電極であるエミッタ電極53の上面からアーチ状にエミッタ引き出し電極63を引き出しているので、ベース−エミッタ間の寄生容量CBEおよびコレクタ−エミッタ間の寄生容量CCEは若干増大するが、これらはトランジスタの高周波特性にほとんど影響を与えない。そして、ベース−コレクタ間の寄生容量CBCを増大させないですむので、高周波特性の劣化を免れる。
【0020】
そして、図3に示すように、エミッタ電極53の長さ方向に対する直交方向の両側に向けてトップ層電極であるエミッタ電極53より引き出したエミッタ引き出し電極63は、複数の縦型トランジスタ40を有する半導体装置において、それら複数の縦型トランジスタ40の各エミッタ電極53を並列に接続し、かつ、入力側のベース引き出し電極62と出力側のコレクタ引き出し電極61とを分離する状態で中央ラインを両側に向けて走る状態にパターニングすることができるから、この縦型トランジスタ(HBT)をマイクロ波帯での電力増幅用(MMIC(モノリシック・マイクロ波IC))として実用に供することができる。
【0021】
なお、エミッタ引き出し電極63の形成方法として、メッキ法を用いるか、あるいはエミッタ引き出し電極63の真上にメッキ法で厚い金属(例えばAu)を形成することも可能であり、そのように構成することにより、放熱効率を一層高めることができる。
【0022】
なお、上記実施例では半導体基板30の裏面側からの放熱を特に図らなかったが、当然ながら、半導体基板30の裏面を薄く削って、伝熱用ハンダ、ケースキャップなどを経由して放熱する手段と組み合わせてもよい。また、上記HBT(ヘテロジャンクション・バイポーラ・トランジスタ)ではバンプ電極90がエミッタ電極としての役割も果たしているが、これに限定する必要はない。バンプ電極90をエミッタ引き出し電極63ではなくベース引き出し電極62またはコレクタ引き出し電極61と接続してもよく、また、バンプ電極90を電極としては使用せず、絶縁膜を介して熱放散のみを行うようにしてもよい。
【0023】
また、上記実施例では半導体基板30上でコレクタ層41、ベース層42、エミッタ層43をこの順に形成したが、これとは反対に、エミッタ層、ベース層、コレクタ層の順に形成し、コレクタ層をトップ層としてもよい。この場合、上記実施例の「コレクタ」を『エミッタ』に、「エミッタ」を『コレクタ』にそれぞれ読み替えた状態で構成すればよい。また、コレクタ層、ベース層、エミッタ層の導電型をnpn型からpnp型に反転させた状態に構成してもよい。
【0024】
さらに、トランジスタの構造としては、エミッタ層のみがバンドギャップの大きいいわゆるシングルヘテロ・バイポーラ・トランジスタ(SHBT)でもよいし、コレクタ層にもワイドバンドギャップ材料を用いたダブルヘテロ・バイポーラトランジスタ(DHBT)でもよい。また、トランジスタは、縦型構造トランジスタであればよく、例えば、ホットエレクトロントランジスタ、共鳴トンネルトランジスタなどバイポーラ動作を基本原理としないトランジスタであってもよい。
【0025】
また、上記各半導体層41〜43の組成は、AlGaAs/GaAsに限定されるものではなく、例えばInGaAs/InAlAs系、InGaAs/InP系など他の格子整合系でもよく、また、InGaAs/AlGaAsなど格子不整合系であってもよい。
【0026】
また、素子特性を向上させるために、O+,B+,H+などのイオンを外部ベース直下に注入してベース−コレクタ間の寄生容量CBCを低減する構成にしてもよく、イオン注入による素子間分離構造としてもよい。
【0027】
【発明の効果】
以上のように本発明によれば、トップ層電極の上面からトップ層引き出し電極を引き出してあるので、接合部で発生した熱をこのトップ層引き出し電極を介して効率良く放散することができるとともに、そのトップ層引き出し電極を太いものにしてインダクタンスを充分に低減できるため、マイクロ波帯での電力増幅用の縦型構造トランジスタとして実用化することができる。
【図面の簡単な説明】
【図1】本発明の実施例に係る縦型構造トランジスタ(HBT)の構成を示す平面図である。
【図2】実施例の縦型構造トランジスタの構成を示す断面図である。
【図3】実施例の縦型構造トランジスタを複数個備えた半導体装置の概略的なパターンを示す平面図である。
【図4】従来例に係るエミッタトップ型の縦型構造トランジスタの構成を示す平面図である。
【図5】別の従来例に係る縦型構造トランジスタの構成を示す側面図である。
【符号の説明】
30 半導体基板
40 縦型トランジスタ
41 コレクタ層
41a サブコレクタ層
42 ベース層
43 エミッタ層
51 コレクタ電極
52 ベース電極
53 エミッタ電極
61 コレクタ引き出し電極
62 ベース引き出し電極
63 エミッタ引き出し電極
70 層間絶縁膜
80 Ti層
90 バンプ電極[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an emitter top type or collector top type vertical structure transistor such as a heterojunction bipolar transistor (HBT), and more particularly, to a vertical structure transistor (MMIC (MMIC) for power amplification in the microwave band. Monolithic microwave IC)).
[0002]
[Prior art]
FIG. 4 is a plan view showing a configuration of a conventional vertical structure transistor (emitter top type). In the figure, 1 is an emitter electrode, 2 is a base electrode, 3 is a collector electrode, 11 is an emitter extraction electrode, 12 is a base extraction electrode, and 13 is a collector extraction electrode. The tip side of the
[0003]
FIG. 5 is a side view showing a configuration of another conventional vertical structure transistor. The emitter lead electrode and the base lead electrode connected to the emitter finger part 1a and the
[0004]
[Problems to be solved by the invention]
A vertical structure transistor, particularly an HBT that is expected as a high-speed / high-frequency device, operates at a high current density and therefore has a high heat generation density. Heat generation is particularly significant immediately below the top layer joint. The
[0005]
Further, in the conventional example shown in FIG. 5, since the emitter fingers 1a and the
[0006]
The present invention was devised in view of such circumstances, and can efficiently dissipate the heat generated at the junction in the vertical structure transistor and can sufficiently reduce the inductance of the lead-out wiring. The purpose is to enable practical use for power amplification in the microwave band.
[0007]
[Means for Solving the Problems]
The present invention relates to a semiconductor device including a plurality of emitter top type or collector top type vertical structure transistors formed on a semi-insulating substrate, wherein each top layer lead electrode is formed from the top surface of the top layer electrode. An extended portion of the top layer lead electrode in contact with the upper surface of the arch-shaped interlayer insulating film covering the electrodes other than the top layer in a state toward both sides in the direction orthogonal to the length direction of the layer. Is provided on the upper surface of the semi-insulating substrate, and further, a via hole is provided immediately below the top layer lead electrode drawn on the upper surface of the semi-insulating substrate, and a metal material is embedded in the via hole. It is characterized by that.
[0009]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the vertical structure transistor according to the present invention will be described in detail with reference to the drawings.
[0010]
FIG. 1 shows a part of a planar pattern of an npn emitter top type heterojunction bipolar transistor (HBT) for microwave power amplification according to an embodiment, and FIG. 2 shows a part of a cross section of the HBT.
[0011]
A
[0012]
The finger-
[0013]
The
[0014]
A plurality of
[0015]
The vertical structure transistor (HBT) having the above-described structure is manufactured as follows. First, a
[0016]
Further, a SiN x film (not shown) is deposited on the entire surface as a passivation film, and a circular opening is formed in the SiN x film in a region where the
[0017]
An emitter lead made of a metal containing Au having a distance of 7 μm between the junction portion, which is a heat generating portion of the
[0018]
In addition, since the
[0019]
Since the emitter lead-
[0020]
As shown in FIG. 3, the emitter lead-
[0021]
As a method for forming the
[0022]
In the above embodiment, heat radiation from the back surface side of the
[0023]
Further, in the above embodiment, the
[0024]
Furthermore, the transistor structure may be a so-called single hetero bipolar transistor (SHBT) in which only the emitter layer has a large band gap, or a double hetero bipolar transistor (DHBT) using a wide band gap material for the collector layer. Good. The transistor may be a vertical transistor, and may be a transistor that does not have a basic principle of bipolar operation, such as a hot electron transistor or a resonant tunnel transistor.
[0025]
Further, the composition of each of the semiconductor layers 41 to 43 is not limited to AlGaAs / GaAs, and may be other lattice matching systems such as InGaAs / InAlAs and InGaAs / InP, and lattices such as InGaAs / AlGaAs. An inconsistent system may be used.
[0026]
In order to improve device characteristics, ions such as O + , B + , and H + may be implanted directly under the external base to reduce the base-collector parasitic capacitance CBC. An element isolation structure may be used.
[0027]
【The invention's effect】
As described above, according to the present invention, since the top layer lead electrode is drawn from the upper surface of the top layer electrode, the heat generated at the joint can be efficiently dissipated through the top layer lead electrode, Since the inductance can be sufficiently reduced by making the top layer lead electrode thick, it can be put to practical use as a vertical structure transistor for power amplification in the microwave band.
[Brief description of the drawings]
FIG. 1 is a plan view showing a configuration of a vertical structure transistor (HBT) according to an embodiment of the present invention.
FIG. 2 is a cross-sectional view showing a configuration of a vertical structure transistor of an example.
FIG. 3 is a plan view illustrating a schematic pattern of a semiconductor device including a plurality of vertical structure transistors according to an embodiment.
FIG. 4 is a plan view showing a configuration of an emitter top type vertical structure transistor according to a conventional example.
FIG. 5 is a side view showing a configuration of a vertical structure transistor according to another conventional example.
[Explanation of symbols]
30
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001173375A JP3715548B2 (en) | 2001-06-08 | 2001-06-08 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001173375A JP3715548B2 (en) | 2001-06-08 | 2001-06-08 | Semiconductor device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP03526599A Division JP3243454B2 (en) | 1999-02-15 | 1999-02-15 | Vertical structure transistor |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002033327A JP2002033327A (en) | 2002-01-31 |
JP3715548B2 true JP3715548B2 (en) | 2005-11-09 |
Family
ID=19014845
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001173375A Expired - Lifetime JP3715548B2 (en) | 2001-06-08 | 2001-06-08 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3715548B2 (en) |
-
2001
- 2001-06-08 JP JP2001173375A patent/JP3715548B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2002033327A (en) | 2002-01-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3084541B2 (en) | Vertical structure transistor | |
JPWO2005096365A1 (en) | Semiconductor device | |
JPH08279562A (en) | Semiconductor device and manufacture thereof | |
JP2001127071A (en) | Semiconductor device and its manufacturing method | |
JP2004327604A (en) | Semiconductor device, its manufacturing method, and semiconductor module | |
CN111341738B (en) | Semiconductor device with a plurality of semiconductor chips | |
US5831337A (en) | Vertical-type transistor device, having a bump electrode that has a shape with no interior angle exceeding 270° | |
JP2003243527A5 (en) | ||
JP2839795B2 (en) | Semiconductor device | |
US5349239A (en) | Vertical type construction transistor | |
JP4303903B2 (en) | Semiconductor device and manufacturing method thereof | |
JP6969487B2 (en) | Bipolar transistor and its manufacturing method | |
JP3715548B2 (en) | Semiconductor device | |
JP3715549B2 (en) | Semiconductor device | |
JP3264517B2 (en) | Vertical structure heterojunction bipolar transistor | |
US11876032B2 (en) | Semiconductor device | |
JP3243454B2 (en) | Vertical structure transistor | |
TWI793753B (en) | Semiconductor device | |
JP3268064B2 (en) | Semiconductor device | |
JP2006114732A (en) | Semiconductor device, manufacturing method thereof, and semiconductor module | |
JP3674881B2 (en) | Semiconductor device | |
JP3229185B2 (en) | Semiconductor chip, manufacturing method thereof, semiconductor element, and semiconductor device | |
JP2974583B2 (en) | Semiconductor device and manufacturing method thereof | |
JPH10144801A (en) | Semiconductor device | |
WO2024116219A1 (en) | Method for producing semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050524 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050715 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050715 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050715 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050816 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050825 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080902 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090902 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090902 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100902 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110902 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120902 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130902 Year of fee payment: 8 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130902 Year of fee payment: 8 |