JP3707709B2 - 半導体集積回路装置 - Google Patents
半導体集積回路装置 Download PDFInfo
- Publication number
- JP3707709B2 JP3707709B2 JP30081296A JP30081296A JP3707709B2 JP 3707709 B2 JP3707709 B2 JP 3707709B2 JP 30081296 A JP30081296 A JP 30081296A JP 30081296 A JP30081296 A JP 30081296A JP 3707709 B2 JP3707709 B2 JP 3707709B2
- Authority
- JP
- Japan
- Prior art keywords
- mosfet
- complementary bit
- bit lines
- precharge
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
- G11C15/04—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements
Landscapes
- Static Random-Access Memory (AREA)
- Dram (AREA)
Description
【発明の属する技術分野】
この発明は、半導体集積回路装置に関し、主としてキャッシュメモリにおけるタグメモリに利用して有効な技術に関するものである。
【0002】
【従来の技術】
キャッシュメモリは、大きくわけてキャッシュタグ(タグメモリ)と上記キャッシュデータメモリ及びキャッシュコントローラから構成される。上記キャッシュタグはアドレスタグと呼ばれるアドレスの一部を格納しており、キャッシュデータメモリはキャッシュタグに格納されているアドレスタグに対応するデータが格納されている。これにより、上記キャッシュタグに格納されているアドレスの一部が中央処理装置からのそれに対応するアドレスとが一致すると、キャッシュタグからヒット信号が出力されて、並行して選択されているキャッシュデータメモリから読み出されているデータが中央処理装置に取り込まれる。もしも、ミスヒットならメインメモリをアクセスすることとなる。
【0003】
上記キャッシュタグとして、スタティック型メモリセルを用いたものがある。つまり、スタティック型メモリセルをマトリックス配置し、かかるメモリセルから相補ビット線に読み出された上記アドレスタグをセンスアンプで増幅し、かかる増幅出力と上記入力されたアドレスとを比較回路で比較し、上記ヒット又はミヒヒット信号を形成する。
【0004】
【発明が解決しようとする課題】
上記のようなキャッシュタグでは、アドレスタグを構成する複数の各ビットに対応してセンスアンプを設けるものであるため、素子数が増大するとともに差動型のセンスアンプを用いるものであるために、動作状態において直流電流が流れるものであるために消費電流が増大してしまうという問題がある。
【0005】
この発明の目的は、高集積化と低消費電力化を実現した記憶と比較回路を内蔵した半導体集積回路装置を提供することにある。この発明の他の目的は、高集積化と低消費電力化を実現したキャッシュメモリを備えた半導体集積回路装置を提供することにある。この発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【0006】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記の通りである。すなわち、複数のワード線と複数の相補ビット線との交点に複数のスタティック型メモリセルをマトリックス配置し、第1のプリチャージ回路により上記相補ビット線を動作電圧の一方の電圧にプリチャージし、上記複数の相補ビット線に対応して上記ビット線のプリチャージ電圧によりオフ状態にされる第1導電型の第1のMOSFETと上記プリチャージ電圧に対応した第1の電圧端子と出力線との間に対応する相補ビット線から読み出された信号に対応した比較すべき相補入力信号が交差的にゲートに供給された第1導電型の第2のMOSFETを直列形態に接続して比較部を構成し、上記出力線を第2のプリチャージ回路にて上記動作電圧の他方の電圧にプリチャージしておき、1つのワード線の選択動作により上記複数の相補ビット線に読み出された記憶情報と上記相補入力信号との全ビットを比較して上記出力線から一致/不一致信号を得るようにする。
【0007】
【発明の実施の形態】
図1には、この発明の一実施例の要部回路図が示されている。同図の回路は、特に制限されないが、キャッシュメモリを構成する上記タグメモリ(キャッシュタグ)として用いられる。同図の各回路素子及び回路ブロックは、公知の半導体集積回路の製造方法により、図示しないキャッシュメモリを構成する他の回路ブロック及び必要に応じて搭載される他の回路ブロックとともに1つの単結晶シリコンのような半導体基板上において形成される。
【0008】
同図には、ビット(bit)00について、1つのメモリセルMC00、プリチャージ回路及び比較回路が代表として例示的に示されている。メモリアレイ全体は、特に制限されないが、ワード線の高速動作のために、ビット00からビット17までと、ビット18からビット35までと2分割され、それぞれに一対からなるワード線駆動回路SDW00〜SDW63が設けられる。特に制限されないが、上記ワード線駆動回路SDW00〜SDW63を中心にして上記分割された2つのワード線を左右に振り分けて、均等に分割ワード線の選択動作が行われるようにしてもよい。ワード線の選択信号は、w00からw63の64通りからなり、上記ワード線駆動回路SWD00〜SWD63の入力に供給される。以上により、64ワード×36ビットからなるメモリアレイが形成される。
【0009】
代表として例示的に示されているメモリセルMC00ように、Pチャンネル型MOSFETとNチャンネル型MOSFETからなる2つのCMOSインバータ回路の入力と出力とが互いに交差接続されてなるCMOSラッチ回路と、かかるCMOSラッチ回路の一対の入出力ノードと、相補ビット線B00,/B00との間に設けられたアドレス選択用のNチャンネル型MOSFETから構成される。以下の図面において、Pチャンネル型MOSFETは、そのゲート部分に丸印が付加されることにより、Nチャンネル型MOSFETと区別される。また、記号/は、非反転と反転とからなる相補ビット線のうちの反転側を表し、論理記号のバー記号に対応したものである。
【0010】
プリチャージ回路は、プリチャージ信号φeqを受ける3つのPチャンネル型MOSFETから構成される。相補ビット線B00と/B00を短絡するMOSFET、上記相補ビット線相補ビット線B00と/B00にそれぞれ電源電圧VCCを供給する2つのMOSFETから構成される。これにより、プリチャージ信号φeqがロウレベルにされるプリチャージ期間において、上記相補ビット線B00と/B00とは、上記電源電圧VCCに等しくプリチャージされる。
【0011】
ビット00に対応した比較回路は、Pチャンネル型MOSFETQ1〜Q4の4つのMOSFETから構成される。上記MOSFETQ1とQ3のソースは、上記電源電圧VCCに接続される。これら一対のMOSFETQ1とQ3のゲートは、ビット線B00は/B00に接続される。上記MOSFETQ1とQ3にはそれぞれ直列形態にMOSFETQ2とQ4が設けられる。これらのMOSFETQ2とQ4のゲートには、比較すべき入力信号(コンペアデータ)cdi00と/cdi00とがインバータ回路を介して供給される。上記MOSFETQ2とQ4のドレインは、出力線に共通に接続される。上記のように比較すべき入力信号をインバータ回路を介して極性を反転させて、いわば交差的に比較入力とすることにより、不一致のときにMOSFETQ1とQ2又はQ3とQ4との間で電流パスが形成され、一致のときにはMOSFETQ1とQ2及びQ3とQ4には電流パスが形成されないようにするものである。
【0012】
上記相補ビット線B00と/B00に読み出された信号がハイレベル/ロウレベルであり、上記コンペアデータcdi00と/cdi00がハイレベル/ロウレベルの一致のとき、そのゲート電位がハイレベルとなるPチャンネル型MOSFETQ1とQ4がオフ状態で、そのゲート電位がロウレベルとなるPチャンネル型MOSFETQ2とQ3がオン状態となり、上記電流パスが形成されない。上記とは逆に、相補ビット線B00と/B00に読み出された信号がロウレベル/ハイレベルであり、上記コンペアデータcdi00と/cdi00がロウレベル/ハイレベルの一致のときにも、上記とは逆にそのゲート電位がハイレベルとなるPチャンネル型MOSFETQ2とQ3がオフ状態で、そのゲート電位がロウレベルとなるPチャンネル型MOSFETQ1とQ4がオン状態となり、上記電流パスが形成されない。
【0013】
上記相補ビット線B00と/B00に読み出された信号がハイレベル/ロウレベルであり、上記コンペアデータcdi00と/cdi00がロウレベル/ハイレベルの不一致のとき、そのゲート電位がハイレベルとなるPチャンネル型MOSFETQ1とQ2がオフ状態となり、そのゲート電位がロウレベルとなるPチャンネル型MOSFETQ3とQ4がオン状態となって電流パスを形成する。上記とは逆に、相補ビット線B00と/B00に読み出された信号がハイレベル/ロウレベルであり、上記コンペアデータcdi00と/cdi00がロウレベル/ハイレベルの一致のときにも、上記とは逆にそのゲート電位がハイレベルとなるPチャンネル型MOSFETQ3とQ4がオフ状態となり、そのゲート電位がロウレベルとなるPチャンネル型MOSFETQ1とQ2がオン状態となって上記電流パスを形成する。
【0014】
上記の電流パスの有無に応じて出力信号を形成するために、上記出力線には、比較用のプリチャージ信号/φpcがインバータ回路を介してゲートに供給されるNチャンネル型MOSFETが設けられる。このMOSFETは、上記出力線のノードAを回路の接地電位のようなロウレベルにプリチャージさせる。
【0015】
これにより、上記電流パスが形成されると、上記ロウレベルにプリチャージされた出力線のノードAの電位が電源電圧VCCのようなハイレベルにチャージアップされて不一致検出信号を形成するものである。上記のような比較回路は、上記ビット00と同様にビット01からビット35までにそれぞれ設けられ、上記出力線に共通に接続される。それ故、00から35の36ビットについて、1つでも不一致のものがあれば、上記比較回路にて電流パスが形成されて出力線をハイレベルにチャージアップさせるものである。上記全ビットにおいて全て一致なら、上記電流パスが形成されないから、出力線はロウレベルのプリチャージのままとされる。
【0016】
出力線に設けられたインバータ回路N1は、そのロジックスレッショルド電圧により、出力線のハイレベル/ロウレベルを判定して比較結果を出力する。この信号は、ナンドゲート回路G1とG2からなるラッチ回路に保持され、インバータ回路N2を介して比較出力HiTxxとして出力される。この実施例を上記のようなタグメモリに適用した場合、ヒット/ミスヒット信号として出力されるものである。
【0017】
上記比較回路は、ビット線B00と/B00が共に電源電圧VCCのようなハイレベルにプリチャージされている。そのため、相補ビット線B00と/B00のプリチャージ動作により、比較回路を構成するMOSFETQ1とQ3は、共にオフ状態にされる。ワード線の選択動作により、相補ビット線に選択されたメモリセルが接続されると、相補ビット線B00か/B00のいずれか一方においてメモリセルを通して放電経路が形成されて上記プリチャージレベルから接地電位に向かってディスチャージが行われる。
【0018】
例えば、上記メモリセルMC00において、ビット線B00側にアドレス選択用MOSFETを介して出力端子が接続されたCMOSインバータ回路において、Pチャンネル型MOSFETがオフ状態でNチャンネル型MOSFETがオン状態なら、かかるビット線B00はアドレス選択用MOSFET、上記Nチャンネル型MOSFETを通してロウレベル側に引抜きが開始される。これに対して、ビット線/B00側にアドレス選択用MOSFETを介して出力端子が接続されたCMOSインバータ回路においては、上記とは逆にPチャンネル型MOSFETがオン状態でNチャンネル型MOSFETがオフ状態であるから、ビット線/B00の電位がリーク電流等により低下しようとすると上記Pチャンネル型MOSFETから電流供給がなされて上記ハイレベルを維持する。
【0019】
上記のように相補ビット線B00の電位が、Pチャンネル型MOSFETQ1のしきい値電圧以下に低下すると、MOSFETQ1がオン状態にされて、コンペアデータに対応してMOSFETQ2がオン状態なら上記のように不一致信号を形成し、MOSFETQ2がオフ状態なら、かかるビット00では上記不一致信号を形成する電流パスが形成されない。
【0020】
このように、相補ビット線のプリチャージ電位を電源電圧VCC側にプリチャージさせ、かかるプリチャージ電圧ではオフ状態にされるMOSFETを用いて比較回路を構成することにより、相補ビット線の電位を従来のようにセンスアンプで増幅することなく、直接的に比較信号として用いことができる。この結果、センスアンプが省略できる分、大幅な回路素子数の低減と低消費電力化を図ることができるものとなる。
【0021】
図2には、この発明に係る半導体集積回路装置に設けられる比較回路の他の一実施例の回路図が示されている。この実施例では、回路素子の低減を図るために、相補ビット線B0と/B0にPチャンネル型MOSFETQ1とQ2のソースが接続される。これら一対のMOSFETQ1とQ2のゲートには、交差的にコンペアデータcdiと/cdiが供給される。つまり、非反転のビット線B0にソースが接続されたMOSFETQ1のゲートには、それとは逆に反転側のコンペアデータ/cdiが供給され、反転のビット線/B0にソースが接続されたMOSFETQ2のゲートには、それとは逆に非反転側のコンペアデータcdiが供給される。上記一対のMOSFETQ1とQ2のドレインは、共通接続されてPチャンネル型MOSFETQ3のゲートに伝えられる。このMOSFETQ3のソースは、上記同様に電源電圧VCCに接続され、ドレインが上記同様な出力線に接続される。
【0022】
この構成では、MOSFETQ1又はQ2において、ビット線がロウレベルで、コンペアデータがロウレベルの組み合わせが不一致を検出する。この組み合わせにおいて、MOSFETQ1又はQ2がオン状態となるので、上記ビット線のロウレベルをMOSFETQ3のゲートに伝えて、出力線をハイレベルにチャージアップさせる電流経路を形成する。この構成では、ビット当たりの比較回路を構成するMOSFETの数が3個と削減できるものである。
【0023】
図3には、この発明に係る半導体集積回路装置に設けられる比較回路の他の一実施例の回路図が示されている。この実施例では、図2の実施例において、上記比較動作を行う一対のMOSFETのドレイン側にCMOSインバータ回路が設けられる。プリチャージ動作のときに、かかるCMOSインバータ回路のNチャンネル型MOSFETがオン状態となり、ロウレベルの出力信号を形成する。この出力信号をワイヤードオア論理のNチャンネル型からなる入力MOSFETQ10のゲートに供給する。
【0024】
各ビットの比較出力は、上記のようなNチャンネル型MOSFET10、Q11、Q12等のゲートにそれぞれ供給される。これらのMOSFETQ10、Q11、Q12等のソースは回路の接地電位に接続され、ドレインが出力線に接続される。出力線には、Pチャンネル型MOSFETQ13かなるプリチャージ回路が設けられる。この構成では、上記CMOSインバータ回路での増幅動作が行われるので、一致/不一致出力を高速に得る場合に好適である。
【0025】
図4には、この発明に係る半導体集積回路装置に設けられる比較回路の更に他の一実施例の回路図が示されている。この実施例では、図3の実施例において、上記比較動作を行う一対のMOSFETのドレイン側に設けられたCMOSインバータ回路に代えて、Pチャンネル型MOSFETのドレイン側にNチャンネル型MOSFETのプリチャージMOSFETを設けるものである。このようにすることにより、動作の安定化を図ることができる。
【0026】
図5には、この発明が適用されるキャッシュメモリにおけるデータメモリの一実施例のブロック図が示されている。同図のデータメモリは、64KW×9ビットのRAMを8個用いて、データD0〜8とD9〜D17からなる合計18ビットからなるデータを記憶するようにされる。9ビットのうちの1ビットはパリティビットとされ、パリティチェック回路PCによりエラー検出が行われる。信号ERRORはデータに誤りがあったときに出力される。
【0027】
アドレス信号A0〜17は、アドレスラッチ回路に取り込まれ、それをデコーダ回路により解読して64KW×9ビットからなるRAM(メモリアレイ)のアドレス選択動作が行われる。入力データは、データラッチ回路を介してメモリアレイに書き込まれる。制御回路CONTは、出力イネーブル信号OEと書込み信号WEHとWELにより、上位9ビット又は下位9ビットの単位での書込みが可能にされる。セレクタSELは、制御信号R0〜1により選択されて上位9ビット又は下位9ビットの単位での読み出しが可能にされる。つまり、この実施例のデータメモリは、上位又は下位9ビット又は両方同時に18ビットの単位でのメモリアクセスが可能にされる。このようなワード構成の切り替えに、上記モード切り替え信号Cとそれに対応されたアドレス信号が用いられる。
【0028】
キャッシュメモリの全体は、前記説明したように大きくわけてキャッシュタグ(アドレスアレイ)と上記キャッシュデータメモリ及びキャッシュコントローラから構成される。このようなキャッシュメモリそのものは、公知であり、前記図1ないし図3にてキャッシュタグが示されているので、それに対応したデータメモリのみが例示的に示されている。すなわち、前記キャッシュタグにおいてはアドレスタグと呼ばれるアドレスの一部を格納しており、キャッシュデータメモリはキャッシュタグに格納されているアドレスタグに対応するデータが格納されている。これにより、上記キャッシュタグに格納されているアドレスの一部が中央処理装置CPUからのそれに対応するアドレスとが一致すると、キャッシュタグからヒット信号が出力されて、並行して選択されているキャッシュデータメモリから読み出されているデータが中央処理装置CPUに取り込まれる。もしも、ミスヒットならメインメモリをアクセスすることとなる。
【0029】
上記の実施例から得られる作用効果は、下記の通りである。
(1) 複数のワード線と複数の相補ビット線との交点に複数のスタティック型メモリセルをマトリックス配置し、第1のプリチャージ回路により上記相補ビット線を動作電圧の一方の電圧にプリチャージし、上記複数の相補ビット線に対応して上記ビット線のプリチャージ電圧によりオフ状態にされる第1導電型の第1のMOSFETと上記プリチャージ電圧に対応した第1の電圧端子と出力線との間に対応する相補ビット線から読み出された信号に対応した比較すべき相補入力信号が交差的にゲートに供給された第1導電型の第2のMOSFETを直列形態に接続して比較部を構成することにより、センスアンプを用いることなく、上記出力線を第2のプリチャージ回路にて上記動作電圧の他方の電圧にプリチャージしておき、1つのワード線の選択動作により上記複数の相補ビット線に読み出された記憶情報と上記相補入力信号との全ビットを比較して上記出力線から一致/不一致信号を得るようにすることができるという効果が得られる。
【0030】
(2) 上記比較回路として、上記複数の相補ビット線に対応してそれぞれソースが接続され、ゲートに対応する相補ビット線から読み出された信号に対応した比較すべき相補入力信号が交差して供給され、対とれるもののドレインが共通化されてなる第1導電型の第1のMOSFETに対して、上記一方の電圧端子にソースが供給され、上記対とされた第1のMOSFETの共通化されたドレインと出力線との間に第1導電型の第2のMOSFETを設けることにより、よりいっそうの回路の簡素化を図ることができるという効果が得られる。
【0031】
以上本発明者よりなされた発明を実施例に基づき具体的に説明したが、本願発明は前記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、相補ビット線を回路の接地電位のようなロウレベルにプリチャージし、比較回路を構成するMOSFETとしてNチャンネル型MOSFETを用いるようにしてもよい。つまり、上記図1〜図3の実施例のMOSFETの導電型と電圧を逆に構成してもよい。図1において、インバータ回路N1を差動のセンスアンプに置き換えるようにするものであってもよい。この発明は、前記のようなキャッシュメモリにおけるキャッシュタグの他、連想メモリ又は内容読み出しメモリとしても同様に適用できるものである。このように本願発明に係る記憶と比較回路は、上記のような記憶データと入力データとを比較する機能を持つ各種半導体集積回路装置に広く利用できる。
【0032】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。すなわち、複数のワード線と複数の相補ビット線との交点に複数のスタティック型メモリセルをマトリックス配置し、第1のプリチャージ回路により上記相補ビット線を動作電圧の一方の電圧にプリチャージし、上記複数の相補ビット線に対応して上記ビット線のプリチャージ電圧によりオフ状態にされる第1導電型の第1のMOSFETと上記プリチャージ電圧に対応した第1の電圧端子と出力線との間に対応する相補ビット線から読み出された信号に対応した比較すべき相補入力信号が交差的にゲートに供給された第1導電型の第2のMOSFETを直列形態に接続して比較部を構成することにより、センスアンプを用いることなく簡単で低消費電力のともに、上記出力線を第2のプリチャージ回路にて上記動作電圧の他方の電圧にプリチャージしておき、1つのワード線の選択動作により上記複数の相補ビット線に読み出された記憶情報と上記相補入力信号との全ビットを比較して上記出力線から一致/不一致信号を得るようにすることができる。
【図面の簡単な説明】
【図1】この発明の一実施例を示す要部回路図である。
【図2】この発明に係る半導体集積回路装置に設けられる比較回路の他の一実施例を示す回路図である。
【図3】この発明に係る半導体集積回路装置に設けられる比較回路の他の一実施例を示す回路図である。
【図4】この発明に係る半導体集積回路装置に設けられる比較回路の更に他の一実施例を示す回路図である。
【図5】この発明が適用されたキャッシュメモリにおけるデータメモリの一実施例を示すブロック図である。
【符号の説明】
w00〜w63…ワード線選択信号、SWD00〜SWD63…ワード線駆動回路、MC00〜MC63…メモリセル、B00,/B00…相補ビット線、cdi00,/cdi00…コンペアデータ、N1,N2…インバータ回路、G1,G2…ゲート回路、Q1〜Q13…MOSFET、
SEL…セレクタ、PC…パリティチェック回路、CONT…制御回路、
Claims (4)
- 複数のワード線と複数の相補ビット線と、
上記複数のワード線と複数の相補ビット線との交点に設けられた複数のスタティック型メモリセルと、
上記相補ビット線を動作電圧の一方の電圧にプリチャージする第1のプリチャージ回路と、
上記複数の相補ビット線に対応してそれぞれ設けられ、上記ビット線のプリチャージ電圧によりオフ状態にされる第1導電型の第1のMOSFETと、
上記第1のMOSFETと上記プリチャージ電圧に対応した第1の電圧端子と出力線との間に直列形態に設けられ、対応する相補ビット線から読み出された信号に対応した比較すべき相補入力信号が交差的にゲートに供給された第1導電型の第2のMOSFETと、
上記出力線を上記動作電圧の他方の電圧にプリチャージする第2のプリチャージ回路とを備え、
1つのワード線の選択動作により上記複数の相補ビット線に読み出された記憶情報と上記相補入力信号との全ビットの一致/不一致信号を上記出力線から得るようにした記憶及び比較回路を具備してなることを特徴とする半導体集積回路装置。 - 複数のワード線と複数の相補ビット線と、
上記複数のワード線と複数の相補ビット線との交点に設けられた複数のスタティック型メモリセルと、
上記相補ビット線を動作電圧の一方の電圧にプリチャージする第1のプリチャージ回路と、
上記複数の相補ビット線に対応してそれぞれソースが接続され、ゲートに対応する相補ビット線から読み出された信号に対応した比較すべき相補入力信号が交差して供給され、対とされるもののドレインが共通化され、上記ビット線のプリチャージ電圧によりオフ状態にされてなる第1導電型の第1のMOSFETと、
上記一方の電圧端子にソースが供給され、上記対とされた第1のMOSFETの共通化されたドレインと出力線との間にそれぞれ設けられた第1導電型の第2のMOSFETと、
上記出力線を上記動作電圧の他方の電圧にプリチャージする第2のプリチャージ回路とを備え、
1つのワード線の選択動作により上記複数の相補ビット線に読み出された記憶情報と上記相補入力信号との全ビットの一致/不一致信号を上記出力線から得るようにした記憶及び比較回路を具備してなることを特徴とする半導体集積回路装置。 - 上記第2のMOSFETのドレインは、ロウレベルにプリチャージされるものであり、上記ドレイン出力は第2導電型の第3のMOSFETのゲートに供給され、かかる第3のMOSFETのドレインが上記出力線に接続され、第2のプリチャージ回路は、上記出力線を上記一方の電圧にプリチャージさせるものであることを特徴とする請求項2の半導体集積回路装置。
- 上記記憶及び比較回路は、キャッシュメモリを構成するタグメモリであることを特徴とする請求項1又は請求項2の半導体集積回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30081296A JP3707709B2 (ja) | 1996-10-28 | 1996-10-28 | 半導体集積回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30081296A JP3707709B2 (ja) | 1996-10-28 | 1996-10-28 | 半導体集積回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10134582A JPH10134582A (ja) | 1998-05-22 |
JP3707709B2 true JP3707709B2 (ja) | 2005-10-19 |
Family
ID=17889407
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30081296A Expired - Fee Related JP3707709B2 (ja) | 1996-10-28 | 1996-10-28 | 半導体集積回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3707709B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE202005003076U1 (de) | 2005-02-25 | 2006-08-24 | Rema Lipprandt Gmbh & Co. Kg | Deichselkopf |
-
1996
- 1996-10-28 JP JP30081296A patent/JP3707709B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10134582A (ja) | 1998-05-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6172916B1 (en) | Semiconductor memory device having a large band width and allowing efficient execution of redundant repair | |
JP3579205B2 (ja) | 半導体記憶装置、半導体装置、データ処理装置及びコンピュータシステム | |
US6172918B1 (en) | Semiconductor memory device allowing high-speed operation of internal data buses | |
JP3560266B2 (ja) | 半導体装置及び半導体データ装置 | |
KR100574181B1 (ko) | 고속기입회복을갖춘메모리장치및그에관련된기입회복방법 | |
JP2560020B2 (ja) | 半導体記憶装置 | |
US4894804A (en) | Resetting arrangement for a semiconductor integrated circuit device having semiconductor memory | |
JP3754593B2 (ja) | データビットを記憶するメモリーセルを有する集積回路および集積回路において書き込みデータビットをメモリーセルに書き込む方法 | |
US6707751B2 (en) | Semiconductor integrated circuit device | |
US6363001B1 (en) | ROM with a reduced static consumption | |
KR20010038792A (ko) | 데이터 라인 센스앰프부의 센싱 효율을 균일하게 하는 반도체 메모리장치 | |
US6307772B1 (en) | Static type semiconductor memory device for lower current consumption | |
JP3707709B2 (ja) | 半導体集積回路装置 | |
JP2000298984A (ja) | 半導体記憶装置 | |
KR100316183B1 (ko) | 입출력라인의 부하를 분산시킬 수 있는 입출력 구조를갖는 반도체 메모리 장치 | |
KR100275106B1 (ko) | 하나의비트라인으로이루어진에스램셀 | |
KR100367159B1 (ko) | 반도체 메모리소자 | |
EP0763827B1 (en) | Semiconductor memory device having serial access port | |
JP2002313083A (ja) | 半導体集積回路装置 | |
JP2001210081A (ja) | カラムスイッチ及びそれを用いたキャッシュメモリ | |
US5892704A (en) | Wordline amplifier | |
JP3311368B2 (ja) | 半導体回路 | |
JPH0675748A (ja) | 1ビット比較器とこれを用いた多ビット比較器 | |
JP2615113B2 (ja) | キャッシュメモリ | |
US6226220B1 (en) | Semiconductor memory device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040820 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040831 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041008 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050729 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050729 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080812 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090812 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090812 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100812 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110812 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110812 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110812 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |