JP3704947B2 - Method for manufacturing field effect transistor - Google Patents
Method for manufacturing field effect transistor Download PDFInfo
- Publication number
- JP3704947B2 JP3704947B2 JP10521898A JP10521898A JP3704947B2 JP 3704947 B2 JP3704947 B2 JP 3704947B2 JP 10521898 A JP10521898 A JP 10521898A JP 10521898 A JP10521898 A JP 10521898A JP 3704947 B2 JP3704947 B2 JP 3704947B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film
- semiconductor
- manufacturing
- fluid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【0001】
【発明の属する技術分野】
本発明は薄膜によって形成される半導体素子に係り、特にインクジェット方式等を使用する新たな半導体素子の製造技術を提供するものである。
【0002】
【従来の技術】
従来、半導体素子の製造では、薄膜がリソグラフィー法等の半導体プロセスによって形成されてきた。例えば、「LSIハンドブック」電気通信学会編、pp253-364にはリソグラフィー法の例が記載されている。この方法はシリコンウェハ上にレジストと呼ばれる感光材を薄く塗布し、ガラス乾板に写真製版で作成した回路パターンを光で焼き付けて転写するものである。転写された回路パターンに対しイオン等を打ち込んで薄膜を形成する。異なった性質の薄膜を組み合わせて積層することで一定の機能を有する半導体素子が形成される。
【0003】
【発明が解決しようとする課題】
しかしながら、近年メモリなど誘電体を用いた半導体素子が開発されているが、一般的に誘電体薄膜は半導体薄膜に比べてエッチングしにくいという問題があった。このためリソグラフィー法による製造が可能な工場であってもエッチングによらずに誘電体薄膜を形成する方法が好ましいと考えられる。
【0004】
また半導体チャネル上に酸化物誘電体を形成する場合には高温下で処理を行う必要がある。このとき、半導体チャネルが高温により劣化してしまうという問題も生ずる。このため半導体チャネルを劣化させず酸化物誘電体を加熱する処理が必要となる。
【0005】
また上記リソグラフィー法を用いた半導体素子の製造には写真製版、レジスト塗布、露光、現像等の工程を必要としていたため、設備の整った半導体工場等でなければ半導体素子の製造ができなかった。設備投資が大きく保守に手間がかかるため、大量生産でなければ製造コストを下げられないという不都合があった。特に最近は多品種少量生産の時代となってきたところであり、リソグラフィー法のみではコストダウンが図れない半導体素子が多くなってきた。
【0006】
さらにリソグラフィー法ではエッチング工程で一度塗布した材料を除去するため、半導体材料の無駄が多いという問題もあった。このことはコスト高を招く他、産業廃液の増加を招き、環境保護の立場から好ましくなかった。
【0007】
上記問題点に鑑み、本出願人はインクジェット方式等の吐出技術を利用した新たな半導体素子の製造方法を考案することで上記問題点を解決しうることに想到した。
【0008】
【課題を解決するための手段】
本発明の電界効果トランジスタの製造方法は、強誘電体膜を備えた電界効果トランジスタの製造方法であって、基板にソース及びドレインを形成する工程と、前記ソース及び前記ドレインが形成された前記基板上に酸化膜を形成する工程と、前記酸化膜表面であって、後の工程で前記強誘電体膜が形成される領域の周囲に、シランカップリング剤を用いて、該強誘電体膜の原料を含む溶液に対して非親和性を示す膜を形成する工程と、前記酸化膜表面の前記強誘電体膜が形成される前記領域に、インクジェット方式によって前記溶液を吐出する工程と、吐出された前記溶液を結晶化し、前記強誘電体膜を形成する工程と、前記強誘電体膜上にゲート電極を形成する工程と、をこの順序で行う。
また、本発明の電界効果トランジスタの製造方法は、前記電界効果トランジスタの製造方法において、前記強誘電体膜は、Pb(Zr、Ti)O3、BaTiO3、Bi4Ti3O12、(Pb,La)(Zr,Ti)O3のいずれかである。
また、本発明の電界効果トランジスタの製造方法は、前記電界効果トランジスタの製造方法において、前記酸化膜は、SiO2である。
また、本発明の電界効果トランジスタの製造方法は、前記電界効果トランジスタの製造方法において、前記溶液を吐出する工程の前に、前記基板上に形成された前記酸化膜を成長させることで、前記強誘電体膜が形成される前記領域の周辺を囲むように溝を形成する。
さらに、本発明の電界効果トランジスタの製造方法は、前記電界効果トランジスタの製造方法において、前記溶液を吐出する工程の前に、前記強誘電体膜が形成される前記領域に、該溶液に対して親和性を示す膜を形成する工程を含む。
【0011】
ここで「流動体」とは、ノズルから吐出可能な粘度を備えた媒体をいう。その性質が水性であると油性であるとを問わない。ノズル等から吐出可能な流動性(粘度)を備えていれば十分で、微粒子が混入していても全体として流動体であればよい。流動性は例えばその流動体の接触角により測ることができる。例えば流動体は誘電体材料が溶解し誘電体を形成する元となる複合金属アルコキシド溶液であったり、その誘電体材料が融点以上に加熱されて溶解されたものであったり、溶媒中に誘電体材料の微粒子が拡散されたものであったりする。流動体を付着させる方法としては各種印刷法等各種の方法を適用できるが、インクジェット方式によることが好ましい。インクジェット方式によれば、安価な設備でパターン形成面の任意の場所に任意の厚さで流動体を付着させることができるからである。インクジェット方式としては、圧電体素子の体積変化により流動体を吐出させるピエゾジェット方式であっても、熱の印加により急激に蒸気が発生することにより流動体を吐出させる方式であってもよい。
【0012】
また「下地となる面」とはガラスや石英等の基板の表面を指す他、半導体薄膜の任意の表面を指す。下地となる面は平面であることは必要なく、溝や突起物が形成されていたり曲面状であったりしてもよい。すなわち半導体形成プロセスにおける中途段階の半導体膜一般を含む。さらに下地となる面の硬度が硬い必要はなく、フィルム、紙、ゴム等可撓性を有するものの表面であってもよい。
【0028】
【発明の実施の形態】
以下、本発明を実施するための最良の形態を、図面を参照して説明する。
(実施形態1)
本発明の実施形態1は、リソグラフィー法および拡散法により形成した半導体薄膜上にインクジェット方式を利用して誘電体薄膜を形成することにより半導体素子としてMFSFET(Metal Ferro-electric Semiconductor Field Effect Transistor)を製造するものである。
図1に、本実施形態1での製造方法によって製造されるMFSFETの断面図を示す。特に本実施形態ではn型のMFSFETについて例示してある。図1に示すように、本MFSFETは、基板100、電極薄膜101、絶縁膜102、誘電体薄膜103、電極薄膜104を備えている。基板100は、半導体素子を形成する土台を構成し、シリコンウェハを適当な厚みに加工して構成されている。n型半導体素子では、基板に予めシリコンにホウ素(B)、アルミニウム(Al)、ガリウム(Ga)等の元素をイオン注入あるいは熱拡散法等によりドーピングしてp型に形成される。電極薄膜101は、FETのソースおよびドレインとなる電極周辺に不純物をドーピングすることにより形成されたものである。例えばFETをn型で形成するならば、リン(P)、ヒ素(As)、アンチモン(Sb)等をイオン注入でドーピングすることにより形成される。絶縁膜102は、例えばシリコンの表面を酸化して20nm〜100nm程度のSiO2膜に形成されている。SiO2の他、Si3N4等の窒化膜、Al2O3等の金属酸化膜が適用可能である。当該絶縁膜102は半導体素子表面を絶縁および保護可能に構成されている。誘電体薄膜103は、本発明の製造方法によって製造されている。組成としては(BaSr)TiO3、SrTiO3等の常誘電体またはPb(Zr、Ti)O3、BaTiO3、Bi4Ti3O12、(Pb,La)(Zr,Ti)O3等の強誘電体のいずれかにより形成されている。強誘電体を使用した場合には、このMFSFETは不揮発性メモリ用の素子となる。この誘電体薄膜はインクジェット方式により吐出された溶液、例えば複合金属アルコキシド溶液を結晶化して形成したり、予め誘電体材料の粉末を溶媒に分散させたものを結晶化させたりしたものである。電極104はアルミニウム等の電極材料をスパッタ法で堆積し、異方性エッチングを行って形成される。ソース電極およびドレイン電極についてはレジストマスクと異方性エッチングにより電極パターンが形成される。ゲート電極や基板側電極もスパッタ法で電極材料を堆積して構成されている。電極材料には公知材料を種々に適用可能である。
【0029】
上記MFSFETの構成において、誘電体薄膜103は誘電体分子の分極方向によってドレイン電流を流すためのゲート電極に加える制御電圧が異なるというヒステリシス特性を有する。このヒステリシス特性を利用すれば誘電体分子の分極方向を反転させるに足りる制御電圧を加えることで情報の記憶をさせることができる。したがって上記MFSFETを備える半導体素子はメモリ素子として機能させることができる。
【0030】
なお上記のようにチャネル上に形成した絶縁膜102上に直接誘電体薄膜103を形成した構成の他に、電極薄膜で挟持されたチャネル層−絶縁膜−金属薄膜−誘電体薄膜−金属薄膜という順序で下層から順に積層した構成でも良好な特性を示す。
【0031】
図3に、本実施形態の製造方法を実施するための半導体素子製造装置の構成図を示す。この半導体素子製造装置は特に誘電体薄膜103の形成時に使用するものとし、それ以外の膜の形成には従来通りのリソグラフィー法やスパッタ法を実施可能な製造装置を用いるものとする。本半導体素子製造装置は、図3に示すように、インクジェット式記録ヘッド21〜2n(nは任意の自然数)、タンク31〜3n、駆動機構4および制御回路5を備えている。この半導体素子製造装置は基板1の表面に任意の流動体の液滴1x(xは1〜nのいずれか。以下同様。)を付着させることにより、所定の薄膜を形成させることが可能に構成される。
【0032】
インクジェット式記録ヘッド21〜2nはそれぞれ同一の構造を備える。各ヘッドはインクジェット方式により薄膜材料を含む流動体を吐出可能に構成されていれば十分である。図4はインクジェット式記録ヘッドの一構成例を説明する分解斜視図である。インクジェット式記録ヘッド2xは、図4に示すように、ノズル211の設けられたノズルプレート210および振動板230の設けられた圧力室基板220を、筐体250に嵌め込んで構成されている。このインクジェット式記録ヘッド2xの主要部構造は、図5の斜視図一部断面図に示すように、圧力室基板220をノズルプレート210と振動板230で挟み込んだ構造を備える。ノズルプレート210は、圧力室基板220と貼り合わせられたときにキャビティ221に対応することとなる位置にノズル211が形成されている。圧力室基板220には、シリコン単結晶基板等をエッチングすることにより、各々が圧力室として機能可能にキャビティ221が複数設けられている。キャビティ221間は側壁(隔壁)222で分離されている。各キャビティ221は供給口224を介して共通の流路であるリザーバ223に繋がっている。振動板230は、例えば熱酸化膜等により構成される。振動板230にはインクタンク口231が設けられ、タンク3xから任意の流動体1xを供給可能に構成されている。振動板230上のキャビティ221に相当する位置には、圧電体素子240が形成されている。圧電体素子240は、PZT素子等の圧電性セラミックスの結晶を上部電極および下部電極(図示せず)で挟んだ構造を備える。圧電体素子240は、制御回路5から供給される吐出信号Shxに対応して体積変化を生ずることが可能に構成されている。
【0033】
なお上記インクジェット式記録ヘッドは圧電体素子に体積変化を生じさせて流動体を吐出させる構成であったが、発熱体により流動体に熱を加えその膨張によって液滴を吐出させるようなヘッド構成であってもよい。
【0034】
タンク31〜3nは半導体薄膜や誘電体薄膜を形成するための原材料を含んだ流動体11〜1nをそれぞれ貯蔵する。そしてパイプを通してそれぞれの流動体11〜1nをインクジェット式記録ヘッド21〜2nに供給可能に構成されている。本実施形態では、特に複合金属アルコキシド溶液を、誘電体薄膜を形成するための流動体13として適用する。流動体13はインクジェット式記録ヘッド23により吐出される。複合金属アルコキシド溶液のほかに、予め誘電体材料を微粒子化し、その微粒子を湿潤剤としてグリセリン、ジエチレングリコールまたはエチレングリコール、溶剤としてPGMEA、シクロヘキサン若しくはカルビトールアセテートまたはそれらの混合液等に攪拌し分散させたものを流動体13としてもよい。いずれの場合でも流動体はインクジェット式記録ヘッドから吐出可能な流動性を呈するように溶媒等で粘度を調整して構成される。
【0035】
駆動機構4は、モータ41、モータ42および図示しない機械構造を備えている。モータ41は駆動信号Sxに応じてインクジェット式記録ヘッド2xをX軸方向(図3の横方向)に搬送可能に構成されている。モータM2は駆動信号Syに応じてインクジェット式記録ヘッド2xをY軸方向(図3の奥行き方向)に搬送可能に構成されている。なお、駆動機構4は基板100に対するインクジェット式記録ヘッド2xの位置を相対的に変化可能な構成を備えていれば十分である。このため上記構成の他に、基板100がインクジェット式記録ヘッド2xに対して動くものであっても、インクジェット式記録ヘッド2x基板1とがともに動くものであってもよい。
【0036】
制御回路5は、例えばコンピュータ装置であり図示しないCPU、メモリ、インターフェース回路等を備える。制御回路5は所定のプログラムを実行することにより当該装置に本発明の電気回路の製造方法を実施させることが可能に構成されている。すなわち流動体の液滴1xを吐出させる場合にはインクジェット式記録ヘッド21〜2nのいずれかに吐出信号Sh1〜Shnを供給し、当該ヘッドを移動させるときにはモータ41または42に駆動信号SxまたはSyを供給可能に構成されている。
【0037】
なおインクジェット式記録ヘッド2xから流動体の液滴1xに対し一定の雰囲気処理が必要とされる場合にはさらに固化装置6を備えていてもよい。固化装置6は半導体薄膜や誘電体薄膜の結晶化を促進するために、制御回路5から供給される制御信号Spに対応して物理的、物理化学的、化学的処理を液滴1xまたは下地となる面に施すことが可能に構成されている。例えば熱風の吹き付け、レーザ照射、ランプ照射による加熱・乾燥処理、化学物質の投与による化学変化処理、液滴1xの下地となる面への付着の程度を制御する一定の表面改質処理等が考えられる。
【0038】
(作用)
上記半導体素子製造装置の構成において、当該装置に基板100が設置されると、制御装置5は駆動信号SxまたはSyを出力する。モータ41または42は、この駆動信号SxまたはSyに対応してインクジェット式記録ヘッド2xと基板1の下地となる面との相対位置を変更し、ヘッド2xを薄膜形成領域に移動させる。次いで形成すべき薄膜の種類に応じて流動体11〜1nのいずれかを特定し、その流動体を吐出させるための吐出信号Shxを供給する。各流動体11〜1nは対応するインクジェット式記録ヘッド2xのキャビティ221に流入している。吐出信号Shxが供給されたインクジェット式記録ヘッド2xではその圧電体素子240がその上部電極と下部電極との間に加えられた電圧により体積変化を生ずる。この体積変化は振動板230を変形させ、キャビティ221の体積を変化させる。この結果、そのキャビティ221のノズル穴211から流動体の液滴1xが下地となる面に向けて吐出される。流動体が吐出されたキャビティ221には吐出によって減った流動体が新たにタンク3xから供給される。
【0039】
(製造方法)
次に図2に基づいて本実施形態の半導体素子の製造方法を説明する。パターンの形成方法として、以下の説明では紫外線転写法やX線転写法について説明するが、パターンを直接描画する電子線転写法によってもよい。
図2(a): まず単結晶製造装置等により製造されたシリコン単結晶基板100に対し、イオン打ち込み装置等の不純物導入装置でホウ素(B)、アルミニウム(Al)、ガリウム(Ga)等の元素を打ち込んでドーピングしておく。このようにして形成されたp型シリコン基板100の表面を、酸化炉等を用いて酸化し、SiO2の酸化膜102を形成する。この酸化膜によりシリコンの結晶欠陥が誘起されるのを防止できる。次いで選択酸化のマスクとしてSi3N4等を塗布装置等により塗布してマスク膜201を形成する。マスク材料の塗布方法としてはスピンコート法、ダイコート法、ロールコート等公知の方法を適用する。そして素子分離領域にマスク202を設ける。
【0040】
図2(b): 次いでマスク層201を紫外線転写装置やX線転写装置を用いて露光し、現像装置等を用いて現像して素子分離領域のマスク膜201を除去する。次いで素子分離のために気相成長装置等を使用して、1000℃程度の温度で素子分離領域の酸化膜102を500nm〜1000nmの厚さまで成長させる。その後マスク膜201を除去する。
【0041】
図2(c): 次いでゲート電極領域、つまりチャネル領域上にレジスト塗布装置等を用いてレジスト203を設ける。次いでイオン打ち込み装置等の不純物導入装置を用いて、ドーパントとしてP+等を打ち込む。この処理により電極領域がn型化される(図2(d))。以上で本発明のインクジェット方式による誘電体薄膜を形成する下地となる面ができる。ここまでの工程を工場で生産しておき、以降の誘電体薄膜の形成を小規模の工場で形成してもよい。
【0042】
なお誘電体材料からは金属元素が酸化膜を通してシリコン側に移動することがあり、金属元素があまりに多く移動すると半導体が劣化する。これを防止するために酸化膜上にバッファ膜を予め設けてから誘電体薄膜を形成してもよい。バッファ層は例えばCaF2、MgAl2O4、CeO2またはSrTiO3等の組成を有する。
【0043】
図2(e): 次いで本実施形態の半導体素子製造装置を用いてインクジェット方式により誘電体薄膜を形成する。すなわち制御装置5はインクジェット式記録ヘッド23をチャネル領域に移動させ、当該ヘッド23から誘電体材料を含む流動体13を吐出させる。具体的には、誘電体薄膜を常誘電体にするならば(BaSr)TiO3(BST)、SrTiO3(STO)等の原料を含めた流動体13を使用する。誘電体薄膜を強誘電体にするならばPb(Zr、Ti)O3(PZT)、BaTiO3(BTO)、Bi4Ti3O12(BIT)、(Pb,La)(Zr,Ti)O3(PLZT)等の原料を含んだ流動体13を用いる。誘電体材料は複合金属のアルコキシド溶液にして用いる。例えば誘電体薄膜としてPZTを形成する場合、流動体13としては、酢酸鉛、チタニウムテトライソプロポキシド、ジルコニウムテトラ−n−ブトキシドを用いる。これらを適量、2−メトキシエタノールに溶解し加熱還流し、インクジェット式記録ヘッドから吐出可能な粘度となるように濃度調整し加水分解する。同一の誘電体結晶を形成可能であれば、他の化学物質を用いた溶液であってもよい。インクジェット式記録ヘッドから吐出可能な粘度としては数pc程度である。適当な厚さに吐出したら所定の温度で誘電体薄膜を乾燥し・脱脂する。この加熱処理には公知の電気炉等を用いることができるが、特にレーザ光による電磁波照射によることが好ましい。エキシマレーザ等の高エネルギーの電磁波によればスポット的な加熱が可能であるため、他の領域に熱による影響を与えず結晶化を図ることができるからである。複合金属アルコキシドと誘電体材料に吸収されやすい波長を有するレーザ光照射とを併せて使用することにより、400℃以下という極めて低温の環境下で誘電体薄膜形成が可能となる。この温度では他の半導体薄膜等に悪影響を及ぼすおそれが少ない。乾燥により溶媒が蒸発する。脱脂により金属に配位している有機の配位子が熱分解され、金属が酸化されて金属酸化物となる。一回のインクジェット方式による流動体の吐出塗布と乾燥・脱脂によっては必要とされる厚みに達しない場合には、さらにインクジェット方式による流動体の吐出・乾燥・脱脂を繰り返す。数回この工程を繰り返した場合には、所定の雰囲気下で熱処理する。この熱処理によって誘電体薄膜103は結晶化が促進され良好な結晶状態を呈するようになる。また、流動体13として、上記したような誘電性材料を微粒子として溶媒に攪拌させ分散させたものをインクジェット方式により吐出してもよい。誘電体は微粒子であっても結晶構造を有しているため、溶媒を蒸発させれば分極可能な結晶薄膜となるからである。
【0044】
なおインクジェット方式による流動体の吐出の前に、誘電体薄膜103の形成領域を囲むように酸化膜をさらに成長させておくことは好ましい。酸化膜を形成しておけば、誘電体薄膜を形成する領域が溝になりインクジェット方式によって吐出された流動性の高い流動体を薄膜形状に保持するので、整った形で薄膜を形成できる。ただし吐出・乾燥・脱脂の繰り返し回数を多くし、一回当たりの吐出量を少なくすれば酸化膜を成長させなくても誘電体薄膜103を形成可能である。
【0045】
図2(f): 次いでソース領域とドレイン領域の酸化膜にコンタクトホールを設け、スパッタ装置等を用いてアルミニウム等の金属を堆積させる。電極形成には公知の技術を適用する。最後に電極形状となるようにエッチング装置等を用いて異方性エッチングし、ソース電極、ドレイン電極、ゲート電極104を設ける。さらに基板100の裏面にも接地電極を設ける。この後はボンディングおよび組立を行って当該MFSFETを利用した半導体素子を完成させる。
【0046】
(表面処理)
なお、上記誘電体薄膜103が下地となる面と密着性が悪いと考えられる場合には、下地となる面に表面処理を施す。直接的な方法としては、流動体に対して親和性の高い材料を含んだ流動体を用いて下地層として親和性膜を形成する。流動体が下地となる面と密着性が良すぎて広がり過ぎる場合には、流動体に対して非親和性を示す膜を誘電体薄膜形成領域の周囲に設けてもよい。流動体が極性基を多く含む場合には、極性基を有する分子が表面に並んでいる膜が親和性のよい膜となり、極性基を有しない分子が表面に並んでいる膜は非親和性を示す膜となる。逆に、流動体が極性基を含まない場合には、極性基を有する分子が表面に並んでいる膜が非親和性を示す膜となり、極性基を有しない分子が表面に並んでいる膜が親和性を示す膜となる。また、新たな膜を形成しなくても、酸化膜の表面に所定の表面処理をすることによっても酸化膜の表面を親和性にしたり非親和性にしたりできる。
【0047】
処理としては、シランカップリング剤を塗布する方法、酸化アルミニウムやシリカ等の多孔質膜を形成する方法、アルゴン等で逆スパッタをかける方法、コロナ放電処理、プラズマ処理、紫外線照射処理、オゾン処理、脱脂処理等、公知の種々の方法を適用可能である。表面処理を行えば、流動体の酸化膜に対する密着性を制御できるので、所望の形状に誘電体薄膜を形成することができる。
【0048】
上記したように本実施形態1によれば、リソグラフィ法を使用したのではエッチングが困難な誘電体薄膜であっても容易に形成できるので、これら誘電体薄膜を使用したMFSFET等の半導体素子を製造することができる。特にインクジェット方式によれば材料の浪費がないので、製造コストを下げられる。また材料を除去することにより発生する産業廃液を減少させることができるので、環境の保護を図れる。
【0049】
(実施形態2)
本発明の実施形態2は、上記実施形態1のインクジェット方式の一部使用を発展させ、半導体素子のほとんどの構成要素をインクジェット方式で製造するものである。本実施形態においてもMSFETの製造方法を例示する。
図6に本実施形態2で製造されるMFSFETの断面図を示す。図6に示すように、本MFSFETは、基板100、電極薄膜101、チャネル薄膜105、絶縁膜106、誘電体薄膜103、電極薄膜104を備えている。上記実施形態1と同じ構成要素に関しては同一の符号を付す。
【0050】
本実施形態では、基板100を除く薄膜をインクジェット方式によって形成する。基板100については上記実施形態1と同様である。インクジェット方式は家庭用のプリンタのような比較的小型の装置であるため、基板100の製造と残りの工程とを分離することが可能である。すなわち基板を工場で生産し、家庭に設けられるような小型の施設にこの基板を搬入し、残りの工程を処理することが可能である。
【0051】
電極薄膜101は、上記実施形態1では不純物をドーピングすることにより形成されていたが、本実施形態では予め半導体材料に適量の不純物を混入させたものを下地となる面(基板100)上に吐出し結晶化させることで形成される。もちろん純粋な半導体を形成した後、不純物であるドーパントをドーピングしてもよい。シリコンやゲルマニウム等の半導体は融点が高くインクジェット式記録ヘッドから直接吐出させるのに不適なので、上記実施形態1と同様に複合金属アルコキシド溶液または微粒子化した半導体を溶媒に攪拌させ分散させた流動体11を基板100上に吐出して形成する。微粒子化する場合には、予め不純物をドーピングした半導体を微粒子にして溶媒に攪拌しておく。もちろん純粋な半導体を形成した後、不純物をドーピングしてもよい。チャネル膜105については、基板100と同じ材料を適用可能である。すなわち基板をp型半導体で整形したならば、p型半導体を形成可能な複合金属アルコキシド溶液やp型半導体を微粒子化して溶媒に攪拌した流動体15を吐出して形成する。絶縁膜106については、流動化が可能な絶縁体、例えばポリシラザンをインクジェット方式により吐出して形成する。誘電体薄膜103については、上記実施形態1と同様である。電極104については、金属微粒子、例えばアルミニウム等を溶媒に攪拌した流動体14を吐出して形成する。またガリウムや半田など比較的低い融点の金属であれば、融点以上に加熱して液相にしたものを吐出して形成してもよい。なお基板100の裏面の電極などのようにスパッタ法等他の方法による方が効率的と考えられる薄膜については、インクジェット方式以外の方法で形成してもよい。
【0052】
(製造方法)
次に図7に基づいて本実施形態の半導体素子の製造方法を説明する。
図7(a): まずシリコン単結晶に対し予め不純物が導入された基板100上において、制御装置5はインクジェット式記録ヘッド21を電極薄膜形成領域に移動させ、n型半導体を形成するための流動体11を吐出する。具体的には上記したように、リン(P)、ヒ素(As)、アンチモン(Sb)等の不純物を微量混入させた複合金属アルコキシド溶液、または予め不純物をドーピングさせた半導体を微粒子にし、溶媒に攪拌し分散させたものを流動体11として用いる。吐出後には熱処理を行って結晶化を促進したり溶媒成分を蒸発させたりする。熱処理は、薄膜の周囲に影響を与えないために、レーザ光等の電磁波を用いることが好ましい。一回の塗布では十分な薄膜の厚みにならない場合には、上記実施形態1の誘電体薄膜の形成と同様にして流動体の吐出・乾燥等を繰り返す。後にドーパントをドーピングする場合には、半導体薄膜にイオン注入装置等を用いて不純物を注入する。
【0053】
図7(b): 次いで制御装置5はチャネル領域にインクジェット式記録ヘッド25を移動させ、基板100と同様の組成の半導体薄膜を形成させるための流動体15を吐出させる。具体的には、ホウ素(B)、アルミニウム(Al)、ガリウム(Ga)等の不純物を微量混入させた複合金属アルコキシド溶液、または予め不純物をドーピングさせた半導体を微粒子にし、溶媒に攪拌し分散させたものを流動体15として用いる。吐出後の熱処理は電極薄膜101の形成と同様にして行う。後にドーパントをドーピングする場合には、半導体薄膜にイオン注入装置等を用いて不純物を注入する。
【0054】
図7(c): 次いで制御装置5は素子分離領域にインクジェット式記録ヘッド26を移動させ、絶縁膜を形成させるための流動体16を吐出させる。具体的には、樹脂やパラフィン等、熱を調節することでインクジェット方式により吐出可能な粘度にでき、固化後には絶縁性を発揮することができる材料を流動体16として用いる。熱可塑性樹脂やパラフィン等を用いる場合にはタンク36からインクジェット式記録ヘッド26までを加熱し、吐出後に流動体16を硬化させる。エネルギーによって硬化する樹脂を用いる場合には吐出後にレーザ光等の電磁波を照射して硬化させる。
【0055】
図7(d): 誘電体薄膜103の形成については上記実施形態1と同様なので説明を省略する。特に絶縁膜106によって溝が形成されているので、流動体13の流動性が高くても誘電体薄膜103を所望の形状に形成できる。
【0056】
図7(e): 次いで制御装置5は電極形成領域にインクジェット式記録ヘッド24を移動させ、絶縁膜を形成させるための流動体14を吐出させる。具体的には、導電性材料を含んだ複合金属アルコキシド溶液や金属微粒子を溶媒に攪拌し分散させたものを流動体14として使用する。電極領域を残して絶縁膜106を形成することが困難であれば、コンタクトホールを形成してから電極を形成する。なお、誘電体薄膜103上に設けるゲート電極や基板100の裏面に設ける接地電極については、均一な膜を設けるのに適する他の方法、例えばスパッタ法を利用して形成してもよい。最後に、ボンディングおよび組立を行って当該MFSFETを利用した半導体素子を完成させる。
【0057】
なお、半導体の劣化を抑えるバッファ層や誘電体薄膜等の密着性を制御する表面処理については、上記実施形態1と同様に適用可能である。
【0058】
上記したように本実施形態2によれば、上記実施形態1と同様にエッチングが困難な誘電体薄膜を容易に形成できる他、リソグラフィ法を用いないので従来無駄にされていた半導体材料を節減し製造コストを大幅に下げることができる。特に産業廃液が大幅に減少するので環境保護の立場から優れた製造方法を提供できる。
【0059】
(実施形態3)
本実施形態3は上記実施形態1の変形例であり、トランジスタ部分と誘電体薄膜を有するキャパシタ部分とを別の領域に設けた蓄積容量型半導体素子に関する。
図8に、本実施形態3のMFSFETの断面図を示す。図9に蓄積容量型半導体素子の等価回路を示す。この蓄積容量型半導体素子は、図8および図9に示すように、基板300上にトランジスタ310とキャパシタ311とが形成されることにより、プレーナ型メモリセルとして構成されている。トランジスタ310は、電極薄膜301およびゲート電極304等で構成されている。キャパシタ311は、誘電体薄膜303および電極306等で構成されている。電極薄膜301のうちドレイン側からはアルミニウム配線305がキャパシタ311の一方の電極306に配線されている。この構成はトランジスタ1つにキャパシタが1つという構成であったが、トランジスタやキャパシタが複数存在する構成であってもよい。
【0060】
上記蓄積容量型半導体素子の製造方法として、誘電体薄膜303を除く層は、従来のCVD法、スパッタ法またはフォトリソグラフィ法等の半導体製造プロセスによって製造される。誘電体薄膜303は、実施形態1で詳述した方法によってインクジェット方式で流動体を塗布することによって製造される。
【0061】
上記構成において、本実施形態では特にトランジスタ310とキャパシタ311が離れて形成されている。このため製造過程において誘電体薄膜を結晶化させるために基板を加熱してもトランジスタ310に直接熱が伝わることがない。このため誘電体薄膜の形成にレーザ光を用いず基板全体を加熱したとしても、トランジスタに適当な熱遮蔽を設けることによりトランジスタを劣化させずに蓄積容量型半導体素子を製造することが可能である。したがって本実施形態の蓄積容量型半導体素子の構造は製造過程においてトランジスタを劣化させにくいという利点を有する。
【0062】
(その他の変形例)
本発明は上記実施形態によらず種々に変形して適用することが可能である。例えば上記実施形態では誘電体薄膜の形成を説明するためのMFSFETや蓄積容量型半導体素子を例示してその製造方法を示したが、半導体プロセスにより従来製造されていたあらゆる半導体素子に本発明を適用可能である。例えばPN接合ダイオード、サイリスタ、ダブルベースダイオード、ガンダイオード、インパットダイオード、ショットキーダイオード、バイポーラトランジスタ、MOSFET、不揮発性MOSFETメモリ、接合型FET、ショットキーゲートFET、および静電誘導形トランジスタ(SIT)等の半導体素子並びにこれら半導体素子を集積して製造される半導体回路一般に適用可能である。また半導体障壁形光起電力素子(ホトダイオード、APDおよびホトトランジスタ等)、光導電素子等の光電変換素子、Siホトダイオードアレービジコンおよび固体撮像素子(CCD)等の撮像素子、LED、LD(Laser Diode)およびEL(Electro-luminescence)等の発光素子、並びに磁電素子、熱電・感温素子および応力変換素子等の変換素子その他の変換・機能素子にも適用可能である。このとき半導体素子製造装置には、半導体の種類に応じてドーピングする量や不純物元素を変えた流動体およびインクジェット式記録ヘッドを用意しておく。上記半導体素子の積層構造と同様の層構造になるように、薄膜をインクジェット方式により積層していけばよい。
【0063】
【発明の効果】
本発明によれば、インクジェット方式により半導体素子を製造するので、材料の無駄が少なく、材料の浪費を防止して製造コストを下げることができる。また産業廃液を大幅に減少させるので、環境保護に大きく貢献できる。
【0064】
また本発明によれば、リソグラフィ法でエッチングが困難な誘電体薄膜であっても容易に製造できるので、従来の製法であっても誘電体を用いた半導体素子を形成する場合に有効である。その際、誘電体薄膜のみを高温化させることが可能なので、半導体チャネルを劣化させるおそれがない。
【0065】
またリソグラフィ等の大きな設備を要する製造方法によらずに半導体素子を製造するので、設備投資を大幅に減らし、製造コストを大きく減少させることができる。
【0066】
さらにインクジェット方式を採用したので、一般家庭に設置可能な小型の半導体素子製造装置を提供したので、一般ユーザが個人的に半導体を製造することもできるようになり、半導体産業に新たな選択枝を提供可能である。
【図面の簡単な説明】
【図1】本発明の実施形態1における半導体素子の断面図である。
【図2】実施形態1における半導体素子の製造工程断面図である。
【図3】実施形態1における半導体素子製造装置の構成図である。
【図4】半導体素子製造装置におけるインクジェット式記録ヘッドの構造を説明する分解斜視図である。
【図5】インクジェット式記録ヘッドの主要部一部断面図である。
【図6】本発明の実施形態2における半導体素子の断面図である。
【図7】実施形態2における半導体素子の製造工程断面図である。
【図8】実施形態3における半導体素子の製造工程断面図である。
【図9】実施形態3の半導体素子の等価回路図である。
【符号の説明】
1…基板
2、2x、21〜2n…インクジェット式記録ヘッド
3、3x、31〜3n…処理装置
4…駆動機構
5…制御回路
6…固化装置
1x、11〜1n…流動体(パターン形成材料)
100…下地となる面
101…電極薄膜
102…酸化膜
103…誘電体薄膜
104…電極
105…チャネル薄膜[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor element formed by a thin film, and particularly provides a new technique for manufacturing a semiconductor element using an ink jet method or the like.
[0002]
[Prior art]
Conventionally, in the manufacture of semiconductor elements, a thin film has been formed by a semiconductor process such as a lithography method. For example, an example of a lithography method is described in “LSI Handbook” edited by the Institute of Electrical Communication, pp253-364. In this method, a photosensitive material called a resist is thinly applied on a silicon wafer, and a circuit pattern created by photolithography is baked on a glass dry plate and transferred. A thin film is formed by implanting ions or the like into the transferred circuit pattern. A semiconductor element having a certain function is formed by stacking thin films having different properties in combination.
[0003]
[Problems to be solved by the invention]
However, in recent years, a semiconductor element using a dielectric such as a memory has been developed. However, in general, a dielectric thin film has a problem that it is difficult to etch compared to a semiconductor thin film. For this reason, it is considered that a method of forming a dielectric thin film without using etching is preferable even in a factory that can be manufactured by lithography.
[0004]
In addition, when an oxide dielectric is formed on a semiconductor channel, the treatment needs to be performed at a high temperature. At this time, there also arises a problem that the semiconductor channel deteriorates due to high temperature. This necessitates a process for heating the oxide dielectric without degrading the semiconductor channel.
[0005]
In addition, since the manufacture of a semiconductor device using the lithography method described above requires steps such as photoengraving, resist coating, exposure, and development, the semiconductor device cannot be manufactured without a well-equipped semiconductor factory. Since the capital investment is large and maintenance is troublesome, there is a disadvantage that the manufacturing cost cannot be reduced unless it is mass-produced. In particular, it has recently entered an era of high-mix low-volume production, and there are an increasing number of semiconductor elements that cannot be reduced in cost only by lithography.
[0006]
Further, the lithography method has a problem in that the semiconductor material is wasted because the material once applied in the etching process is removed. This incurs high costs and increases industrial waste liquid, which is not preferable from the standpoint of environmental protection.
[0007]
In view of the above problems, the present applicant has come up with the idea that the above problems can be solved by devising a new method for manufacturing a semiconductor device using a discharge technique such as an inkjet method.
[0008]
[Means for Solving the Problems]
The method of manufacturing a field effect transistor according to the present invention is a method of manufacturing a field effect transistor having a ferroelectric film, the step of forming a source and a drain on a substrate, and the substrate on which the source and the drain are formed A step of forming an oxide film on the surface, and a surface of the oxide film, around the region where the ferroelectric film is formed in a later step, using a silane coupling agent; A step of forming a film having non-affinity with respect to a solution containing a raw material; a step of discharging the solution by an inkjet method onto the region of the oxide film surface where the ferroelectric film is formed; The step of crystallizing the solution to form the ferroelectric film and the step of forming a gate electrode on the ferroelectric film are performed in this order.
The field effect transistor manufacturing method of the present invention is the field effect transistor manufacturing method, wherein the ferroelectric film is made of Pb (Zr, Ti) O. Three , BaTiO Three , Bi Four Ti Three O 12 , (Pb, La) (Zr, Ti) O Three One of them.
The field effect transistor manufacturing method of the present invention is the field effect transistor manufacturing method, wherein the oxide film is SiO. 2 It is.
Further, the field effect transistor manufacturing method of the present invention is the field effect transistor manufacturing method, wherein the oxide film formed on the substrate is grown before the step of discharging the solution. A groove is formed so as to surround the periphery of the region where the dielectric film is formed.
Further, the field effect transistor manufacturing method of the present invention is the field effect transistor manufacturing method, wherein before the step of discharging the solution, the region in which the ferroelectric film is formed is applied to the solution. Forming a film exhibiting affinity.
[0011]
Here, the “fluid” refers to a medium having a viscosity that can be discharged from a nozzle. It does not matter whether the property is aqueous or oily. It is sufficient if it has fluidity (viscosity) that can be discharged from a nozzle or the like. The fluidity can be measured, for example, by the contact angle of the fluid. For example, a fluid is a composite metal alkoxide solution that is a source of a dielectric material that dissolves and forms a dielectric, or a dielectric material that is heated to a melting point or higher and dissolved. The fine particles of the material may be diffused. Various methods such as various printing methods can be applied as a method for attaching the fluid, but an ink jet method is preferable. This is because according to the ink jet method, the fluid can be attached at an arbitrary thickness on an arbitrary place on the pattern forming surface with an inexpensive facility. The ink jet method may be a piezo jet method in which a fluid is ejected by a change in volume of a piezoelectric element, or a method in which a fluid is ejected by the rapid generation of steam by application of heat.
[0012]
Further, the “surface serving as a base” refers to the surface of a substrate such as glass or quartz, as well as any surface of a semiconductor thin film. The surface to be the base need not be a flat surface, and may be formed with grooves or protrusions or a curved surface. That is, it includes general semiconductor films in the middle of the semiconductor formation process. Further, it is not necessary that the surface to be the base is hard, and the surface may be a flexible surface such as a film, paper, or rubber.
[0028]
DETAILED DESCRIPTION OF THE INVENTION
The best mode for carrying out the present invention will be described below with reference to the drawings.
(Embodiment 1)
FIG. 1 shows a cross-sectional view of an MFSFET manufactured by the manufacturing method according to the first embodiment. In particular, in this embodiment, an n-type MFSFET is illustrated. As shown in FIG. 1, the present MFSFET includes a
[0029]
In the MFSFET configuration, the dielectric
[0030]
In addition to the configuration in which the dielectric
[0031]
FIG. 3 shows a configuration diagram of a semiconductor device manufacturing apparatus for carrying out the manufacturing method of the present embodiment. This semiconductor element manufacturing apparatus is used especially when the dielectric
[0032]
The ink jet recording heads 21 to 2n have the same structure. It is sufficient that each head is configured to be able to eject a fluid containing a thin film material by an inkjet method. FIG. 4 is an exploded perspective view illustrating an example of the configuration of an ink jet recording head. As shown in FIG. 4, the ink jet recording head 2 x is configured by fitting a
[0033]
The ink jet recording head has a configuration in which the piezoelectric element is changed in volume and ejects the fluid. However, the ink jet recording head has a head configuration in which heat is applied to the fluid by the heating element and droplets are ejected by the expansion. There may be.
[0034]
The tanks 31 to 3n store fluids 11 to 1n containing raw materials for forming a semiconductor thin film and a dielectric thin film, respectively. The fluids 11 to 1n can be supplied to the ink jet recording heads 21 to 2n through the pipes. In this embodiment, a composite metal alkoxide solution is applied as the fluid 13 for forming a dielectric thin film. The fluid 13 is discharged by the ink
[0035]
The drive mechanism 4 includes a
[0036]
The control circuit 5 is a computer device, for example, and includes a CPU, a memory, an interface circuit, etc. (not shown). The control circuit 5 is configured to allow the apparatus to execute the method for manufacturing an electric circuit of the present invention by executing a predetermined program. That is, when ejecting the
[0037]
If a certain atmosphere treatment is required for the
[0038]
(Function)
In the configuration of the semiconductor element manufacturing apparatus, when the
[0039]
(Production method)
Next, a method for manufacturing the semiconductor device of this embodiment will be described with reference to FIG. In the following description, an ultraviolet transfer method and an X-ray transfer method will be described as a pattern formation method, but an electron beam transfer method for directly drawing a pattern may be used.
FIG. 2 (a): First, an element such as boron (B), aluminum (Al), gallium (Ga) or the like is applied to the silicon
[0040]
FIG. 2B: Next, the
[0041]
FIG. 2C: Next, a resist 203 is provided on the gate electrode region, that is, the channel region using a resist coating apparatus or the like. Next, using an impurity introduction apparatus such as an ion implantation apparatus, P as a dopant is used. + Etc. By this treatment, the electrode region is made n-type (FIG. 2D). Thus, a surface to be a base for forming the dielectric thin film by the ink jet method of the present invention is formed. The processes so far may be produced in a factory, and the subsequent formation of the dielectric thin film may be formed in a small factory.
[0042]
Note that the metal element may move from the dielectric material to the silicon side through the oxide film, and if the metal element moves too much, the semiconductor deteriorates. In order to prevent this, a dielectric thin film may be formed after providing a buffer film on the oxide film in advance. The buffer layer is, for example, CaF 2 , MgAl 2 O 4 , CeO 2 Or SrTiO 3 Etc.
[0043]
FIG. 2E: Next, a dielectric thin film is formed by an inkjet method using the semiconductor element manufacturing apparatus of this embodiment. That is, the control device 5 moves the ink
[0044]
It is preferable to further grow an oxide film so as to surround the formation region of the dielectric
[0045]
FIG. 2F: Next, contact holes are provided in the oxide films in the source region and the drain region, and a metal such as aluminum is deposited using a sputtering apparatus or the like. A known technique is applied to the electrode formation. Finally, anisotropic etching is performed using an etching apparatus or the like so as to obtain an electrode shape, and a source electrode, a drain electrode, and a
[0046]
(surface treatment)
If it is considered that the dielectric
[0047]
As the treatment, a method of applying a silane coupling agent, a method of forming a porous film such as aluminum oxide and silica, a method of applying reverse sputtering with argon, corona discharge treatment, plasma treatment, ultraviolet irradiation treatment, ozone treatment, Various known methods such as degreasing can be applied. If the surface treatment is performed, the adhesion of the fluid to the oxide film can be controlled, so that the dielectric thin film can be formed in a desired shape.
[0048]
As described above, according to the first embodiment, even a dielectric thin film that is difficult to etch by using the lithography method can be easily formed. Thus, a semiconductor element such as an MFSFET using these dielectric thin films is manufactured. can do. In particular, according to the ink jet method, there is no waste of material, and thus the manufacturing cost can be reduced. Moreover, since the industrial waste liquid generated by removing the material can be reduced, the environment can be protected.
[0049]
(Embodiment 2)
The second embodiment of the present invention develops a partial use of the ink jet system of the first embodiment, and manufactures most of the components of the semiconductor element by the ink jet system. This embodiment also illustrates a method for manufacturing an MSFET.
FIG. 6 shows a cross-sectional view of the MFSFET manufactured in the second embodiment. As shown in FIG. 6, the present MFSFET includes a
[0050]
In this embodiment, the thin film excluding the
[0051]
In the first embodiment, the electrode
[0052]
(Production method)
Next, a method for manufacturing the semiconductor device of this embodiment will be described with reference to FIG.
FIG. 7A: First, on the
[0053]
FIG. 7B: Next, the control device 5 moves the ink
[0054]
FIG. 7C: Next, the control device 5 moves the ink
[0055]
FIG. 7D: Since the formation of the dielectric
[0056]
FIG. 7E: Next, the control device 5 moves the ink
[0057]
Note that surface treatment for controlling the adhesion of a buffer layer, a dielectric thin film, or the like that suppresses deterioration of the semiconductor can be applied in the same manner as in the first embodiment.
[0058]
As described above, according to the second embodiment, it is possible to easily form a dielectric thin film that is difficult to etch as in the first embodiment, and to reduce the semiconductor material that has been conventionally wasted because a lithography method is not used. Manufacturing costs can be greatly reduced. In particular, since industrial waste liquid is greatly reduced, an excellent manufacturing method can be provided from the standpoint of environmental protection.
[0059]
(Embodiment 3)
The third embodiment is a modification of the first embodiment and relates to a storage capacitor type semiconductor device in which a transistor portion and a capacitor portion having a dielectric thin film are provided in different regions.
FIG. 8 shows a cross-sectional view of the MFSFET of the third embodiment. FIG. 9 shows an equivalent circuit of the storage capacitor type semiconductor element. As shown in FIGS. 8 and 9, the storage capacitor type semiconductor element is configured as a planar type memory cell by forming a
[0060]
As a method for manufacturing the storage capacitor type semiconductor element, the layers except the dielectric
[0061]
In the above configuration, in this embodiment, the
[0062]
(Other variations)
The present invention can be applied with various modifications regardless of the above embodiment. For example, in the above embodiment, the MFSFET and the storage capacitor type semiconductor device for explaining the formation of the dielectric thin film are exemplified and the manufacturing method thereof is shown. However, the present invention is applied to all semiconductor devices conventionally manufactured by the semiconductor process. Is possible. For example, PN junction diode, thyristor, double base diode, Gunn diode, impat diode, Schottky diode, bipolar transistor, MOSFET, nonvolatile MOSFET memory, junction FET, Schottky gate FET, and static induction transistor (SIT) The present invention is applicable to semiconductor devices such as these and semiconductor circuits manufactured by integrating these semiconductor devices. Semiconductor barrier photovoltaic devices (photodiodes, APDs, phototransistors, etc.), photoelectric conversion devices such as photoconductive devices, imaging devices such as Si photodiode array and solid-state imaging devices (CCD), LEDs, LDs (Laser Diodes) It can also be applied to light emitting elements such as EL (Electro-luminescence), conversion elements such as magnetoelectric elements, thermoelectric / temperature sensitive elements, and stress conversion elements, and other conversion / functional elements. At this time, the semiconductor element manufacturing apparatus is prepared with a fluid and an ink jet recording head in which the doping amount and the impurity element are changed according to the type of semiconductor. Thin films may be stacked by an ink jet method so as to have a layer structure similar to the stacked structure of the semiconductor elements.
[0063]
【The invention's effect】
According to the present invention, since the semiconductor element is manufactured by the ink jet method, the waste of the material is small, the waste of the material can be prevented, and the production cost can be reduced. In addition, it greatly contributes to environmental protection because it significantly reduces industrial waste.
[0064]
Further, according to the present invention, even a dielectric thin film that is difficult to etch by a lithography method can be easily manufactured. Therefore, even a conventional manufacturing method is effective when a semiconductor element using a dielectric is formed. At that time, since only the dielectric thin film can be heated, there is no possibility of deteriorating the semiconductor channel.
[0065]
In addition, since the semiconductor element is manufactured without using a manufacturing method that requires a large facility such as lithography, the capital investment can be greatly reduced and the manufacturing cost can be greatly reduced.
[0066]
Furthermore, since the inkjet method was adopted, a small semiconductor device manufacturing apparatus that can be installed in general homes was provided, so that general users can also manufacture semiconductors personally, and a new option for the semiconductor industry. Can be provided.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view of a semiconductor element according to
2 is a cross-sectional view of a manufacturing process of a semiconductor element in
FIG. 3 is a configuration diagram of a semiconductor element manufacturing apparatus according to the first embodiment.
FIG. 4 is an exploded perspective view illustrating the structure of an ink jet recording head in a semiconductor element manufacturing apparatus.
FIG. 5 is a partial cross-sectional view of a main part of an ink jet recording head.
FIG. 6 is a cross-sectional view of a semiconductor element in Embodiment 2 of the present invention.
7 is a cross-sectional view of a manufacturing process of a semiconductor element in Embodiment 2. FIG.
8 is a cross-sectional view of a manufacturing process of a semiconductor element in Embodiment 3. FIG.
FIG. 9 is an equivalent circuit diagram of the semiconductor device of the third embodiment.
[Explanation of symbols]
1 ... Board
2, 2x, 21-2n ... Inkjet recording head
3, 3x, 31-3n ... Processing device
4 ... Drive mechanism
5 ... Control circuit
6 ... Solidification device
1x, 11-1n ... fluid (pattern forming material)
100 ... surface to be the base
101 ... Electrode thin film
102 ... Oxide film
103 ... Dielectric thin film
104 ... Electrode
105: Channel thin film
Claims (5)
基板にソース及びドレインを形成する工程と、
前記ソース及び前記ドレインが形成された前記基板上に酸化膜を形成する工程と、
前記酸化膜表面であって、後の工程で前記強誘電体膜が形成される領域の周囲に、シランカップリング剤を用いて、該強誘電体膜の原料を含む溶液に対して非親和性を示す膜を形成する工程と、
前記酸化膜表面の前記強誘電体膜が形成される前記領域に、インクジェット方式によって前記溶液を吐出する工程と、
吐出された前記溶液を結晶化し、前記強誘電体膜を形成する工程と、
前記強誘電体膜上にゲート電極を形成する工程と、をこの順序で行う、電界効果トランジスタの製造方法。A method of manufacturing a field effect transistor having a ferroelectric film,
Forming a source and a drain on the substrate;
Forming an oxide film on the substrate on which the source and the drain are formed;
A non-affinity for the solution containing the raw material of the ferroelectric film by using a silane coupling agent around the surface of the oxide film where the ferroelectric film is formed in a later step. Forming a film showing
Discharging the solution to the region of the oxide film surface where the ferroelectric film is formed by an inkjet method;
Crystallization of the discharged solution to form the ferroelectric film;
And a step of forming a gate electrode on the ferroelectric film in this order.
前記強誘電体膜は、Pb(Zr、Ti)O3、BaTiO3、Bi4Ti3O12、(Pb,La)(Zr,Ti)O3のいずれかである、電界効果トランジスタの製造方法。In claim 1,
The method of manufacturing a field effect transistor, wherein the ferroelectric film is any one of Pb (Zr, Ti) O 3 , BaTiO 3 , Bi 4 Ti 3 O 12 , and (Pb, La) (Zr, Ti) O 3. .
前記酸化膜は、SiO2である、電界効果トランジスタの製造方法。In claim 1 or 2,
The method of manufacturing a field effect transistor, wherein the oxide film is SiO 2 .
前記溶液を吐出する工程の前に、前記基板上に形成された前記酸化膜を成長させることで、前記強誘電体膜が形成される前記領域の周辺を囲むように溝を形成する、電界効果トランジスタの製造方法。In any one of Claims 1 thru | or 3,
Before the step of discharging the solution, the oxide film formed on the substrate is grown to form a groove so as to surround the periphery of the region where the ferroelectric film is formed. A method for manufacturing a transistor.
前記溶液を吐出する工程の前に、前記強誘電体膜が形成される前記領域に、該溶液に対して親和性を示す膜を形成する工程を含む、電界効果トランジスタの製造方法。In any one of Claims 1 thru | or 4,
A method of manufacturing a field effect transistor, comprising a step of forming a film having affinity for the solution in the region where the ferroelectric film is formed before the step of discharging the solution.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10521898A JP3704947B2 (en) | 1998-04-15 | 1998-04-15 | Method for manufacturing field effect transistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10521898A JP3704947B2 (en) | 1998-04-15 | 1998-04-15 | Method for manufacturing field effect transistor |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11297947A JPH11297947A (en) | 1999-10-29 |
JP3704947B2 true JP3704947B2 (en) | 2005-10-12 |
Family
ID=14401540
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10521898A Expired - Fee Related JP3704947B2 (en) | 1998-04-15 | 1998-04-15 | Method for manufacturing field effect transistor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3704947B2 (en) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4627897B2 (en) * | 2001-02-13 | 2011-02-09 | スタンレー電気株式会社 | Manufacturing method of organic LED element |
JP2003297825A (en) * | 2002-03-28 | 2003-10-17 | Seiko Epson Corp | Method of forming ferroelectric thin film |
JP4525889B2 (en) | 2002-08-14 | 2010-08-18 | セイコーエプソン株式会社 | Ferroelectric memory, ferroelectric memory manufacturing method, and semiconductor device manufacturing method |
JP2005167060A (en) | 2003-12-04 | 2005-06-23 | Seiko Epson Corp | Capacitor, its manufacturing method, and semiconductor device |
JP4632034B2 (en) * | 2005-03-10 | 2011-02-16 | セイコーエプソン株式会社 | Manufacturing method of organic ferroelectric memory |
JP2007048765A (en) * | 2005-07-13 | 2007-02-22 | Asahi Glass Co Ltd | Semiconductor storage device and method of forming insulator layer |
US7709307B2 (en) | 2006-08-24 | 2010-05-04 | Kovio, Inc. | Printed non-volatile memory |
JP5201111B2 (en) * | 2009-09-28 | 2013-06-05 | セイコーエプソン株式会社 | Capacitor, manufacturing method thereof, and semiconductor device |
WO2012033106A1 (en) * | 2010-09-10 | 2012-03-15 | 独立行政法人科学技術振興機構 | Memory cell block, manufacturing method therefor, memory device, and method for driving a memory device |
JP6615544B2 (en) * | 2015-09-14 | 2019-12-04 | 株式会社東芝 | Flow rate adjusting device and processing device |
CN116705596B (en) * | 2023-08-01 | 2023-11-10 | 通威微电子有限公司 | Semiconductor device and manufacturing method thereof |
-
1998
- 1998-04-15 JP JP10521898A patent/JP3704947B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11297947A (en) | 1999-10-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4085459B2 (en) | Manufacturing method of three-dimensional device | |
US5010355A (en) | Ink jet printhead having ionic passivation of electrical circuitry | |
JP4126747B2 (en) | Manufacturing method of three-dimensional device | |
JP4853607B2 (en) | Thin film transistor manufacturing method | |
JP3704947B2 (en) | Method for manufacturing field effect transistor | |
US7381633B2 (en) | Method of making a patterned metal oxide film | |
US6864133B2 (en) | Device, method of manufacturing device, electro-optic device, and electronic equipment | |
JP2004006645A (en) | Method of manufacturing piezoelectric element, piezoelectric element, and liquid droplet jetting recording head | |
EP0494076B1 (en) | Monolithic integrated circuit chip for a thermal ink jet printhead | |
US20030030689A1 (en) | Method of forming film pattern, device for forming film pattern, conductive film wiring, electro-optical device, electronic device, and non-contact card medium | |
KR100457121B1 (en) | Ferroelectric memory device and method of manufacturing the same | |
US6705709B2 (en) | Piezoelectric thin film device, a master disc for manufacturing therefor, an ink-jet recording head, and manufacturing method therefor | |
US9653493B2 (en) | Bottom-gate and top-gate VTFTs on common structure | |
US7484280B2 (en) | Method for manufacturing a surface acoustic wave element having an interdigital transducer (IDT) electrode | |
CN107735865B (en) | Vertical and planar thin film transistors on a common substrate | |
KR101710862B1 (en) | Print compatible Designs and Layout Schemes for Printed Electronics | |
JP3622598B2 (en) | Method for manufacturing nonvolatile memory element | |
JP2002026282A (en) | Method of manufacturing simple matrix type memory element | |
US10276778B2 (en) | Crystal pattern forming method, piezoelectric film producing method, piezoelectric element producing method, and liquid discharging head producing method | |
JP3636349B2 (en) | Ferroelectric thin film forming method, semiconductor device, manufacturing method thereof, and inkjet coating mechanism | |
US20100212129A1 (en) | Method for manufacturing liquid ejecting head and method for manufacturing actuator device | |
JP3991537B2 (en) | Method for producing oxide thin film | |
CN100440437C (en) | Method for manufacturing thin film transistor, electro-optical device and electronic apparatus | |
US7190567B2 (en) | Capacitor and its manufacturing method, and semiconductor device | |
JP2009054618A (en) | Manufacturing method of piezoelectric element, manufacturing method of dielectric layer, and manufacturing method of actuator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040809 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040914 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041214 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050201 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050405 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050603 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050705 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050718 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080805 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090805 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090805 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100805 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110805 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120805 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |