JP3701782B2 - 符号発生装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、デジタル情報の秘密を保持して伝送あるいは蓄積を行うための暗号システムの秘匿を行う符号化装置と、秘匿されたデジタル情報を復元する復号化装置とに組付けられて使用されたり、受信側で送信側の良否を判断するための認証用のパスワードとして利用される符号信号を発生する符号発生装置に関するものである。
【０００２】
【従来の技術】
データの機密保持のためとか、認証用のパスワード発生の手段として、これまでにも様々な符号発生装置が提案されているが、ストリーム符号化方式では、鍵系列を発生する疑似ランダム系列発生器が不可欠であり、これにより発生される鍵系列は、▲１▼一部から全体が解明されないこと、すなわち難解性が高いこと、▲２▼長い周期を持つこと、▲３▼統計的にランダムであること、▲４▼容易に発生でき、実用性が高いこと、等が要求されている。
【０００３】
このストリーム符号化方式の疑似ランダム系列発生器として、従来最も一般的に使用されているものは、例えば特公昭５０−２２３６３号公報に開示されているｎ段の線形フィードバック・シフトレジスタである。
【０００４】
この線形フィードバック・シフトレジスタを利用した符号発生装置は、通信文を線形フィードバック・シフトレジスタから出力される鍵系列に従って符号変換を行い、これを信号として出力する。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記した従来技術にあっては、発生する系列に対する要求事項の内の▲２▼、▲３▼、▲４▼を満足することはできるのであるが、現在では、符号発生方式において最も要求度の高い要求事項の▲１▼を充分に満足しているとは言い難いと云う問題がある。
【０００６】
すなわち、ｎ段の線形フィードバック・シフトレジスタの場合、連続した２ｎビットのデータで、秘密のパラメータ（フィードバック係数および初期値）が解明され、全ての鍵系列が再現されてしまう（サイエンス社発行、基礎暗号学Ｉ、加藤正隆著、第１７９頁ないし第１８５頁参照）。
【０００７】
そこで、本発明は、上記した従来技術における問題点を解消すべく創案されたもので、ストリーム符号化方式等の鍵系列として疑似ランダム系列を利用する符号発生装置において、出力される鍵系列を完全な非線形とすることを技術的課題とし、もって疑似ランダム系列を利用する符号化方式における要求事項の▲２▼と▲３▼と▲４▼とを満足すると云う利点を維持したままで、要求事項の▲１▼を充分に満たすことを目的とする。
【０００８】
【課題を解決するための手段】
上記技術的課題を解決する本発明の内、請求項１記載の発明は、暗号システムの符号化および復号化や、認証用のパスワードとして利用される符号信号を発生する符号発生装置であって、擬似ランダム系列信号を出力する出力信号発生器と、出力信号発生器からの対応するビット数の擬似ランダム系列信号をロジックに従い同じビット数だけ非線形化して符号信号に変換する符号化回路とから成る回路であり、符号化回路を、擬似ランダム系列信号のｎビットに対し２ⁿ次で、各要素を２次元の方陣構造に配列して、擬似ランダム系列信号が行または列の位置を指定する信号として入力され、符号信号を出力する符号化表と、初期値信号又は符号化表から前回出力される符号信号であるフィードバック信号を一時的に記憶し、符号化時に記憶した信号を、列または行の位置を指定する信号として符号化表に出力する一時記憶部と、符号化表から符号信号が出力される毎に更新値信号を符号化表に入力し、符号信号として出力された符号化表の要素の値を、更新値信号に更新する値更新回路とから構成し、擬似ランダム系列信号と一時記憶部から出力される初期値信号又はフィードバック信号とにより指定された符号化表の要素の値を、符号信号として出力して擬似ランダム系列信号の符号信号への変換を行い、１回目の変換は、擬似ランダム系列信号と初期値信号とで行い、２回目以降の変換は、擬似ランダム系列信号とフィードバック信号とで行う構成としたものである。
【０００９】
この請求項１記載の発明にあっては、疑似ランダム系列の出力信号を、符号化回路の符号化表の行または列の位置を示す値（ポインタ）とし、初期値信号およびフィードバック信号を符号化表の列または行の位置を示す値（ポインタ）として、この出力信号と初期値信号またはフィートバック信号とにより指定された位置の符号化表の要素の値を符号信号として出力することにより、出力信号の符号信号への変換を行う。
【００１０】
符号化表は、ｎ個の数値（一般には、０〜ｎ−１）から成る集合の各数値の合計ｎ² 個をｎ行ｎ列の正方形の方陣にランダムに配列したものであるから、行または列の位置の値を示す出力信号と、要素の値である符号信号との関係は、完全な非線形となる。
【００１１】
また、符号表は方陣構造であるから、行の値と列の値が決まれば、この行と列の値に従った要素の値が必ず決定されるので、出力信号の符号信号への変換が正確にかつ簡単に行われることになる。
【００１２】
符号化表の符号信号に指定された要素の値は、出力信号の符号信号への符号化（変換）の毎に、入力する更新値信号の値に更新（変更）されるので、符号化表は、出力信号を符号信号に変換する毎に、その内容を変更することになり、このため傍受した出力信号または符号信号等から符号化表の内容を特定することは不可能である。
【００１３】
符号化表の列または行の位置を指定するフィードバック信号は、先行した前回の符号信号を使用するので、符号化表の列または行の位置を指定する値（信号）を簡便に得ることができ、これにより装置全体の構成が簡単なものとなる。
【００１４】
請求項２記載の発明は、請求項１記載の発明の出力信号発生器を、ｎ段のシフトレジスタにＭ系列フィードバック結合回路を組付けた、ｎ段の線形フィードバックシフトレジスタで構成したもので、従来からのストリーム符号化方式に最も一般的に利用されているｎ段の線形フィードバックシフトレジスタに対して、本発明を簡単に実施することが可能であることを示している。
【００１５】
請求項３記載の発明は、請求項１記載の発明の出力信号発生器の出力端子に、この出力信号発生器から出力される信号の中から、初期値信号と更新値信号とを振り分ける振り分け回路を接続したこと、を加えたもので、一つの出力信号発生器から、出力信号と初期値信号と更新値信号とを得ている。
【００１６】
請求項４記載の発明は、請求項１記載の発明に、符号化回路の一時記憶部と符号化表の間に、一時記憶部からの信号を、所定の符号化アルゴリズムである符号化関数により符号化して出力する符号化関数回路を挿入接続すること、を加えたものである。
【００１７】
請求項５記載の発明は、請求項１記載の発明に、符号化回路の符号化表の出力端子に、この符号化表からの信号を、所定の符号化アルゴリズムである符号化関数により符号化して出力する符号化関数回路を接続したこと、を加えたものである。
【００１８】
この請求項４および５記載の発明にあっては、符号化表を用いた変換に、既知の符号化関数による変換を加えるので、その分、変換が複雑化して解析が困難となる。
【００１９】
請求項６記載の発明は、請求項１記載の発明に、符号化表と値更新回路との組合せ回路を複数並列に設け、出力信号の入力に同期して、符号化表と値更新回路との複数の組合せ回路を、予め設定した順で切替え使用すること、を加えたもので、前後する符号信号が全く異なる符号化表で符号化されているので、符号信号から符号化のための鍵としての符号化表を特定することが殆ど不可能となる。
【００２０】
請求項７記載の発明は、請求項１記載の発明に、符号化回路を複数直列に接続すること、を加えたもので、出力される符号信号の多重の符号化が行われ、それだけ符号信号の解析が困難となる。
【００２１】
請求項８記載の発明は、請求項１記載の発明に、符号化回路を複数並列に接続し、複数の出力信号を、各符号化回路に予め設定した順の配列で分配する出力順列指定部と、各符号化回路から出力される各符号信号を、予め設定した順と同じ配列で並べて出力する符号順列指定部とを設けたこと、を加えたもので、請求項６記載の発明の作用に加えて、順に送出される符号信号の前後関係と、信号の内容の前後関係とが必ずしも一致せず、符号信号の前後関係を手掛かりとした解析は不可能となる。
【００２２】
請求項９記載の発明は、請求項７記載の発明において、符号化表のフィードバック信号を、自己の符号化表から前回出力される符号信号としたものである。
【００２３】
請求項１０記載の発明は、請求項８記載の発明において、符号化表のフィードバック信号を、別の符号化表からの先行した符号信号としたものである。
【００２４】
請求項９記載の発明は、請求項１０記載の発明に比べて、全体構成を簡潔なものとすることができるが、請求項１０記載の発明は、個々の符号信号の相互関係を複雑化することが可能となる。
【００２５】
請求項１１記載の発明は、請求項１記載の発明に、複数の符号化回路を直列接続した直列回路を複数並列に接続し、複数の出力信号を、符号化回路の直列回路に予め設定した順の配列で分配する出力順列指定部と、符号化回路の直列回路から出力される各符号信号を、予め設定した順と同じ配列で並べて出力する符号順列指定部とを設けたこと、を加えたものである。
【００２６】
請求項１２記載の発明は、請求項１１記載の発明において、直列接続された各符号化回路の符号化表のフィードバック信号を、自己からの先行した符号信号としたものである。
【００２７】
請求項１３記載の発明は、請求項１１記載の発明において、直列接続された各符号化回路の符号化表のフィードバック信号を、別の符号化回路の直列回路における対応する符号化回路の符号化表からの先行した符号信号としたものである。
【００２８】
請求項１１記載の発明は、請求項７記載の発明と請求項８記載の発明を組合せたもので、両者の作用を一緒に営むことになり、この際、請求項１２記載の発明を採用するか、請求項１３記載の発明を採用するかにより、請求項９記載の発明または請求項１０記載の発明と同じ作用を発揮することになる。
【００２９】
【発明の実施の形態】
以下、本発明の実施例を、図１ないし図１１を参照しながら説明する。
なお、以下の説明においては、説明の便宜上、出力信号Ｐ_i のビット数ｎを２とし、これにより次数２ⁿ は“２² ＝４”となるので、４次の符号化表を用いた場合を例に説明するが、４次では行列の数が４行４列であるから、行と列のポインタの値は０〜３となり、出力信号Ｐ_i 、符号信号Ｃ_i 、初期値信号Ｖ、フィードバック信号Ｆおよび更新値信号Ｓのそれぞれのデータは２ビットづつ変換されるが、このデータの変換されるビット単位は、使用される符号化表の次数に従って決定されることになる。
【００３０】
図１は、本発明の最も基本的な構成を示す実施例で、出力信号発生器１は、ｎ段のシフトレジスタ２にＭ系列フィードバック結合回路３を組付けて、従来周知の線形フィードバック・シフトレジスタに構成されており、符号化回路７は、４次の方陣であることから、入力データを２ビット単位で処理する符号化表８と、初期値発生器４から入力される予め設定された初期値信号Ｖおよび前回の符号信号Ｃ_i-1 であるフィードバック信号Ｆを一時的に記憶して、符号化表８に列指定信号として出力する一時記憶部９と、出力信号Ｐ_i の符号信号Ｃ_i への変換の度に、符号化表８の指定された要素の値を、更新値発生器５から入力された更新値信号Ｓの値に更新する値更新回路１０とから構成されている。
【００３１】
出力信号発生器１からの出力信号（擬似ランダム系列信号）Ｐ_ｉは、符号化回路７に、符号化表８の行位置指定信号として入力され、符号化表８の、出力信号Ｐ_ｉで指定された行と一時記憶部９からの列指定信号で指定された列とに位置する要素の値が符号信号Ｃ_ｉとして出力され、この出力信号Ｐ_ｉの符号信号Ｃ_ｉへの変換完了後、直ちに符号信号Ｃ_ｉとなった符号化表８の要素の値が更新値信号Ｓの値に更新される。
【００３２】
図２（ａ）は、符号化表８の一例を示すもので、図３の符号化手順の一例を示す手順を経ることにより図２（ｂ）に示すように更新されることを示している。
【００３３】
すなわち、１回目の変換で出力信号Ｐ_i の値（入力値）が３であるから、符号化表８の４行が指定され、初期値信号Ｖの値（帰還値）が３であるから、符号化表８の４列が指定されるので、符号化表８の４行４列の要素の値である３が符号信号Ｃ_i の値（出力値）となって出力され、この符号化表８の４行４列の要素の値は、更新値信号Ｓの値（更新値）０に更新される。
【００３４】
次いで、２回目の変換では、入力値が１、帰還値が３であるので、出力値は２となり、符号化表８の２行４列の要素の値が１に更新され、３回目の変換では、入力値が２、帰還値が２であるので、出力値は３となり、符号化表８の３行３列の要素の値が２に更新され、そして４回目の変換では、入力値が０、帰還値が３であるので、出力値は０となり、符号化表８の１行４列の要素の値が３に更新される結果、図２（ａ）の符号化表８は、この４回の変換により、図２（ｂ）に示す内容に更新される。
【００３５】
図４は、出力信号発生器１を、出力信号Ｐ_i だけではなく、初期値信号Ｖおよび更新値信号Ｓの発生源として機能させるべく構成したもので、出力信号発生器１の出力端子に、この出力信号発生器１から出力される信号を、予め設定された手順で、出力信号Ｐ_i と初期値信号Ｖと更新値信号Ｓとに振り分ける振り分け回路６を設けて構成されており、専用の初期値発生器４および更新値発生器５を設ける必要が無い分、構成の簡略化が得られる。
【００３６】
図５は、初期値信号Ｖおよびフィードバック信号Ｆ、すなわち一時記憶部９からの出力される信号を、所定の符号化アルゴリズムである符号化関数で符号化する符号化関数回路１１を介して符号化表８に入力する実施例を示すものである。
【００３７】
図６は、符号化表８から出力される信号を、所定の符号化アルゴリズムである符号化関数で符号化する符号化関数回路１１を、符号化表８の出力端に設けた実施例を示すもので、出力信号Ｐ_i は、符号化表８で変換された後、さらに符号化関数回路１１で符号化されて符号信号Ｃ_i となる。
【００３８】
図７は、符号化表８と値更新回路１０との組合せを複数並列に設け、出力信号Ｐ_i の入力に同期して、使用する符号化表８と値更新回路１０との組合せを予め設定した順で切替える符号化表指定部１２を設けたもので、図示実施例の場合、符号化表指定部１２は、一時記憶部９の出力端に設けられており、一時記憶部９からの信号が入力される符号化表８を指定することにより、使用する符号化表８と値更新回路１０の組合せを切替え選択する。
【００３９】
この図７の方式にあっては、使用される符号化表８が符号化の度に切替えられるので、符号化のための鍵の数が増大すると共に、隣接する符号化信号Ｃ_i 間が符号化表８に関して無関係となり、その分、秘匿性が増大する。
【００４０】
図８は、複数（図示実施例では、二つ）の符号化回路７ _１ および７ _２ を直列に接続したもので、各符号化回路７ _１ 、７ _２ には、別々に異なる初期値信号Ｖおよび更新値信号Ｓが与えられ、後段の符号化回路７ _２ は、前段の符号化回路７ _１ で出力信号Ｐ_ｉから符号化された準符号信号ｃ_ｉをさらに符号信号Ｃ_ｉに符号化することになるので、最終的に得られた符号信号Ｃ_ｉは二重符号化信号となる。
【００４１】
図９は、二つの符号化回路７ _１ および７ _２ を並列に接続し、順に入力した出力信号Ｐ_ｉを出力順列指定部１３に記憶してから、予め設定した順の配列に従って二つの符号化回路７ _１ 、７ _２ に分配し、二つの符号化回路７ _１ 、７ _２ で符号化された符号信号Ｃ _ｉ１ 、Ｃ _ｉ２ を符号順列指定部１４に記憶してから、予め設定した順に配列して送出する。
【００４２】
この図９の方式にあっては、符号化表８を複数並列に設けた実施例が発揮する効果に加えて、順に送出される符号信号Ｃ_i は、その現実の前後関係と内容の前後関係とが一致せず、これにより符号信号Ｃ_i の系列の前後の相互の影響を無くすことができる。
【００４３】
図１０は、図８に示した実施例と図９に示した実施例とを組合せたもので、二つの符号化回路７ _１ および７ _３ からなる一つの直列回路と、二つの符号化回路７ _２ および７ _４ からなるもう一つの直列回路とを並列に接続して構成し、図９に示した実施例と同様に、出力順列指定部１３および符号順列指定部１４が設けられている。
【００４４】
図１１は、二つ以上（実施例は三つ）の符号化回路７を直並列に接続し、これに出力順列指定部１３および符号順列指定部１４を設けて構成している。
【００４５】
なお、この図１０および図１１の図示実施例では、各符号化回路７の内部構造の図示は省略しているが、符号化回路７の内部構成としては、図１および図４図示のものは当然として、図５、図６、図７図示のものを利用することが可能であり、このことは図８および図９図示実施例も同様である。
【００４６】
この図９、図１０そして図１１に示した実施例において、各符号化回路７におけるフィードバック信号Ｆとして、自己からの先行する符号信号Ｃ_i-1 をそのまま使用しても良いが、図示実施例のように、別の符号化回路７からの先行する符号信号Ｃ_i-1 を使用することも可能で、この場合、出力される符号信号Ｃ_i の見かけ上のブロックの長さが、並列接続された符号化回路７の数と同数倍となるので、その分、解析が困難となる。
【００４７】
【発明の効果】
本発明は、上記した構成となっているので、以下に示す効果を奏する。
疑似ランダム系列の出力信号を、値を二次元の方陣構造に配列した符号化表により非線形化して符号信号に変換するので、疑似ランダム系列信号の▲２▼長い周期を持つこと、▲３▼統計的にランダムであること、▲４▼容易に発生でき、実用性が高いこと、と云う優れた特性をそのまま維持して、系列の一部から全体が解明されない、すなわち難解性を充分に高めることができ、もって符号発生装置として、きわめて優れた特性を発揮するものである。
【００４８】
出力信号の符号信号への変換を非線形で達成する符号化表の内容を、出力信号の符号信号への変換の度に更新するので、解析を目的として、符号化表の内容を特定することが不可能となると共に、符号化表の内容を特定すること自体が無意味となり、もって符号信号の難解性はきわめて高いものとなる。
【００４９】
符号化回路は、フィードバック符号化方式で構成されているので、その構成が簡単であり、この符号化回路を従来から一般的に使用されている構成の簡単な疑似ランダム系列発生手段に組合せるので、全体構成の充分な簡単化を得ることができる。
【００５０】
請求項２記載の発明にあっては、出力信号発生器を、従来から最も一般的に使用されているｎ段の線形フィードバック・シフトレジスタとしたので、その全体構成をきわめて簡単なものとすることができ、もって既存の符号発生手段に対して容易に実施することができると共に、この実施を安価に達成できる。
【００５１】
請求項３記載の発明にあっては、一つの出力信号発生器から、出力信号と初期値信号と更新値信号とを得ることができるので、全体構成のハード面での簡単化をより効果的に達成できる。
【００５２】
請求項４および５記載の発明にあっては、符号化表による非線形の変換に加えて、既知の符号化関数による変換が加わるので、その分、符号信号への変換が複雑化し、解析が困難となる。
【００５３】
請求項６記載の発明にあっては、出力信号のブロック毎の符号信号への変換の度に、異なる符号化表を使用するので、符号化のための鍵の数が増大し、かつ隣接する符号信号間が無関係となり、もって符号化表の内容の特定が不可能となって、秘匿性が増大する。
【００５４】
請求項７記載の発明にあっては、出力信号の符号信号への変換を、直列接続された符号化回路の数だけ変換を繰り返して達成するので、得られる符号信号は多重符号化信号となり、それだけ解析が困難となる。
【００５５】
請求項８記載の発明にあっては、請求項６記載の発明における効果に加えて、順に送出される符号信号を、現実の前後関係と内容の前後関係とが一致しないものとすることができ、もって符号信号の系列の前後の相互の影響を無くすことができる。
【００５６】
請求項１１記載の発明にあっては、請求項７および８記載の発明における効果のそれぞれを加えた効果を得ることができる。
【００５７】
請求項９および１２記載の発明にあっては、フィードバック信号回路部分の構成を簡単なものとすることができる。
【００５８】
請求項１０および１３記載の発明にあっては、出力される符号信号の見かけ上のブロック長が、並列接続された符号化回路の数と同数倍となるので、符号信号の解明がより困難となる。
【図面の簡単な説明】
【図１】本発明の最も基本的な構成を示す、ブロック回路図。
【図２】符号化表の構造例を示すもので、図２（ａ）は更新前の構造を、図２（ｂ）は更新後の構造を示す構造例図。
【図３】図２に示した符号化表の更新動作例を示す、手順表を示す図。
【図４】本発明の、出力信号発生器の出力端に振り分け回路を設けた実施例を示す図。
【図５】本発明の、一時記憶部の出力端に符号化関数回路を設けた実施例を示す図。
【図６】本発明の、符号化表の出力端に符号化関数回路を設けた実施例を示す図。
【図７】本発明の、符号化表を複数並列に設けた実施例を示す図。
【図８】本発明の、複数の符号化回路を直列接続した実施例を示す図。
【図９】本発明の、複数の符号化回路を並列接続した実施例を示す図。
【図１０】本発明の、複数の符号化回路を直並列に接続した実施例を示す図。
【図１１】本発明の、多数の符号化回路を複数に直並列接続した実施例を示す図。
【符号の説明】
１ ； 出力信号発生器
２ ； シフトレジスタ
３ ； フィードバック結合回路
４ ； 初期値発生器
５ ； 更新値発生器
６ ； 振り分け回路
７ ； 符号化回路
８ ； 符号化表
９ ； 一時記憶部
１０； 値更新回路
１１； 符号化関数回路
１２； 符号化表指定部
１３； 出力順列指定部
１４； 符号順列指定部
Ｐ_i ； 出力信号
Ｃ_i ； 符号信号
ｃ_i ； 準符号信号
Ｖ ； 初期値信号
Ｓ ； 更新値信号
Ｆ ； フィードバック信号

Claims (13)

1. 暗号システムの符号化および復号化や、認証用のパスワードとして利用される符号信号を発生する符号発生装置であって、擬似ランダム系列信号を出力する出力信号発生器と、前記出力信号発生器からの対応するビット数の前記擬似ランダム系列信号をロジックに従い同じビット数だけ非線形化して符号信号に変換する符号化回路とから成り、
   前記符号化回路を、
   前記擬似ランダム系列信号のｎビットに対し２ⁿ次で、各要素を２次元の方陣構造に配列して、前記擬似ランダム系列信号が行または列の位置を指定する信号として入力され、前記符号信号を出力する符号化表と、
   初期値信号又は前記符号化表から前回出力される符号信号であるフィードバック信号を一時的に記憶し、符号化時に該記憶した信号を、列または行の位置を指定する信号として前記符号化表に出力する一時記憶部と、
   前記符号化表から前記符号信号が出力される毎に更新値信号を前記符号化表に入力し、前記符号信号として出力された前記符号化表の要素の値を、該更新値信号に更新する値更新回路とから構成し、
   前記擬似ランダム系列信号と前記一時記憶部から出力される前記初期値信号又は前記フィードバック信号とにより指定された前記符号化表の要素の値を、前記符号信号として出力して前記擬似ランダム系列信号の符号信号への変換を行い、１回目の変換は、前記擬似ランダム系列信号と前記初期値信号とで行い、２回目以降の変換は、前記擬似ランダム系列信号と前記フィードバック信号とで行うことを特徴とする符号発生装置。
2. 前記出力信号発生器を、ｎ段のシフトレジスタにＭ系列フィードバック結合回路を組付けた、ｎ段の線形フィードバックシフトレジスタで構成したことを特徴とする請求項１記載の符号発生装置。
3. 前記出力信号発生器の出力端子に、該出力信号発生器から出力される前記擬似ランダム系列信号を、前記符号化表へ行または列の位置を指定する信号として入力すると共に、前記初期値信号と前記更新値信号としてそれぞれ振り分けて前記符号化回路へ入力する振り分け回路を接続したことを特徴とする請求項１または２記載の符号発生装置。
4. 前記一時記憶部と前記符号化表の間に、前記一時記憶部からの信号を、所定の符号化アルゴリズムである符号化関数により符号化して前記符号化表に列又は行を指定する信号として出力する符号化関数回路を挿入接続したことを特徴とする請求項１乃至３のうちいずれか一項記載の符号発生装置。
5. 前記符号化表の出力端子に、該符号化表から出力される信号を所定の符号化アルゴリズムである符号化関数により符号化して出力する符号化関数回路を接続し、該符号化関数回路から前記フィードバック信号と前記符号信号を出力することを特徴とする請求項１乃至３のうちいずれか一項記載の符号発生装置。
6. 前記符号化回路は、前記符号化表と前記値更新回路との組合せ回路が複数設けられ、該複数の組合せ回路を前記出力信号発生器から出力される信号に同期して、予め設定された順で切替える符号化表指定部を更に有することを特徴とする請求項１乃至５のうちいずれか一項記載の符号発生装置。
7. 前記符号化回路は、複数直列に接続されていることを特徴とする請求項６記載の符号発生装置。
8. 前記符号化回路を複数並列に設けると共に、前記擬似ランダム系列信号を、並列に設けられた該複数の符号化回路に予め設定した順の配列で分配して入力する出力順列指定部と、並列に設けられた該複数の符号化回路から出力される各符号信号を、前記予め設定した順と同じ配列で並べて最終的な符号信号として出力する符号順列指定部とを設けたことを特徴とする請求項１乃至６のうちいずれか一項記載の符号発生装置。
9. 前記複数の符号化回路は、各符号化回路内の前記符号化表のフィードバック信号を、自己の符号化表から前回出力される符号信号としたことを特徴とする請求項７記載の符号発生装置。
10. 前記複数の符号化回路は、各符号化回路内の前記符号化表のフィードバック信号を、別の符号化回路内の前記符号化表から前回出力される符号信号としたことを特徴とする請求項８記載の符号発生装置。
11. 前記符号化回路を複数直列接続した直列回路を複数並列に設けると共に、前記擬似ランダム系列信号を複数の前記直列回路の各初段の符号化回路に予め設定した順の配列で分配して入力する出力順列指定部と、複数の前記直列回路の各最終段の符号化回路からそれぞれ出力される各符号信号を、前記予め設定した順と同じ配列で並べて最終的な符号信号として出力する符号順列指定部とを設けたことを特徴とする請求項１乃至６のうちいずれか一項記載の符号発生装置。
12. 直列に接続された複数の前記符号化回路の直列回路が複数並列に接続された回路を構成する各符号化回路内の前記符号化表は、自己の符号化表から前回出力される符号信号を前記フィードバック信号として入力されることを特徴とする請求項１１記載の符号発生装置。
13. 直列に接続された複数の前記符号化回路の直列回路が複数並列に接続された回路を構成する各符号化回路内の前記符号化表は、前記直列回路内におけるその符号化回路の接続順番と同じ接続順番の他の直列回路内の符号化回路の符号化表から前回出力される符号信号を前記フィードバック信号として入力されることを特徴とする請求項１１記載の符号発生装置。

Images