JPH10326076A

JPH10326076A - 符号変換方式

Info

Publication number: JPH10326076A
Application number: JP7536198A
Authority: JP
Inventors: Toru Ito; 徹伊東
Original assignee: NIKO DENSHI KK
Current assignee: NIKO DENSHI KK
Priority date: 1997-03-28
Filing date: 1998-03-24
Publication date: 1998-12-08

Abstract

(57)【要約】【課題】情報秘匿システムの一つのブロック型の符号
変換方式における難解度を充分に高め、秘匿能力の高い
ブロック型の符号変換方式を提供する。【解決手段】情報秘匿システムの一つである、単位ブ
ロック毎に変換を行うブロック型の符号変換方式におい
て、演算部４における演算信号Ｅの合成、またはおよび
合成部５における出力信号Ｓの合成を、ラテン方陣Ｌを
換字表として使用した換字変換により行い、符号変換の
非線形性を確保したまま、換字表の設定と変更とを簡単
で容易なものとし、得られた符号信号の実質的な秘匿性
すなわち難解性を飛躍的に増大させる。

Description

【発明の詳細な説明】

【０００１】

【発明が属する技術分野】本発明は、暗号通信、パスワ
ードの符号化、認証コードの作成等に利用されるデジタ
ル情報化された平文の内容の秘密を保持して伝送あるい
は保存することを目的とする情報秘匿システムの一つで
ある、ブロック型の符号変換方式に関するものである。

【０００２】

【従来の技術】デジタル情報化された平文であるデータ
の機密保持のための情報秘匿システムの符号変換方式と
して、これまで種々の符号変換方式が提案されている
が、周知のＤＥＳ暗号で代表されるブロック型の符号変
換方式においては、６４ビットの情報を一つのブロッ
ク、すなわち単位ブロックとして符号化を行うが、一度
の符号化においては、単位ブロックを半分の３２ビット
に分割し、関数による変換と合成とを交互に１６回繰り
返すことで符号化を行っている。

【０００３】すなわち、単位ブロックを入力信号と変換
信号とに二等分し、変換信号を暗号関数と鍵信号とによ
り演算信号に変換し、この演算信号と入力信号とを排他
的論理和である半加算（モデュロ２の加算）により合成
して出力信号に変換し、前回の出力信号を変換信号に、
また変換信号を入力信号に反転して次の変換を行い、こ
れを繰り返し、最後に出力信号と変換信号とを合わせて
平文の符号化を行っていた。

【０００４】

【発明が解決しようとする課題】しかしながら、上記し
た従来技術にあっては、変換信号から変換された演算信
号と入力信号との合成を、入力信号と演算信号とを、１
ビット毎に半加算して合成して出力信号に変換している
ので、入力信号と演算信号と出力信号の内の二つが分か
ると、必然的に残りの一つを求めることができるので、
解読を企てる者に何らかのヒントを与えることになると
云う問題があった。

【０００５】また、変換信号を演算信号に換字変換する
符号化関数は、アルゴリズムが固定のため、鍵信号の変
更のみ変換が可能となり、違う鍵信号を使わない限り、
同一の変換を行ったデータが連続して大量に発生し、解
読を企てる者に解読の糸口を与える恐れが生じると云う
問題があった。

【０００６】そこで、本発明は、上記した従来技術にお
ける問題点を解消すべく創案されたもので、情報秘匿シ
ステムの一つのブロック型の符号変換方式における難解
度を充分に高めることを技術的課題とし、もって秘匿能
力の高いブロック型の符号変換方式を提供することを目
的とする。

【０００７】

【課題を解決するための手段】上記技術的課題を解決す
る本発明の内、請求項１記載の発明の手段は、デジタル
情報化された平文の内容の秘密を保持して伝送あるいは
保存することを目的とする情報秘匿システムの一つであ
る、所定ビット数の平文信号および符号信号を単位ブロ
ックとし、この単位ブロックをビット数で入力信号と変
換信号とに二等分し、入力信号を、変換信号から変換さ
れた演算信号と合成して出力信号に変換し、この出力信
号と変換信号とを合わせて平文信号と符号信号との一方
から他方への変換を達成する、単位ブロック毎を一回の
ラウンドで変換を行うブロック型符号変換方式であるこ
と、変換信号を演算信号に変換する演算部と、入力信号
を演算信号と合成して出力信号に変換する合成部の少な
くとも一方の変換を、変換表としてのラテン方陣を用い
て行うこと、にある。

【０００８】出力信号および演算信号を式で表すと、合
成部にラテン方陣を使用した場合は（図２参照）、出力信号；Ｓ_i＝Ｌ（Ｍ_i-1，ｆ（Ｎ_i-1，Ｋ_i））演算信号；Ｅ_i＝ｆ（Ｎ_i-1，Ｋ_i）となり、演算部にラテン方陣を使用した場合は（図３参
照）、出力信号；Ｓ_i＝ｘｏｒ（Ｍ_i-1，Ｌ（Ｎ_i-1，
Ｋ_i））演算信号；Ｅ_i＝Ｌ（Ｎ_i-1，Ｋ_i）となり、演算部と合成部の両方にラテン方陣を使用した
場合は（図１参照）出力信号；Ｓ_i＝Ｌ（Ｍ_i-1，Ｌ（Ｎ_i-1，Ｋ_i））演算信号；Ｅ_i＝Ｌ（Ｎ_i-1，Ｋ_i）となる。

【０００９】ただし、Ｓは出力信号（信号番号ｉ＝１，
２，・・・）、Ｅは演算信号（信号番号ｉ＝１，２，・
・・）で、Ｍは入力信号（信号番号ｉ＝１，２，・・
・）、Ｎは変換信号（信号番号ｉ＝１，２，・・・）で
あり、Ｌは混合またはおよび合成に用いるラテン方陣で
あり、ｆは符号化関数であり、Ｋは鍵信号（信号番号ｉ
＝１，２，・・・）であり、ｘｏｒは二つの入力信号の
ビットブロックのビット毎の半加算（モデュロ２）を行
い、一つの出力信号のビットブロックとすることを意味
する。

【００１０】ラテン方陣Ｌに入力される入力信号Ｍ、変
換信号Ｎ、鍵信号Ｋ、演算信号Ｅの各信号の値は、それ
ぞれラテン方陣Ｌの行の位置を示す値（ポインタ）、列
の位置を示す値（ポインタ）、またはラテン方陣Ｌの要
素の値であり、ラテン方陣Ｌからの出力信号である出力
信号Ｓまたは演算信号Ｅは、入力信号Ｍと演算信号Ｅ
が、または変換信号Ｎと鍵信号Ｋが対応しなかった行と
列と要素の内の残りの値であるから、入力信号Ｍと演算
信号Ｅの値または変換信号Ｎと鍵信号Ｋの値が、それぞ
れラテン方陣Ｌの行と列の位置を示す値である場合に
は、出力信号Ｓまたは演算信号Ｅは、行ポインタと列ポ
インタの示したラテン方陣Ｌの要素の値となる。

【００１１】復号化のラテン方陣Ｌは、符号化のラテン
方陣Ｌの行または列に関して可逆となる逆関数のラテン
方陣とした場合、入力信号Ｍを行ポインタとすると、符
号化のラテン方陣Ｌは行に関する逆関数であり、また復
号化のラテン方陣Ｌを、符号化のラテン方陣Ｌと同じも
のとした場合、符号化のラテン方陣Ｌの要素の値から行
または列のポインタの値を求める逆変換を行う逆関数で
ある。

【００１２】ラテン方陣は、ｎ個の数値（０〜ｎ−１）
から成る集合の各数値をｎ個づつ取って合計ｎ²個をｎ
行ｎ列の正方形に配列し、各行、各列においてｎ個の各
数値が１度づつ現れるものであるから、第１行および第
１列が共に与えられた基準の順列である既約形（標準
形）のものの個数をＬ_nで表すと、ｎ＝１〜９の時の標
準形の個数は、順次１、１、１、４、５６、９４０８、
１６９４２０８０、５３５２８１４０１８５６、３７７
５９７５７０９６４２５８８１６（ｎ次のものの総数は
ｎ！・（ｎ−１）！・Ｌ_n）となり、この値が各次数の
設定可能なラテン方陣の数となる（岩波書店発行、数学
辞典第３版、Ｐ１２５０参照）。

【００１３】ラテン方陣Ｌを、入力信号Ｍと演算信号Ｅ
との合成に用いて出力信号Ｓへの変換、またはおよび変
換信号Ｎと鍵信号Ｋとの合成に用いて演算信号Ｅへの変
換を行うことにより、複数ビット単位で変換が行われて
非線形となり、また行の値、列の値、要素の値のいずれ
か二つが決まれば残りの一つが決定されるので、変換が
正確にかつ簡単に行われ、そして使用されているラテン
方陣Ｌそのものを知らない限り、行、列、要素の内の二
つの値が分かっても、この二つの値から残りの値を知る
ことができず、さらに使用するラテン方陣Ｌを設定変更
することがきわめて簡単である。

【００１４】請求項２記載の発明（図２参照）は、請求
項１記載の発明において、演算部４においては、予め設
定した符号化関数ｆと鍵信号Ｋとにより、変換信号Ｎの
演算信号Ｅへの変換を行い、合成部５においては、予め
設定したラテン方陣Ｌを用いて、入力信号Ｍの演算信号
Ｅとの合成による出力信号Ｓへの変換を行うようにした
ものである。

【００１５】請求項２記載の発明にあっては、合成部５
において、従来の半加算回路部＋に代えてラテン方陣Ｌ
を用いて、入力信号Ｍと演算信号Ｅとの合成による出力
信号Ｓへの変換を行うので、この変換が完全な非線形と
なり、演算部４における演算信号Ｅの符号化関数ｆによ
る非線形な変換と合わさって、出力信号Ｓの難解度が高
められる。

【００１６】請求項３記載の発明（図３参照）は、請求
項１記載の発明において、演算部４においては、予め設
定したラテン方陣Ｌと鍵信号Ｋとにより、変換信号Ｎの
演算信号Ｅへの変換を行い、合成部５においては、予め
設けた半加算回路部＋を用いて、入力信号Ｍの演算信号
Ｅとの合成による出力信号Ｓへの変換を行うようにした
ものである。

【００１７】請求項３記載の発明にあっては、演算部４
において、換字表である符号化関数ｆに代えてラテン方
陣Ｌを用いて、変換信号Ｎと鍵信号Ｋとの合成による演
算信号Ｅへの変換を行うので、換字表であるラテン方陣
Ｌの設定および変更が容易となると共に、換字表の取扱
いが簡単となる。

【００１８】請求項４記載の発明（図５参照）は、請求
項１記載の発明の構成のうち、演算部４と合成部５との
少なくとも一方に設けたラテン方陣Ｌを、入力信号Ｍ、
変換信号Ｎ、演算信号Ｅそして鍵信号Ｋのビット数を分
割して、その分割したビット数に対応する次数で分割し
た数に対応する個数と等しくなる複数の分割ラテン方陣
Ｌ’の組合せで構成したものである。

【００１９】この請求項４記載の発明にあっては、演算
部４またはおよび合成部５のラテン方陣Ｌに対する入力
のビット数、すなわち入力信号Ｍ、変換信号Ｎ、演算信
号Ｅそして鍵信号Ｋのビット数をｄとすると、合成に使
用されるラテン方陣Ｌの次数は２^dとなるが、これを一
つのラテン方陣で構成してあまり大きくなると、実施が
困難となると共に設定が面倒となる。

【００２０】そこで、ラテン方陣Ｌを、合計ビット数が
ｄとなる、複数のビットブロックに分割し、並列接続さ
れた複数の分割ラテン方陣Ｌ’で構成し、個々の分割ラ
テン方陣Ｌ’の次数を小さくすることにより、合成に使
用されるラテン方陣Ｌの構成を簡単化し、実施および設
定が容易となる。

【００２１】請求項５記載の発明（図７参照）は、請求
項１記載の発明の構成に、演算部４と合成部５との少な
くとも一方に、同じ次数の複数の異なるラテン方陣Ｌを
並列に設け、平文の符号変換の毎に、複数のラテン方陣
Ｌを切替え使用すること、を加えたものである。

【００２２】請求項５記載の発明にあっては、演算部４
と合成部５との少なくとも一方に並列に設けた、複数の
異なるラテン方陣Ｌを、平文の符号変換の毎に切替え使
用するので、複数の符号化文から使用したラテン方陣Ｌ
の構成を推定することが不可能となり、その分、難解度
が高められる。

【００２３】請求項６記載の発明（図７参照）は、請求
項１記載の発明の構成に、演算部４と合成部５との少な
くとも一方に、同じ次数の複数の異なるラテン方陣Ｌを
並列に設け、外部からの指定信号Ｔあるいは鍵信号Ｋに
より、複数のラテン方陣Ｌの中から使用する一つを指定
すること、を加えたものである。

【００２４】請求項６記載の発明にあっては、演算部４
と合成部５との少なくとも一方に並列に設けた、複数の
異なるラテン方陣Ｌを、指定信号Ｔあるいは鍵信号Ｋに
より切替え使用するので、請求項５記載の発明の場合と
同様に、符号化文から使用したラテン方陣Ｌの構成を推
定することが不可能となり、高い難解度を得ることがで
きる。

【００２５】請求項７記載の発明（図８参照）は、請求
項１記載の発明の構成に、ラテン方陣Ｌを利用した入力
信号Ｍの出力信号Ｓへの変換処理を直列に複数回のラウ
ンドで行うものとし、この変換処理の前段と後段との間
で、前段の出力信号Ｓを変換信号Ｎに、また前段の変換
信号Ｎを入力信号Ｍに反転する反転処理を施すこと、を
加えたものである。

【００２６】請求項７記載の発明にあっては、前段の変
換処理からの一方の出力である変換信号Ｎを、後段の変
換処理の入力信号Ｍとして入力し、前段の変換処理から
の他方の出力である出力信号Ｓを、後段の変換処理の変
換信号Ｎとして入力することになるので、二つの変換処
理後の入力信号Ｎと変換信号Ｍの両信号は、必ずラテン
方陣Ｌによる変換を受けたものとなり、これにより得ら
れる符号信号Ｃの難解度はきわめて高いものとなる。

【００２７】

【発明の実施の形態】以下、本発明の実施例を、図１な
いし図８を参照しながら説明する。図１ないし図３は、
本発明の最も基本的な構成を示す実施例で、変換部１
は、入力信号Ｍを入力する入力信号入力部２と、変換信
号Ｎを入力する変換信号入力部３と、入力された変換信
号Ｎと鍵信号Ｋとを合成して演算信号Ｅを出力する演算
部４と、入力された入力信号Ｍと演算信号Ｅとを合成し
て出力信号Ｓを出力する合成部５とから構成されてい
る。

【００２８】図１は、演算部４と合成部５の両方をラテ
ン方陣Ｌで構成した場合、図２は、演算部４を符号化関
数ｆで構成し、合成部５をラテン方陣Ｌで構成した場
合、そして図３は、演算部４をラテン方陣Ｌで構成し、
合成部５を半加算回路部＋で構成して場合をそれぞれ示
している。

【００２９】演算部４におけるラテン方陣Ｌによる変換
信号Ｎと鍵信号Ｋとからの演算信号Ｅの合成、またはお
よび合成部５におけるラテン方陣Ｌによる入力信号Ｍと
演算信号Ｅとからの出力信号Ｓの合成は、変換信号Ｎ、
鍵信号Ｋ、入力信号Ｍそして演算信号Ｅのビット数が２
ビットであるとすると、使用されるラテン方陣Ｌは、図
４の（ａ）に例示したように、４次のものとなり、ラテ
ン方陣Ｌに対して、変換信号Ｎまたは入力信号Ｍを行ポ
インタとして入力させ、鍵信号Ｋまたは演算信号Ｅを列
ポインタとして入力させた場合には、この行ポインタと
列ポインタとにより要素の位置を指定し、この要素の値
を演算信号Ｅまたは出力信号Ｓとすることにより達成さ
れる。

【００３０】図５は、ビット数の大きい入力信号Ｍおよ
び演算信号Ｅに対して、ラテン方陣Ｌを次数の小さい複
数の異なる分割ラテン方陣Ｌ’で構成して対応させた例
を示すもので、図６に示すように、４ビットの入力信号
Ｍおよび演算信号Ｅに対し、４次の異なる分割ラテン方
陣Ｌ’を二つ並列に設け、入力信号Ｍおよび演算信号Ｅ
を２ビットづつに分割して、それぞれを二つの分割ラテ
ン方陣Ｌ’に振り分けて入力させ、両分割ラテン方陣
Ｌ’から得られた二つの２ビットの信号を合わせて４ビ
ットの出力信号Ｓを得る。

【００３１】なお、ラテン方陣Ｌを構成する分割ラテン
方陣Ｌ’は、その合計次数が、入力信号Ｍおよび演算信
号Ｅのビット数に対応した次数と等しくなれば良いので
あって、例えば、入力信号Ｍおよび演算信号Ｅのビット
数が３２である場合、４ビット（１６次）の分割ラテン
方陣Ｌ’を８表設けてラテン方陣Ｌを構成しても良い
し、５ビット（３２次）の４表の分割ラテン方陣Ｌ’
と、３ビット（８次）の４表の分割ラテン方陣Ｌ’とで
ラテン方陣Ｌを構成しても良く、かつ同一次数の分割ラ
テン方陣Ｌ’を異なる値にしなければならないと云うこ
とはなく、同じ値であっても差し支えない。

【００３２】また、図５は、演算部４を符号化関数ｆで
構成し、合成部４をラテン方陣Ｌで構成した場合を示し
たが、演算部４をラテン方陣Ｌで構成し、合成部５を半
加算回路部＋で構成した場合、および演算部４と合成部
５の両方をラテン方陣Ｌで構成した場合も、入力される
信号のビット数に対するラテン方陣Ｌの次数の関係は全
く同じである。

【００３３】図７は、合成部５に、並列に接続された同
じ次数の複数の異なるラテン方陣Ｌと、この複数のラテ
ン方陣Ｌの中から使用する一つを選択するラテン方陣指
定部６を設けて構成した実施例を示すものである。

【００３４】ラテン方陣指定部６による使用するラテン
方陣Ｌの切替えは、ラテン方陣指定部６に予め記憶させ
たプログラムあるいは鍵信号Ｋに従って、平文の符号変
換のラウンド毎に自動的に行っても良いし、また外部か
らラテン方陣指定部６に一定タイミングで入力される指
定信号Ｔに従って行っても良い。

【００３５】なお、図７は、演算部４を符号化関数ｆで
構成し、合成部４をラテン方陣Ｌで構成した場合を示し
たが、演算部４をラテン方陣Ｌで構成し、合成部５を半
加算回路部＋で構成した場合、および演算部４と合成部
５の両方をラテン方陣Ｌで構成した場合も、全く同様と
することができる。

【００３６】図８は、ラテン方陣Ｌを使用して、入力信
号Ｍと演算信号Ｅとから出力信号Ｓを合成する変換処理
を行う変換部１を直列に多段に配列し、各変換部１の出
力側に、変換部１からの出力信号Ｓを変換信号Ｎに、そ
して変換信号Ｎを入力信号Ｍに反転させる反転処理部７
を設けて構成したもので、基本的には、ＤＥＳ暗号の半
加算回路部＋をラテン方陣Ｌに置き換えた構成と同じも
のとなっている。

【００３７】平文信号Ｐ（符号信号Ｃ）を初期転置部８
で同一ビット数の入力信号Ｍ₀と変換信号Ｎ₀とに二等
分し、この入力信号Ｍ₀と変換信号Ｎ₀に対して、変換
部１と反転処理部７との直列回路を多段に直列接続した
回路により、変換と反転とを繰り返して行い、最後に最
終転置部９で入力信号Ｍ_nと変換信号Ｎ_nとを合わせて
平文信号Ｐ（符号信号Ｃ）の符号信号Ｃ（平文信号Ｐ）
への変換を達成する。

【００３８】各変換部１_iにおいて、変換信号入力部３
に入力された変換信号Ｎ_i-1は、そのまま変換信号Ｎ_i
として出力されると共に、演算部４に入力され、この演
算部４で符号化関数ｆ_iと鍵信号Ｋ_iとにより演算信号
Ｅ_iに演算され、入力信号入力部２に入力された入力信
号Ｍ_i-1は、この入力信号入力部２から合成部５に出力
される。

【００３９】演算部４での符号化関数ｆ_iと鍵信号Ｋ_i
とによって行われる演算信号Ｅ_iの演算は、ＤＥＳ暗号
の場合、選択関数と呼ばれる換字表と鍵信号Ｋ_iとを使
用した非線形変換となる。

【００４０】入力信号入力部２から合成部５に入力した
入力信号Ｍ_i-1は、同じく合成部５に入力された演算信
号Ｅ_iと、ラテン方陣Ｌ_iを用いた合成により出力信号
Ｓ_iに変換されて出力される。

【００４１】合成部５でのラテン方陣Ｌ_iを用いた入力
信号Ｍ_i-1と演算信号Ｅ_iとの合成による出力信号Ｓ_i
の演算は、完全な換字変換であるので、非線形変換とな
る。

【００４２】変換部１_iから出力された出力信号Ｓ_iお
よび変換信号Ｎ_iは、反転処理部７で、出力信号Ｓ_iは
交換信号Ｎ_iにそして変換信号Ｎ_iは入力信号Ｍ_iに反
転変換されて次段の交換部１_i+1に入力される。

【００４３】上記したように、各変換部１においては、
入力信号Ｍだけが出力信号Ｓに変換され、変換信号Ｎは
変換されることなく変換信号Ｎのまま出力されることに
なるのであるが、各変換部１の間の反転処理部７により
変換処理された出力信号Ｓが変換信号Ｎとして、また変
換処理されなかった変換信号Ｎが入力信号Ｍとして、次
段の変換部１に入力されるので、符号化（復号化）され
る信号の全体が変換処理されることになる。

【００４４】図８は、演算部４を符号化関数ｆで構成
し、合成部４をラテン方陣Ｌで構成した場合を示した
が、演算部４をラテン方陣Ｌで構成し、合成部５を半加
算回路部＋で構成した場合、および演算部４と合成部５
の両方をラテン方陣Ｌで構成した場合も、同じ作用を営
む。

【００４５】図８図示実施例の場合および演算部４と合
成部５の両方をラテン方陣Ｌで構成した場合には、各変
換部１における入力信号Ｍの出力信号Ｓへの変換は、二
つの非線形変換により達成されるので、得られた暗号と
しての符号信号Ｃ自体が、きわめて高い難解度を有する
ことになる。

【００４６】これに対して、演算部４をラテン方陣Ｌで
構成し、合成部５を半加算回路部＋で構成した場合は、
各変換部１における入力信号Ｍの出力信号Ｓへの変換
は、従来と同じに一つの非線形変換により達成されるだ
けであるが、換字表としてのラテン方陣Ｌの設定および
変更がきわめて簡単であるので、このラテン方陣Ｌの変
更により、符号信号Ｃの実質的な難解度が高められるこ
とになる。

【００４７】復号化処理は、符号化処理と全く同じアル
ゴリズムで行うことができるが、鍵信号Ｋの与え方の順
番が符号化の場合と逆の順番となり、合成部５にラテン
方陣Ｌを使用した場合、復号化では符号化用のラテン方
陣Ｌを逆関数にしたものを、符号化と逆の順番で使う。

【００４８】図４の（ａ）に示したラテン方陣Ｌの逆関
数にしたラテン方陣Ｌの一つは図４の（ｂ）に示すもの
となり、図４の（ａ）において、行が入力信号Ｍ、列が
演算信号Ｅ、そして要素が出力信号Ｓであるとすると、
行は出力信号Ｓ、列は演算信号Ｅ、そして要素が入力信
号Ｍとなって逆変換が行われる。

【００４９】また、復号化に符号化と同じラテン方陣Ｌ
を使用した場合には、行と列の値で要素の値を求めてい
たのを、列と要素の値から行の値を求めることになる。

【００５０】なお、演算部４にラテン方陣Ｌを使用した
場合には、一方向の処理しか行わないので、符号化も復
号化も同じ処理となり、逆変換は必要としない。ただ
し、鍵信号Ｋのビット数は、符号化関数ｆを用いた場合
は４８ビットであるが、ラテン方陣Ｌを使用した場合
は、入力ビットや出力ビットと同じ３２ビットとなる。

【００５１】

【発明の効果】本発明は、上記した構成となっているの
で、以下に示す効果を奏する。ブロック型の符号変換方
式において、符号信号の難解度を、換字変換による非線
形性だけに求めるのではなく、換字変換を換字表として
ラテン方陣を利用することにより、この換字表の設定お
よび変更を簡単で行い易いものとし、もって得られる符
号信号の難解度を実質的に充分に高めることができる。

【００５２】演算部またはおよび合成部における信号の
合成変換は、ラテン方陣を使用した簡単で単純な換字変
換であるので、その実施がきわめて容易で簡単であり、
例え既存のブロック型の符号変換設備であっても、無理
なく簡単に実施することができる。

【００５３】請求項２記載の発明にあっては、入力信号
から出力信号を得る合成部における変換の線形性を解消
し、この合成部における変換をラテン方陣を使用して非
線形としたので、得られる符号信号の難解度を充分に高
めることができる。

【００５４】請求項３記載の発明にあっては、演算部に
おける換字表の設定および変更が簡単で行い易いものと
なるので、単一の換字表を使用して大量に符号変換をし
てしまうと云う不都合の発生を未然にかつ確実に防止す
ることができ、これにより符号信号の秘匿性を高めるこ
とができる。

【００５５】請求項４記載の発明にあっては、使用する
ラテン方陣そのものの構成を簡単なものとするので、そ
の実施がより容易で簡単となる。

【００５６】請求項５および６記載の発明にあっては、
変換に使用するラテン方陣を、異なるラテン方陣に切替
えるので、外部から変換表としてのラテン方陣の構成を
解読することは殆ど不可能となり、これにより符号信号
のきわめて高い難解度を得ることができる。

【００５７】請求項７記載の発明にあっては、従来から
周知であるブロック型の符号変換方式のアルゴリズムを
そのまま利用して、難解度が飛躍的に高められた符号変
換方式を簡単にかつ確実に得ることができる。

【図面の簡単な説明】

【図１】本発明の基本構成の一つを示す、ブロック回路
図。

【図２】本発明の基本構成の他の一つを示す、ブロック
回路図。

【図３】本発明の基本構成のさらに他の一つを示す、ブ
ロック回路図。

【図４】本発明に使用されるラテン方陣の一例を示す参
考図で、図４の（ｂ）は図４の（ａ）の逆関数の一つを
示すものである。

【図５】本発明の実施し易い構成を示す、ブロック回路
図。

【図６】図５において使用するラテン方陣の一例を示
す、参考図。

【図７】本発明の好ましい実施例の一つの構成を示す、
ブロック回路図。

【図８】本発明を、具体的なブロック型の符号変換方式
に適用したアルゴリズムの全体の一例を示す、ブロック
回路図。

【符号の説明】

１；変換部２；入力信号入力部３；変換信号入力部４；演算部５；合成部６；ラテン方陣指定部７；反転処理部８；初期転置部９；最終転置部ｆ；符号化関数＋；半加算回路部Ｌ；ラテン方陣Ｌ’；分割ラテン方陣Ｋ；鍵信号Ｐ；平文信号Ｃ；符号信号Ｍ；入力信号Ｎ；変換信号Ｓ；出力信号Ｅ；演算信号Ｔ；指定信号

Claims

【特許請求の範囲】

【請求項１】デジタル情報化された平文の内容の秘密
を保持して伝送あるいは保存することを目的とする情報
秘匿システムの一つである、所定ビット数の平文信号
(P) および符号信号(C) を単位ブロックとし、該単位ブ
ロックをビット数で入力信号(M) と変換信号(N) とに二
等分し、前記入力信号(M) を、前記変換信号(N) から変
換された演算信号(E) と合成して出力信号(S) に変換
し、該出力信号(S) と変換信号(N) とを合わせて前記平
文信号(P) と符号信号(C) との一方から他方への変換を
達成する、前記単位ブロック毎を一回のラウンドで変換
を行うブロック型符号変換方式において、前記変換信号
(N) を演算信号(E) に変換する演算部(4) と、前記入力
信号(M) を演算信号(E) と合成して出力信号(S) に変換
する合成部(5) の少なくとも一方の変換を、変換表とし
てのラテン方陣(L) を用いて行う符号変換方式。
【請求項２】演算部(4) においては、予め設定した符
号化関数(f) と鍵信号(K) とにより、変換信号(N) の演
算信号(E) への変換を行い、合成部(5) においては、予
め設けたラテン方陣(L) を用いて、入力信号(M) の前記
演算信号(E)との合成による出力信号(S) への変換を行
う請求項１記載の符号変換方式。
【請求項３】演算部(4) においては、予め設けたラテ
ン方陣(L) と鍵信号(K) とにより、変換信号(N) の演算
信号(E) への変換を行い、合成部(5) においては、予め
設けた半加算回路部(+) を用いて、入力信号(M) の前記
演算信号(E)との合成による出力信号(S) への変換を行
う請求項１記載の符号変換方式。
【請求項４】演算部(4) と合成部(5) との少なくとも
一方に設けたラテン方陣(L) を、入力信号(M) 、変換信
号(N) 、演算信号(E) そして鍵信号(K) のビット数を分
割して、該分割したビット数に対応する次数で分割した
数に対応する個数と等しくなる複数の分割ラテン方陣
(L')の組合せで構成した請求項１または２または３記載
の符号変換方式。
【請求項５】演算部(4) と合成部(5) との少なくとも
一方に、同じ次数の複数の異なるラテン方陣(L) を並列
に設け、平文の符号変換の毎に、前記複数のラテン方陣
(L) を切替え使用する請求項１または２または３または
４記載の符号変換方式。
【請求項６】演算部(4) と合成部(5) との少なくとも
一方に、同じ次数の複数の異なるラテン方陣(L) を並列
に設け、外部からの指定信号(T) あるいは鍵信号(K) に
より、前記複数のラテン方陣(L) の中から使用する一つ
を指定する請求項１または２または３または４記載の符
号変換方式。
【請求項７】ラテン方陣(L) を利用した入力信号(M)
の出力信号(S) への変換処理を直列に複数回のラウンド
で行うものとし、該変換処理の前段と後段との間で、前
段の出力信号(S) を変換信号(N) に、また前段の変換信
号(N) を入力信号(M) に反転する反転処理を施す請求項
１または２または３または４または５または６記載の符
号変換方式。