JP3698647B2 - Predistortion compensation circuit and power amplification device - Google Patents
Predistortion compensation circuit and power amplification device Download PDFInfo
- Publication number
- JP3698647B2 JP3698647B2 JP2001025895A JP2001025895A JP3698647B2 JP 3698647 B2 JP3698647 B2 JP 3698647B2 JP 2001025895 A JP2001025895 A JP 2001025895A JP 2001025895 A JP2001025895 A JP 2001025895A JP 3698647 B2 JP3698647 B2 JP 3698647B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- input
- signal
- circuit
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
- Filters And Equalizers (AREA)
Description
【0001】
【発明の属する技術分野】
増幅器では、入出力間の振幅・位相歪に起因する相互変調歪の発生が問題となる。本発明は、そのような相互変調歪の発生を抑圧するための歪補償回路に関するものである。
【0002】
【従来の技術】
増幅器の入出力間の振幅・位相歪を補償することによって相互変調歪の発生を抑圧する歪補償法として、前置歪補償方式がある。図5は、前置歪補償方式の構成と原理を示す図である。まず、図5(a)の前置歪補償方式の構成について概説する。入力信号は2つの異なる周波数成分を持つ信号で構成されているとする。
【0003】
信号は入力端子501より入力され、ダイオード、トランジスタ等を用いた歪発生回路(歪補償回路)502に入力される。信号は歪発生回路502を経由することによって、後置の増幅器503で発生する相互変調歪成分を相殺するような振幅・位相関係にある相互変調歪が発生した状態で出力され、増幅器503に入力される。
【0004】
入力信号と、歪発生回路502の相互変調歪成分および増幅器503の相互変調歪成分のスペクトラムの関係をそれぞれ図5(b)、(c)に示す。入力信号スペクトラムは歪発生回路502の入力信号スペクトラムであり、図5(b)に示す2つの基本信号周波数f1、f2からなる。なお、図5(c)の周波数f1、f2における振幅の大きさは、図5(b)の対応する周波数における振幅の大きさと同じものとして記述されているが、説明の便宜上振幅の大きさを同じとしたのであって、実際には増幅されている。
【0005】
出力端子504に出力される増幅器503の出力信号スペクトラムでは、図5(c)に示すように、基本信号周波数f1、f2以外に、増幅器503で発生する、周波数が2f1−f2、2f2−f1の3次相互変調歪成分と、歪発生回路502で発生する、周波数が2f1−f2、2f2−f1の3次相互変調歪成分、及び増幅器503で発生する、周波数が3f1−2f2、3f2−2f1の5次相互変調歪成分と、歪発生回路502で発生する、周波数が3f1−2f2、3f2−2f1の5次相互変調歪成分が存在している。
【0006】
図5(c)に示すように、歪発生回路502にて予め増幅器503で発生する相互変調歪成分を相殺するような相互変調歪成分を発生させておけば、出力端子504では歪の無い出力信号が得られる。
【0007】
【発明が解決しようとする課題】
しかしながら、例えば、従来の歪発生回路502が図9に示す前置歪補償回路であったので、歪発生回路502では、図10に示すように、入力信号の差の周波数(f2−f1)やその高調波の2(f2−f1)や、入力信号の搬送波の少なくとも一つの高調波の信号成分2f1、2f2、(f1+f2)等が発生する。
【0008】
それら(f2−f1)、2(f2−f1)、2f1、2f2、(f1+f2)の信号成分と、基本信号周波数f1、f2とは互いに影響し合うので、入力信号の振幅や回路に印加する電圧の大きさを変化させても、2f1−f2、2f2−f1、3f1−2f2、3f2−2f1それぞれの周波数について、歪発生回路502で発生する信号成分の振幅と、増幅器503で発生する信号成分の振幅とを実質上一致させることができなかった。なお、図10は、(f2−f1)、2(f2−f1)、2f1、2f2、(f1+f2)の信号成分と、基本信号周波数f1、f2とが互いに影響し合った後の、歪発生回路502から出力される信号成分を示している。
【0009】
ここで、図6(a)に、増幅器503から出力される信号のうち、基本信号周波数f1、f2と、周波数2f1−f2、2f2−f1の3次相互変調歪成分と、周波数3f1−2f2、3f2−2f1の5次相互変調歪成分との一例を示す。
【0010】
図6(a)に示すように、周波数2f1−f2、2f2−f1の3次相互変調歪成分における、歪発生回路502で発生した信号成分の振幅の大きさと、増幅器503で発生した信号成分の振幅の大きさとが異なり、同様に、周波数3f1−2f2、3f2−2f1の5次相互変調歪成分における、歪発生回路502で発生した信号成分の振幅の大きさと、増幅器503で発生した信号成分の振幅の大きさとが異なるため、図6(b)に示すように増幅器503から実際に出力される信号には、周波数2f1−f2と2f2−f1の3次相互変調歪成分が残り、同様に、周波数3f1−2f2と3f2−2f1の5次相互変調歪成分が残り、歪抑圧が十分に行われないという欠点があった。
【0011】
なお、図6(b)の周波数f1、f2における振幅の大きさは、図6(a)の対応する周波数における振幅の大きさと同じものとして記述されているが、説明の便宜上振幅の大きさを同じとしたのであって、実際には増幅されている。
【0012】
本発明は、このような問題を解決するためになされたもので、増幅器において発生する相互変調歪成分を実質上打ち消すことができる相互変調歪成分を発生させる前置歪補償回路を提供することを目的とするものである。
【0013】
【課題を解決するための手段】
この課題を解決するために、第1の本発明(請求項1に対応)は、所定の信号を入力する入力端子と、
信号を出力する出力端子と、
前記入力端子と前記出力端子との間に接続された非線形素子と、
前記非線形素子に電圧を印加するためのバイアス供給回路と、
前記非線形素子の片側または両側に他の素子を介さずに接続点で直接接続される少なくとも一つの特定周波数抑圧手段とを備え、
直流に相当する周波数から、前記入力端子に入力される入力信号の占有帯域幅に相当する周波数までの全部または一部の周波数において、前記接続点から前記特定周波数抑圧手段をみたインピーダンスが、前記接続点から前記非線形素子をみたインピーダンスよりも低いインピーダンス値に設定され、
直流に相当する周波数から、前記入力端子に入力される入力信号の占有帯域幅に相当する周波数までの全部または一部の周波数に発生する歪を抑圧した信号が、前記出力端子から出力される前置歪補償回路である。
【0014】
第2の本発明(請求項2に対応)は、所定の信号を入力する入力端子と、
信号を出力する出力端子と、
前記入力端子と前記出力端子との間に接続された非線形素子と、
前記非線形素子に電圧を印加するためのバイアス供給回路と、
前記非線形素子の片側または両側に他の素子を介さずに接続点で直接接続される少なくとも一つの特定周波数抑圧手段とを備え、
前記入力信号の搬送波のn倍の周波数(nは2以上の整数)において、前記接続点から前記特定周波数抑圧手段をみたインピーダンスが、前記接続点から前記非線形素子をみたインピーダンスよりも低いインピーダンス値に設定され、
前記入力信号の搬送波のn倍の周波数に発生する歪を抑圧した信号が、前記出力端子から出力される前置歪補償回路である。
【0015】
第3の本発明(請求項3に対応)は、前記非線形素子が、前記入力端子と前記出力端子との接続点と、アースとの間に設けられている第1または第2の本発明に記載の前置歪補償回路である。
【0016】
第4の本発明(請求項4に対応)は、前記非線形素子が、前記入力端子と前記出力端子との間に接続されている第1または第2の本発明に記載の前置歪補償回路である。
【0017】
第5の本発明(請求項5に対応)は、前記非線形素子がトランジスタであり、前記入力端子が前記トランジスタのドレインおよびソースの一方に接続され、前記出力端子が前記トランジスタのドレインおよびソースの他方に接続され、前記バイアス供給回路が前記トランジスタのゲートに接続されている第1または第2の本発明に記載の前置歪補償回路である。
【0018】
第6の本発明(請求項6に対応)は、前記特定周波数抑圧手段が、抵抗、コイル、コンデンサ、および伝送線路の全部または一部で構成されている第1から第5のいずれかの本発明に記載の前置歪補償回路である。
【0019】
第7の本発明(請求項7に対応)は、前記非線形素子が、ダイオードで構成されている第1から第4のいずれかの本発明に記載の前置歪補償回路である。
【0020】
第8の本発明(請求項8に対応)は、前記非線形素子が、トランジスタで構成されている第1から第4のいずれかの本発明に記載の前置歪補償回路である。
【0021】
以上示したように、本発明の前置歪補償回路は、直流に相当する周波数から、
入力端子に入力される入力信号の占有帯域幅に相当する周波数までの全部もしく
は一部の周波数、および/または入力信号の搬送波のn倍高調波周波数を抑圧する特定周波数抑圧手段を非線形素子の入力と出力のうち少なくとも一方に接続することによって、直流に相当する周波数から上記の占有帯域幅に相当する周波数までの全部もしくは一部の周波数、および/または入力信号の搬送波のn倍の周波数等に発生する歪に起因する不要な歪成分を取り除くことができる。
【0022】
このようにすれば、周波数が2f1−f2と2f2−f1に発生する3次相互変調歪成分の振幅の大きさが異なり、また周波数が3f1−2f2と3f2−2f1に発生する5次相互変調歪成分の振幅の大きさが異なるという現象が緩和され、十分な歪抑圧量を得ることが可能となる。
【0023】
第9の本発明(請求項9に対応)は、第1から第8のいずれかの本発明に記載の前置歪補償回路と、その前置歪補償回路からの信号を増幅する増幅器とを備えた電力増幅装置である。
【0024】
第10の本発明(請求項10に対応)は、前記増幅器は、前記前置歪補償回路からの出力信号を入力する入力端子と、
その入力端子と接続している第1の整合回路と、
その第1の整合回路とゲートが接続しているトランジスタと、
そのトランジスタのドレインと接続している第2の整合回路と、
その第2の整合回路と接続しており、信号を出力する出力端子と、
前記第1の整合回路と前記トランジスタとの間に接続された第1のバイアス回路と、
前記第2の整合回路と前記トランジスタとの間に接続された第2のバイアス回路と、
前記トランジスタの片側または両側に他の素子を介さず直接接続され、直流に相当する周波数から、前記入力端子に入力される入力信号の占有帯域幅に相当する周波数までの全部もしくは一部の周波数に発生する歪、および/または前記入力信号の搬送波の少なくとも一つの高調波の周波数に発生する歪を抑圧する特定周波数抑圧手段とで構成されている第9の本発明に記載の電力増幅装置である。
【0025】
第11の本発明(請求項11に対応)は、前記増幅器は、前記前置歪補償回路からの出力信号を入力する入力端子と、
その入力端子と接続している第1の整合回路と、
その第1の整合回路とベースが接続しているトランジスタと、
そのトランジスタのコレクタと接続している第2の整合回路と、
その第2の整合回路と接続しており、信号を出力する出力端子と、
前記第1の整合回路と前記トランジスタとの間に接続された第1のバイアス回路と、
前記第2の整合回路と前記トランジスタとの間に接続された第2のバイアス回路と、
前記トランジスタの片側または両側に他の素子を介さず直接接続され、直流に相当する周波数から、前記入力端子に入力される入力信号の占有帯域幅に相当する周波数までの全部もしくは一部の周波数に発生する歪、および/または前記入力信号の搬送波の少なくとも一つの高調波の周波数に発生する歪を抑圧する特定周波数抑圧手段とで構成されている第9の本発明に記載の電力増幅装置である。
【0026】
【発明の実施の形態】
以下に、本発明の実施の形態について説明する。
【0027】
(実施の形態1)
以下、本発明の実施の形態1の前置歪補償回路について、図1を用いて説明する。図1(a)は本発明の実施の形態1の前置歪補償回路の構成図である。図1(a)に示すように、ダイオード106と出力端子102の間の接続点110に、直流に相当する周波数から、入力端子101に入力される入力信号の占有帯域幅に相当する周波数までの全部もしくは一部の周波数において、ダイオード106の入力インピーダンスより低インピーダンスである特定周波数抑圧手段109を付加し、ダイオード106と抵抗107の間の接続点111に、上記の直流に相当する周波数から占有帯域幅に相当する周波数までの全部もしくは一部の周波数において、ダイオード106の出力インピーダンスより低インピーダンスである特定周波数抑圧手段108を付加する。
【0028】
または、ダイオード106と出力端子102の間の接続点110に、入力信号の搬送波の2倍の周波数において、ダイオード106の入力インピーダンスより低インピーダンスである特定周波数抑圧手段109を付加し、ダイオード106と抵抗107の間の接続点111に入力信号の搬送波の2倍の周波数において、ダイオード106の出力インピーダンスより低インピーダンスである特定周波数抑圧手段108を付加してもよい。
【0029】
または、ダイオード106と出力端子102の間の接続点110に、直流に相当する周波数から、入力端子101に入力される入力信号の占有帯域幅に相当する周波数までの全部もしくは一部の周波数、および搬送波の2倍の周波数において、ダイオード106の入力インピーダンスより低インピーダンスである特定周波数抑圧手段109を付加し、ダイオード106と抵抗107の間の接続点111に入力信号の上記の直流に相当する周波数から占有帯域幅に相当する周波数までの全部もしくは一部の周波数、および搬送波の2倍の周波数において、ダイオード106の出力インピーダンスより低インピーダンスである特定周波数抑圧手段108を付加してもよい。
【0030】
なお、特定周波数抑圧手段108、109はどちらか一方のみをダイオード106に接続するだけでも良い。
【0031】
また、本発明の実施の形態1では、本発明の前置歪補償回路の特定周波数抑圧手段の一例として特定周波数抑圧手段108、109を用いるが、その108、109は、図10に示す、入力信号の差の周波数の信号成分(f2−f1)やその高調波の信号成分2(f2−f1)や、入力信号の搬送波の少なくとも一つの高調波の信号成分2f1、2f2、(f1+f2)等を抑圧する手段である。
【0032】
図1(b)は、特定周波数抑圧手段108、109を集中定数素子を用いて構成した例を示す図で、コイル113およびコンデンサ114を直列に接続したLC直列共振回路である。接続端子112を接続点110と111に接続し、LC直列共振回路の共振周波数が、直流に相当する周波数から、入力端子101に入力される入力信号の占有帯域幅に相当する周波数までの全部もしくは一部の周波数に相当するように、コイル113およびコンデンサ114の素子値を選択したり、LC直列共振回路の共振周波数が入力信号の搬送波の2倍の周波数に相当するようにコイル113およびコンデンサ114の素子値を選択すればよい。
【0033】
図1(c)は、特定周波数抑圧手段108、109を伝送線路を用いて構成した例を示す図で、λ/8線路116を用いた開放スタブである。接続端子115を接続点110と111に接続し、波長λを搬送波の1波長であるとしてλ/8線路116の線路長を設計すれば2f1、2f2、f1+f2に対して低インピーダンスとなりこれらの信号を抑圧できる。
【0034】
図1(d)は、特定周波数抑圧手段108、109を伝送線路およびコンデンサを用いて構成した例を示す図で、λ/4線路118およびコンデンサ119を直列に接続した、スタブ整合回路である。接続端子117を接続点110、111に接続し、波長λを搬送波の1波長であるとしてλ/4線路118の線路長を設計し、直流に相当する周波数から、入力端子101に入力される入力信号の占有帯域幅に相当する周波数までの全部もしくは一部の周波数においてインピーダンスが十分低インピーダンスとなるコンデンサ119を接続したり、λ/4線路118に、入力信号の搬送波の2倍の周波数においてインピーダンスが十分低インピーダンスとなるコンデンサ119を接続すればよい。更に、λ/4線路118に、直流に相当する周波数から、入力端子101に入力される入力信号の占有帯域幅に相当する周波数までの全部もしくは一部の周波数、および搬送波の2倍の周波数においてインピーダンスが十分低インピーダンスとなるコンデンサ119を接続することも可能となる。このようにして図1(d)において、端子117から見たインピーダンスを、直流に相当する周波数から、入力端子101に入力される入力信号の占有帯域幅に相当する周波数までの全部もしくは一部の周波数および搬送波の2倍の周波数において、ダイオード106の入力(出力)インピーダンスより低くする。
【0035】
このようにして、直流に相当する周波数から、入力端子101に入力される入力信号の占有帯域幅に相当する周波数までの全部もしくは一部の周波数、あるいは搬送波の2倍の周波数等に発生する歪に起因する不要な歪成分が前置歪補償回路にて発生することを防ぐことにより、前置歪補償回路において、同じ次数の相互変調歪成分の振幅の大きさを実質上一致させることができる。
【0036】
図5や図6で取り上げた周波数f1、f2の信号を例にとって具体的に説明すると、特定周波数抑圧手段108、109が、周波数f2−f1、2f1、2f2において、ダイオード106の入力インピーダンスまたは出力インピーダンスより低インピーダンスであるので、直流に相当する周波数から、入力端子101に入力される入力信号の占有帯域幅に相当する周波数までの全部もしくは一部の周波数および/または入力信号の搬送波の2倍の周波数に発生する歪に起因する不要な歪成分が取り除かれ、本実施の形態における前置歪補償回路で発生する周波数f2−f1、2f1、2f2の信号の振幅が小さくなる。したがって、歪補償の対象となる増幅器で発生する歪成分の振幅と同じ振幅を持つ歪成分が出力端子102に出力されるよう、入力端子101に入力する信号の振幅および/または電源端子103に印加する電圧を設定すれば、周波数2f2−f1、2f1−f2の信号の振幅が実質上等しくなる。
【0037】
なお、上述した実施の形態1では、本発明の前置歪補償回路の、非線形素子の一例としてダイオード106を、バイアス供給回路の一例として抵抗104、電源端子103およびコンデンサ105を、特定周波数抑圧手段の一例として特定周波数抑圧手段108、109を、それぞれ用いた。
【0038】
また、上述した実施の形態1における特定周波数抑圧手段108、109としては、抵抗と、コイルと、コンデンサと、伝送線路との全部または一部で構成されたものを用いることができる。
【0039】
また、上述した実施の形態1では、特定周波数抑圧手段108、109として、入力信号の搬送波の2倍の周波数において、ダイオード106の出力インピーダンスまたは入力インピーダンスより低インピーダンスである手段を用いることができるとしたが、特定周波数抑圧手段108、109として、入力信号の搬送波の2倍等整数倍の周波数において、ダイオード106の出力インピーダンスまたは入力インピーダンスより低インピーダンスである手段を用いることができる。
【0040】
なお、図1に示す特定周波数抑圧手段108として、図10に示す入力信号の差の周波数の信号成分(f2−f1)やその高調波の2(f2−f1)を抑圧する手段を用いてもよいし、入力信号の搬送波の少なくとも一つの高調波の信号成分2f1、2f2、(f1+f2)を抑圧する手段を用いてもよい。同様に、特定周波数抑圧手段109として、入力信号の差の周波数の信号成分(f2−f1)やその高調波の2(f2−f1)を抑圧する手段を用いてもよいし、入力信号の搬送波の少なくとも一つの高調波の信号成分2f1、2f2、(f1+f2)を抑圧する手段を用いてもよい。
【0041】
また、図11に示すように、接続点110と出力端子102との間に、入力信号の差の周波数の信号成分(f2−f1)やその高調波の2(f2−f1)を抑圧する特定周波数抑圧手段108aと、入力信号の搬送波の少なくとも一つの高調波の信号成分2f1、2f2、(f1+f2)を抑圧する特定周波数抑圧手段109aとを設けるととともに、ダイオード106と抵抗107との間に、入力信号の差の周波数の信号成分(f2−f1)やその高調波の2(f2−f1)を抑圧する特定周波数抑圧手段108bと、入力信号の搬送波の少なくとも一つの高調波の信号成分2f1、2f2、(f1+f2)を抑圧する特定周波数抑圧手段109bとを設けるとしてもよい。
【0042】
なお、特定周波数抑圧手段108aおよび特定周波数抑圧手段109aを設け、特定周波数抑圧手段108bおよび特定周波数抑圧手段109bを設けなくてもよいし、または、特定周波数抑圧手段108bおよび特定周波数抑圧手段109bを設け、特定周波数抑圧手段108aおよび特定周波数抑圧手段109aを設けなくてもよい。要するに、非線形素子の片側または両側に他の素子を介さず直接接続され、直流に相当する周波数から、入力端子101に入力される入力信号の占有帯域幅に相当する周波数までの全部もしくは一部の周波数、および/または前記入力信号の搬送波の少なくとも一つの高調波の周波数を抑圧する特定周波数抑圧手段が備えられておりさえすればよい。
【0043】
また、ここでは、入力信号として周波数の異なる2波を用いて説明したが、変調波であっても同様の効果がえられる。
【0044】
さらに、上述した実施の形態1では、本発明の前置歪補償回路のバイアス供給回路の一例として抵抗104、電極端子103およびコンデンサ105を用いたが、抵抗104をλ/4線路に置き換えてもよい。その場合のバイアス供給回路は特定周波数抑圧手段としての機能を発揮する。
【0045】
(実施の形態2)
以下、本発明の実施の形態2について、図2を用いて説明する。図2(a)は本発明の実施の形態2の前置歪補償回路の構成図である。図2(a)に示すように、ダイオード206と出力端子202の間の接続点211に、直流に相当する周波数から、入力端子201に入力される入力信号の占有帯域幅に相当する周波数までの全部もしくは一部の周波数において、ダイオード206の出力インピーダンスより低インピーダンスである特定周波数抑圧手段209を付加し、ダイオード206と抵抗204の間の接続点210に、直流に相当する周波数から、入力端子201に入力される入力信号の占有帯域幅に相当する周波数までの全部もしくは一部の周波数において、ダイオード206の入力インピーダンスより低インピーダンスである特定周波数抑圧手段208を付加する。
【0046】
または、ダイオード206と出力端子202の間の接続点211に入力信号の搬送波の2倍の周波数において、ダイオード206の出力インピーダンスより低インピーダンスである特定周波数抑圧手段209を付加し、ダイオード206と抵抗204の間の接続点210に入力信号の搬送波の2倍の周波数において、ダイオード206の入力インピーダンスより低インピーダンスである特定周波数抑圧手段208を付加してもよい。
【0047】
または、ダイオード206と出力端子202の間の接続点211に、直流に相当する周波数から、入力端子201に入力される入力信号の占有帯域幅に相当する周波数までの全部もしくは一部の周波数、および搬送波の2倍の周波数において、ダイオード2067の出力インピーダンスより低インピーダンスである特定周波数抑圧手段209を付加し、ダイオード206と抵抗204の間の接続点210に、直流に相当する周波数から、入力端子201に入力される入力信号の占有帯域幅に相当する周波数までの全部もしくは一部の周波数、および搬送波の2倍の周波数において、ダイオード206の入力インピーダンスより低インピーダンスである特定周波数抑圧手段208を付加してもよい。
【0048】
なお、特定周波数抑圧手段208、209はどちらか一方のみをダイオード206に接続するだけでも良い。
【0049】
また、本発明の実施の形態2では、本発明の前置歪補償回路の特定周波数抑圧手段の一例として特定周波数抑圧手段208、209を用いるが、その特定周波数抑圧手段208、209は、図10に示す、入力信号の差の周波数の信号成分(f2−f1)やその高調波の2(f2−f1)や、入力信号の搬送波の少なくとも一つの高調波の信号成分2f1、2f2、(f1+f2)等を抑圧する手段である。
【0050】
図2(b)は、特定周波数抑圧手段208、209を集中定数素子を用いて構成した例を示す図で、コイル213およびコンデンサ214を直列に接続したLC直列共振回路である。接続端子212を接続点210と211に接続し、LC直列共振回路の共振周波数が、直流に相当する周波数から、入力端子201に入力される入力信号の占有帯域幅に相当する周波数までの全部もしくは一部の周波数に相当するように、コイル213およびコンデンサ214の素子値を選択したり、LC直列共振回路の共振周波数が入力信号の搬送波の2倍の周波数に相当するようにコイル213およびコンデンサ214の素子値を選択すればよい。
【0051】
図2(c)は、特定周波数抑圧手段208、209を伝送線路を用いて構成した例を示す図で、λ/8線路216を用いた開放スタブである。接続端子215を接続点210と211に接続し、波長λを搬送波の1波長であるとしてλ/8線路216の線路長を設計すれば2f1、2f2、f1+f2に対して低インピーダンスとなりこれらの信号を抑圧できる。
【0052】
図2(d)は、特定周波数抑圧手段208、209を伝送線路およびコンデンサを用いて構成した例を示す図で、λ/4線路218およびコンデンサ219を直列に接続した、スタブ整合回路である。接続端子217を接続点210、211に接続し、波長λを搬送波の1波長であるとしてλ/4線路218の線路長を設計し、直流に相当する周波数から、入力端子201に入力される入力信号の占有帯域幅に相当する周波数までの全部もしくは一部の周波数においてインピーダンスが十分低インピーダンスとなるコンデンサ219を接続したり、λ/4線路218に入力信号の搬送波の2倍の周波数においてインピーダンスが十分低インピーダンスとなるコンデンサ219を接続すればよい。更に、λ/4線路218に、直流に相当する周波数から、入力端子201に入力される入力信号の占有帯域幅に相当する周波数までの全部もしくは一部の周波数、および搬送波の2倍の周波数においてインピーダンスが十分低インピーダンスとなるコンデンサ219を接続することも可能である。このようにして図2(d)において、端子217から見たインピーダンスを、直流に相当する周波数から、入力端子201に入力される入力信号の占有帯域幅に相当する周波数までの全部もしくは一部の周波数および搬送波の2倍の周波数において、ダイオード206の入力(出力)インピーダンスより低くする。
【0053】
このようにして、直流に相当する周波数から、入力端子201に入力される入力信号の占有帯域幅に相当する周波数までの全部もしくは一部の周波数あるいは搬送波の2倍の周波数に発生する歪に起因する不要な歪成分が前置歪補償回路にて発生することを防ぐことにより、前置歪補償回路において、歪補償の対象となる増幅器で発生する歪成分の振幅と同じ振幅を持つ歪成分が出力端子202に出力されるよう、入力端子201に入力する信号の振幅および/または電源端子203に印加する電圧を設定すれば、同じ次数の相互変調歪成分の振幅の大きさを実質上一致させることができる。
【0054】
なお、上述した実施の形態2では、本発明の前置歪補償回路の、非線形素子の一例としてダイオード206を、バイアス供給回路の一例として抵抗204、電源端子203およびコンデンサ205を、特定周波数抑圧手段の一例として特定周波数抑圧手段208、209を、それぞれ用いた。
【0055】
また、上述した実施の形態2では、特定周波数抑圧手段208、209として、入力信号の搬送波の2倍の周波数において、ダイオード206の出力インピーダンスまたは入力インピーダンスより低インピーダンスである変換回路を用いることができるとしたが、特定周波数抑圧手段208、209として、入力信号の搬送波の2倍等整数倍の周波数において、ダイオード206の出力インピーダンスまたは入力インピーダンスより低インピーダンスである変換回路を用いることができる。
【0056】
また、ここでは、入力信号として周波数の異なる2波を用いて説明したが、変調波であっても同様の効果がえられる。
【0057】
(実施の形態3)
以下、本発明の実施の形態3について、図3を用いて説明する。図3(a)は本発明の実施の形態3の前置歪補償回路の構成図である。図3(a)に示すように、トランジスタ305と出力端子302の間の接続点313に、直流に相当する周波数から、入力端子301に入力される入力信号の占有帯域幅に相当する周波数までの全部もしくは一部の周波数において、トランジスタ305の出力インピーダンスより低インピーダンスである特定周波数抑圧手段311を付加し、トランジスタ305と入力端子301の間の接続点314に、直流に相当する周波数から、入力端子301に入力される入力信号の占有帯域幅に相当する周波数までの全部もしくは一部の周波数において、トランジスタ305の入力インピーダンスより低インピーダンスである特定周波数抑圧手段310を付加する。
【0058】
または、トランジスタ305と出力端子302の間の接続点313に入力信号の搬送波の2倍の周波数において、トランジスタ305の出力インピーダンスより低インピーダンスである特定周波数抑圧手段311を付加し、トランジスタ305と入力端子301の間の接続点314に入力信号の搬送波の2倍の周波数において、トランジスタ305の入力インピーダンスより低インピーダンスである特定周波数抑圧手段310を付加してもよい。
【0059】
または、トランジスタ305と出力端子302の間の接続点313に、直流に相当する周波数から、入力端子301に入力される入力信号の占有帯域幅に相当する周波数までの全部もしくは一部の周波数、および搬送波の2倍の周波数において、トランジスタ305の出力インピーダンスより低インピーダンスである特定周波数抑圧手段311を付加し、トランジスタ305と入力端子301の間の接続点314に、直流に相当する周波数から、入力端子301に入力される入力信号の占有帯域幅に相当する周波数までの全部もしくは一部の周波数、および搬送波の2倍の周波数において、トランジスタ305の入力インピーダンスより低インピーダンスである特定周波数抑圧手段310を付加してもよい。
【0060】
なお、特定周波数抑圧手段310、311はどちらか一方のみをトランジスタ305に接続するだけでも良く、接続点312と接続点315に接続されている抵抗306は、コイルまたはコンデンサ、或いは抵抗とコイル及びコンデンサから成る受動回路としても良い。
【0061】
また、本発明の実施の形態3では、本発明の前置歪補償回路の特定周波数抑圧手段の一例として特定周波数抑圧手段310、311を用いるが、その特定周波数抑圧手段310、311は、図10に示す、入力信号の差の周波数の信号成分(f2−f1)やその高調波の2(f2−f1)や、入力信号の搬送波の少なくとも一つの高調波の信号成分2f1、2f2、(f1+f2)等を抑圧する手段である。
【0062】
図3(b)は、特定周波数抑圧手段310、311を集中定数素子を用いて構成した例を示す図で、コイル316およびコンデンサ317を直列に接続したLC直列共振回路である。接続端子315を接続点313と314に接続し、LC直列共振回路の共振周波数が、直流に相当する周波数から、入力端子301に入力される入力信号の占有帯域幅に相当する周波数までの全部もしくは一部の周波数に相当するように、コイル316およびコンデンサ317の素子値を選択したり、LC直列共振回路の共振周波数が入力信号の搬送波の2倍の周波数に相当するようにコイル316およびコンデンサ317の素子値を選択すればよい。
【0063】
図3(c)は、特定周波数抑圧手段310、311を伝送線路を用いて構成した例を示す図で、λ/8線路319を用いた開放スタブである。接続端子318を接続点313と314に接続し、λ/8線路319の線路長が入力信号の基本周波数においてλ/8に相当するように設計すれば2f1、2f2、f1+f2に対して低インピーダンスとなりこれらの信号を抑圧できる。
【0064】
図3(d)は、特定周波数抑圧手段310、311を伝送線路およびコンデンサを用いて構成した例を示す図で、λ/4線路321およびコンデンサ322を直列に接続した、スタブ整合回路である。接続端子320を接続点313、314に接続し、入力信号の基本周波数においてλ/4に相当するように線路長を設計したλ/4線路321に、直流に相当する周波数から、入力端子301に入力される入力信号の占有帯域幅に相当する周波数までの全部もしくは一部の周波数において低インピーダンスとなるコンデンサ322を接続したり、λ/4線路321に、入力信号の搬送波の2倍の周波数において低インピーダンスとなるコンデンサ322を接続すればよい。更に、λ/4線路321に、直流に相当する周波数から、入力端子301に入力される入力信号の占有帯域幅に相当する周波数までの全部もしくは一部の周波数および搬送波の2倍の周波数において低インピーダンスとなるコンデンサ322を接続ことも可能となる。要するに、λ/4線路321とコンデンサ322の全体のインピーダンスがトランジスタ305のインピーダンスより小さければよい。
【0065】
このようにして、直流に相当する周波数から、入力端子301に入力される入力信号の占有帯域幅に相当する周波数までの全部もしくは一部の周波数あるいは搬送波の2倍の周波数に発生する歪に起因する不要な歪成分が前置歪補償回路にて発生することを防ぐことにより、前置歪補償回路において、歪補償の対象となる増幅器で発生する歪成分の振幅と同じ振幅を持つ歪成分が出力端子302に出力されるよう、入力端子301に入力する信号の振幅および/または電源端子303に印加する電圧を設定すれば、同じ次数の相互変調歪成分の振幅の大きさを実質上一致させることができる。
【0066】
なお、上述した実施の形態3では、本発明の前置歪補償回路の、非線形素子の一例としてトランジスタ305を、バイアス供給回路の一例として抵抗308、電源端子303、コンデンサ309を、特定周波数抑圧手段の一例として特定周波数抑圧手段310、311を、それぞれ用いた。
【0067】
また、図3(a)の接続点313、314に特定周波数抑圧手段310、311を接続するとしたが、トランジスタ305のゲートと抵抗308との接続点330に特定周波数抑圧手段を付加しても、直流に相当する周波数から、入力端子301に入力される入力信号の占有帯域幅に相当する周波数までの全部もしくは一部の周波数、および/または前記入力信号の搬送波の少なくとも一つの高調波の周波数を抑圧することができる。
【0068】
また、ここでは、入力信号として周波数の異なる2波を用いて説明したが、変調波であっても同様の効果がえられる。
【0069】
以下に、上述した実施の形態1から3以外の、非線形素子としてダイオードを用いた本発明の実施の形態の前置歪補償回路の具体例について、図4、7および8を用いて説明する。
【0070】
図4は、ダイオード411のアノードおよびカソードに抵抗、コイル、コンデンサ等の集中定数素子410、412を接続した例である。なお、抵抗、コイル、コンデンサ等の集中定数素子410、412は、抵抗、コイル、コンデンサ等の集中定数素子から成る受動回路としても良い。
【0071】
図7は、ダイオード424のアノードおよびカソードに抵抗、コイル、コンデンサ等の集中定数素子423、425を接続した例である。なお、抵抗、コイル、コンデンサ等の集中定数素子423、425は、抵抗、コイル、コンデンサ等の集中定数素子から成る受動回路としても良い。
【0072】
図8は、2つのダイオード437、440を組み合わせた回路構成の例である。なお、2つ以上のダイオードを組み合わせることも可能である。
【0073】
上述した図4、7および8の各前置歪補償回路において、λ/4線路とコンデンサとで構成される特定周波数抑圧手段は、ダイオードの入力インピーダンスまたは出力インピーダンスより低インピーダンスであり、各前置歪補償回路において、同じ次数の相互変調歪成分の振幅の大きさを実質上一致させることができる。
【0074】
なお、上述した各実施の形態において説明した前置歪補償回路と、その前置歪補償回路からの信号を増幅する増幅器とを備えた電力増幅装置も、本発明に属する。その増幅器の一例として、図12に示す増幅器が該当する。
【0075】
図12に示す増幅器は、信号を入力する入力端子1301と、その入力端子1301と接続している第1の整合回路1302と、その第1の整合回路1302とゲートが接続しているトランジスタ1303と、そのトランジスタ1303のドレインと接続している第2の整合回路1304と、その第2の整合回路1304と接続しており、信号を出力する出力端子1305と、第1の整合回路1302とトランジスタ1303との間に接続された第1のバイアス回路1306と、その第1のバイアス回路1306とトランジスタ1303との間に接続された、直流に相当する周波数から、入力端子に入力される入力信号の占有帯域幅に相当する周波数までの全部もしくは一部の周波数、および/または入力信号の搬送波の少なくとも一つの高調波の周波数を抑圧する第1の特定周波数抑圧手段1307と、第2の整合回路1304とトランジスタ1303との間に接続された第2のバイアス回路1308と、その第2のバイアス回路1308とトランジスタ1303との間に接続された、直流に相当する周波数から、入力端子に入力される入力信号の占有帯域幅に相当する周波数までの全部もしくは一部の周波数、および/または入力信号の搬送波の少なくとも一つの高調波の周波数を抑圧する第2の特定周波数抑圧手段1309とで構成されている。
【0076】
図12に示すように、トランジスタ1303の入力側および/または出力側に、直流に相当する周波数から、入力端子に入力される入力信号の占有帯域幅に相当する周波数までの全部もしくは一部の周波数、および/または入力信号の搬送波の少なくとも一つの高調波の周波数を抑圧する特定周波数抑圧手段1307、1309を設けることによって、増幅器で発生する信号の歪みのアンバランスも抑えることができる。したがって、図12に示すような増幅器を用いると、電力増幅装置全体における信号の歪みのアンバランスを抑える効果は大きくなる。なお、第2のバイアス回路1308の一例として図13に示す回路を用いることができ、その図13に示す回路を第2のバイアス回路1308として用いた場合、その第2のバイアス回路1308は特定周波数抑圧手段としての機能を発揮する。
【0077】
【発明の効果】
以上説明したところから明らかなように、本発明は、増幅器において発生する相互変調歪成分を実質上打ち消すことができる相互変調歪成分を発生させる前置歪補償回路を提供することができる。
【図面の簡単な説明】
【図1】本発明の実施の形態1の前置歪補償回路の構成図
【図2】本発明の実施の形態2の前置歪補償回路の構成図
【図3】本発明の実施の形態3の前置歪補償回路の構成図
【図4】本発明の他の実施の形態の前置歪補償回路の構成図
【図5】前置歪補償方式の構成と原理を説明するための図
【図6】課題を説明するための図
【図7】本発明の他の実施の形態の前置歪補償回路の構成図
【図8】本発明の他の実施の形態の前置歪補償回路の構成図
【図9】従来の前置歪補償回路の構成図
【図10】課題を説明するための図
【図11】本発明の実施の形態1の前置歪補償回路の構成図
【図12】本発明の実施の形態の増幅器の構成図
【図13】第2のバイアス回路1308の一例を示す図
【符号の説明】
101、201、301 入力端子
102、202、302 出力端子
110、111、210、211、312、313、314 接続点
112、115、117、212、215、217、315、318、320接続端子
106、206 ダイオード
305 トランジスタ
108、109、208、209、310、311 特定周波数抑圧手段
104、107、204、207、306、308 抵抗
105、114、119、205、214、219、309、317、322コンデンサ
113、213、304、307、316 コイル
116、216、319 λ/8線路
118、218、321 λ/4線路[0001]
BACKGROUND OF THE INVENTION
In an amplifier, generation of intermodulation distortion due to amplitude / phase distortion between input and output becomes a problem. The present invention relates to a distortion compensation circuit for suppressing the occurrence of such intermodulation distortion.
[0002]
[Prior art]
There is a predistortion compensation method as a distortion compensation method for suppressing the generation of intermodulation distortion by compensating for amplitude / phase distortion between the input and output of an amplifier. FIG. 5 is a diagram showing the configuration and principle of the predistortion system. First, the configuration of the predistortion compensation system in FIG. Assume that the input signal is composed of signals having two different frequency components.
[0003]
A signal is input from an
[0004]
FIGS. 5B and 5C show the relationship between the input signal and the spectrum of the intermodulation distortion component of the
[0005]
In the output signal spectrum of the
[0006]
As shown in FIG. 5C, if an intermodulation distortion component that cancels out the intermodulation distortion component generated in the
[0007]
[Problems to be solved by the invention]
However, for example, since the conventional
[0008]
Since the signal components (f2-f1), 2 (f2-f1), 2f1, 2f2, and (f1 + f2) and the basic signal frequencies f1 and f2 influence each other, the amplitude of the input signal and the voltage applied to the circuit The amplitude of the signal component generated by the
[0009]
6A, among the signals output from the
[0010]
As shown in FIG. 6A, the magnitude of the amplitude of the signal component generated by the
[0011]
Note that the amplitudes at the frequencies f1 and f2 in FIG. 6B are described as being the same as the amplitudes at the corresponding frequencies in FIG. 6A, but the amplitudes are shown for convenience of explanation. They are the same, and are actually amplified.
[0012]
The present invention has been made to solve such a problem, and provides a predistortion circuit that generates an intermodulation distortion component that can substantially cancel the intermodulation distortion component generated in an amplifier. It is the purpose.
[0013]
[Means for Solving the Problems]
In order to solve this problem, the first aspect of the present invention (corresponding to claim 1) includes an input terminal for inputting a predetermined signal,
An output terminal for outputting a signal;
The input terminal andBetween the output terminalsA non-linear element connected to
A bias supply circuit for applying a voltage to the nonlinear element;
Without interposing another element on one side or both sides of the nonlinear elementAt the connection pointDirectly connectedAt least oneSpecific frequency suppression meansWith,
In all or a part of the frequency from the frequency corresponding to direct current to the frequency corresponding to the occupied bandwidth of the input signal input to the input terminal, the impedance of the specific frequency suppression means viewed from the connection point is the connection Is set to an impedance value lower than the impedance of the nonlinear element viewed from the point,
A signal in which distortion generated in all or part of the frequency from a frequency corresponding to direct current to a frequency corresponding to the occupied bandwidth of the input signal input to the input terminal is suppressed is output from the output terminal.This is a predistortion circuit.
[0014]
The second aspect of the present invention (corresponding to claim 2)An input terminal for inputting a predetermined signal;
An output terminal for outputting a signal;
A non-linear element connected between the input terminal and the output terminal;
A bias supply circuit for applying a voltage to the nonlinear element;
Including at least one specific frequency suppressing means directly connected at a connection point without passing through another element on one side or both sides of the nonlinear element;
In the frequency n times the carrier wave of the input signal (n is an integer of 2 or more),Impedance of the specific frequency suppression means from the connection pointBut, Impedance of the nonlinear element viewed from the connection pointLower thanImpedance valueSet to
A signal in which distortion generated at a frequency n times the carrier wave of the input signal is suppressed is output from the output terminal.This is a predistortion circuit.
[0015]
According to a third aspect of the present invention (corresponding to claim 3), the nonlinear element is provided between a connection point between the input terminal and the output terminal and a ground. It is a predistortion circuit of description.
[0016]
A fourth aspect of the present invention (corresponding to claim 4) is the predistortion compensation circuit according to the first or second aspect of the present invention, wherein the nonlinear element is connected between the input terminal and the output terminal. It is.
[0017]
According to a fifth aspect of the present invention (corresponding to claim 5), the nonlinear element is a transistor, the input terminal is connected to one of a drain and a source of the transistor, and the output terminal is the other of the drain and the source of the transistor. The predistortion compensation circuit according to the first or second aspect of the present invention, wherein the bias supply circuit is connected to the gate of the transistor.
[0018]
According to a sixth aspect of the present invention (corresponding to claim 6), the specific frequency suppression means is any one of the first to fifth aspects in which the resistor, the coil, the capacitor, and the transmission line are all or a part. It is a predistortion circuit described in the invention.
[0019]
A seventh aspect of the present invention (corresponding to claim 7) is the predistortion compensation circuit according to any one of the first to fourth aspects of the present invention, wherein the nonlinear element is formed of a diode.
[0020]
An eighth aspect of the present invention (corresponding to claim 8) is the predistortion compensation circuit according to any one of the first to fourth aspects, wherein the nonlinear element is formed of a transistor.
[0021]
As shown above, the predistortion compensation circuit of the present invention has a frequency corresponding to DC,
All or up to the frequency corresponding to the occupied bandwidth of the input signal input to the input terminal
Is part of the frequency and / or carrier of the input signaln times higher harmonicsBy connecting specific frequency suppression means for suppressing the frequency to at least one of the input and output of the nonlinear element, all or a part of the frequency from the frequency corresponding to DC to the frequency corresponding to the occupied bandwidth, and / Or the carrier of the input signaln times the frequency, etc.Unnecessary distortion components due to the generated distortion can be removed.
[0022]
In this way, the amplitudes of the third-order intermodulation distortion components generated at frequencies 2f1-f2 and 2f2-f1 are different, and the fifth-order intermodulation distortion generated at frequencies 3f1-2f2 and 3f2-2f1. The phenomenon that the amplitudes of the components are different is alleviated, and a sufficient distortion suppression amount can be obtained.
[0023]
According to a ninth aspect of the present invention (corresponding to claim 9), there is provided a predistortion circuit according to any one of the first to eighth aspects of the present invention, and an amplifier for amplifying a signal from the predistortion circuit. It is the power amplifying device provided.
[0024]
According to a tenth aspect of the present invention (corresponding to claim 10), the amplifier comprises:Output from the predistortion circuitAn input terminal for inputting a signal;
A first matching circuit connected to the input terminal;
A transistor whose gate is connected to the first matching circuit;
A second matching circuit connected to the drain of the transistor;
An output terminal connected to the second matching circuit and outputting a signal;
A first bias circuit connected between the first matching circuit and the transistor;
A second bias circuit connected between the second matching circuit and the transistor;
All or part of the frequency from the frequency corresponding to direct current to the frequency corresponding to the occupied bandwidth of the input signal input to the input terminal is directly connected to one or both sides of the transistor without any other element.DistortionAnd / or the frequency of at least one harmonic of the carrier of the input signalDistortionA power amplifying device according to a ninth aspect of the present invention, comprising: specific frequency suppressing means for suppressing noise.
[0025]
In an eleventh aspect of the present invention (corresponding to claim 11), the amplifier comprises:Output from the predistortion circuitAn input terminal for inputting a signal;
A first matching circuit connected to the input terminal;
A transistor whose base is connected to the first matching circuit;
A second matching circuit connected to the collector of the transistor;
An output terminal connected to the second matching circuit and outputting a signal;
A first bias circuit connected between the first matching circuit and the transistor;
A second bias circuit connected between the second matching circuit and the transistor;
All or part of the frequency from the frequency corresponding to direct current to the frequency corresponding to the occupied bandwidth of the input signal input to the input terminal is directly connected to one or both sides of the transistor without any other element.DistortionAnd / or the frequency of at least one harmonic of the carrier of the input signalDistortionA power amplifying device according to a ninth aspect of the present invention, comprising: specific frequency suppressing means for suppressing noise.
[0026]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below.
[0027]
(Embodiment 1)
Hereinafter, the predistortion circuit according to the first embodiment of the present invention will be described with reference to FIG. FIG. 1A is a configuration diagram of a predistortion circuit according to the first embodiment of the present invention. As shown in FIG. 1A, at a
[0028]
Alternatively, a specific frequency suppression means 109 having a lower impedance than the input impedance of the
[0029]
Alternatively, at the
[0030]
Only one of the specific frequency suppression means 108 and 109 may be connected to the
[0031]
In the first embodiment of the present invention, the specific frequency suppression means 108 and 109 are used as an example of the specific frequency suppression means of the predistortion circuit of the present invention. The signal component (f2-f1) of the frequency of the signal difference, the signal component 2 (f2-f1) of its harmonic, the signal components 2f1, 2f2, (f1 + f2) of at least one harmonic of the carrier wave of the input signal, etc. It is a means to suppress.
[0032]
FIG. 1B is a diagram showing an example in which the specific frequency suppression means 108 and 109 are configured using lumped constant elements, and is an LC series resonance circuit in which a
[0033]
FIG. 1C is a diagram showing an example in which the specific frequency suppression means 108 and 109 are configured using transmission lines, and is an open stub using a λ / 8
[0034]
FIG. 1D is a diagram showing an example in which the specific frequency suppression means 108 and 109 are configured using transmission lines and capacitors, and is a stub matching circuit in which a λ / 4
[0035]
In this way, distortion that occurs in all or part of the frequency from the frequency corresponding to DC to the frequency corresponding to the occupied bandwidth of the input signal input to the
[0036]
More specifically, taking the signals of the frequencies f1 and f2 taken as examples in FIGS. 5 and 6 as an example, the specific frequency suppression means 108 and 109 are connected to the input impedance or output impedance of the
[0037]
In the first embodiment described above, in the predistortion circuit of the present invention, the
[0038]
Moreover, as the specific frequency suppression means 108 and 109 in the above-described first embodiment, one constituted by all or part of a resistor, a coil, a capacitor, and a transmission line can be used.
[0039]
In the first embodiment described above, as the specific frequency suppression means 108 and 109, means having an impedance lower than the output impedance or input impedance of the
[0040]
As the specific frequency suppressing means 108 shown in FIG. 1, a means for suppressing the signal component (f2-f1) of the frequency difference between the input signals shown in FIG. 10 and its harmonic 2 (f2-f1) may be used. Alternatively, means for suppressing the signal components 2f1, 2f2, (f1 + f2) of at least one harmonic of the carrier wave of the input signal may be used. Similarly, as the specific frequency suppressing means 109, means for suppressing the signal component (f2-f1) of the frequency of the difference between the input signals and 2 (f2-f1) of the harmonics thereof may be used, or the carrier wave of the input signal A means for suppressing the signal components 2f1, 2f2, (f1 + f2) of at least one of the harmonics may be used.
[0041]
In addition, as shown in FIG. 11, between the
[0042]
The specific
[0043]
In addition, here, two waves having different frequencies have been described as input signals, but the same effect can be obtained even with modulated waves.
[0044]
Furthermore, in the first embodiment described above, the
[0045]
(Embodiment 2)
Hereinafter, Embodiment 2 of the present invention will be described with reference to FIG. FIG. 2A is a configuration diagram of the predistortion circuit according to the second embodiment of the present invention. As shown in FIG. 2A, the
[0046]
Alternatively, a specific frequency suppression means 209 having a lower impedance than the output impedance of the
[0047]
Alternatively, at the
[0048]
Note that only one of the specific
[0049]
In the second embodiment of the present invention, the specific frequency suppression means 208 and 209 are used as an example of the specific frequency suppression means of the predistortion circuit of the present invention. The specific frequency suppression means 208 and 209 are shown in FIG. The signal component (f2-f1) of the frequency of the difference between the input signals and the harmonic 2 (f2-f1) thereof, and the signal components 2f1, 2f2, (f1 + f2) of at least one harmonic of the carrier wave of the input signal shown in FIG. It is a means to suppress etc.
[0050]
FIG. 2B is a diagram showing an example in which the specific frequency suppression means 208 and 209 are configured using lumped constant elements, and is an LC series resonance circuit in which a
[0051]
FIG. 2C is a diagram showing an example in which the specific frequency suppression means 208 and 209 are configured using transmission lines, and is an open stub using a λ / 8
[0052]
FIG. 2D is a diagram showing an example in which the specific frequency suppression means 208 and 209 are configured using transmission lines and capacitors, and is a stub matching circuit in which a λ / 4
[0053]
In this way, it is caused by distortion occurring at all or part of the frequency from the frequency corresponding to direct current to the frequency corresponding to the occupied bandwidth of the input signal input to the
[0054]
In the second embodiment described above, in the predistortion circuit of the present invention, the
[0055]
In the second embodiment described above, as the specific
[0056]
In addition, here, two waves having different frequencies have been described as input signals, but the same effect can be obtained even with modulated waves.
[0057]
(Embodiment 3)
Hereinafter, Embodiment 3 of the present invention will be described with reference to FIG. FIG. 3A is a configuration diagram of a predistortion circuit according to the third embodiment of the present invention. As shown in FIG. 3A, at a
[0058]
Alternatively, a specific frequency suppression unit 311 having a lower impedance than the output impedance of the
[0059]
Alternatively, at the
[0060]
Note that only one of the specific frequency suppression means 310 and 311 may be connected to the
[0061]
In the third embodiment of the present invention, the specific frequency suppression means 310 and 311 are used as an example of the specific frequency suppression means of the predistortion circuit of the present invention. The specific frequency suppression means 310 and 311 are shown in FIG. The signal component (f2-f1) of the frequency of the difference between the input signals and the harmonic 2 (f2-f1) thereof, and the signal components 2f1, 2f2, (f1 + f2) of at least one harmonic of the carrier wave of the input signal shown in FIG. It is a means to suppress etc.
[0062]
FIG. 3B is a diagram showing an example in which the specific frequency suppression means 310 and 311 are configured using lumped constant elements, and is an LC series resonance circuit in which a
[0063]
FIG. 3C is a diagram showing an example in which the specific
[0064]
FIG. 3D is a diagram showing an example in which the specific frequency suppression means 310 and 311 are configured using transmission lines and capacitors, and is a stub matching circuit in which a λ / 4
[0065]
In this way, it is caused by distortion occurring at all or part of the frequency from the frequency corresponding to DC to the frequency corresponding to the occupied bandwidth of the input signal input to the
[0066]
In the above-described third embodiment, in the predistortion circuit of the present invention, the
[0067]
Further, although the specific frequency suppression means 310 and 311 are connected to the connection points 313 and 314 in FIG. 3A, even if the specific frequency suppression means is added to the
[0068]
In addition, here, two waves having different frequencies have been described as input signals, but the same effect can be obtained even with modulated waves.
[0069]
Specific examples of the predistortion circuit according to the embodiment of the present invention using a diode as a nonlinear element other than the above-described first to third embodiments will be described below with reference to FIGS.
[0070]
FIG. 4 shows an example in which lumped
[0071]
FIG. 7 shows an example in which lumped
[0072]
FIG. 8 shows an example of a circuit configuration in which two
[0073]
In each of the predistortion compensation circuits of FIGS. 4, 7 and 8 described above, the specific frequency suppression means composed of the λ / 4 line and the capacitor has a lower impedance than the input impedance or output impedance of the diode. In the distortion compensation circuit, the magnitudes of the amplitudes of the intermodulation distortion components of the same order can be substantially matched.
[0074]
Note that a power amplifying apparatus including the predistortion circuit described in each of the above-described embodiments and an amplifier that amplifies a signal from the predistortion circuit also belongs to the present invention. An example of the amplifier corresponds to the amplifier shown in FIG.
[0075]
An amplifier shown in FIG. 12 includes an
[0076]
As shown in FIG. 12, on the input side and / or output side of the
[0077]
【The invention's effect】
As is apparent from the above description, the present invention can provide a predistortion compensation circuit that generates an intermodulation distortion component that can substantially cancel the intermodulation distortion component generated in the amplifier.
[Brief description of the drawings]
FIG. 1 is a configuration diagram of a predistortion circuit according to a first embodiment of the present invention.
FIG. 2 is a configuration diagram of a predistortion compensation circuit according to a second embodiment of the present invention.
FIG. 3 is a configuration diagram of a predistortion circuit according to a third embodiment of the present invention.
FIG. 4 is a configuration diagram of a predistortion circuit according to another embodiment of the present invention.
FIG. 5 is a diagram for explaining the configuration and principle of a predistortion method;
FIG. 6 is a diagram for explaining a problem;
FIG. 7 is a configuration diagram of a predistortion circuit according to another embodiment of the present invention.
FIG. 8 is a configuration diagram of a predistortion circuit according to another embodiment of the present invention.
FIG. 9 is a configuration diagram of a conventional predistortion circuit.
FIG. 10 is a diagram for explaining a problem;
FIG. 11 is a configuration diagram of a predistortion circuit according to the first embodiment of the present invention.
FIG. 12 is a configuration diagram of an amplifier according to an embodiment of the present invention.
13 is a diagram illustrating an example of a
[Explanation of symbols]
101, 201, 301 input terminals
102, 202, 302 Output terminal
110, 111, 210, 211, 312, 313, 314 Connection point
112, 115, 117, 212, 215, 217, 315, 318, 320 connection terminal
106,206 Diode
305 transistor
108, 109, 208, 209, 310, 311 Specific frequency suppression means
104, 107, 204, 207, 306, 308 Resistance
105, 114, 119, 205, 214, 219, 309, 317, 322 capacitors
113, 213, 304, 307, 316 Coil
116, 216, 319 λ / 8 line
118, 218, 321 λ / 4 line
Claims (11)
信号を出力する出力端子と、
前記入力端子と前記出力端子との間に接続された非線形素子と、
前記非線形素子に電圧を印加するためのバイアス供給回路と、
前記非線形素子の片側または両側に他の素子を介さずに接続点で直接接続された少なくとも一つの特定周波数抑圧手段とを備え、
直流に相当する周波数から、前記入力端子に入力される入力信号の占有帯域幅に相当する周波数までの全部または一部の周波数において、前記接続点から前記特定周波数抑圧手段をみたインピーダンスが、前記接続点から前記非線形素子をみたインピーダンスよりも低いインピーダンス値に設定され、
直流に相当する周波数から、前記入力端子に入力される入力信号の占有帯域幅に相当する周波数までの全部または一部の周波数に発生する歪が抑圧された信号が、前記出力端子から出力される前置歪補償回路。An input terminal for inputting a predetermined signal;
An output terminal for outputting a signal;
A non-linear element connected between the input terminal and the output terminal ;
A bias supply circuit for applying a voltage to the nonlinear element;
And at least one specific frequency suppression means are directly connected at the connection point without passing through the other elements on one or both sides of the non-linear element,
In all or a part of the frequency from the frequency corresponding to direct current to the frequency corresponding to the occupied bandwidth of the input signal input to the input terminal, the impedance of the specific frequency suppression means viewed from the connection point is the connection Is set to an impedance value lower than the impedance of the nonlinear element viewed from the point,
A signal in which distortion generated in all or part of the frequency from a frequency corresponding to direct current to a frequency corresponding to the occupied bandwidth of the input signal input to the input terminal is suppressed is output from the output terminal. Predistortion compensation circuit.
信号を出力する出力端子と、
前記入力端子と前記出力端子との間に接続された非線形素子と、
前記非線形素子に電圧を印加するためのバイアス供給回路と、
前記非線形素子の片側または両側に他の素子を介さずに接続点で直接接続された少なくとも一つの特定周波数抑圧手段とを備え、
前記入力信号の搬送波のn倍の周波数(nは2以上の整数)において、前記接続点から前記特定周波数抑圧手段をみたインピーダンスが、前記接続点から前記非線形素子をみたインピーダンスよりも低いインピーダンス値に設定され、
前記入力信号の搬送波のn倍の周波数に発生する歪が抑圧された信号が、前記出力端子から出力される前置歪補償回路。 An input terminal for inputting a predetermined signal;
An output terminal for outputting a signal;
A non-linear element connected between the input terminal and the output terminal;
A bias supply circuit for applying a voltage to the nonlinear element;
Comprising at least one specific frequency suppressing means directly connected at a connection point on one side or both sides of the nonlinear element without passing through another element;
In the input signal of the carrier of n times the frequency (n is an integer of 2 or more), the impedance viewed the specific frequency suppression unit from the connection point is lower than the impedance viewed the nonlinear element from the connection point impedance value Set to
A predistortion compensation circuit in which a signal in which distortion generated at a frequency n times the carrier wave of the input signal is suppressed is output from the output terminal .
その入力端子と接続している第1の整合回路と、
その第1の整合回路とゲートが接続しているトランジスタと、
そのトランジスタのドレインと接続している第2の整合回路と、
その第2の整合回路と接続しており、信号を出力する出力端子と、
前記第1の整合回路と前記トランジスタとの間に接続された第1のバイアス回路と、
前記第2の整合回路と前記トランジスタとの間に接続された第2のバイアス回路と、
前記トランジスタの片側または両側に他の素子を介さず直接接続され、直流に相当する周波数から、前記入力端子に入力される入力信号の占有帯域幅に相当する周波数までの全部もしくは一部の周波数に発生する歪、および/または前記入力信号の搬送波の少なくとも一つの高調波の周波数に発生する歪を抑圧する特定周波数抑圧手段とで構成されている請求項9に記載の電力増幅装置。The amplifier has an input terminal for inputting an output signal from the predistortion circuit ,
A first matching circuit connected to the input terminal;
A transistor whose gate is connected to the first matching circuit;
A second matching circuit connected to the drain of the transistor;
An output terminal connected to the second matching circuit and outputting a signal;
A first bias circuit connected between the first matching circuit and the transistor;
A second bias circuit connected between the second matching circuit and the transistor;
Which is connected directly without the intervention of the other elements on one or both sides of the transistor, the frequency corresponding to the DC, the whole or part of the frequency up to a frequency corresponding to the occupied bandwidth of the input signal input to the input terminal at least one power amplifier of claim 9 which is composed of a specific frequency suppressing means for suppressing the distortion generated in the frequency of the harmonics of the carrier wave generated distortion, and / or the input signal.
その入力端子と接続している第1の整合回路と、
その第1の整合回路とベースが接続しているトランジスタと、
そのトランジスタのコレクタと接続している第2の整合回路と、
その第2の整合回路と接続しており、信号を出力する出力端子と、
前記第1の整合回路と前記トランジスタとの間に接続された第1のバイアス回路と、
前記第2の整合回路と前記トランジスタとの間に接続された第2のバイアス回路と、
前記トランジスタの片側または両側に他の素子を介さず直接接続され、直流に相当する周波数から、前記入力端子に入力される入力信号の占有帯域幅に相当する周波数までの全部もしくは一部の周波数に発生する歪、および/または前記入力信号の搬送波の少なくとも一つの高調波の周波数に発生する歪を抑圧する特定周波数抑圧手段とで構成されている請求項9に記載の電力増幅装置。The amplifier has an input terminal for inputting an output signal from the predistortion circuit ,
A first matching circuit connected to the input terminal;
A transistor whose base is connected to the first matching circuit;
A second matching circuit connected to the collector of the transistor;
An output terminal connected to the second matching circuit and outputting a signal;
A first bias circuit connected between the first matching circuit and the transistor;
A second bias circuit connected between the second matching circuit and the transistor;
Which is connected directly without the intervention of the other elements on one or both sides of the transistor, the frequency corresponding to the DC, the whole or part of the frequency up to a frequency corresponding to the occupied bandwidth of the input signal input to the input terminal at least one power amplifier of claim 9 which is composed of a specific frequency suppressing means for suppressing the distortion generated in the frequency of the harmonics of the carrier wave generated distortion, and / or the input signal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001025895A JP3698647B2 (en) | 2000-02-03 | 2001-02-01 | Predistortion compensation circuit and power amplification device |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000-26146 | 2000-02-03 | ||
JP2000026146 | 2000-02-03 | ||
JP2001025895A JP3698647B2 (en) | 2000-02-03 | 2001-02-01 | Predistortion compensation circuit and power amplification device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001292039A JP2001292039A (en) | 2001-10-19 |
JP3698647B2 true JP3698647B2 (en) | 2005-09-21 |
Family
ID=26584785
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001025895A Expired - Fee Related JP3698647B2 (en) | 2000-02-03 | 2001-02-01 | Predistortion compensation circuit and power amplification device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3698647B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011182196A (en) * | 2010-03-01 | 2011-09-15 | Mitsubishi Electric Corp | Distortion compensating apparatus |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015118797A1 (en) * | 2014-02-04 | 2015-08-13 | 日本電気株式会社 | Transmission apparatus and transmission method |
US9929700B2 (en) | 2014-04-25 | 2018-03-27 | Mitsubishi Electric Corporation | Distortion compensation circuit |
CN110649896B (en) * | 2019-10-25 | 2023-06-27 | 电子科技大学 | Multi-band analog predistortion circuit applied to wireless communication |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0616567B2 (en) * | 1989-06-16 | 1994-03-02 | 株式会社宇宙通信基礎技術研究所 | High efficiency amplifier |
US5038113A (en) * | 1989-12-01 | 1991-08-06 | General Electric Company | Nonlinearity generator using FET source-to-drain conductive path |
JPH04326206A (en) * | 1991-04-25 | 1992-11-16 | Fujitsu Ltd | Power amplifier |
JP3487060B2 (en) * | 1996-02-28 | 2004-01-13 | 三菱電機株式会社 | Distortion compensation circuit |
JPH10145147A (en) * | 1996-11-15 | 1998-05-29 | Oki Electric Ind Co Ltd | Low-distortion amplifier circuit |
FI103743B (en) * | 1997-08-27 | 1999-08-31 | Insinoeoeritoimisto Juhana Yli | predistortion linearizer |
-
2001
- 2001-02-01 JP JP2001025895A patent/JP3698647B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011182196A (en) * | 2010-03-01 | 2011-09-15 | Mitsubishi Electric Corp | Distortion compensating apparatus |
Also Published As
Publication number | Publication date |
---|---|
JP2001292039A (en) | 2001-10-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9838047B2 (en) | Radio-frequency transmitter and amplifier | |
US20130265109A1 (en) | Power amplification circuit having transformer | |
EP0926818A2 (en) | Class A/F amplifier | |
US6933780B2 (en) | Predistortion circuit and power amplifier | |
KR100984079B1 (en) | Cascode configured amplifier | |
US6081159A (en) | Apparatus for improving linearity of small signal | |
KR19980071568A (en) | Microwave amplifier | |
TW517449B (en) | A fast-settling, low power, biasing apparatus and method for single-ended circuits | |
US5508663A (en) | Pulse width modulation amplifier | |
JPWO2006046294A1 (en) | Linearizer | |
JP3698647B2 (en) | Predistortion compensation circuit and power amplification device | |
CN104662795A (en) | Microwave amplifier device | |
JPH0785523B2 (en) | Non-linear distortion compensation circuit | |
JP3951521B2 (en) | Distortion compensation circuit and method of using the same | |
JP3487060B2 (en) | Distortion compensation circuit | |
JPH1141042A (en) | Microwave amplifier | |
US7940126B2 (en) | Signal amplification apparatus with advanced linearization | |
JP3894401B2 (en) | Power amplifier | |
KR100260815B1 (en) | Small signal linearity apparatus | |
GB2439983A (en) | Frequency compensation for an audio power amplifier | |
CN220896660U (en) | High-harmonic suppression amplifier | |
JPH0261175B2 (en) | ||
JP2000244252A (en) | Distortion compensation device | |
KR102656450B1 (en) | Amplifier having second harmonic trap | |
JPH11298268A (en) | Gain variable type amplifier |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040325 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040406 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040604 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050628 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050705 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090715 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090715 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100715 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110715 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110715 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120715 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |