JP3696158B2 - Superconducting element and manufacturing method thereof - Google Patents
Superconducting element and manufacturing method thereof Download PDFInfo
- Publication number
- JP3696158B2 JP3696158B2 JP2001388158A JP2001388158A JP3696158B2 JP 3696158 B2 JP3696158 B2 JP 3696158B2 JP 2001388158 A JP2001388158 A JP 2001388158A JP 2001388158 A JP2001388158 A JP 2001388158A JP 3696158 B2 JP3696158 B2 JP 3696158B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- superconducting
- oxide
- insulating layer
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000010410 layer Substances 0.000 claims description 159
- 239000011229 interlayer Substances 0.000 claims description 43
- 239000000758 substrate Substances 0.000 claims description 20
- 229910052784 alkaline earth metal Inorganic materials 0.000 claims description 15
- 150000001342 alkaline earth metals Chemical class 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 8
- 239000000126 substance Substances 0.000 claims description 5
- 239000010949 copper Substances 0.000 description 25
- 238000000034 method Methods 0.000 description 17
- 239000010408 film Substances 0.000 description 16
- 239000002887 superconductor Substances 0.000 description 13
- 230000012010 growth Effects 0.000 description 11
- 229910002367 SrTiO Inorganic materials 0.000 description 10
- 230000008569 process Effects 0.000 description 9
- 230000000694 effects Effects 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 238000004544 sputter deposition Methods 0.000 description 7
- 238000000137 annealing Methods 0.000 description 6
- 238000000992 sputter etching Methods 0.000 description 6
- 230000003746 surface roughness Effects 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- 238000002441 X-ray diffraction Methods 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 229910052788 barium Inorganic materials 0.000 description 3
- 239000007795 chemical reaction product Substances 0.000 description 3
- 238000010276 construction Methods 0.000 description 3
- 238000000608 laser ablation Methods 0.000 description 3
- 229910052791 calcium Inorganic materials 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052761 rare earth metal Inorganic materials 0.000 description 2
- 150000002910 rare earth metals Chemical class 0.000 description 2
- 229910052712 strontium Inorganic materials 0.000 description 2
- 229910001233 yttria-stabilized zirconia Inorganic materials 0.000 description 2
- 229910015901 Bi-Sr-Ca-Cu-O Inorganic materials 0.000 description 1
- 229910014454 Ca-Cu Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910002480 Cu-O Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000005280 amorphization Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 230000007773 growth pattern Effects 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000001182 laser chemical vapour deposition Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000003507 refrigerant Substances 0.000 description 1
- 239000006104 solid solution Substances 0.000 description 1
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
- 229910021521 yttrium barium copper oxide Inorganic materials 0.000 description 1
Images
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、超電導素子およびその製造方法に関する。
【０００２】
【従来の技術】
超電導体により形成されるＳＦＱ回路（Single Flux Quantum：単一磁束量子素子）は、１００ＧＨｚを超える周波数領域において動作可能な特性を持つことから、近未来の超高速論理回路作製に向けた要素技術として期待されている。ＳＦＱ回路の応用分野としては、インターネットルータに代表される次世代モバイル通信のインフラ構築、超高速性を生かした超ハイスループットコンピュータ用演算回路構築、ソフトウエア無線対応の論理回路構築などが考えられている。
【０００３】
ＳＦＱ回路を構築するにあたっては、低温超電導体よりも高温酸化物超電導体を用いることが有利なのは明らかである。すなわち、Ｎｂ系に代表される従来の低温超電導体を用いたＳＦＱ回路は液体ヘリウムなどの冷媒を要し、４．２Ｋでしか動作できなかった。これに対して、高温酸化物超電導体を用いたＳＦＱ回路は３０〜４０Ｋにおいて動作し、ＧＭクーラーなどのクライオクーラーにより冷却可能であるため冷却コストが極めて安価であるうえに、動作周波数５００ＧＨｚ程度のパフォーマンスが期待できる。
【０００４】
高温酸化物超電導体を用いたＳＦＱ回路の構成要素の１つであるジョセフソン接合の形態には、積層型、ランプエッジ型、粒界接合型、ステップエッジ型などがある。以下、代表例として、ランプエッジ型のジョセフソン接合を有する素子の製造方法を簡単に説明する。まず、絶縁基板上に第１の超電導層および層間絶縁層を積層する。次に、層間絶縁層および第１の超電導層を斜め方向にエッチング加工してランプエッジを形成する。このエッチング加工により第１の超電導層の表面には変質層が形成される。次いで、第２の超電導層を成膜して、第１および第２の超電導層間にジョセフソン結合を形成した後、第２の超電導層をパターニングする。その後、アニーリングなどを行う。
【０００５】
高温超電導体を用いたＳＦＱ回路において１００ＧＨｚオーダーの高速動作を実現するためには、回路構成要素の１つであるジョセフソン接合においてＩｃＲｎ値に代表される電気特性を最適化するのみならず、回路構成要素の１つである配線部分の配線インダクタンス（Ｌ）および配線容量（Ｃ）を所望の範囲内に設定し、配線長、配線幅、配線層厚み、などにおける回路設計マージンを向上させることが重要である。これらのうち配線容量は配線長などの設計マージンに直接影響を与えるため、極力低い値に抑えることが重要である。このためには、動作条件下での層間絶縁層の比誘電率（εr）を極力低下させることが重要である。また、薄膜成長の観点から、層間絶縁層には、超電導層との格子整合が良好で、格子対称性が類似しており、超電導層とのエピタキシャル成長に適していることが要求される。
【０００６】
高温超電導ＳＦＱの動作温度として期待されている約４０Ｋ以下の温度領域において、膜厚約３００ｎｍの絶縁層は４０以下のεrを持つことが望ましいとされる。従来、２層の超電導層間の層間絶縁層には、格子整合などの観点から、ＳｒＴｉＯ3（チタン酸ストロンチウム）が多用されてきた。しかし、ＳｒＴｉＯ3は、ＧＨｚ帯周波数領域において比誘電率が高く（εr：１００〜１０００）、特に高周波数帯域において用いられるデジタルデバイスに対しては不適切であった。
【０００７】
また、薄膜成長の観点から、従来用いられてきた層間絶縁層には以下に述べるような種々の問題があった。
【０００８】
例えば、従来多用されているＳｒＴｉＯ3をＹＢａ2Ｃｕ3Ｏy上に積層した場合、ＳｒＴｉＯ3表面の凹凸がＹＢａ2Ｃｕ3Ｏy表面の凹凸より著しく増大するうえに、積層界面でＳｒＴｉＯ3が（１１０）配向したドメインを生じることが頻繁に観測されていた。これらを用いてグランドプレーン（Ｇ．Ｐ．）などの積層膜を作製した場合、ＳＦＱ回路の接合におけるＩｃなどの電気物性値のバラツキが非常に大きくなっていた。
【０００９】
ＭｇＯは比誘電率が低い物質であるが、ＭｇＯを特にランプエッジ型素子の層間絶縁層として使用した場合には、ＭｇＯ層間絶縁層の傾斜面上に成長する超電導層の（００１）方向が傾斜面の法線方向と平行になり、傾斜面端部の超電導層中に発生した粒界により粒界接合が形成される現象が見られる。このため、特にランプエッジ接合を基本とする回路のように、層間絶縁層の傾斜面上に超電導層をエピタキシャル成長させる場合にＭｇＯを用いるのは適していない。また、ＭｇＯは水分により分解する性質が強く、プロセス中における大気、有機溶剤などから吸湿することによって、分解反応や表面のアモルファス化を起こしやすく、この点でもＭｇＯは層間絶縁層として適していない。
【００１０】
ＣｅＯ2は比誘電率が２０〜２５程度であるが、ＣｅＯ2にも以下のような問題がある。ＹＢａ2Ｃｕ3Ｏ7などの超電導薄膜とＣｅＯ2とのエピタキシャル成長は、傾斜面上においてもＭｇＯに比較して良好である。しかし、ＣｅＯ2層上にＹＢａ2Ｃｕ3Ｏ7を成長させた場合、成長初期過程において界面で反応が起こり、特に斜方晶ペロブスカイト型のＢａＣｅＯ3が生成される。この反応生成物は、超電導接合部の一部やグランドプレーンと下部電極層との界面付近に存在するため、接合特性およびグランドプレーンと下部電極層とのコンタクトなどの電気特性に著しく悪影響を及ぼす。しかも、この反応生成物は、薄膜中の析出物密度を高め、配線部の断線の原因となり、接合特性の再現性やバラツキに大きな影響を与える。また、ＣｅＯ2を基板上およびＹＢＣＯ上に（００１）配向させた場合、ＣｅＯ2は（１１１）面をエネルギー的に安定な面として成長するため、表面には（００１）面に加えて（００１）面に対して傾斜した（１１１）面をファセットとして持つ部分が多数混入し、非常に凹凸の激しい島状成長のような成長様式を示す。これらの理由により、ＣｅＯ2は超電導層とのエピタキシャル成長には不適である。
【００１１】
上記のように、従来の超電導素子の層間絶縁層として用いられてきた物質には様々な問題点があり、これら問題点を総合的に解決する物質の開発が求められていた。
【００１２】
【発明が解決しようとする課題】
本発明の目的は、膜厚が約３００ｎｍ以上で酸化物超電導層との平坦なエピタキシャル成長が可能であり、かつ約４０Ｋ以下の動作温度においてεrが４０以下である層間絶縁層を有し、良好な特性を示す超電導素子およびその製造方法を提供することにある。
【００１３】
【課題を解決するための手段】
本発明の一態様に係る超電導素子は、基板と、前記基板上に形成された、ジョセフソン接合をなす第１および第２の酸化物超電導層と、前記第１および第２の酸化物超電導層の配線部分間に形成された、下記化学式（１）
（Ｃａ1-xＳｒx）ＳｎyＯz （１）
（ここで、０≦ｘ≦０．８、０．４≦ｙ≦１．１、１．６≦ｚ≦３．４である）で表される酸化物層間絶縁層とを有する。
【００１４】
本発明の他の態様に係る超電導素子の製造方法は、基板上に、第１の酸化物超電導層および下記化学式（１）
（Ｃａ1-xＳｒx）ＳｎyＯz （１）
（ここで、０≦ｘ≦０．８、０．４≦ｙ≦１．１、１．６≦ｚ≦３．４である）で表される酸化物層間絶縁層を形成し、前記第１の酸化物超電導層および酸化物層間絶縁層の一部にエッチング加工を施し、エッチング加工された前記第１の酸化物超電導層および酸化物層間絶縁層上に第２の酸化物超電導層を積層して、前記第１の酸化物超電導層と第２の酸化物超電導層との間にジョセフソン接合を形成することを特徴とする。
【００１５】
【発明の実施の形態】
本発明の実施形態における超電導素子についてより詳細に説明する。
基板としては、ＳｒＴｉＯ3、ＭｇＯ、Ｌａ−Ｓｒ−Ａｌ−Ｔａ−Ｏ系酸化物（ＬＳＡＴ基板）、ＮｄＧａＯ3、ＬａＡｌＯ3、ＹＳＺ（イットリア安定化ジルコニア）などが用いられる。
【００１６】
ジョセフソン接合を形成する第１および第２の酸化物超電導層の材料としては、Ｌｎ−ＡＥ−Ｃｕ−Ｏ系（ＬｎはＹおよび希土類金属を表し、ＡＥはアルカリ土類金属を表す）、Ｂｉ−Ｓｒ−Ｃａ−Ｃｕ−Ｏ系、Ｔｌ−Ｂａ−Ｃａ−Ｃｕ−Ｏ系、（Ｂａ，Ｋ）ＢｉＯ3系などが用いられる。より具体的には、ＳＦＱ回路に一般的に用いられている銅系酸化物超電導体ＬｎＢａ2Ｃｕ3Ｏz（ここで、ＬｎはＹおよび希土類金属からなる群より選択される少なくとも１種であり、６．０≦ｚ≦８．０）、いわゆる１２３系超電導体が挙げられる。
【００１７】
第１および第２の酸化物超電導層は、スパッタ法、レーザーアブレーション法、蒸着法、ＣＶＤ法などにより成膜される。
【００１８】
ジョセフソン接合の形態としては、積層型、ランプエッジ型、粒界接合型、ステップエッジ型などが挙げられる。
【００１９】
本発明の実施形態において層間絶縁層として用いられる（Ｃａ1-xＳｒx）ＳｎyＯzはペロブスカイト型構造を持つ。この物質はバルク体で測定されたεrが約２５程度であるため、ＳｒＴｉＯ3などと比較して配線容量を著しく低下させることができる。また、この物質は固溶系を形成しており、酸化物超電導体とのエピタキシャル成長に適した格子対称性および格子整合性を持つため、複数のプロセスを経て形成される積層膜の結晶性、配向性、ならびに超電導転移温度（Ｔｃ）、配線部の巨視的臨界電流密度（Ｊｃ）などの電気特性を良好にすることができる。
【００２０】
この（Ｃａ1-xＳｒx）ＳｎyＯzについて、０≦ｘ≦０．８、０．４≦ｙ≦１．１、１．６≦ｚ≦３．４と規定したのは、以下のような理由による。すなわち、０≦ｘ≦０．８の範囲をはずれると、超電導層上にこの酸化物からなる層間絶縁層を形成したときに表面の凹凸が増大し、さらに超電導層を積層した積層膜を作製した場合にＳＦＱ回路の接合におけるＩｃなどの電気物性値のバラツキが生じやすくなる。また、０．４≦ｙ≦１．１および１．６≦ｚ≦３．４の範囲をはずれると、酸化物超電導体とのエピタキシャル成長に適した格子対称性および格子整合性が得られなくなる。ｙに関しては、０．５≦ｙ≦１．０であることが好ましい。
【００２１】
本発明の他の実施形態に係る超電導素子においては、第１および第２の酸化物超電導層ならびに酸化物層間絶縁層がいずれもアルカリ土類金属を含むことが好ましい。アルカリ土類金属としては、Ｃａ、Ｓｒ、Ｂａのうち少なくとも１種が含まれていればよい。上記の各層に全て同一のアルカリ土類金属が含まれている必要はなく、これらのアルカリ土類金属のうちいずれかが含まれていればよい。
【００２２】
ランプエッジ型、積層型などの素子を形成するには、第１の酸化物層および層間絶縁層を含む積層膜のエッチング加工、高温アニール、第２の酸化物超電導層の堆積などがなされる。これらのプロセスにおいて、エッチングが施された表面層はほとんどの場合アモルファス化し、かつエッチング前の組成から逸脱した組成を有する劣化した層となる。特に、アルカリ土類金属を含む酸化物をエッチング加工した場合には、アルカリ土類金属が欠損しやすい。この劣化層が高温アニール処理および上層の積層プロセスを経る間に異相へと再結晶化し上層とのエピ関係劣化の原因となる。
【００２３】
これに対して、第１および第２の酸化物超電導層ならびに酸化物層間絶縁層がアルカリ土類金属を含んでいれば、高温過程中に下層において欠損したアルカリ土類金属を上層から補うことができ、表面本来の構造を回復することができる。逆に、アルカリ土類金属が豊富になったとしても、薄膜中にｓｈｅａｒ構造が形成され、過剰なアルカリ土類を結晶中に積層欠陥として取り込むことにより、積層膜としての品質が保たれる。また、表面のアモルファス層に含まれる金属のうち最も反応性に富むアルカリ土類金属を下層および上層で共通して持つことにより、上層形成時に界面の平坦性を良好なものとすることが可能である。
【００２４】
全ての層が共通のアルカリ土類金属、例えばＳｒを含む場合には、上記の効果が得られることは言うまでもない。また、アルカリ土類金属同志ならば、上層と下層のアルカリ土類金属の組み合わせが、ＳｒとＢａの組み合わせまたはＢａとＣａの組み合わせなどでも、同様の効果が得られる。
【００２５】
本発明の他の実施形態に係る超電導素子は、第１および第２の酸化物超電導層間に形成されるジョセフソン接合の法線方向と基板表面の法線方向とが１０°≦α≦４５°の角度αをなす、いわゆるランプエッジ型素子であることが好ましい。
【００２６】
本発明の実施形態に係る超電導素子の製造方法では、基板上に、第１の酸化物超電導層および（Ｃａ1-xＳｒx）ＳｎyＯz酸化物層間絶縁層を形成し、第１の酸化物超電導層および酸化物層間絶縁層の一部にエッチング加工を施し、エッチング加工された第１の酸化物超電導層および酸化物層間絶縁層上に第２の酸化物超電導層を積層して、第１の酸化物超電導層と第２の酸化物超電導層との間にジョセフソン接合を形成する。さらに、第２の酸化物超電導層はパターニングされる。また、プロセス中に高温アニール処理が適宜行われる。
【００２７】
【実施例】
実施例１
本実施例においては、（Ｃａ1-xＳｒx）ＳｎyＯzで表される各種の絶縁層を作製した。表１に、（Ｃａ1-xＳｒx）ＳｎyＯz系絶縁層の構造物性を示す。格子定数はａ，ｂ方向の平均値を示す。格子定数および抵抗率は室温での値である。超電導層との格子不整合はＮｄＢａ2Ｃｕ3Ｏ7の格子定数を０．３８５２５、ＹＢａ2Ｃｕ3Ｏ7の格子定数を０．３８９３５として計算した値である。図１に、ＣａＳｎＯ3とＮｄＢａ2Ｃｕ3Ｏ7との格子対称性を示す。
【００２８】
【表１】
次に、（１００）面のＬＳＡＴ基板または（１００）面のＳｒＴｉＯ3基板上に、超電導層としてＮｄＢａ2Ｃｕ3Ｏ7またはＹＢａ2Ｃｕ3Ｏ7、絶縁層として（Ｃａ1-xＳｒx）ＳｎyＯzを積層した。超電導層の厚さは２００ｎｍ、絶縁層の厚さは５００ｎｍとした。
【００３０】
図２に、ＬＳＡＴ基板上に形成したＣａＳｎＯ3／ＮｄＢａ2Ｃｕ3Ｏ7積層膜のＸＲＤ回折の測定結果を示す。図２から、絶縁層および超電導層のいずれも（００１）配向単相となり、かつ界面での反応生成物からの回折ピークは一切観測されず、良好なエピタキシャル積層膜が形成されていることが判明した。一方、絶縁層にＳｒＴｉＯ3やＣｅＯ2などを用いた場合には、良好なエピタキシャル積層膜は得られない。
【００３１】
表２に、ＹＢａ2Ｃｕ3Ｏ7またはＮｄＢａ2Ｃｕ3Ｏ7の上に積層した（Ｃａ1-xＳｒx）ＳｎyＯz、ＭｇＯまたはＳｒＴｉＯ3の表面粗さを測定した結果を示す。図３に、表２の結果に基づく、格子不整合と表面粗さＲａとの関係を示す。
【００３２】
表面粗さＲａは、Ｎ個の測定点について、ｉ番目の測定点の高さをＺi、平均高さをＺとして、下記式により求めた。
【００３３】
Ｒａ＝Σ｜Ｚi−Ｚ｜／Ｎ
表２および図３より、（Ｃａ1-xＳｒx）ＳｎyＯz（０≦ｘ≦０．８、０．４≦ｙ≦１．１、１．６≦ｚ≦３．４）で表される絶縁層の表面粗さＲａは３ｎｍ以下と良好なことがわかる。
【００３４】
【表２】
実施例２
本実施例においては、下部超電導層としてＮｄＢａ2Ｃｕ3Ｏ7、層間絶縁層としてＣａＳｎＯ3、上部超電導層としてＹＢａ2Ｃｕ3Ｏ7を用い、ランプエッジ型素子を作製した。
【００３６】
図４（Ａ）〜（Ｃ）にランプエッジ型素子の製造工程を示す。表３に各層の成膜条件またはエッチング条件を示す。
【００３７】
【表３】
図４（Ａ）に示すように、ＬＳＡＴ基板１１上に、厚さ約２００ｎｍのＮｄＢａ2Ｃｕ3Ｏ7からなる下部電極層１２をスパッタリングにより成膜した。下部電極層１２上に、厚さ約６００ｎｍのＣａＳｎＯ3からなる層間絶縁層１３をスパッタリングにより成膜した。層間絶縁層１３上にレジストを塗布し、フォトリソグラフィーによりレジストパターン１４を形成した。
【００３９】
図４（Ｂ）に示すように、レジストパターン１４をマスクとして層間絶縁層１３に対して第１段のイオンエッチングを行った。レジストパターンの残渣を除去した後、下部電極層１２に対して第２段のイオンエッチングを行った。これらのイオンエッチングにより、ランプエッジをなす層間絶縁層および下部電極のパターンを形成した。イオンエッチングにより下部電極の表面には変質層が形成されているものと推定される。
【００４０】
図４（Ｃ）に示すように、全面に厚さ約３００ｎｍのＹＢａ2Ｃｕ3Ｏ7からなる上部電極層１５を成膜した。この結果、下部電極層１２と上部電極層１５との間にランプエッジ型のジョセフソン結合が形成される。上部電極層１５上にレジストを塗布し、フォトリソグラフィーによりレジストパターン（図示せず）を形成した。レジストパターンをマスクとして上部電極層１５をイオンエッチングすることにより上部電極のパターンを形成した。その後、レジストパターンの残渣を除去した。さらに、金電極を形成した後、Ｏ2流量１０００ｓｃｃｍ、１気圧の雰囲気において４００℃でアニールした。
【００４１】
Ｘ線回折（ＸＲＤ）の結果、形成された各層は全て（００１）配向していることが判明した。また、各層間の界面において、反応層は全く観測されなかった。
【００４２】
単一チップ内における１００個の素子についてジョセフソン接合の電気特性を評価した。図５に作製されたランプエッジ型素子の電気特性を示す。Ｉｃの平均値は１．０４ｍＡ、Ｒｎの平均値は１．５Ω、Ｉｃの標準偏差は５．７％であった。上部電極および下部電極について、Ｔｃはそれぞれ８７Ｋ、８８Ｋ、Ｊｃはそれぞれ４．５×１０7Ａ／ｃｍ2、２．５×１０7Ａ／ｃｍ2であった。
【００４３】
実施例３
本実施例においては、下部超電導層としてＮｄＢａ2Ｃｕ3Ｏ7、層間絶縁層としてＣａＳｎＯ3、上部超電導層としてＹＢａ2Ｃｕ3Ｏ7を用い、積層型素子を作製した。
【００４４】
図６（Ａ）〜（Ｃ）に積層型素子の製造工程を示す。表４に各層の成膜条件またはエッチング条件を示す。
【００４５】
【表４】
図６（Ａ）に示すように、ＬＳＡＴ基板２１上に、厚さ約２００ｎｍのＮｄＢａ2Ｃｕ3Ｏ7からなる下部電極層２２をスパッタリングにより成膜した。下部電極層２２上に、厚さ約６００ｎｍのＣａＳｎＯ3からなる層間絶縁層２３をスパッタリングにより成膜した。層間絶縁層２３上にレジストを塗布し、フォトリソグラフィーによりレジストパターン２４を形成した。
【００４７】
図６（Ｂ）に示すように、レジストパターン２４をマスクとして層間絶縁層２３のイオンエッチングを行った。その後、レジストパターンの残渣を除去した。このイオンエッチングにより下部電極の表面には変質層が形成されているものと推定される。
【００４８】
図６（Ｃ）に示すように、全面に厚さ約３００ｎｍのＹＢａ2Ｃｕ3Ｏ7からなる上部電極層２５を成膜した。この結果、下部電極層２２と上部電極層２５との間に積層型のジョセフソン結合が形成される。上部電極層２５上にレジストを塗布し、フォトリソグラフィーによりレジストパターン（図示せず）を形成した。レジストパターンをマスクとして上部電極層２５をイオンエッチングすることにより上部電極のパターンを形成した。その後、レジストパターンの残渣を除去した。さらに、金電極を形成した後、Ｏ2流量１０００ｓｃｃｍ、１気圧の雰囲気において４００℃でアニールした。
【００４９】
Ｘ線回折（ＸＲＤ）の結果、形成された各層は全て（００１）配向していることが判明した。
【００５０】
単一チップ内における１００個の素子についてジョセフソン接合の電気特性を評価した。図７に作製された積層型素子の電気特性を示す。Ｉｃの平均値は１．０４ｍＡ、Ｒｎの平均値は１．５Ω、Ｉｃの標準偏差は５．７％であった。上部電極および下部電極について、Ｔｃはそれぞれ８７Ｋ、８８Ｋ、Ｊｃはそれぞれ４．５×１０7Ａ／ｃｍ2、２．５×１０7Ａ／ｃｍ2であった。積層型素子においてもエッジ型素子と同様の効果が得られており、従来の層間絶縁層を使用した場合に比べて電気特性は著しく向上していた。
【００５１】
実施例４
本実施例においては、層間絶縁層としてＣａ0.5Ｓｒ0.5Ｓｎ0.5Ｏ2、下部および上部の超電導層としてＮｄＢａ2Ｃｕ3Ｏ7を用いたランプエッジ型素子を作製した。
【００５２】
Ｃａ0.5Ｓｒ0.5Ｓｎ0.5Ｏ2の構造物性は表１に示した通りである。この層間絶縁層は、全てのＡ−Ｏ層が２層積層された層状ペロブスカイト構造を示す。ランプエッジ型素子のシーケンスおよび製造条件は、実施例２と同様である。
【００５３】
単一チップ内における１００個の素子についてジョセフソン接合の電気特性を評価した。図８に作製されたランプエッジ型素子の電気特性を示す。Ｉｃの平均値は０．７０ｍＡ、Ｒｎの平均値は３．０Ω、Ｉｃの標準偏差は５．０％であった。上部電極および下部電極について、Ｔｃはそれぞれ８４Ｋ、８７Ｋ、Ｊｃはそれぞれ３．５×１０7Ａ／ｃｍ2、３．５×１０7Ａ／ｃｍ2であった。
【００５４】
また、酸化物超電導層に（Ｂａ，Ｋ）ＢｉＯ3系、Ｂｉ系、Ｔｌ系、Ｌａ２１４系などの結晶構造が１２３系と類似した他の超電導体を用いてランプエッジ型素子を作製した場合にも、上記実施例と同様の効果をもたらすことがスパッタ法による結果により判明した。
【００５５】
また、スパッタ法に限らず、レーザーアブレーション法、ＣＶＤ法、真空蒸着法などの他の成膜方法でも同様の効果が得られることが、これらの成膜方法を用いて素子を作製した結果により判明した。
【００５６】
さらに、上記実施例で用いた絶縁層を基板と超電導層との間のバッファ層として用い、レーザーアブレーション法により作製した線材の電気特性を測定した結果、ＴｃおよびＪｃの向上など、上記と同様の効果が得られた。このように著しく性能の優れた線材を作製することができ、電力応用に向けた線材の開発においても良好な結果を示すことが判明した。
【００５７】
【発明の効果】
以上記述のように本発明によれば、膜厚が約３００ｎｍ以上で酸化物超電導層との平坦なエピタキシャル成長が可能であり、かつ約４０Ｋ以下の動作温度においてεrが４０以下である層間絶縁層を有し、配線容量が小さく高速動作に適した超電導素子を提供できる。このため、高温超電導ジョセフソン接合の高速論理演算素子としての機能が飛躍的に向上し、通信インフラ技術の更なる高速化、通信容量の大型化に貢献する。
【図面の簡単な説明】
【図１】ＣａＳｎＯ3とＮｄＢａ2Ｃｕ3Ｏ7との格子対称性を示す図。
【図２】ＣａＳｎＯ3／ＮｄＢａ2Ｃｕ3Ｏ7積層膜のＸＲＤ回折の測定結果を示す図。
【図３】層間絶縁層の超電導層に対する格子不整合と表面粗さとの関係を示す図。
【図４】実施例２におけるランプエッジ型超電導素子の製造方法を示す図。
【図５】実施例２におけるランプエッジ型超電導素子の電気特性評価結果を示す図。
【図６】実施例３における積層型超電導素子の製造方法を示す図。
【図７】実施例３における積層型超電導素子の電気特性評価結果を示す図。
【図８】実施例４におけるランプエッジ型超電導素子の電気特性評価結果を示す図。
【符号の説明】
１１…基板
１２…下部電極層
１３…層間絶縁層
１４…レジストパターン
１５…上部電極層
２１…基板
２２…下部電極層
２３…層間絶縁層
２４…レジストパターン
２５…上部電極層[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a superconducting element and a method for manufacturing the same.
[0002]
[Prior art]
The SFQ circuit (Single Flux Quantum) formed by superconductors has the characteristics that it can operate in a frequency range exceeding 100 GHz, so it is an elemental technology for the creation of ultra-high-speed logic circuits in the near future. Expected. Applications of SFQ circuits include the construction of next-generation mobile communication infrastructure represented by Internet routers, the construction of arithmetic circuits for ultra-high throughput computers that take advantage of ultra-high speed, and the construction of logic circuits that support software radio. Yes.
[0003]
Obviously, it is advantageous to use a high-temperature oxide superconductor rather than a low-temperature superconductor in constructing an SFQ circuit. That is, a conventional SFQ circuit using a low-temperature superconductor represented by an Nb system requires a refrigerant such as liquid helium and can only operate at 4.2K. In contrast, SFQ circuits using high-temperature oxide superconductors operate at 30 to 40K and can be cooled by a cryocooler such as a GM cooler, so that the cooling cost is extremely low and the operating frequency is about 500 GHz. Expect performance.
[0004]
As a form of the Josephson junction which is one of the components of the SFQ circuit using a high-temperature oxide superconductor, there are a stacked type, a ramp edge type, a grain boundary junction type, a step edge type, and the like. Hereinafter, as a representative example, a method for manufacturing an element having a ramp-edge type Josephson junction will be briefly described. First, a first superconducting layer and an interlayer insulating layer are stacked on an insulating substrate. Next, the interlayer insulating layer and the first superconducting layer are etched in an oblique direction to form a lamp edge. By this etching process, an altered layer is formed on the surface of the first superconducting layer. Next, after forming a second superconducting layer and forming a Josephson bond between the first and second superconducting layers, the second superconducting layer is patterned. Then, annealing is performed.
[0005]
In order to realize a high-speed operation on the order of 100 GHz in an SFQ circuit using a high-temperature superconductor, not only the electrical characteristics typified by the IcRn value are optimized in the Josephson junction, which is one of the circuit components, The wiring inductance (L) and wiring capacitance (C) of the wiring portion, which is one of the constituent elements, are set within a desired range, and the circuit design margin in wiring length, wiring width, wiring layer thickness, etc. is improved. is important. Of these, the wiring capacity directly affects the design margin such as the wiring length, so it is important to keep it as low as possible. For this purpose, it is important to reduce the relative dielectric constant (ε r ) of the interlayer insulating layer as much as possible under operating conditions. Also, from the viewpoint of thin film growth, the interlayer insulating layer is required to have good lattice matching with the superconducting layer and have similar lattice symmetry and be suitable for epitaxial growth with the superconducting layer.
[0006]
In a temperature range of about 40 K or less which is expected as the operating temperature of the high-temperature superconducting SFQ, it is desirable that the insulating layer having a film thickness of about 300 nm has an ε r of 40 or less. Conventionally, SrTiO 3 (strontium titanate) has been frequently used for an interlayer insulating layer between two superconducting layers from the viewpoint of lattice matching. However, SrTiO 3 has a high relative dielectric constant in the GHz band frequency region (ε r : 100 to 1000), and is inappropriate for digital devices used particularly in the high frequency band.
[0007]
Further, from the viewpoint of thin film growth, the conventionally used interlayer insulating layer has various problems as described below.
[0008]
For example, when laminating the SrTiO 3 which is conventionally often used on YBa 2 Cu 3 O y, in terms of unevenness of SrTiO 3 surface is significantly increased from the unevenness of the YBa 2 Cu 3 O y surface and SrTiO 3 in the lamination interface It has frequently been observed to produce (110) oriented domains. When a laminated film such as a ground plane (GP) is produced using these, variation in electrical property values such as Ic at the junction of the SFQ circuit is very large.
[0009]
MgO is a substance having a low relative dielectric constant. However, when MgO is used as an interlayer insulating layer of a lamp edge type element, the (001) direction of the superconducting layer grown on the inclined surface of the MgO interlayer insulating layer is inclined. There is a phenomenon in which a grain boundary junction is formed by the grain boundary generated in the superconducting layer at the end of the inclined surface, which is parallel to the normal direction of the surface. For this reason, it is not suitable to use MgO when epitaxially growing a superconducting layer on an inclined surface of an interlayer insulating layer, particularly in a circuit based on a lamp edge junction. In addition, MgO has a strong property of decomposing by moisture, and easily absorbs moisture from the atmosphere, organic solvent, etc. during the process, so that decomposition reaction and surface amorphization easily occur. In this respect, MgO is not suitable as an interlayer insulating layer.
[0010]
CeO 2 has a relative dielectric constant of about 20 to 25, but CeO 2 also has the following problems. Epitaxial growth of a superconducting thin film such as YBa 2 Cu 3 O 7 and CeO 2 is better than MgO even on an inclined surface. However, when YBa 2 Cu 3 O 7 is grown on the CeO 2 layer, a reaction occurs at the interface in the initial growth process, and in particular, orthorhombic perovskite-type BaCeO 3 is generated. Since this reaction product exists in a part of the superconducting junction and in the vicinity of the interface between the ground plane and the lower electrode layer, it significantly adversely affects the junction characteristics and electrical characteristics such as the contact between the ground plane and the lower electrode layer. In addition, this reaction product increases the density of precipitates in the thin film, causes disconnection of the wiring portion, and greatly affects the reproducibility and variation of the bonding characteristics. In addition, when CeO 2 is (001) oriented on the substrate and YBCO, CeO 2 grows with the (111) plane as an energetically stable plane, so in addition to the (001) plane (001) ) A large number of portions having (111) planes that are inclined with respect to the plane are mixed, and a growth pattern such as island-like growth with extremely ruggedness is exhibited. For these reasons, CeO 2 is not suitable for epitaxial growth with a superconducting layer.
[0011]
As described above, there are various problems in the materials used as the interlayer insulating layer of the conventional superconducting element, and the development of a material that comprehensively solves these problems has been demanded.
[0012]
[Problems to be solved by the invention]
It is an object of the present invention to have an interlayer insulating layer having a film thickness of about 300 nm or more and capable of flat epitaxial growth with an oxide superconducting layer and having an ε r of 40 or less at an operating temperature of about 40 K or less. It is an object of the present invention to provide a superconducting element exhibiting excellent characteristics and a method for manufacturing the same.
[0013]
[Means for Solving the Problems]
A superconducting element according to an aspect of the present invention includes a substrate, first and second oxide superconducting layers formed on the substrate and forming a Josephson junction, and the first and second oxide superconducting layers. The following chemical formula (1) formed between the wiring parts of
(Ca 1-x Sr x) Sn y O z (1)
(Where 0 ≦ x ≦ 0.8, 0.4 ≦ y ≦ 1.1, 1.6 ≦ z ≦ 3.4).
[0014]
A method for manufacturing a superconducting element according to another aspect of the present invention includes a first oxide superconducting layer and a chemical formula (1) below on a substrate.
(Ca 1-x Sr x) Sn y O z (1)
(Where 0 ≦ x ≦ 0.8, 0.4 ≦ y ≦ 1.1, 1.6 ≦ z ≦ 3.4) is formed, and the first interlayer insulating layer is formed. Etching is performed on a part of the oxide superconducting layer and the oxide interlayer insulating layer, and a second oxide superconducting layer is stacked on the etched first oxide superconducting layer and the oxide interlayer insulating layer. A Josephson junction is formed between the first oxide superconducting layer and the second oxide superconducting layer.
[0015]
DETAILED DESCRIPTION OF THE INVENTION
The superconducting element in the embodiment of the present invention will be described in more detail.
As the substrate, SrTiO 3 , MgO, La—Sr—Al—Ta—O-based oxide (LSAT substrate), NdGaO 3 , LaAlO 3 , YSZ (yttria stabilized zirconia) or the like is used.
[0016]
As materials for the first and second oxide superconducting layers forming the Josephson junction, Ln—AE—Cu—O system (Ln represents Y and rare earth metal, and AE represents alkaline earth metal), Bi -Sr-Ca-Cu-O system, Tl-Ba-Ca-Cu -O system, (Ba, K) BiO 3 system are used. More specifically, a copper-based oxide superconductor LnBa 2 Cu 3 O z generally used in SFQ circuits (where Ln is at least one selected from the group consisting of Y and rare earth metals) 6.0 ≦ z ≦ 8.0), so-called 123 series superconductors.
[0017]
The first and second oxide superconducting layers are formed by sputtering, laser ablation, vapor deposition, CVD, or the like.
[0018]
Examples of the form of the Josephson junction include a stacked type, a ramp edge type, a grain boundary junction type, and a step edge type.
[0019]
Used as an interlayer insulating layer in embodiments of the present invention (Ca 1-x Sr x) Sn y O z has a perovskite structure. Since this material has an ε r measured by a bulk body of about 25, the wiring capacitance can be significantly reduced as compared with SrTiO 3 or the like. In addition, this material forms a solid solution system and has lattice symmetry and lattice matching suitable for epitaxial growth with oxide superconductors. Therefore, the crystallinity and orientation of the laminated film formed through multiple processes. In addition, electrical characteristics such as the superconducting transition temperature (Tc) and the macroscopic critical current density (Jc) of the wiring portion can be improved.
[0020]
This (Ca 1-x Sr x) Sn y O z, 0 ≦ x ≦ 0.8,0.4 ≦ y ≦ 1.1,1.6 ≦ z ≦ 3.4 as defined the following For reasons like this. That is, if the range of 0 ≦ x ≦ 0.8 is exceeded, surface irregularities increase when an interlayer insulating layer made of this oxide is formed on the superconducting layer, and a laminated film in which the superconducting layer is further laminated is produced. In this case, variations in electrical property values such as Ic at the junction of SFQ circuits are likely to occur. Further, if the ranges of 0.4 ≦ y ≦ 1.1 and 1.6 ≦ z ≦ 3.4 are not satisfied, lattice symmetry and lattice matching suitable for epitaxial growth with an oxide superconductor cannot be obtained. y is preferably 0.5 ≦ y ≦ 1.0.
[0021]
In the superconducting element according to another embodiment of the present invention, it is preferable that the first and second oxide superconducting layers and the oxide interlayer insulating layer both contain an alkaline earth metal. As the alkaline earth metal, at least one of Ca, Sr, and Ba may be included. It is not necessary for all the above layers to contain the same alkaline earth metal, and it is sufficient that any one of these alkaline earth metals is contained.
[0022]
In order to form an element such as a lamp edge type or a laminated type, etching processing of a laminated film including a first oxide layer and an interlayer insulating layer, high-temperature annealing, deposition of a second oxide superconducting layer, and the like are performed. In these processes, the etched surface layer becomes amorphous in most cases and becomes a degraded layer having a composition that deviates from the composition prior to etching. In particular, when an oxide containing an alkaline earth metal is etched, the alkaline earth metal is easily lost. The deteriorated layer is recrystallized into a different phase during the high temperature annealing process and the upper layer stacking process, causing deterioration of the epi relationship with the upper layer.
[0023]
On the other hand, if the first and second oxide superconducting layers and the oxide interlayer insulating layer contain an alkaline earth metal, it is possible to make up for the alkaline earth metal missing in the lower layer from the upper layer during the high temperature process. And the original structure of the surface can be restored. On the contrary, even if the alkaline earth metal becomes rich, a shear structure is formed in the thin film, and the quality of the laminated film is maintained by incorporating excess alkaline earth as a stacking fault in the crystal. In addition, by having the most reactive alkaline earth metal among the metals contained in the amorphous layer on the surface in common in the lower layer and the upper layer, it is possible to improve the flatness of the interface when forming the upper layer. is there.
[0024]
It goes without saying that the above effect can be obtained when all the layers contain a common alkaline earth metal such as Sr. Further, if the alkaline earth metals are used, the same effect can be obtained even when the combination of the upper and lower alkaline earth metals is a combination of Sr and Ba or a combination of Ba and Ca.
[0025]
In a superconducting device according to another embodiment of the present invention, the normal direction of the Josephson junction formed between the first and second oxide superconducting layers and the normal direction of the substrate surface are 10 ° ≦ α ≦ 45 °. A so-called ramp edge type element having the angle α is preferable.
[0026]
The method of manufacturing a superconducting element according to the embodiment of the present invention, on a substrate, a first oxide superconductor layer and (Ca 1-x Sr x) to form a Sn y O z oxide interlayer insulating layer, a first Etching is performed on a part of the oxide superconducting layer and the oxide interlayer insulating layer, and a second oxide superconducting layer is stacked on the etched first oxide superconducting layer and the oxide interlayer insulating layer, A Josephson junction is formed between the first oxide superconducting layer and the second oxide superconducting layer. Furthermore, the second oxide superconducting layer is patterned. Further, high-temperature annealing is appropriately performed during the process.
[0027]
【Example】
Example 1
In this example, a variety of insulating layer represented by (Ca 1-x Sr x) Sn y O z. Table 1 shows the structure physical properties of (Ca 1-x Sr x) Sn y O z based insulating layer. The lattice constant indicates an average value in the a and b directions. Lattice constant and resistivity are values at room temperature. Lattice mismatch between the superconducting layer is 0.38525 lattice constant of NdBa 2 Cu 3 O 7, a calculated value of the lattice constant of the YBa 2 Cu 3 O 7 as 0.38935. FIG. 1 shows the lattice symmetry between CaSnO 3 and NdBa 2 Cu 3 O 7 .
[0028]
[Table 1]
Next, on the (100) plane LSAT substrate or the (100) plane SrTiO 3 substrate, NdBa 2 Cu 3 O 7 or YBa 2 Cu 3 O 7 as the superconducting layer and (Ca 1-x Sr x ) as the insulating layer Sn y Oz was laminated. The thickness of the superconducting layer was 200 nm, and the thickness of the insulating layer was 500 nm.
[0030]
FIG. 2 shows the measurement results of XRD diffraction of the CaSnO 3 / NdBa 2 Cu 3 O 7 laminated film formed on the LSAT substrate. FIG. 2 shows that both the insulating layer and the superconducting layer have a (001) -oriented single phase, and no diffraction peak from the reaction product at the interface is observed, and a good epitaxial laminated film is formed. did. On the other hand, when SrTiO 3 or CeO 2 is used for the insulating layer, a good epitaxial laminated film cannot be obtained.
[0031]
Table 2 shows the results of measuring a YBa 2 Cu 3 O 7 or NdBa 2 Cu 3 was laminated on the O 7 (Ca 1-x Sr x) surface roughness of the Sn y O z, MgO or SrTiO 3. FIG. 3 shows the relationship between the lattice mismatch and the surface roughness Ra based on the results of Table 2.
[0032]
The surface roughness Ra was determined by the following equation for the N measurement points, where the height of the i-th measurement point was Z i and the average height was Z.
[0033]
Ra = Σ | Z i −Z | / N
From Table 2 and FIG. 3, it is represented by (Ca 1−x Sr x ) Sn y O z (0 ≦ x ≦ 0.8, 0.4 ≦ y ≦ 1.1, 1.6 ≦ z ≦ 3.4). It can be seen that the surface roughness Ra of the insulating layer is as good as 3 nm or less.
[0034]
[Table 2]
Example 2
In the present embodiment, NdBa 2 Cu 3 O 7 as a lower superconducting layer, CaSnO 3 as an interlayer insulating layer, a YBa 2 Cu 3 O 7 as an upper superconducting layer, to produce a ramp-edge element.
[0036]
4A to 4C show the manufacturing process of the lamp edge type element. Table 3 shows the film forming conditions or etching conditions of each layer.
[0037]
[Table 3]
As shown in FIG. 4A, a
[0039]
As shown in FIG. 4B, first-stage ion etching was performed on the
[0040]
As shown in FIG. 4C, an upper electrode layer 15 made of YBa 2 Cu 3 O 7 having a thickness of about 300 nm was formed on the entire surface. As a result, a ramp edge type Josephson coupling is formed between the
[0041]
As a result of X-ray diffraction (XRD), it was found that all the formed layers were (001) oriented. In addition, no reaction layer was observed at the interface between the layers.
[0042]
The electrical characteristics of the Josephson junction were evaluated for 100 devices in a single chip. FIG. 5 shows the electrical characteristics of the manufactured lamp edge type element. The average value of Ic was 1.04 mA, the average value of Rn was 1.5Ω, and the standard deviation of Ic was 5.7%. Regarding the upper electrode and the lower electrode, Tc was 87K, 88K, and Jc was 4.5 × 10 7 A / cm 2 and 2.5 × 10 7 A / cm 2 , respectively.
[0043]
Example 3
In the present embodiment, NdBa 2 Cu 3 O 7 as a lower superconducting layer, CaSnO 3 as an interlayer insulating layer, a YBa 2 Cu 3 O 7 as an upper superconducting layer to prepare a multilayer element.
[0044]
6A to 6C show a manufacturing process of the stacked element. Table 4 shows the film forming conditions or etching conditions of each layer.
[0045]
[Table 4]
As shown in FIG. 6A, a
[0047]
As shown in FIG. 6B, ion etching of the interlayer insulating
[0048]
As shown in FIG. 6C, an
[0049]
As a result of X-ray diffraction (XRD), it was found that all the formed layers were (001) oriented.
[0050]
The electrical characteristics of the Josephson junction were evaluated for 100 devices in a single chip. FIG. 7 shows the electrical characteristics of the fabricated multilayer element. The average value of Ic was 1.04 mA, the average value of Rn was 1.5Ω, and the standard deviation of Ic was 5.7%. Regarding the upper electrode and the lower electrode, Tc was 87K, 88K, and Jc was 4.5 × 10 7 A / cm 2 and 2.5 × 10 7 A / cm 2 , respectively. The same effect as that of the edge type element is obtained in the laminated type element, and the electric characteristics are remarkably improved as compared with the case where the conventional interlayer insulating layer is used.
[0051]
Example 4
In this example, a lamp edge type element using Ca 0.5 Sr 0.5 Sn 0.5 O 2 as an interlayer insulating layer and NdBa 2 Cu 3 O 7 as lower and upper superconducting layers was fabricated.
[0052]
The structural properties of Ca 0.5 Sr 0.5 Sn 0.5 O 2 are as shown in Table 1. This interlayer insulating layer has a layered perovskite structure in which all the A-O layers are laminated in two layers. The sequence and manufacturing conditions of the lamp edge type element are the same as those in the second embodiment.
[0053]
The electrical characteristics of the Josephson junction were evaluated for 100 devices in a single chip. FIG. 8 shows the electrical characteristics of the manufactured lamp edge type element. The average value of Ic was 0.70 mA, the average value of Rn was 3.0Ω, and the standard deviation of Ic was 5.0%. For the upper electrode and the lower electrode, Tc was 84K, 87K, and Jc was 3.5 × 10 7 A / cm 2 and 3.5 × 10 7 A / cm 2 , respectively.
[0054]
In addition, when a lamp edge type element is manufactured by using another superconductor having a crystal structure similar to that of the 123 series, such as (Ba, K) BiO 3 series, Bi series, Tl series, La214 series, etc., in the oxide superconducting layer. As a result, it was found from the results of the sputtering method that the same effect as in the above-described example was brought about.
[0055]
In addition, it is clear from the results of fabricating devices using these film forming methods that the same effect can be obtained not only by sputtering but also by other film forming methods such as laser ablation, CVD, and vacuum evaporation. did.
[0056]
Further, the insulating layer used in the above example was used as a buffer layer between the substrate and the superconducting layer, and the electrical characteristics of the wire produced by the laser ablation method were measured. As a result, the Tc and Jc were improved, and the like. The effect was obtained. Thus, it was found that a wire material with extremely excellent performance could be produced, and that good results were obtained in the development of a wire material for power application.
[0057]
【The invention's effect】
As described above, according to the present invention, an interlayer insulating layer having a film thickness of about 300 nm or more and capable of flat epitaxial growth with an oxide superconducting layer and having an ε r of 40 or less at an operating temperature of about 40 K or less. And a superconducting element suitable for high-speed operation with a small wiring capacity. For this reason, the function of the high-temperature superconducting Josephson junction as a high-speed logic operation element is dramatically improved, which contributes to further increase in communication infrastructure technology and communication capacity.
[Brief description of the drawings]
FIG. 1 is a diagram showing lattice symmetry between CaSnO 3 and NdBa 2 Cu 3 O 7 .
FIG. 2 is a view showing a measurement result of XRD diffraction of a CaSnO 3 / NdBa 2 Cu 3 O 7 laminated film.
FIG. 3 is a diagram showing a relationship between lattice mismatch and surface roughness of an interlayer insulating layer with respect to a superconducting layer.
4 is a view showing a method for manufacturing a lamp edge type superconducting element in Example 2. FIG.
FIG. 5 is a view showing an electrical property evaluation result of a lamp edge type superconducting element in Example 2;
6 is a view showing a method for manufacturing a laminated superconducting element in Example 3. FIG.
7 is a graph showing the results of evaluating electrical characteristics of the multilayer superconducting element in Example 3. FIG.
FIG. 8 is a view showing an electrical property evaluation result of a lamp edge type superconducting element in Example 4;
[Explanation of symbols]
DESCRIPTION OF
Claims (3)
前記基板上に形成された、ジョセフソン接合をなす第１および第２の酸化物超電導層と、
前記第１および第２の酸化物超電導層の配線部分間に形成された、下記化学式（１）
（Ｃａ1-xＳｒx）ＳｎyＯz （１）
（ここで、０≦ｘ≦０．８、０．４≦ｙ≦１．１、１．６≦ｚ≦３．４である）で表される酸化物層間絶縁層と
を有することを特徴とする超電導素子。A substrate,
A first and a second oxide superconducting layer forming a Josephson junction formed on the substrate;
The following chemical formula (1) formed between the wiring portions of the first and second oxide superconducting layers:
(Ca 1-x Sr x) Sn y O z (1)
(Where 0 ≦ x ≦ 0.8, 0.4 ≦ y ≦ 1.1, 1.6 ≦ z ≦ 3.4), and an oxide interlayer insulating layer Superconducting element.
（Ｃａ1-xＳｒx）ＳｎyＯz （１）
（ここで、０≦ｘ≦０．８、０．４≦ｙ≦１．１、１．６≦ｚ≦３．４である）で表される酸化物層間絶縁層を形成し、
前記第１の酸化物超電導層および酸化物層間絶縁層の一部にエッチング加工を施し、
エッチング加工された前記第１の酸化物超電導層および酸化物層間絶縁層上に第２の酸化物超電導層を積層して、前記第１の酸化物超電導層と第２の酸化物超電導層との間にジョセフソン接合を形成する
ことを特徴とする超電導素子の製造方法。On the substrate, the first oxide superconducting layer and the following chemical formula (1)
(Ca 1-x Sr x) Sn y O z (1)
(Where 0 ≦ x ≦ 0.8, 0.4 ≦ y ≦ 1.1, 1.6 ≦ z ≦ 3.4) is formed,
Etching is performed on a part of the first oxide superconducting layer and the oxide interlayer insulating layer,
A second oxide superconducting layer is stacked on the etched first oxide superconducting layer and the oxide interlayer insulating layer, and the first oxide superconducting layer and the second oxide superconducting layer are A method of manufacturing a superconducting element, characterized in that a Josephson junction is formed therebetween.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001388158A JP3696158B2 (en) | 2001-12-20 | 2001-12-20 | Superconducting element and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001388158A JP3696158B2 (en) | 2001-12-20 | 2001-12-20 | Superconducting element and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003188427A JP2003188427A (en) | 2003-07-04 |
| JP3696158B2 true JP3696158B2 (en) | 2005-09-14 |
Family
ID=27596764
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001388158A Expired - Fee Related JP3696158B2 (en) | 2001-12-20 | 2001-12-20 | Superconducting element and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3696158B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105428517A (en) * | 2015-11-06 | 2016-03-23 | 中国科学院上海微系统与信息技术研究所 | Double-channel superconductive connection and preparation method therefor |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6090794B2 (en) | 2011-05-31 | 2017-03-08 | 古河電気工業株式会社 | Oxide superconducting thin film and superconducting fault current limiter |
-
2001
- 2001-12-20 JP JP2001388158A patent/JP3696158B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105428517A (en) * | 2015-11-06 | 2016-03-23 | 中国科学院上海微系统与信息技术研究所 | Double-channel superconductive connection and preparation method therefor |
| CN105428517B (en) * | 2015-11-06 | 2018-05-25 | 中国科学院上海微系统与信息技术研究所 | A kind of binary channels superconduction connection and preparation method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003188427A (en) | 2003-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08501416A (en) | Improved barrier layer for oxide superconductor devices and circuits | |
| JPH07106883B2 (en) | Superconductor structure | |
| US20090197770A1 (en) | Bismuth based oxide superconductor thin films and method of manufacturing the same | |
| US10158061B2 (en) | Integrated superconductor device and method of fabrication | |
| US6782282B2 (en) | Superconductor system with enhanced current carrying capability | |
| JP3696158B2 (en) | Superconducting element and manufacturing method thereof | |
| JP3189403B2 (en) | Element having superconducting junction and method of manufacturing the same | |
| JP2902939B2 (en) | Oxide thin film, method of manufacturing the same, and superconducting element using the same | |
| JP4037666B2 (en) | Superconducting element | |
| JP4818614B2 (en) | Superconducting laminate and manufacturing method thereof, Josephson junction element, electronic device | |
| US6719924B2 (en) | Superconducting device and method of manufacturing the same | |
| JP4448934B2 (en) | Preparation method of Bi-based oxide superconducting thin film | |
| US7981840B2 (en) | Method of manufacturing Bi-based oxide superconductor thin films | |
| JP3186035B2 (en) | Laminated thin film for field effect element and field effect transistor using the laminated thin film | |
| JP2931779B2 (en) | Superconducting element | |
| JP2544390B2 (en) | Oxide superconducting integrated circuit | |
| JP2004063562A (en) | Fabricating process and apparatus for attaching oxide superconductive thin film with buffer layer to sapphire substrate | |
| JP2883464B2 (en) | Method of laminating thin films of different materials on oxide superconducting thin film | |
| JP4326634B2 (en) | Mercury-based cuprate superconducting thin film and manufacturing method | |
| JP3258824B2 (en) | Metal oxide material, superconducting junction element using the same, and substrate for superconducting element | |
| US5362709A (en) | Superconducting device | |
| JPH1174573A (en) | Superconductinc element circuit, its manufacture and superconducting device | |
| JP2710870B2 (en) | Method of laminating thin films of different materials on oxide superconducting thin film | |
| JP3155641B2 (en) | Superconducting tunnel junction device | |
| JP2663856B2 (en) | Superconducting circuit using edge-type Josephson junction and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050621 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050628 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090708 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090708 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090708 Year of fee payment: 4 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090708 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090708 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090708 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100708 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110708 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120708 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130708 Year of fee payment: 8 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130708 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |