JP3695522B2 - 3-level inverter device - Google Patents

3-level inverter device Download PDF

Info

Publication number
JP3695522B2
JP3695522B2 JP2000372889A JP2000372889A JP3695522B2 JP 3695522 B2 JP3695522 B2 JP 3695522B2 JP 2000372889 A JP2000372889 A JP 2000372889A JP 2000372889 A JP2000372889 A JP 2000372889A JP 3695522 B2 JP3695522 B2 JP 3695522B2
Authority
JP
Japan
Prior art keywords
voltage
neutral point
point voltage
inverter device
level inverter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000372889A
Other languages
Japanese (ja)
Other versions
JP2002176784A (en
Inventor
善之 田中
克利 山中
英司 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yaskawa Electric Corp
Original Assignee
Yaskawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2000372889A priority Critical patent/JP3695522B2/en
Application filed by Yaskawa Electric Corp filed Critical Yaskawa Electric Corp
Priority to CNB2006101468654A priority patent/CN100466449C/en
Priority to CNB018201784A priority patent/CN100334801C/en
Priority to EP01271687A priority patent/EP1347565A4/en
Priority to PCT/JP2001/010480 priority patent/WO2002050989A1/en
Priority to US10/433,891 priority patent/US6795323B2/en
Priority to KR1020037007601A priority patent/KR100650358B1/en
Priority to TW090130172A priority patent/TW546905B/en
Publication of JP2002176784A publication Critical patent/JP2002176784A/en
Application granted granted Critical
Publication of JP3695522B2 publication Critical patent/JP3695522B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【０００１】
【発明の属する技術分野】
本発明は、３レベルインバータ装置に関し、特には、その正母線と負母線との間に直列に接続された２つのコンデンサ間の中性点と負母線との間の電圧である中性点電圧の制御に関する。
【０００２】
【従来の技術】
図５は、３レベルインバータ装置の主回路構成を示す回路図である。図５に示すように、３レベルインバータ装置は、２つのコンデンサ７と、３相の出力端子と、１２個のスイッチング素子８と、１８個のダイオード９とから構成される。
【０００３】
このような３レベルインバータ装置では、スイッチング素子８1、８2をオンすると、各相の出力端子はＰ点に接続されている正母線に接続され、各相の出力相電圧はハイレベルとなり、スイッチング素子８2、８3をオンすると、各相の出力端子は中性点Ｃ点に接続され、各相の出力相電圧はハイレベルおよびローレベルの中間の中間レベル（中性点電圧）となり、スイッチング素子８3、８4をオンすると、各相の出力端子はＮ点に接続されている負母線に接続され、各相の出力相電圧はローレベルとなる。３レベルインバータ装置では、上述の３つのパターンを基本として各スイッチング素子８をスイッチングして３相の負荷を駆動するのが一般的である。
【０００４】
このような３レベルインバータ装置では、コンデンサ７の分圧によって中性点電圧が作られるが、この中性点電圧は負荷へ供給される電流に応じて変動する。中性点電圧が変動すると、コンデンサ７に過電圧がかかり、コンデンサ７の寿命低下・破壊が発生する恐れがある。そこで、３レベルインバータ装置では、中性点電圧を制御する中性点電圧制御装置を備えて、中性点電圧制御を行なっている。
【０００５】
図６は、３レベルインバータ装置における従来の中性点電圧制御装置の構成を示すブロック図である。図６に示すように、中性点電圧制御装置は、２つのアイソレーションアンプ６と、計算回路３とから構成される。
【０００６】
２つのアイソレーションアンプ６には、Ｐ点とＮ点との間の電圧、すなわち直流母線電圧の２分の１である第１の基準電圧Ｖref1と、Ｃ点とＮ点との間の電圧、すなわち中性点電圧ＶCNとがそれぞれに入力される。計算回路３は、２つのアイソレーションアンプ６の出力を入力し、中性点電圧ＶCNと第１の基準電圧Ｖref1とが一致するような中性点電圧制御指令を計算して出力している。中性点電圧制御指令とは、中性点電圧の値を上昇させたり、下降させたりするようなＰＷＭ（パルス幅変調）指令の出力パターンを作成するための指令である。
【０００７】
上述したように、中性点電圧制御装置では、計算回路３に中性点電圧ＶCNと、第１の基準電圧Ｖref1とを入力するために、絶縁回路である２つのアイソレーションアンプ６を必要としている。このような絶縁回路が必要なのは、計算回路３が一般的に、インバータの主回路とは別電源で駆動されるものだからである。
【０００８】
しかし、このようなアイソレーションアンプ６はアナログで広いリニア特性を有する高価な絶縁回路であるため、中性点電圧制御装置が高価になってしまうという問題があった。また、従来の中性点電圧制御装置では、計算回路３がアナログ信号に基づいて中性点電圧制御を行なっているため、ノイズ等の影響を受けやすいという問題があった。
【０００９】
【発明が解決しようとする課題】
以上述べたように、従来の３レベルインバータ装置における中性点電圧制御装置は、アナログで広いリニア特性を有する高価な絶縁回路が必要であるため、高価になってしまうという問題があった。また、アナログ信号に基づいて中性点電圧制御を行なっているため、ノイズ等の影響を受けやすいという問題があった。
【００１０】
本発明は、安価で、信頼性が高く高精度な３レベルインバータ装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記課題を解決するために、本発明の３レベルインバータ装置は、２個のコンデンサを直列接続したコンデンサ接続体と、前記コンデンサ接続体の正極側電圧、負極側電圧、および前記２個のコンデンサの直列接続部である中性点電圧の３つの電圧出力が可能なインバータ部を備えた３レベルインバータ装置において、前記中性点電圧が前記正極側電圧と負極側電圧間の中心電圧を含む所定の電圧区間内にある場合、前記電圧区間よりも高い場合、および前記電圧区間よりも低い場合のいずれの状態にあるかを検出し、該検出した状態を示す状態信号を出力する中性点電圧状態検出手段を備えたことを特徴とする。
また、本発明の別の３レベルインバータ装置は、２個のコンデンサを直列接続したコンデンサ接続体と、前記コンデンサ接続体の正極側電圧、負極側電圧、および前記２個のコンデンサの直列接続部である中性点電圧の３つの電圧出力が可能なインバータ部と、前記中性点電圧を昇降制御する中性点電圧制御手段を備えた３レベルインバータ装置において、前記中性点電圧が前記正極側電圧と負極側電圧間の中心電圧を含む所定の電圧区間内にある場合、前記電圧区間よりも高い場合、および前記電圧区間よりも低い場合のいずれの状態にあるかを検出し、該検出した状態を示す状態信号を前記中性点電圧制御手段に出力する中性点電圧状態検出手段を備え、前記中性点電圧制御手段は前記状態信号に基づいて中性点電圧を昇降制御することを特徴とする。
【００１２】
本発明では、中性点電圧と各基準電圧値との差を、アナログ信号からディジタル信号に変換することによって、広いリニア特性を有する高価な絶縁手段を用いることなく、安価なディジタル信号の絶縁手段を用いることができるため、装置全体を安価とすることができる。
【００１３】
また、本発明では、中性点電圧と各基準電圧値との差を、アナログ信号でなくディジタル信号で表現することによって、計算手段の入力に対するノイズの影響を低減化することができるため、装置の信頼性を高めて高精度な中性点電圧制御を行なうことができる。
【００１４】
【発明の実施の形態】
本発明の実施形態について図面を参照して詳細に説明する。なお、全図において、同一の符号がつけられている構成要素は、すべて同一のものを示す。
【００１５】
（第１の実施形態）
まず、本発明の第１の実施形態の中性点電圧制御装置について説明する。図１は、３レベルインバータ装置における本実施形態の中性点電圧制御装置の構成を示すブロック図である。図１に示すように、本実施形態の中性点電圧制御装置は、減算器１と、２つの比較器２と、計算回路３と、絶縁回路１０から構成される。
【００１６】
減算器１は、中性点電圧ＶCNから第１の基準電圧Ｖref1を減算した値を出力する。第１の基準電圧値Ｖref1は、前述のようにＰ点とＮ点との間の電圧の２分の１の電圧値（１／２・ＶPN）である。
【００１７】
本実施形態の中性点電圧制御装置は、第１の基準電圧値Ｖref1の他に、第２の基準電圧値Ｖref2および第３の基準電圧値Ｖref3を用いる。第２の基準電圧値Ｖref2および第３の基準電圧値Ｖref3は、図２に示すように、それぞれ負の値と正の値となっている。
【００１８】
１つの比較器２は、減算器１の出力の値が第２の基準電圧値Ｖref2より小さい場合に、計算回路３に対し中性点電圧を上昇させるための信号をオンして出力する。また、もう１つの比較器２は、減算器１の出力の値が第３の基準電圧値Ｖref3より大きい場合に、計算回路３に対し中性点電圧ＶCNを下降させるための信号をオンして出力する。
【００１９】
２つの比較器２から出力される信号は、２ビットのディジタル信号として絶縁回路１０に入力され、計算回路３に入力される。この絶縁回路１０は、ディジタル信号を扱う回路であるため、広い範囲でのリニア特性等を有する必要がないため、図５に示すアイソレーションアンプ６より安価なものとすることができる。
【００２０】
計算回路３は、２つの比較器２の出力を入力して、２つの比較器２から信号が入力されていなければ中性点電圧をそのまま維持するようにし、中性点電圧を上昇させる信号が入力されれば、中性点電圧を上昇させるような中性点電圧制御指令を作成し、中性点電圧を下降させる信号が入力されれば中性点電圧を下降させるような中性点電圧制御指令を作成する。
【００２１】
以上述べたように、本実施形態の中性点電圧制御装置では、中性点電圧ＶCNと各基準電圧値との差をアナログ信号からディジタル信号に変換することによって、広いリニア特性を有する高価な絶縁回路を用いることなく、安価なディジタル信号の絶縁回路１０を用いることができるため、装置全体を安価とすることができる。
【００２２】
また、本実施形態の中性点電圧制御装置では、中性点電圧ＶCNと各基準電圧値との差を、アナログ信号でなくディジタル信号で処理することによって、計算回路３の入力に対するノイズの影響を低減化することができるため、装置の信頼性を高めて高精度な中性点電圧制御を行なうことができる。
【００２３】
また、本実施形態の中性点電圧制御装置では、第２の基準電圧値Ｖref2と第３の基準電圧値Ｖref3とをしきい値として不感帯を設けることによって、中性点電圧に含まれるレベルの小さいノイズに左右されることなく、中性点電圧制御を行なうことができる。さらに、本実施形態の中性点電圧制御装置では、第２の基準電圧値Ｖref2と第３の基準電圧値Ｖref3によるしきい値を、３レベルインバータ装置が出力する周波数の３倍の周波数で起こる中性点電圧変動よりも広く設定することが望ましい。こうすることによって、ノイズの影響を除去することができるとともに、通常の変動分、すなわち運転周波数の３倍周波数での変動分を無視することができるようになるため、制御の簡略化と高信頼性を実現できる。なお、計算回路３は、ソフトウエアで構成されているものであってもよいし、電気回路のようなハードウエアで構成されているものであってもよい。
【００２４】
（第２の実施形態）
次に、本発明の第２の実施形態の中性点電圧制御装置について図３を参照して説明する。図３は、本実施形態の中性点電圧制御装置の構成を示すブロック図である。図３に示すように、本実施形態の中性点電圧制御装置は、２つの比較器２の代わりにコンパレータ４を備え、計算回路３の代わりに記憶装置５を備えている点が、第１の実施形態の中性点電圧制御装置と異なっている。
【００２５】
コンパレータ４は、中性点電圧ＶCNから第１の基準電圧Ｖref1を減算した値を入力し、減算器１の出力の値が第２の基準電圧値Ｖref2より小さい場合と、第２の基準電圧値Ｖref2以上第３の基準電圧値Ｖref3以下である場合と、第３の基準電圧値Ｖref3より大きい場合とで値が異なる３つの２ビットのディジタル信号を出力する。
【００２６】
記憶装置５には、そのディジタル信号の値とその値において出力されるべき中性点電圧制御指令との組のテーブルが、インバータの力行・回生の場合や、使用状況に応じたインバータの運転状況に応じて複数個記憶されている。記憶装置５は、各テーブルの中から現在の運転状況に応じたテーブルを選択し、そのテーブルを用いてディジタル信号に対応する中性点電圧制御指令を出力する。
【００２７】
表１に、各スイッチング状態と、中性点電圧の変化を示す。ここで、スイッチング状態は、図４に示すような、ベクトルを出力する際のスイッチングパターンであり、それぞれＵ相、Ｖ相、Ｗ相の順番で示してある。Ｐは、その相が正極側の点Ｐに接続されている状態であり、Ｎは、その相が負極側の点Ｎに接続されている状態であり、Ｏは、その相が中性点Ｃ点に接続されている状態である。
【００２８】
ここで、例えば、ａｐベクトル、ａｎベクトルは、図４を見ると明らかなように、出力する線間電圧としては等価であるが、スイッチング状態が違うため、例えば、力行時における中性点電圧の変化を考えると、ａｐベクトルの場合は上昇、ａｎベクトルの場合は下降と、それぞれ逆になる。また、力行、回生時によっても中性点電圧の変化は逆になる。このように、出力する線間電圧は同じでも、中性点電圧を上昇、下降することの出来る電圧ベクトルの組が存在するため、どちらのベクトルを選択するかによって、中性点電圧を制御することが出来る。本実施形態の中性点電圧制御装置では、これらの関係をテーブルとして記憶させておくことにより、中性点電圧の変動に対して、その変動を打ち消すパターンを選択することができる。
【００２９】
【表１】

Figure 0003695522
【００３０】
【発明の効果】
以上述べたように、本発明によれば、中性点電圧と各基準電圧値との差を、アナログ信号でなくディジタル信号で表現することによって、広いリニア特性を有する高価な絶縁手段を用いることなく、安価なディジタル信号での絶縁手段を用いることができるため、装置全体を安価とすることができる。
【００３１】
また、本発明によれば、中性点電圧と各基準電圧値との差を、アナログ信号でなくディジタル信号で処理することによって、計算手段への入力へのノイズの影響を低減化することができるため、装置の信頼性を高め高精度な３レベルインバータ装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態の中性点電圧制御装置の構成を示すブロック図である。
【図２】本発明の第１の実施形態の中性点電圧制御装置の動作を示す図である。
【図３】本発明の第２の実施形態の中性点電圧制御装置の構成を示すブロック図である。
【図４】３レベルインバータ装置のベクトル図である。
【図５】３レベルインバータ装置の主回路構成を示す回路図である。
【図６】従来の中性点電圧制御装置の構成を示すブロック図である。
【符号の説明】
１ 減算器
２ 比較器
３ 計算回路
４ コンパレータ
５ 記憶装置
６ アイソレーションアンプ
７ コンデンサ
８1〜８4 スイッチング素子
９ ダイオード
１０ 絶縁回路[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a three-level inverter device, in particular, the neutral point is the voltage between the neutral point and the negative bus between two capacitors connected in series between the positive bus and negative bus about the control of the voltage.
[0002]
[Prior art]
FIG. 5 is a circuit diagram showing a main circuit configuration of the three-level inverter device. As shown in FIG. 5, the three-level inverter device includes two capacitors 7, a three-phase output terminal, twelve switching elements 8, and eighteen diodes 9.
[0003]
In such a three-level inverter device, when the switching elements 8 1 and 8 2 are turned on, the output terminal of each phase is connected to the positive bus connected to the point P, and the output phase voltage of each phase becomes high level, When the switching elements 8 2 and 8 3 are turned on, the output terminal of each phase is connected to the neutral point C, and the output phase voltage of each phase becomes an intermediate level (neutral point voltage) between the high level and the low level. When the switching elements 8 3 and 8 4 are turned on, the output terminal of each phase is connected to the negative bus connected to the N point, and the output phase voltage of each phase becomes low level. In the three-level inverter device, it is common to drive the three-phase load by switching each switching element 8 based on the above three patterns.
[0004]
In such a three-level inverter device, a neutral point voltage is created by dividing the voltage of the capacitor 7, and this neutral point voltage varies according to the current supplied to the load. When the neutral point voltage fluctuates, an overvoltage is applied to the capacitor 7, and there is a possibility that the life of the capacitor 7 is reduced or destroyed. Thus, the three-level inverter device includes a neutral point voltage control device that controls the neutral point voltage, and performs neutral point voltage control.
[0005]
FIG. 6 is a block diagram showing a configuration of a conventional neutral point voltage control device in a three-level inverter device. As shown in FIG. 6, the neutral point voltage control device includes two isolation amplifiers 6 and a calculation circuit 3.
[0006]
The two isolation amplifiers 6 include a voltage between the point P and the point N, that is, a first reference voltage V ref1 that is a half of the DC bus voltage, and a voltage between the point C and the point N. That is, the neutral point voltage V CN is input to each. The calculation circuit 3 inputs the outputs of the two isolation amplifiers 6, calculates and outputs a neutral point voltage control command such that the neutral point voltage V CN matches the first reference voltage V ref1. Yes. The neutral point voltage control command is a command for creating an output pattern of a PWM (pulse width modulation) command that raises or lowers the value of the neutral point voltage.
[0007]
As described above, in the neutral point voltage control apparatus, in order to input the neutral point voltage V CN and the first reference voltage V ref1 to the calculation circuit 3, the two isolation amplifiers 6 that are insulation circuits are provided. In need of. Such an insulating circuit is necessary because the calculation circuit 3 is generally driven by a power source different from the main circuit of the inverter.
[0008]
However, since such an isolation amplifier 6 is an expensive insulating circuit having analog and wide linear characteristics, there is a problem that a neutral point voltage control device becomes expensive. Further, in the conventional neutral point voltage control device, the calculation circuit 3 performs neutral point voltage control based on an analog signal, and therefore, there is a problem that it is easily affected by noise and the like.
[0009]
[Problems to be solved by the invention]
As described above, the neutral point voltage control device in the conventional three-level inverter device has a problem that it is expensive because it requires an analog and expensive insulating circuit having a wide linear characteristic. Further, since neutral point voltage control is performed based on an analog signal, there is a problem that it is easily affected by noise and the like.
[0010]
An object of the present invention is to provide a three-level inverter device that is inexpensive, reliable, and highly accurate.
[0011]
[Means for Solving the Problems]
In order to solve the above-mentioned problems, a three-level inverter device according to the present invention includes a capacitor connection body in which two capacitors are connected in series, a positive side voltage, a negative side voltage of the capacitor connection body, and the two capacitors. In the three-level inverter device including an inverter unit capable of outputting three voltage of neutral point voltage which is a series connection unit, the neutral point voltage includes a predetermined voltage including a center voltage between the positive electrode side voltage and the negative electrode side voltage. Neutral point voltage state that detects whether it is in the voltage interval, higher than the voltage interval, or lower than the voltage interval, and outputs a state signal indicating the detected state A detection means is provided .
Further, another three-level inverter device of the present invention includes a capacitor connection body in which two capacitors are connected in series, a positive side voltage of the capacitor connection body, a negative side voltage, and a series connection portion of the two capacitors. In a three-level inverter device comprising an inverter unit capable of outputting three voltages of a certain neutral point voltage and neutral point voltage control means for raising and lowering the neutral point voltage, the neutral point voltage is on the positive side When it is within a predetermined voltage interval including the center voltage between the voltage and the negative side voltage, it is detected whether the state is higher than the voltage interval or lower than the voltage interval, and the detected A neutral point voltage state detection unit that outputs a state signal indicating a state to the neutral point voltage control unit; and the neutral point voltage control unit performs up-down control of the neutral point voltage based on the state signal. And it features.
[0012]
In this onset bright, the difference between the neutral point voltage and the reference voltage value, by converting the analog signal into a digital signal, without using an expensive insulating means having a wide linear characteristic, a low-cost digital signal Since an insulating means can be used, the entire apparatus can be made inexpensive.
[0013]
Further, in this onset bright, the difference between the neutral point voltage and the respective reference voltage values, by expressing a digital signal rather than an analog signal, it is possible to reduce the effect of noise on the input of the calculation means Therefore, the neutral point voltage control with high accuracy can be performed by improving the reliability of the apparatus.
[0014]
DETAILED DESCRIPTION OF THE INVENTION
With reference to the drawings about the implementation type state of the present invention will be described in detail. In all the drawings, the same reference numerals denote the same components.
[0015]
(First embodiment)
First, the neutral point voltage control apparatus according to the first embodiment of the present invention will be described. FIG. 1 is a block diagram showing the configuration of the neutral point voltage control device of this embodiment in a three-level inverter device. As shown in FIG. 1, the neutral point voltage control apparatus of this embodiment includes a subtractor 1, two comparators 2, a calculation circuit 3, and an insulation circuit 10.
[0016]
The subtracter 1 outputs a value obtained by subtracting the first reference voltage V ref1 from the neutral point voltage V CN . The first reference voltage value V ref1 is a voltage value (1/2 · V PN ) that is a half of the voltage between the point P and the point N as described above.
[0017]
The neutral point voltage control apparatus according to the present embodiment uses the second reference voltage value V ref2 and the third reference voltage value V ref3 in addition to the first reference voltage value V ref1 . As shown in FIG. 2, the second reference voltage value V ref2 and the third reference voltage value V ref3 are a negative value and a positive value, respectively.
[0018]
One comparator 2 turns on and outputs a signal for increasing the neutral point voltage to the calculation circuit 3 when the output value of the subtracter 1 is smaller than the second reference voltage value V ref2 . The other comparator 2 turns on a signal for lowering the neutral point voltage V CN to the calculation circuit 3 when the output value of the subtractor 1 is larger than the third reference voltage value V ref3. And output.
[0019]
Signals output from the two comparators 2 are input to the isolation circuit 10 as 2-bit digital signals and input to the calculation circuit 3. Since this insulating circuit 10 is a circuit that handles digital signals, it is not necessary to have linear characteristics or the like in a wide range, so that it can be made cheaper than the isolation amplifier 6 shown in FIG.
[0020]
The calculation circuit 3 inputs the outputs of the two comparators 2 and maintains the neutral point voltage as long as no signal is input from the two comparators 2. A neutral point voltage control command that increases the neutral point voltage if it is input, and a neutral point voltage that decreases the neutral point voltage if a signal that decreases the neutral point voltage is input. Create a control command.
[0021]
As described above, in the neutral point voltage control device of this embodiment, the difference between the neutral point voltage V CN and each reference voltage value is converted from an analog signal to a digital signal. Since an inexpensive digital signal insulation circuit 10 can be used without using a simple insulation circuit, the entire apparatus can be made inexpensive.
[0022]
Further, in the neutral point voltage control apparatus of the present embodiment, the difference between the neutral point voltage V CN and each reference voltage value is processed not by an analog signal but by a digital signal, whereby noise of the input to the calculation circuit 3 is reduced. Since the influence can be reduced, the reliability of the apparatus can be increased and highly accurate neutral point voltage control can be performed.
[0023]
Further, in the neutral point voltage control device of the present embodiment, the dead zone is provided by using the second reference voltage value V ref2 and the third reference voltage value V ref3 as threshold values, thereby being included in the neutral point voltage. Neutral point voltage control can be performed without being influenced by low level noise. Furthermore, in the neutral point voltage control apparatus of this embodiment , the threshold value based on the second reference voltage value V ref2 and the third reference voltage value V ref3 is set to a frequency that is three times the frequency output by the three-level inverter device. It is desirable to set it wider than the neutral point voltage fluctuation that occurs in By doing this, the influence of noise can be removed, and a normal fluctuation, that is, a fluctuation at a frequency three times the operation frequency can be ignored. Therefore, simplification of control and high reliability are achieved. Can be realized. The calculation circuit 3 may be configured by software or may be configured by hardware such as an electric circuit.
[0024]
(Second Embodiment)
Next, a neutral point voltage control apparatus according to a second embodiment of the present invention will be described with reference to FIG. FIG. 3 is a block diagram showing the configuration of the neutral point voltage control apparatus of this embodiment. As shown in FIG. 3, the neutral point voltage control apparatus according to this embodiment includes a comparator 4 instead of the two comparators 2 and a storage device 5 instead of the calculation circuit 3. This is different from the neutral point voltage control apparatus of the embodiment.
[0025]
The comparator 4 receives a value obtained by subtracting the first reference voltage V ref1 from the neutral point voltage V CN, and when the output value of the subtracter 1 is smaller than the second reference voltage value V ref2 , Three 2-bit digital signals having different values depending on whether the reference voltage value V ref2 or more and the third reference voltage value V ref3 or less are greater than the third reference voltage value V ref3 are output.
[0026]
The storage device 5 includes a table of a set of the digital signal value and the neutral point voltage control command to be output at the value, in the case of powering / regeneration of the inverter, and the operation status of the inverter in accordance with the use situation. A plurality of them are stored in accordance with. The storage device 5 selects a table corresponding to the current driving situation from each table, and outputs a neutral point voltage control command corresponding to the digital signal using the table.
[0027]
Table 1 shows each switching state and the change in neutral point voltage. Here, the switching state is a switching pattern when a vector is output as shown in FIG. 4 and is shown in the order of the U phase, the V phase, and the W phase, respectively. P is a state in which the phase is connected to a point P on the positive electrode side, N is a state in which the phase is connected to a point N on the negative electrode side, and O is a state in which the phase is a neutral point C It is connected to a point.
[0028]
Here, for example, the ap vector and the an vector are equivalent as the output line voltage, as is clear from FIG. 4, but because the switching state is different, for example, the neutral point voltage during powering Considering the change, the ap vector is up and the an vector is down. Also, the neutral point voltage changes in reverse depending on power running and regeneration. Thus, even if the output line voltage is the same, there is a set of voltage vectors that can increase and decrease the neutral point voltage, so the neutral point voltage is controlled depending on which vector is selected. I can do it. In the neutral point voltage control apparatus according to the present embodiment, by storing these relationships as a table, it is possible to select a pattern that cancels the fluctuation of the neutral point voltage.
[0029]
[Table 1]
Figure 0003695522
[0030]
【The invention's effect】
As described above , according to the present invention , by using the digital signal instead of the analog signal to express the difference between the neutral point voltage and each reference voltage value, an expensive insulating means having a wide linear characteristic is used. In addition, since it is possible to use an inexpensive digital signal insulating means, the entire apparatus can be made inexpensive.
[0031]
Further , according to the present invention , it is possible to reduce the influence of noise on the input to the calculation means by processing the difference between the neutral point voltage and each reference voltage value with a digital signal instead of an analog signal. Therefore, it is possible to provide a highly accurate three-level inverter device with improved device reliability.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a configuration of a neutral point voltage control apparatus according to a first embodiment of the present invention.
FIG. 2 is a diagram showing an operation of the neutral point voltage control apparatus according to the first embodiment of the present invention.
FIG. 3 is a block diagram showing a configuration of a neutral point voltage control apparatus according to a second embodiment of the present invention.
FIG. 4 is a vector diagram of a three-level inverter device.
FIG. 5 is a circuit diagram showing a main circuit configuration of a three-level inverter device.
FIG. 6 is a block diagram showing a configuration of a conventional neutral point voltage control apparatus.
[Explanation of symbols]
First subtracter 2 comparator 3 calculation circuit 4 comparator 5 storage device 6 Isolation Amplifier 7 condenser 8 1-8 4 switching element 9 diode 10 insulated circuit

Claims (7)

２個のコンデンサを直列接続したコンデンサ接続体と、前記コンデンサ接続体の正極側電圧、負極側電圧、および前記２個のコンデンサの直列接続部である中性点電圧の３つの電圧出力が可能なインバータ部を備えた３レベルインバータ装置において、
前記中性点電圧が前記正極側電圧と負極側電圧間の中心電圧を含む所定の電圧区間内にある場合、前記電圧区間よりも高い場合、および前記電圧区間よりも低い場合のいずれの状態にあるかを検出し、該検出した状態を示す状態信号を出力する中性点電圧状態検出手段を備えたことを特徴とする３レベルインバータ装置。Three voltage outputs are possible: a capacitor connection body in which two capacitors are connected in series, a positive side voltage of the capacitor connection body, a negative side voltage, and a neutral point voltage that is a series connection portion of the two capacitors. In the three-level inverter device provided with the inverter part,
When the neutral point voltage is within a predetermined voltage interval including the center voltage between the positive electrode side voltage and the negative electrode side voltage, when the voltage is higher than the voltage interval and when it is lower than the voltage interval A three-level inverter device comprising neutral point voltage state detection means for detecting whether or not there is and outputting a state signal indicating the detected state. ２個のコンデンサを直列接続したコンデンサ接続体と、前記コンデンサ接続体の正極側電圧、負極側電圧、および前記２個のコンデンサの直列接続部である中性点電圧の３つの電圧出力が可能なインバータ部と、前記中性点電圧を昇降制御する中性点電圧制御手段を備えた３レベルインバータ装置において、
前記中性点電圧が前記正極側電圧と負極側電圧間の中心電圧を含む所定の電圧区間内にある場合、前記電圧区間よりも高い場合、および前記電圧区間よりも低い場合のいずれの状態にあるかを検出し、該検出した状態を示す状態信号を前記中性点電圧制御手段に出力する中性点電圧状態検出手段を備え、
前記中性点電圧制御手段は前記状態信号に基づいて中性点電圧を昇降制御することを特徴とする３レベルインバータ装置。Three voltage outputs are possible: a capacitor connection body in which two capacitors are connected in series, a positive side voltage of the capacitor connection body, a negative side voltage, and a neutral point voltage that is a series connection portion of the two capacitors. In the three-level inverter device comprising an inverter unit and neutral point voltage control means for controlling the raising and lowering of the neutral point voltage,
When the neutral point voltage is within a predetermined voltage interval including the center voltage between the positive electrode side voltage and the negative electrode side voltage, when the voltage is higher than the voltage interval and when it is lower than the voltage interval Neutral point voltage state detection means for detecting whether there is, and outputting a state signal indicating the detected state to the neutral point voltage control means,
The three-level inverter device, wherein the neutral point voltage control means controls the neutral point voltage to be raised and lowered based on the state signal. 前記中性点電圧制御手段は、前記状態信号に基づいて中性点電圧が前記正極側電圧と負極側電圧間の中心電圧を含む所定の電圧区間よりも高い場合には前記中性点電圧を降圧制御し、中性点電圧が前記正極側電圧と負極側電圧間の中心電圧を含む所定の電圧区間よりも低い場合には前記中性点電圧を昇圧制御することを特徴とする請求項２記載の３レベルインバータ装置。  The neutral point voltage control means determines the neutral point voltage when the neutral point voltage is higher than a predetermined voltage interval including a center voltage between the positive side voltage and the negative side voltage based on the state signal. 3. The step-down control is performed, and when the neutral point voltage is lower than a predetermined voltage section including a center voltage between the positive side voltage and the negative side voltage, the neutral point voltage is boosted. The three-level inverter device described. 前記中性点電圧状態検出手段が比較対象とする前記所定の電圧区間は、前記正極側電圧と負極側電圧間の中心電圧から第１の所定値を減算した電圧と、前記中心電圧に第２の所定値を加算した電圧との区間であることを特徴とする請求項１ないし請求項３のいずれか１項に記載の３レベルインバータ装置。  The predetermined voltage section to be compared by the neutral point voltage state detection means includes a voltage obtained by subtracting a first predetermined value from a center voltage between the positive side voltage and the negative side voltage, and a second value to the center voltage. The three-level inverter device according to any one of claims 1 to 3, wherein the three-level inverter device is a section with a voltage obtained by adding the predetermined value. 前記中性点電圧状態検出手段が用いる前記所定の電圧区間は、３レベルインバータ装置の出力周波数の３倍周波数による中性点電圧変動幅よりも大きく設定されたことを特徴とする請求項１ないし請求項４のいずれか１項に記載の３レベルインバータ装置。  2. The predetermined voltage section used by the neutral point voltage state detecting means is set to be larger than a neutral point voltage fluctuation range due to a frequency three times the output frequency of the three-level inverter device. The three-level inverter device according to claim 4. 前記中性点電圧制御手段は、線間出力電圧が同じでありかつ中性点電圧を上昇および下降できる出力電圧ベクトルの組において、どちらの出力電圧ベクトルを選択するかにより中性点電圧を昇降制御することを特徴とする請求項２または請求項３記載の３レベルインバータ装置。  The neutral point voltage control means raises or lowers the neutral point voltage depending on which output voltage vector is selected in a set of output voltage vectors having the same line-to-line output voltage and capable of increasing and decreasing the neutral point voltage. 4. The three-level inverter device according to claim 2, wherein the three-level inverter device is controlled. 前記中性点電圧制御手段は、力行か回生かの動作状況に基づいて前記どちらのベクトルを選択するかを決定することを特徴とする請求項６記載の３レベルインバータ装置。  7. The three-level inverter device according to claim 6, wherein the neutral point voltage control means determines which vector to select based on the operation state of power running or regeneration.
JP2000372889A 2000-12-07 2000-12-07 3-level inverter device Expired - Fee Related JP3695522B2 (en)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2000372889A JP3695522B2 (en) 2000-12-07 2000-12-07 3-level inverter device
CNB018201784A CN100334801C (en) 2000-12-07 2001-11-30 Three-level neutral point clamping PWM inverter and neutral point voltage controller
EP01271687A EP1347565A4 (en) 2000-12-07 2001-11-30 Three-level neutral point clamping pwm inverter and neutral point voltage controller
PCT/JP2001/010480 WO2002050989A1 (en) 2000-12-07 2001-11-30 Three-level neutral point clamping pwm inverter and neutral point voltage controller
CNB2006101468654A CN100466449C (en) 2000-12-07 2001-11-30 Neutral point voltage controller
US10/433,891 US6795323B2 (en) 2000-12-07 2001-11-30 Three-level neutral point clamping pwn inverter and neutral point voltage controller
KR1020037007601A KR100650358B1 (en) 2000-12-07 2001-11-30 Three-level neutral point clamping pwm inverter and neutral point voltage controller
TW090130172A TW546905B (en) 2000-12-07 2001-12-05 Three-level neutral point clamping type PWM inverter and neutral point voltage controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000372889A JP3695522B2 (en) 2000-12-07 2000-12-07 3-level inverter device

Publications (2)

Publication Number Publication Date
JP2002176784A JP2002176784A (en) 2002-06-21
JP3695522B2 true JP3695522B2 (en) 2005-09-14

Family

ID=18842360

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000372889A Expired - Fee Related JP3695522B2 (en) 2000-12-07 2000-12-07 3-level inverter device

Country Status (2)

Country Link
JP (1) JP3695522B2 (en)
CN (1) CN100466449C (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5126302B2 (en) 2010-06-30 2013-01-23 株式会社安川電機 3-level inverter, power conditioner and power generation system
CN102013824A (en) * 2010-09-21 2011-04-13 深圳市大族激光科技股份有限公司 Controller for inhibiting neutral point potential drift in three-level inverter
CN102735916B (en) * 2012-07-08 2015-05-27 张翔 Device for detecting voltage of three-phase neutral point clamped PWM (pulse-width modulation) inverter
US9214874B2 (en) * 2012-07-31 2015-12-15 Yashomani Y. Kolhatkar Intelligent level transition systems and methods for transformerless uninterruptible power supply
KR101462750B1 (en) * 2013-01-16 2014-11-17 삼성전기주식회사 Multi level inverter
JP5998104B2 (en) * 2013-06-20 2016-09-28 株式会社豊田中央研究所 Neutral point clamp power conversion system
CN105680711B (en) * 2016-03-22 2018-04-24 山东大学 A kind of T-shaped three-level inverter neutral-point voltage balance method using SHEPWM
CN105703650B (en) * 2016-03-22 2018-01-09 山东大学 A kind of more T-shaped three-level inverter control method for parallel using SHEPWM

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5790396A (en) * 1995-12-19 1998-08-04 Kabushiki Kaisha Toshiba Neutral point clamped (NPC) inverter control system
JP3226788B2 (en) * 1996-05-10 2001-11-05 株式会社東芝 Power converter
JP3796881B2 (en) * 1997-03-07 2006-07-12 神鋼電機株式会社 3-level inverter control method and apparatus
JPH11122944A (en) * 1997-10-15 1999-04-30 Toshiba Corp Controller of npc converter
US5982646A (en) * 1998-06-30 1999-11-09 General Electric Company Voltage clamp snubbers for three level converter
JP3666557B2 (en) * 1999-04-20 2005-06-29 富士電機機器制御株式会社 Power conversion circuit

Also Published As

Publication number Publication date
CN1983790A (en) 2007-06-20
CN100466449C (en) 2009-03-04
JP2002176784A (en) 2002-06-21

Similar Documents

Publication Publication Date Title
WO2002050989A1 (en) Three-level neutral point clamping pwm inverter and neutral point voltage controller
US9584043B2 (en) Inverter phase current reconstruction apparatus and methods
US6775115B2 (en) Voltage conversion system and method and recording medium
US6891342B2 (en) Drive apparatus for PWM control of two inductive loads with reduced generation of electrical noise
US6751105B2 (en) Method for controlling pwm pulse
US9660517B2 (en) DC-AC conversion device, control circuit controlling operation of DC-AC conversion device, and control method for controlling operation of DC-AC conversion device
US6288595B1 (en) On-delay-compensating arm on-detection circuit
JP3695522B2 (en) 3-level inverter device
JP2019527027A (en) Current converter driving method and current converter driven by the method
JP2009232619A (en) Power conversion apparatus
JP3856689B2 (en) Neutral point clamp type power converter controller
EP1988632B1 (en) Control of a power semiconductor switch
JPH07111784A (en) Power conversion system
EP1325549B1 (en) A resonant converter
CN111262461B (en) Drive control method, drive control device and computer readable storage medium
CN112236931B (en) Phase failure detection device for power conversion device
KR101906311B1 (en) Dc converter and method for controlling the same
JP2000354383A (en) Three level inverter
JP2020048294A (en) Driving circuit of switch
EP3460976A1 (en) Control system for controlling dc-dc voltage converter circuit
US11863070B2 (en) DC/DC converter and network feedback unit
JP7106725B1 (en) Control device and current imbalance adjustment method
KR101960610B1 (en) Apparatus for stabilizing DC distribution system
JP4867290B2 (en) 3-level voltage reversible chopper device
JPH11262240A (en) Power conversion apparatus

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050309

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050427

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050608

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050621

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080708

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090708

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090708

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100708

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100708

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110708

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120708

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130708

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140708

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees