JP3686878B2 - Backpack unit communicating with PC computer system to monitor power consumption - Google Patents

Description

【００５５】
１つのオクターブから次のオクターブまでの間に９８．４°の遅延があるということもサンプリングの法則である。従って、次のオクターブの第１サンプルが０１でスタートするとすれば、この第１サンプルは００に対して９８．４°離れたと所で現われる。同様に、さらに次のオクターブは２×９８．４°＝１９６．８°に相当する０２でスタートすることになる。従って、表１のオクターブに続く１５オクターブは下記の表２に示すように現われる：
【００５６】
【表２】

【００５７】
１６オクターブ、即ち、合計１２８個のサンプルが順次現われてから１２０．９４°の電気角だけ遅れて同じサンプリング・プロセスが繰り返される。
【００５８】
結果的に正弦波の半サイクルに１つのオクターブの８個のサンプルが均等に配分されることになる。このことは第１オクターブの８個のサンプル００乃至７を三角函数円の円周上に分布した形で示す図３１からの明らかであろう。０１は第１オクターブの最終サンプル７から９８．４°＋２２．５°＝１２０．９°の遅延を表わす９８．４°に現われる。同様に、続く１５オクターブにおけるそれぞれ第１のサンプルは０２（１９６．８°）から０１５（３６°）までに散らばっている。各オクターブのサンプルは互いに２２．５°（９０／４）及び４５°（９０／２）の間隔で分布している。また、オクターブ０８及び０１６によって示されるように、８オクターブ以後、１つのオクターブのサンプルは最初の９０／４目盛りの１つに位置する。図３２（Ａ）には、ゼロ交差（０°）で始まる８個のサンプルから成る群の７個のサンプル１乃至７を基本波の半サイクルとの関係で示した。次のオクターブはダッシュの付いた番号で示すように先行オクターブのサンプル間に分布している。図３２（Ｂ）は対応の半サイクルを示す。
【００５９】
この２つの図から明らかなように、サンプリング・プロセスの結果、正弦波に沿って狭い間隔で並置された一連のサンプルが得られ、最大限の精度が得られる。このサンプリングが３相の電圧ＶＡ，ＶＢ，ＶＣ及び３相の電流ＩＡ，ＩＢ，ＩＣのそれぞれについて行なわれる。Ｓｕｒｅ Ｐｌｕｓ Ｃｈｉｐ内のマイクロコンピューター及び付属の回路によってローカル・ステーションに関する電圧及び電流をサンプリングする目的はローカル・ステーションにおけるエネルギー及び需要の蓄積量を即座に算定し、パソコンＰＣがＩＮＣＯＭを介してこの情報を読み取るか、または抽出できるようにすることにある。従って、プリント回路板ＰＣＢＡはプリント回路板ＰＣＢＢの一部であるＳｕｒｅ Ｐｌｕｓ Ｃｈｉｐ ＳＰに入力されるアナログ信号を先ず出力し、Ｓｕｒｅ Ｐｌｕｓ Ｃｈｉｐ ＳＰにおいてマイクロコンピューターＭＣＵによってＡ／Ｄ変換が行なわれ、連続的かつ瞬間的に積Ｖ×Ｉの計算が行なわれる。
【００６０】
図３３（Ａ）に示すように、プリント回路板ＰＣＢＡからの入力信号は入力電圧ＶＩＮをアースに接続する２つの直列抵抗器Ｒ１，Ｒ２の中間点から導出される。出力電圧Ｖ０はチップＳＰの多重ピン（ＭＵＸ０，ＭＵＸ１，ＭＵＸ２，またはＭＵＸ３）に印加される。サンプリングされる相電流についてＡ／Ｄ変換が行なわれる。この過程でチップＳＰ内の回路がアースへの帰線を形成する。この場合、２通りの状況が考えられる。１つは（図３３（Ｂ）に示すように）電圧源の高インピーダンス入力であり、他の１つは（図３３Ｃに示すように）短絡を生ずる（電流源の）極めて低いインピーダンス入力である。第１の場合にはチップＳＰが電圧モードで動作し、第２の場合には電流モードで動作する。電圧モードの場合、チップは０乃至＋２．５ボルトで動作する。電流モードの場合、チップＳＰから最大限−１６００マイクロアンペアの負電流が流れる。出力インピーダンスがフルスケール電圧÷フルスケール電流に等しい１．５６Ｋオームとなるように入力信号源を設定すれば、桁移動子を補足せずに電流モード、電圧モードの双方を使用できる。これを図示したのが図３３（Ｄ）（テブナン等価回路）及び図３３（Ｅ）（ノートン等価回路）である。図３４に示すように、チップＳＰはＭＣＵの作用下に、入力がＶＩＮ（高入力インピーダンス）であるかＩＩｎ（短絡入力）であるかに応じて即座に電圧モードまたは電流モードを採用するように内部構成されている。
【００６１】
多重入力（ＭＵＸＯ）とアース（ＧＮＤ）の間にはオートゼロ動作するように構成されている演算増幅器ＡＭＰ１の負及び正入力が挿入されている。“電流モード”の場合、演算増幅器出力と負入力の間のフィードバック・ループはＦＥＴデバイスＱ０のゲート電極Ｇ及びソース電極Ｓを含み、入力に伴なってＶＩＮ負電流がチップＳＰから流れると、ソース電極ＳがＶＩＮ電流に等しい電流を供給して入力をゼロＶに保持するまで増幅器の出力が正方向に駆動される。これは短絡入力、即ち、“電流モード”である。“電圧モード”では増幅器ＡＭＰ１及びＦＥＴデバイスＱ０が作用を抑止され、ピンＭＵＸ０に現われる正電圧は第２増幅器ＡＭＰ２による常規増幅によって翻訳される。“電圧モード”において、増幅器ＡＭＰ２はＶＩＮに対して高インピーダンスを提供し、ＭＵＸ０からはほとんど電流が流れないから、ピンＭＵＸ０は“電流モード”時のように“ゼロ”とはならず、入力信号ＶＩＮを追従する。
【００６２】
基本波の全サイクルを示す図３５から明らかなように、信号が正（第１半サイクル）なら、動作は“電圧モード”であり、信号が負（第２半サイクル）なら、動作は“電流モード”である。以上に２つの動作モードとチップＳＰの関係を説明したが、Ａ／Ｄ変換が行なわれる場合には相電圧サンプルの正電圧だけが使用されるのに対して、電流サンプリングに際しては電流が正であっても負であってもよい。電流サンプリングに際して、もし電流が正（図３５の曲線の前半分）なら、電圧モードのＡ／Ｄ変換が行なわれる。もし電流が負なら、図３４に示すように“電圧モード”のゼロ出力となる。ゼロは“電流モード”の状況を意味し、図３３（Ｃ）または図３３（Ｅ）に示すように“電流モード”で再びＡ／Ｄ変換が行なわれる。
【００６３】
図３６６のアナログ電圧／電流測定システムは０乃至＋２．５Ｖの入力電圧及び０乃至−１．６ミリアンペアの入力電流を電圧モードで正確に測定することができる。本発明の最も好ましい実施例では主要構成素子として下記のものを含む。
【００６４】
−８ビットＡ／Ｄコンバーター−ＡＤＣ；
−入力スケーリング用のオートレンジング・システムＡＲＳ；
−入力増幅器ＡＭＰ１及びＡＭＰ２に接続するオートゼロ・コントローラー
ＡＺＳ；
−８チャンネル入力信号マルチプレクサー（ＭＵＸ０−ＭＵＸ７）、
−相電流サンプリングのため電流及び電圧を読取ることのできる４つのチャ
ンネル；
−相電圧サンプリングの時にだけ電圧入力用として使用される４つのチャン
ネル；
−４つまたはそれ以下のサンプル・アンド・ホールド電圧入力。
【００６５】
電圧入力はすべてＡ／ＤコンバーターＡＤＣへ入力される前に可変利得オートレンジング電圧増幅器ＡＸＰ２によってバッファされる。電圧増幅器の利得は信号が少なくともフルスケールの半分、ただしオーバーフローでない状態となるまで自動的に調整される。電圧測定は直接的に、またはサンプル・アンド・ホールド（積算）法を利用して行なうことができる。サンプル・アンド・ホールド測定には“電圧モード”用に構成された２つの隣接する入力チャンネルと外部コンデンサーが必要である。４対のサンプル・アンド・ホールド入力チャンネルが同時にサンプリングする。
【００６６】
負電流を測定する場合には増幅器ＡＭＰ１が使用され、動作は“電流モード”である。増幅器ＡＭＰ１は負電流（即ち、入力から流れる電流）を受け、コンデンサーまたは抵抗器（図２７のＲ２３）をＭＸ０ピンに接続することにより積算モードまたは非積算モードで動作させることができる。増幅器ＡＭＰ１は電流ミラー（ＣＭＲ）として動作するオートレンジング電流源を介して特定のチャンネルに電流を供給することにより反転入力を見かけアース・レベルに維持するように構成されている。電流源からＭＸ０ピンに向かって流れる電流は特定の入力チャンネルから流れる電流のプログラム可能な部分を表わす。図２３に示すその他の構成素子は下記の通りである：
−内部シャントレギュレーターＡＶＤＤ；
−シャントレギュレーターＡＶＤＤがそれ以上電流を引き込まないように外
部デバイスに知らせるための電源モニター；
−可調バンドギャップ電圧基準；
−固定バンドギャップ電圧基準；
図３６のシステムは“電圧モード”または“電流モード”によるＡ／Ｄ変換のためのＳｕｒｅ Ｐｌｕｓ Ｃｈｉｐ及びこのＣｈｉｐ内で動作するマイクロプロセッサーの内部構成に係わる。図３６には（プリント回路板ＰＣＢＡのライン１１，１２，１３から来る）入力電流ＩＡ，ＩＢ，ＩＣと対応する多重ピンＭＵＸ０乃至ＭＵＸ３、及び抵抗器Ｒ２３（図１９）を介してアースと接続するＭＸ０が示されている。同様に、入力電圧ＶＡＮ，ＶＢＮ，ＶＣＮに対応する多重ピンＭＵＸ４乃至ＭＵＸ７が示されている。“電圧モード”である後者の場合、入力電圧ＶＩＮがライン３０を介して演算増幅器ＡＭＰ２の非反転入力に印加される。出力はライン３１及び位置＃１を占めるスイッチＳＷ２を介してＡ／ＤコンバーターＡＤＣへの入力としてのライン３２へ供給される。これと同じことが“正電流”である場合の入力電流に対しても起こる（スイッチＳＷ２は位置＃１のまま）。ただし、もし入力電流が“負”なら、動作は“電流モード”で行なわれる。この時点でスイッチＳＷ２及びスイッチＳＷ１は位置＃２を占めるＭＵＸ０−ＭＵＸ３からの入力電流はライン３３を介して演算増幅器ＡＭＰ１に流入する。
【００６７】
ライン３４の出力はＦＥＴデバイスＱ０のゲート電極Ｇに供給されるから、ライン３５、ソース電極Ｓ及びドレン電極Ｄを介して、電流ミラー回路から来るライン３６から負電流が引き出される。従って、対応の電流がライン３７の出力から流れ、これがアースへの抵抗器Ｒ２３によって電圧に変換されてピンＭＸ０に現われ、ライン３９を通ってＡ／ＤコンバーターＡＤＣへの入力としてライン３２１に現われる。
【００６８】
図３７，３８及び３９はローカル・ステーションでのエネルギー・モニターにおけるＭＣＵの動作を示すフローチャートであり、図３７のフローチャートが主要ルーチンである。ステップ１００において給電がＯＮ、即ち、Ｒｅｓｅｔとなる。ステップ１０１において初期化が行なわれる。ステップ１０２においてシステムがスタートする（“Ｂｅｇｉｎ”）。次いでステップ１０３において、情報の通信に関連して“ＩＭＰＡＣＣ”バッファが形成される。ステップ１０４において、システムがＩＮＣＯＭを呼び出す。次のステップ１０５においてＮＶＲＡＭ（持久ＲＡＭ）が更新される。ステップ１０６においてＲＯＭがチェックされ、ステップ１０７においてＳｕｒｅ Ｐｌｕｓ（ＳＰ）の作用として公知の“デッドマン制御”が行なわれる。
【００６９】
図３８のフローチャートはシステムが６０Ｈｚ動作のために実行する割込みルーチンである。先に述べたように、サンプリングは２サイクルに亘ってシーケンス１２００，９００，１１２０，９００，１１２０，９００，１１２０，９０，１２００をステップ１１０において“Ｐタイマー”がロードされる。ＰタイマーはマイクロプロセッサーＭＣＵの内部タイマーと連携するソフトウエアであり、連続するオクターブに関する上掲の表１及び表２に示したサンプリング・シーケンスにおける割込みのタイムインターバルを設定するようにプログラムされる。ステップ１１１において“サンプリング”ルーチンが呼び出される。次いでステップ１１２において“これは奇数サンプル番号か”という質問が提示される。もしイエスなら、１１２´を通ってステップ１１３に進みＰタイマーが９０°にセットされ、ステップ１１３´においてＮＶＲＡＭ（持久ＲＡＭ）への入力が行なわれる。次いで１１４を通ってステップ１１５に進み、リターンとなる。
【００７０】
ステップ１１２における答えがノーなら、１１６を通ってステップ１１７に進み、“これは８番目のサンプルか”という質問が提示される。もし答えがノーなら、１１８を通ってステップ１１９に進み、Ｐタイマーが１１２．５°にセットされ、１１４を通ってステップ１１５に進み、リターンとなる。もし答えがイエスなら、１２０を通ってステップ１２１に進み、Ｐタイマーが１２０．９４°にセットされる。次いでステップ１２２に進み、“これは第１６オクターブの最後のサンプルか”という質問が提示される。もし答えがノーなら、ライン１２３及び１１４を通ってステップ１１５に進んでリターンとなる。もし答えがイエスなら、ライン１２４を通ってステップ１２５に進み、個々の相ごとにエネルギーをスケーリングし、合計して総エネルギー値を出すように指令される。次いでステップ１２６において“ＫＷ−Ｈ（キロワット時）整数のＬＳバイト（最下位ビット）がロールオーバーされたかどうか”という質問が提示される。もしイエスならライン１３２を通ってステップ１３３に進み、ＫＷ−Ｈが記憶され、ステップ１１５においてリターンとなる。ステップ１２６における答えがノーならステップ１１５に進んでリターンとなる。
【００７１】
図３９に示すサンプリング・ルーチンのフローチャートは下記の通りである：ステップ１５０は電圧の相Ａに関連のステップであり、“電圧ＶＡをＡ／Ｄ変換し、その結果を記憶する”ように指示される。次のステップ１５１は電流の相Ａに関連するステップであり、“ＩＡを電圧モードでＡ／Ｄ変換する”よう指示される。次いでステップ１５２において、質問“ＩＡのＡ／Ｄ変換結果はゼロであるか”が提示される。すでに述べたように、この質問は図３４から明らかなように検出された電流がゼロであったか負であったかという意味である。もしイエスなら、ライン１５３を通ってステップ１５４に進み、“ＩＡを電流モードでＡ／Ｄ変換”するよう指示される。次いでステップ１５５において、サンプリング値を利用してＩＡ×ＶＡ／２５６＋“ＥＯＡ”を計算するように指示される。ここではスケーリングだけを目的としてアキュムレーターで累算されたエネルギーを数２５６で除算する。８ビットと仮定すると、乗算によってビット数が大きくなり過ぎる。したがって、１６×１６＝２５６による除算を採用する。
【００７２】
次いでシステムはライン１５６に進む。ステップ１５２の結果がノーなら、ライン１５７を通ってステップ１５８に進んで“ＥＯＡ”からＩＡ×ＶＡ／２５６を減算するように指示される（“ＥＯＡ”はバッファ・レジスター中の累算エネルギーであり、ここでもスケーリングだけを目的とする２５６による除算が行なわれる）。減算は積ＩＡ×ＶＡ中のＩＡのマイナス符号を考慮してのことである。“電圧モード”による相電流変換にはマイナス符号が与えられ、“電流モード”による相電流変換にはプラス符号が与えられる。いずれの場合にも、システムは最新のエネルギー値を提供する。対称性に鑑み、ステップ１５９もステップ１５４と同様のステップであり、“ＩＡを電流モードでＡ／Ｄ変換する”ように指示される。
【００７３】
このステップは実行ステップとしては無用であるが、ステップ１５４とパラレルであるから他方の側と一致する時間が余分に必要となる。したがって、２つのプロセス経路が１５６において時間的に収斂し、ここからシステムは相Ｂに関して上記一連のステップと同じステップを反復する。即ち、この段階１５６において、相Ａに関するエネルギー計算は完了している。相Ｂに関してステップ１５６からステップ１６６までに亘って上記一連のステップと同様のステップが行なわれる（ステップ１６０において電圧ＶＢのＡ／Ｄ変換と記憶；ステップ１６１において電流モードによるＩＢのＡ／Ｄ変換；ステップ１６２においてＩＢのＡ／Ｄ変換結果がゼロであるかどうかのテスト；イエスなら、ルーチンの一方の側のステップ１６４において電流モードによるＩＢのＡ／Ｄ変換、次いでステップ１６５においてＩＢ×ＶＢ／２５６＋“ＥＯＢ”の計算；ノーなら反対側のステップ１６８“ＥＯＢ”−ＩＢ×ＶＢ／２５６の計算、次いでステップ１６９において電流モードによるＩＢのＡ／Ｄ変換）。
【００７４】
次いでステップ１６６からステップ１７６に亘って相Ｃに関して同じ一連のステップが行なわれる。即ち、１）ステップ１７０において電圧ＶＣのＡ／Ｄ変換と記憶が指示され、ステップ１７１において電圧モードによる電流ＩＣのＡ／Ｄ変換が指示され；２）（ステップ１７２においてＩＣがゼロであるかゼロでないかに応じて）ステップ１７４において電流モードによるＩＣのＡ／Ｄ変換が指示され、次いでステップ１７５においてＩＣ×ＶＣ／２５６＋“ＥＯＣ”ＮＯ計算が指示されるか、またはステップ１７９において“ＥＯＣ”−ＩＣ×ＶＣ／２５６の計算が指示され、次いでステップ１８０において（他の２つの相について行なわれたのと同様に）電流モードによるＩＣのＡ／Ｄ変換が指示される。いずれの側もライン１７６を通ってステップ１７７においてリターンとなる。図３９のフローチャートのステップから明らかなように、ＡＤＣ（図３６）におけるＡ／Ｄ変換後、相ＡについてはＶＡ及びＩＡの、相ＢについてはＶＢ及びＩＢの、相ＣについてはＶＣ及びＩＣの８ビット・サンプルが得られ、これらのサンプルから相ごとにエネルギーが計算され、３相合計して下記の結果が得られる：
Ｅ＝ΣＶＡ×ＩＡ＋ΣＶＢ×ＩＢ＋ΣＶＣ×ＩＣ （１）
このエネルギー量が絶えず記憶され、累算されてローカル・ステーションの現時点消費総量となる。この作業はそれぞれのローカル・ユーザーのステーションにおけるバックパック・ユニットによって行なわれ、その結果を随時パソコンＰＣステーションがすべてのローカル・ステーションから引き出すことによって個別料金を算定する。パソコンＰＣステーションなどのような中央ステーションはこの結果を利用することにより、電力会社の総量メーターをも参考にしながら総エネルギー消費をモニターする。
【００７５】
エネルギーの勾配、即ち、エネルギー／時間に相当する需要を知る必要もある。例えば５分ごとにパソコンＰＣステーションがこのタイムインターバルに消費されたエネルギーを算定する。スナップショットにより５分ごとにパソコンＰＣステーションは個々のローカル・ステーションが同時にそれぞれの現時点でのエネルギー消費を記憶するように指令する。２つのスナップショットの間で、中央ステーションは順次各ローカル・ステーションからすべての前記記憶されたエネルギー消費を読み取り、各ローカル・ステーションごとの最新値と先行値の差を求める。この差はローカル・ステーションにおいて５分間に消費されたエネルギーまたは５分間の需要である。次いでこの差が中央ステーションによってタイム・スタンプ及びユーザー・スタンプされ、ローカル・ユーザー間の“需要”コスト配分算定に使用できるように記憶される。
【００７６】
１つのローカル・ユーザー・ステーションについて以上に説明した装置及びシステムに基づくエネルギーの中央モニタリングの一般的な方法として、複数のステーションは任意の時点における消費エネルギー総量を記憶し、パソコンＰＣステーションは各ステーションから順次結果を読み出すだけでよい。ただし、電力会社の総量メーターの指示値と一致させるため、ローカル・ユーザーのバックパック・ユニットからの情報ポーリングを“同期化”しなければならない。本発明では遠隔ステーションからではなくパソコンＰＣステーションまたは中央ステーションからこの問題を解決する。
【００７７】
遠隔ステーションからの電力消費データを中央ユニットに送り、この中央ユニットにおいてエネルギー消費総量を集中メーターとの関係において測定することは米国特許第４，６９２，７６１号明細書から公知である。
【００７８】
公知技術は真正メッセージ及び有効な交信を可能にする真正通信の必要を示唆している。このため、中央ユニットへの周期的なデータ転送が採用されているが、この方法も局部的な動作不良に起因する誤り情報を招くおそれがある。ローカル・ステーション消費エネルギー間の正確な時間関係を、送信され、受信される信頼すべきメッセージと組み合わせるには中央ユニットと遠隔ユニットの間の対話が著しく複雑にならざるを得ない。そこで、遠隔ステーションにおけるローカルな需要及びエネルギー計算を同期化する必要がなく、“スナップショット”と呼ばれる中央ステーションからの指令下に各ローカル・ステーションが現時点エネルギー消費累計をローカル・ステーションごとに記憶するだけでよい方法を提案する。遠隔ステーションの受動性がローカルなエネルギー消費を絶えず算定することを可能にし、中央ユニットから介入するスナップショットが遠隔ステーションを同期化させるよりも動作が簡単になる適正なタイミングを可能にする。
【００７９】
図４１にはパソコンＰＣステーションが５分ごとにエネルギー消費を記憶するよう指令を送信するエネルギー・モニター・システムを示す。この指令はＩＮＣＯＭシステムを介してそれぞれの遠隔ステーションＳＴ＃１，ＳＴ＃２，・・・ＳＴ＃ｎに送信され、各ステーションにおいて（最初の指令以後は不必要かも知れないが、必ずすべてのローカル・ステーションが指令を受信するようにする）指令が受信されると、１つのステーション（ステーション＃ｎ）について図４１に示すような現時点消費エネルギー累計がローカル・ステーションごとに記憶される。即ち、ステーション＃ｎのマルチプレクサーＭＵＸが信号ＩＡ，ＩＢ，ＩＣ，ＶＡ，ＶＢ，ＶＣを受信し、これらの信号は図３８のフローチャートに関連して上述したように表１及び表２のサンプリング法則にしたがって、Ｐタイマーからのライン３９によってトリガーされるサンプラーＳＭＰからライン４０及び４１を介して供給される制御信号下にサンプリングされる。
【００８０】
図３６に関連して説明したように、サンプリングされた信号は同じくサンプラーＳＭＰに従って（ライン４０及び４２を介して）作動させられるＡ／ＤコンバーターＡＤＣへライン３２を介して供給される。ライン４４に出力されたデジタル信号は乗算器ＭＬＴへ供給され、乗算器ＭＬＴはライン４０の制御信号の制御下に、ライン４３を介してライン４５に値ＩＶを出力する。加算器ＳＵＭは３相について合計されたサンプル・エネルギー値ＩＶＳをライン４６を介して送出し、これがＡＣＣＵにおける総エネルギー累算カウントとなる。この総エネルギー値は新しくサンプリングされたＩＶＳ量によって絶えず更新される。最新の総エネルギー値はライン４７に出力され、ゲートＧＴによってゲートされたのち、ライン４８を通って記憶レジスターＳＴＥに入力される。ここでパソコンＰＣステーションによる制御が行なわれる。この時点で各ステーションは自らのレジスターＡＣＣＵにおいて最新の総消費エネルギー量Ｅｉを合計している。
【００８１】
ＩＮＣＯＭを介してライン５０によってＰＣステーションからスナップショット指令ＳＮＰが受信されると、アドレスされたステーションのゲートＧＴがライン５０を介して割り込み許可される。これと同時に、最新値Ｅｉがライン４８を介してレジスターＳＴＥに記憶される。これと同じことが各ステーションにおいて同時に行なわれる。次いで、ライン５１を介してＰＣステーションは各ステーションごとにＳＴＥに記憶されている量を逐次的に、例えば、ステーション１，２，・・・ｎの順に読み取る。ここでＰＣステーションがＥｉを最新の受信データＥｉ−１と比較し、特定ステーションのライン５０によって２つの連続するゲート指令を分離する５分間のタイムインターバル内のエネルギー利得量をステーションごとに知る。Ｅｉ−Ｅ（ｉ−１）に基づいてＰＣステーションは需要＝Ｅｉ−Ｅ（ｉ−１）を算定する。多くの場合、この算定はエネルギー・モニター・ステーション＃１，＃２，・・・＃ｎと通信するＰＣステーションを示す図４２のブロックダイヤグラムで表わされるソフトウエアによって行なわれる。ＰＣによるエネルギー・モニターは図４３，４４及び４５のフローチャートに従って行なわれる。
【００８２】
図４３のフローチャートではステップ２００でスタートし、ライン２０１を通ってステップ２０２に進み、典型的には５分間のタイムインターバルが開始されているかどうかが判定される。もしノーなら、ライン２０３を通ってシステムはステップＡに進み、ライン２０４を介して図２７Ｂのルーチンの結果を受信する。次いでシステムはステップ２０５に進み、残されたフリー・タイムにバックグラウンド・タスクが行なわれる。次いでライン２０６を通ってライン２０１に戻り、ここで新しいタイムインターバルに入る。ステップ２０２における判定がイエスなら、ライン２０７を通ってシステムがステップ２０８に進み、すべてのステーションからのエネルギー・ポーリングが同時に開始される。ライン２０９を通ってステップ２１０に進み、ここでＩＮＣＯＭを介してローカル・ステーションに対し、現時点でのエネルギー累算、または各ステーションにおいて累算されたエネルギーの“瞬間値”を“スナップショット”せよという指令が送信される。しかし、真正かつ有効な指令効果を得るためステップ２１３において約数ミリセコンドの残り時間を不動作時間として設定することによりこの段階で冗長性が利用され、次いで、ライン２１４を通ってステップ２１５に進み、別の“スナップショット”指令がライン２１６からＩＮＣＯＭを介してローカル・ステーションへ送信される。
【００８３】
次いで、累積値を知り、有効なエネルギー値が要求されているかどうかをチェックするため、すべてのステーションから個別のポーリングが行なわれる。このルーチンはライン２１７でスタートし、ローカル・ステーションの番号ｉがアドレスされ、ステップ２１８においてｉが１にセットされる。次いで、ステップ２２０においてローカル・ステーションの総数ｎに達するまでステップ２２７においてカウントが１つずつ増える。ステップ２２０においてｉ＝ｎになると、システムはライン２２１を通ってポーリングのため新しい一連のｎ個のステーションに進む（図４４のルーチンのライン２２２）。もしシステムが未だステーションのポーリング中であるなら、（ステップ２２０からの）ライン２２３を通ってステップ２２４に進み、アドレスされているステーションのためにタイマーがゼロに初期設定され、ローカル・ステーションにおける累計エネルギーを知るため、また、必要なら受信情報の有効性を確かめ、有効でなければコールし直すためライン２２５を通ってシステムが図４５のルーチンに進む。
【００８４】
図４３のフローチャートのステップ２２６は後述する図４５のフローチャートと連携する。ステップ２２０においてｎに達するまでそれぞれのｉ値が１つずつ増大してすべてのステーションについてエネルギー情報が収集されたら、新しいタイムインターバル（５分間）に改めてポーリング指令があたえられる。すべてのステーションのエネルギー情報が収集されたら（ライン２２１上に示すＹ）、システムはステーション・ポーリングのため図４４のライン２２２に進む。ステップ２２０においてノーなら、ライン２２３を通ってシステムが図４５に示すルーチンであるステップ２２６に進む。
【００８５】
図４３のステップ２２６において、各ステーションにおけるエネルギーを算定するためポーリングが行われる。ステップ２３０にｉ＝１に初期設定される。即ち、最初のステーションがアドレスされる。次のステーション（ステップ２４０におけるｉ＝ｉ＋１）に進む前に、ステップ２３６において受信エネルギーが妥当かどうかが判定される。もしイエスなら、ライン２４１を通って次のステーションに進む（すべてのステーションが処理される、即ち、ステップ２３２においてｎに達するまで）ステップ２４０においてｉに１が加算される。すべてのステーションが処理されたら、ライン２３３を介してシステムはステップ２３４に進み、５分間のタイムインターバルが経過したかどうかが確められる。もしイエスなら、システムは図４３のステップＡに戻り、ノーなら、有効な回答を求めてステップ２３６からライン２３７を通って図４５のフローチャート・ルーチンに進む。ライン２３９でエネルギーが正しく受信されると、システムはステップ２３４に進む。
【００８６】
（図４３のステップ２２６からライン２２６´を通って）フローチャートは図４５のステップ２５０に進み、ローカル・ステーション状態リクエストがＩＮＣＯＭを介して送信される。次いでステップ２５１において“アドレスされたステーションは回答したか”という質問が提示される。もしノーなら、ステップ２５２においてこの事実が確認され、ライン２５３を通ってステップ２５４に進み、リターンとなる。ステップ２５１においてイエスなら、ステップ２５５において状態が“アラーム”であるかどうかが判定される。もしイエスなら、ステップ２５７においてこれが確認され、ライン２５８及び２５３を通ってステップ２５４に進み、リターンとなる。もしステップ２５５においてアラームでないことか検知されると、ステップ２６０において、“エネルギー・レディ状態が得られたかどうか”が判定される。もしイエスなら、ライン２６２によりＩＮＣＯＭを介してエネルギー（キロワット時）を返信するようステーションが要求される。
【００８７】
ステップ２６３における回答が肯定的なら、ステップ２６４においてＫＷＨが求められ、ステップ２６５において有効であると認識され、ライン２６６を通ってステップ２５４に進み、リターンとなる。ステップ２６３における回答がノーなら、ステップ２６７において状態が未知であることが確認され、ライン２６８を通ってステップ２５４に進み、リターンとなる。ステップ２６０においてノーなら、システムはステップ２６９において（ライン２７０を介して）ステーションに改めてリクエストする。この場合、ライン２７３を通ってステップ２５４に戻る前にステップ２７２においてタイマーによって時間遅延が設定される。
【００８８】
さらに別の実施例において、エネルギー・モニター・システムはユーザーの電流、電圧及び電力需要を個別にモニターできるように設計変更することが可能である。図４６−５０は、ユーザーの個別の電流、電圧、電力消費のモニターを可能にするエネルギー・モニター・システム・ファームウエアの一例を示すフローチャートである。特に図４６及び４７を参照して、このフローチャートは、１２５において各相のエネルギーをスケーリングし合計してエネルギーの請求書を出す指令を発する前に３０１において各相の平均電力を算定しその得られた値をスケーリングして記憶させる指令を与えるように変更されている。その後、エネルギー算定指令の後に、３０３における各相の電流及び電圧のＲＭＳ値を算定してスケーリングし記憶させる指令、３０５における各相の皮相電力を算定しスケーリングし記憶させる指令、３０７における各相の無効電力を算定しスケーリングし記憶させる指令、３０９における力率を算定し記憶させる指令が続く。
【００８９】
図４８−５０を参照して、サンプル・ルーチンのフローチャートは、１５１′における電流モードでの電流ＩＡのＡ／Ｄ変換及びその記憶、並びに１５１′のＡ／Ｄ変換の結果が０に等しければ１５４′における電圧モードでの電流ＩＡのＡ／Ｄ変換及びその記憶が可能なように変更されている。同様に、相Ｂ及びＣにおいて、１６１′における電流モードでの電流ＩＢのＡ／Ｄ変換及びその記憶、並びに１６１′のＡ／Ｄ変換の結果が０に等しければ１６４′における電圧モードでの電流ＩＢのＡ／Ｄ変換及びその記憶が可能なように、また１７１′における電流モードでの電流ＩＣのＡ／Ｄ変換及びその記憶、並びに１７１′のＡ／Ｄ変換の結果が０に等しければ１７４′における電圧モードでの電流ＩＣのＡ／Ｄ変換及びその記憶が可能なように変更されている。
【００９０】
図５０を参照して、各相の電圧及び電流の値が変換後記憶されると、上述したＲＭＳ及び電力の計算に用いる値を二乗し、合計しそして記憶させる指令が発せられる。詳しくは、各パスのＩＡ ｘ ＩＡを合計し記憶させる指令が３１１において発せられ、同様な指令が総電流ＩＢ及びＩＣについては３１３、３１５において発せられる。各パスのＶＡ ｘ ＶＡを合計し記憶させる指令は３１７において発せられ、同様な指令が総電圧ＶＢ及びＶＣについては３１９、３２１において発せられる。計算により求めた値はスケーリングのためにそれぞれ２５６で割算される。その後３２３において共通リターン指令が発せられる。フローチャートの最後のステップから明らかなように、Ａ／Ｄ変換の後相ＡについてはＶＡ及びＩＡのサンプルが、相ＢについてはＶＢ及びＩＢのサンプルが、また相ＣについてはＶＣ及びＩＣのサンプルが取り出され、これらのサンプルから相ごとに電力の値が計算されて３つの相が合計される。
【００９１】
計算により求めるエネルギー値に関し、電力、電流及び電圧のモニターは種々のローカル・ユーザーにつき全てのステーションのバックパック・ユニットにより行われるが、その結果はパソコン・ステーションにより上述の通信ネットワークを介して全てのステーションから任意の時に回収できる状態にある。これはパソコン・ステーション、または任意の他の選択したステーションで全体の電気的需要をモニターするために使用可能である。前述したように、そして図５１で示すように、ライン４０、４２によりサンプラーに従って作動されるＡ／ＤコンバーターＡＤＣへサンプルされた信号がライン３２により印加される。ライン４４上の出力デジタル信号はプロセッサ３２５へ送られ、そこでエネルギー、電力、ＲＭＳ電圧及びＲＭＳ電流値が取り出される。これらの値は新しいサンプリングにより得られる量により絶えず更新され、ライン５０を介してスナップショット指令が発せられることによりこれらの値が蓄積される。蓄積された値はライン５１ｎ上に出力するため、ライン５０からのソフトウエアによる指令でネットワークにとってアクセス可能である。上述したように、中央コンピューター・ステーションはレジスターに蓄積された情報を集めるためステーションに個々にポーリングする能力を備えている。
【図面の簡単な説明】
【図１】図１はローカル・ユーザーに属する複数の遮断器と個別のバックパック・ユニットを介して接続するエネルギー・モニター・システムを組み込んだ分電盤装置を略示する構成図である。
【図２】部分図（Ａ）及び（Ｂ）はそれぞれ図１に示した遮断器の１つの正面図及び頂面図である。
【図３】部分図（Ａ）、（Ｂ）及び（Ｃ）はそれぞれ図１に示した本発明のバックパック・ユニットの１つの正面図、頂面図及び側面図である。
【図４】図４は遮断器と接続している状態でバックパック・ユニットを示す図３（Ｂ）と同様の図である。
【図５】図５は図１に示した遮断器の１つの正面図であり、入出ケーブルラインに２つの対向端子がそれぞれ接続され、連携のバックパック・ユニットがローカル負荷の出ケーブルライン側にプラグインされた状態を示した。
【図６】図５は図１に示した遮断器の１つの頂面図である。
【図７】部分図（Ａ）は図３（Ａ）と同様に図１に示したバックパック・ユニットの１つを示す正面図であり、部分図（Ｂ）は部分図（Ａ）のバックパック・ユニットの断面図である。
【図８】図８は図７（Ａ）のバックパック・ユニットの別の断面図である。
【図９】部分図（Ａ）はケーブルラインが軸方向に貫通するプリント回路板のリム付近に設けられた図３，図７または図８のバックパック・ユニットの耳を示す正面図であり、部分図（Ｂ）は部分図（Ａ）に対応する断面図である。
【図１０】図１０は図１の２つのプリント回路板を並置状態で示す平面図である。
【図１１】図１１は２つのプリント回路板を囲むバックパック・ユニットの内部構造を、プリント回路板が並置されている状態で示す斜視図である。
【図１２】図１２は２つのプリント回路板を囲むバックパック・ユニットの内部構造を、折り重ねた組立て状態で示す斜視図である。
【図１３】図１３はバックパック・ユニット及びそのカバーの底部ケーシングを、図１２の機能ユニットを挟んだ状態で示す分解図である。
【図１４】部分図（Ａ）及び（Ｂ）は図１３のバックパック・ユニットに使用される底部ケーシングとカバーを分離して示す斜視図である。
【図１５】図１５はバックパック・ユニット内の機械的及び電気的接続を示す概略図である。
【図１６】図１６はそれぞれがローカル・ユーザーに属する対応の遮断器と接続しているかまたは接続される複数のスレーブ・バックパック・ユニットにパソコンＰＣオペレーター制御ステーションが接続し、共通の通信ラインを介してモニターが行なわれ、必要に応じてデータ収集ステーションも組み込まれている本発明のエネルギー・モニター・システムの構成図である。
【図１７】図１７はバックパック・ユニット内で両プリント回路板の間に遮断器端子感知手段とパソコンＰＣ通信ラインの下位リンク手段との間のインターフェースを形成する両プリント回路板の対面関係を示す分解図である。
【図１８】図１８はトランスデューサーのプリント回路板に含まれる電流及び電圧感知手段を示す回路図である。
【図１９】図１９は図１８のプリント回路板の内部回路を示す回路図である。
【図２０】図２０はパソコンＰＣに至るＩＮＣＯＭ通信ラインと接続するプリント回路板によってデジタル方式で行なわれる基本的作用を示す簡略図である。
【図２１】図２１は本発明のエネルギー・モニター・システムの全体図である。
【図２２】図２２はパソコンＰＣに至るＩＮＣＯＭ通信ラインと拡張モード・スレーブ関係となるように設けた本発明のバックパック・ユニットを示す回路図である。
【図２３】図２３はＳｕｒｅ Ｐｌｕｓ Ｃｈｉｐを介してバックパック・ユニットのデジタル・プリント回路板とＩＮＣＯＭ通信ラインの接続を示す構成図である。
【図２４】図２４は図１７のＩＮＣＯＭ通信ラインとＳｕｒｅ Ｐｌｕｓ Ｃｈｉｐの間のインターフェースを示す構成図である。
【図２５】図２５は図２４の回路の実施に用いる回路を示す。
【図２６】図２６は本発明のバックパック・ユニットのデジタル・プリント回路の一部を示す回路図である。
【図２７】図２７は本発明のバックパック・ユニットのデジタル・プリント回路の一部を示す回路図である。
【図２８】図２８は本発明のバックパック・ユニットのデジタル・プリント回路の一部を示す回路図である。
【図２９】図２９は図２６−２８の回路において電流及び電圧プリント回路板から信号を受信するコネクターを示す構成図である。
【図３０】図３０は図２６−２８の回路板における電源回路の回路図である。
【図３１】図３１は本発明の好ましい実施態様によるサンプリング・プロセス下に円周上に分布する第１オクターブを構成する８つのサンプルを示す説明図である。
【図３２】部分図（Ａ）は２組の連続するサンプル・オクターブの分布を半サイクルで示し、部分図（Ｂ）は対応の基本波半サイクルを示すグラフである。
【図３３】部分図（Ａ）は入力信号とチップＳＰとの間のインターフェース；部分図（Ｂ）及び（Ｃ）はＡ／Ｄ変換プロセスに際してのチップの電圧及び電流モード動作；部分図（Ｄ）及び（Ｅ）はそれぞれ両モードに対応する等価回路である。
【図３４】図３４は入力信号に応じて電圧モードから電流モードに切り換えるチップＳＰの回路である。
【図３５】図３５は両モードに対応する基本波をそれぞれ示す説明図である。
【図３６】図３６は図３３（Ｂ）及び３３（Ｃ）の電流及び電圧モードを行なわせるため図２６のチップＳＰに設けた回路を示す回路図である。
【図３７】図３７は本発明によってユーザー・ステーションにおいて電流及び電圧をサンプリングし、エネルギーを計算し、現時点総エネルギーを累算する際のエネルギー・モニター・システムの動作を示すフローチャートである。
【図３８】図３８は本発明によってユーザー・ステーションにおいて電流及び電圧をサンプリングし、エネルギーを計算し、現時点総エネルギーを累算する際のエネルギー・モニター・システムの動作を示すフローチャートである。
【図３９】図３９は本発明によってユーザー・ステーションにおいて電流及び電圧をサンプリングし、エネルギーを計算し、現時点総エネルギーを累算する際のエネルギー・モニター・システムの動作を示すフローチャートである。
【図４０】図４０は本発明によってユーザー・ステーションにおいて電流及び電圧をサンプリングし、エネルギーを計算し、現時点総エネルギーを累算する際のエネルギー・モニター・システムの動作を示すフローチャートである。
【図４１】図４１はエネルギー・モニター・システムにおけるパソコンＰＣステーションからのスナップショット動作を示すブロックダイヤグラムである。
【図４２】図４２はエネルギー・モニター・システムの全体的なブロックダイヤグラムである。
【図４３】図４３は図４１及び４２のエネルギー・モニター・システムの動作を説明するフローチャートである。
【図４４】図４４は図４１及び４２のエネルギー・モニター・システムの動作を説明するフローチャートである。
【図４５】図４５は図４１及び４２のエネルギー・モニター・システムの動作を説明するフローチャートである。
【図４６】図４６は電流と電圧をサンプルし、エネルギー、ＲＭＳ電流及び電圧値、平均電力、皮相電力、無効電力並びに力率を計算するユーザー・ステーションにおけるエネルギー・モニター・システムの動作をしめすフローチャートの一部である。
【図４７】図４７は電流と電圧をサンプルし、エネルギー、ＲＭＳ電流及び電圧値、平均電力、皮相電力、無効電力並びに力率を計算するユーザー・ステーションにおけるエネルギー・モニター・システムの動作をしめすフローチャートの一部である。
【図４８】図４８は電流と電圧をサンプルし、エネルギー、ＲＭＳ電流及び電圧値、平均電力、皮相電力、無効電力並びに力率を計算するユーザー・ステーションにおけるエネルギー・モニター・システムの動作をしめすフローチャートの一部である。
【図４９】図４９は電流と電圧をサンプルし、エネルギー、ＲＭＳ電流及び電圧値、平均電力、皮相電力、無効電力並びに力率を計算するユーザー・ステーションにおけるエネルギー・モニター・システムの動作をしめすフローチャートの一部である。
【図５０】図５０は電流と電圧をサンプルし、エネルギー、ＲＭＳ電流及び電圧値、平均電力、皮相電力、無効電力並びに力率を計算するユーザー・ステーションにおけるエネルギー・モニター・システムの動作をしめすフローチャートの一部である。
【図５１】図５１はエネルギー・モニター・システムと共に動作するコンピューター・ステーションの動作を示すブロック図である。
【符号の説明】
ＰＣ パソコン
ＣＢ 回路遮断器
ＢＰＵ バックパック・ユニット
ＰＮＢ 分電盤
ＩＮＣＯＭ 双方向通信ライン
ＰＣＢＡ、ＰＣＢＢ プリント回路板[0001]
[Industrial technical field]
The present invention relates to load management of an electrical load, and in particular, instantly confirms individual energy consumption of each user at a plurality of locations existing behind a meter installed by a power company for the purpose of calculating the total energy consumption from the main line. It relates to a monitor system using a personal computer.
[0002]
[Prior art]
The utility company installs at least one meter at the connection between the main distribution line and the location where the consumer consumes power, such as a factory, house, store, office, apartment house, etc. It is common to comprehensively monitor the amount of kilowatts drawn from the main AC line based on the above and calculate the energy consumption so that bills can be issued to consumers according to actual demand. Recently, by measuring the individual consumption at the individual location of each user located behind the meter installed by the power company at the consumer level, each user, such as a resident, tenant, each craftsman in the workplace, shopkeeper, etc. A method has been proposed in which bills are divided among them and costs are distributed fairly.
[0003]
U.S. Pat. No. 4,168,491 discloses a method for controlling energy demand consumed by a plurality of users belonging to a common building. The purpose here is to stop the consumption of users exceeding a predetermined limit. For this reason, if the limit is exceeded, the central location will cease supplying power to all users belonging to the group periodically, over a period of time, or notify the user to switch off.
[0004]
It is known from US Pat. No. 3,937,978 to remotely control a plurality of electrical loads, such as multi-unit accommodations, and to cut off the power supply to a load exceeding a predetermined level by sensing power consumption. It is.
[0005]
It is known from U.S. Pat. No. 3,906,242 to monitor the load to reduce peak load programmatically with a transmitter from a computer load center for a plurality of facilities each having a local receiver and load limiter It is.
[0006]
U.S. Pat. No. 4,090,062 discloses an energy demand controller for a house or building with a local controller and a heater or appliance having an intermediate switch, respectively.
[0007]
According to U.S. Pat. No. 4,100,426, load control is provided by plug-in modules that are part of a standard package that works with each load of a given facility.
[0008]
U.S. Pat. No. 4,206,443 discloses a technique in which a remote master controller and monitoring device provides load isolation for protection at a single control input terminal.
[0009]
U.S. Pat. No. 4,874,926 discloses the use of a low voltage thermoelectric relay located downstream or near the exit side of a residential circuit breaker provided in a residential distribution line that reaches the individual electrothermal elements. .
[0010]
U.S. Pat. No. 4,164,719 discloses a load management scheme that incorporates a management module in a conventional circuit breaker between a local load and a power inlet.
[0011]
U.S. Pat. No. 4,178,572 discloses a contactor circuit breaker configured to be attached to a distribution board having a load circuit breaker for power supply.
[0012]
U.S. Pat. No. 4,308,511 relates to a load management circuit breaker including an electronic package and a remote control switch in conjunction with an electrical energy meter and a master control transmitter connected by a communication line.
[0013]
U.S. Pat. No. 4,806,855 relates to a system for evaluating transmission lines. The system includes a current sensor / transmitter that multiplexes to a computer via a telecommunications link.
[0014]
U.S. Pat. No. 4,219,860 discloses a digital overcurrent relay device that uses monitored AC current sampling and digital conversion.
[0015]
U.S. Pat. No. 4,423,459 discloses a solid state circuit that monitors AC current by sampling and digital conversion.
[0016]
According to U.S. Pat. No. 4,682,264, a solid state trip device processes the digital signal from the current sensor under the control of a microprocessor.
[0017]
[Problems to be solved by the invention]
The present invention relates to a multi-user load distribution system having a common energy meter that is secondary to a primary AC power source from a power company. It is an object of the present invention to provide a compact device that integrates a sensing unit and enables monitoring from a remote location. If this device is provided at a remote location, it can be easily plugged into an existing circuit breaker without any changes to the distribution board. By using this device, the user's share of the total cost calculated by the power company meter is confirmed and accumulated.
[0018]
The present invention relates to a backpack unit used in combination with an existing local circuit breaker having at least one terminal conductor for connection to a molded case, a load cable carrying a load current and voltage, the backpack unit comprising: A housing attachable to the circuit breaker; transducer means attached within the housing to generate an analog signal representing current and voltage of a load cable; and attached within the housing to convert the analog signal to a digital signal This is achieved by providing a backpack unit comprising a digital means for forming a digital signal representative of the power consumption of the local station connected to the load cable .
[0019]
Preferably, a system controlled by a personal computer is provided in the secondary power distribution system, and the local energy consumption can be calculated immediately by digitally addressing each user's equipment from the center under the master / slave relationship. To do.
[0020]
This calculation is achieved without disrupting the normal distribution of power from the main AC power terminal to the individual breaker for the secondary user built into the distribution board. In addition, it is not necessary to add a converter or a current transformer for sensing to constitute a circuit breaker distribution board which is the basis of the system of the present invention.
[0021]
In the present invention, in or around a central solid state device, (1) a computer required at the transmitting and receiving ends of the local station to instantly calculate the local energy consumption and constantly store the latest local energy consumption (2) The two-way communication highway lower link gate function of the personal computer station is integrated. This integrated local system is grouped as a backpack unit that plugs into a circuit breaker between the main AC line and the local user. Since each local circuit breaker is installed in this way, the personal computer collects the energy consumption information necessary for calculating the individual charges by monitoring all local users from the center. Individual billing calculations are used in conjunction with the utility's total meter. A simple two-wire synchronous communication line is connected as a daisy line to a number of compact backpack units plugged into the user's circuit breaker with their respective loads behind the utility meter's total meter. . The integrated transducer / sub-link slave communication unit is configured to exactly match the circuit breaker dimensions, so it can be easily incorporated as a backpack unit within the circuit breaker cross-sectional area. If it is attached to a normal terminal, it can be detected simply by inserting the terminal line. A pair of printed circuit boards are placed in the unit so that one is used on the voltage / current transducer side and the other is digitally intervened to face the communication line as a lower link. Digital processing allows messages to be sent bi-directionally with standard addresses and formats.
[0022]
The digital data link used in the preferred embodiment is of the type disclosed in U.S. Pat. Nos. 4,653,073; 4,644,547; and 4,866,714. It is.
[0023]
The present invention can be applied only to measuring energy consumption at the level of multiple local users, each monitoring and calculating individual demands and charges respectively, for example, utility charges including only peak demand assessment It can also be applied to the calculation of individual charges for electric power companies using the calculation system.
[0024]
Embodiments of the present invention will be described below with reference to the accompanying drawings.
[0025]
【Example】
FIG. 1 is a block diagram of an energy monitoring system. A plurality of backpack units BPU respectively connect a plurality of circuit breakers CB that are part of the distribution board PNB, and the local AC cable through which the main AC line reaches the load of individual users via the distribution board PNB Connected to each other. Each backpack unit includes two printed circuit boards PCBA, PCBB connected to each other at J4, one printed circuit board PCBA acting as a current transducer and cooperating with the circuit breaker to sense the voltage, The printed circuit board PCBB derives digital information (at junction J1) and this information is transmitted via a long-distance communication channel INCOM for bidirectional transmission with a personal computer. By monitoring energy with a selective combination of a plurality of printed circuit boards and a personal computer, it exists behind the total meter METER (FIG. 1) installed in the power transmission system that supplies energy via the main AC line. For local users, PC stations can immediately calculate individual charges.
[0026]
2A and 2B are a front view and a top view of the circuit breaker shown as CB in FIG. 1, respectively. As a typical example, the circuit breaker has three terminals TA, TB, TC (for each pole in the case of three poles), at these terminals (each shown for only one pole in FIG. 1). The cable is fixed between a member 39 driven by a screw (SCW) and a stopper member 38 held by a bracket 38 'provided in a terminal (TA, TB or TC). A handle 42 for manual control projects from the front of the distribution board PNB in FIG. 2 (A) and 2 (B) are taken from US Pat. No. 3,892,298. As shown in FIG. 1, the local cable passes through two printed circuit boards PCBA and PCBB, each with appropriate holes (not shown), before its end enters the circuit breaker terminal. Similarly, the other side of the circuit breaker is connected to an AC line from a power company through a terminal.
[0027]
3 (A), 3 (B) and 3 (C) are respectively a front view, a top view and a side view showing one of the backpack units BPU of FIG. The backpack unit BPU is shown as a housing containing a bottom casing BX, a cover CV, a blade or ear LG protruding one at each pole of a three pole breaker as shown in FIGS. 2 (A) and 2 (B). It is. J1 is a connector inserted into the BPU housing, and the long-distance communication line INCOM in FIG. 1 is plugged into the housing. Three circular holes (OA, OB, OC) (shown in FIG. 3A) penetrate through the housing of the backpack unit BPU and the printed circuit board assembly (PCBA and PCBB in FIG. 1) incorporated therein. ing. As illustrated, an ear LG is attached to each circular hole (OA, OB, OC). A local user cable associated with one pole of the circuit breaker is inserted into a corresponding circular hole (OA, OB or OC) in the circuit breaker housing and then its open end is along the ear LG or the ear LG is said opening Located in the circuit breaker terminal (TA, TB or TC in Fig. 2 (A)) so that it is located along the edge, the cable and the ear are held together by the gripping force of the screw to make the necessary electrical contact can get. FIG. 4 shows the backpack unit BPU plugged into the circuit breaker CB.
[0028]
FIG. 5 is a side view of the circuit breaker shown in FIG. 4 (FIG. 6 is a top view), which engages the terminal conductor 38 of the circuit breaker and is pressed against the circuit breaker under the action of the screw SCW. The exposed end of the cable from is shown. The local user's cable traverses the backpack unit BPU housing and passes through two parallel printed circuit boards PCBA and PCBB. In FIG. 1, the printed circuit board PCBA occupies a position close to the circuit breaker CB, and the other printed circuit board PCBB occupies a position on the opposite side and close to the communication line INCOM. Occupies a position close to the circuit breaker, to which the ear LG is fixed, extends outwardly therefrom and is inserted into a terminal (TA, TB or TC in FIG. 2A). Therefore, a signal representing the phase voltage is derived from the fixed rivet 30 provided on the printed circuit board PCBB, and this signal is sent to the other printed circuit board PCBA via the resistor R4 (for example, in the case of phase A).
[0029]
As will be described in detail later, the printed circuit board PCBA supports a transducer that senses the phase current passing through the local cable. Therefore, the sense phase voltage signal passing through R4 is also received by the circuit board PCBA. Conversely, current / voltage sensing signals are sent together to the printed circuit board PCBB via the connector J4. After digital conversion and digital processing in the printed circuit board PCBB, the information is sent to the INCOM line via the connector J1 of the printed circuit board PCBB. The INCOM line is connected to a personal computer for centrally monitoring energy consumption via a specific circuit breaker and local user cable. The breaker conductor 38 is attached to a bracket 38 '. The exposed end of the cable is pressed against the ear LG of the backpack unit by a screw, and the ear LG is sandwiched between the cable and the conductor 38. The AC line is fixed in a known manner directly on a conductor 40 inside the opposite circuit breaker terminal, which conductor 40 is attached to a bracket 40 '.
[0030]
FIG. 7 (A) is a front view of a backpack unit similar to that shown in FIG. 3 (A), and FIGS. 7 (B) and 8 are respectively the lines FF and A- of FIG. 3 (A). It is sectional drawing in A. FIG. FIG. 8 shows the ear LG attached with a rivet 30. Circular holes (for example, OA in the case of phase A) having end portions OP are formed in the printed circuit boards parallel to each other. The insulating housing includes a bottom casing BX having a plastic boot BT that spans the holes of two printed circuit boards (PCBA and PCBB) having a cylindrical inner surface OP 'of sufficient diameter that allows the insertion of local cables. . The boot BT is located in the vicinity of the edge portion OP of the printed circuit board. The boot starts from the bottom of the casing BX, and the other end engages with a circular overhang EDG provided on the bottom of the cover CV. When they are joined, the space is closed and insulation is formed in the gap between the printed circuit board edge OP and the axially attached local cable.
[0031]
FIGS. 9A and 9B show the ear LG attached to the printed circuit board PCBB. FIG. 9B is a cross-sectional view taken along line BB in FIG. OP is the edge of the hole OA (for example for phase A).
[0032]
FIG. 10 shows a mode in which two printed circuit boards are connected in parallel. Each ear LG (one for each of the holes OA, OB, OC in the case of a three-pole circuit breaker) is connected via a line 10 (corresponding to holes OA and phase A), resistor R4, (corresponding to OB). ) Attached to the circuit board PCBB by a rivet 30 that is electrically connected to the resistor R5 or the resistor R6 (corresponding to OC). These resistors bridge the opposing edges of the two circuit boards. The printed circuit board PCBA has circular compartments CT for current transducers corresponding to holes OA, OB, OC surrounding the local cable for sensing. AC voltage signals VA, VB, VC (derived from resistors R4, R5, R6) and current signals IA, IB, IC (derived from current sensor CT) are connected lines (indicated by J4 in FIG. 5). Through the ribbon RB to return to the printed circuit board PCBB, where it is digitally processed.
[0033]
11 and 12 are perspective views showing the two printed circuit boards of FIG. 10 with supplemental means such as transformers, connectors, pins, fixtures and the like. One (FIG. 11) shows two circuit boards in a juxtaposed stage, and the other (FIG. 12) shows a state where the circuit board PCBA is folded on the circuit board PCBB. FIG. 13 is an exploded view of the bottom casing BX and the cover CV of the backpack unit BPU, and the two printed circuit boards shown in FIG. 12 are sandwiched between the casing and the cover. FIG. 14A is a perspective view of a bottom casing BX provided with three boots BT to be inserted into the circular holes of the corresponding printed circuit board. FIG. 14B is a perspective view of a cover CV having three end edges. Both the bottom casing and the cover are provided with holes vertically aligned with each other at the four corners of the plastic rectangular main body, and when the entire housing of the backpack unit is closed, a rod having a threaded end can be screwed into the hole.
[0034]
FIG. 15 is a cross-sectional view showing an embodiment in which an internal part is incorporated between one terminal of the circuit breaker CB and the central hole of the backpack unit BPU, as compared with FIG. The transducer CT is located in the corresponding compartment of the bottom casing BX shown in FIG. 13, and a connector J1 is interposed between the upper edge of the printed circuit board PCBB and the INCOM line. The same is true for the resistor R4 which connects the radial line 10 of the circuit board PCBB to the circuit board PCBA, with the connector J4 between the printed circuit boards PCBA and PCBB (for example in the case of the hole OA).
[0035]
FIG. 16 shows the situation where the backpack unit of the present invention constitutes an extended slave station of an INCOM system similar to that disclosed in US Pat. No. 4,866,714. Two circuit breakers correspond to two backpack units BPU (however, only one circuit breaker CB is shown to simplify the drawing). A two-wire communication line 78 (assuming it is an INCOM type) connects backpack units at different locations in series in a daisy line fashion. Line 78 extends to the personal computer station. Usually, the line 78 is connected to a data reading station DAT, which will be described later, provided as necessary. The function of the communication line 78 is similar to that described in detail in connection with the Personal Computer-Based Dynamic Burn-in System in US Pat. No. 4,866,714.
[0036]
FIG. 11 shows two printed circuit boards equipped with main mechanical parts and juxtaposed, but FIG. 17 shows an internal structure around the central hole OP of the circuit board PCBB corresponding to each of the three phases. Electrical wiring and radial line 10 extending from circuit board PCBB to circuit board PCBA through resistors R4, R5 and R6 are shown. Connector J4 is shown as a ribbon RB that connects the signal output from circuit board PCBA to circuit board PCBB for digital processing.
[0037]
FIG. 18 is a circuit diagram showing a current / voltage sensing circuit of the circuit board PCBA. Three sensing current transformers CT are shown, each local cable (connected to phases A, B, C of the AC line via circuit board PCBA and circuit breaker CB. The secondary winding is ( Corresponding current signals IA, IB, IC are supplied to the other printed circuit board PCBB (via lines 11, 12, 13), likewise represented by connection point 30, which is a fixed rivet shown in FIGS. The voltages VAN, VBN, and VCN are derived from the neutral point AX at the connection point with the ear LG via lines 14, 15, and 16. A related circuit configuration is shown in FIG. Line 11 from the secondary winding of resistor CT extends to common ground AX via resistor R40 and extends to pin 7 of connector J4 via resistor R39 and line 11 '. From the secondary winding of CT Line 13 from the secondary winding of the IN 12 and C line current transformer CT is connected to pins 6 and 6 of the connector J4 via resistors R38, R37 and line 12 'and resistors R36, R35 and line 13', respectively. The three lines 11 ', 12' and 13 'are also connected to a common ground via resistors R31, R30 and R29, respectively.
[0038]
In order to sense the voltage, each series circuit (resistors R34, R33, R32 and corresponding rectifiers CR8, CR7, CR6) is connected to a common ground AX via corresponding lines 14, 15, 16 starting from the rivet 30. The connection point J further extends to the common ground AX via two series resistors (R22, R24, R23, R27; R24, R28). Starting from the connection point J ′ between the resistors, the lines 14 ′, 15 ′, 16 ′ extend to the pins 4, 3, 2 of the connector J 4. Therefore, the connector J4 belonging to the printed circuit board PCBA is connected to a similar connector J3 existing on the printed circuit board PCBB side via the ribbon RB (corresponding to the AC line phase currents IA, IB, IC) IAX, It can be used to receive IBX, ICX and induced signals representing induced line and neutral point voltages VANX, VBNX, VCNX.
[0039]
FIG. 20 shows a print which receives a sense current and sense voltage (IA, IB, IC, VAN, VBN, VCN) on one side and is connected to an INCOM line which is a bidirectional communication signal line with a personal computer PC on the other side. It is a block diagram which shows circuit board PCBB schematically. The multiplexer responds to the input analog current and voltage signals analog / digital converted by the A / D converter. The digital signal thus obtained is digitally processed for information processing and control by a microcomputer MCU using RAM and EPROM devices. As a result, as shown in FIG. 20, at each local station including two printed circuit boards PCBA and PCBB, local information and control commands are sent to the personal computer PC via the INCOM system for energy monitoring from the center. Sent.
[0040]
FIG. 21 is a schematic diagram of the energy monitoring system of the present invention. The main AC line of the electric power company reaches a meter installed in front of the building, and this building has a plurality of local power lines that are fed from the main AC line through individual circuit breakers CB belonging to the distribution board.・ Users (# 1, # 2, # 3,... #N) are moving in. A daisy line 78 starting from the INCOM junction J1 of each backpack unit connects all local printed circuit boards PCBB to a personal computer PC station for energy monitoring and individual charge calculation. For example, the distribution ratio of energy consumed behind the common meter is 20% for user # 1, 10% for # 2, 0% for # 3, and 30% for #n.
[0041]
FIG. 22 is the same as FIG. 1 of US Pat. No. 4,644,547 relating to an interface between INCOM type bidirectional communication networks. In the application field of the invention, the printed circuit board PCBB serves as blocks 80 and 84 in the local station acting as an extended mode slave.
[0042]
In FIG. 22, a personal computer PC station is shown as a central controller 76 that sends and receives messages to and from a plurality of remote stations via an INCOM bi-directional communication line 78. The personal computer PC communicates with the CONICARD including the digital integrated circuit DIC 80 acting as an interface circuit and an expansion master. There is another digital IC 80 acting as an extended mode slave at the receiving end. The two ICs 80 allow interaction between the two ends via line 78. Each digital IC 80 is provided with a multi-bit address field so that it can be individually addressed. In the extended slave mode, the digital IC 80 forms an interface 84 with the local microcomputer MCU as part of the Sure Plus Chip SP in the printed circuit board PCBB in response to a specific command from the central controller 76. The digital IC 80 generates an interrupt signal on the INT line to the microcomputer 84 in response to the interface interrupt permission command in the message received from the central controller 76, thereby transmitting a sequential clock transmitted on the SCK line from the MCU to the digital IC 80. In response to the pulse, enable the microcomputer 84 to read serial data from the buffer shift register via the bi-directional DATA line.
[0043]
The digital IC 80 also loads serial data from the DATA line to the buffer shift register in response to sequential clock pulses supplied via the SCK line from the MCU in response to signals appearing on the read / write line RW from the MCU. Furthermore, the digital IC 80 is responsive to potential logic changes on the RW line by the MCU to convert the data supplied by the MCU into a multi-bit message configured to include all of the standard messages sent by the central controller. Include. As a result, the extended slave device 80 performs bidirectional communication and data transfer between the central controller 76 and the local MCU via the line 78 in response to the interface interrupt permission command transmitted from the central controller to the local extended slave device 80. to enable. This interface remains valid until the digital IC 80 receives a message containing a prohibit command or until a command for a different local station appears. While device 80 is transmitting and receiving via line 78, a busy signal appears on line BUSYN to the MCU. For convenience of disclosure, the INCOM system will be described assuming that the local station has an extended slave relationship.
[0044]
FIG. 23 shows the relationship between the INCOM line 78 and the Sure Plus Chip SP. A transmission / reception interface circuit TR is provided between the PCBB connector J1 in the printed circuit board PCBB and the SP digital device IC80. This interface circuit is a message to / from INCOM, a transmission signal TX (which is a message from IC 80 transmitted to PC via INCOM) or a message which enters IC 80 and the local station addressed via INCOM. It is related to the received signal RX). FIG. 23 also shows an MCU that is placed in the center of the chip SP and that is powered by the power supply PS and receives the PCBA signal via the multiplexer MUX. The printed circuit board PCBB is also provided with EPROM, EEPROM (E2), and RAM devices for assisting the operation of the MCU.
[0045]
FIG. 24 is a block diagram showing the circuit TR of FIG. This circuit TR is required because the logic state of the INCOM transmission message (address and data field) must match the equivalent logic state (based on the 5 volt voltage) in the SP chip. At the input, i.e. from connectors J1 and INCOM, lines 21 and 22 lead to the primary winding P1 of transformer TX2, and secondary winding S1 of transformer TX2 is centered on solid-state device Q2 via lines 22 and 23. Going to the circuit (described below with reference to FIG. 25), output line 24 carries signal APOS, and output line 25 carries signal ANEG that coincides with every other peak of the input analog signals on lines 20 and 21. . Lines 24 and 25 enter the chip SP and serve as a positive input and a negative input of an operational amplifier OA that outputs a signal AOUT, which is a digital equivalent signal of the input analog signal of lines 20 and 21, via line 26. Line 26 inputs the received signal RX from the INCOM system to the IC 80 device. Conversely, line 27 from IC 80 transmits a digital signal TX from printed circuit board PCBB, and signal TX is applied to the base electrode of the Q2 device, resulting in a response to lines 28 and 29 of secondary winding S2 of transformer TX2. Thus, the lines 20 and 21 of the primary winding P1 supply signals to the connectors J1 and INCOM.
[0046]
FIG. 25 illustrates a circuit used as circuit TR in the preferred embodiment of the present invention. The device Q2 is a 2N2222 transistor, which is provided in series with the secondary winding S2 of TX2 between the resistor R20 on the emitter electrode side and the ground A and the 8V potential on the collector electrode side. The potential RX (line 26), APOS (line 24), ANEG (line 25), and VREF (line 28) are output on the secondary winding S2 side.
[0047]
FIGS. 26-28 are detailed views of the circuits included in the printed circuit board PCBB having Sure Plus Chip U1 in the center. Sure Plus ChipU1 includes a microprocessor (commercially available Model 87C257) and is based on MC68HCO5CG Single-Chip Mode Pinout (Motorola), which is an 80 Pin Quad Flat Package. The Sure Plus Chip U1 includes a random access memory (RAM) that works with the microprocessor, so that data to be stored can be written to and read from the stored data. The Sure Plus Chip includes, for example, an EEPROM as a permanent memory element that is not erased even if a power failure occurs, that is, a programmable memory that can be electrically erased. U1 also includes the power supply PS and A / D converter shown in FIGS.
[0048]
FIGS. 26-28 show device U2 in conjunction with U1, ie, an erasable programmable read only memory (EPROM) also shown in FIG. The purpose of EPROM is to provide a memory programmed to be used by a central processing unit constituted by U1. U1 and U2 communicate with each other via line 30 associated with the LO-ADD and HI-ADD fields of the exchanged messages. One is an address field and the other is a data field. An oscillator OSC is provided to set the timing of the digital processing sequence. This is detailed in the above-mentioned patent specification, which is incorporated herein by reference.
[0049]
FIGS. 26-28 also show lines 26 and 27 for transmitting the received signal RX and the transmitted signal TX for INCOM, and the corresponding pins 80 and 79 provided at U1. Multiplexer MUX is indicated by incoming stores MUX7 through MUXO (pins 52 through 59) corresponding to signals VCN, VBN, VAN, IC, IB and IA, respectively, from printed circuit board PCBA. Pins 24-34 correspond to logic bits formed between contacts 1-10 and contacts 11-20 as the local address of the associated user station. This address is identified by the MCU to match incoming or outgoing messages when a message must be received or sent. Pins 49, 48, and 47 correspond to signals RX, ANEG, and AOS on lines 26, 25, and 24 shown in FIG. 24, respectively. The power supply PS provides a reference voltage VREF (pin 62) and a constant voltage AVDD (pin 50).
[0050]
The microprocessor is used as an “address latch grant” to recognize the associated address in the message and generates a signal ALE (pin 66) that is sent by the MCU to the EPROM. That is, the program is executed according to PA7 to PA0 corresponding to HI-ADD and PB2 to PB6 corresponding to LO-ADD in relation to EPROM. A / D conversion is performed in response to the multiplexer input (pins 51 to 60). The power supply output appears on pins 62 and 63. INCOM reception occurs on pins 47-49, and INCOM transmission occurs on pins 79, 80 and 1.
[0051]
FIG. 29 shows the connection between the connector J3 and the VAN, VBN, VCN, IA, IB, and IC receiving pins of the chip AP. FIG. 30 shows a power supply circuit starting from phase lines A and B corresponding to VA and VDD, respectively.
[0052]
The circuit configuration in the preferred embodiment of the present invention has been described above. The operation of the energy monitoring system of the present invention is described below in the context of the above-described combination of the INCOM system and Sure Plus Chip.
[0053]
The main function at the local station is to calculate the energy consumption immediately. This local station calculation is based on sampling of phase voltage and phase current. Electric power is the product of V (voltage) and I (current). E (energy) is the sum of the sampled products VA × IA, VB × IB, and VC × IC. In the present invention, it is preferably performed according to the sampling rule shown in Tables 1 and 2 below. Sampling is performed for each group of 8 samples, each referred to below as an octave. This octave, i.e., a group of 8 samples, is numbered 0-7, with odd-numbered samples appearing 90 ° away from the preceding even-numbered samples, and even-numbered samples leading. Each sample is triggered to appear 112.5 ° away from the odd numbered samples. Accordingly, the first octave appears sequentially as shown in Table 1 below, and the angle in the table is a sine wave electrical angle corresponding to voltage (VA, VB, VC) or current (IA, IB, IC).
[0054]
[Table 1]

[0055]
The sampling law is also that there is a 98.4 ° delay from one octave to the next. Thus, if the first sample of the next octave starts at 01, this first sample will appear 98.4 ° away from 00. Similarly, the next octave will start at 02 which corresponds to 2 × 98.4 ° = 196.8 °. Thus, 15 octaves following the octaves in Table 1 appear as shown in Table 2 below:
[0056]
[Table 2]

[0057]
The same sampling process is repeated with a delay of 120.94 ° after 16 octaves, ie, a total of 128 samples have appeared in sequence.
[0058]
As a result, eight samples of one octave are evenly distributed in the half cycle of the sine wave. This will be apparent from FIG. 31, which shows eight samples 00 to 7 in the first octave distributed in a triangular function circle circumference. 01 appears at 98.4 °, representing a delay of 98.4 ° + 22.5 ° = 120.9 ° from the final sample 7 of the first octave. Similarly, each first sample in the following 15 octaves is scattered from 02 (196.8 °) to 015 (36 °). Samples in each octave are distributed at intervals of 22.5 ° (90/4) and 45 ° (90/2) from each other. Also, as indicated by octaves 08 and 016, after 8 octaves, one octave sample is located on one of the first 90/4 scales. FIG. 32A shows seven samples 1 to 7 in a group of eight samples starting at the zero crossing (0 °) in relation to the half cycle of the fundamental wave. The next octave is distributed among the samples in the previous octave, as indicated by the number with a dash. FIG. 32B shows the corresponding half cycle.
[0059]
As can be seen from these two figures, the sampling process results in a series of samples juxtaposed along the sine wave at narrow intervals for maximum accuracy. This sampling is performed for each of the three-phase voltages VA, VB, VC and the three-phase currents IA, IB, IC. The purpose of sampling the voltage and current for the local station by means of a microcomputer in the Sure Plus Chip and accompanying circuitry is to immediately calculate the amount of energy and demand stored in the local station, and the personal computer PC can obtain this information via INCOM. To be able to read or extract. Therefore, the printed circuit board PCBA first outputs an analog signal input to the Sure Plus Chip SP, which is a part of the printed circuit board PCBB, and the A / D conversion is performed by the microcomputer MCU in the Sure Plus Chip SP to continuously output the analog signal. In addition, the product V × I is calculated instantaneously.
[0060]
As shown in FIG. 33A, the input signal from the printed circuit board PCBA is derived from the midpoint of two series resistors R1, R2 that connect the input voltage VIN to ground. The output voltage V0 is applied to multiple pins (MUX0, MUX1, MUX2, or MUX3) of the chip SP. A / D conversion is performed on the phase current to be sampled. In this process, a circuit in the chip SP forms a return line to the ground. In this case, two situations can be considered. One is a high impedance input of the voltage source (as shown in FIG. 33B) and the other is a very low impedance input (of the current source) that causes a short circuit (as shown in FIG. 33C). . In the first case, the chip SP operates in the voltage mode, and in the second case, the chip SP operates in the current mode. In voltage mode, the chip operates from 0 to +2.5 volts. In the current mode, a maximum negative current of −1600 microamperes flows from the chip SP. If the input signal source is set so that the output impedance is 1.56K ohms equal to full scale voltage / full scale current, both current mode and voltage mode can be used without supplementing the digit shifter. This is illustrated in FIG. 33D (Thevenin equivalent circuit) and FIG. 33E (Norton equivalent circuit). As shown in FIG. 34, under the action of the MCU, the chip SP immediately adopts the voltage mode or the current mode depending on whether the input is VIN (high input impedance) or IIn (short-circuit input). It is composed internally.
[0061]
Between the multiple input (MUXO) and the ground (GND), the negative and positive inputs of the operational amplifier AMP1 configured to perform auto-zero operation are inserted. In the “current mode”, the feedback loop between the operational amplifier output and the negative input includes the gate electrode G and the source electrode S of the FET device Q0, and when the VIN negative current flows from the chip SP along with the input, The output of the amplifier is driven in the positive direction until electrode S supplies a current equal to the VIN current to keep the input at zero volts. This is a shorted input, or “current mode”. In the “voltage mode”, the amplifier AMP1 and the FET device Q0 are disabled, and the positive voltage appearing on the pin MUX0 is translated by normal amplification by the second amplifier AMP2. In “voltage mode”, the amplifier AMP2 provides a high impedance to VIN and little current flows from MUX0, so pin MUX0 is not “zero” as in “current mode” and the input signal Follow VIN.
[0062]
As is apparent from FIG. 35 showing the full cycle of the fundamental wave, if the signal is positive (first half cycle), the operation is “voltage mode”; if the signal is negative (second half cycle), the operation is “current Mode ”. Although the relationship between the two operation modes and the chip SP has been described above, only the positive voltage of the phase voltage sample is used when A / D conversion is performed, whereas the current is positive during current sampling. It may be negative or negative. In current sampling, if the current is positive (the first half of the curve in FIG. 35), voltage mode A / D conversion is performed. If the current is negative, a “voltage mode” zero output is obtained as shown in FIG. Zero means a state of “current mode”, and A / D conversion is performed again in “current mode” as shown in FIG. 33C or 33E.
[0063]
The analog voltage / current measurement system of FIG. 366 can accurately measure an input voltage of 0 to + 2.5V and an input current of 0 to −1.6 milliamperes in voltage mode. The most preferred embodiment of the present invention includes the following as the main components.
[0064]
-8-bit A / D converter-ADC;
An autoranging system ARS for input scaling;
An autozero controller AZS connected to the input amplifiers AMP1 and AMP2;
-8 channel input signal multiplexer (MUX0-MUX7),
-4 channels capable of reading current and voltage for phase current sampling;
-Four channels used for voltage input only during phase voltage sampling;
-Four or fewer sample and hold voltage inputs.
[0065]
All voltage inputs are buffered by a variable gain autoranging voltage amplifier AXP2 before being input to the A / D converter ADC. The gain of the voltage amplifier is automatically adjusted until the signal is at least half full scale but not overflowed. Voltage measurements can be made directly or using a sample-and-hold method. Sample and hold measurements require two adjacent input channels configured for "voltage mode" and an external capacitor. Four pairs of sample and hold input channels sample simultaneously.
[0066]
When measuring a negative current, the amplifier AMP1 is used, and the operation is “current mode”. The amplifier AMP1 receives a negative current (that is, a current flowing from the input), and can be operated in an integration mode or a non-integration mode by connecting a capacitor or a resistor (R23 in FIG. 27) to the MX0 pin. Amplifier AMP1 is configured to apparently maintain the inverting input at ground level by supplying current to a particular channel via an autoranging current source that operates as a current mirror (CMR). The current flowing from the current source toward the MX0 pin represents a programmable portion of the current flowing from a particular input channel. Other components shown in FIG. 23 are as follows:
-Internal shunt regulator AVDD;
A power monitor to inform external devices that the shunt regulator AVDD will not draw any more current;
-Adjustable band gap voltage reference;
-A fixed bandgap voltage reference;
The system of FIG. 36 relates to the internal structure of the Sure Plus Chip for A / D conversion in the “voltage mode” or “current mode” and the microprocessor operating in this Chip. In FIG. 36, the input currents IA, IB, IC (coming from the printed circuit board PCBA lines 11, 12, 13) are connected to ground via the multiple pins MUX0 to MUX3 corresponding to the IC and the resistor R23 (FIG. 19). MX0 is shown. Similarly, multiple pins MUX4 to MUX7 corresponding to input voltages VAN, VBN, and VCN are shown. In the latter case, which is in “voltage mode”, the input voltage VIN is applied via line 30 to the non-inverting input of the operational amplifier AMP2. The output is supplied to line 32 as input to the A / D converter ADC via line 31 and switch SW2 occupying position # 1. The same thing happens for the input current when it is a “positive current” (switch SW2 remains in position # 1). However, if the input current is “negative”, the operation is performed in “current mode”. At this time, the switch SW2 and the switch SW1 input current from MUX0 to MUX3 occupying the position # 2 flows into the operational amplifier AMP1 via the line 33.
[0067]
Since the output of the line 34 is supplied to the gate electrode G of the FET device Q0, a negative current is drawn from the line 36 coming from the current mirror circuit via the line 35, the source electrode S and the drain electrode D. Accordingly, a corresponding current flows from the output of line 37, which is converted to a voltage by resistor R23 to ground and appears on pin MX0, and appears on line 321 through line 39 as an input to the A / D converter ADC.
[0068]
37, 38 and 39 are flowcharts showing the operation of the MCU in the energy monitor at the local station, and the flowchart of FIG. 37 is the main routine. In step 100, the power supply is turned on, that is, Reset. In step 101, initialization is performed. In step 102, the system starts ("Begin"). Then, in step 103, an “IMPACC” buffer is formed in connection with the communication of information. In step 104, the system calls INCOM. In the next step 105, NVRAM (endurance RAM) is updated. In step 106, the ROM is checked, and in step 107, a known "deadman control" is performed as an action of Sure Plus (SP).
[0069]
The flowchart of FIG. 38 is an interrupt routine executed by the system for 60 Hz operation. As described above, the sampling is performed by loading the sequence 1200, 900, 1120, 900, 1120, 900, 1120, 90, 1200 in step 110 and the “P timer” for two cycles. The P timer is software that works in conjunction with the microprocessor MCU's internal timer and is programmed to set the interrupt time interval in the sampling sequence shown in Tables 1 and 2 above for successive octaves. In step 111, the “sampling” routine is called. Then, at step 112, the question “is this an odd sample number?” Is presented. If yes, the process proceeds to step 113 through 112 ', the P timer is set to 90 °, and input to NVRAM (endurance RAM) is made in step 113'. Next, the process proceeds to step 115 through 114 and returns.
[0070]
If the answer in step 112 is no, step 116 proceeds to step 117 where the question “is this the 8th sample?” Is presented. If the answer is no, go to step 119 through 118, the P timer is set to 112.5 °, go to step 115 through 114 and return. If the answer is yes, go through 120 to step 121 where the P timer is set to 120.94 °. Next, the routine proceeds to step 122 where the question is "is this the last sample of the 16th octave?" If the answer is no, go through lines 123 and 114 to step 115 and return. If the answer is yes, proceed to step 125 through line 124 and command to scale the energy for each individual phase and sum to give the total energy value. Next, at step 126, the question "whether the KW-H (kilowatt hour) integer LS byte (least significant bit) has been rolled over" is presented. If yes, go to step 133 through line 132, store KW-H, and return in step 115. If the answer in step 126 is no, the process proceeds to step 115 and returns.
[0071]
The flow chart of the sampling routine shown in FIG. 39 is as follows: Step 150 is a step related to voltage phase A and is instructed to “A / D convert voltage VA and store the result”. The The next step 151 is related to the phase A of the current, and is instructed to “A / D convert IA in voltage mode”. Next, at step 152, the question “Is the IA A / D conversion result zero?” Is presented. As already mentioned, this question means whether the detected current was zero or negative, as is apparent from FIG. If yes, go to step 154 through line 153 and be instructed to "A / D convert IA in current mode". Then, in step 155, it is instructed to calculate IA × VA / 256 + “EOA” using the sampling value. Here, the energy accumulated in the accumulator is divided by the number 256 for the purpose of scaling only. Assuming 8 bits, the number of bits becomes too large due to multiplication. Therefore, division by 16 × 16 = 256 is adopted.
[0072]
The system then proceeds to line 156. If the result of step 152 is no, step 158 is proceeded through line 157 to instruct to subtract IA × VA / 256 from “EOA” (“EOA” is the accumulated energy in the buffer register). Again, a division by 256 is performed for the purpose of scaling only). The subtraction takes into account the minus sign of IA in the product IA × VA. A minus sign is given to the phase current conversion in the “voltage mode”, and a plus sign is given to the phase current conversion in the “current mode”. In either case, the system provides the latest energy value. In view of symmetry, step 159 is the same as step 154, and is instructed to “A / D convert IA in current mode”.
[0073]
This step is useless as an execution step, but since it is parallel to step 154, extra time is required to coincide with the other side. Thus, the two process paths converge in time at 156, from which the system repeats the same steps for the phase B as above. That is, at this stage 156, the energy calculation for phase A is complete. Steps 156 to 166 are performed for phase B in the same series of steps (A / D conversion and storage of voltage VB in step 160; A / D conversion of IB in current mode in step 161; Test if IB A / D conversion result is zero in step 162; if yes, IB A / D conversion in current mode in step 164 on one side of the routine, then in step 165 IB × VB / 256 + Calculation of “EOB”; if no, step 168 “EOB” on the opposite side—calculation of IB × VB / 256, and then A / D conversion of IB in current mode in step 169).
[0074]
The same series of steps is then performed for phase C from step 166 to step 176. That is, 1) A / D conversion and storage of voltage VC are instructed in step 170, A / D conversion of current IC in voltage mode is instructed in step 171; 2) (IC in step 172 is zero or zero) In step 174, A / D conversion of the IC in the current mode is instructed, and then in step 175 IC × VC / 256 + “EOC” NO calculation is instructed, or in step 179 “EOC” − IC × VC / 256 calculation is commanded, and then in step 180 (as done for the other two phases) IC A / D conversion in current mode is commanded. Either side passes through line 176 and returns at step 177. As apparent from the steps of the flowchart of FIG. 39, after A / D conversion in the ADC (FIG. 36), VA and IA for phase A, VB and IB for phase B, and VC and IC for phase C. 8-bit samples are obtained, energy is calculated for each phase from these samples and the sum of the three phases gives the following result:
E = ΣVA × IA + ΣVB × IB + ΣVC × IC (1)
This amount of energy is constantly stored and accumulated to become the total current consumption of the local station. This work is performed by the backpack unit at each local user's station, and the personal computer PC station draws the result from all local stations at any time to calculate the individual charges. Central stations such as personal computer PC stations use this result to monitor the total energy consumption with reference to the total amount meter of the power company.
[0075]
It is also necessary to know the energy gradient, ie the demand corresponding to energy / time. For example, every 5 minutes, the personal computer PC station calculates the energy consumed during this time interval. Every 5 minutes through the snapshot, the PC PC station commands each local station to simultaneously store its current energy consumption. Between the two snapshots, the central station sequentially reads all the stored energy consumption from each local station and determines the difference between the latest value and the preceding value for each local station. This difference is the energy consumed or consumed for 5 minutes at the local station. This difference is then time stamped and user stamped by the central station and stored for use in determining “demand” cost allocation between local users.
[0076]
As a general method of centralized energy monitoring based on the devices and systems described above for one local user station, multiple stations store the total energy consumption at any given time, and PC PC stations are It is only necessary to read out the results sequentially. However, the information poll from the local user's backpack unit must be "synchronized" to match the readings of the utility's total meter. The present invention solves this problem from a personal computer PC station or central station rather than from a remote station.
[0077]
It is known from U.S. Pat. No. 4,692,761 to send power consumption data from a remote station to a central unit, where the total energy consumption is measured in relation to a central meter.
[0078]
The prior art suggests a need for authentic communication that allows authentic messages and effective communication. For this reason, periodic data transfer to the central unit is adopted, but this method may also cause error information due to local malfunction. To combine the exact time relationship between local station consumption energy with the reliable messages transmitted and received, the interaction between the central unit and the remote unit must be significantly complicated. Therefore, there is no need to synchronize local demand and energy calculations at remote stations, and each local station only stores the current total energy consumption for each local station under a command from the central station called “snapshot”. Propose a good method. Remote station passivity allows local energy consumption to be constantly calculated, and snapshots intervening from the central unit allow proper timing that is easier to operate than synchronizing remote stations.
[0079]
FIG. 41 shows an energy monitoring system in which a personal computer PC station sends a command to store energy consumption every 5 minutes. This command is sent to each remote station ST # 1, ST # 2,... ST # n via the INCOM system, and at each station (it may be unnecessary after the first command, When a command is received (which causes the station to receive a command), the current total energy consumption as shown in FIG. 41 for one station (station #n) is stored for each local station. That is, the multiplexer MUX at station #n receives the signals IA, IB, IC, VA, VB, and VC, and these signals are sampled according to the sampling laws of Tables 1 and 2 as described above in connection with the flowchart of FIG. Is sampled under the control signal supplied via lines 40 and 41 from the sampler SMP triggered by line 39 from the P timer.
[0080]
As described in connection with FIG. 36, the sampled signal is provided via line 32 to an A / D converter ADC that is also operated (via lines 40 and 42) according to the sampler SMP. The digital signal output to the line 44 is supplied to the multiplier MLT, and the multiplier MLT outputs the value IV to the line 45 via the line 43 under the control of the control signal of the line 40. The adder SUM sends the summed sample energy value IVS for the three phases via line 46, which becomes the total energy accumulation count in the ACCU. This total energy value is constantly updated with the newly sampled IVS amount. The latest total energy value is output to line 47, gated by gate GT, and then input to storage register STE through line 48. Here, control by the personal computer PC station is performed. At this point, each station has summed up the latest total energy consumption Ei in its register ACCU.
[0081]
When a snapshot command SNP is received from the PC station via line 50 via INCOM, the gate GT of the addressed station is enabled for interruption via line 50. At the same time, the latest value Ei is stored in the register STE via the line 48. The same is done at each station simultaneously. Next, the PC station sequentially reads the amount stored in the STE for each station, for example, in the order of stations 1, 2,. Here, the PC station compares Ei with the latest received data Ei-1, and knows, for each station, the amount of energy gain within a 5-minute time interval separating two consecutive gate commands by the line 50 of the specific station. Based on Ei-E (i-1), the PC station calculates demand = Ei-E (i-1). In many cases, this calculation is performed by software represented by the block diagram of FIG. 42 showing the PC stations communicating with the energy monitor stations # 1, # 2,. The energy monitoring by the PC is performed according to the flowcharts of FIGS.
[0082]
In the flowchart of FIG. 43, the process starts at step 200, proceeds to step 202 through line 201, and it is determined whether a time interval of typically 5 minutes has started. If no, the system proceeds to step A through line 203 and receives the result of the routine of FIG. The system then proceeds to step 205 where background tasks are performed during the remaining free time. It then returns to line 201 through line 206, where a new time interval is entered. If the determination in step 202 is yes, the system proceeds to step 208 via line 207 and energy polling from all stations is initiated simultaneously. Proceed to step 210 through line 209 where the local energy station via INCOM is to “snapshot” the current energy accumulation or “instantaneous value” of energy accumulated at each station. A command is sent. However, redundancy is utilized at this stage by setting the remaining time of about a few milliseconds as the dead time in step 213 to obtain a genuine and effective command effect, and then proceed to step 215 through line 214. , Another “snapshot” command is sent from line 216 via INCOM to the local station.
[0083]
Individual polls are then performed from all stations to know the accumulated value and check if a valid energy value is required. The routine starts at line 217, where the local station number i is addressed and i is set to 1 in step 218. The count is then incremented by one at step 227 until the total number n of local stations is reached at step 220. When i = n in step 220, the system proceeds through line 221 to a new series of n stations for polling (routine line 222 of FIG. 44). If the system is still polling the station, go to step 224 via line 223 (from step 220), the timer is initialized to zero for the addressed station, and the accumulated energy at the local station The system proceeds to the routine of FIG. 45 through line 225 to know if, if necessary, the validity of the received information, and if not valid, to call again.
[0084]
Step 226 of the flowchart of FIG. 43 is linked to the flowchart of FIG. 45 described later. When each i value is incremented by 1 until n is reached in step 220 and energy information is collected for all stations, a polling command is given again at a new time interval (5 minutes). Once all station energy information has been collected (Y shown on line 221), the system proceeds to line 222 in FIG. 44 for station polling. If no in step 220, the system proceeds through line 223 to step 226, which is the routine shown in FIG.
[0085]
In step 226 of FIG. 43, polling is performed to calculate the energy at each station. In step 230, i = 1 is initialized. That is, the first station is addressed. Before proceeding to the next station (i = i + 1 in step 240), it is determined in step 236 whether the received energy is reasonable. If yes, proceed to the next station via line 241 (all stations are processed, i.e. until n is reached in step 232), i is incremented by 1 in step 240. Once all stations have been processed, the system proceeds to step 234 via line 233 to see if the 5 minute time interval has elapsed. If yes, the system returns to step A of FIG. 43; if no, the system proceeds from step 236 through line 237 to the flowchart routine of FIG. 45 for a valid answer. If the energy is correctly received on line 239, the system proceeds to step 234.
[0086]
The flowchart proceeds to step 250 of FIG. 45 (from step 226 of FIG. 43 through line 226 ′), and a local station status request is transmitted via INCOM. Then, in step 251, a question is presented, "Is the addressed station answered?" If no, this fact is confirmed in step 252 and proceeds to step 254 through line 253 and returns. If yes in step 251, it is determined in step 255 whether the status is “alarm”. If yes, this is confirmed at step 257 and proceeds to step 254 via lines 258 and 253, which results in a return. If it is detected in step 255 that it is not an alarm, it is determined in step 260 whether or not an energy ready state has been obtained. If yes, the station is requested to return energy (in kilowatt hours) via INCOM via line 262.
[0087]
If the answer at step 263 is affirmative, KWH is determined at step 264, recognized as valid at step 265, proceeds to step 254 through line 266, and returns. If the answer in step 263 is no, it is confirmed in step 267 that the state is unknown, and the process proceeds to step 254 through line 268, and returns. If no in step 260, the system makes a new request to the station in step 269 (via line 270). In this case, a time delay is set by a timer in step 272 before returning to step 254 through line 273.
[0088]
In yet another embodiment, the energy monitoring system can be redesigned to allow individual monitoring of user current, voltage and power demands. FIGS. 46-50 are flow charts illustrating an example of energy monitor system firmware that allows a user to monitor individual current, voltage, and power consumption. With particular reference to FIGS. 46 and 47, this flowchart is obtained by calculating the average power of each phase at 301 before issuing a command to scale and sum the energy of each phase at 125 and bill the energy. Has been changed to give a command to scale and store the value. Thereafter, after the energy calculation command, a command to calculate, scale and store the RMS value of the current and voltage of each phase in 303, a command to calculate, scale, and store the apparent power of each phase in 305, A command to calculate, scale and store reactive power, and a command to calculate and store the power factor at 309 follows.
[0089]
48-50, the flowchart of the sample routine is 154 if the result of A / D conversion and storage of current IA in current mode at 151 ′ and the result of A / D conversion at 151 ′ is equal to zero. It is changed so that A / D conversion and storage of the current IA in the voltage mode at ′ are possible. Similarly, in phases B and C, if the result of A / D conversion and storage of current IB in current mode at 161 ′ and A / D conversion of 161 ′ is equal to 0, current in voltage mode at 164 ′ If the result of the A / D conversion and storage of the current IC in the current mode at 171 ′ and the A / D conversion of 171 ′ are equal to 0 so that the A / D conversion of the IB and the storage thereof are possible, 174 It is changed so that A / D conversion and storage of the current IC in the voltage mode at ′ are possible.
[0090]
Referring to FIG. 50, when the voltage and current values of each phase are stored after conversion, a command is issued for squaring, summing, and storing the values used in the above-described RMS and power calculation. Specifically, a command is issued at 311 to sum and store IA x IA for each path, and a similar command is issued at 313, 315 for total currents IB and IC. A command to sum and store VA x VA for each path is issued at 317, and a similar command is issued at 319, 321 for total voltages VB and VC. Each calculated value is divided by 256 for scaling. Thereafter, at 323, a common return command is issued. As is apparent from the last step of the flowchart, the VA and IA samples for phase A after A / D conversion, the VB and IB samples for phase B, and the VC and IC samples for phase C. The power value is calculated for each phase from these samples and the three phases are summed.
[0091]
Regarding the calculated energy value, the monitoring of power, current and voltage is performed by the backpack unit of every station for various local users, but the result is all the results via the above mentioned communication network by the personal computer station. It can be recovered from the station at any time. This can be used to monitor the overall electrical demand at a personal computer station, or any other selected station. As described above, and as shown in FIG. 51, the sampled signal is applied by line 32 to an A / D converter ADC operated according to the sampler by lines 40,42. The output digital signal on line 44 is sent to the processor 325 where the energy, power, RMS voltage and RMS current values are extracted. These values are continually updated with the amount obtained by the new sampling, and these values are accumulated by issuing a snapshot command via line 50. Since the accumulated value is output on the line 51n, it is accessible to the network by a command from the line 50 by software. As mentioned above, the central computer station has the ability to poll the station individually to collect the information stored in the register.
[Brief description of the drawings]
FIG. 1 is a block diagram schematically showing a distribution board device incorporating an energy monitoring system connected to a plurality of circuit breakers belonging to a local user via individual backpack units.
FIGS. 2A and 2B are a front view and a top view, respectively, of one of the circuit breakers shown in FIG.
FIGS. 3A, 3B, and 3C are a front view, a top view, and a side view, respectively, of one of the backpack units of the present invention shown in FIG.
FIG. 4 is a view similar to FIG. 3 (B) showing the backpack unit in a state connected to the circuit breaker.
FIG. 5 is a front view of one of the circuit breakers shown in FIG. 1, in which two opposing terminals are connected to the input / output cable line, respectively, and the linked backpack unit is connected to the output cable line side of the local load. Shown plugged in state.
FIG. 5 is a top view of one of the circuit breakers shown in FIG.
7 is a front view showing one of the backpack units shown in FIG. 1 in the same manner as FIG. 3A, and FIG. 7B is a back view of the partial view (A). It is sectional drawing of a pack unit.
FIG. 8 is another cross-sectional view of the backpack unit of FIG. 7 (A).
9 is a front view showing an ear of the backpack unit of FIG. 3, FIG. 7 or FIG. 8 provided near the rim of the printed circuit board through which the cable line penetrates in the axial direction; Partial view (B) is a cross-sectional view corresponding to partial view (A).
FIG. 10 is a plan view showing two printed circuit boards of FIG. 1 in a juxtaposed state.
FIG. 11 is a perspective view showing an internal structure of a backpack unit surrounding two printed circuit boards in a state in which the printed circuit boards are juxtaposed.
FIG. 12 is a perspective view showing the internal structure of a backpack unit surrounding two printed circuit boards in a folded and assembled state.
13 is an exploded view showing the backpack unit and the bottom casing of its cover with the functional unit of FIG. 12 in between.
14A and 14B are perspective views showing the bottom casing and the cover used in the backpack unit of FIG. 13 separately.
FIG. 15 is a schematic diagram showing mechanical and electrical connections within a backpack unit.
FIG. 16 shows a PC PC operator control station connected to a plurality of slave backpack units each connected to a corresponding circuit breaker belonging to a local user or connected to a common communication line; FIG. 1 is a block diagram of an energy monitoring system of the present invention in which monitoring is performed and a data collection station is incorporated as required.
FIG. 17 is an exploded view showing the facing relationship between both printed circuit boards forming an interface between the circuit breaker terminal sensing means and the lower link means of the PC PC communication line between the two printed circuit boards in the backpack unit; FIG.
FIG. 18 is a circuit diagram showing current and voltage sensing means included in the printed circuit board of the transducer.
FIG. 19 is a circuit diagram showing an internal circuit of the printed circuit board of FIG. 18;
FIG. 20 is a simplified diagram showing a basic operation performed in a digital manner by a printed circuit board connected to an INCOM communication line leading to a personal computer PC.
FIG. 21 is an overall view of the energy monitoring system of the present invention.
FIG. 22 is a circuit diagram showing a backpack unit of the present invention provided in an extended mode / slave relationship with an INCOM communication line leading to a personal computer PC.
FIG. 23 is a block diagram showing the connection between the digital printed circuit board of the backpack unit and the INCOM communication line via the Sure Plus Chip.
24 is a block diagram showing an interface between the INCOM communication line of FIG. 17 and the Sure Plus Chip. FIG.
FIG. 25 shows a circuit used to implement the circuit of FIG.
FIG. 26 is a circuit diagram showing a part of a digital print circuit of the backpack unit of the present invention.
FIG. 27 is a circuit diagram showing a part of the digital print circuit of the backpack unit of the present invention.
FIG. 28 is a circuit diagram showing a part of the digital print circuit of the backpack unit of the present invention.
FIG. 29 is a block diagram showing a connector for receiving signals from current and voltage printed circuit boards in the circuit of FIGS. 26-28.
30 is a circuit diagram of a power supply circuit in the circuit board of FIGS. 26-28. FIG.
FIG. 31 is an illustration showing eight samples constituting the first octave distributed on the circumference under the sampling process according to a preferred embodiment of the present invention.
FIG. 32A is a graph showing the distribution of two consecutive sample octaves in half cycle, and FIG. 32B is a graph showing the corresponding fundamental half cycle.
FIG. 33 is a partial diagram (A) showing an interface between an input signal and a chip SP; partial diagrams (B) and (C) are chip voltage and current mode operations during an A / D conversion process; ) And (E) are equivalent circuits corresponding to both modes.
FIG. 34 is a circuit of a chip SP that switches from a voltage mode to a current mode in accordance with an input signal.
FIG. 35 is an explanatory diagram showing fundamental waves corresponding to both modes.
36 is a circuit diagram showing a circuit provided in the chip SP of FIG. 26 for performing the current and voltage modes of FIGS. 33 (B) and 33 (C).
FIG. 37 is a flowchart illustrating the operation of the energy monitor system when sampling current and voltage at the user station, calculating energy, and accumulating the current total energy according to the present invention.
FIG. 38 is a flow chart illustrating the operation of the energy monitor system when sampling current and voltage, calculating energy, and accumulating the current total energy at the user station according to the present invention.
FIG. 39 is a flowchart illustrating the operation of the energy monitor system when sampling current and voltage, calculating energy, and accumulating the current total energy at the user station according to the present invention.
FIG. 40 is a flowchart illustrating the operation of the energy monitor system when sampling current and voltage at the user station, calculating energy, and accumulating the current total energy according to the present invention.
FIG. 41 is a block diagram showing a snapshot operation from a personal computer PC station in the energy monitor system.
FIG. 42 is an overall block diagram of an energy monitoring system.
43 is a flowchart for explaining the operation of the energy monitor system of FIGS. 41 and 42. FIG.
44 is a flowchart for explaining the operation of the energy monitor system of FIGS. 41 and 42. FIG.
FIG. 45 is a flowchart for explaining the operation of the energy monitor system of FIGS. 41 and 42;
FIG. 46 is a flow chart illustrating the operation of the energy monitor system at a user station that samples current and voltage and calculates energy, RMS current and voltage values, average power, apparent power, reactive power, and power factor. Is part of.
FIG. 47 is a flow chart illustrating the operation of the energy monitoring system at a user station that samples current and voltage and calculates energy, RMS current and voltage values, average power, apparent power, reactive power, and power factor. Is part of.
FIG. 48 is a flow chart illustrating the operation of the energy monitoring system at a user station that samples current and voltage and calculates energy, RMS current and voltage values, average power, apparent power, reactive power, and power factor. Is part of.
FIG. 49 is a flow chart illustrating the operation of the energy monitoring system at a user station that samples current and voltage and calculates energy, RMS current and voltage values, average power, apparent power, reactive power, and power factor. Is part of.
FIG. 50 is a flowchart illustrating the operation of an energy monitoring system at a user station that samples current and voltage and calculates energy, RMS current and voltage values, average power, apparent power, reactive power, and power factor. Is part of.
FIG. 51 is a block diagram illustrating the operation of a computer station operating with an energy monitoring system.
[Explanation of symbols]
PC PC CB Circuit breaker BPU Backpack unit PNB Distribution board INCOM Bidirectional communication line PCBA, PCBB Printed circuit board

Claims (4)

In a backpack unit (BPU) used in combination with an existing local circuit breaker (CB) having at least one terminal conductor (38) for connection to a molded case, a load cable carrying current and voltage for the load ,
The backpack unit (BPU)
A housing attachable to the circuit breaker (CB) ;
Transducer means (CT) mounted within the housing to form an analog signal representing the current and voltage of the load cable;
A backpack comprising: digital means mounted in the housing to form a digital signal representative of power consumption of a local station connected to a load cable by converting the analog signal to a digital signal; unit. 2. The backpack unit according to claim 1, wherein the digital signal representing the power consumption of the local station is transmitted in the housing so as to be transmitted to a remote information collecting device, and is provided in the housing. A backpack unit comprising storage means for storing, for each station, the digital signal representing the power consumption of the local station transmitted by the communication means. 2. The backpack unit according to claim 1, comprising a pair of printed circuit boards, wherein said digital means, storage means and communication means are on one printed circuit board and said transducer means is on the other printed circuit board. A backpack unit is provided, wherein holes are formed in the housing and the pair of printed circuit boards so as to align with each other. 4. The backpack unit according to claim 3, wherein the housing is disposed near the alignment hole and is connected to the transducer means to cooperate with a terminal conductor (38) of the circuit breaker (LG). And the transducer means includes a current transducer surrounding the alignment hole of the other printed circuit board.

Images