JP3672831B2 - Mounting board and optical module - Google Patents

Mounting board and optical module Download PDF

Info

Publication number
JP3672831B2
JP3672831B2 JP2001052676A JP2001052676A JP3672831B2 JP 3672831 B2 JP3672831 B2 JP 3672831B2 JP 2001052676 A JP2001052676 A JP 2001052676A JP 2001052676 A JP2001052676 A JP 2001052676A JP 3672831 B2 JP3672831 B2 JP 3672831B2
Authority
JP
Japan
Prior art keywords
light emitting
wiring
wirings
mounting
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001052676A
Other languages
Japanese (ja)
Other versions
JP2002261372A (en
Inventor
智 吉川
宏実 倉島
英志 津村
信夫 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Sumitomo Electric Industries Ltd
Original Assignee
Nippon Telegraph and Telephone Corp
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp, Sumitomo Electric Industries Ltd filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2001052676A priority Critical patent/JP3672831B2/en
Publication of JP2002261372A publication Critical patent/JP2002261372A/en
Application granted granted Critical
Publication of JP3672831B2 publication Critical patent/JP3672831B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched

Landscapes

  • Semiconductor Lasers (AREA)
  • Optical Couplings Of Light Guides (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、発光デバイスの搭載基板及びこれを用いた光モジュールに関するものである。
【０００２】
【従来の技術】
光通信技術の進歩に伴い、発光素子と、発光素子を駆動する駆動回路をハウジング内に収容して一体化した発光モジュールが広く用いられるようになってきている。
【０００３】
【発明が解決しようとする課題】
しかし、近年の光通信の高速化、大容量化に伴い、光並列伝送のニーズが高まってきており、その実現のためには、発光モジュールに発光素子を複数備える必要がある。そこで本発明者らは、複数の発光素子を備えた発光モジュールの種々の態様について検討を重ねた。
【０００４】
図８は、本発明者らが検討した発光モジュール８における配線の配置を示した模式図である。発光モジュール８は、発光デバイス８０と、駆動デバイス９０と、配線部１００とを含んでいる。発光デバイス８０は、１２個の発光素子８０１〜８１２を有している。発光素子８０１〜８１２は共通のカソード電極８５を介してグランドに接続されている。また、発光素子８０１〜８１２は、発光素子ごとに別個に設けられたアノード電極８０１ａ〜８１２ａを有する。
【０００５】
駆動デバイス９０は、１２個の駆動回路９０１〜９１２を有している。配線部１００は、１２個の配線１０１〜１１２を有している。発光素子８０１〜８１２は、駆動回路９０１〜９１２と配線１０１〜１１２を介して電気的に接続されている。
【０００６】
本発明者らは、開発中の発光モジュール８の伝送特性を測定してみると、予想される値よりもクロストークが大きいことを見出した。この原因について検討した結果、配線１０１〜１１２が互いに近接した構成となるために、配線部１００において電気的クロストークが発生してしまうということが考えられる。また、発光素子８０１〜８１２が共通のカソード電極８５を介してグランドに接続されているので、発光素子は共通のインピーダンスを有することとなり素子間に干渉が発生する。この干渉が、配線部１００において電気的クロストークとして現れるということが考えられる。
【０００７】
そこで、本発明の目的は、発光デバイスにおける電気的クロストークを低減できる搭載基板及びそれを備えた発光モジュールを提供することである。
【０００８】
【課題を解決するための手段】
第１の発明に係る搭載基板は、デバイス搭載領域と、ｎ個の第１の配線と、ｎ個の第２の配線と、第３の配線とを備え、ｎ個の第１及び第２の配線は交互に配置されていることを特徴とする。デバイス搭載領域は、搭載基板の一主面上に設けられ、光信号を発生するためのｎ個の発光素子を配列してなる発光デバイスを搭載するための領域である。第１の配線は、搭載基板の一主面上に設けられ、発光デバイスのｎ個の発光素子を駆動するための駆動デバイスと電気的に接続されるように設けられた一端部、及び発光デバイスに接続されるようにデバイス搭載領域内に配置された他端部を有している。第２の配線は、搭載基板の一主面上に設けられ、発光デバイスのｎ個の発光素子を駆動するための駆動デバイスと電気的に接続されるように設けられた一端部、及び発光デバイスに接続されるようにデバイス搭載領域に対面するように設けられた他端部を有している。第３の配線は、一主面上に設けられ、ｎ個の第１の配線それぞれの一端部及びｎ個の第２の配線それぞれの一端部のいずれかに接続されている。
【０００９】
本発明によれば、ｎ個の第１、第２の配線をそれぞれ交互に配置しているので、第１の配線間の電気的クロストーク及び第２の配線間の電気的クロストークが低減される。また、ｎ個の第１、第２の配線をそれぞれ別個に設けるようにしたので、各発光素子は共通のインピーダンスを持たなくなる。このため、第１の配線間の電気的クロストーク及び第２の配線間の電気的クロストークが低減される。故に発光素子間の干渉が低減される。第３の配線を基準電位線に接続することによって第３の配線が接続された配線のインピーダンスを低減できるので、第３の配線が接続された配線間の電気的クロストークが低減される。
【００１０】
本発明の搭載基板においては、ｎ個の第１の配線それぞれの一端部及びｎ個の第２の配線それぞれの一端部のいずれかに接続された第３の配線を、一主面上に更に備えてもよい。第３の配線を基準電位線に接続することによって第３の配線が接続された配線のインピーダンスを低減できるので、第３の配線が接続された配線間の電気的クロストークが低減される。
【００１１】
本発明の搭載基板においては、第１の配線は、一端部及び他端部を結ぶ配線部を有し、第２の配線は、一端部及び他端部を結ぶ配線部を有し、第１の配線の配線部及び第２の配線の配線部を覆う絶縁層を前記一主面上に更に備えてもよい。絶縁層を設けることにより、一端部と駆動デバイス及び他端部と発光デバイスとを電気的に接続する際に、一端部及び他端部以外の部分において、思わぬ短絡が発生することを防止できる。
【００１２】
本発明の搭載基板においては、デバイス搭載領域に隣接するように設けられると共に所定の方向に沿って伸びる光ファイバ収容部を備えてもよい。光ファイバ収容部は、発光素子デバイス内のｎ個の発光素子の各々と光学的に結合されるｎ本の光ファイバを収容できる。また、本発明の搭載基板においては、光ファイバ収容部を挟み、所定の方向に沿って設けられた一対のガイドピン収容部を更に備えてもよい。
【００１３】
第２の発明に係る光モジュールは、搭載基板と、ｎ本の光ファイバと、光信号を発生するためのｎ個の発光素子を配列してなる発光デバイスとを備えることを特徴とする。搭載基板は、デバイス搭載領域と、ｎ個の第１の配線と、ｎ個の第２の配線と、第３の配線とを備え、ｎ個の第１及び第２の配線は交互に配置されていることを特徴とする。デバイス搭載領域は、搭載基板の一主面上に設けられ、光信号を発生するためのｎ個の発光素子を配列してなる発光デバイスを搭載するための領域である。第１の配線は、搭載基板の一主面上に設けられ、発光デバイスのｎ個の発光素子を駆動するための駆動デバイスと電気的に接続されるように設けられた一端部、及び発光デバイスに接続されるようにデバイス搭載領域内に配置された他端部を有している。第２の配線は、搭載基板の一主面上に設けられ、発光デバイスのｎ個の発光素子を駆動するための駆動デバイスと電気的に接続されるように設けられた一端部、及び発光デバイスに接続されるようにデバイス搭載領域に対面するように設けられた他端部を有している。第３の配線は、一主面上に設けられ、ｎ個の第１の配線それぞれの一端部及びｎ個の第２の配線それぞれの一端部のいずれかに接続されている。
【００１４】
本発明の光モジュールは、ｎ個の第１、第２の配線をそれぞれ交互に配置しているので、第１の配線間の電気的クロストーク及び第２の配線間の電気的クロストークが低減される。また、ｎ個の第１、第２の配線をそれぞれ別個に設けるようにしたので、各発光素子は共通のインピーダンスを持たなくなる。これによって異なる発光素子のための配線間の電気的クロストークが低減される。従って、本発明によれば、発光素子へ電気的クロストークが低減された電気信号が伝達されるので、各発光素子が発生する光信号間のクロストークが低減される。第３の配線を基準電位線に接続することによって第３の配線が接続された配線のインピーダンスを低減できるので、第３の配線が接続された配線間の電気的クロストークが低減される。
【００１５】
また、本発明の光モジュールにおいては、ｎ個の第１の配線それぞれの一端部又はｎ個の第２の配線それぞれの一端部のいずれかに接続された第３の配線を、一主面上に更に備えた搭載基板を用いてもよい。
【００１６】
また、本発明の光モジュールにおいては、第１の配線は、一端部及び他端部を結ぶ配線部を有し、第２の配線は、一端部及び他端部を結ぶ配線部を有し、第１の配線の配線部及び第２の配線の配線部を覆う絶縁層を、一主面上に更に備えた搭載基板を用いてもよい。
本発明の光モジュールは、 所定の軸に沿って設けられた保持部材搭載領域および電子半導体チップ搭載領域を有するベース部材と、電子半導体チップ搭載領域に搭載された電子半導体チップとを更に備え、搭載基板は、保持部材搭載領域上に搭載されており、搭載基板は、電子半導体チップに対面する辺を有しており、第３の配線は、搭載基板の辺に沿って伸びているようにしてもよい。
【００１７】
また、本発明の光モジュールにおいては、搭載基板は、デバイス搭載領域に搭載された発光素子デバイス内のｎ個の発光素子の各々と光学的に結合されるｎ本の光ファイバを一主面上において所定の方向に沿って伸びる光ファイバ収容部に収容するようにしてもよい。このようにすれば、発光素子が発生する光信号を光ファイバに伝達することができる。従って、光ファイバには、クロストークが低減された光信号を提供できる。
【００１８】
また、本発明の光モジュールにおいては、一対のガイドピンを更に備え、搭載基板は、光ファイバ収容部を挟み、所定の方向に沿って設けられた一対のガイドピン収容部を更に備えてもよく、このようにすれば、ｎ個の発光素子に対応するｎ本の光ファイバの位置決めを容易かつ正確にすることができる。
【００１９】
【発明の実施の形態】
本発明の実施の形態を図面を参照しながら説明する。可能な場合には、同一の部分には同一の符号を付して重複する説明を省略する。
【００２０】
図１は本発明の第１実施形態に係る光モジュール１を示した図である。光モジュール１は、放熱部材２、ベース部材４、光ファイバ保持部材６、配線部材８、電子半導体チップ１０といった駆動デバイス、光半導体チップ１２といった発光デバイス、複数の光ファイバ１４、及び蓋部材１６を含んでいる。
【００２１】
放熱部材２は、放熱用突起２ａ、搭載面２ｂを有しており、光モジュール１の電子部品で発生される熱を放出するために、熱伝導性の高い材料で形成されている。
【００２２】
ベース部材４は、所定の軸に沿って設けられた保持部材搭載領域４ａ、電子半導体チップ搭載領域４ｂ、及び配線部材搭載領域４ｃを有している。保持部材搭載領域４ａには光ファイバ保持部材６が搭載され、電子半導体チップ搭載領域４ｂには電子半導体チップ１０が搭載され、配線部材搭載領域４ｃには配線部材８が搭載される。
【００２３】
電子半導体チップ搭載領域４ｂは、保持部材搭載領域４ａと配線部材搭載領域４ｃとの間に配置されている。この配置によって、光ファイバ保持部材６に搭載される光半導体チップ１２及び配線部材８と電子半導体チップ１０との電気的な接続距離が短縮される。また、電子半導体チップ１０は、光半導体チップ１２を駆動する複数の駆動回路を内蔵している。駆動回路からの駆動信号に応じて、光半導体チップ１２では各発光素子の発光が個々に制御される。
【００２４】
配線部材８の実装面８ａ上には、能動部品及び受動部品が配置されている。受動部品としては例えば、可変抵抗器、キャパシタがある。能動部品としては例えば、トランジスタがある。実装面８ａに対向する配線面８ｆには、複数のリード端子８ｂ、８ｃ、８ｄと電子半導体チップ１０とを電気的に接続するための配線層８ｅが設けられている。
【００２５】
蓋部材１６は、ベース部材４上に配置された光ファイバ保持部材６を覆うように配置される。光ファイバ保持部材６は、ベース部材４と蓋部材１６との間に挟まれることにより保護されている。
【００２６】
光ファイバ保持部材６は、搭載基板２０と光ファイバアレイ部材１８とを有している。光ファイバアレイ部材１８上には、１２本の光ファイバ１４が平行に、また等間隔に配列されている。更に、１２本の光ファイバ１４を挟むように、２つのガイドピン２２が光ファイバ１４に沿って配置されている。より詳細には、光ファイバアレイ部材１８上には、１２本の光ファイバ挿入用Ｖ溝が平行かつ等間隔に形成されており、光ファイバ挿入用Ｖ溝は、光ファイバアレイ部材１８の一方の側面からそれに対向する他方の側面に延びる。１２本の光ファイバ１４は、光ファイバ挿入用Ｖ溝の長さと等しい長さを有し、それぞれの光ファイバ挿入用Ｖ溝に配置されると共に固定されている。光ファイバ１４は、その両端部が光ファイバアレイ部材１８の両側面に揃うように配置されている。また、光ファイバアレイ部材１８上には、光ファイバ挿入用Ｖ溝を挟むように２つのガイドピン挿入用溝が形成されており、２つのガイドピン２２それぞれはこのガイドピン挿入用溝に配置されている。また、ガイドピン２２は、一方の端部が光ファイバアレイ部材１８の側面から突出するように配置されている。
【００２７】
搭載基板２０は、アルミナセラミクスといった絶縁性セラミクスからなり、ほぼ平板形状を有している。搭載基板２０の主面には、光ファイバアレイ部材１８が搭載される光ファイバアレイ搭載部２０ｄと、光半導体チップ１２が搭載され配線が形成される配線形成部２０ａとが配置されている。光ファイバアレイ搭載部２０ｅと配線形成部２０ａとの間には溝部２０ｅが設けられている。
【００２８】
光ファイバアレイ搭載部２０ｄは、光ファイバ１４が収容される光ファイバ収容部２０ｂと、ガイドピン２２が収容されるガイドピン収容部２０ｃとを備える。光ファイバ収容部２０ｂは、溝部２０ｅに達する。ガイドピン収容部２０ｃは、溝部２０ｅに達する。従って、搭載基板２０上には、光ファイバ１４が光ファイバ収容部２０ｂに配置されると共に、ガイドピン２２がガイドピン収容部２０ｃに配置された状態で、光ファイバアレイ部材１８が搭載される。また、光半導体チップ１２は、溝部２０ｅのエッジに沿って出射面が配置されるように配置される。この配置によって光半導体チップ１２の１２個の信号用発光素子それぞれから出射する光は、１２本の光ファイバ１４それぞれの一端から入射され、他端から出射される。つまり、光半導体チップ１２の各信号用発光素子は、光ファイバ１４と光学的に結合される。
【００２９】
図２は、光半導体チップ１２を示した斜視図である。引き続いて、図２を用いて光半導体チップ１２について説明する。光半導体チップ１２には、複数の発光素子１３ａ〜１３ｃが間隔をおいて配列されている。光半導体チップ１２は、光反射面１２ａ及び光放出面１２ｂを有する。光反射面１２ａは、光放出面１２ｂの反射率より大きな反射率を有する。これによって、発光素子１３は、光反射面１２ａ及び光放出面１２ｂから形成される光共振器を備える。発光素子１３は、光信号を発生するための１２個の信号用発光素子１３ａ、モニタ用発光素子１３ｂ、及びこれらの発光素子１３ａ、１３ｂを挟むように配置される一対のダミー用発光素子１３ｃを備えている。
【００３０】
光半導体チップ１２は、ｎ型ＩｎＰ基板１２ｃ上に形成されたｎ型ＩｎＰ半導体クラッド層１２ｄ、ｐ型ＩｎＰ半導体クラッド層１２ｅ、アンドープＧａＩｎＡｓＰ半導体活性層１２ｆ、カソード電極１２ｇ、及びアノード電極１２ｈを備える。アンドープＧａＩｎＡｓＰ半導体活性層１２ｆは、ｎ型ＩｎＰ半導体クラッド層１２ｄ及びｐ型ＩｎＰ半導体クラッド層１２ｅに挟まれている。アノード電極１２ｈは、それぞれの発光素子１３毎に設けられている。信号用発光素子１３ａは、別個のカソード電極１２ｇを有するけれども、モニタ用発光素子１３ｂと、ダミー用発光素子１３ｃとは共通のカソード電極１２ｉ、１２ｊを有する。光半導体チップ１２は素子ごとに分割されたカソード電極を備えるので、長期的な使用によって仮にｎ型ＩｎＰ基板１２ｃにクラックが発生した場合でも断線を防止できる。
【００３１】
アノード電極１２ｈは、光反射面１２ａから光放出面１２ｂに向けて伸びている。アンドープＧａＩｎＡｓＰ半導体活性層１２ｆには、アノード電極１２ｈに沿って電流の狭窄が実現されるようにキャリアが注入される。これによりアンドープＧａＩｎＡｓＰ半導体活性層１２ｆから光が放出される。光信号を生成するためには、それぞれの発光素子１３（１３ａ〜１３ｃ）に加えられる電流を変調する。個々の発光素子１３は、この変調に応じた光を放出する。
【００３２】
図３は、搭載基板２０の配線形成部２０ａの詳細を示した図である。引き続いて、図３を用いて配線形成部２０ａについて説明する。配線形成部２０ａは、光半導体チップ搭載領域２０１と、第１の配線２０２及び第２の配線２０３とを有している。光半導体チップ搭載領域２０１は、光半導体チップ１２を搭載するように溝部（図１の２０ｅ）に面する位置に設けられている。第１の配線２０２及び第２の配線２０３は、信号用発光素子１３ａの数に合わせて、それぞれ１２個設けられている。第２の配線２０３は、第１の配線２０２と交互に配置されている。
【００３３】
第１の配線２０２は、一端部２０２ａと、他端部２０２ｂと、端部２０２ａ、２０２ｂを結ぶ配線部２０２ｃとを有している。一端部２０２ａは、電子半導体チップ１０に対向する辺に沿って配置されている。他端部２０２ｂは、光半導体チップ搭載領域２０１内に配置されている。
【００３４】
第２の配線２０３は、一端部２０３ａと、他端部２０３ｂと、端部２０３ａ、２０３ｂを結ぶ配線部２０３ｃとを有している。配線部２０３ｃと配線部２０２ｃとは交互に配置されている。一端部２０３ａは、電子半導体チップ１０に対向する辺に沿って配置されている。他端部２０３ｂは、光半導体チップ搭載領域２０１に対面する位置に配置されている。第２の配線の一端部２０３ａは、第１の配線の一端部２０２ａよりも電子半導体チップ１０に対面する辺に近接して設けられている。これは、配線ピッチを広げずに、電子半導体チップ１０にボンディングワイヤを介して接続するためのパッドを一端部２０２ａ、２０３ａに設けるためである。これとは逆に、第１の配線の一端部２０２ａを第２の配線の一端部２０３ａよりも電子半導体チップ１０に対面する辺に近接するように設けてもよい。
【００３５】
図４は、搭載基板２０と、光半導体チップ１２と、電子半導体チップ１０とを示した図である。図４及び図２を参照しながら、搭載基板２０と、光半導体チップ１２と、電子半導体チップ１０との相互関係について説明する。
【００３６】
光半導体チップ１２は、信号用発光素子１３ａのアノード電極１２ｈが、搭載基板２０の第１の配線２０２の他端部２０２ｂと接するように配置されている。アノード電極１２ｈ（図２参照）は、半田のような導電性の接着部材を介して他端部２０２ｂと接続される。半田の材料としては、ＡｕＳｎ合金が例示される。
【００３７】
信号用発光素子１３ａ（図３）のカソード電極１２ｇは、それぞれ別個に第２の配線２０３の他端部２０３ｂとボンディングワイヤを介して接続される。
【００３８】
第１の配線２０２の一端部２０２ａ及び第２の配線２０３の一端部２０３ａは、それぞれ電子半導体チップ１０上の所定のパッド端子にボンディングワイヤを介して接続され、電子半導体チップ１０内部の駆動素子と電気的に接続されている。
【００３９】
図５は、光半導体チップ１２及び電子半導体チップ１０における電気的な接続形態を示した模式図である。図５の接続の形態を参照すると、電子半導体チップ１０は、信号用発光素子１３ａを駆動するための１２個の駆動回路１０１〜１１２を有している。駆動回路１０１〜１１２は、それぞれ増幅回路とＦＥＴとを有している。ＦＥＴのゲートは増幅回路と接続されていて、増幅回路を介して信号が入力される。ＦＥＴのソースは第１の配線２０２を介して信号用発光素子１３ａのアノード電極と接続されている。ＦＥＴのドレインは外部電源と接続されており、電圧が印加される。信号用発光素子１３ａのカソード電極は基準電位線と接続されている。図８と比較すると、図５では、第１の配線２０２と第２の配線２０３とが交互に配置されているため、第１の配線２０２間の電気的クロストークの発生が低減されることが分かる。また、第１の配線２０２及び第２の配線２０３が各信号用発光素子１３ａごとに別個に設けられているために、各信号用発光素子１３ａは共通のインピーダンスを持たない。これにより第１の配線２０２間の電気的クロストークの発生が低減される。故に、発光素子間の干渉が低減される。
【００４０】
配線形成部２０ａには絶縁層２０５を設けてもよい。図９は、配線形成部２０ａに絶縁層２０５を設けた状態を示した図である。絶縁層２０５は、配線部２０２ｃ及び配線部２０３ｃを覆うように形成されている。絶縁層２０５は、ポリイミドといった絶縁性の樹脂材料で形成される。図９の例示では、絶縁層２０５は、一端部２０２ａ、２０３ａに設けられたパッド上に個別に形成された開口部を有する。これにより、一端部２０２ａのパッドへの配線が、配線部２０３ｃに接触してしまうことを防止できる。また、一端部２０３ａのパッドへの配線も同様である。
【００４１】
次に本発明の第２実施形態について説明する。尚、第２実施形態では、搭載基板の配線形成部の形態が第１実施形態と異なる。このため、配線形成部について説明する。
【００４２】
図６は、第２実施形態に係る搭載基板２０の配線形成部４０ａの詳細を示した図である。引き続いて、図６を用いて配線形成部４０ａについて説明する。配線形成部４０ａは、光半導体チップ搭載領域４０１と、第１の配線４０２と、第２の配線４０３とを有している。光半導体チップ搭載領域４０１は、溝部（図１の２０ｅ）に面する位置に設けられている。この光半導体チップ搭載領域４０１には、光半導体チップ１２が搭載される。第１の配線４０２及び第２の配線４０３は、信号用発光素子１３ａごとに設けられている。
【００４３】
第１の配線４０２は、一端部４０２ａと、他端部４０２ｂと、端部４０２ａ、４０２ｂを結ぶ配線部４０２ｃとを有している。一端部４０２ａは、電子半導体チップ１０に対面する辺に沿って配置されている。他端部４０２ｂは、光半導体チップ搭載領域４０１内に配置されている。
【００４４】
第２の配線４０３は、一端部４０３ａと、他端部４０３ｂと、端部４０３ａ、４０３ｂを結ぶ配線部４０３ｃとを有している。配線部４０３ｃは配線部４０２ｃと交互に配置されている。他端部４０３ｂは、光半導体チップ搭載領域４０１に対面する位置に配置されている。一端部４０３ａは、電子半導体チップ１０に対面する辺に沿って配置されている。更に、一端部４０３ａは、第３の配線４０４によって電気的に連結されている。第３の配線４０４は、一端部４０３ａを連結するように、電子半導体チップ１０に対面する辺に沿って伸びると共に、一端部４０２ａとは絶縁されている。
【００４５】
図７は、光半導体チップ１２及び電子半導体チップ１０における電気的な接続形態を示した模式図である。図７の接続の形態を参照すると、電子半導体チップ１０は、信号用発光素子１３ａを駆動するための１２個の駆動回路１０１〜１１２を有している。駆動回路１０１〜１１２は、それぞれ増幅回路とＦＥＴとを有している。ＦＥＴのゲートは増幅回路と接続されていて、増幅回路を介して信号が入力される。ＦＥＴのソースは第１の配線２０２を介して信号用発光素子１３ａのアノード電極と接続されている。ＦＥＴのドレインは外部電源と接続されており、電圧が印加される。信号用発光素子１３ａのカソード電極は基準電位線と接続されている。図８と比較すると、図７では、第１の配線４０２と第２の配線４０３とが交互に配置されているため、アノードのための第１の配線４０２間の電気的クロストークの発生が低減されることが分かる。また、第２の配線４０３は第３の配線４０４によって電気的に接続されていて、第３の配線４０４はグランドに接続されているため、第２の配線４０３のグランドが強化されて第１の配線４０２間の電気的クロストークの発生が低減されることが分かる。更に、第１の配線４０２及び第２の配線４０３が各信号用発光素子１３ａごとに別個に設けられているために、各信号用発光素子１３ａは共通のインピーダンスを持たなくなる。このため、第１の配線４０２間の電気的クロストークの発生が低減される。故に、発光素子間の干渉が低減される。
【００４６】
配線形成部４０ａには絶縁層４０５を設けてもよい。図１０は、配線形成部４０ａに絶縁層４０５を設けた状態を示した図である。絶縁層４０５は、配線部４０２ｃ及び配線部４０３ｃ及び第３の配線４０４を覆うように形成されている。絶縁層４０５は、ポリイミドといった絶縁性の樹脂材料で形成される。図１０の例示では、絶縁層４０５は、一端部４０２ａ、４０３ａに設けられたパッド上に個別に形成された開口部を有する。これにより、一端部４０２ａのパッドへの配線が、配線部４０３ｃに接触してしまうことを防止できる。また、一端部４０３ａのパッドへの配線も同様である。
【００４７】
【発明の効果】
本発明によれば、ｎ個の第１、第２の配線をそれぞれ交互に配置しているので、第１の配線間の電気的クロストーク及び第２の配線間の電気的クロストークが低減される。また、ｎ個の第１、第２の配線を発光素子ごとにそれぞれ別個に設けるようにしたので、各発光素子は共通のインピーダンスを持たなくなる。光モジュールにおける電気的クロストークが低減される。これにより、発光デバイスの電気的クロストークを低減できる搭載基板及びそれを備えた発光モジュールを提供することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態の光モジュールを示す図である。
【図２】図１に示された光モジュールに搭載される光半導体チップを示す図である。
【図３】図１に示された光モジュールに搭載される搭載基板の配線形成部を示す図である。
【図４】図１に示された光モジュールに搭載される搭載基板と、光半導体チップと、電子半導体チップとを示す図である。
【図５】本発明の第１実施形態の光モジュールの電気的な接続を示した模式図である。
【図６】本発明の第２実施形態に係る搭載基板の配線形成部を示す図である。
【図７】本発明の第２実施形態の光モジュールの電気的な接続を示した模式図である。
【図８】本発明との比較のための光モジュールの電気的な接続を示した模式図である。
【図９】図３に示された配線形成部に絶縁層を設けた状態を示す図である。
【図１０】図６に示された配線形成部に絶縁層を設けた状態を示す図である。
【符号の説明】
２…放熱部材、４…ベース部材、６…光ファイバ保持部材、８…配線部材、１０…電子半導体チップ、１２…光半導体チップ、１４…光ファイバ、１６…蓋部材、２０２…第１の配線、２０３…第２の配線。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a light-emitting device mounting substrate and an optical module using the same.
[0002]
[Prior art]
With the progress of optical communication technology, light emitting modules in which a light emitting element and a drive circuit for driving the light emitting element are housed and integrated in a housing are widely used.
[0003]
[Problems to be solved by the invention]
However, with the recent increase in speed and capacity of optical communications, the need for parallel optical transmission has increased, and in order to achieve this, it is necessary to provide a plurality of light emitting elements in a light emitting module. Accordingly, the present inventors have repeatedly studied various aspects of a light emitting module including a plurality of light emitting elements.
[0004]
FIG. 8 is a schematic diagram showing a wiring arrangement in the light emitting module 8 examined by the present inventors. The light emitting module 8 includes a light emitting device 80, a driving device 90, and a wiring unit 100. The light emitting device 80 has twelve light emitting elements 801 to 812. The light emitting elements 801 to 812 are connected to the ground via a common cathode electrode 85. In addition, the light emitting elements 801 to 812 have anode electrodes 801a to 812a provided separately for each light emitting element.
[0005]
The drive device 90 has 12 drive circuits 901 to 912. The wiring unit 100 has twelve wirings 101 to 112. The light emitting elements 801 to 812 are electrically connected to the drive circuits 901 to 912 via the wirings 101 to 112.
[0006]
When the present inventors measured the transmission characteristics of the light emitting module 8 under development, they found that the crosstalk was larger than the expected value. As a result of studying this cause, it is conceivable that electrical crosstalk occurs in the wiring portion 100 because the wirings 101 to 112 are configured to be close to each other. Further, since the light emitting elements 801 to 812 are connected to the ground via the common cathode electrode 85, the light emitting elements have a common impedance, and interference occurs between the elements. It is conceivable that this interference appears as electrical crosstalk in the wiring unit 100.
[0007]
SUMMARY OF THE INVENTION An object of the present invention is to provide a mounting substrate that can reduce electrical crosstalk in a light emitting device and a light emitting module including the mounting substrate.
[0008]
[Means for Solving the Problems]
  A mounting substrate according to a first aspect of the present invention includes a device mounting area, n first wirings, and n second wirings.And the third wiringThe n first and second wirings are alternately arranged. The device mounting area is an area for mounting a light emitting device which is provided on one main surface of the mounting substrate and is formed by arranging n light emitting elements for generating an optical signal. The first wiring is provided on one main surface of the mounting substrate, and is provided with one end provided to be electrically connected to a driving device for driving n light emitting elements of the light emitting device, and the light emitting device It has the other end part arrange | positioned in a device mounting area | region so that it may be connected to. The second wiring is provided on one main surface of the mounting substrate, and is provided with one end provided so as to be electrically connected to a driving device for driving n light emitting elements of the light emitting device, and the light emitting device The other end portion provided to face the device mounting area so as to be connected to the device.The third wiring is provided on one main surface and is connected to one end of each of the n first wirings and one end of each of the n second wirings.
[0009]
  According to the present invention, since the n first and second wirings are alternately arranged, the electrical crosstalk between the first wirings and the electrical crosstalk between the second wirings are reduced. The In addition, since the n first and second wirings are separately provided, the light emitting elements do not have a common impedance. For this reason, electrical crosstalk between the first wirings and electrical crosstalk between the second wirings are reduced. Therefore, interference between the light emitting elements is reduced.Since the impedance of the wiring to which the third wiring is connected can be reduced by connecting the third wiring to the reference potential line, the electrical crosstalk between the wirings to which the third wiring is connected is reduced.
[0010]
In the mounting substrate of the present invention, the third wiring connected to one end of each of the n first wirings and one end of each of the n second wirings is further provided on one main surface. You may prepare. Since the impedance of the wiring to which the third wiring is connected can be reduced by connecting the third wiring to the reference potential line, the electrical crosstalk between the wirings to which the third wiring is connected is reduced.
[0011]
In the mounting substrate of the present invention, the first wiring has a wiring portion that connects one end and the other end, and the second wiring has a wiring portion that connects the one end and the other end, An insulating layer covering the wiring portion of the second wiring and the wiring portion of the second wiring may be further provided on the one main surface. By providing the insulating layer, it is possible to prevent an unexpected short circuit from occurring in a portion other than the one end and the other end when the one end and the driving device and the other end and the light emitting device are electrically connected. .
[0012]
The mounting board of the present invention may include an optical fiber housing portion that is provided adjacent to the device mounting area and extends along a predetermined direction. The optical fiber accommodating portion can accommodate n optical fibers that are optically coupled to each of the n light emitting elements in the light emitting element device. In addition, the mounting substrate of the present invention may further include a pair of guide pin accommodating portions provided along a predetermined direction with the optical fiber accommodating portion interposed therebetween.
[0013]
  An optical module according to a second aspect of the invention includes a mounting substrate, n optical fibers, and a light emitting device in which n light emitting elements for generating an optical signal are arranged. The mounting substrate includes a device mounting area, n first wirings, n second wirings,And the third wiringThe n first and second wirings are alternately arranged. The device mounting area is an area for mounting a light emitting device which is provided on one main surface of the mounting substrate and is formed by arranging n light emitting elements for generating an optical signal. The first wiring is provided on one main surface of the mounting substrate, and is provided with one end provided to be electrically connected to a driving device for driving n light emitting elements of the light emitting device, and the light emitting device It has the other end part arrange | positioned in a device mounting area | region so that it may be connected to. The second wiring is provided on one main surface of the mounting substrate, and is provided with one end provided so as to be electrically connected to a driving device for driving n light emitting elements of the light emitting device, and the light emitting device The other end portion provided to face the device mounting area so as to be connected to the device.The third wiring is provided on one main surface and is connected to one end of each of the n first wirings and one end of each of the n second wirings.
[0014]
  In the optical module of the present invention, n first and second wirings are alternately arranged, so that electrical crosstalk between the first wirings and electrical crosstalk between the second wirings are reduced. Is done. In addition, since the n first and second wirings are separately provided, the light emitting elements do not have a common impedance. This reduces electrical crosstalk between wirings for different light emitting elements. Therefore, according to the present invention, since the electrical signal with reduced electrical crosstalk is transmitted to the light emitting element, the crosstalk between the optical signals generated by each light emitting element is reduced.Since the impedance of the wiring to which the third wiring is connected can be reduced by connecting the third wiring to the reference potential line, the electrical crosstalk between the wirings to which the third wiring is connected is reduced.
[0015]
In the optical module of the present invention, the third wiring connected to either one end of each of the n first wirings or one end of each of the n second wirings is provided on one main surface. Further, a mounting board further provided may be used.
[0016]
  In the optical module of the present invention, the first wiring has a wiring portion that connects one end and the other end, and the second wiring has a wiring portion that connects the one end and the other end, You may use the mounting board further provided with the insulating layer which covers the wiring part of the 1st wiring, and the wiring part of the 2nd wiring on one main surface.
  The optical module of the present invention is A holding member mounting area and a base member having an electronic semiconductor chip mounting area provided along a predetermined axis, and an electronic semiconductor chip mounted in the electronic semiconductor chip mounting area are further provided. It is mounted on the mounting substrate, the mounting substrate has a side facing the electronic semiconductor chip, and the third wiring may extend along the side of the mounting substrate.
[0017]
In the optical module of the present invention, the mounting substrate includes n optical fibers optically coupled to each of the n light emitting elements in the light emitting element device mounted in the device mounting area on one main surface. May be accommodated in an optical fiber accommodating portion extending in a predetermined direction. In this way, an optical signal generated by the light emitting element can be transmitted to the optical fiber. Therefore, an optical signal with reduced crosstalk can be provided to the optical fiber.
[0018]
The optical module of the present invention may further include a pair of guide pins, and the mounting substrate may further include a pair of guide pin housing portions provided along a predetermined direction with the optical fiber housing portion interposed therebetween. In this way, it is possible to easily and accurately position the n optical fibers corresponding to the n light emitting elements.
[0019]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described with reference to the drawings. When possible, the same portions are denoted by the same reference numerals, and redundant description is omitted.
[0020]
FIG. 1 is a diagram showing an optical module 1 according to a first embodiment of the present invention. The optical module 1 includes a heat dissipation member 2, a base member 4, an optical fiber holding member 6, a wiring member 8, a driving device such as an electronic semiconductor chip 10, a light emitting device such as an optical semiconductor chip 12, a plurality of optical fibers 14, and a lid member 16. Contains.
[0021]
The heat dissipating member 2 has a heat dissipating protrusion 2a and a mounting surface 2b, and is formed of a material having high heat conductivity in order to release heat generated by the electronic components of the optical module 1.
[0022]
The base member 4 has a holding member mounting area 4a, an electronic semiconductor chip mounting area 4b, and a wiring member mounting area 4c provided along a predetermined axis. An optical fiber holding member 6 is mounted on the holding member mounting area 4a, an electronic semiconductor chip 10 is mounted on the electronic semiconductor chip mounting area 4b, and a wiring member 8 is mounted on the wiring member mounting area 4c.
[0023]
The electronic semiconductor chip mounting area 4b is disposed between the holding member mounting area 4a and the wiring member mounting area 4c. With this arrangement, the electrical connection distance between the optical semiconductor chip 12 and the wiring member 8 mounted on the optical fiber holding member 6 and the electronic semiconductor chip 10 is shortened. Further, the electronic semiconductor chip 10 includes a plurality of drive circuits that drive the optical semiconductor chip 12. The light emission of each light emitting element is individually controlled in the optical semiconductor chip 12 in accordance with the drive signal from the drive circuit.
[0024]
On the mounting surface 8a of the wiring member 8, active components and passive components are arranged. Examples of the passive component include a variable resistor and a capacitor. An active component is, for example, a transistor. On the wiring surface 8f facing the mounting surface 8a, a wiring layer 8e for electrically connecting the plurality of lead terminals 8b, 8c, 8d and the electronic semiconductor chip 10 is provided.
[0025]
The lid member 16 is disposed so as to cover the optical fiber holding member 6 disposed on the base member 4. The optical fiber holding member 6 is protected by being sandwiched between the base member 4 and the lid member 16.
[0026]
The optical fiber holding member 6 has a mounting substrate 20 and an optical fiber array member 18. On the optical fiber array member 18, twelve optical fibers 14 are arranged in parallel and at equal intervals. Further, two guide pins 22 are arranged along the optical fiber 14 so as to sandwich the 12 optical fibers 14. More specifically, twelve optical fiber insertion V-grooves are formed in parallel and at equal intervals on the optical fiber array member 18, and the optical fiber insertion V-groove is one of the optical fiber array members 18. It extends from the side to the other side opposite to it. The twelve optical fibers 14 have a length equal to the length of the optical fiber insertion V-groove, and are disposed and fixed in the respective optical fiber insertion V-grooves. The optical fibers 14 are arranged so that both ends thereof are aligned with both side surfaces of the optical fiber array member 18. Also, two guide pin insertion grooves are formed on the optical fiber array member 18 so as to sandwich the optical fiber insertion V-groove, and each of the two guide pins 22 is disposed in the guide pin insertion groove. ing. Further, the guide pin 22 is disposed so that one end thereof protrudes from the side surface of the optical fiber array member 18.
[0027]
The mounting substrate 20 is made of insulating ceramics such as alumina ceramics, and has a substantially flat plate shape. On the main surface of the mounting substrate 20, an optical fiber array mounting portion 20d on which the optical fiber array member 18 is mounted and a wiring forming portion 20a on which the optical semiconductor chip 12 is mounted and a wiring is formed are arranged. A groove 20e is provided between the optical fiber array mounting portion 20e and the wiring forming portion 20a.
[0028]
The optical fiber array mounting portion 20d includes an optical fiber housing portion 20b in which the optical fiber 14 is housed, and a guide pin housing portion 20c in which the guide pin 22 is housed. The optical fiber housing part 20b reaches the groove part 20e. The guide pin accommodating part 20c reaches the groove part 20e. Therefore, the optical fiber array member 18 is mounted on the mounting substrate 20 with the optical fiber 14 disposed in the optical fiber housing portion 20b and the guide pins 22 disposed in the guide pin housing portion 20c. Further, the optical semiconductor chip 12 is arranged such that the emission surface is arranged along the edge of the groove 20e. With this arrangement, light emitted from each of the twelve signal light emitting elements of the optical semiconductor chip 12 enters from one end of each of the twelve optical fibers 14 and exits from the other end. That is, each signal light emitting element of the optical semiconductor chip 12 is optically coupled to the optical fiber 14.
[0029]
FIG. 2 is a perspective view showing the optical semiconductor chip 12. Subsequently, the optical semiconductor chip 12 will be described with reference to FIG. On the optical semiconductor chip 12, a plurality of light emitting elements 13a to 13c are arranged at intervals. The optical semiconductor chip 12 has a light reflecting surface 12a and a light emitting surface 12b. The light reflecting surface 12a has a reflectance greater than that of the light emitting surface 12b. Thus, the light emitting element 13 includes an optical resonator formed from the light reflecting surface 12a and the light emitting surface 12b. The light emitting element 13 includes 12 signal light emitting elements 13a for generating an optical signal, a monitor light emitting element 13b, and a pair of dummy light emitting elements 13c arranged so as to sandwich the light emitting elements 13a and 13b. I have.
[0030]
The optical semiconductor chip 12 includes an n-type InP semiconductor clad layer 12d, a p-type InP semiconductor clad layer 12e, an undoped GaInAsP semiconductor active layer 12f, a cathode electrode 12g, and an anode electrode 12h formed on an n-type InP substrate 12c. The undoped GaInAsP semiconductor active layer 12f is sandwiched between the n-type InP semiconductor clad layer 12d and the p-type InP semiconductor clad layer 12e. The anode electrode 12 h is provided for each light emitting element 13. Although the signal light emitting element 13a has a separate cathode electrode 12g, the monitor light emitting element 13b and the dummy light emitting element 13c have common cathode electrodes 12i and 12j. Since the optical semiconductor chip 12 includes the cathode electrode divided for each element, disconnection can be prevented even if a crack occurs in the n-type InP substrate 12c due to long-term use.
[0031]
The anode electrode 12h extends from the light reflecting surface 12a toward the light emitting surface 12b. Carriers are injected into the undoped GaInAsP semiconductor active layer 12f so that current confinement is realized along the anode electrode 12h. Thereby, light is emitted from the undoped GaInAsP semiconductor active layer 12f. In order to generate an optical signal, the current applied to each light emitting element 13 (13a to 13c) is modulated. Each light emitting element 13 emits light according to this modulation.
[0032]
FIG. 3 is a diagram showing details of the wiring forming portion 20 a of the mounting substrate 20. Subsequently, the wiring forming portion 20a will be described with reference to FIG. The wiring forming part 20 a has an optical semiconductor chip mounting area 201, a first wiring 202 and a second wiring 203. The optical semiconductor chip mounting area 201 is provided at a position facing the groove (20e in FIG. 1) so that the optical semiconductor chip 12 is mounted. Twelve first wirings 202 and two second wirings 203 are provided in accordance with the number of signal light emitting elements 13a. The second wiring 203 is alternately arranged with the first wiring 202.
[0033]
The first wiring 202 has one end portion 202a, the other end portion 202b, and a wiring portion 202c that connects the end portions 202a and 202b. The one end 202a is disposed along the side facing the electronic semiconductor chip 10. The other end 202b is disposed in the optical semiconductor chip mounting area 201.
[0034]
The second wiring 203 includes one end 203a, the other end 203b, and a wiring 203c that connects the ends 203a and 203b. The wiring part 203c and the wiring part 202c are alternately arranged. The one end portion 203a is disposed along the side facing the electronic semiconductor chip 10. The other end 203b is arranged at a position facing the optical semiconductor chip mounting region 201. The one end portion 203a of the second wiring is provided closer to the side facing the electronic semiconductor chip 10 than the one end portion 202a of the first wiring. This is because the pads for connecting to the electronic semiconductor chip 10 via bonding wires are provided at the one end portions 202a and 203a without increasing the wiring pitch. On the contrary, the one end portion 202a of the first wiring may be provided closer to the side facing the electronic semiconductor chip 10 than the one end portion 203a of the second wiring.
[0035]
FIG. 4 is a diagram showing the mounting substrate 20, the optical semiconductor chip 12, and the electronic semiconductor chip 10. The interrelationship among the mounting substrate 20, the optical semiconductor chip 12, and the electronic semiconductor chip 10 will be described with reference to FIGS.
[0036]
The optical semiconductor chip 12 is arranged so that the anode electrode 12 h of the signal light emitting element 13 a is in contact with the other end 202 b of the first wiring 202 of the mounting substrate 20. The anode electrode 12h (see FIG. 2) is connected to the other end portion 202b via a conductive adhesive member such as solder. An example of the solder material is an AuSn alloy.
[0037]
The cathode electrode 12g of the signal light emitting element 13a (FIG. 3) is separately connected to the other end 203b of the second wiring 203 via a bonding wire.
[0038]
One end portion 202a of the first wiring 202 and one end portion 203a of the second wiring 203 are respectively connected to predetermined pad terminals on the electronic semiconductor chip 10 via bonding wires, and are connected to driving elements inside the electronic semiconductor chip 10. Electrically connected.
[0039]
  FIG. 5 is a schematic diagram showing an electrical connection form in the optical semiconductor chip 12 and the electronic semiconductor chip 10. Referring to the connection form in FIG. 5, the electronic semiconductor chip 10 has twelve drive circuits 101 to 112 for driving the signal light emitting element 13a. The drive circuits 101 to 112 each have an amplifier circuit and an FET. The gate of the FET is connected to an amplifier circuit, and a signal is input through the amplifier circuit. The source of the FET is connected to the anode electrode of the signal light emitting element 13 a via the first wiring 202. The drain of the FET is connected to an external power supply, and the voltage isAppliedIs done. The cathode electrode of the signal light emitting element 13a is connected to a reference potential line. Compared with FIG. 8, in FIG. 5, since the first wiring 202 and the second wiring 203 are alternately arranged, the occurrence of electrical crosstalk between the first wirings 202 can be reduced. I understand. Further, since the first wiring 202 and the second wiring 203 are provided separately for each signal light emitting element 13a, each signal light emitting element 13a does not have a common impedance. Thereby, the occurrence of electrical crosstalk between the first wirings 202 is reduced. Therefore, interference between the light emitting elements is reduced.
[0040]
An insulating layer 205 may be provided in the wiring forming portion 20a. FIG. 9 is a view showing a state in which the insulating layer 205 is provided in the wiring forming portion 20a. The insulating layer 205 is formed so as to cover the wiring portion 202c and the wiring portion 203c. The insulating layer 205 is formed of an insulating resin material such as polyimide. In the illustration of FIG. 9, the insulating layer 205 has openings formed individually on pads provided at the one end portions 202a and 203a. Thereby, the wiring to the pad of the one end 202a can be prevented from coming into contact with the wiring 203c. The same applies to the wiring to the pad of the one end portion 203a.
[0041]
Next, a second embodiment of the present invention will be described. In the second embodiment, the form of the wiring forming portion of the mounting board is different from that of the first embodiment. For this reason, a wiring formation part is demonstrated.
[0042]
FIG. 6 is a diagram showing details of the wiring forming portion 40a of the mounting substrate 20 according to the second embodiment. Subsequently, the wiring forming portion 40a will be described with reference to FIG. The wiring forming part 40 a has an optical semiconductor chip mounting area 401, a first wiring 402, and a second wiring 403. The optical semiconductor chip mounting area 401 is provided at a position facing the groove (20e in FIG. 1). In this optical semiconductor chip mounting area 401, the optical semiconductor chip 12 is mounted. The first wiring 402 and the second wiring 403 are provided for each signal light emitting element 13a.
[0043]
The first wiring 402 has one end portion 402a, the other end portion 402b, and a wiring portion 402c that connects the end portions 402a and 402b. The one end portion 402 a is disposed along the side facing the electronic semiconductor chip 10. The other end portion 402 b is disposed in the optical semiconductor chip mounting area 401.
[0044]
  The second wiring 403 includes one end 403a, the other end 403b, and a wiring portion 403c that connects the ends 403a and 403b. The wiring portions 403c are arranged alternately with the wiring portions 402c. The other end 403b is arranged at a position facing the optical semiconductor chip mounting region 401. The one end portion 403a is disposed along the side facing the electronic semiconductor chip 10. Further, the one end portion 403 a is electrically connected by the third wiring 404. The third wiring 404 extends along the side facing the electronic semiconductor chip 10 so as to connect the one end 403a and has one end.402aIs insulated.
[0045]
  FIG. 7 is a schematic diagram showing an electrical connection form in the optical semiconductor chip 12 and the electronic semiconductor chip 10. Referring to the connection form of FIG. 7, the electronic semiconductor chip 10 has twelve drive circuits 101 to 112 for driving the signal light emitting element 13a. The drive circuits 101 to 112 each have an amplifier circuit and an FET. The gate of the FET is connected to an amplifier circuit, and a signal is input through the amplifier circuit. The source of the FET is connected to the anode electrode of the signal light emitting element 13 a via the first wiring 202. The drain of the FET is connected to an external power supply, and the voltage isAppliedIs done. The cathode electrode of the signal light emitting element 13a is connected to a reference potential line. Compared with FIG. 8, in FIG. 7, since the first wiring 402 and the second wiring 403 are alternately arranged, the occurrence of electrical crosstalk between the first wirings 402 for the anode is reduced. You can see that In addition, since the second wiring 403 is electrically connected by the third wiring 404 and the third wiring 404 is connected to the ground, the ground of the second wiring 403 is strengthened and the first wiring 403 is strengthened. It can be seen that the occurrence of electrical crosstalk between the wirings 402 is reduced. Furthermore, since the first wiring 402 and the second wiring 403 are separately provided for each signal light emitting element 13a, each signal light emitting element 13a does not have a common impedance. For this reason, occurrence of electrical crosstalk between the first wirings 402 is reduced. Therefore, interference between the light emitting elements is reduced.
[0046]
An insulating layer 405 may be provided in the wiring forming portion 40a. FIG. 10 is a diagram showing a state in which an insulating layer 405 is provided in the wiring forming portion 40a. The insulating layer 405 is formed so as to cover the wiring portion 402c, the wiring portion 403c, and the third wiring 404. The insulating layer 405 is formed of an insulating resin material such as polyimide. In the illustration of FIG. 10, the insulating layer 405 has openings formed individually on pads provided at the one end portions 402a and 403a. Thereby, the wiring to the pad of the one end portion 402a can be prevented from coming into contact with the wiring portion 403c. The same applies to the wiring to the pad of the one end 403a.
[0047]
【The invention's effect】
According to the present invention, since the n first and second wirings are alternately arranged, the electrical crosstalk between the first wirings and the electrical crosstalk between the second wirings are reduced. The Further, since the n first and second wirings are provided separately for each light emitting element, each light emitting element does not have a common impedance. Electrical crosstalk in the optical module is reduced. Thereby, the mounting substrate which can reduce the electrical crosstalk of a light-emitting device, and a light-emitting module provided with the same can be provided.
[Brief description of the drawings]
FIG. 1 is a diagram showing an optical module according to a first embodiment of the present invention.
FIG. 2 is a diagram showing an optical semiconductor chip mounted on the optical module shown in FIG.
3 is a diagram showing a wiring forming portion of a mounting board mounted on the optical module shown in FIG. 1. FIG.
4 is a diagram showing a mounting substrate, an optical semiconductor chip, and an electronic semiconductor chip mounted on the optical module shown in FIG. 1. FIG.
FIG. 5 is a schematic diagram showing electrical connection of the optical module according to the first embodiment of the present invention.
FIG. 6 is a view showing a wiring forming portion of a mounting board according to a second embodiment of the present invention.
FIG. 7 is a schematic diagram showing electrical connection of an optical module according to a second embodiment of the present invention.
FIG. 8 is a schematic diagram showing electrical connection of an optical module for comparison with the present invention.
9 is a view showing a state in which an insulating layer is provided in the wiring forming portion shown in FIG. 3;
10 is a view showing a state in which an insulating layer is provided in the wiring forming portion shown in FIG. 6;
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 2 ... Radiating member, 4 ... Base member, 6 ... Optical fiber holding member, 8 ... Wiring member, 10 ... Electronic semiconductor chip, 12 ... Optical semiconductor chip, 14 ... Optical fiber, 16 ... Cover member, 202 ... First wiring 203. Second wiring.

Claims (8)

一主面上に設けられ、光信号を発生するためのｎ個の発光素子を配列してなる発光デバイスを搭載するためのデバイス搭載領域と、
前記発光デバイスのｎ個の発光素子を駆動するための駆動デバイスと電気的に接続されるように設けられた一端部、及び前記発光デバイスと接続されるように前記デバイス搭載領域内に配置された他端部を有し、前記一主面上に設けられたｎ個の第１の配線と、
前記発光デバイスのｎ個の発光素子を駆動するための駆動デバイスと電気的に接続されるように設けられた一端部、及び前記発光デバイスに接続されるように前記デバイス搭載領域に対面するように設けられた他端部を有し、前記一主面上に設けられたｎ個の第２の配線と、
前記一主面上に設けられ、前記ｎ個の第１の配線それぞれの一端部及び前記ｎ個の第２の配線それぞれの一端部のいずれかに接続された第３の配線と
を備え、
前記ｎ個の第１及び第２の配線は、交互に配置されている、搭載基板。A device mounting area for mounting a light emitting device provided on one main surface and arranged with n light emitting elements for generating an optical signal;
One end provided to be electrically connected to a driving device for driving n light emitting elements of the light emitting device, and disposed in the device mounting region to be connected to the light emitting device N first wirings having the other end and provided on the one main surface;
One end provided to be electrically connected to a driving device for driving n light emitting elements of the light emitting device, and to face the device mounting region to be connected to the light emitting device N second wirings provided on the one main surface, the other end portion being provided ,
A third wiring provided on the one main surface and connected to one end of each of the n first wirings and one end of each of the n second wirings; With
The n first and second wirings are alternately mounted on the mounting substrate. 前記第１の配線は、一端部及び他端部を結ぶ配線部を有し、
前記第２の配線は、一端部及び他端部を結ぶ配線部を有し、前記一主面上に設けられ、
前記第１の配線の配線部及び前記第２の配線の配線部を覆う絶縁層を更に備える請求項１記載の搭載基板。The first wiring has a wiring portion connecting one end and the other end;
The second wiring has a wiring portion that connects one end and the other end, and is provided on the one main surface,
The mounting substrate according to claim 1, further comprising an insulating layer covering the wiring portion of the first wiring and the wiring portion of the second wiring. 前記デバイス搭載領域に隣接して設けられ、前記デバイス搭載領域に搭載される前記発光デバイス内のｎ個の発光素子の各々と光学的に結合されるｎ本の光ファイバを収容するための、所定の方向に沿って伸びる光ファイバ収容部を更に備える請求項１または請求項２記載の搭載基板。A predetermined number for accommodating n optical fibers provided adjacent to the device mounting area and optically coupled to each of the n light emitting elements in the light emitting device mounted in the device mounting area; The mounting substrate according to claim 1, further comprising an optical fiber housing portion extending along the direction of the optical fiber. 前記光ファイバ収容部を挟み、前記所定の方向に沿って設けられた一対のガイドピン収容部を更に備える請求項３記載の搭載基板。The mounting substrate according to claim 3 , further comprising a pair of guide pin accommodating portions provided along the predetermined direction with the optical fiber accommodating portion interposed therebetween. 搭載基板と、
ｎ本の光ファイバと、
光信号を発生するためのｎ個の発光素子を配列してなる発光デバイスと
を備え、
前記搭載基板は、
一主面上に設けられ、前記発光デバイスが配置されたデバイス搭載領域と、
前記発光デバイスのｎ個の発光素子を駆動するための駆動デバイスと電気的に接続されるように設けられた一端部、及び前記発光デバイスに接続されるように前記デバイス搭載領域内に配置された他端部を有し、前記一主面上に設けられたｎ個の第１の配線と、
前記発光デバイスのｎ個の発光素子を駆動するための駆動デバイスと電気的に接続されるように設けられた一端部、及び前記発光デバイスに接続されるように前記デバイス搭載領域に対面する他端部を有し、前記一主面上に設けられたｎ個の第２の配線と、
前記一主面上に設けられ、前記ｎ個の第１の配線それぞれの一端部及び前記ｎ個の第２の配線それぞれの一端部のいずれかに接続された第３の配線と、
前記一主面上に設けられ、前記発光デバイスのｎ個の発光素子の各々と光学的に結合される前記ｎ本の光ファイバを収容しており、所定の方向に沿って伸びる光ファイバ収容部と
を備え、
前記ｎ個の第１及び第２の配線は、交互に配置されている、光モジュール。A mounting substrate;
n optical fibers;
A light emitting device in which n light emitting elements for generating an optical signal are arranged,
The mounting board is
A device mounting area provided on one main surface, in which the light emitting device is disposed;
One end provided to be electrically connected to a driving device for driving n light emitting elements of the light emitting device, and disposed in the device mounting region to be connected to the light emitting device N first wirings having the other end and provided on the one main surface;
One end provided to be electrically connected to a driving device for driving n light emitting elements of the light emitting device, and the other end facing the device mounting region to be connected to the light emitting device And n second wirings provided on the one main surface,
A third wiring provided on the one main surface and connected to one end of each of the n first wirings and one end of each of the n second wirings;
An optical fiber accommodating portion that is provided on the one main surface and accommodates the n optical fibers that are optically coupled to each of the n light emitting elements of the light emitting device, and extends along a predetermined direction. And
The n first and second wirings are alternately arranged in the optical module. 前記第１の配線は、一端部及び他端部を結ぶ配線部を有し、
前記第２の配線は、一端部及び他端部を結ぶ配線部を有し、
前記一主面上に設けられ、前記第１の配線の配線部及び前記第２の配線の配線部を覆う絶縁層を更に備える請求項５記載の光モジュール。The first wiring has a wiring portion connecting one end and the other end;
The second wiring has a wiring portion connecting one end and the other end,
The optical module according to claim 5 , further comprising an insulating layer provided on the one main surface and covering the wiring portion of the first wiring and the wiring portion of the second wiring. 所定の軸に沿って設けられた保持部材搭載領域および電子半導体チップ搭載領域を有するベース部材と、
前記電子半導体チップ搭載領域に搭載された電子半導体チップと
を更に備え、
前記搭載基板は、前記保持部材搭載領域上に搭載されており、
前記搭載基板は、前記電子半導体チップに対面する辺を有しており、
前記第３の配線は、前記搭載基板の前記辺に沿って伸びている、請求項５または請求項６記載の光モジュール。 A base member having a holding member mounting region and an electronic semiconductor chip mounting region provided along a predetermined axis;
An electronic semiconductor chip mounted in the electronic semiconductor chip mounting region;
Further comprising
The mounting board is mounted on the holding member mounting area,
The mounting substrate has a side facing the electronic semiconductor chip;
The third wiring extends along the sides of the mounting substrate, according to claim 5 or claim 6 optical module according. 一対のガイドピンを更に備え、前記搭載基板は、前記光ファイバ収容部を挟むと共に前記所定の方向に沿って設けられた一対のガイドピン収容部を更に備える、請求項５乃至７のいずれか１項記載の光モジュール。Further comprising a pair of guide pins, the mounting substrate further comprises a pair of guide pin receiving portion provided along the predetermined direction with sandwiching the optical fiber receiving portion, any one of claims 5 to 7 1 The optical module according to item.
JP2001052676A 2001-02-27 2001-02-27 Mounting board and optical module Expired - Fee Related JP3672831B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001052676A JP3672831B2 (en) 2001-02-27 2001-02-27 Mounting board and optical module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001052676A JP3672831B2 (en) 2001-02-27 2001-02-27 Mounting board and optical module

Publications (2)

Publication Number Publication Date
JP2002261372A JP2002261372A (en) 2002-09-13
JP3672831B2 true JP3672831B2 (en) 2005-07-20

Family

ID=18913274

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001052676A Expired - Fee Related JP3672831B2 (en) 2001-02-27 2001-02-27 Mounting board and optical module

Country Status (1)

Country Link
JP (1) JP3672831B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3967318B2 (en) * 2003-12-26 2007-08-29 株式会社東芝 Optical transmission line holding member
US8570952B2 (en) * 2004-04-29 2013-10-29 Interdigital Technology Corporation Method and apparatus for selectively enabling reception of downlink signaling channels
JP4477677B2 (en) 2008-01-16 2010-06-09 古河電気工業株式会社 Optical module and manufacturing method thereof
CN101911405B (en) * 2008-01-16 2013-12-04 古河电气工业株式会社 Optical module
JP6133023B2 (en) * 2012-08-08 2017-05-24 古河電気工業株式会社 Optical module
US9729242B2 (en) 2015-01-23 2017-08-08 Furukawa Electric Co., Ltd. Optical module for reducing crosstalk

Also Published As

Publication number Publication date
JP2002261372A (en) 2002-09-13

Similar Documents

Publication Publication Date Title
CN107306009B (en) Light emitter providing coplanar lines on a carrier
US7488119B2 (en) Photoelectric composite connector and substrate using the same
JP3936925B2 (en) Optical transmission module
EP1022822B1 (en) Optical module
US6977423B2 (en) Light-receiving assembly
JP2007019411A (en) Optical-to-electrical transducer
CN112993055A (en) Optical module
JP2022099537A (en) Optical module
WO2005071807A1 (en) Photoelectric composite module
JP3788249B2 (en) Light emitting module
JP3672831B2 (en) Mounting board and optical module
JP3483102B2 (en) Optical element mounting body
US7181099B2 (en) Fiber optic module packaging architecture for integrated circuit and optical subassembly integration
KR101246137B1 (en) Light emitting device and optical coupling module
JP5117419B2 (en) Parallel transmission module
US20040101260A1 (en) Optical module
JP7020590B1 (en) Laser light source device
US7226216B2 (en) Optoelectronic transmission and/or reception arrangement
JP6260167B2 (en) Photoelectric fusion module
JP4951691B2 (en) Optical transmission module and optical communication device using the same
KR20090124771A (en) Photoelectric conversion module
JP5385116B2 (en) Optical module
JP2003329894A (en) Card edge type optical communication module and optical communication equipment
JP4053453B2 (en) Optical module
JP3729167B2 (en) Laser module

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050404

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050420

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090428

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090428

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100428

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110428

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120428

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130428

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees