JP3672529B2 - Film quality evaluation method and apparatus, line width variation evaluation method and apparatus, and processing method and apparatus having line width variation evaluation function - Google Patents

Film quality evaluation method and apparatus, line width variation evaluation method and apparatus, and processing method and apparatus having line width variation evaluation function Download PDF

Info

Publication number
JP3672529B2
JP3672529B2 JP2001390743A JP2001390743A JP3672529B2 JP 3672529 B2 JP3672529 B2 JP 3672529B2 JP 2001390743 A JP2001390743 A JP 2001390743A JP 2001390743 A JP2001390743 A JP 2001390743A JP 3672529 B2 JP3672529 B2 JP 3672529B2
Authority
JP
Japan
Prior art keywords
film thickness
film
substrate
line width
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001390743A
Other languages
Japanese (ja)
Other versions
JP2003197499A5 (en
JP2003197499A (en
Inventor
浩 新屋
高広 北野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2001390743A priority Critical patent/JP3672529B2/en
Publication of JP2003197499A publication Critical patent/JP2003197499A/en
Publication of JP2003197499A5 publication Critical patent/JP2003197499A5/ja
Application granted granted Critical
Publication of JP3672529B2 publication Critical patent/JP3672529B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

【0001】
【発明の属する技術分野】
この発明は、例えばレジスト膜が形成された半導体ウエハ等の被処理基板の膜質評価方法及びその装置、線幅変動評価方法及びその装置並びに膜質評価機能を有する処理方法及びその装置に関するものである。
【0002】
【従来の技術】
一般に、半導体ウエハの製造工程においては、半導体ウエハやLCD基板等(以下にウエハ等という)の表面に、レジストのパターンを形成するために、フォトリソグラフィ技術が用いられている。このフォトリソグラフィ技術は、ウエハ等の表面にレジスト液を供給(吐出、塗布)してレジスト膜を形成するレジスト膜形成工程と、形成されたレジスト膜に回路パターンを露光する露光工程と、露光後のウエハ等に現像液を供給(吐出、塗布)して現像処理を行う現像工程とを有している。
【0003】
また、上記処理工程間においては、例えばレジスト塗布工程と露光処理工程との間で行われる、レジスト膜中の残留溶剤を蒸発させてウエハ等とレジスト膜との密着性を向上させるための加熱処理{プリベーク(PAB)}や、露光処理工程と現像処理工程との間で行われる、フリンジの発生を防止するため、あるいは化学増幅型レジスト(CAR:chemically amplified resist)における酸触媒反応を誘起するための加熱処理{ポストエクスポージャーベーク(PEB)}や、現像処理工程後に行われる、レジスト中の残留溶媒や現像時にレジスト中に取り込まれたリンス液を除去し、ウェットエッチング時の浸み込みを改善するための加熱処理(ポストベーク)等、種々の加熱処理が行われている。
【0004】
フォトリソグラフィー工程においては、回路パターンや線幅(CD)の微細化が進むにつれて、パターン線幅のウエハ面内均一性(CD均一性)が厳しく求められており、パターン寸法に大きく影響を与えるとされていた現像工程及びPEB工程以外に、露光前の工程における線幅変動要因を改善することが求められている。
【0005】
そこで従来では、ウエハ表面に形成されたレジスト膜の膜厚均一性の向上を図ることにより、線幅変動の改善を行っていた。しかし、近年、レジスト膜の膜厚が均一であっても、例えば、レジスト膜に残留する溶剤量等のレジスト構成物の量分布や、レジスト中の保護基の比率分布差、レジスト中のポリマーの集結状態差等、レジスト膜の化学的、物理的性質(以下に膜質という)の差によって線幅が異なる膜質変化起因の線幅変動が確認されるに至り、レジスト膜の膜質均一性に影響を与える要因を解明することが非常に重要となっている。
【0006】
【発明が解決しようとする課題】
しかしながら、従来は、露光前の工程における処理温度や処理雰囲気等の因子が膜質均一性に与える影響を評価するためには、図11に示すように、ウエハ等に上述したフォトリソグラフィー技術の全行程を施した後、SEM(走査型電子顕微鏡)を用いてウエハ面内の線幅を測定する必要があったため、非常に手間と時間が掛かるという問題があった。また、ウエハ等にフォトリソグラフィー技術の全行程を施すと、線幅に影響を与える因子には、露光前の工程における因子のみならず、全行程の因子が積算されるため、線幅変動に与える露光前因子の寄与度が不明確となるという問題があった。
【0007】
この発明は上記事情に鑑みなされたもので、線幅変動に与えるプロセス因子の切り分けが露光前後で可能であると共に、簡便且つ短時間でレジスト膜の膜質均一性を評価し得る膜質評価方法及びその装置を提供すること、更には、膜質均一性の評価から線幅予想を可能とする線幅変動評価方法及びその装置、並びに線幅予想から線幅の改善を可能とする膜質評価機能を有する処理方法及びその装置を提供することを目的とするものである。
【0008】
【課題を解決するための手段】
上記目的を達成するために、この発明の膜質評価方法は、被処理基板の表面にレジスト液を供給してレジスト膜を形成する工程と、上記被処理基板を加熱してレジスト膜中の溶媒を蒸発させた後、異なる同心円上の複数箇所について上記レジスト膜の膜厚を測定する第1の膜厚測定工程と、次いで、上記被処理基板の表面に現像液を供給して現像処理を行う工程と、現像処理された上記被処理基板の上記異なる同心円上の複数箇所について、レジスト膜の膜厚を測定する第2の膜厚測定工程と、上記第1の膜厚測定及び第2の膜厚測定により得られた測定値の差により、異なる同心円上の複数箇所について減膜量を計算し、上記減膜量に基づいて膜質を評価する工程と、を有することを特徴とする(請求項1)。
【0009】
また、この発明の線幅変動評価方法は、被処理基板の表面にレジスト液を供給してレジスト膜を形成する工程と、上記被処理基板を加熱してレジスト膜中の溶媒を蒸発させた後、異なる同心円上の複数箇所について上記レジスト膜の膜厚を測定する第1の膜厚測定工程と、次いで、上記被処理基板の表面に現像液を供給して現像処理を行う工程と、現像処理された上記被処理基板の上記異なる同心円上の複数箇所について、レジスト膜の膜厚を測定する第2の膜厚測定工程と、上記第1の膜厚測定及び第2の膜厚測定により得られた測定値の差により、異なる同心円上の複数箇所について減膜量を計算する工程と、上記減膜量と、予め求められた減膜量と線幅の相関情報と、線幅変動許容範囲とに基づいて線幅変動を評価する工程と、を有することを特徴とする(請求項2)。
【0010】
また、この発明の膜質評価機能を有する処理方法は、被処理基板の表面にレジスト液を供給してレジスト膜を形成するレジスト膜形成工程と、上記被処理基板を加熱する第1の加熱工程と、次いで上記被処理基板にパターンを露光する露光工程と、露光後の上記被処理基板を加熱する第2の加熱工程と、上記被処理基板の表面に現像液を供給して現像処理を行う現像工程と、を有する処理方法において、評価用の上記被処理基板の表面にレジスト液を供給してレジスト膜を形成する工程と、上記評価用の被処理基板を加熱してレジスト膜中の溶媒を蒸発させた後、異なる同心円上の複数箇所について上記レジスト膜の膜厚を測定する第1の膜厚測定工程と、次いで、上記評価用の被処理基板の表面に現像液を供給して現像処理を行う工程と、現像処理された上記評価用の被処理基板の上記異なる同心円上の複数箇所について、レジスト膜の膜厚を測定する第2の膜厚測定工程と、上記第1の膜厚測定及び第2の膜厚測定により得られた測定値の差により、異なる同心円上の複数箇所について減膜量を計算する工程と、上記減膜量と、予め求められた減膜量と線幅の相関情報と、線幅変動許容範囲とに基づいて線幅変動を評価する工程と、上記線幅変動の評価に基づいて、上記レジスト膜形成工程、第1の加熱工程、露光工程、第2の加熱工程、現像工程の各処理温度、処理雰囲気及び露光工程の露光量のいずれか1以上を制御し、線幅変動を線幅変動許容範囲内に補正することを特徴とする(請求項3)。
【0011】
また、この発明の膜質評価装置は、請求項1の膜質評価方法を具現化するもので、被処理基板の表面にレジスト液を供給してレジスト膜を形成するレジスト膜形成手段と、上記被処理基板を加熱してレジスト膜中の溶媒を蒸発させる加熱手段と、上記被処理基板の表面に現像液を供給して現像処理を行う現像処理手段と、上記被処理基板の異なる同心円上の複数箇所について、現像処理前のレジスト膜の膜厚と、現像処理後のレジスト膜の膜厚とを測定する膜厚測定手段と、上記膜厚測定手段により得られた測定値の差により、異なる同心円上の複数箇所について減膜量を計算し、上記減膜量に基づいて膜質を評価する評価手段と、を具備することを特徴とする(請求項4)。
【0012】
また、この発明の線幅変動評価装置は、請求項2記載の線幅変動評価方法を具現化するもので、被処理基板の表面にレジスト液を供給してレジスト膜を形成するレジスト膜形成手段と、上記被処理基板を加熱してレジスト膜中の溶媒を蒸発させる加熱手段と、上記被処理基板の表面に現像液を供給して現像処理を行う現像処理手段と、上記被処理基板の異なる同心円上の複数箇所について、現像処理前のレジスト膜の膜厚と、現像処理後のレジスト膜の膜厚とを測定する膜厚測定手段と、上記膜厚測定手段により得られた測定値の差により、異なる同心円上の複数箇所について減膜量を計算し、上記減膜量と、予め求められた減膜量と線幅の相関情報と、線幅変動許容範囲とに基づいて線幅変動を評価する評価手段と、を具備することを特徴とする(請求項5)。
【0013】
また、この発明の線幅変動評価機能を有する処理装置は、請求項3記載の膜質評価機能を有する処理方法を具現化するもので、被処理基板の表面にレジスト液を供給するレジスト膜形成手段と、上記被処理基板を加熱する第1の加熱手段と、上記被処理基板にパターンを露光する露光手段と、露光後の上記被処理基板を加熱する第2の加熱手段と、上記被処理基板を現像する現像処理手段と、を具備する処理装置において、上記現像処理手段によって現像処理される評価用の被処理基板の現像処理前及び現像処理後のレジスト膜の膜厚を測定する膜厚測定手段と、上記膜厚測定手段により得られた測定値の差により、異なる同心円上の複数箇所について減膜量を計算し、上記減膜量と、予め求められた減膜量と線幅の相関情報と、線幅変動許容範囲とに基づいて線幅変動を評価する評価手段とを具備し、上記線幅変動の評価に基づいて、上記レジスト膜形成手段、第1の加熱手段、露光手段、第2の加熱手段、現像処理手段の各処理温度、処理雰囲気及び露光手段の露光量のいずれか1以上を制御可能とすることを特徴とする(請求項6)。
【0014】
請求項1,4記載の発明によれば、露光工程やPEB工程を経ずに被処理基板の減膜量によって膜質評価を行うことができるので、露光工程やPEB工程で線幅に影響を与える因子を除外することができ、露光前の膜質評価を簡便且つ短時間で正確に行うことができる。
【0015】
請求項2,5記載の発明によれば、露光工程やPEB工程を経ずに、減膜量によって線幅を予想することができるので、装置の立ち上げ時や薬液交換時、あるいは一定期間経過後の装置の状況を簡便且つ短時間で確認することができる。
【0016】
請求項3,6記載の発明によれば、膜厚測定手段を装置内に搭載し、減膜量から線幅を予想して、フォトリソグラフィー技術の各工程を制御することができるので、パターン線幅のウエハ面内均一性(CD均一性)を簡易な方法で迅速に補正することができる。
【0017】
【発明の実施の形態】
以下に、この発明の実施の形態を図面に基づいて詳細に説明する。
【0018】
図1はレジスト液塗布・現像処理システムの一実施形態の概略平面図、図2は図1の正面図、図3は図2の背面図である。
【0019】
上記処理システムは、被処理基板として半導体ウエハW(以下にウエハWという)をウエハカセット1で複数枚例えば25枚単位で外部からシステムに搬入又はシステムから搬出したり、ウエハカセット1に対してウエハWを搬出・搬入したりするためのカセットステーション10(搬送部)と、塗布現像工程の中で1枚ずつウエハWに所定の処理を施す枚葉式の各種処理ユニットを所定位置に多段配置してなるこの発明の処理装置を具備する処理ステーション20と、この処理ステーション20と隣接して設けられる露光装置40(EXP)との間でウエハWを受け渡すためのインター・フェース部30とで主要部が構成されている。
【0020】
上記カセットステーション10は、図1に示すように、カセット載置台2上の突起3の位置に複数個例えば4個までのウエハカセット1がそれぞれのウエハ出入口を処理ステーション20側に向けて水平のX方向に沿って一列に載置され、カセット配列方向(X方向)及びウエハカセット1内に垂直方向に沿って収容されたウエハWのウエハ配列方向(Z方向)に移動可能なウエハ搬送用ピンセット4が各ウエハカセット1に選択的に搬送するように構成されている。また、ウエハ搬送用ピンセット4は、水平のθ方向に回転可能に構成されており、後述する処理ステーション20側の第3の組G3の多段ユニット部に属するアライメントユニット(ALIM)及びエクステンションユニット(EXT)にも搬送できるようになっている。
【0021】
上記処理ステーション20は、図1に示すように、中心部に垂直搬送型の主ウエハ搬送機構21が設けられ、この主ウエハ搬送機構21を収容する室22の周りに全ての処理ユニットが1組又は複数の組に渡って多段に配置されている。この例では、5組G1,G2,G3,G4及びG5の多段配置構成であり、第1及び第2の組G1,G2の多段ユニットはシステム正面(図1において手前)側に並列され、第3の組G3の多段ユニットはカセットステーション10に隣接して配置され、第4の組G4の多段ユニットはインター・フェース部30に隣接して配置され、第5の組G5の多段ユニットは背部側に配置されている。
【0022】
この場合、図2に示すように、第1の組G1では、カップ23内でウエハWをスピンチャック(図示せず)に載置して所定の処理を行う2台のスピナ型処理ユニット、例えばウエハWの表面にレジスト液を供給してレジスト膜を形成するレジスト塗布ユニット(COT)及びウエハWの表面に現像液を供給して現像処理を行う現像ユニット(DEV)が、垂直方向に2段に重ねられている。第2の組G2も同様に、2台のスピナ型処理ユニット例えばレジスト塗布ユニット(COT)及び現像ユニット(DEV)が垂直方向の下から順に2段に重ねられている。このようにレジスト塗布ユニット(COT)を下段側に配置した理由は、レジスト液の排液が機構的にもメンテナンスの上でも面倒であるためである。しかし、必要に応じてレジスト塗布ユニット(COT)を上段に配置することも可能である。
【0023】
図3に示すように、第3の組G3では、ウエハWをウエハ載置台24に載置して所定の処理を行うオーブン型の処理ユニット例えばウエハWを冷却するクーリングユニット(COL)、ウエハWに疎水化処理を行うアドヒージョンユニット(AD)、ウエハWの位置合わせを行うアライメントユニット(ALIM)、ウエハWの搬入出を行うエクステンションユニット(EXT)、ウエハWをベークする4つのホットプレートユニット(HP)が垂直方向の下から順に例えば8段に重ねられている。第4の組G4も同様に、オーブン型処理ユニット例えばクーリングユニット(COL)、エクステンション・クーリングユニット(EXTCOL)、エクステンションユニット(EXT)、クーリングユニット(COL)、急冷機能を有する2つのチリングホットプレートユニット(CHP)及び2つのホットプレートユニット(HP)が垂直方向の下から順に例えば8段に重ねられている。
【0024】
上記のように処理温度の低いクーリングユニット(COL)、エクステンション・クーリングユニット(EXTCOL)を下段に配置し、処理温度の高いホットプレートユニット(HP)、チリングホットプレートユニット(CHP)及びアドヒージョンユニット(AD)を上段に配置することで、ユニット間の熱的な相互干渉を少なくすることができる。勿論、ランダムな多段配置とすることも可能である。
【0025】
なお、図1に示すように、処理ステーション20において、第1及び第2の組G1,G2の多段ユニット(スピナ型処理ユニット)に隣接する第3及び第4の組G3,G4の多段ユニット(オーブン型処理ユニット)の側壁の中には、それぞれダクト65,66が垂直方向に縦断して設けられている。これらのダクト65,66には、ダウンフローの清浄空気又は特別に温度調整された空気が流されるようになっている。このダクト構造によって、第3及び第4の組G3,G4のオーブン型処理ユニットで発生した熱は遮断され、第1及び第2の組G1,G2のスピナ型処理ユニットへは及ばないようになっている。
【0026】
また、この処理システムでは、主ウエハ搬送機構21の背部側にも図1に点線で示すように第5の組G5の多段ユニットが配置できるようになっている。この第5の組G5の多段ユニットは、案内レール67に沿って主ウエハ搬送機構21から見て側方へ移動できるようになっている。したがって、第5の組G5の多段ユニットを設けた場合でも、ユニットをスライドすることにより空間部が確保されるので、主ウエハ搬送機構21に対して背後からメンテナンス作業を容易に行うことができる。
【0027】
上記インター・フェース部30は、奥行き方向では処理ステーション20と同じ寸法を有するが、幅方向では小さなサイズに作られている。このインター・フェース部30の正面部には可搬性のピックアップカセット31と定置型のバッファカセット32が2段に配置され、背面部には周辺露光装置33が配設され、中央部には、ウエハ搬送アーム34が配設されている。
【0028】
周辺露光装置33は、図6に示すように、一方の側壁に吸気用のファン77を有する共に、対向する側壁に排気口78を有するケーシング79と、このケーシング79内に設けられ、ウエハWを吸着保持すると共に、駆動手段例えばモータ74によって回転自在に形成される載置台71と、露光のための光を照射する照射部76とで主に構成されている。また、周辺露光装置33には、レジスト膜の膜厚を測定可能な膜厚測定器25(膜厚測定手段)が設けられている。
【0029】
膜厚測定器25は、レジスト膜の膜厚を測定する膜厚センサ72と、周辺露光に共用される上記載置台71と、載置台71を水平移動可能な、例えば水平方向に延びるガイドレール75及びボールねじ機構(図示せず)等により構成される移動手段と、ウエハWの位置を検出可能なウエハ位置検出センサ73とで構成されている。
【0030】
膜厚センサ72は、載置台71の上方に設けられており、レーザ光等の光を、ウエハWのレジスト膜に照射すると共に、その反射光を感知し、反射光の干渉を利用してレジスト膜の膜厚を測定可能に形成されている。また、膜厚センサ72は、CPU100と電気的に接続されており、検出した膜厚データをCPU100に送信可能に形成されている。
【0031】
ウエハ位置検出センサ73は、例えばレーザ等の光を載置台71の上方から発光する発光部73aと、発光部73aから発光された光をウエハWを挟む対向する位置で受光する例えばCCDセンサ等の受光部73bとで構成され、ウエハWの半径方向の位置を正確に検出可能に形成されている。また、ウエハ位置検出センサ73は、CPU100と電気的に接続されており、検出した位置データをCPU100に送信可能に形成されている。
【0032】
上記のように構成される膜厚測定器25によれば、載置台71を回転及び水平移動させて、ウエハWの異なる同心円上の複数箇所についてレジスト膜の膜厚を測定し、膜厚均一性を検査することができる。
【0033】
ウエハ搬送アーム34は、X,Z方向に移動して両カセット31,32及び周辺露光装置33に搬送するように構成されている。また、ウエハ搬送アーム34は、θ方向に回転可能に構成され、処理ステーション20側の第4の組G4の多段ユニットに属するエクステンションユニット(EXT)及び隣接する露光装置40(EXP)側のウエハ受渡し台(図示せず)にも搬送できるように構成されている。
【0034】
上記のように構成される処理システムは、クリーンルーム50内に設置されるが、更にシステム内でも効率的な垂直層流方式によって各部の清浄度を高めている。
【0035】
次に、上記処理システムの動作について説明する。まず、カセットステーション10において、ウエハ搬送用ピンセット4がカセット載置台2上の未処理のウエハWを収容しているカセット1にアクセスして、そのカセット1から1枚のウエハWを取り出す。ウエハ搬送用ピンセット4は、カセット1よりウエハWを取り出すと、処理ステーション20側の第3の組G3の多段ユニット内に配置されているアライメントユニット(ALIM)まで移動し、ユニット(ALIM)内のウエハ載置台24上にウエハWを載せる。ウエハWは、ウエハ載置台24上でオリフラ合せ及びセンタリングを受ける。その後、主ウエハ搬送機構21がアライメントユニット(ALIM)に反対側からアクセスし、ウエハ載置台24からウエハWを受け取る。
【0036】
処理ステーション20において、主ウエハ搬送機構21はウエハWを最初に第3の組G3の多段ユニットに属するアドヒージョンユニット(AD)に搬入する。このアドヒージョンユニット(AD)内でウエハWは疎水化処理を受ける。疎水化処理が終了すると、主ウエハ搬送機構21は、ウエハWをアドヒージョンユニット(AD)から搬出して、次に第3の組G3又は第4の組G4の多段ユニットに属するクーリングユニット(COL)へ搬入する。このクーリングユニット(COL)内でウエハWはレジスト塗布処理前の設定温度例えば23℃まで冷却される。冷却処理が終了すると、主ウエハ搬送機構21は、ウエハWをクーリングユニット(COL)から搬出し、次に第1の組G1又は第2の組G2の多段ユニットに属するレジスト塗布ユニット(COT)へ搬入する。このレジスト塗布ユニット(COT)内でウエハWはスピンコート法によりウエハ表面に一様な膜厚でレジストを塗布する。
【0037】
レジスト塗布処理が終了すると、主ウエハ搬送機構21は、ウエハWをレジスト塗布ユニット(COT)から搬出し、次にホットプレートユニット(HP)内へ搬入する。ホットプレートユニット(HP)内でウエハWは載置台上に載置され、所定温度例えば100℃で所定時間プリベーク処理される。これによって、ウエハW上の塗布膜から残存溶剤(溶媒)を蒸発除去することができる。プリベークが終了すると、主ウエハ搬送機構21は、ウエハWをホットプレートユニット(HP)から搬出し、次に第4の組G4の多段ユニットに属するエクステンション・クーリングユニット(EXTCOL)へ搬送する。このユニット(COL)内でウエハWは次工程すなわち周辺露光装置33における周辺露光処理に適した温度例えば24℃まで冷却される。この冷却後、主ウエハ搬送機構21は、ウエハWを直ぐ上のエクステンションユニット(EXT)へ搬送し、このユニット(EXT)内の載置台(図示せず)の上にウエハWを載置する。このエクステンションユニット(EXT)の載置台上にウエハWが載置されると、インター・フェース部30のウエハ搬送アーム34が反対側からアクセスして、ウエハWを受け取る。そして、ウエハ搬送アーム34はウエハWをインター・フェース部30内の周辺露光装置33へ搬入する。ここで、ウエハWはエッジ部に露光を受ける。なお、周辺露光装置33においては、膜厚測定器25を用いて定期的にウエハWの膜厚を測定し、膜厚均一性の検査も行うことができる。
【0038】
周辺露光が終了すると、ウエハ搬送アーム34は、ウエハWを周辺露光装置33から搬出し、隣接する露光装置40(EXP)側のウエハ受取り台(図示せず)へ移送する。この場合、ウエハWは、露光装置40(EXP)へ渡される前に、バッファカセット32に一時的に収納されることもある。
【0039】
露光装置40(EXP)で全面露光が済んで、ウエハWが露光装置40(EXP)側のウエハ受取り台に戻されると、インター・フェース部30のウエハ搬送アーム34はそのウエハ受取り台へアクセスしてウエハWを受け取り、受け取ったウエハWを処理ステーション20側の第4の組G4の多段ユニットに属するエクステンションユニット(EXT)へ搬入し、ウエハ受取り台上に載置する。この場合にも、ウエハWは、処理ステーション20側へ渡される前にインター・フェース部30内のバッファカセット32に一時的に収納されることもある。
【0040】
ウエハ受取り台上に載置されたウエハWは、主ウエハ搬送機構21により、チリングホットプレートユニット(CHP)に搬送され、フリンジの発生を防止するため、あるいは化学増幅型レジスト(CAR)における酸触媒反応を誘起するためポストエクスポージャーベーク(PEB)処理が施される。
【0041】
その後、ウエハWは、第1の組G1又は第2の組G2の多段ユニットに属する現像ユニット(DEV)に搬入される。この現像ユニット(DEV)内では、ウエハWはスピンチャックの上に載せられ、例えばスプレー方式により、ウエハW表面のレジストに現像液が満遍なくかけられる。現像が終了すると、ウエハW表面にリンス液がかけられて現像液が洗い落とされる。
【0042】
現像工程が終了すると、主ウエハ搬送機構21は、ウエハWを現像ユニット(DEV)から搬出して、次に第3の組G3又は第4の組G4の多段ユニットに属するホットプレートユニット(HP)へ搬入する。このユニット(HP)内でウエハWは例えば100℃で所定時間ポストベーク処理される。これによって、現像で膨潤したレジストが硬化し、耐薬品性が向上する。
【0043】
ポストベークが終了すると、主ウエハ搬送機構21は、ウエハWをホットプレートユニット(HP)から搬出し、次にいずれかのクーリングユニット(COL)へ搬入する。ここでウエハWが常温に戻った後、主ウエハ搬送機構21は、次にウエハWを第3の組G3に属するエクステンションユニット(EXT)へ移送する。このエクステンションユニット(EXT)の載置台(図示せず)上にウエハWが載置されると、カセットステーション10側のウエハ搬送用ピンセット4が反対側からアクセスして、ウエハWを受け取る。そして、ウエハ搬送用ピンセット4は、受け取ったウエハWをカセット載置台上の処理済みウエハ収容用のカセット1の所定のウエハ収容溝に入れて処理が完了する。
【0044】
◎膜質評価
上述したように、ウエハWの通常のフォトリソグラフィー工程においては、レジストが塗布されたウエハWの表面に、パターンを露光し、その後、現像処理することにより、ポジ型レジストにおいては露光部分が現像液に溶けて除去される。しかし、このポジ型レジストは、露光しなくても僅かではあるが現像液に溶けることが認められ、溶解量は膜質の差によって変化する。したがって、レジストが塗布されたウエハWを露光せずに現像処理し、現像処理前後のレジスト膜の膜厚の差(以下に減膜量という)を用いて溶解量を表わせば、減膜量によって膜質を評価することができる。
【0045】
また、回路パターンの線幅と減膜量との間には相関があり、例えば図4(a),(b)に示すように、減膜量が少ない位置では線幅は太くなり、減膜量が多い位置では線幅は細くなる。したがって、回路パターンの線幅を均一にするためには、減膜量の均一性(膜質均一性)を評価することが重要である。
【0046】
以下に、上記レジスト液塗布・現像処理システム等によって処理されるウエハWの膜質を評価する、本発明の膜質評価装置の実施形態について、図5を参照して説明する。
【0047】
膜質評価装置は、図5に示すように、ウエハWの表面にレジスト液を供給(滴下、塗布)してレジスト膜を形成するレジスト塗布ユニット(COT)と、ウエハWを加熱してレジスト膜中の溶剤(溶媒)を蒸発させるホットプレートユニット(HP)と、ウエハWの表面に現像液を供給(滴下、塗布)して現像処理を行う現像ユニット(DEV)と、ウエハWの異なる同心円上の複数箇所について、現像処理前のレジスト膜の膜厚と、現像処理後のレジスト膜の膜厚とを測定する膜厚測定器25(図6参照)と、この膜厚測定器25により得られた測定値の差により、異なる同心円上の複数箇所について減膜量を計算し、減膜量に基づいて膜質を評価する評価手段、例えばCPU100とで構成される。
【0048】
この場合、膜質評価装置は、上記レジスト液塗布・現像処理システムのレジスト塗布ユニット(COT)、ホットプレートユニット(HP)、現像ユニット(DEV)を共用することも可能である。
【0049】
また、膜厚測定器25は、独立したユニットとして設けることも可能であるし、例えば上述した周辺露光装置33に設けられるものを利用することも可能である(図6参照)。また、膜厚測定器25を他のユニット内に設けることも勿論可能である。
【0050】
次に、上記膜質評価装置を用いたウエハWの膜質評価方法について、図7を参照して説明する。
【0051】
まず、評価用のウエハW(以下にダミーウエハDWという)を用意し{図7(a)}、レジスト塗布ユニット(COT)でダミーウエハDWの表面にポジ型のレジスト液を供給(滴下、塗布)して、レジスト膜80の膜厚が可及的に均一になるように形成する{図7(b)}。
【0052】
次に、ホットプレートユニット(HP)においてダミーウエハDWを加熱し、レジスト膜80中の溶剤(溶媒)を蒸発させた後{図7(c)}、膜厚測定器25を用いて異なる同心円上の複数箇所についてレジスト膜80の膜厚を測定する{図7(d)}。
【0053】
次いで、ダミーウエハDWを現像ユニット(DEV)に搬送し、ダミーウエハDWの表面に現像液を供給して現像処理を行った後{図7(e)}、再度、現像処理前に膜厚測定が行われた箇所と同一円周上、好ましくは同一箇所についてレジスト膜80の膜厚を膜厚測定器25を用いて測定する{図7(f)}。
【0054】
上記のようにして得られた測定値は、CPU100(評価手段)に送られ、現像処理の前後における膜厚の差により減膜量を計算し、複数箇所の減膜量に基づいて膜質均一性が評価される{図7(g)}。
【0055】
すなわち、減膜量が均一であれば膜質は均一であると評価され、減膜量が不均一であれば膜質も不均一であると評価される。
【0056】
このように膜質を評価することにより、露光工程やPEB工程を経ずにダミーウエハDWの減膜量によって膜質評価を簡便且つ短時間で正確に行うことができるので、露光前の工程において線幅に影響を与える因子、例えば処理温度や処理湿度等が膜質すなわち線幅にどのような影響を与えるか等の研究に役立てることができる。
【0057】
なお、この膜質評価方法によれば、現像前の膜厚の測定結果から、PAB工程後の膜厚均一性の評価も同時に行うことができる。
【0058】
◎線幅変動評価
回路パターンの線幅と減膜量との間には、レジストの種類によって異なる相関がある。例えば、使用するレジストA、レジストBについて、PAB処理温度を±2〜5℃及び処理時間を±5〜15sec程度変化させ、このときの平均線幅と平均減膜量を求めると、パターン線幅と減膜量との間には、図8に示すように比例関係がある。したがって、ウエハW面内において、線幅の不均一性がデバイス設計上許容される範囲、換言すれば、ウエハ面内の最大線幅と最小線幅の誤差が許容される範囲(以下に線幅変動許容範囲という)を求めておけば、減膜量の変動許容範囲を計算することができ、減膜量によって線幅変動を評価することができる。
【0059】
以下に、上記レジスト液塗布・現像処理システム等によって処理されるウエハWの線幅を評価する、この発明の線幅変動評価装置の実施形態について説明する。
【0060】
線幅変動評価装置は、上述した膜質評価装置と同様に、ウエハWの表面にレジスト液を供給(滴下、塗布)してレジスト膜を形成するレジスト塗布ユニット(COT)と、ウエハWを加熱してレジスト膜中の溶剤(溶媒)を蒸発させるホットプレートユニット(HP)と、ウエハWの表面に現像液を供給(滴下、塗布)して現像処理を行う現像ユニット(DEV)と、ウエハWの異なる同心円上の複数箇所について、現像処理前のレジスト膜の膜厚と、現像処理後のレジスト膜の膜厚とを測定する膜厚測定器25(膜厚測定手段)と、この膜厚測定器25と電気的に接続されており、膜厚測定器により得られた測定値の差により減膜量を計算するCPU100とで構成される。また、CPU100には、線幅変動許容範囲及び予め求められた減膜量と線幅との相関情報が記憶されており、これらの情報と減膜量とに基づいて線幅変動を評価し得るように構成されている。
【0061】
次に、上記線幅変動評価装置を用いたウエハWの線幅変動評価方法について、図8又は図9を参照して説明する。
【0062】
まず、CPU100は、予め求められた減膜量と線幅の相関情報に基づいて、線幅変動許容範囲から減膜量の面内変動許容範囲を求める。例えば、レジストAの線幅変動に対する減膜量の相関値(図8の実線の傾きの逆数)は、図8より2Å/nmであるから、ウエハWの線幅変動許容範囲が10nmであるとすると、レジストAの減膜量の減膜量変動許容範囲は20Åとなる。
【0063】
次に、上述した膜質評価方法と同様の方法でダミーウエハDWの異なる同心円上の複数箇所について減膜量を検出する(図7参照)。
【0064】
次いで、ダミーウエハDWの異なる同心円上の複数箇所の減膜量が減膜量変動許容範囲内にあるか否かを比較して、線幅変動を評価する。例えば、図9の実線で示すように、レジストAの減膜量が面内変動許容範囲20Å以内である場合には、レジスト液塗布・現像処理システムによる処理は正常であると判断することができ、図9の1点鎖線で示すように、レジストAの減膜量が面内変動許容範囲20Å以内にないときは、露光前工程のユニット及びプロセスの確認が必要であると判断することができる。
【0065】
なお、検出された減膜量と、予め求められた減膜量と線幅の相関情報に基づいて予想線幅(線幅変動)を計算し、この予想線幅が線幅変動許容範囲内にあるか否かによって線幅変動を評価することも可能である。
【0066】
このように線幅を評価することにより、レジスト液塗布・現像処理システムの立ち上げ時、薬液入れ替え時、あるいは一定期間経過ごとに、ウエハWの面内減膜量の幅を監視し、レジスト液塗布・現像処理システムのチェックを行うことができる。
【0067】
◎線幅変動評価機能を有する処理装置及び処理方法
上述したように、回路パターンの線幅と減膜量との間には、レジストの種類によって異なる相関がある。また、従来の研究から、回路パターンの線幅は、レジスト塗布ユニット(COT)、ホットプレートユニット(HP)、露光装置40(EXP)、チリングホットプレートユニット(CHP)、現像ユニット(DEV)の各処理温度、処理雰囲気及び露光装置40(EXP)の露光量によって変動することも明らかになっている。
【0068】
したがって、減膜量からパターンの線幅変動を評価し、その評価に基づいて、レジスト塗布ユニット(COT)、ホットプレートユニット(HP)、露光装置40(EXP)、チリングホットプレートユニット(CHP)、現像ユニット(DEV)の各処理温度、処理雰囲気及び露光装置40(EXP)の露光量のいずれか1以上を制御すれば、パターン線幅のウエハ面内均一性(CD均一性)を簡易な方法で補正することができる。
【0069】
以下に、この発明の線幅変動評価機能を有する処理装置の実施形態について説明する。
【0070】
この発明の線幅変動評価機能を有する処理装置は、少なくともウエハWの表面にレジスト液を供給するレジスト塗布ユニット(COT){レジスト膜形成手段}と、ウエハWを加熱するホットプレートユニット(HP){第1の加熱手段}と、ウエハWにパターンを露光する露光装置40(EXP){露光手段}と、露光後のウエハWを加熱するチリングホットプレートユニット(CHP){第2の加熱手段}と、ウエハWを現像する現像ユニット(DEV){現像処理手段}と、を具備する。したがって、この発明に係る線幅変動評価機能を有する処理装置を例えば上述したレジスト液塗布・現像処理システム等の処理装置にて構成することができる。すなわち、処理装置は、レジスト塗布ユニット(COT)によってレジスト膜が形成され、ホットプレートユニット(HP)によって加熱されてレジスト膜中の溶剤(溶媒)を蒸発させた後、現像ユニット(DEV)によって現像処理されるダミーウエハDWの現像処理前及び現像処理後のレジスト膜の膜厚を測定する膜厚測定器25(膜厚測定手段)と、膜厚測定器25により得られた測定値の差により減膜量を計算し、減膜量と、予め求められた減膜量と線幅の相関情報とに基づいて線幅変動を評価するCPU100a(評価手段)とを具備し、線幅変動の評価に基づいて、レジスト塗布ユニット(COT)、ホットプレートユニット(HP)、露光装置40(EXP)、チリングホットプレートユニット(CHP)、現像ユニット(DEV)の各処理温度、処理雰囲気及び露光装置40(EXP)の露光量のいずれか1以上を制御可能に構成されるものである。
【0071】
次に、上記線幅変動評価機能を有する処理装置を用いた処理方法について、図1ないし3及び図10を参照して説明する。ここで、図10の実線はダミーウエハDWの流れを示し、破線は通常のフォトリソグラフィー工程におけるウエハWの流れを示す。また、2点鎖線は、電気信号(検出信号及び制御信号)の伝達方向を示す。また、膜厚測定器25としては、周辺露光装置33内に設けられるものを用いる場合について説明する。
【0072】
レジスト液塗布・現像処理システムにダミーウエハDWが投入されると、レジスト塗布ユニット(COT)内で、ダミーウエハDWの表面にレジスト液が供給されレジスト膜が形成される。次に、ダミーウエハDWは、ホットプレートユニット(HP)内へ搬送されて、レジスト膜中の溶媒を蒸発させるためにプリベーク処理が施される。プリベーク処理が終了すると、次に、周辺露光装置33内へ搬送され、周辺露光装置33内の膜厚測定器25によって、ウエハWの異なる同心円上の複数箇所についてレジスト膜の膜厚が測定される。次いで、ダミーウエハDWは、現像ユニット(DEV)内に搬送され、現像液を供給されて現像処理が施された後、再び周辺露光装置33内に搬送されて、現像処理前に膜厚測定が行われた箇所と同一円周上、好ましくは同一箇所について膜厚を測定される。
【0073】
このように、現像処理の前後において測定された膜厚は、電気信号としてCPU100に伝達され、異なる同心円上の複数箇所について減膜量が計算される。
【0074】
次に、CPU100は、上記減膜量と、予め求められた減膜量と線幅の相関情報とに基づいて、予想線幅(線幅変動)を計算し、この予想線幅が線幅変動許容範囲内にあるか否かを評価する。
【0075】
予想線幅が線幅変動許容範囲内にある場合には、レジスト液塗布・現像処理システムの各ユニットを補正をすることなく、ウエハWの処理をそのまま続行する。
【0076】
また、予想線幅が線幅変動許容範囲内にない場合には、線幅変動に基づいて、レジスト塗布ユニット(COT)、ホットプレートユニット(HP)、露光装置40(EXP)、チリングホットプレートユニット(CHP)、現像ユニット(DEV)の各処理温度、処理雰囲気及び露光装置40(EXP)の露光量のいずれか1以上を制御して、線幅変動が線幅変動許容範囲内に入るように補正する。
【0077】
このようにレジスト液塗布・現像処理システムに線幅変動評価機能を設けてウエハWを処理することにより、パターン線幅のウエハ面内均一性(CD均一性)を簡易な方法で迅速に補正することができるので、更に均一な回路パターンを形成することができる。
【0078】
なお、上記実施形態では、被処理基板が半導体ウエハの場合について説明したが、ウエハ以外に例えばLCD基板においてもこの発明が適用できることは勿論である。
【0079】
【発明の効果】
以上に説明したように、この発明によれば、上記のように構成されているので、以下のような効果が得られる。
【0080】
1)請求項1,4記載の発明によれば、被処理基板の減膜量によって膜質評価を行い、露光工程やPEB工程で線幅変動に影響を与える因子を除外して、露光前の膜質評価を簡便且つ短時間で正確に行うことができるので、回路パターンの線幅均一性改善のための研究、開発等に役立てることができる。
【0081】
2)請求項2,5記載の発明によれば、露光工程やPEB工程を経ずに、減膜量によって線幅を予想することができるので、装置の立ち上げ時や薬液交換時、あるいは一定期間経過後の装置の状況を簡便且つ短時間で確認し、線幅変動を補正することができるので、回路パターンの線幅均一性を向上することができる。
【0082】
3)請求項3,6記載の発明によれば、膜厚測定手段を装置内に搭載し、減膜量から線幅を予想して、フォトリソグラフィー技術の各工程を制御するので、パターン線幅のウエハ面内均一性(CD均一性)を簡易な方法で迅速に補正することができ、更に均一な回路パターンを形成することができる。
【図面の簡単な説明】
【図1】この発明に係るレジスト液塗布・現像処理システムの一例を示す概略平面図である。
【図2】上記レジスト液塗布・現像処理システムの概略正面図である。
【図3】上記レジスト液塗布・現像処理システムの概略背面図である。
【図4】被処理基板上の測定位置と回路パターンの線幅及び減膜量との関係を示すグラフである。
【図5】この発明の膜質評価装置を示す概略構成図である。
【図6】この発明における膜厚測定手段を示す概略構成図である。
【図7】この発明の膜質評価方法を示す概略説明図である。
【図8】被処理基板のパターン線幅と減膜量との関係を示すグラフである。
【図9】線幅変動の評価方法を説明するグラフである。
【図10】線幅変動評価機能を有する処理方法を示す概略構成図である。
【図11】従来の膜質評価方法を示す概略構成図である。
【符号の説明】
W 半導体ウエハ(被処理基板)
DW ダミーウエハ(評価用被処理基板)
COT レジスト塗布ユニット(レジスト膜形成手段)
DEV 現像ユニット(現像処理手段)
HP ホットプレートユニット(加熱手段・第1の加熱手段)
CHP チリングホットプレートユニット(第2の加熱手段)
EXP 露光装置(露光手段)
25 膜厚測定器(膜厚測定手段)
80 レジスト膜
100 CPU(評価手段)
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a film quality evaluation method and apparatus for a substrate to be processed such as a semiconductor wafer on which a resist film is formed, a line width variation evaluation method and apparatus, a processing method having a film quality evaluation function, and an apparatus therefor.
[0002]
[Prior art]
In general, in the manufacturing process of a semiconductor wafer, a photolithography technique is used to form a resist pattern on the surface of a semiconductor wafer, an LCD substrate, or the like (hereinafter referred to as a wafer). In this photolithography technique, a resist film is formed on a surface of a wafer or the like by supplying (discharging, applying) a resist solution, a resist film forming process for exposing the circuit pattern to the formed resist film, and a post-exposure process. A developing process for supplying (discharging, applying) a developing solution to the wafer or the like and performing a developing process.
[0003]
In addition, between the above processing steps, for example, a heat treatment performed between the resist coating step and the exposure processing step to evaporate the residual solvent in the resist film and improve the adhesion between the wafer and the resist film. {Pre-bake (PAB)}, in order to prevent the generation of fringe between the exposure process and the development process, or to induce an acid-catalyzed reaction in a chemically amplified resist (CAR) The residual solvent in the resist and the rinsing liquid taken into the resist during the development are removed after the heat treatment {post-exposure bake (PEB)} and the development process, thereby improving the penetration during wet etching. Various heat treatments such as heat treatment (post-bake) are performed.
[0004]
In the photolithography process, as the circuit pattern and line width (CD) become finer, the uniformity of the pattern line width in the wafer surface (CD uniformity) is strictly demanded, which greatly affects the pattern dimension. In addition to the development process and the PEB process which have been performed, it is required to improve the line width variation factor in the process before exposure.
[0005]
Therefore, in the past, line width variation was improved by improving the film thickness uniformity of the resist film formed on the wafer surface. However, in recent years, even if the film thickness of the resist film is uniform, for example, the amount distribution of the resist constituents such as the amount of the solvent remaining in the resist film, the ratio distribution difference of the protecting groups in the resist, the polymer in the resist Variation in the line width due to film quality changes due to differences in the chemical and physical properties (hereinafter referred to as film quality) of the resist film, such as differences in the concentration state, has been confirmed, affecting the film quality uniformity of the resist film. It is very important to elucidate the factors.
[0006]
[Problems to be solved by the invention]
Conventionally, however, in order to evaluate the influence of factors such as processing temperature and processing atmosphere in the pre-exposure process on the film quality uniformity, as shown in FIG. Since the line width in the wafer surface had to be measured using an SEM (scanning electron microscope) after performing the above, there was a problem that it took much time and labor. In addition, when the entire process of photolithography technology is performed on a wafer or the like, the factors that affect the line width are not only the factors in the pre-exposure process, but also the factors of the entire process, and therefore the line width variation is affected. There is a problem that the contribution of the pre-exposure factor is unclear.
[0007]
The present invention has been made in view of the above circumstances, and the film quality evaluation method capable of evaluating the film quality uniformity of a resist film in a simple and short time while the process factor given to the line width variation can be separated before and after the exposure. Providing an apparatus, and further, a line width variation evaluation method and apparatus capable of predicting line width from evaluation of film quality uniformity, and a process having a film quality evaluation function capable of improving line width from line width prediction It is an object to provide a method and apparatus thereof.
[0008]
[Means for Solving the Problems]
In order to achieve the above object, the film quality evaluation method of the present invention comprises a step of supplying a resist solution to the surface of a substrate to be processed to form a resist film, and heating the substrate to be processed to remove a solvent in the resist film. A first film thickness measuring step for measuring the film thickness of the resist film at a plurality of locations on different concentric circles after the evaporation, and a step for performing a developing process by supplying a developer to the surface of the substrate to be processed And a second film thickness measuring step for measuring the film thickness of the resist film at a plurality of locations on the different concentric circles of the substrate to be processed, and the first film thickness measurement and the second film thickness. And a step of calculating a film reduction amount at a plurality of locations on different concentric circles based on a difference in measurement values obtained by the measurement, and evaluating a film quality based on the film reduction amount (claim 1). ).
[0009]
The line width variation evaluation method of the present invention includes a step of supplying a resist solution to the surface of a substrate to be processed to form a resist film, and heating the substrate to be processed to evaporate a solvent in the resist film. A first film thickness measuring step of measuring the film thickness of the resist film at a plurality of locations on different concentric circles, a step of supplying a developing solution to the surface of the substrate to be processed, and a developing process, and a developing process Obtained by the second film thickness measurement step for measuring the film thickness of the resist film, the first film thickness measurement, and the second film thickness measurement at a plurality of locations on the different concentric circles of the processed substrate. A step of calculating the amount of film reduction for a plurality of locations on different concentric circles due to the difference in the measured value, the above-mentioned film thickness reduction amount, correlation information between the film thickness reduction amount and the line width obtained in advance, and the line width fluctuation allowable range, And a step of evaluating line width variation based on Characterized in that (claim 2).
[0010]
The processing method having the film quality evaluation function of the present invention includes a resist film forming step of forming a resist film by supplying a resist solution to the surface of the substrate to be processed, and a first heating step of heating the substrate to be processed. Then, an exposure process for exposing the pattern to the substrate to be processed, a second heating process for heating the substrate to be processed after the exposure, and development for supplying a developer to the surface of the substrate to be processed for development processing And a step of supplying a resist solution to the surface of the substrate to be evaluated to form a resist film, and heating the substrate to be evaluated to remove the solvent in the resist film. After the evaporation, a first film thickness measurement step for measuring the film thickness of the resist film at a plurality of locations on different concentric circles, and then a developer is supplied to the surface of the substrate to be evaluated for development processing. A process of performing A second film thickness measuring step for measuring the film thickness of the resist film at a plurality of locations on the different concentric circles of the substrate to be evaluated for image evaluation, the first film thickness measurement and the second film; The step of calculating the film thickness for a plurality of locations on different concentric circles due to the difference in the measurement values obtained by the thickness measurement, the above-mentioned film thickness, the correlation information between the previously obtained film thickness and the line width, and the line A step of evaluating line width variation based on the width variation allowable range, and a resist film forming step, a first heating step, an exposure step, a second heating step, and a development step based on the evaluation of the line width variation. Any one or more of the processing temperature, the processing atmosphere, and the exposure amount of the exposure process are controlled to correct the line width variation within the allowable range of the line width (Claim 3).
[0011]
The film quality evaluation apparatus of the present invention embodies the film quality evaluation method according to claim 1, comprising a resist film forming means for forming a resist film by supplying a resist solution to the surface of a substrate to be processed; A heating means for heating the substrate to evaporate the solvent in the resist film, a development processing means for supplying a developing solution to the surface of the substrate to be processed and performing a developing process, and a plurality of locations on different concentric circles of the substrate to be processed The film thickness measurement means for measuring the film thickness of the resist film before the development process and the film thickness of the resist film after the development process, and on different concentric circles due to the difference in the measurement values obtained by the film thickness measurement means And a means for evaluating the film quality based on the film thickness reduction amount. (Claim 4)
[0012]
A line width variation evaluation apparatus according to the present invention embodies the line width variation evaluation method according to claim 2 and provides a resist film forming means for forming a resist film by supplying a resist solution to the surface of a substrate to be processed. And a heating means for heating the substrate to be processed to evaporate a solvent in the resist film, a developing processing means for supplying a developing solution to the surface of the substrate to be processed and performing a developing process, and the substrate to be processed are different. The difference between the film thickness measurement means for measuring the film thickness of the resist film before the development process and the film thickness of the resist film after the development process, and the measurement values obtained by the film thickness measurement means for a plurality of locations on the concentric circles. To calculate the amount of film reduction for a plurality of locations on different concentric circles, and to calculate the line width variation based on the above-mentioned film thickness reduction amount, the correlation information between the film thickness reduction amount and the line width obtained in advance, and the line width variation allowable range. And an evaluation means for evaluating To (claim 5).
[0013]
A processing apparatus having a line width variation evaluation function according to the present invention embodies the processing method having a film quality evaluation function according to claim 3, and a resist film forming means for supplying a resist solution to the surface of a substrate to be processed. A first heating unit for heating the substrate to be processed, an exposure unit for exposing the pattern to the substrate to be processed, a second heating unit for heating the substrate to be processed after the exposure, and the substrate to be processed In a processing apparatus comprising: a development processing means for developing a film thickness measurement for measuring a thickness of a resist film before and after the development processing of the evaluation target substrate developed by the development processing means The film thickness reduction is calculated for a plurality of locations on different concentric circles by the difference between the measurement value obtained by the measurement means and the film thickness measurement means, and the film thickness reduction is correlated with the previously obtained film thickness reduction and the line width. Information and line width variation allowance And an evaluation unit that evaluates the line width variation based on the range, and based on the evaluation of the line width variation, the resist film forming unit, the first heating unit, the exposure unit, the second heating unit, and the development Any one or more of each processing temperature of the processing means, processing atmosphere, and exposure amount of the exposure means can be controlled (claim 6).
[0014]
According to the first and fourth aspects of the present invention, the film quality can be evaluated based on the amount of film reduction of the substrate to be processed without going through the exposure process or the PEB process, so that the line width is affected in the exposure process or the PEB process. Factors can be excluded, and film quality evaluation before exposure can be performed easily and accurately in a short time.
[0015]
According to the second and fifth aspects of the present invention, the line width can be predicted by the amount of film reduction without going through the exposure process or the PEB process. The status of the subsequent device can be confirmed easily and in a short time.
[0016]
According to the third and sixth aspects of the present invention, since the film thickness measuring means is mounted in the apparatus, the line width can be predicted from the amount of film reduction, and each process of the photolithography technique can be controlled. The wafer in-plane uniformity (CD uniformity) can be quickly corrected by a simple method.
[0017]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below in detail with reference to the drawings.
[0018]
1 is a schematic plan view of an embodiment of a resist solution coating / development processing system, FIG. 2 is a front view of FIG. 1, and FIG. 3 is a rear view of FIG.
[0019]
In the above processing system, a plurality of semiconductor wafers W (hereinafter referred to as “wafers W”) as substrates to be processed are loaded into or out of the system from the outside in units of a plurality of wafer cassettes, for example, 25 wafers. A cassette station 10 (carrying unit) for carrying W in and out, and various single-wafer processing units for performing predetermined processing on the wafer W one by one in the coating and developing process are arranged in multiple stages at predetermined positions. The processing station 20 having the processing apparatus of the present invention and the interface unit 30 for transferring the wafer W between the processing station 20 and an exposure apparatus 40 (EXP) provided adjacent to the processing station 20 are mainly used. The part is composed.
[0020]
As shown in FIG. 1, the cassette station 10 includes a plurality of, for example, up to four wafer cassettes 1 at the position of the projection 3 on the cassette mounting table 2 with the respective wafer entrances facing the processing station 20 side. Wafer transfer tweezers 4 mounted in a line along the direction and movable in the cassette arrangement direction (X direction) and in the wafer arrangement direction (Z direction) of the wafer W accommodated in the wafer cassette 1 along the vertical direction. Is configured to be selectively transferred to each wafer cassette 1. Further, the wafer transfer tweezers 4 are configured to be rotatable in the horizontal θ direction, and include an alignment unit (ALIM) and an extension unit (EXT) belonging to a multi-stage unit portion of a third group G3 on the processing station 20 side to be described later. ) Can also be transported.
[0021]
As shown in FIG. 1, the processing station 20 is provided with a vertical transfer type main wafer transfer mechanism 21 at the center, and a set of all the processing units around a chamber 22 that accommodates the main wafer transfer mechanism 21. Alternatively, they are arranged in multiple stages over a plurality of sets. In this example, five sets G1, G2, G3, G4 and G5 have a multistage arrangement, and the first and second sets G1, G2 are arranged in parallel on the front side of the system (front side in FIG. 1). The multistage unit of the third group G3 is arranged adjacent to the cassette station 10, the multistage unit of the fourth group G4 is arranged adjacent to the interface part 30, and the multistage unit of the fifth group G5 is arranged on the back side. Is arranged.
[0022]
In this case, as shown in FIG. 2, in the first group G1, two spinner type processing units that perform predetermined processing by placing the wafer W on a spin chuck (not shown) in the cup 23, for example, A resist coating unit (COT) for supplying a resist solution to the surface of the wafer W to form a resist film, and a developing unit (DEV) for supplying a developing solution to the surface of the wafer W to perform a development process are vertically arranged in two stages. It is superimposed on. Similarly, in the second group G2, two spinner type processing units, for example, a resist coating unit (COT) and a developing unit (DEV) are stacked in two stages from the bottom in the vertical direction. The reason why the resist coating unit (COT) is arranged on the lower side in this way is that the drain of the resist solution is troublesome both in terms of mechanism and maintenance. However, the resist coating unit (COT) can be arranged in the upper stage as required.
[0023]
As shown in FIG. 3, in the third group G3, an oven-type processing unit that performs a predetermined process by placing the wafer W on the wafer mounting table 24, for example, a cooling unit (COL) that cools the wafer W, and the wafer W Adhesion unit (AD) for performing hydrophobic treatment, alignment unit (ALIM) for aligning wafer W, extension unit (EXT) for loading / unloading wafer W, and four hot plate units for baking wafer W (HP) is stacked, for example, in eight steps in order from the bottom in the vertical direction. Similarly, the fourth group G4 is an oven-type processing unit such as a cooling unit (COL), an extension / cooling unit (EXTCOL), an extension unit (EXT), a cooling unit (COL), and two chilling hot plate units having a rapid cooling function. (CHP) and two hot plate units (HP) are stacked in, for example, eight stages in order from the bottom in the vertical direction.
[0024]
As described above, the cooling unit (COL) and the extension cooling unit (EXTCOL) having a low processing temperature are arranged in the lower stage, and the hot plate unit (HP), the chilling hot plate unit (CHP) and the adhesion unit having a high processing temperature. By disposing (AD) in the upper stage, it is possible to reduce thermal mutual interference between units. Of course, a random multi-stage arrangement is also possible.
[0025]
As shown in FIG. 1, in the processing station 20, the third and fourth sets G3 and G4 of multistage units (spinner type processing units) adjacent to the first and second sets of G1 and G2 (spinner type processing units) ( Ducts 65 and 66 are vertically cut in the side walls of the oven-type processing unit. Downflow clean air or specially temperature-adjusted air flows through these ducts 65 and 66. By this duct structure, the heat generated in the oven type processing units of the third and fourth groups G3 and G4 is cut off and does not reach the spinner type processing units of the first and second groups G1 and G2. ing.
[0026]
Further, in this processing system, a fifth stage G5 multi-stage unit can be arranged on the back side of the main wafer transfer mechanism 21 as shown by a dotted line in FIG. The multistage units of the fifth group G5 can move sideways along the guide rail 67 as viewed from the main wafer transfer mechanism 21. Therefore, even when the multi-stage unit of the fifth group G5 is provided, the space portion is secured by sliding the unit, so that the maintenance work can be easily performed from the back with respect to the main wafer transfer mechanism 21.
[0027]
The interface unit 30 has the same dimensions as the processing station 20 in the depth direction, but is made small in the width direction. A portable pickup cassette 31 and a stationary buffer cassette 32 are arranged in two stages on the front part of the interface part 30, a peripheral exposure device 33 is arranged on the back part, and a wafer is located in the center part. A transfer arm 34 is provided.
[0028]
As shown in FIG. 6, the peripheral exposure apparatus 33 has a casing 79 having an intake fan 77 on one side wall and an exhaust port 78 on the opposite side wall, and a casing 79 provided in the casing 79. It is mainly composed of a mounting table 71 that is held by suction and is rotatable by a driving means such as a motor 74, and an irradiation unit 76 that emits light for exposure. Further, the peripheral exposure apparatus 33 is provided with a film thickness measuring device 25 (film thickness measuring means) capable of measuring the film thickness of the resist film.
[0029]
The film thickness measuring instrument 25 includes a film thickness sensor 72 that measures the film thickness of the resist film, the above-described mounting table 71 shared for peripheral exposure, and a guide rail 75 that can move the mounting table 71 horizontally, for example, horizontally. And a moving means constituted by a ball screw mechanism (not shown) and the like, and a wafer position detection sensor 73 capable of detecting the position of the wafer W.
[0030]
The film thickness sensor 72 is provided above the mounting table 71. The film thickness sensor 72 irradiates the resist film of the wafer W with light such as laser light, senses the reflected light, and utilizes the interference of the reflected light. It is formed so that the film thickness can be measured. The film thickness sensor 72 is electrically connected to the CPU 100 and is formed so that the detected film thickness data can be transmitted to the CPU 100.
[0031]
The wafer position detection sensor 73 is, for example, a light emitting unit 73a that emits light such as laser from above the mounting table 71, and light that is emitted from the light emitting unit 73a at a position facing the wafer W, such as a CCD sensor. The light receiving unit 73b is formed so that the position of the wafer W in the radial direction can be accurately detected. Further, the wafer position detection sensor 73 is electrically connected to the CPU 100 and is formed so that the detected position data can be transmitted to the CPU 100.
[0032]
According to the film thickness measuring instrument 25 configured as described above, the mounting table 71 is rotated and moved horizontally, the film thickness of the resist film is measured at a plurality of locations on different concentric circles of the wafer W, and the film thickness uniformity is measured. Can be inspected.
[0033]
The wafer transfer arm 34 is configured to move in the X and Z directions and transfer the cassettes 31 and 32 and the peripheral exposure apparatus 33. Further, the wafer transfer arm 34 is configured to be rotatable in the θ direction, and the wafer delivery on the extension unit (EXT) belonging to the multi-stage unit of the fourth group G4 on the processing station 20 side and on the adjacent exposure apparatus 40 (EXP) side. It is comprised so that it can also convey also to a stand (not shown).
[0034]
The processing system configured as described above is installed in the clean room 50, and the cleanliness of each part is increased by an efficient vertical laminar flow method in the system.
[0035]
Next, the operation of the processing system will be described. First, in the cassette station 10, the tweezers 4 for wafer transfer access the cassette 1 containing unprocessed wafers W on the cassette mounting table 2, and take out one wafer W from the cassette 1. When the wafer tweezers 4 takes out the wafer W from the cassette 1, it moves to the alignment unit (ALIM) arranged in the multi-stage unit of the third group G3 on the processing station 20 side, and in the unit (ALIM) A wafer W is placed on the wafer mounting table 24. The wafer W undergoes orientation flat alignment and centering on the wafer mounting table 24. Thereafter, the main wafer transfer mechanism 21 accesses the alignment unit (ALIM) from the opposite side, and receives the wafer W from the wafer mounting table 24.
[0036]
In the processing station 20, the main wafer transfer mechanism 21 first carries the wafer W into an adhesion unit (AD) belonging to the multistage unit of the third group G3. Within this adhesion unit (AD), the wafer W is subjected to a hydrophobic treatment. When the hydrophobization process is completed, the main wafer transfer mechanism 21 unloads the wafer W from the adhesion unit (AD), and then cools the cooling units (belonging to the third group G3 or the fourth group G4 multi-stage unit). COL). In this cooling unit (COL), the wafer W is cooled to a set temperature before the resist coating process, for example, 23 ° C. When the cooling process is completed, the main wafer transfer mechanism 21 unloads the wafer W from the cooling unit (COL), and then to the resist coating unit (COT) belonging to the multistage unit of the first group G1 or the second group G2. Carry in. In this resist coating unit (COT), the wafer W is coated with a resist with a uniform film thickness on the wafer surface by spin coating.
[0037]
When the resist coating process is completed, the main wafer transfer mechanism 21 unloads the wafer W from the resist coating unit (COT) and then loads it into the hot plate unit (HP). In the hot plate unit (HP), the wafer W is mounted on a mounting table and pre-baked at a predetermined temperature, for example, 100 ° C. for a predetermined time. Thus, the residual solvent (solvent) can be removed by evaporation from the coating film on the wafer W. When pre-baking is completed, the main wafer transfer mechanism 21 unloads the wafer W from the hot plate unit (HP), and then transfers the wafer W to the extension cooling unit (EXTCOL) belonging to the multistage unit of the fourth group G4. Within this unit (COL), the wafer W is cooled to a temperature suitable for the peripheral exposure process in the next process, that is, the peripheral exposure apparatus 33, for example, 24 ° C. After this cooling, the main wafer transfer mechanism 21 transfers the wafer W to the extension unit (EXT) immediately above, and places the wafer W on a mounting table (not shown) in the unit (EXT). When the wafer W is mounted on the mounting table of the extension unit (EXT), the wafer transfer arm 34 of the interface unit 30 accesses from the opposite side to receive the wafer W. Then, the wafer transfer arm 34 carries the wafer W into the peripheral exposure apparatus 33 in the interface unit 30. Here, the wafer W is exposed to the edge portion. In the peripheral exposure apparatus 33, it is possible to periodically measure the film thickness of the wafer W using the film thickness measuring device 25 and perform the film thickness uniformity inspection.
[0038]
When the peripheral exposure is completed, the wafer transfer arm 34 unloads the wafer W from the peripheral exposure apparatus 33 and transfers it to a wafer receiving table (not shown) on the side of the adjacent exposure apparatus 40 (EXP). In this case, the wafer W may be temporarily stored in the buffer cassette 32 before being transferred to the exposure apparatus 40 (EXP).
[0039]
When the entire exposure is completed in the exposure apparatus 40 (EXP) and the wafer W is returned to the wafer receiving table on the exposure apparatus 40 (EXP) side, the wafer transfer arm 34 of the interface unit 30 accesses the wafer receiving table. The wafer W is received, and the received wafer W is loaded into an extension unit (EXT) belonging to the multi-stage unit of the fourth group G4 on the processing station 20 side, and placed on the wafer receiving table. Also in this case, the wafer W may be temporarily stored in the buffer cassette 32 in the interface unit 30 before being transferred to the processing station 20 side.
[0040]
The wafer W placed on the wafer receiving table is transferred to the chilling hot plate unit (CHP) by the main wafer transfer mechanism 21 to prevent fringes, or an acid catalyst in the chemically amplified resist (CAR). A post-exposure bake (PEB) treatment is applied to induce the reaction.
[0041]
Thereafter, the wafer W is carried into a developing unit (DEV) belonging to the multistage unit of the first group G1 or the second group G2. In the developing unit (DEV), the wafer W is placed on a spin chuck, and the developer is uniformly applied to the resist on the surface of the wafer W by, for example, a spray method. When the development is completed, a rinse solution is applied to the surface of the wafer W to wash away the developer.
[0042]
When the developing process is completed, the main wafer transfer mechanism 21 unloads the wafer W from the developing unit (DEV), and then the hot plate unit (HP) belonging to the third group G3 or the multistage unit of the fourth group G4. Carry in. In this unit (HP), the wafer W is post-baked for a predetermined time at 100 ° C., for example. Thereby, the resist swollen by development is cured, and chemical resistance is improved.
[0043]
When the post-baking is completed, the main wafer transfer mechanism 21 unloads the wafer W from the hot plate unit (HP), and then loads it into one of the cooling units (COL). Here, after the wafer W returns to room temperature, the main wafer transfer mechanism 21 next transfers the wafer W to the extension unit (EXT) belonging to the third group G3. When the wafer W is mounted on a mounting table (not shown) of the extension unit (EXT), the wafer transfer tweezers 4 on the cassette station 10 side accesses from the opposite side and receives the wafer W. The wafer transfer tweezers 4 put the received wafer W into a predetermined wafer storage groove of the processed wafer storage cassette 1 on the cassette mounting table, and the processing is completed.
[0044]
◎ Film quality evaluation
As described above, in the normal photolithography process of the wafer W, the exposed portion of the positive resist is a developer by exposing the pattern to the surface of the wafer W coated with the resist and then developing the pattern. It is dissolved and removed. However, even if this positive resist is not exposed to light, it is recognized that it is slightly dissolved in the developer, and the amount of dissolution varies depending on the difference in film quality. Therefore, if the wafer W coated with the resist is developed without being exposed, and the amount of dissolution is expressed by using the difference in film thickness of the resist film before and after the development process (hereinafter referred to as the amount of film reduction), The film quality can be evaluated.
[0045]
Further, there is a correlation between the line width of the circuit pattern and the amount of film reduction. For example, as shown in FIGS. 4A and 4B, the line width becomes thicker at a position where the amount of film reduction is small. The line width becomes thinner at positions where the amount is large. Therefore, in order to make the line width of the circuit pattern uniform, it is important to evaluate the uniformity of the film reduction amount (film quality uniformity).
[0046]
An embodiment of the film quality evaluation apparatus of the present invention for evaluating the film quality of the wafer W processed by the resist solution coating / development processing system and the like will be described below with reference to FIG.
[0047]
As shown in FIG. 5, the film quality evaluation apparatus includes a resist coating unit (COT) that supplies (drops and coats) a resist solution to the surface of the wafer W to form a resist film, and heats the wafer W in the resist film. A hot plate unit (HP) that evaporates the solvent (solvent), a developing unit (DEV) that performs development processing by supplying (dropping and applying) a developing solution to the surface of the wafer W, and different concentric circles on the wafer W The film thickness measuring device 25 (see FIG. 6) for measuring the film thickness of the resist film before the development processing and the film thickness of the resist film after the development processing, and the film thickness measuring device 25 were obtained. Based on the difference in measurement values, the amount of film reduction is calculated for a plurality of locations on different concentric circles, and the evaluation means for evaluating the film quality based on the amount of film reduction, for example, CPU 100 is configured.
[0048]
In this case, the film quality evaluation apparatus can share the resist coating unit (COT), the hot plate unit (HP), and the developing unit (DEV) of the resist solution coating / development processing system.
[0049]
Further, the film thickness measuring device 25 can be provided as an independent unit, or for example, the one provided in the peripheral exposure apparatus 33 described above can be used (see FIG. 6). It is of course possible to provide the film thickness measuring device 25 in another unit.
[0050]
Next, a film quality evaluation method for the wafer W using the film quality evaluation apparatus will be described with reference to FIG.
[0051]
First, an evaluation wafer W (hereinafter referred to as a dummy wafer DW) is prepared {FIG. 7 (a)}, and a positive resist solution is supplied (dropped and applied) to the surface of the dummy wafer DW by a resist coating unit (COT). Thus, the resist film 80 is formed so as to be as uniform as possible (FIG. 7B).
[0052]
Next, after heating the dummy wafer DW in the hot plate unit (HP) and evaporating the solvent (solvent) in the resist film 80 {FIG. 7 (c)}, the film thickness measuring device 25 is used to form different concentric circles. The film thickness of the resist film 80 is measured at a plurality of locations {FIG. 7 (d)}.
[0053]
Next, the dummy wafer DW is transported to the development unit (DEV), and the developer is supplied to the surface of the dummy wafer DW for development processing {FIG. 7 (e)}, and then the film thickness is measured again before the development processing. The film thickness of the resist film 80 is measured using the film thickness measuring instrument 25 on the same circumference as the broken part, preferably the same part {FIG. 7 (f)}.
[0054]
The measurement value obtained as described above is sent to the CPU 100 (evaluation means), and the amount of film reduction is calculated based on the difference in film thickness before and after the development process, and the film quality uniformity is based on the amount of film reduction at a plurality of locations. Is evaluated {FIG. 7 (g)}.
[0055]
That is, if the amount of film reduction is uniform, it is evaluated that the film quality is uniform, and if the amount of film reduction is nonuniform, it is evaluated that the film quality is also nonuniform.
[0056]
By evaluating the film quality in this way, the film quality can be easily and accurately evaluated in a short time by the amount of film reduction of the dummy wafer DW without going through the exposure process or the PEB process. It can be used for studies on factors such as processing temperature and processing humidity that affect the film quality, that is, the line width.
[0057]
In addition, according to this film quality evaluation method, the film thickness uniformity after the PAB process can be simultaneously evaluated from the measurement result of the film thickness before development.
[0058]
◎ Evaluation of line width fluctuation
There is a different correlation between the line width of the circuit pattern and the amount of film reduction depending on the type of resist. For example, with respect to the resist A and the resist B to be used, the PAB processing temperature is changed by ± 2 to 5 ° C. and the processing time is changed by about ± 5 to 15 sec. As shown in FIG. 8, there is a proportional relationship between the film thickness and the amount of film reduction. Therefore, in the wafer W plane, the range in which the non-uniformity of the line width is allowed in the device design, in other words, the range in which the error between the maximum line width and the minimum line width in the wafer plane is allowed (hereinafter referred to as the line width). If the fluctuation allowable range is obtained, the fluctuation allowable range of the film thickness can be calculated, and the line width fluctuation can be evaluated by the film thickness.
[0059]
In the following, an embodiment of the line width variation evaluating apparatus of the present invention for evaluating the line width of the wafer W processed by the resist solution coating / developing system or the like will be described.
[0060]
Similar to the film quality evaluation apparatus described above, the line width variation evaluation apparatus heats the wafer W with a resist coating unit (COT) for supplying a resist solution to the surface of the wafer W (dropping and coating) to form a resist film. A hot plate unit (HP) for evaporating the solvent (solvent) in the resist film, a developing unit (DEV) for supplying (dropping, applying) a developing solution to the surface of the wafer W and performing a developing process, A film thickness measuring device 25 (film thickness measuring means) for measuring the film thickness of the resist film before development processing and the film thickness of the resist film after development processing at a plurality of locations on different concentric circles, and this film thickness measuring device The CPU 100 is electrically connected to the CPU 100 and calculates the amount of film reduction based on the difference between the measurement values obtained by the film thickness measuring instrument. Further, the CPU 100 stores the line width variation allowable range and correlation information between the film thickness and the line width obtained in advance, and the line width variation can be evaluated based on the information and the film thickness. It is configured as follows.
[0061]
Next, a line width variation evaluation method for the wafer W using the line width variation evaluation apparatus will be described with reference to FIG. 8 or FIG.
[0062]
First, the CPU 100 obtains an in-plane variation allowable range of the film reduction amount from the line width variation allowable range based on the correlation information between the film decrease amount and the line width obtained in advance. For example, since the correlation value of the amount of film reduction with respect to the line width variation of the resist A (the reciprocal of the slope of the solid line in FIG. 8) is 2 nm / nm from FIG. 8, the line width variation allowable range of the wafer W is 10 nm. Then, the allowable variation range of the film thickness reduction amount of the resist A is 20 mm.
[0063]
Next, the amount of film reduction is detected at a plurality of locations on different concentric circles of the dummy wafer DW by the same method as the film quality evaluation method described above (see FIG. 7).
[0064]
Next, the line width variation is evaluated by comparing whether or not the film thicknesses at a plurality of locations on different concentric circles of the dummy wafer DW are within the film thickness variation allowable range. For example, as shown by the solid line in FIG. 9, when the film thickness of the resist A is within the in-plane variation allowable range of 20 mm, it can be determined that the processing by the resist solution coating / developing processing system is normal. As shown by the one-dot chain line in FIG. 9, when the film thickness of the resist A is not within the in-plane variation allowable range of 20 mm, it can be determined that the pre-exposure unit and the process need to be confirmed. .
[0065]
The expected line width (line width fluctuation) is calculated based on the detected film thickness and the correlation information between the film thickness obtained in advance and the line width, and the expected line width is within the line width fluctuation allowable range. It is also possible to evaluate the line width variation depending on whether or not there is.
[0066]
By evaluating the line width in this way, the width of the in-plane film reduction amount of the wafer W is monitored when the resist solution coating / development system is started up, when the chemical solution is replaced, or after a certain period of time elapses. The coating / developing system can be checked.
[0067]
◎ Processing device and processing method having line width variation evaluation function
As described above, there is a different correlation between the line width of the circuit pattern and the amount of film reduction depending on the type of resist. In addition, from the conventional research, the circuit pattern line widths of the resist coating unit (COT), the hot plate unit (HP), the exposure device 40 (EXP), the chilling hot plate unit (CHP), and the developing unit (DEV) are as follows. It has also been clarified that it varies depending on the processing temperature, the processing atmosphere, and the exposure amount of the exposure apparatus 40 (EXP).
[0068]
Therefore, the line width variation of the pattern is evaluated from the amount of film reduction, and based on the evaluation, a resist coating unit (COT), a hot plate unit (HP), an exposure apparatus 40 (EXP), a chilling hot plate unit (CHP), By controlling any one or more of each processing temperature of the developing unit (DEV), processing atmosphere, and exposure amount of the exposure apparatus 40 (EXP), the wafer surface uniformity (CD uniformity) of the pattern line width can be simplified. Can be corrected.
[0069]
Hereinafter, an embodiment of a processing apparatus having a line width variation evaluation function of the present invention will be described.
[0070]
The processing apparatus having the line width variation evaluation function of the present invention is at least Wafer W A resist coating unit (COT) {resist film forming means} for supplying a resist solution to the surface of Wafer W A hot plate unit (HP) {first heating means} for heating Wafer W An exposure apparatus 40 (EXP) {exposure means} for exposing a pattern to Wafer W A chilling hot plate unit (CHP) {second heating means} for heating Wafer W Development unit (DEV) {development processing means}. Accordingly, the processing apparatus having the line width variation evaluation function according to the present invention can be configured by a processing apparatus such as the resist solution coating / development processing system described above. That is, in the processing apparatus, a resist film is formed by a resist coating unit (COT), heated by a hot plate unit (HP) to evaporate a solvent (solvent) in the resist film, and then developed by a developing unit (DEV). Reduced by the difference between the film thickness measuring device 25 (film thickness measuring means) for measuring the film thickness of the resist film before and after the development processing of the dummy wafer DW to be processed, and the measurement value obtained by the film thickness measuring device 25 A CPU 100a (evaluation means) that calculates the film amount and evaluates the line width variation based on the film thickness amount and the correlation information between the film thickness amount and the line width determined in advance is used to evaluate the line width variation. Based on the resist coating unit (COT), hot plate unit (HP), exposure apparatus 40 (EXP), chilling hot plate unit (CHP), development unit (D Each treatment temperature V), is intended to be capable of controlling any one or more of the exposure amount of the processing atmosphere and the exposure apparatus 40 (EXP).
[0071]
Next, a processing method using the processing apparatus having the line width variation evaluation function will be described with reference to FIGS. 1 to 3 and FIG. Here, the solid line in FIG. 10 indicates the flow of the dummy wafer DW, and the broken line indicates the flow of the wafer W in a normal photolithography process. A two-dot chain line indicates a transmission direction of an electric signal (detection signal and control signal). The case where the film thickness measuring instrument 25 provided in the peripheral exposure apparatus 33 is used will be described.
[0072]
When the dummy wafer DW is loaded into the resist solution coating / development processing system, the resist solution is supplied to the surface of the dummy wafer DW in the resist coating unit (COT) to form a resist film. Next, the dummy wafer DW is transferred into a hot plate unit (HP) and subjected to a pre-baking process in order to evaporate the solvent in the resist film. When the pre-baking process is completed, the film is then transferred into the peripheral exposure apparatus 33, and the film thickness of the resist film is measured at a plurality of locations on different concentric circles of the wafer W by the film thickness measuring device 25 in the peripheral exposure apparatus 33. . Next, the dummy wafer DW is transported into the developing unit (DEV), supplied with a developing solution, subjected to development processing, and then transported again into the peripheral exposure device 33, and film thickness measurement is performed before the development processing. The film thickness is measured on the same circumference as the broken part, preferably the same part.
[0073]
Thus, the film thickness measured before and after the development processing is transmitted to the CPU 100 as an electric signal, and the film thickness reduction is calculated at a plurality of locations on different concentric circles.
[0074]
Next, the CPU 100 calculates an expected line width (line width variation) based on the above-mentioned film thickness reduction amount and the correlation information between the film thickness reduction amount and the line width obtained in advance, and the expected line width is the line width variation. Evaluate whether it is within the acceptable range.
[0075]
If the expected line width is within the line width variation allowable range, the processing of the wafer W is continued without correcting each unit of the resist solution coating / development processing system.
[0076]
If the expected line width is not within the line width variation allowable range, the resist coating unit (COT), the hot plate unit (HP), the exposure apparatus 40 (EXP), the chilling hot plate unit based on the line width variation. (CHP), each processing temperature of the developing unit (DEV), processing atmosphere, and exposure amount of the exposure apparatus 40 (EXP) are controlled so that the line width variation falls within the line width variation allowable range. to correct.
[0077]
In this way, by providing the line width variation evaluation function in the resist solution coating / development processing system and processing the wafer W, the wafer surface uniformity (CD uniformity) of the pattern line width can be corrected quickly by a simple method. Therefore, a more uniform circuit pattern can be formed.
[0078]
In the above embodiment, the case where the substrate to be processed is a semiconductor wafer has been described. However, it goes without saying that the present invention can be applied to, for example, an LCD substrate in addition to the wafer.
[0079]
【The invention's effect】
As described above, according to the present invention, since it is configured as described above, the following effects can be obtained.
[0080]
1) According to the first and fourth aspects of the present invention, the film quality is evaluated based on the amount of film reduction of the substrate to be processed, and the film quality before exposure is excluded by excluding factors that affect line width variation in the exposure process and PEB process. Since the evaluation can be performed easily and accurately in a short time, it can be used for research, development, etc. for improving the line width uniformity of the circuit pattern.
[0081]
2) According to the inventions of claims 2 and 5, the line width can be predicted by the amount of film reduction without going through the exposure process or the PEB process. Since the state of the apparatus after the elapse of the period can be confirmed easily and in a short time and the line width variation can be corrected, the line width uniformity of the circuit pattern can be improved.
[0082]
3) According to the invention described in claims 3 and 6, since the film thickness measuring means is mounted in the apparatus, the line width is predicted from the amount of film reduction, and each step of the photolithography technique is controlled. The wafer in-plane uniformity (CD uniformity) can be quickly corrected by a simple method, and a more uniform circuit pattern can be formed.
[Brief description of the drawings]
FIG. 1 is a schematic plan view showing an example of a resist solution coating / development processing system according to the present invention.
FIG. 2 is a schematic front view of the resist solution coating / developing system.
FIG. 3 is a schematic rear view of the resist solution coating / developing system.
FIG. 4 is a graph showing the relationship between the measurement position on the substrate to be processed, the line width of the circuit pattern, and the amount of film reduction.
FIG. 5 is a schematic configuration diagram showing a film quality evaluation apparatus of the present invention.
FIG. 6 is a schematic configuration diagram showing a film thickness measuring means in the present invention.
FIG. 7 is a schematic explanatory view showing a film quality evaluation method of the present invention.
FIG. 8 is a graph showing the relationship between the pattern line width of a substrate to be processed and the amount of film reduction.
FIG. 9 is a graph illustrating a method for evaluating line width variation.
FIG. 10 is a schematic configuration diagram showing a processing method having a line width variation evaluation function.
FIG. 11 is a schematic configuration diagram showing a conventional film quality evaluation method.
[Explanation of symbols]
W Semiconductor wafer (substrate to be processed)
DW dummy wafer (target substrate for evaluation)
COT resist coating unit (resist film forming means)
DEV development unit (development processing means)
HP hot plate unit (heating means / first heating means)
CHP chilling hot plate unit (second heating means)
EXP exposure equipment (exposure means)
25 Film thickness measuring instrument (film thickness measuring means)
80 resist film
100 CPU (evaluation means)

Claims (6)

被処理基板の表面にレジスト液を供給してレジスト膜を形成する工程と、
上記被処理基板を加熱してレジスト膜中の溶媒を蒸発させた後、異なる同心円上の複数箇所について上記レジスト膜の膜厚を測定する第1の膜厚測定工程と、
次いで、上記被処理基板の表面に現像液を供給して現像処理を行う工程と、
現像処理された上記被処理基板の上記異なる同心円上の複数箇所について、レジスト膜の膜厚を測定する第2の膜厚測定工程と、
上記第1の膜厚測定及び第2の膜厚測定により得られた測定値の差により、異なる同心円上の複数箇所について減膜量を計算し、上記減膜量に基づいて膜質を評価する工程と、
を有することを特徴とする膜質評価方法。
Supplying a resist solution to the surface of the substrate to be processed to form a resist film;
A first film thickness measurement step of measuring the film thickness of the resist film at a plurality of locations on different concentric circles after heating the substrate to be processed and evaporating the solvent in the resist film;
Next, a process of supplying a developer to the surface of the substrate to be processed and performing a development process;
A second film thickness measurement step for measuring the film thickness of the resist film for a plurality of locations on the different concentric circles of the substrate to be processed,
A step of calculating a film thickness for a plurality of locations on different concentric circles based on a difference between measurement values obtained by the first film thickness measurement and the second film thickness measurement, and evaluating a film quality based on the film thickness reduction When,
A film quality evaluation method characterized by comprising:
被処理基板の表面にレジスト液を供給してレジスト膜を形成する工程と、
上記被処理基板を加熱してレジスト膜中の溶媒を蒸発させた後、異なる同心円上の複数箇所について上記レジスト膜の膜厚を測定する第1の膜厚測定工程と、
次いで、上記被処理基板の表面に現像液を供給して現像処理を行う工程と、
現像処理された上記被処理基板の上記異なる同心円上の複数箇所について、レジスト膜の膜厚を測定する第2の膜厚測定工程と、
上記第1の膜厚測定及び第2の膜厚測定により得られた測定値の差により、異なる同心円上の複数箇所について減膜量を計算する工程と、
上記減膜量と、予め求められた減膜量と線幅の相関情報と、線幅変動許容範囲とに基づいて線幅変動を評価する工程と、
を有することを特徴とする線幅変動評価方法。
Supplying a resist solution to the surface of the substrate to be processed to form a resist film;
A first film thickness measurement step of measuring the film thickness of the resist film at a plurality of locations on different concentric circles after heating the substrate to be processed and evaporating the solvent in the resist film;
Next, a process of supplying a developer to the surface of the substrate to be processed and performing a development process;
A second film thickness measurement step for measuring the film thickness of the resist film for a plurality of locations on the different concentric circles of the substrate to be processed,
A step of calculating the amount of film reduction for a plurality of locations on different concentric circles due to a difference in measurement values obtained by the first film thickness measurement and the second film thickness measurement;
A step of evaluating line width variation based on the above-mentioned film thickness reduction amount, correlation information between the previously obtained film thickness reduction amount and line width, and a line width variation allowable range;
A line width variation evaluation method characterized by comprising:
被処理基板の表面にレジスト液を供給してレジスト膜を形成するレジスト膜形成工程と、上記被処理基板を加熱する第1の加熱工程と、次いで上記被処理基板にパターンを露光する露光工程と、露光後の上記被処理基板を加熱する第2の加熱工程と、上記被処理基板の表面に現像液を供給して現像処理を行う現像工程と、を有する処理方法において、
評価用の上記被処理基板の表面にレジスト液を供給してレジスト膜を形成する工程と、
上記評価用の被処理基板を加熱してレジスト膜中の溶媒を蒸発させた後、異なる同心円上の複数箇所について上記レジスト膜の膜厚を測定する第1の膜厚測定工程と、
次いで、上記評価用の被処理基板の表面に現像液を供給して現像処理を行う工程と、
現像処理された上記評価用の被処理基板の上記異なる同心円上の複数箇所について、レジスト膜の膜厚を測定する第2の膜厚測定工程と、
上記第1の膜厚測定及び第2の膜厚測定により得られた測定値の差により、異なる同心円上の複数箇所について減膜量を計算する工程と、
上記減膜量と、予め求められた減膜量と線幅の相関情報と、線幅変動許容範囲とに基づいて線幅変動を評価する工程と、
上記線幅変動の評価に基づいて、上記レジスト膜形成工程、第1の加熱工程、露光工程、第2の加熱工程、現像工程の各処理温度、処理雰囲気及び露光工程の露光量のいずれか1以上を制御し、線幅変動を線幅変動許容範囲内に補正することを特徴とする線幅変動評価機能を有する処理方法。
A resist film forming step of forming a resist film by supplying a resist solution to the surface of the substrate to be processed; a first heating step of heating the substrate to be processed; and an exposure step of exposing a pattern to the substrate to be processed; In a processing method comprising: a second heating step of heating the substrate to be processed after exposure; and a developing step of supplying a developing solution to the surface of the substrate to be processed to perform a developing process.
Supplying a resist solution to the surface of the substrate to be processed for evaluation to form a resist film;
A first film thickness measurement step of measuring the film thickness of the resist film at a plurality of locations on different concentric circles after heating the substrate to be processed for evaluation and evaporating the solvent in the resist film;
Next, a step of supplying a developer to the surface of the substrate to be evaluated and performing a development process;
A second film thickness measurement step for measuring the film thickness of the resist film at a plurality of locations on the different concentric circles of the substrate to be processed for evaluation that has been developed;
A step of calculating the amount of film reduction for a plurality of locations on different concentric circles due to a difference in measurement values obtained by the first film thickness measurement and the second film thickness measurement;
A step of evaluating line width variation based on the above-mentioned film thickness reduction amount, correlation information between the previously obtained film thickness reduction amount and line width, and a line width variation allowable range;
Based on the evaluation of the line width variation, any one of the resist film forming step, the first heating step, the exposure step, the second heating step, the processing temperature in the development step, the processing atmosphere, and the exposure amount in the exposure step. A processing method having a line width variation evaluation function characterized by controlling the above and correcting the line width variation within a line width variation allowable range.
被処理基板の表面にレジスト液を供給してレジスト膜を形成するレジスト膜形成手段と、
上記被処理基板を加熱してレジスト膜中の溶媒を蒸発させる加熱手段と、
上記被処理基板の表面に現像液を供給して現像処理を行う現像処理手段と、
上記被処理基板の異なる同心円上の複数箇所について、現像処理前のレジスト膜の膜厚と、現像処理後のレジスト膜の膜厚とを測定する膜厚測定手段と、
上記膜厚測定手段により得られた測定値の差により、異なる同心円上の複数箇所について減膜量を計算し、上記減膜量に基づいて膜質を評価する評価手段と、を具備することを特徴とする膜質評価装置。
A resist film forming means for forming a resist film by supplying a resist solution to the surface of the substrate to be processed;
Heating means for heating the substrate to be processed and evaporating the solvent in the resist film;
Development processing means for supplying a developer to the surface of the substrate to be processed and performing development processing;
Film thickness measuring means for measuring the film thickness of the resist film before development processing and the film thickness of the resist film after development processing for a plurality of locations on different concentric circles of the substrate to be processed,
An evaluation means for calculating a film thickness for a plurality of locations on different concentric circles based on a difference in measured values obtained by the film thickness measuring means, and evaluating a film quality based on the film thickness. Film quality evaluation device.
被処理基板の表面にレジスト液を供給してレジスト膜を形成するレジスト膜形成手段と、
上記被処理基板を加熱してレジスト膜中の溶媒を蒸発させる加熱手段と、
上記被処理基板の表面に現像液を供給して現像処理を行う現像処理手段と、
上記被処理基板の異なる同心円上の複数箇所について、現像処理前のレジスト膜の膜厚と、現像処理後のレジスト膜の膜厚とを測定する膜厚測定手段と、
上記膜厚測定手段により得られた測定値の差により、異なる同心円上の複数箇所について減膜量を計算し、上記減膜量と、予め求められた減膜量と線幅の相関情報と、線幅変動許容範囲とに基づいて線幅変動を評価する評価手段と、
を具備することを特徴とする線幅変動評価装置。
A resist film forming means for forming a resist film by supplying a resist solution to the surface of the substrate to be processed;
Heating means for heating the substrate to be processed and evaporating the solvent in the resist film;
Development processing means for supplying a developer to the surface of the substrate to be processed and performing development processing;
Film thickness measuring means for measuring the film thickness of the resist film before development processing and the film thickness of the resist film after development processing for a plurality of locations on different concentric circles of the substrate to be processed,
Due to the difference in the measurement values obtained by the film thickness measuring means, the amount of film reduction is calculated for a plurality of locations on different concentric circles, and the film thickness reduction amount, the correlation information between the film thickness reduction amount and the line width obtained in advance, An evaluation means for evaluating the line width variation based on the line width variation allowable range;
A line width variation evaluation apparatus comprising:
被処理基板の表面にレジスト液を供給するレジスト膜形成手段と、上記被処理基板を加熱する第1の加熱手段と、上記被処理基板にパターンを露光する露光手段と、露光後の上記被処理基板を加熱する第2の加熱手段と、上記被処理基板を現像する現像処理手段と、を具備する処理装置において、
上記現像処理手段によって現像処理される評価用の被処理基板の現像処理前及び現像処理後のレジスト膜の膜厚を測定する膜厚測定手段と、
上記膜厚測定手段により得られた測定値の差により、異なる同心円上の複数箇所について減膜量を計算し、上記減膜量と、予め求められた減膜量と線幅の相関情報と、線幅変動許容範囲とに基づいて線幅変動を評価する評価手段とを具備し、
上記線幅変動の評価に基づいて、上記レジスト膜形成手段、第1の加熱手段、露光手段、第2の加熱手段、現像処理手段の各処理温度、処理雰囲気及び露光手段の露光量のいずれか1以上を制御可能とすることを特徴とする線幅変動評価機能を有する処理装置。
A resist film forming means for supplying a resist solution to the surface of the substrate to be treated; a first heating means for heating the substrate to be treated; an exposure means for exposing a pattern on the substrate to be treated; In a processing apparatus comprising: a second heating unit that heats a substrate; and a development processing unit that develops the substrate to be processed.
Film thickness measuring means for measuring the film thickness of the resist film before and after the development processing of the evaluation target substrate developed by the development processing means,
Due to the difference in the measurement values obtained by the film thickness measuring means, the amount of film reduction is calculated for a plurality of locations on different concentric circles, and the film thickness reduction amount, the correlation information between the film thickness reduction amount and the line width obtained in advance, An evaluation means for evaluating the line width variation based on the line width variation allowable range,
Based on the evaluation of the line width variation, any one of the resist film forming means, the first heating means, the exposure means, the second heating means, the processing temperature of the development processing means, the processing atmosphere, and the exposure amount of the exposure means A processing apparatus having a line width variation evaluation function, wherein one or more can be controlled.
JP2001390743A 2001-12-25 2001-12-25 Film quality evaluation method and apparatus, line width variation evaluation method and apparatus, and processing method and apparatus having line width variation evaluation function Expired - Fee Related JP3672529B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001390743A JP3672529B2 (en) 2001-12-25 2001-12-25 Film quality evaluation method and apparatus, line width variation evaluation method and apparatus, and processing method and apparatus having line width variation evaluation function

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001390743A JP3672529B2 (en) 2001-12-25 2001-12-25 Film quality evaluation method and apparatus, line width variation evaluation method and apparatus, and processing method and apparatus having line width variation evaluation function

Publications (3)

Publication Number Publication Date
JP2003197499A JP2003197499A (en) 2003-07-11
JP2003197499A5 JP2003197499A5 (en) 2004-10-28
JP3672529B2 true JP3672529B2 (en) 2005-07-20

Family

ID=27598533

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001390743A Expired - Fee Related JP3672529B2 (en) 2001-12-25 2001-12-25 Film quality evaluation method and apparatus, line width variation evaluation method and apparatus, and processing method and apparatus having line width variation evaluation function

Country Status (1)

Country Link
JP (1) JP3672529B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4850664B2 (en) * 2006-11-02 2012-01-11 東京エレクトロン株式会社 Heat treatment plate temperature setting method, program, computer-readable recording medium storing the program, and heat treatment plate temperature setting device
JP5201761B2 (en) * 2010-03-26 2013-06-05 Hoya株式会社 Development processing evaluation method
JP5680731B2 (en) * 2013-11-06 2015-03-04 株式会社Screenセミコンダクターソリューションズ Substrate processing apparatus and inspection peripheral exposure system

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2692179B2 (en) * 1988-10-19 1997-12-17 日本電気株式会社 Substrate processing equipment
JPH09218500A (en) * 1996-02-14 1997-08-19 Dainippon Printing Co Ltd Manufacture of resist patterns
JP3719837B2 (en) * 1998-01-07 2005-11-24 株式会社東芝 Pattern formation method
JP3589406B2 (en) * 1999-10-25 2004-11-17 東京エレクトロン株式会社 Substrate processing system

Also Published As

Publication number Publication date
JP2003197499A (en) 2003-07-11

Similar Documents

Publication Publication Date Title
JP4194495B2 (en) Coating / developing equipment
JP3516195B2 (en) Method and apparatus for forming coating film
JP4494332B2 (en) Rinse processing method, development processing apparatus, and control program
JP3888620B2 (en) Substrate delivery position detection method and teaching device in substrate transport apparatus
JP5296022B2 (en) Heat treatment method, recording medium recording program for executing heat treatment method, and heat treatment apparatus
JP2001291660A (en) Method and equipment of film forming
US7938587B2 (en) Substrate processing method, computer storage medium and substrate processing system
JP5174098B2 (en) Heat treatment method, recording medium recording program for executing heat treatment method, and heat treatment apparatus
JP4148346B2 (en) Heat treatment equipment
JP2008198820A (en) Substrate processing method and substrate processing apparatus
JPH10144599A (en) Rotary treatment equipment and its washing method
JP3519669B2 (en) Development processing method and development processing apparatus
KR101207172B1 (en) Substrate processing method, computer-readable recording medium, and substrate processing system
JP3755814B2 (en) Heat treatment method and heat treatment apparatus
JP2003203837A (en) Method and apparatus for treating substrate
JP3672529B2 (en) Film quality evaluation method and apparatus, line width variation evaluation method and apparatus, and processing method and apparatus having line width variation evaluation function
JP3481499B2 (en) Resist processing method and resist processing apparatus
JP3599330B2 (en) Substrate processing method and substrate processing apparatus
JP4014031B2 (en) Substrate processing apparatus and substrate processing method
JP4148387B2 (en) Heat treatment equipment
JP2003209050A (en) Substrate treatment method and substrate treatment apparatus
KR20180018348A (en) Cleaning method and cleaning device of liquid contact nozzle
US8808788B2 (en) Processing a wafer with a post application bake (PAB) procedure
JP4319201B2 (en) Substrate processing method, program, and substrate processing system
US8105738B2 (en) Developing method

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050415

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050419

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050419

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110428

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees